JP2021069044A - Imaging apparatus and storage device - Google Patents
Imaging apparatus and storage device Download PDFInfo
- Publication number
- JP2021069044A JP2021069044A JP2019194272A JP2019194272A JP2021069044A JP 2021069044 A JP2021069044 A JP 2021069044A JP 2019194272 A JP2019194272 A JP 2019194272A JP 2019194272 A JP2019194272 A JP 2019194272A JP 2021069044 A JP2021069044 A JP 2021069044A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- memory modules
- memory
- imaging device
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003384 imaging method Methods 0.000 title claims description 15
- 230000014759 maintenance of location Effects 0.000 claims description 12
- 238000006243 chemical reaction Methods 0.000 claims description 7
- 238000005516 engineering process Methods 0.000 description 20
- 238000000034 method Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000006399 behavior Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
本技術は、記憶装置に関する。詳しくは、複数のメモリモジュールを備える記憶装置および撮像装置に関する。 The present technology relates to a storage device. More specifically, the present invention relates to a storage device and an imaging device including a plurality of memory modules.
撮像装置では、撮像素子に駆動電源を供給する際のスイッチング動作によってノイズが生じてしまい、撮像信号にノイズが重畳されてしまうという問題がある。そのため、例えば、撮像素子が光電変換信号を生成し、または、処理する期間において、電源供給のスイッチング動作を行わないようにした撮像装置が提案されている(例えば、特許文献1参照。)。 In the image pickup apparatus, there is a problem that noise is generated by the switching operation when the drive power is supplied to the image pickup device, and the noise is superimposed on the image pickup signal. Therefore, for example, an image pickup device has been proposed in which a power supply switching operation is not performed during a period in which the image pickup element generates or processes a photoelectric conversion signal (see, for example, Patent Document 1).
上述の従来技術では、ロジックの動作タイミングを調整することにより、例えば光電変換素子から浮遊拡散素子に電荷が転送される期間にスイッチング動作を行わないように制御している。しかしながら、浮遊拡散素子を介して画素信号を読み出した後にも、一時的に画素信号を画像メモリに保持する場合がある。この画像メモリは複数のメモリモジュールから構成されることが多く、電源供給に変動を生じ易い。そのため、画像メモリへの電源供給に変動を生じた場合には、その変動が撮像素子におけるノイズ源となるおそれがある。 In the above-mentioned conventional technique, by adjusting the operation timing of the logic, for example, the switching operation is controlled so as not to be performed during the period when the electric charge is transferred from the photoelectric conversion element to the floating diffusion element. However, even after the pixel signal is read through the floating diffusion element, the pixel signal may be temporarily held in the image memory. This image memory is often composed of a plurality of memory modules, and the power supply is liable to fluctuate. Therefore, when the power supply to the image memory fluctuates, the fluctuation may become a noise source in the image sensor.
本技術はこのような状況に鑑みて生み出されたものであり、複数のメモリモジュールを備える記憶装置において、電源供給の変動を抑制することを目的とする。 This technology was created in view of such a situation, and aims to suppress fluctuations in power supply in a storage device including a plurality of memory modules.
本技術は、上述の問題点を解消するためになされたものであり、その第1の側面は、被写体からの光を光電変換する複数の画素を配置した画素アレイ部と、上記複数の画素からのアナログ信号をデジタル信号による画素信号に変換するアナログデジタル変換部と、上記アナログデジタル変換部によって変換された上記画素信号を保持する複数のメモリモジュールと、上記複数のメモリモジュールに共有されて電源電流を供給する電源線と、上記電源線を共有する上記複数のメモリモジュールに対して供給される電源電流の総和が一定となるように上記複数のメモリモジュールの各々について独立に動作制御を行う制御部とを具備する撮像装置または記憶装置である。これにより、電源線を共有する複数のメモリモジュールに対して、供給される電源電流の総和を一定にするという作用をもたらす。 The present technology has been made to solve the above-mentioned problems, and the first aspect thereof is a pixel array portion in which a plurality of pixels for photoelectric conversion of light from a subject are arranged, and the plurality of pixels. An analog-digital converter that converts an analog signal into a pixel signal based on a digital signal, a plurality of memory modules that hold the pixel signal converted by the analog-digital converter, and a power supply current shared by the plurality of memory modules. A control unit that independently controls the operation of each of the plurality of memory modules so that the total of the power supply currents supplied to the power supply line and the plurality of memory modules sharing the power supply line is constant. An image pickup device or a storage device including the above. This has the effect of making the sum of the power supply currents supplied to the plurality of memory modules sharing the power supply line constant.
また、この第1の側面において、上記複数のメモリモジュールは、SRAMであり、上記制御部は、上記SRAMのリテンションを制御するようにしてもよい。すなわち、制御部は、SRAMのリテンションを制御することにより、メモリモジュールの各々について動作制御を行う。この場合において、上記制御部は、上記複数のメモリモジュールのうち所定数のメモリモジュールがアクティブになるように上記SRAMのリテンションを制御するようにしてもよい。これにより、電源線を共有するSRAMに対して、供給される電源電流の総和を一定にするという作用をもたらす。 Further, in the first aspect, the plurality of memory modules are SRAMs, and the control unit may control the retention of the SRAMs. That is, the control unit controls the operation of each of the memory modules by controlling the retention of the SRAM. In this case, the control unit may control the retention of the SRAM so that a predetermined number of memory modules among the plurality of memory modules are active. This has the effect of making the sum of the supplied power supply currents constant for the SRAM that shares the power supply line.
また、この第1の側面において、上記電源線は、異なる複数の電源パッドからの電源電流を供給する複数の電源線であり、上記複数のメモリモジュールは、上記複数の電源線の各々を共有する電源グループに分割されてもよい。これにより、電源グループ内のメモリモジュールに対して、供給される電源電流の総和を一定にするという作用をもたらす。 Further, in the first aspect, the power supply line is a plurality of power supply lines for supplying power supply currents from a plurality of different power supply pads, and the plurality of memory modules share each of the plurality of power supply lines. It may be divided into power supply groups. This has the effect of making the sum of the power supply currents supplied to the memory modules in the power supply group constant.
また、この第1の側面において、上記制御部は、上記複数のメモリモジュールのうち上記電源グループ内のモジュール番号が共通するもの同士が同じ動作を行うように制御してもよい。これにより、電源グループ間でメモリモジュールの制御を整合させるという作用をもたらす。 Further, in the first aspect, the control unit may control the plurality of memory modules having the same module number in the power supply group to perform the same operation. This has the effect of aligning the control of the memory modules between the power supply groups.
また、この第1の側面において、上記複数のメモリモジュールは、上記複数のメモリモジュールのうち上記電源グループ内のモジュール番号が共通するもの同士が上記電源パッドからの距離が互いに等しい位置に配置されてもよい。これにより、電源グループ毎のメモリモジュールの電源電流の挙動を統一するという作用をもたらす。 Further, in the first aspect, in the plurality of memory modules, those having the same module number in the power supply group among the plurality of memory modules are arranged at positions where the distances from the power supply pads are equal to each other. May be good. This has the effect of unifying the behavior of the power supply current of the memory module for each power supply group.
また、この第1の側面において、上記複数のメモリモジュールは、上記複数のメモリモジュールのうち上記電源グループ内のモジュール番号が共通するもの同士が上記電源パッドからの距離が互いに異なる位置に配置されてもよい。これにより、電源線における電圧降下を電源グループ毎に異なるものにするという作用をもたらす。 Further, in the first aspect, in the plurality of memory modules, those having the same module number in the power supply group among the plurality of memory modules are arranged at positions where the distances from the power supply pads are different from each other. May be good. This has the effect of making the voltage drop in the power supply line different for each power supply group.
また、この第1の側面において、上記複数のメモリモジュールは、上記複数のメモリモジュールのうち上記電源グループ内のモジュール番号が共通するもの同士が上記電源パッドからの距離がランダムな位置に配置されてもよい。これにより、電源線における電圧降下のパターンを電源グループ毎に散らすという作用をもたらす。 Further, in the first aspect, in the plurality of memory modules, those having the same module number in the power supply group among the plurality of memory modules are arranged at random positions from the power supply pad. May be good. This has the effect of distributing the voltage drop pattern in the power supply line for each power supply group.
以下、本技術を実施するための形態(以下、実施の形態と称する)について説明する。説明は以下の順序により行う。
1.イメージセンサと画像メモリ
2.電源グループとメモリモジュールの配置
Hereinafter, embodiments for carrying out the present technology (hereinafter referred to as embodiments) will be described. The explanation will be given in the following order.
1. 1. Image sensor and
<1.イメージセンサと画像メモリ>
[イメージセンサ]
図1は、本技術の実施の形態におけるイメージセンサ100の全体構成の一例を示す図である。
<1. Image sensor and image memory>
[Image sensor]
FIG. 1 is a diagram showing an example of the overall configuration of the
イメージセンサ100は、画素アレイ部110と、画素駆動部111と、カラム処理部121と、画像メモリ130と、システム制御部151と、信号処理部154とを備える。なお、イメージセンサ100は、特許請求の範囲に記載の撮像装置の一例である。
The
画素アレイ部110は、被写体からの光を光電変換する複数の画素をアレイ状に配置したものである。画素駆動部111は、画素アレイ部110の画素を行(水平方向のライン)毎に駆動するものである。
The
カラム処理部121は、画素アレイ部110から読み出された各列(垂直方向のカラム)の画素の値を処理するものである。より具体的には、このカラム処理部121は、各列の画素のアナログ信号をデジタル信号による画素信号にAD(Analog-to-Digital)変換する。このようにして生成された画素信号は、画像メモリ130に供給され、一時的に保持される。なお、カラム処理部121は、特許請求の範囲に記載のアナログデジタル変換部の一例である。
The
画像メモリ130は、カラム処理部121から供給された画素信号を画像データとして一時的に保持するメモリである。後述するように、この画像メモリ130は、複数のメモリモジュールを備える。この画像メモリ130は、記憶素子として、例えば、SRAM(Static Random Access Memory)を備える。このSRAMは、DRAM(Dynamic Random Access Memory)と比べて、リフレッシュ操作が不要であり、アクセスが高速で消費電力も少ないという特徴を有する。
The
SRAMは、データを保持したまま書き換えができない「リテンション」と呼ばれる制御を行うことが可能である。通常の動作時にはリテンションはオフであり、SRAMはアクティブになり、書き換えが可能である。リテンションをオンにすると、SRAMはスリープ状態となる。これにより、SRAMのリーク電流を減らすことができる。 The SRAM can perform a control called "retention" that cannot be rewritten while holding the data. During normal operation, retention is off, SRAM is active and can be rewritten. When retention is turned on, the SRAM goes to sleep. As a result, the leakage current of the SRAM can be reduced.
信号処理部154は、画像メモリ130に保持された画像データに対して所定の信号処理を施すものである。この場合の信号処理としては、例えば、デモザイク処理や、ホワイトバランス処理などが想定される。
The
システム制御部151は、イメージセンサ100の各部を制御するものである。例えば、このシステム制御部151は、画像メモリ130の複数のメモリモジュールの各々について独立に動作制御を行う。なお、システム制御部151は、特許請求の範囲に記載の制御部の一例である。
The
このイメージセンサ100には、メモリ用電源が信号線132を介して供給され、ロジック用電源が信号線158を介して供給される。また、システム制御部151から画像メモリ130に対しては、信号線131を介してメモリ制御信号が供給される。
The memory power supply is supplied to the
図2は、本技術の実施の形態におけるイメージセンサ100の実装イメージの例を示す図である。
FIG. 2 is a diagram showing an example of a mounting image of the
この例では、イメージセンサ100は、積層構造を想定している。同図におけるaに示すように、画素アレイ部110は第1層の大半の面積を占めている。一方、同図におけるbに示すように、他の回路は第2層に収納される。第1層と第2層は、ビア領域191と192との間で接続が行われる。
In this example, the
AD変換器120は、上述のカラム処理部121を含み、画素のアナログ信号をデジタル信号による画素信号にAD変換するものである。
The
出力回路150は、上述のシステム制御部151や信号処理部154を含み、イメージセンサ100から外部への出力を行うものである。
The
周辺回路140は、イメージセンサ100の各部のアナログのバイアス回路等を含む周辺回路である。
The
[画像メモリ]
図3は、本技術の実施の形態における画像メモリ130の構成例を示す図である。
[Image memory]
FIG. 3 is a diagram showing a configuration example of the
画像メモリ130は、複数のメモリモジュールを備える。これら複数のメモリモジュールは、電源パッド139を共有する電源グループに分割される。この例では、M+1個の電源グループ#0乃至#M(Mは0以上の整数)に分割されている。ただし、この例では複数の電源グループを示しているが、最小構成として電源グループは1個でもよい。
The
電源グループ内のメモリモジュールには、それぞれモジュール番号が付与される。この例では、それぞれ3つのメモリモジュールに対して、#0乃至#2のモジュール番号が付与されている。以下の例では、電源グループ内のモジュール番号が共通するもの同士が、同じ動作を行うように制御されるものとする。すなわち、システム制御部151が信号線131を介して、メモリモジュール#0のリテンションをオフにするように制御すると、全ての電源グループ内のメモリモジュール#0がアクティブになる。すなわち、このようなシステム制御部151による制御は、電源グループ内のメモリモジュールについて独立に行われる。
A module number is assigned to each memory module in the power supply group. In this example,
電源パッド139の各々には、信号線132を介してメモリ用電源が供給される。また、電源グループ内のモジュール番号が共通するメモリモジュールには、信号線131を介してメモリ制御信号が供給される。
Power for memory is supplied to each of the
[動作]
図4は、本技術の実施の形態における画像メモリ130の動作例を示す図である。
[motion]
FIG. 4 is a diagram showing an operation example of the
ここでは、電源グループ内の3つのメモリモジュールを想定して説明する。上述のように、SRAMにはリテンション制御があり、これによりアクティブまたはスリープの各状態を遷移させることができる。例えば、制御信号#0がHレベルであればメモリモジュール#0がアクティブになり、制御信号#0がLレベルであればメモリモジュール#0がスリープになる。
Here, three memory modules in the power supply group will be described. As mentioned above, SRAM has retention control, which allows transitions between active and sleep states. For example, if the
この例では、メモリ使用期間においては、3つのメモリモジュールのうち、2つのメモリモジュールがアクティブになるように制御される。このとき、電源グループ内で動作を行うメモリモジュールの数が一定であるため、電源グループ内のメモリモジュールに消費される電源電流の総和(メモリ総電流)も一定になる。したがって、メモリモジュールに供給される電源の電流変動が抑制される。 In this example, two of the three memory modules are controlled to be active during the memory usage period. At this time, since the number of memory modules operating in the power supply group is constant, the total power supply current (total memory current) consumed by the memory modules in the power supply group is also constant. Therefore, fluctuations in the current of the power supply supplied to the memory module are suppressed.
上述のような積層構造を想定すると、画像メモリ130やAD変換器120などの画素アレイ部110以外の領域であっても、各部の電流変動は画素アレイ部110にも作用を及ぼし、不要な横筋を発生するなど、生成される画像の品質に悪影響を与えるおそれがある。その点、この実施の形態によれば、メモリモジュールに供給される電源の電流変動を抑制して、画像品質を向上させることができる。
Assuming the above-mentioned laminated structure, even in an area other than the
<2.電源グループとメモリモジュールの配置>
上述の例では、本技術の原理を説明するために、電源グループ内のメモリモジュールの数を3個としたが、以下ではメモリモジュールの配置を併せて考慮するために、電源グループ内のメモリモジュールの数をN+1個(Nは1以上の整数)として説明する。ただし、電源グループ内のモジュール番号が共通するメモリモジュール同士が同じ動作を行うように制御を行う点は、上述の例と同様である。なお、説明の都合上、全体の配置を90度回転させた図を使用する。
<2. Power supply group and memory module placement>
In the above example, the number of memory modules in the power supply group is set to 3 in order to explain the principle of the present technology, but in the following, the memory modules in the power supply group are also considered in order to consider the arrangement of the memory modules. The number of is described as N + 1 (N is an integer of 1 or more). However, it is the same as the above-mentioned example in that the memory modules having the same module number in the power supply group are controlled so as to perform the same operation. For convenience of explanation, a diagram in which the entire arrangement is rotated by 90 degrees is used.
[第1の配置例]
図5は、本技術の実施の形態における画像メモリ130の第1の配置例を示す図である。
[First arrangement example]
FIG. 5 is a diagram showing a first arrangement example of the
この第1の配置例では、複数の電源グループのメモリモジュールにおいて、モジュール番号が共通するもの同士は、電源パッド139からの距離が互いに等しい位置に配置される。
In this first arrangement example, among the memory modules of a plurality of power supply groups, those having a common module number are arranged at positions where the distances from the
電源グループ内のメモリモジュールは、1つの電源パッド139に接続する電源線138を共有する。そして、電源グループの各々において、モジュール番号が共通するもの同士は、同じ順序で電源線138に接続する。したがって、モジュール番号が共通するもの同士は、電源パッド139からの距離が互いに等しくなる。これにより、電源グループ毎のメモリモジュールの電源電流の挙動を統一することができる。
Memory modules in the power group share a
図6は、本技術の実施の形態の画像メモリ130の第1の配置例における動作例を示す図である。
FIG. 6 is a diagram showing an operation example in the first arrangement example of the
この例では、メモリモジュール#Nとメモリモジュール#1とが同時にアクティブになり、次にメモリモジュール#1とメモリモジュール#2とが同時にアクティブになる。この要領で、メモリモジュール#N−1とメモリモジュール#Nとが同時にアクティブになると、1フレーム分の書き込みを終了する。
In this example, memory module # N and
このように、メモリ使用期間においては、N+1個のメモリモジュールのうち、2つのメモリモジュールがアクティブになるように制御される。このとき、電源グループ内で動作を行うメモリモジュールの数が一定であるため、電源グループ内のメモリ総電流も一定になる。したがって、メモリモジュールに供給される電源の電流変動が抑制される。 In this way, during the memory usage period, two memory modules out of N + 1 memory modules are controlled to be active. At this time, since the number of memory modules operating in the power supply group is constant, the total memory current in the power supply group is also constant. Therefore, fluctuations in the current of the power supply supplied to the memory module are suppressed.
[第2の配置例]
図7は、本技術の実施の形態における画像メモリ130の第2の配置例を示す図である。
[Second arrangement example]
FIG. 7 is a diagram showing a second arrangement example of the
この第2の配置例では、複数の電源グループのメモリモジュールにおいて、モジュール番号が共通するもの同士は、電源パッド139からの距離が互いに異なる位置に配置される。これにより、モジュール番号が共通するもの同士は、電源パッド139からの距離が互いに異なるものとなり、電源線138における電圧降下(IRドロップ)が電源グループ毎に異なるものとなる。
In this second arrangement example, among the memory modules of a plurality of power supply groups, those having a common module number are arranged at positions where the distances from the
したがって、この第2の配置例によれば、電源線138の負荷を含めて、電源による電流変動を抑制することができる。
Therefore, according to this second arrangement example, it is possible to suppress the current fluctuation due to the power supply including the load of the
[第3の配置例]
図8は、本技術の実施の形態における画像メモリ130の第3の配置例を示す図である。
[Third arrangement example]
FIG. 8 is a diagram showing a third arrangement example of the
この第3の配置例では、複数の電源グループのメモリモジュールにおいて、モジュール番号が共通するもの同士は、電源パッド139からの距離がランダムな位置に配置される。これにより、モジュール番号が共通するもの同士は、電源パッド139からの距離がランダムになり、電源線138における電圧降下(IRドロップ)のパターンを電源グループ毎に散らすことができる。
In this third arrangement example, among the memory modules of a plurality of power supply groups, those having a common module number are arranged at random positions from the
したがって、この第3の配置例によれば、電源線138の負荷を含めて、電源による電流変動を抑制することができる。
Therefore, according to this third arrangement example, it is possible to suppress the current fluctuation due to the power supply including the load of the
[第4の配置例]
図9は、本技術の実施の形態における画像メモリ130の第4の配置例を示す図である。
[Fourth arrangement example]
FIG. 9 is a diagram showing a fourth arrangement example of the
これまでの配置例では電源グループ内のメモリモジュールにはそれぞれ1つずつモジュール番号が付与されていたが、この第4の配置例では、複数の電源グループのメモリモジュールにおいて、モジュール番号が同じものが2つずつ付与される。したがって、ある電源グループでは2つのメモリモジュールがアクティブになる。ただし、画像メモリ130全体で見れば、メモリ総電流が一定になるように制御される。
In the previous arrangement examples, one module number was assigned to each memory module in the power supply group, but in this fourth arrangement example, the memory modules of a plurality of power supply groups have the same module number. Two are given. Therefore, two memory modules are active in a power group. However, when viewed from the
図10は、本技術の実施の形態の画像メモリ130の第4の配置例における動作例を示す図である。
FIG. 10 is a diagram showing an operation example in the fourth arrangement example of the
この例では、メモリモジュール#0とメモリモジュール#1とが同時にアクティブになり、次にメモリモジュール#1とメモリモジュール#2とが同時にアクティブになる。この要領で、1フレーム分の書き込みを終了する。
In this example,
この第4の配置例では、電源または接地の降圧または昇圧の制御の対象となるSRAMの総数が、電源グループ毎に同じになるように配置することで、電源配線の負荷を揃えることができる。これは、メモリの書込み電力よりもリーク電流が支配的な場合に、特に有用である。 In this fourth arrangement example, the load of the power supply wiring can be made uniform by arranging so that the total number of SRAMs to be controlled for step-down or boosting of the power supply or ground is the same for each power supply group. This is especially useful when the leakage current dominates the write power of the memory.
このように、本技術の実施の形態では、電源線138を共有する複数のメモリモジュールに対して、供給される電源電流の総和が一定となるように、システム制御部151が制御を行う。これにより、メモリモジュールに供給される電源の電流変動を抑制して、出力画像の画像品質を向上させることができる。
As described above, in the embodiment of the present technology, the
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。 It should be noted that the above-described embodiment shows an example for embodying the present technology, and the matters in the embodiment and the matters specifying the invention in the claims have a corresponding relationship with each other. Similarly, the matters specifying the invention within the scope of claims and the matters in the embodiment of the present technology having the same name have a corresponding relationship with each other. However, the present technology is not limited to the embodiment, and can be embodied by applying various modifications to the embodiment without departing from the gist thereof.
なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。 It should be noted that the effects described in the present specification are merely examples and are not limited, and other effects may be obtained.
なお、本技術は以下のような構成もとることができる。
(1)被写体からの光を光電変換する複数の画素を配置した画素アレイ部と、
前記複数の画素からのアナログ信号をデジタル信号による画素信号に変換するアナログデジタル変換部と、
前記アナログデジタル変換部によって変換された前記画素信号を保持する複数のメモリモジュールと、
前記複数のメモリモジュールに共有されて電源電流を供給する電源線と、
前記電源線を共有する前記複数のメモリモジュールに対して供給される電源電流の総和が一定となるように前記複数のメモリモジュールの各々について独立に動作制御を行う制御部と
を具備する撮像装置。
(2)前記複数のメモリモジュールは、SRAMであり、
前記制御部は、前記SRAMのリテンションを制御する
前記(1)に記載の撮像装置。
(3)前記制御部は、前記複数のメモリモジュールのうち所定数のメモリモジュールがアクティブになるように前記SRAMのリテンションを制御する
前記(2)に記載の撮像装置。
(4)前記電源線は、異なる複数の電源パッドからの電源電流を供給する複数の電源線であり、
前記複数のメモリモジュールは、前記複数の電源線の各々を共有する電源グループに分割される
前記(1)から(3)のいずれかに記載の撮像装置。
(5)前記制御部は、前記複数のメモリモジュールのうち前記電源グループ内のモジュール番号が共通するもの同士が同じ動作を行うように制御する
前記(4)に記載の撮像装置。
(6)前記複数のメモリモジュールは、前記複数のメモリモジュールのうち前記電源グループ内のモジュール番号が共通するもの同士が前記電源パッドからの距離が互いに等しい位置に配置される
前記(5)に記載の撮像装置。
(7)前記複数のメモリモジュールは、前記複数のメモリモジュールのうち前記電源グループ内のモジュール番号が共通するもの同士が前記電源パッドからの距離が互いに異なる位置に配置される
前記(5)に記載の撮像装置。
(8)前記複数のメモリモジュールは、前記複数のメモリモジュールのうち前記電源グループ内のモジュール番号が共通するもの同士が前記電源パッドからの距離がランダムな位置に配置される
前記(5)に記載の撮像装置。
(9)複数のメモリモジュールと、
前記複数のメモリモジュールに共有されて電源電流を供給する電源線と、
前記電源線を共有する前記複数のメモリモジュールに対して供給される電源電流の総和が一定となるように前記複数のメモリモジュールの各々について独立に動作制御を行う制御部と
を具備する記憶装置。
The present technology can have the following configurations.
(1) A pixel array unit in which a plurality of pixels for photoelectric conversion of light from a subject are arranged, and
An analog-to-digital converter that converts analog signals from the plurality of pixels into pixel signals based on digital signals.
A plurality of memory modules that hold the pixel signals converted by the analog-to-digital converter, and
A power supply line shared by the plurality of memory modules to supply a power supply current, and
An imaging device including a control unit that independently controls the operation of each of the plurality of memory modules so that the sum of the power supply currents supplied to the plurality of memory modules sharing the power supply line is constant.
(2) The plurality of memory modules are SRAMs.
The image pickup apparatus according to (1) above, wherein the control unit controls retention of the SRAM.
(3) The image pickup apparatus according to (2), wherein the control unit controls retention of the SRAM so that a predetermined number of memory modules among the plurality of memory modules are activated.
(4) The power supply line is a plurality of power supply lines for supplying power supply currents from a plurality of different power supply pads.
The imaging device according to any one of (1) to (3), wherein the plurality of memory modules are divided into power supply groups sharing each of the plurality of power supply lines.
(5) The image pickup apparatus according to (4) above, wherein the control unit controls the plurality of memory modules having the same module number in the power supply group to perform the same operation.
(6) The plurality of memory modules according to (5), wherein those having a common module number in the power supply group among the plurality of memory modules are arranged at positions where the distances from the power supply pads are equal to each other. Imaging device.
(7) The plurality of memory modules according to (5), wherein those having a common module number in the power supply group among the plurality of memory modules are arranged at positions where the distances from the power supply pads are different from each other. Imaging device.
(8) The plurality of memory modules according to (5) above, wherein among the plurality of memory modules, those having a common module number in the power supply group are arranged at random positions from the power supply pad. Imaging device.
(9) Multiple memory modules and
A power supply line shared by the plurality of memory modules to supply a power supply current, and
A storage device including a control unit that independently controls the operation of each of the plurality of memory modules so that the sum of the power supply currents supplied to the plurality of memory modules sharing the power supply line is constant.
100 イメージセンサ
110 画素アレイ部
111 画素駆動部
120 AD変換器
121 カラム処理部
130 画像メモリ
138 電源線
139 電源パッド
140 周辺回路
150 出力回路
151 システム制御部
154 信号処理部
191、192 ビア領域
100
Claims (9)
前記複数の画素からのアナログ信号をデジタル信号による画素信号に変換するアナログデジタル変換部と、
前記アナログデジタル変換部によって変換された前記画素信号を保持する複数のメモリモジュールと、
前記複数のメモリモジュールに共有されて電源電流を供給する電源線と、
前記電源線を共有する前記複数のメモリモジュールに対して供給される電源電流の総和が一定となるように前記複数のメモリモジュールの各々について独立に動作制御を行う制御部と
を具備する撮像装置。 A pixel array unit in which a plurality of pixels for photoelectric conversion of light from a subject are arranged, and
An analog-to-digital converter that converts analog signals from the plurality of pixels into pixel signals based on digital signals.
A plurality of memory modules that hold the pixel signals converted by the analog-to-digital converter, and
A power supply line shared by the plurality of memory modules to supply a power supply current, and
An imaging device including a control unit that independently controls the operation of each of the plurality of memory modules so that the sum of the power supply currents supplied to the plurality of memory modules sharing the power supply line is constant.
前記制御部は、前記SRAMのリテンションを制御する
請求項1記載の撮像装置。 The plurality of memory modules are SRAMs, and the plurality of memory modules are SRAMs.
The imaging device according to claim 1, wherein the control unit controls retention of the SRAM.
請求項2記載の撮像装置。 The imaging device according to claim 2, wherein the control unit controls retention of the SRAM so that a predetermined number of memory modules among the plurality of memory modules are activated.
前記複数のメモリモジュールは、前記複数の電源線の各々を共有する電源グループに分割される
請求項1記載の撮像装置。 The power supply line is a plurality of power supply lines that supply power supply currents from a plurality of different power supply pads.
The imaging device according to claim 1, wherein the plurality of memory modules are divided into power supply groups sharing each of the plurality of power supply lines.
請求項4記載の撮像装置。 The imaging device according to claim 4, wherein the control unit controls the plurality of memory modules having the same module number in the power supply group to perform the same operation.
請求項5記載の撮像装置。 The imaging device according to claim 5, wherein the plurality of memory modules are arranged at positions where the plurality of memory modules having a common module number in the power supply group are arranged at positions where the distances from the power supply pads are equal to each other.
請求項5記載の撮像装置。 The imaging device according to claim 5, wherein the plurality of memory modules are arranged at positions where the plurality of memory modules having the same module number in the power supply group are arranged at different distances from the power supply pad.
請求項5記載の撮像装置。 The imaging device according to claim 5, wherein the plurality of memory modules are arranged at random positions from the power supply pads among the plurality of memory modules having a common module number in the power supply group.
前記複数のメモリモジュールに共有されて電源電流を供給する電源線と、
前記電源線を共有する前記複数のメモリモジュールに対して供給される電源電流の総和が一定となるように前記複数のメモリモジュールの各々について独立に動作制御を行う制御部と
を具備する記憶装置。 With multiple memory modules
A power supply line shared by the plurality of memory modules to supply a power supply current, and
A storage device including a control unit that independently controls the operation of each of the plurality of memory modules so that the sum of the power supply currents supplied to the plurality of memory modules sharing the power supply line is constant.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019194272A JP2021069044A (en) | 2019-10-25 | 2019-10-25 | Imaging apparatus and storage device |
PCT/JP2020/027598 WO2021079573A1 (en) | 2019-10-25 | 2020-07-16 | Imaging device and storage device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019194272A JP2021069044A (en) | 2019-10-25 | 2019-10-25 | Imaging apparatus and storage device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2021069044A true JP2021069044A (en) | 2021-04-30 |
Family
ID=75620430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019194272A Pending JP2021069044A (en) | 2019-10-25 | 2019-10-25 | Imaging apparatus and storage device |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP2021069044A (en) |
WO (1) | WO2021079573A1 (en) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0628844A (en) * | 1992-07-11 | 1994-02-04 | Hitachi Ltd | Semiconductor storage device |
JPH11203862A (en) * | 1998-01-13 | 1999-07-30 | Mitsubishi Electric Corp | Semiconductor storage device |
JP6355332B2 (en) * | 2013-12-25 | 2018-07-11 | キヤノン株式会社 | IMAGING DEVICE AND IMAGING DEVICE DRIVING METHOD |
-
2019
- 2019-10-25 JP JP2019194272A patent/JP2021069044A/en active Pending
-
2020
- 2020-07-16 WO PCT/JP2020/027598 patent/WO2021079573A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2021079573A1 (en) | 2021-04-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10375334B2 (en) | Image sensor and electronic apparatus including multiple substrates | |
US8953074B2 (en) | Semiconductor device, physical information acquiring apparatus, and signal reading-out method | |
US7659925B2 (en) | High speed CMOS image sensor circuits with memory readout | |
KR20150027061A (en) | Semiconductor device and sensing system | |
US9237285B2 (en) | Solid-state image pickup device and camera system | |
US7864237B2 (en) | Solid-state imaging device, method of driving solid-state imaging device, and camera | |
US20170318246A1 (en) | Image Sensor and Sensing Method Thereof | |
KR20080019182A (en) | Solid-state imaging device | |
US9961287B2 (en) | Image sensor | |
JP2015080178A (en) | Imaging element, imaging device, camera, and method for driving imaging device | |
US20050168607A1 (en) | Apparatus and method for clamping reset voltage in image sensor | |
JP2019216315A (en) | Imaging apparatus and camera | |
JP4337906B2 (en) | Solid-state imaging device and camera system | |
JP2016181736A (en) | Imaging device, method of driving the same, and imaging system | |
WO2021079573A1 (en) | Imaging device and storage device | |
JP2006229935A (en) | Image sensor capable of preventing lowering of voltage of power supply line and disposition method of power supply line of image sensor | |
WO2013061853A1 (en) | Solid-state image pickup element and camera system | |
US11532660B2 (en) | Photoelectric conversion device | |
JP2008060269A (en) | Photoelectric conversion apparatus, and imaging apparatus | |
US20080159018A1 (en) | Semiconductor memory device having internal voltage generation circuits | |
KR20200097507A (en) | Image sensor | |
JP2006197426A (en) | Solid-state imaging device and semiconductor device | |
JP6021543B2 (en) | Imaging device, imaging device, information processing device | |
US9769402B2 (en) | Image sensor for reducing horizontal noise and method of driving the same | |
US11102437B2 (en) | Memory circuit and semiconductor device |