JP2021044335A - 基板処理装置 - Google Patents

基板処理装置 Download PDF

Info

Publication number
JP2021044335A
JP2021044335A JP2019164253A JP2019164253A JP2021044335A JP 2021044335 A JP2021044335 A JP 2021044335A JP 2019164253 A JP2019164253 A JP 2019164253A JP 2019164253 A JP2019164253 A JP 2019164253A JP 2021044335 A JP2021044335 A JP 2021044335A
Authority
JP
Japan
Prior art keywords
substrate
mold
outer peripheral
peripheral edge
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019164253A
Other languages
English (en)
Inventor
寛仁 谷野
Hirohito Yano
寛仁 谷野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2019164253A priority Critical patent/JP2021044335A/ja
Priority to US16/937,013 priority patent/US11551949B2/en
Publication of JP2021044335A publication Critical patent/JP2021044335A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/6715—Apparatus for applying a liquid, a resin, an ink or the like
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14336—Coating a portion of the article, e.g. the edge of the article
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/17—Component parts, details or accessories; Auxiliary operations
    • B29C45/76—Measuring, controlling or regulating
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67126—Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67259—Position monitoring, e.g. misposition detection or presence detection
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C2945/00—Indexing scheme relating to injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould
    • B29C2945/76—Measuring, controlling or regulating
    • B29C2945/76003—Measured parameter
    • B29C2945/76083—Position
    • B29C2945/76096—Distance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29L—INDEXING SCHEME ASSOCIATED WITH SUBCLASS B29C, RELATING TO PARTICULAR ARTICLES
    • B29L2031/00—Other particular articles
    • B29L2031/34—Electrical apparatus, e.g. sparking plugs or parts thereof
    • B29L2031/3406—Components, e.g. resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Materials For Photolithography (AREA)
  • Casting Or Compression Moulding Of Plastics Or The Like (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】 レジストによる基板の外周縁保護をすることができる基板処理装置を提供すること。【解決手段】 本発明の一実施形態にかかる基板処理装置は、基板を載置する基板載置部と、基板の表面外周縁と対向する第１の面と表面外周縁と連続する外周側面と対向する第２の面とを具備するモールド型と、モールド型を移動させて基板の表面外周縁と第１の面を近接させ、基板の前記外周側面と第２の面を近接させるモールド型移動機構と、モールド型に形成されレジストを噴出するノズルとを具備する。【選択図】 図１

Description

本開示の実施形態は基板処理装置に関する。
半導体装置を製造する際に、半導体ウェハ上に複数層の薄膜を形成し、その上にパターニングされたレジストを形成し、レジストをマスクにして反応性イオンエッチング（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）で薄膜をエッチングする。また、このような反応性イオンエッチングによって露出した薄膜をさらに、ウエットエッチング（Ｗｅｔ Ｅｔｃｈｉｎｇ）をすることがある。
国際公開第２０１８／２０７６７２Ａ１号
半導体基板上に大きな段差のある薄膜をエッチングする場合、薄膜上に形成したレジストは、この段差の存在する部分でシニング（ｔｈｉｎｉｎｇ、薄膜化）が生じることがある。シニングが生じると、その部分で反応性イオンエッチング工程によりレジストが貫通してしまい、引き続く、ウェットエッチング工程で、基板にダメージが生じる場合がある。シニングは大型基板を用いた場合に、その基板の外周で発生しやすい。本発明の実施形態は、基板の外周部における基板上の薄膜による段差部分のみにレジストを充填する基板処理装置を提供することを目的とする。
上記課題を解決するために、本発明の一実施形態においては、基板を載置する基板載置部と、基板の表面外周縁と対向する第１の面と表面外周縁と連続する外周側面と対向する第２の面とを具備するモールド型と、モールド型を移動させて基板の表面外周縁と第１の面を近接させ、基板の前記外周側面と第２の面を近接させるモールド型移動機構と、モールド型に形成されレジストを噴出するノズルとを具備する基板処理装置が提供される。
第１の実施形態にかかる基板処理装置の断面図である。 第１の実施形態にかかる基板処理装置の動作を示す断面図である。 図２の点線で囲まれた部分の拡大図である。 第１の実施形態にかかる基板処理装置の動作を示す断面図である。 第１の実施形態にかかる基板処理装置の動作を示す断面図である。 第２の実施形態にかかる基板処理装置の断面図である。 第２の実施形態にかかる基板処理装置の動作を示す断面図である。 第２の実施形態にかかる基板処理装置の動作を示す断面図である。 第２の実施形態にかかる基板処理装置の動作を示す断面図である。
以下、本実施形態にかかる基板処理装置を図面を参照して具体的に説明する。なお、以下の説明において、略同一の機能及び構成を有する構成要素については、同一符号を付し、重複説明は必要な場合にのみ行う。また、以下に示す各実施形態は、この実施形態の技術的思想を具体化するための装置や方法を例示するものであって、実施形態の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。実施形態の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
図面は、説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。本明細書と各図面において、既出の図面に関して説明したものと同様の機能を備えた要素には、同一の符号を付して、重複する説明を省略することがある。
［第１の実施形態にかかる基板処理装置の構成］
まず、本発明の第１の実施形態にかかる基板処理装置の構成について、図１を用いて説明する。
本発明の第１の実施形態にかかる基板処理装置１００は、半導体基板１１５を載置するステージ（基板載置部）１１０と、モールド型１３０と、図示しないモールド型移動機構を有する。
半導体基板１１５は、例えば、三次元積層型半導体メモリである。半導体基板１１５はベースとなるシリコン単結晶基板１２０上に、上下方向に高さの高い積層部分１２１と、この積層部分１２１に隣接し、よりシリコン単結晶基板１２０の周辺部分に位置するＴＥＯＳ（オルトケイ酸テトラエチル）膜によって充填された上下方向に高さの高い充填部分１２２が存在する。積層部分１２１は、例えば、多数のタングステン配線層（ワード線として機能する）と二酸化シリコン層（上下に隣接するワード線とワード線との間の絶縁層として機能する）が交互に積層されたメモリセルユニットである。
そして、これら膜を選択的にエッチング除去する際には、まず、ハードマスク１２３を、シリコン単結晶基板１２０、積層部分１２１及び充填部分１２２をカバーするように形成する。このハードマスク１２３は、例えば、剥離が可能なアモルファスカーボン膜である。後述するとおり、本実施形態で説明する基板外周縁の保護がなされた後に、ハードマスク１２３上にレジスト材料が塗布される。次いで、露光装置によってレジストに選択的に紫外線等のエネルギーを照射してレジストパターンを露光する。さらに、現像後形成されたレジストパターンをマスクにして例えばメモリホール等の加工がなされる。
ハードマスク１２３の半導体基板１１５の外周縁部には段差が生じる。充填部分１２２の側面に沿って形成されたハードマスク１２３の側面部１２３ｂｃは１つ目の段差を形成する。さらに、ハードマスク１２３がシリコン単結晶基板１２０上に延在し終端する側面部１２３ｂｂは２つ目の段差を形成する。さらに、シリコン単結晶基板１２０にも外周側面部１２３ｂａがある。これら外周側面部１２３ｂａ、側面部１２３ｂｂ及び側面部１２３ｂｃは、併せて半導体基板１１５の外周側面１２３ｂとなる。
本発明の第１の実施形態にかかる基板処理装置１００は半導体基板１１５を載置するステージ１１０を有する。ステージ１１０には半導体基板１１５を固定する静電チャック又は真空チャックが設けられている。ステージには、後述するレジストを硬化させるヒーターが組み込まれている。
本発明の第１の実施形態にかかる基板処理装置１００はモールド型１３０を有する。モールド型１３０は、半導体基板１１５の形状に合わせてあり、半導体基板１１５が円盤状であれば、モールド型１３０はリング状である。モールド型１３０は、リング状の平面部分１３０ａとリング状の垂直部分１３０ｂとからなる。半導体基板１１５の搬入及び搬出のタイミングではモールド型１３０は上昇した位置にある。半導体基板１１５が搬入されるとモールド型１３０が降下する。モールド型１３０が半導体基板１１５を包み込む位置に動かされると、半導体基板１１５の表面外周縁１２３ａと平面部分１３０ａとは近接して対向する。表面外周縁１２３ａと連続する外周側面１２３ｂと垂直部分１３０ｂとは近接して対向する。
モールド型１３０の平面部分１３０ａと垂直部分１３０ｂとの接続する領域には、レジストを噴出するノズル１３５が形成されている。ノズル１３５は図示しないレジスト供給装置に接続されている。ノズル１３５はリング状のモールド型１３０に複数個所設けられており、例えば、回転対称に３０°毎に１２か所設けられている。
［第１の実施形態にかかる基板処理装置の動作］
本発明の第１の実施形態にかかる基板処理装置の動作について、図２〜図５を用いて説明する。図２に示す通り、基板処理装置１００に半導体基板１１５が搬入されると、モールド型移動機構はモールド型１３０を半導体基板１１５の方向へと降下させる。モールド型移動機構は、半導体基板１１５の表面外周縁１２３ａと平面部分１３０ａとは近接して対向し、表面外周縁１２３ａと連続する外周側面１２３ｂと垂直部分１３０ｂとは近接して対向する位置までモールド型１３０を降下させる。この状態でノズル１３５を通じて熱硬化性のレジスト１４０を充填する。
図３は図２の点線部分の拡大図である。モールド型１３０が下降した状態では、シリコン単結晶基板１２０の外周側面部１２３ｂａとモールド型１３０の垂直部分１３０ｂとはほぼ接するかごくわずかの隙間が形成されるにすぎない。他方で、ハードマスク１２３の表面外周縁１２３ａの最も高い部分とモールド型１３０の平面部分１３０ａとは所定の間隔が空いている。そして、半導体基板１１５の外周縁とモールド型１３０によって形成される空間に熱硬化性のレジスト１４０が充填される。ハードマスク１２３の表面外周縁１２３ａの最も高い部分とモールド型１３０の平面部分１３０ａとの間のわずかな隙間にも熱硬化性のレジスト１４０が充填される。
図３には一例として高さ、厚さ、長さ等の寸法を記している。積層部分１２１と充填部分１２２の高さは例えば６．６μｍ、ハードマスク１２３の厚さは例えば１．７μｍである。第１の段差から垂直部分１３０ｂまでの長さは例えば１．１ｍｍである。
続いて、図４に示すとおり、充填された熱硬化性のレジスト１４０を硬化させる。ステージ１１０にはヒーターが組み込まれており、このヒーターで熱硬化性のレジスト１４０を例えば１３０℃に加熱することによってレジスト１４０を硬化させ、外周縁部保護リング１４０ｂを形成する。ヒーターがノズル１３５から遠いステージ１１０に組み込まれている理由は、ノズル１３５内の液体状のレジスト１４０を硬化させないためである。
続いて、図５に示すとおり、半導体基板１１５に外周縁部保護リング１４０ｂを形成した状態で、モールド型移動機構によってモールド型１３０を上昇させる。そして、半導体基板１１５を基板処理装置１００から排出する。
［第１の実施形態にかかる基板処理装置を利用した半導体装置の製造方法］
本発明の実施形態にかかる半導体装置の製造方法は、以下のとおりである。まず、上述したとおり、外周縁に段差のある半導体基板１１５（ハードマスク１２３に段差が形成される）を準備し、これをモールド型１３０で覆い、半導体基板１１５の表面外周縁１２３ａと平面部分１３０ａとが近接して対向し、表面外周縁１２３ａと連続する外周側面１２３ｂと垂直部分１３０ｂとが近接して対向するようにする。次いで、ノズル１３５から熱硬化性のレジスト１４０を注入し、ステージ１１０に組み込まれたヒーターで熱硬化性のレジスト１４０を硬化させ、半導体基板１１５に外周縁部保護リング１４０ｂを形成する。
引き続いて、ハードマスク１２３上にレジスト材料が塗布される。次いで、露光装置によってレジスト材料に選択的に紫外線等のエネルギーを照射してレジストパターンを露光する。さらに、現像後形成されたレジストパターンをマスクにして例えばメモリホール等の加工がなされる。
このようにして、半導体基板上に大きな段差のある薄膜をエッチングする場合でも、外周縁部保護リング１４０ｂの存在からシニング（ｔｈｉｎｉｎｇ、薄膜化）が生じない。したがって、反応性イオンエッチング工程によりレジストが貫通することもなく、引き続く、ウェットエッチング工程で、基板にダメージが生じることもない。
［第２の実施形態にかかる基板処理装置の構成］
本発明の第２の実施形態にかかる基板処理装置の構成について、図６を用いて説明する。
本発明の第２の実施形態にかかる基板処理装置２００は、半導体基板１１５を載置するステージ１１０と、モールド型２３０と、図示しないモールド型移動機構を有する。
半導体基板１１５は、第１の実施形態で説明したとおり、例えば、三次元積層型半導体メモリである。ハードマスク１２３が、シリコン単結晶基板１２０、積層部分１２１及び充填部分１２２をカバーするように形成されている。
ハードマスク１２３の半導体基板１１５の外周縁部に段差が生じ、外周側面部１２３ｂａ、側面部１２３ｂｂ及び側面部１２３ｂｃは、併せて半導体基板１１５の外周側面１２３ｂとなる点についても前述したとおりである。
本発明の第２の実施形態にかかる基板処理装置２００は半導体基板１１５を載置するステージ１１０を有する。ステージ１１０には半導体基板１１５を固定する静電チャック又は真空チャックが設けられている。ステージにはレジストを硬化させるヒーターが組み込まれている。
本発明の第２の実施形態にかかる基板処理装置２００はモールド型２３０を有する。モールド型２３０も半導体基板１１５の形状に合わせてあり、半導体基板１１５が円盤状であれば、モールド型２３０はリング状である。モールド型２３０は、リング状の平面部分２３０ａとリング状の垂直部分２３０ｂとからなる。半導体基板１１５の搬入及び搬出のタイミングではモールド型２３０は上昇した位置にある。半導体基板１１５が搬入されるとモールド型２３０が降下する。モールド型２３０が半導体基板１１５を包み込む位置に動かされると、半導体基板１１５の表面外周縁１２３ａと平面部分２３０ａとは近接して対向する。表面外周縁１２３ａと連続する外周側面１２３ｂと垂直部分２３０ｂとは近接して対向する。
モールド型２３０の平面部分１３０ａには、レジストを滴下するノズル２３５が形成されている。ノズル２３５は図示しないレジスト供給装置に接続されている。ノズル２３５はリング状のモールド型２３０に複数個所設けられており、例えば、回転対称に３０°毎に１２か所設けられている。
［第２の実施形態にかかる基板処理装置の動作］
本発明の第２の実施形態にかかる基板処理装置の動作について、図７〜図９を用いて説明する。図７に示す通り、基板処理装置２００に半導体基板１１５が搬入されると、モールド型移動機構はモールド型２３０を半導体基板１１５の方向へとわずかに降下させる。半導体基板１１５の表面とモールド型２３０の平面部分２３０ａとの間には十分な距離がある。この状態で、ノズルから熱硬化性のレジスト２４０が滴下される。半導体基板１１５の表面には滴下した熱硬化性のレジスト２４０ａが離散的に位置する。
続いて、図８に示すように、モールド型移動機構はモールド型２３０を半導体基板１１５の方向へさらに降下させる。その結果、半導体基板１１５の表面外周縁１２３ａと平面部分２３０ａとは近接して対向し、表面外周縁１２３ａと連続する外周側面１２３ｂと垂直部分２３０ｂとは近接して対向する。この状態での位置関係は、図３に示したものと同じであってもよい。その結果、熱硬化性のレジスト２４０ａは押しつぶされて半導体基板１１５の表面外周縁に行き渡る。
続いて、充填された熱硬化性のレジスト２４０ａを硬化させる。ステージ１１０にはヒーターが組み込まれており、このヒーターで熱硬化性のレジスト２４０を例えば１３０℃に加熱することによってレジスト２４０を硬化させ、外周縁部保護リング２４０ｂを形成する。
続いて、図９に示すとおり、半導体基板１１５に外周縁部保護リング２４０ｂを形成した状態で、モールド型移動機構によってモールド型２３０を上昇させる。そして、半導体基板１１５を基板処理装置２００から排出する。
［第２の実施形態にかかる基板処理装置を利用した半導体装置の製造方法］
第２の実施形態にかかる基板処理装置を利用した半導体装置の製造方法も前述したとおりである。まず、外周縁に段差のある半導体基板１１５（ハードマスク１２３に段差が形成される）を準備する。次いで、半導体基板１１５の外周縁に熱硬化性のレジスト２４０を滴下する。これをモールド型２３０で覆い、半導体基板１１５の表面外周縁１２３ａと平面部分２３０ａとが近接して対向し、表面外周縁１２３ａと連続する外周側面１２３ｂと垂直部分２３０ｂとが近接して対向するようにする。次いで、ヒーターで熱硬化性のレジスト２４０ａを硬化させ、半導体基板１１５に外周縁部保護リング２４０ｂを形成する。
引き続いて、ハードマスク１２３上にレジスト材料が塗布される。次いで、露光装置によってレジストに選択的に紫外線等のエネルギーを照射してレジストパターンを形成する。さらに、形成されたレジストパターンをマスクにして例えばメモリホール等の加工がなされる。
このようにして、半導体基板上に大きな段差のある薄膜をエッチングする場合でも、外周縁部保護リング２４０ｂの存在からシニング（ｔｈｉｎｉｎｇ、薄膜化）が生じない。したがって、反応性イオンエッチング工程によりレジストが貫通することもなく、引き続く、ウェットエッチング工程で、基板にダメージが生じることもない。
［本発明の実施形態の変形例］
以上の説明では、シリコン単結晶基板１２０上に三次元積層型半導体メモリを形成する際に用いる基板処理装置を例に説明したが、本発明はこれに限られることなく、例えば、基板の外周の保護が必要な各種のデバイス（ロジック半導体装置、個別半導体装置等）の製造に用いる基板処理装置に適用してもよい。基板の形状も円形に限られるものではなく、例えば、ディスプレイ基板等であれば矩形であってもよい。
［付記１］
半導体基板の表面外周縁に第１のレジスト材料をモールド型を用いて成型するとともに硬化させることにより外周縁部保護リングを形成し、
半導体基板の表面に第２のレジスト材料を塗布し、露光装置によって第２のレジスト材料にレジストパターンを形成し、
形成されたレジストパターンをマスクにしてエッチング処理により半導体基板を加工する半導体装置の製造方法。
［付記２］
このエッチング処理は、リアクティブイオンエッチング処理に引き続きウェットエッチング処理を行う半導体装置の製造方法。
[符号の説明]
１００ 基板処理装置、１１０ ステージ（基板載置部）、１１５ 半導体基板、１２０ シリコン単結晶基板、１２１ 積層部分、１２２ 充填部分、１２３ ハードマスク、１２３ａ 半導体基板１１５の表面外周縁、１２３ｂ 半導体基板１１５の外周側面、１２３ｂａ シリコン単結晶基板１２０の外周側面部、１２３ｂｂ 側面部、１２３ｂｃ 側面部、１３０ モールド型、１３０ａ モールド型１３０のリング状の平面部分、１３０ｂ モールド型１３０のリング状の垂直部分、１３５ ノズル

Claims (4)

  1. 基板を載置する基板載置部と、
    前記基板の表面外周縁と対向する第１の面と前記表面外周縁と連続する外周側面と対向する第２の面とを具備するモールド型と、
    前記モールド型を移動させて前記基板の前記表面外周縁と前記第１の面を近接させ、前記基板の前記外周側面と前記第２の面を近接させるモールド型移動機構と、
    前記モールド型に形成されレジストを噴出するノズルと、
    を具備する基板処理装置。
  2. 前記基板載置部は前記レジストを硬化させるヒーターを有する請求項１記載の基板処理装置。
  3. 前記ノズルは前記モールド型における前記第１の面及び前記第２の面の接続する領域に設けられている請求項１記載の基板処理装置。
  4. 前記ノズルは前記モールド型の前記第１の面に設けられ、前記レジストが前記基板の前記表面外周縁に滴下された後に、前記モールド型移動機構が、前記基板の前記表面外周縁と前記第１の面を近接させ、前記基板の前記外周側面と前記第２の面を近接させるように前記モールド型を移動させる請求項１記載の基板処理装置。
JP2019164253A 2019-09-10 2019-09-10 基板処理装置 Pending JP2021044335A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019164253A JP2021044335A (ja) 2019-09-10 2019-09-10 基板処理装置
US16/937,013 US11551949B2 (en) 2019-09-10 2020-07-23 Substrate processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019164253A JP2021044335A (ja) 2019-09-10 2019-09-10 基板処理装置

Publications (1)

Publication Number Publication Date
JP2021044335A true JP2021044335A (ja) 2021-03-18

Family

ID=74849432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019164253A Pending JP2021044335A (ja) 2019-09-10 2019-09-10 基板処理装置

Country Status (2)

Country Link
US (1) US11551949B2 (ja)
JP (1) JP2021044335A (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1110055A (ja) 1997-06-24 1999-01-19 Dainippon Printing Co Ltd コーティング装置
US6695922B2 (en) * 1999-12-15 2004-02-24 Tokyo Electron Limited Film forming unit
JP2005217282A (ja) 2004-01-30 2005-08-11 Tokyo Electron Ltd 塗布膜形成方法及び塗布膜形成装置
JP2006102640A (ja) 2004-10-05 2006-04-20 Seiko Epson Corp 成膜方法、成膜装置および膜
JP4601452B2 (ja) 2005-02-22 2010-12-22 大日本スクリーン製造株式会社 基板処理装置
JP6528546B2 (ja) 2014-09-04 2019-06-12 東京エレクトロン株式会社 現像方法、現像装置及び記憶媒体
CN105404102B (zh) 2014-09-04 2018-09-21 东京毅力科创株式会社 显影方法和显影装置
WO2018207672A1 (ja) 2017-05-12 2018-11-15 東京エレクトロン株式会社 基板処理装置、基板処理方法及び記憶媒体

Also Published As

Publication number Publication date
US11551949B2 (en) 2023-01-10
US20210074555A1 (en) 2021-03-11

Similar Documents

Publication Publication Date Title
US7489020B2 (en) Semiconductor wafer assemblies
US7713841B2 (en) Methods for thinning semiconductor substrates that employ support structures formed on the substrates
WO2003071591A1 (fr) Procede de subdivision de plaquettes semi-conductrices
JP2017079291A (ja) ウエーハの加工方法
KR20170070779A (ko) 웨이퍼 레벨 패키지 및 제조 방법
JP6815880B2 (ja) 半導体パッケージの製造方法
US10269724B2 (en) Semiconductor package device including electromagnetic wave shield and method of manufacturing the same
JP2006203174A (ja) 基板上の選択領域から異質な材料を除去するプラズマ処理装置及び方法
CN108257882A (zh) 器件封装结构及封装过程中应力释放的方法
JP2008084920A (ja) 半導体装置およびその製造方法
JP7146354B2 (ja) キャリア板の除去方法
JP2019068013A (ja) パッケージ基板の加工方法、保護テープ
JP7187112B2 (ja) キャリア板の除去方法
JP2021044335A (ja) 基板処理装置
JP2013004669A (ja) パターン形成方法、電子デバイスの製造方法及び電子デバイス
JP2020123666A (ja) 被加工物の加工方法
JP2008016606A (ja) 半導体装置及びその製造方法
JP6991673B2 (ja) 剥離方法
JP7262904B2 (ja) キャリア板の除去方法
TWI548005B (zh) 選擇性電子封裝模組的製造方法
JP6741264B2 (ja) ウェハ上のアライメントマークを用いる半導体パッケージの製造方法
JP5378932B2 (ja) 被研削物の研削方法
KR20160007372A (ko) 노광 마스크의 제조 방법
TWI747404B (zh) 半導體封裝方法及封裝結構
JP7229641B2 (ja) パッケージデバイスチップの製造方法