JP2021037706A - 発光装置、光走査装置 - Google Patents

Abstract

【課題】それぞれが複数の発光素子を有する電子回路を複数含んで構成される発光装置等において、一部の電子回路が、ノイズに起因して故障するのを抑制する。【解決手段】１５個の発光チップＣを有する光源部７２は、８個の発光チップＣ（前段第１発光チップＣａ１〜前段第８発光チップＣａ８）を含む前段発光チップ群♯ａと、７個の発光チップＣ（後段第１発光チップＣｂ１〜後段第７発光チップＣｂ７）を含む後段発光チップ群♯ｂとに群分けされ、且つ、それぞれが２個の発光チップＣを含む第１組♯１〜第７組♯７（７組）と、１個の発光チップＣのみを含む第８組♯８（１組）とに組分けされる。そして、１個の発光チップＣ（前段第８発光チップＣｂ８）のみを含む第８組♯８では、前段第８発光チップＣｂ８に対し、コンデンサ等からなるノイズフィルタ９２を並列に接続する。【選択図】図８

Description

本発明は、発光装置、光走査装置に関する。

特許文献１には、それぞれが複数の発光サイリスタを有する４０個の発光チップを含む発光装置において、これら４０個の発光チップを、２０個ずつ２つの群（♯ａ、♯ｂ）に群分けするとともに、それぞれが各群の発光チップを含むように２個ずつ２０の組（♯１〜♯２０）に組分けすることが記載されている。また、特許文献１には、発光チップ群♯ａに対して、第１転送信号φ１ａ、第２転送信号φ２ａ、点灯信号φＩａおよび許可信号φＲａを共通に供給するとともに、発光チップ群♯ｂに対して、第１転送信号φ１ｂ、第２転送信号φ２ｂ、点灯信号φＩｂおよび許可信号φＲｂを共通に供給すること、そして、２０の組♯１〜♯２０のそれぞれに対して、対応する設定信号φＷ１〜φＷ２０を供給すること、が記載されている。

また、特許文献２には、それぞれが複数の発光サイリスタを有する発光チップを、奇数となる５７個備えた発光装置が記載されている。

特開２０１５−１３９８９４号公報 特開２０１０−１２０２６１号公報

例えば総数が奇数個となる発光チップに対し、２個１組として組分けを行ったとすると、余りが１個生じることになる。ここで、２個の発光チップで構成される組と１個の発光チップで構成される組とに対し、組を単位として設定信号を供給するような構成を採用した場合を考えてみる。すると、前者の組に設定信号を供給する配線と、後者の組に設定信号を供給する配線とに対し、サージ等の異常電圧（ノイズ）が印加された場合、後者の組を構成する発光チップには、前者の組を構成する発光チップよりも、より大きな（この場合は略２倍）電流が流れることになってしまう。その結果、後者の組を構成する発光チップには、前者の組を構成する発光チップよりも、電気的な故障が生じる確率が高くなるおそれがあった。

本発明は、それぞれが複数の発光素子を有する電子回路を複数含んで構成される発光装置等において、一部の電子回路が、ノイズに起因して故障するのを抑制することを目的とする。

請求項１記載の発明は、それぞれが複数の発光素子を有する電子回路をｍ個（ｍは２以上の整数）含んで構成される、ｘ組（ｘは１以上の整数）の第１回路と、前記電子回路をｎ個（ｎは１以上ｍ未満の整数）含んで構成される、ｙ組（ｙは１以上の整数）の第２回路と、ｘ組の前記第１回路のそれぞれに対して第１信号を供給するｘ個の第１配線と、ｙ組の前記第２回路のそれぞれに対して第２信号を供給するｙ個の第２配線と、ｘ組の前記第１回路とｙ組の前記第２回路とに共通に接続される共通配線と、前記共通配線とｙ個の前記第２配線との間に接続されるノイズフィルタとを備える発光装置である。
請求項２記載の発明は、前記ノイズフィルタがコンデンサまたはコイルを含むことを特徴とする請求項１記載の発光装置である。
請求項３記載の発明は、前記ノイズフィルタがコンデンサを含む場合に、当該コンデンサの静電容量が５ｐＦ以上であることを特徴とする請求項２記載の発光装置である。
請求項４記載の発明は、前記共通配線とｘ個の前記第１配線とｙ個の前記第２配線とが配線パターンとして形成されたプリント配線板を備えるとともに、複数の前記電子回路が半導体集積回路で構成されるとともに前記プリント配線板に実装され、前記ノイズフィルタが、前記プリント配線板に実装されていることを特徴とする請求項１記載の発光装置である。
請求項５記載の発明は、前記プリント配線板に実装されるとともに、前記共通配線とｘ個の前記第１配線とｙ個の前記第２配線とが接続され、当該共通配線とｘ個の当該第１配線とを介して、ｘ組の前記第１回路のそれぞれに前記第１信号を出力し、当該共通配線とｙ個の当該第２配線とを介して、ｙ組の前記第２回路のそれぞれに前記第２信号を出力する信号出力回路をさらに備えることを特徴とする請求項４記載の発光装置である。
請求項６記載の発明は、それぞれの前記電子回路は、前記発光素子としての複数の発光サイリスタを有するとともに、複数の当該発光サイリスタの点灯を制御する複数の制御サイリスタをさらに有することを特徴とする請求項１記載の発光装置である。
請求項７記載の発明は、ｘ組の前記第１回路を構成する前記電子回路に設けられた前記制御サイリスタには、前記共通配線および前記第１配線を介して前記第１信号を出力し、ｙ組の前記第２回路を構成する当該電子回路に設けられた当該制御サイリスタには、当該共通配線および前記第２配線を介して前記第２信号を出力する信号出力回路をさらに備えることを特徴とする請求項６記載の発光装置である。
請求項８記載の発明は、それぞれが複数の発光素子を有する電子回路をｍ個（ｍは２以上の整数）含んで構成される、ｘ組（ｘは１以上の整数）の第１回路と、前記電子回路をｎ個（ｎは１以上ｍ未満の整数）含んで構成される、ｙ組（ｙは１以上の整数）の第２回路と、ｘ組の前記第１回路のそれぞれに対して信号を供給するｘ個の第１配線と、ｙ組の前記第２回路のそれぞれに対して信号を供給するｙ個の第２配線と、ｘ組の当該第１回路とｙ組の当該第２回路とに共通に接続される共通配線とが設けられ、ｘ組の当該第１回路およびｙ組の当該第２回路が取り付けられる配線基板とを備え、前記第２配線と前記共通配線との間の静電容量である第２静電容量の大きさが、前記第１配線と当該共通配線との間の静電容量である第１静電容量よりも大きい発光装置である。
請求項９記載の発明は、前記配線基板では、前記第２配線の面積が前記第１配線の面積よりも大きいことを特徴とする請求項８記載の発光装置である。
請求項１０記載の発明は、前記共通配線と前記第２配線とが、コンデンサを介して接続されていることを特徴とする請求項８記載の発光装置である。
請求項１１記載の発明は、前記共通配線と前記第１配線とが、コンデンサを介して接続されていないことを特徴とする請求項１０記載の発光装置である。
請求項１２記載の発明は、それぞれが複数の発光素子を有する電子回路をｍ個（ｍは２以上の整数）含んで構成される、ｘ組（ｘは１以上の整数）の第１回路と、当該電子回路をｎ個（ｎは１以上ｍ未満の整数）含んで構成される、ｙ組（ｙは１以上の整数）の第２回路と、ｘ組の当該第１回路のそれぞれに対して第１信号を供給するｘ個の第１配線と、ｙ組の当該第２回路のそれぞれに対して第２信号を供給するｙ個の第２配線と、ｘ組の当該第１回路とｙ組の当該第２回路とに共通に接続される共通配線と、当該共通配線とｙ個の当該第２配線との間に接続されるノイズフィルタとを備え、複数の当該発光素子を用いて像保持体を露光する露光手段と、前記露光手段から出力される光を前記像保持体上に結像させる結像手段とを有する光走査装置である。
請求項１３記載の発明は、それぞれが複数の発光素子を有する電子回路をｍ個（ｍは２以上の整数）含んで構成される、ｘ組（ｘは１以上の整数）の第１回路と、当該電子回路をｎ個（ｎは１以上ｍ未満の整数）含んで構成される、ｙ組（ｙは１以上の整数）の第２回路と、ｘ組の当該第１回路のそれぞれに対して信号を供給するｘ個の第１配線と、ｙ組の当該第２回路のそれぞれに対して信号を供給するｙ個の第２配線と、ｘ組の当該第１回路とｙ組の当該第２回路とに共通に接続される共通配線とが設けられ、ｘ組の当該第１回路およびｙ組の当該第２回路が取り付けられる配線基板とを備え、当該第２配線と当該共通配線との間の静電容量である第２静電容量の大きさが、当該第１配線と当該共通配線との間の静電容量である第１静電容量よりも大きく設定され、複数の当該発光素子を用いて像保持体を露光する露光手段と、前記露光手段から出力される光を前記像保持体上に結像させる結像手段とを有する光走査装置である。

請求項１記載の発明によれば、それぞれが複数の発光素子を有する電子回路を複数含んで構成される発光装置において、一部の電子回路が、ノイズに起因して故障するのを抑制することができる。
請求項２記載の発明によれば、ノイズフィルタを能動素子で構成する場合と比較して、ノイズフィルタが、ノイズに起因して故障するのを抑制することができる。
請求項３記載の発明によれば、コンデンサの静電容量を５ｐＦ未満とした場合と比較して、ノイズに起因して一部の電子回路に流れる電流の大きさを低減することができる。
請求項４記載の発明によれば、ノイズフィルタをプリント配線板に実装しない場合と比較して、プリント配線板とノイズフィルタとの接続を容易に行うことができる。
請求項５記載の発明によれば、信号出力回路をプリント配線板に実装しない場合と比較して、各種信号に重畳されるノイズを低減することが可能になる。
請求項６記載の発明によれば、発光サイリスタおよび制御サイリスタを用いない場合と比較して、発光素子の発光制御を容易に行うことができる。
請求項７記載の発明によれば、発光サイリスタおよび制御サイリスタを用いない場合と比較して、発光素子の発光制御を容易に行うことができる。
請求項８記載の発明によれば、それぞれが複数の発光素子を有する電子回路を複数含んで構成される発光装置において、一部の電子回路が、ノイズに起因して故障するのを抑制することができる。
請求項９記載の発明によれば、別途ノイズフィルタを設けなくても、ノイズフィルタが存在する状態を実現することができる。
請求項１０記載の発明によれば、共通配線と第２配線との間にコンデンサを設けない場合と比較して、ノイズフィルタを容易に実現することが可能になる。
請求項１１記載の発明によれば、共通配線と第１配線との間にコンデンサを設けた場合と比較して、共通配線と第２配線との間に設けるコンデンサの容量を小さくすることができる。
請求項１２記載の発明によれば、それぞれが複数の発光素子を有する電子回路を複数含んで構成される光走査装置において、一部の電子回路が、ノイズに起因して故障するのを抑制することができる。
請求項１３記載の発明によれば、それぞれが複数の発光素子を有する電子回路を複数含んで構成される光走査装置において、一部の電子回路が、ノイズに起因して故障するのを抑制することができる。

本実施の形態が適用される画像形成装置の全体構成の一例を示した図である。 プリントヘッドの構成を示した断面図である。 発光装置の上面図である。 光源部における発光チップの配列と、各発光チップの群分けおよび組分けとを説明するための図である。 信号発生回路の構成を説明するためのブロック図である。 発光チップの構成を説明するための上面図である。 配線基板における各種配線の構成を説明するための図である。 実施の形態１の発光装置における、配線基板と光源部と信号発生回路との電気的な接続関係を説明するための図である。 光源部を構成する、群分けおよび組分けされた各発光チップと、各発光チップに供給される各種信号との関係を説明するための図である。 発光チップに設けられた自己走査型発光素子アレイの回路構成を説明するための図である。 （ａ）〜（ｃ）は、ＩＥＣ 61000-4-2の試験を行った場合に、光源部を構成する各組に流れる電流を説明するための図である。 実施の形態２の発光装置における、配線基板と光源部と信号発生回路との電気的な接続関係を説明するための図である。 実施の形態２の配線基板における各設定用配線（第１設定用配線〜第８設定用配線）と接地用配線との関係を説明するための図である。

以下、添付図面を参照して、本発明の実施の形態について詳細に説明する。
＜実施の形態１＞
［画像形成装置］
図１は、本実施の形態が適用される画像形成装置１の全体構成の一例を示した図である。
図１に示す画像形成装置１は、一般にタンデム型と称されるものである。この画像形成装置１は、各色の画像データに対応して画像形成を行う画像形成プロセス部１０、画像形成プロセス部１０を制御する画像出力制御部３０、例えばパーソナルコンピュータ（ＰＣ）２や画像読取装置３に接続され、ＰＣ２や画像読取装置３から受信された画像データに対して予め定められた画像処理を施す画像処理部４０を備えている。

画像形成プロセス部１０は、予め定められた間隔を置いて並列的に配置される複数のエンジンを含む画像形成ユニット１１を備えている。この画像形成ユニット１１は、イエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）の色毎に設けられ、それぞれ区別する場合には、画像形成ユニット１１の末尾に、それぞれＹ、Ｍ、Ｃ、Ｋを付す。

画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれ、静電潜像を形成してトナー像を保持する感光体ドラム１２、感光体ドラム１２の表面を予め定められた電位で帯電する帯電器１３、帯電器１３によって帯電された感光体ドラム１２を露光するプリントヘッド１４、プリントヘッド１４によって得られた静電潜像を現像する現像器１５を備えている。ここで、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、現像器１５に収納されたトナーを除いて、同様に構成されている。そして、画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋは、それぞれがイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）、黒（Ｋ）のトナー像を形成する。

また、画像形成プロセス部１０は、各画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃ、１１Ｋの感光体ドラム１２にて形成された各色のトナー像を記録用紙に多重転写させるために、この記録用紙を搬送する用紙搬送ベルト２１と、用紙搬送ベルト２１を駆動させるロールである駆動ロール２２と、感光体ドラム１２のトナー像を記録用紙に転写させる転写ロール２３と、記録用紙にトナー像を定着させる定着器２４とを備えている。

［画像形成装置の動作］
この画像形成装置１において、画像形成プロセス部１０は、画像出力制御部３０から供給される各種の制御信号に基づいて画像形成動作を行う。

そして、画像出力制御部３０による制御の下で、ＰＣ２や画像読取装置３から受信された画像データは、画像処理部４０によって画像処理が施され、画像形成ユニット１１に供給される。そして、例えば黒（Ｋ）色の画像形成ユニット１１Ｋでは、感光体ドラム１２が矢印方向に回転しながら、帯電器１３により予め定められた電位に帯電され、画像処理部４０から供給された画像データに基づいて発光するプリントヘッド１４により露光される。これにより、感光体ドラム１２上には、黒（Ｋ）色画像に関する静電潜像が形成される。

そして、感光体ドラム１２上に形成された静電潜像は現像器１５により現像され、感光体ドラム１２上には黒（Ｋ）色のトナー像が形成される。画像形成ユニット１１Ｙ、１１Ｍ、１１Ｃにおいても、それぞれイエロー（Ｙ）、マゼンタ（Ｍ）、シアン（Ｃ）の各色トナー像が形成される。

各画像形成ユニット１１で形成された感光体ドラム１２上の各色トナー像は、矢印方向に移動する用紙搬送ベルト２１の移動に伴って供給された記録用紙に、転写ロール２３に印加された転写電界により、順次静電転写され、記録用紙上に各色トナーが重畳された合成トナー像が形成される。

その後、合成トナー像が静電転写された記録用紙は、定着器２４まで搬送される。定着器２４に搬送された記録用紙上の合成トナー像は、定着器２４によって熱及び圧力による定着処理を受けて記録用紙上に定着され、画像形成装置１から排出される。

［プリントヘッド］
図２は、プリントヘッド１４の構成を示した断面図である。このプリントヘッド１４は、ハウジング６１と、感光体ドラム１２を露光する複数の発光素子（本実施の形態では発光サイリスタ）からなる光源部７２を備えた発光装置６２、光源部７２から出射された光を感光体ドラム１２表面に結像させるロッドレンズアレイ６３とを備えている。

また、発光装置６２は、上述した光源部７２と、光源部７２を駆動する信号発生回路７３（後述する図３参照）とを実装する、配線基板７１を備えている。

ハウジング６１は、例えば金属で構成される。そして、ハウジング６１は、配線基板７１を介して発光装置６２を支持するとともに、ロッドレンズアレイ６３を支持する。このとき、ハウジング６１は、発光装置６２を構成する光源部７２の発光素子における発光点と、ロッドレンズアレイ６３の焦点面とが一致するように、これらを保持するようになっている。また、ロッドレンズアレイ６３は、感光体ドラム１２の軸方向（主走査方向であって、後述する図３、図４のＸ方向）に沿って配置されている。

（発光装置）
図３は、図２に示す発光装置６２を、感光体ドラム１２側からみた上面図である。
上述したように、この発光装置６２は、各種配線が形成された配線基板７１と、配線基板７１に実装される光源部７２と、同じ配線基板７１に実装され、光源部７２を駆動するための各種信号を発生する信号発生回路７３とを備えている。そして、光源部７２と信号発生回路７３とは、配線基板７１に設けられた各種配線を介して電気的に接続されている。

本実施の形態の発光装置６２は、全体として、画像形成装置１における主走査方向となるＸ方向の長さが、画像形成装置１における副走査方向となるＹ方向の長さよりも大きい、長尺状の形状を有している。このため、発光装置６２を構成する配線基板７１は、Ｘ方向の長さがＹ方向よりも大きくなる、長方形状を呈するようになっている。そして、配線基板７１におけるＸ方向の一端側（上流側）には、信号発生回路７３が取り付けられるとともに、配線基板７１におけるＸ方向の他端側（下流側）には、光源部７２が取り付けられるようになっている。

ただし、信号発生回路７３については、発光装置６２に必須の構成ではなく、配線基板７１の外部に設けられていてもよい。換言すれば、光源部７２と信号発生回路７３とが、別々に設けられていてもよい。この場合は、例えばハーネス等を介して、光源部７２と信号発生回路７３とが、電気的に接続されることとなる。なお、以下では、発光装置６２が、光源部７２および信号発生回路７３の両者を備えているものとして説明を行う。

〔配線基板〕
配線基板７１としては、絶縁体と導電体とを組み合わせることにより、各種配線パターンを形成可能なものであって、例えば所謂プリント配線板が用いられる。なお、配線基板７１の詳細な構成については後述する。

〔光源部〕
光源部７２は、複数（この例では１５個）の発光チップＣを有している。そして、この例では、光源部７２が、１５個の発光チップＣを、Ｘ方向に２列に千鳥状に並べて構成されている。より具体的に説明すると、この例では、Ｙ方向の一端側でＸ方向に沿って並べて配置された８個の発光チップＣ（Ｃａ１〜Ｃａ８）を含む前段発光チップ群♯ａと、Ｙ方向の他端側でＸ方向に沿って並べて配置された７個の発光チップＣ（Ｃｂ１〜Ｃｂ７）を含む後段発光チップ群♯ｂとによって、光源部７２が構成されている。

図４は、光源部７２における発光チップＣの配列と、各発光チップＣの群分けおよび組分けとを説明するための図である。以下では、上述した図３に加え、図４も参照しながら説明を行う。

上述したように、光源部７２は、８個の発光チップＣ（Ｃａ１〜Ｃａ８）を含む前段発光チップ群♯ａと、７個の発光チップＣ（Ｃｂ１〜Ｃｂ７）を含む後段発光チップ群♯ｂとによって構成される。ここで、前段発光チップ群♯ａでは、Ｘ方向の上流側から、前段第１発光チップＣａ１、前段第２発光チップＣａ２、前段第３発光チップＣａ３、前段第４発光チップＣａ４、前段第５発光チップＣａ５、前段第６発光チップＣａ６、前段第７発光チップＣａ７、前段第８発光チップＣａ８の順で、発光チップＣが並んでいる。これに対し、後段発光チップ群♯ｂでは、Ｘ方向の上流側から、後段第１発光チップＣｂ１、後段第２発光チップＣｂ２、後段第３発光チップＣｂ３、後段第４発光チップＣｂ４、後段第５発光チップＣｂ５、後段第６発光チップＣｂ６、後段第７発光チップＣｂ７の順で、発光チップＣが並んでいる。そして、本実施の形態では、これら１５個の発光チップＣ、すなわち、前段第１発光チップＣａ１〜前段第８発光チップＣａ８および後段第１発光チップＣｂ１〜後段第７発光チップＣｂ７が、共通の回路構成を有している。

また、光源部７２では、前段第１発光チップＣａ１のＸ方向の下流側端部と、後段第１発光チップＣｂ１のＸ方向の上流側端部とが一部で重なるように、前段第１発光チップＣａ１と後段第１発光チップＣｂ１との位置決めが行われる。また、光源部７２では、後段第１発光チップＣｂ１のＸ方向の下流側端部と、前段第２発光チップＣａ２のＸ方向の上流側端部とが一部で重なるように、後段第１発光チップＣｂ１と前段第２発光チップＣａ２との位置決めが行われる。以下、詳細な説明は省略するが、同様にして、隣接する発光チップＣ同士の位置決めが行われる。そして、光源部７２では、最後に、後段第７発光チップＣｂ７のＸ方向の下流側端部と、前段第８発光チップＣａ８のＸ方向の上流側端部とが一部で重なるように、後段第７発光チップＣｂ７と前段第８発光チップＣａ８との位置決めが行われている。

さらに、本実施の形態の光源部７２では、上述したように、１５個の発光チップＣに関し、前段発光チップ群♯ａと後段発光チップ群♯ｂとの群分けが行われるのに加えて、基本的に２個の発光チップＣを１組とする組分けが行われるようになっている。このとき、各組は、基本的に、一方が前段発光チップ群♯ａから選択され、他方が後段発光チップ群♯ｂから選択されるようになっている。

この例では、まず、同じ番号同士すなわち互いに隣接する前段第１発光チップＣａ１および後段第１発光チップＣｂ１が、第１組♯１を形成する。また、次に同じ番号同士となる、互いに隣接する前段第２発光チップＣａ２および後段第２発光チップＣｂ２が、第２組♯２を形成する。さらに、次に同じ番号同士となる、互いに隣接する前段第３発光チップＣａ３および後段第３発光チップＣｂ３が、第３組♯３を形成する。さらにまた、次に同じ番号同士となる、互いに隣接する前段第４発光チップＣａ４および後段第４発光チップＣｂ４が、第４組♯４を形成する。また、次に同じ番号同士となる、互いに隣接する前段第５発光チップＣａ５および後段第５発光チップＣｂ５が、第５組♯５を形成する。さらに、次に同じ番号同士となる、互いに隣接する前段第６発光チップＣａ６および後段第６発光チップＣｂ６が、第６組♯６を形成する。さらにまた、次に同じ番号同士となる、互いに隣接する前段第７発光チップＣａ７および後段第７発光チップＣｂ７が、第７組♯７を形成する。

ただし、この例では、光源部７２を構成する発光チップＣの数が全部で１５個であるため、２個ずつ１組とした場合、余りとなる発光チップＣ（この例では前段第８発光チップＣａ８）が発生することになる。そして、この例では、残った前段第８発光チップＣａ８が、単独で、第８組♯８を形成するようになっている。

〔信号発生回路〕
図５は、信号発生回路７３の構成を説明するためのブロック図である。なお、実際の信号発生回路７３は、例えばＡＳＩＣ（Application Specific Integrated Circuit）等で構成されるが、ここでは、信号発生回路７３を機能ブロックとして示している。

信号発生回路７３は、画像データ展開部１１１と、基準クロック発生部１１２と、タイミング発生部１１３とを備えている。また、信号発生回路７３は、点灯時間設定部１１４と、転送信号発生部１２０と、許可信号発生部１３０と、点灯信号発生部１４０と、設定信号発生部１５０とを備えている。さらに、信号発生回路７３は、基準電位供給部１６０と、電源電位供給部１７０とを備えている。

｛各部の接続関係｝
最初に、信号発生回路７３を構成する各部の接続関係について説明を行う。
まず、画像データ展開部１１１の入力側には、画像処理部４０およびタイミング発生部１１３の各出力側が接続されている。また、画像データ展開部１１１の出力側は、点灯時間設定部１１４の入力側に接続されている。
次に、基準クロック発生部１１２の入力側には、画像出力制御部３０の出力側が接続されている。また、基準クロック発生部１１２の出力側は、タイミング発生部１１３および点灯時間設定部１１４の各入力側に接続されている。
続いて、タイミング発生部１１３の入力側には、画像出力制御部３０の出力側が接続されている。また、タイミング発生部１１３の出力側は、画像データ展開部１１１、点灯時間設定部１１４、転送信号発生部１２０、許可信号発生部１３０および点灯信号発生部１４０の各入力側に接続されている。
次いで、点灯時間設定部１１４の入力側には、画像データ展開部１１１、基準クロック発生部１１２およびタイミング発生部１１３の各出力側が接続されている。また、点灯時間設定部１１４の出力側は、設定信号発生部１５０の入力側に接続されている。
それから、転送信号発生部１２０の入力側には、タイミング発生部１１３の出力側が接続されている。また、転送信号発生部１２０の出力側は、光源部７２（図３参照）に接続されている。
次に、許可信号発生部１３０の入力側には、タイミング発生部１１３の出力側が接続されている。また、許可信号発生部１３０の出力側は、光源部７２（図３参照）に接続されている。
続いて、点灯信号発生部１４０の入力側には、タイミング発生部１１３の出力側が接続されている。また、点灯信号発生部１４０の出力側は、光源部７２（図３参照）に接続されている。
次いで、設定信号発生部１５０の入力側には、点灯時間設定部１１４の出力側が接続されている。また、設定信号発生部１５０の出力側は、光源部７２（図３参照）に接続されている。
それから、基準電位供給部１６０の入力側には、図示しない電源装置の接地側が接続されている。また、基準電位供給部１６０の出力側は、光源部７２（図３参照）に接続されている。
そして、電源電位供給部１７０の入力側には、図示しない電源装置の電源電圧側が接続されている。また、電源電位供給部１７０の出力側は、光源部７２（図３参照）に接続されている。
以下、信号発生回路７３を構成する各部の機能等について説明を行う。

｛画像データ展開部｝
画像データ展開部１１１は、画像処理部４０から、シリアル化された画像データを受け取る。また、画像データ展開部１１１は、受け取った画像データを展開してパラレル化するとともに、各発光チップＣのそれぞれに対応した複数のチップ用画像データに分割する。ここで、各チップ用画像データは、発光チップＣが備えている発光素子の数（この例では後述するように１２８個）の素子用画像データを含んでいる。それから、画像データ展開部１１１は、得られた複数（この例では１５個）のチップ用画像データを、上述した８つの組（第１組♯１〜第８組♯８）に組分けすることで、複数（この例では８個）の組用画像データを作成する。そして、画像データ展開部１１１は、このようにして得た複数（８個）の組用画像データを、点灯時間設定部１１４へと出力する。このとき、第１組♯１〜第７組♯７に対応する７つの組用画像データは、それぞれが２５６個の素子用画像データを含んでいる。これに対し、第８組♯８に対応する１つの組用画像データは、１２８個の素子用画像データを含んでいる。

｛基準クロック発生部｝
基準クロック発生部１１２は、図示しないＰＬＬ回路を備えており、画像出力制御部３０から入力されてくる指示に基づいて動作することで、信号発生回路７３を構成する各部の動作の基準となる基準クロック信号を発生させる。そして、基準クロック発生部１１２は、自身が生成した基準クロック信号を、タイミング発生部１１３および点灯時間設定部１１４へと出力する。

｛タイミング発生部｝
タイミング発生部１１３は、画像出力制御部３０から入力されてくる指示と、基準クロック発生部１１２から入力されてくる基準クロック信号とに基づいて動作することで、信号発生回路７３を構成する各部が動作を開始する基準となるタイミング信号を発生させる。そして、タイミング発生部１１３は、自身が生成したタイミング信号を、点灯時間設定部１１４、転送信号発生部１２０、許可信号発生部１３０および点灯信号発生部１４０へと出力する。ここで、上述した基準クロック発生部１１２が生成する基準クロック信号は、出力先に関係なく共通なものとなっているが、タイミング発生部１１３が生成するタイミング信号は、出力先に応じた個別なものとなっている。

｛点灯時間設定部｝
点灯時間設定部１１４は、第１点灯時間設定部１１４−１と、第２点灯時間設定部１１４−２と、第３点灯時間設定部１１４−３と、第４点灯時間設定部１１４−４と、第５点灯時間設定部１１４−５と、第６点灯時間設定部１１４−６と、第７点灯時間設定部１１４−７と、第８点灯時間設定部１１４−８とを備えている。ただし、第３点灯時間設定部１１４−３〜第６点灯時間設定部１１４−６については、図５への記載を省略している。これら第１点灯時間設定部１１４−１〜第８点灯時間設定部１１４−８は、光源部７２における第１組♯１〜第８組♯８（図４参照）のそれぞれに対応するものとなっている。

そして、これら第１点灯時間設定部１１４−１〜第８点灯時間設定部１１４−８には、それぞれ、基準クロック発生部１１２から基準クロック信号が、タイミング発生部１１３からタイミング信号が、それぞれ入力される。また、第１点灯時間設定部１１４−１には、画像データ展開部１１１から、第１組♯１に対応する組用画像データが入力される。また、第２点灯時間設定部１１４−２には、画像データ展開部１１１から、第２組♯２に対応する組用画像データが入力される。なお、図示はしていないが、第３点灯時間設定部１１４−３〜第６点灯時間設定部１１４−６のそれぞれには、画像データ展開部１１１から、第３組♯３〜第６組♯６のそれぞれに対応する組用画像データが入力される。また、第７点灯時間設定部１１４−７には、画像データ展開部１１１から、第７組♯７に対応する組用画像データが入力される。そして、第８点灯時間設定部１１４−８には、画像データ展開部１１１から、第８組♯８に対応する組用画像データが入力される。

また、これら第１点灯時間設定部１１４−１〜第８点灯時間設定部１１４−８は、それぞれに入力されてくる組用画像データに基づき、各々の組に設けられた各発光素子（各画素）の点灯時間を設定するための制御信号（組用制御信号）を作成する。そして、これら第１点灯時間設定部１１４−１〜第８点灯時間設定部１１４−８は、それぞれが作成した合計で８つの組用制御信号を、設定信号発生部１５０へと出力する。

｛転送信号発生部｝
転送信号発生部１２０は、前段転送信号発生部１２０ａと、後段転送信号発生部１２０ｂとを備えている。これらのうち、前段転送信号発生部１２０ａは光源部７２における前段発光チップ群♯ａに、また、後段転送信号発生部１２０ｂは光源部７２における後段発光チップ群♯ｂに、それぞれ対応するものとなっている（図４参照）。

そして、これら前段転送信号発生部１２０ａおよび後段転送信号発生部１２０ｂには、タイミング発生部１１３から、転送信号用のタイミング信号が入力される。

前段転送信号発生部１２０ａは、入力されてくるタイミング信号に基づき、前段第１転送信号φ１ａおよび前段第２転送信号φ２ａを作成する。そして、前段転送信号発生部１２０ａは、自身が作成した前段第１転送信号φ１ａおよび前段第２転送信号φ２ａを、光源部７２を構成する前段発光チップ群♯ａ（図４参照）へと出力する。

これに対し、後段転送信号発生部１２０ｂは、入力されてくるタイミング信号に基づき、後段第１転送信号φ１ｂおよび後段第２転送信号φ２ｂを作成する。そして、後段転送信号発生部１２０ｂは、自身が作成した後段第１転送信号φ１ｂおよび後段第２転送信号φ２ｂを、光源部７２を構成する後段発光チップ群♯ｂ（図４参照）へと出力する。

なお、以下の説明では、必要に応じて、前段第１転送信号φ１ａおよび後段第１転送信号φ１ｂを、まとめて第１転送信号φ１と称することがある。また、前段第２転送信号φ２ａおよび後段第２転送信号φ２ｂを、まとめて第２転送信号φ２と称することがある。

｛許可信号発生部｝
許可信号発生部１３０は、前段許可信号発生部１３０ａと、後段許可信号発生部１３０ｂとを備えている。これらのうち、前段許可信号発生部１３０ａは光源部７２における前段発光チップ群♯ａに、また、後段許可信号発生部１３０ｂは光源部７２における後段発光チップ群♯ｂに、それぞれ対応するものとなっている（図４参照）。

そして、これら前段許可信号発生部１３０ａおよび後段許可信号発生部１３０ｂには、タイミング発生部１１３から、許可信号用のタイミング信号が入力される。

前段許可信号発生部１３０ａは、入力されてくるタイミング信号に基づき、前段許可信号φＥａを作成する。そして、前段許可信号発生部１３０ａは、自身が作成した前段許可信号φＥａを、光源部７２を構成する前段発光チップ群♯ａ（図４参照）へと出力する。

これに対し、後段許可信号発生部１３０ｂは、入力されてくるタイミング信号に基づき、後段許可信号φＥｂを作成する。そして、後段許可信号発生部１３０ｂは、自身が作成した後段許可信号φＥｂを、光源部７２を構成する後段発光チップ群♯ｂ（図４参照）へと出力する。

なお、以下の説明では、必要に応じて、前段許可信号φＥａおよび後段許可信号φＥｂを、まとめて許可信号φＥと称することがある。

｛点灯信号発生部｝
点灯信号発生部１４０は、前段点灯信号発生部１４０ａと、後段点灯信号発生部１４０ｂとを備えている。これらのうち、前段点灯信号発生部１４０ａは光源部７２における前段発光チップ群♯ａに、また、後段点灯信号発生部１４０ｂは光源部７２における後段発光チップ群♯ｂに、それぞれ対応するものとなっている（図４参照）。

そして、これら前段点灯信号発生部１４０ａおよび後段点灯信号発生部１４０ｂには、タイミング発生部１１３から、点灯信号用のタイミング信号が入力される。

前段点灯信号発生部１４０ａは、入力されてくるタイミング信号に基づき、前段点灯信号φＩａを作成する。そして、前段点灯信号発生部１４０ａは、自身が作成した前段点灯信号φＩａを、光源部７２を構成する前段発光チップ群♯ａ（図４参照）へと出力する。

これに対し、後段点灯信号発生部１４０ｂは、入力されてくるタイミング信号に基づき、後段点灯信号φＩｂを作成する。そして、後段点灯信号発生部１４０ｂは、自身が作成した後段点灯信号φＩｂを、光源部７２を構成する後段発光チップ群♯ｂ（図４参照）へと出力する。

なお、以下の説明では、必要に応じて、前段点灯信号φＩａおよび後段点灯信号φＩｂを、まとめて点灯信号φＩと称することがある。

｛設定信号発生部｝
設定信号発生部１５０には、点灯時間設定部１１４を構成する第１点灯時間設定部１１４−１〜第８点灯時間設定部１１４−８のそれぞれから、合計で８つの組用制御信号が入力されてくる。また、設定信号発生部１５０は、各組における点灯開始タイミングの設定を行うとともに、各組における点灯開始タイミングと各組の組用制御信号とを対応付けた設定信号φＷを作成する。ここで、設定信号φＷは組毎に作成されるようになっており、この例では、合計で８つとなる第１設定信号φＷ１〜第８設定信号φＷ８が作成されることになる。そして、設定信号発生部１５０は、自身が作成した設定信号φＷを、光源部７２へと出力する。このとき、設定信号発生部１５０は、第１設定信号φＷ１を光源部７２の第１組♯１に、第２設定信号φＷ２を光源部７２の第２組♯２へ、第３設定信号φＷ３を光源部７２の第３組♯３に、第４設定信号φＷ４を光源部７２の第４組♯４に、第５設定信号φＷ５を光源部７２の第５組♯５に、第６設定信号φＷ６を光源部７２の第６組♯６に、第７設定信号φＷ７を光源部７２の第７組♯７に、そして、第８設定信号φＷ８を光源部７２の第８組♯８に、それぞれ出力する。ただし、第３設定信号φＷ３〜第６設定信号φＷ６については、図５への記載を省略している。

｛基準電位供給部｝
基準電位供給部１６０は、図示しない電源装置の接地側の電位（基準電位）に設定される。そして、基準電位供給部１６０は、光源部７２を構成する複数（この例では１５個）の発光チップＣに対し、同じ電位となる基準電位Ｖｓｕｂ（ＧＮＤ電位）を供給する。

｛電源電位供給部｝
電源電位供給部１７０は、図示しない電源装置の電源電圧側の電位（電源電位）に設定される。そして、電源電位供給部１７０は、光源部７２を構成する複数（この例では１５個）の発光チップＣに対し、同じ電位となる電源電位Ｖｇａを供給する。

〔発光チップの概略構成〕
ここで、発光装置６２で光源部７２を構成する発光チップＣの概略構成について、説明を行う。
図６は、発光チップＣの構成を説明するための上面図である。より具体的に説明すると、図６は、図３に示す発光装置６２を、図中手前側からみたときの発光チップＣを示している。

発光チップＣは、素子基板８０と、端子群８１と、発光部８２とを備えている。また、端子群８１は、φＥ端子８１ａと、φ１端子８１ｂと、Ｖｇａ端子８１ｃと、φ２端子８１ｄと、φＷ端子８１ｅと、φＩ端子８１ｆと、Ｖｓｕｂ端子８１ｇとを備えている。

素子基板８０は、例えばＧａＡｓ等からなる化合物半導体基板を有しており、この化合物半導体基板には、端子群８１や発光部８２を構成する複数の発光素子等が集積化されている。換言すれば、発光チップＣは、集積回路（ＩＣ）で構成されている。
そして、素子基板８０は、上方からみたときに長方形状を呈しており、Ｘ方向の長さがＹ方向の長さよりも大きくなっている。以下では、素子基板８０におけるＸ方向のことを長手方向と称することがあり、素子基板８０におけるＹ方向のことを短手方向と称することがある。

次に、発光チップＣにおいて端子群８１を構成する７つの端子（電極）について説明を行う。
まず、φＥ端子８１ａ、φ１端子８１ｂおよびＶｇａ端子８１ｃは、素子基板８０の表面のうち、長手方向の一端側（Ｘ方向の上流側）に、この順で並べて設けられる。そして、φＥ端子８１ａは許可信号φＥの、φ１端子８１ｂは第１転送信号φ１の、Ｖｇａ端子８１ｃは電源電位Ｖｇａの、それぞれの入力端子として機能している。
また、φ２端子８１ｄ、φＷ端子８１ｅおよびφＩ端子８１ｆは、素子基板８０の表面のうち、長手方向の他端側（Ｘ方向の下流側）に、この順で並べて設けられる。そして、φ２端子８１ｄは第２転送信号φ２の、φＷ端子８１ｅは設定信号φＷの、φＩ端子８１ｆは点灯信号φＩの、それぞれの入力端子として機能している。
さらに、Ｖｓｕｂ端子８１ｇは、発光チップＣの裏面（図示せず）に、その全面にわたって設けられている。このＶｓｕｂ端子８１ｇは、基準電位Ｖｓｕｂの入力端子として機能するようになっている。

なお、以下の説明では、素子基板８０の一端側に設けられるφＥ端子８１ａ、φ１端子８１ｂおよびＶｇａ端子８１ｃを、まとめて一端側端子群と称することがある。また、素子基板８０の他端側に設けられるφ２端子８１ｄ、φＷ端子８１ｅおよびφＩ端子８１ｆを、まとめて他端側端子群と称することがある。

次いで、発光チップＣに設けられる発光部８２について説明を行う。
発光部８２は、素子基板８０の上面のうち、上記一端側端子群と上記他端側端子群との間に設けられている。そして、発光部８２は、複数（この例では１２８個）の発光素子を、長手方向に沿って並べて配置することで構成されている。ここで、本実施の形態では、発光部８２を構成する複数の発光素子が、ｐｎｐｎ構造を有する発光サイリスタで構成されている。そこで、以下の説明では、発光部８２を構成する発光素子のことを発光サイリスタと称する。また、発光部８２を構成する１２８個の発光サイリスタのことを、Ｘ方向の上流側から順に、第１発光サイリスタＬ１、第２発光サイリスタＬ２、第３発光サイリスタＬ３、…、第１２６発光サイリスタＬ１２６、第１２７発光サイリスタＬ１２７、第１２８発光サイリスタＬ１２８と称する。
なお、発光チップＣには、発光部８２を構成する第１発光サイリスタＬ１〜第１２８発光サイリスタＬ１２８のそれぞれの発光（点灯）を制御するための回路が内蔵されているのであるが、その詳細については後述する。

〔発光装置における電気的な接続関係〕
続いて、発光装置６２における電気的な接続関係について説明を行う。より具体的には、配線基板７１と、光源部７２と、信号発生回路７３との接続関係に関する説明を行う。

図７は、配線基板７１における各種配線の構成を説明するための図である。ここで、図７には、配線基板７１とともに、光源部７２を構成する複数の発光チップＣと、信号発生回路７３も示している。ただし、光源部７２については、光源部７２を構成する１５個の発光チップＣのうちの一部（前段第１発光チップＣａ１〜前段第５発光チップＣａ５および後段第１発光チップＣｂ１〜後段第５発光チップＣｂ５の合計１０個）を、抜き出して示している。

また、図８は、実施の形態１の発光装置６２における、配線基板７１と光源部７２と信号発生回路７３との電気的な接続関係を説明するための図である。ここで、図８は、光源部７２における群分け（前段発光チップ群♯ａおよび後段発光チップ群♯ｂの２群）および組分け（第１組♯１〜第８組♯８の８組）の関係も示している。ただし、図８では、第３組♯３〜第６組♯６（前段発光チップ群♯ａを構成する前段第３発光チップＣａ３〜前段第６発光チップＣａ６、および、後段発光チップ群♯ｂを構成する後段第３発光チップＣｂ３〜後段第６発光チップＣｂ６）の記載を省略している。

配線基板７１は、絶縁体で構成された基材層９１と、基材層９１に形成された、金属等の導電体で構成された各種配線と、複数（この例では、発光チップＣの数と同じ１５個）の電流制限抵抗ＲＩ（図７参照）と、単数（１個）のノイズフィルタ９２（図８参照）とを備えている。
ここで、配線基板７１は、接地用配線２００ａと、電源用配線２００ｂとを備えている。また、配線基板７１は、前段側第１転送用配線２０１ａと、後段側第１転送用配線２０１ｂとを備えている。また、配線基板７１は、前段側第２転送用配線２０２ａと、後段側第２転送用配線２０２ｂとを備えている。また、配線基板７１は、前段側許可用配線２０３ａと、後段側許可用配線２０３ｂとを備えている。また、配線基板７１は、前段側点灯用配線２０４ａと、後段側点灯用配線２０４ｂとを備えている。
そして、配線基板７１は、第１設定用配線３０１と、第２設定用配線３０２と、第３設定用配線３０３と、第４設定用配線３０４と、第５設定用配線３０５と、第６設定用配線３０６と、第７設定用配線３０７と、第８設定用配線３０８とをさらに備えている。
ただし、図８においては、接地用配線２００ａ、電源用配線２００ｂおよび各電流制限抵抗ＲＩの記載を省略している。

｛ノイズフィルタ｝
ノイズフィルタ９２は、光源部７２を構成する１５個の発光チップＣのうち、第８組♯８を構成する前段第８発光チップＣａ８と並列接続されるように、配線基板７１に実装されている。ここで、前段第８発光チップＣａ８が属する第８組♯８は、他の第１組♯１〜第７組♯７のそれぞれが２つの発光チップＣを備えて構成されるのに対し、１つの発光チップＣのみを備えて構成されている点が異なる。そして、このような接続手法を採用することにより、第８組♯８は、見かけ上、他の組と同様に２つの素子（こちらは１つの発光チップＣおよび１つの電気素子（ノイズフィルタ９２））を備えて構成されることになる。

ここで、ノイズフィルタ９２としては、目的とする雑音（ノイズ）を除去可能なものであれば、例えばコンデンサ、コイルおよび抵抗等の受動素子を含むパッシブフィルタを用いてもよいし、さらに各種能動素子を加えたアクティブフィルタを用いてもよい。ただし、構成を簡易化するとともに、静電破壊の発生を抑制するという観点からすれば、ノイズフィルタ９２を、受動素子によって構成するとよく、さらにコンデンサまたはコイルを単体で用いるとよい。そして、ノイズフィルタ９２としてコンデンサを用いる場合は、静電容量値が５ｐＦ以上に設定されたコンデンサを採用するとよい。

｛接地用配線および電源用配線｝
配線基板７１に設けられた接地用配線２００ａの一端は、信号発生回路７３に設けられた基準電位供給部１６０の出力側に接続される。また、接地用配線２００ａの他端は、光源部７２を構成するすべて（１５個）の発光チップＣのそれぞれに設けられたＶｓｕｂ端子８１ｇ（図６参照）に、並列に接続される。そして、接地用配線２００ａには、信号発生回路７３に設けられた基準電位供給部１６０から、基準電位Ｖｓｕｂが供給される。

配線基板７１に設けられた電源用配線２００ｂの一端は、信号発生回路７３に設けられた電源電位供給部１７０の出力側に接続される。また、電源用配線２００ｂの他端は、光源部７２を構成するすべて（１５個）の発光チップＣのそれぞれに設けられたＶｇａ端子８１ｃ（図６参照）に、並列に接続される。そして、電源用配線２００ｂには、信号発生回路７３に設けられた電源電位供給部１７０から、電源電位Ｖｇａが供給される。

｛第１転送用配線｝
配線基板７１に設けられた前段側第１転送用配線２０１ａの一端は、信号発生回路７３に設けられた前段転送信号発生部１２０ａの出力側に接続される。また、前段側第１転送用配線２０１ａの他端は、光源部７２において前段発光チップ群♯ａを構成する８個の発光チップＣ（前段第１発光チップＣａ１〜前段第８発光チップＣａ８）のそれぞれに設けられたφ１端子８１ｂに、並列に接続される。そして、前段側第１転送用配線２０１ａには、信号発生回路７３に設けられた前段転送信号発生部１２０ａから、前段第１転送信号φ１ａが供給される。

配線基板７１に設けられた後段側第１転送用配線２０１ｂの一端は、信号発生回路７３に設けられた後段転送信号発生部１２０ｂの出力側に接続される。また、後段側第１転送用配線２０１ｂの他端は、光源部７２において後段発光チップ群♯ｂを構成する７個の発光チップＣ（後段第１発光チップＣｂ１〜後段第７発光チップＣｂ７）のそれぞれに設けられたφ１端子８１ｂ（図６参照）に、並列に接続される。そして、後段側第１転送用配線２０１ｂには、信号発生回路７３に設けられた後段転送信号発生部１２０ｂから、後段第１転送信号φ１ｂが供給される。

｛第２転送用配線｝
配線基板７１に設けられた前段側第２転送用配線２０２ａの一端は、信号発生回路７３に設けられた前段転送信号発生部１２０ａの出力側に接続される。また、前段側第２転送用配線２０２ａの他端は、光源部７２において前段発光チップ群♯ａを構成する８個の発光チップＣ（前段第１発光チップＣａ１〜前段第８発光チップＣａ８）のそれぞれに設けられたφ２端子８１ｄ（図６参照）に、並列に接続される。そして、前段側第２転送用配線２０２ａには、信号発生回路７３に設けられた前段転送信号発生部１２０ａから、前段第２転送信号φ２ａが供給される。

配線基板７１に設けられた後段側第２転送用配線２０２ｂの一端は、信号発生回路７３に設けられた後段転送信号発生部１２０ｂの出力側に接続される。また、後段側第２転送用配線２０２ｂの他端は、光源部７２において後段発光チップ群♯ｂを構成する７個の発光チップＣ（後段第１発光チップＣｂ１〜後段第７発光チップＣｂ７）のそれぞれに設けられたφ２端子８１ｄ（図６参照）に、並列に接続される。そして、後段側第２転送用配線２０２ｂには、信号発生回路７３に設けられた後段転送信号発生部１２０ｂから、後段第２転送信号φ２ｂが供給される。

｛許可用配線｝
配線基板７１に設けられた前段側許可用配線２０３ａの一端は、信号発生回路７３に設けられた前段許可信号発生部１３０ａの出力側に接続される。また、前段側許可用配線２０３ａの他端は、光源部７２において前段発光チップ群♯ａを構成する８個の発光チップＣ（前段第１発光チップＣａ１〜前段第８発光チップＣａ８）のそれぞれに設けられたφＥ端子８１ａ（図６参照）に、並列に接続される。そして、前段側許可用配線２０３ａには、信号発生回路７３に設けられた前段許可信号発生部１３０ａから、前段許可信号φＥａが供給される。

配線基板７１に設けられた後段側許可用配線２０３ｂの一端は、信号発生回路７３に設けられた後段許可信号発生部１３０ｂの出力側に接続される。また、後段側許可用配線２０３ｂの他端は、光源部７２において後段発光チップ群♯ｂを構成する７個の発光チップＣ（後段第１発光チップＣｂ１〜後段第７発光チップＣｂ７）のそれぞれに設けられたφＥ端子８１ａ（図６参照）に、並列に接続される。そして、後段側許可用配線２０３ｂには、信号発生回路７３に設けられた後段許可信号発生部１３０ｂから、後段許可信号φＥｂが供給される。

｛点灯用配線｝
配線基板７１に設けられた前段側点灯用配線２０４ａの一端は、信号発生回路７３に設けられた前段点灯信号発生部１４０ａの出力側に接続される。また、前段側点灯用配線２０４ａの他端は、光源部７２において前段発光チップ群♯ａを構成する８個の発光チップＣ（前段第１発光チップＣａ１〜前段第８発光チップＣａ８）のそれぞれに設けられたφＩ端子８１ｆ（図６参照）に、それぞれに設けられた電流制限抵抗ＲＩを介して、並列に接続される。そして、前段側点灯用配線２０４ａには、信号発生回路７３に設けられた前段点灯信号発生部１４０ａから、前段点灯信号φＩａが供給される。

配線基板７１に設けられた後段側点灯用配線２０４ｂの一端は、信号発生回路７３に設けられた後段点灯信号発生部１４０ｂの出力側に接続される。また、後段側点灯用配線２０４ｂの他端は、光源部７２において後段発光チップ群♯ｂを構成する７個の発光チップＣ（後段第１発光チップＣｂ１〜後段第７発光チップＣｂ７）のそれぞれに設けられたφＩ端子８１ｆ（図６参照）に、それぞれに設けられた電流制限抵抗ＲＩを介して、並列に接続される。そして、後段側点灯用配線２０４ｂには、信号発生回路７３に設けられた後段点灯信号発生部１４０ｂから、後段点灯信号φＩｂが供給される。

｛第１設定用配線｝
配線基板７１に設けられた第１設定用配線３０１の一端は、信号発生回路７３に設けられた設定信号発生部１５０の出力側に接続される。また、第１設定用配線３０１の他端は、光源部７２において第１組♯１を構成する２個の発光チップＣ（前段第１発光チップＣａ１および後段第１発光チップＣｂ１）のそれぞれに設けられたφＷ端子８１ｅ（図６参照）に、並列に接続される。そして、第１設定用配線３０１には、信号発生回路７３に設けられた設定信号発生部１５０から、第１設定信号φＷ１が供給される。

｛第２設定用配線｝
配線基板７１に設けられた第２設定用配線３０２の一端は、信号発生回路７３に設けられた設定信号発生部１５０の出力側に接続される。また、第２設定用配線３０２の他端は、光源部７２において第２組♯２を構成する２個の発光チップＣ（前段第２発光チップＣａ２および後段第２発光チップＣｂ２）のそれぞれに設けられたφＷ端子８１ｅ（図６参照）に、並列に接続される。そして、第２設定用配線３０２には、信号発生回路７３に設けられた設定信号発生部１５０から、第２設定信号φＷ２が供給される。

｛第３設定用配線｝
配線基板７１に設けられた第３設定用配線３０３の一端は、信号発生回路７３に設けられた設定信号発生部１５０の出力側に接続される。また、第３設定用配線３０３の他端は、光源部７２において第３組♯３を構成する２個の発光チップＣ（前段第３発光チップＣａ３および後段第３発光チップＣｂ３）のそれぞれに設けられたφＷ端子８１ｅ（図６参照）に、並列に接続される。そして、第３設定用配線３０３には、信号発生回路７３に設けられた設定信号発生部１５０から、第３設定信号φＷ３が供給される。

｛第４設定用配線｝
配線基板７１に設けられた第４設定用配線３０４の一端は、信号発生回路７３に設けられた設定信号発生部１５０の出力側に接続される。また、第４設定用配線３０４の他端は、光源部７２において第４組♯４を構成する２個の発光チップＣ（前段第４発光チップＣａ４および後段第４発光チップＣｂ４）のそれぞれに設けられたφＷ端子８１ｅ（図６参照）に、並列に接続される。そして、第４設定用配線３０４には、信号発生回路７３に設けられた設定信号発生部１５０から、第４設定信号φＷ４が供給される。

｛第５設定用配線｝
配線基板７１に設けられた第５設定用配線３０５の一端は、信号発生回路７３に設けられた設定信号発生部１５０の出力側に接続される。また、第５設定用配線３０５の他端は、光源部７２において第５組♯５を構成する２個の発光チップＣ（前段第５発光チップＣａ５および後段第５発光チップＣｂ５）のそれぞれに設けられたφＷ端子８１ｅ（図６参照）に、並列に接続される。そして、第５設定用配線３０５には、信号発生回路７３に設けられた設定信号発生部１５０から、第５設定信号φＷ５が供給される。

｛第６設定用配線｝
配線基板７１に設けられた第６設定用配線３０６の一端は、信号発生回路７３に設けられた設定信号発生部１５０の出力側に接続される。また、第６設定用配線３０６の他端は、光源部７２において第６組♯６を構成する２個の発光チップＣ（前段第６発光チップＣａ６および後段第６発光チップＣｂ６）のそれぞれに設けられたφＷ端子８１ｅ（図６参照）に、並列に接続される。そして、第６設定用配線３０６には、信号発生回路７３に設けられた設定信号発生部１５０から、第６設定信号φＷ６が供給される。

｛第７設定用配線｝
配線基板７１に設けられた第７設定用配線３０７の一端は、信号発生回路７３に設けられた設定信号発生部１５０の出力側に接続される。また、第７設定用配線３０７の他端は、光源部７２において第７組♯７を構成する２個の発光チップＣ（前段第７発光チップＣａ７および後段第７発光チップＣｂ７）のそれぞれに設けられたφＷ端子８１ｅ（図６参照）に、並列に接続される。そして、第７設定用配線３０７には、信号発生回路７３に設けられた設定信号発生部１５０から、第７設定信号φＷ７が供給される。

｛第８設定用配線｝
配線基板７１に設けられた第８設定用配線３０８の一端は、信号発生回路７３に設けられた設定信号発生部１５０の出力側に接続される。また、第８設定用配線３０８の他端は、光源部７２において第８組♯８を構成する１個の発光チップＣ（前段第８発光チップＣａ８）に設けられたφＷ端子８１ｅ（図６参照）と、ノイズフィルタ９２の一端とに接続される。すなわち、第８設定用配線３０８の他端は、前段第８発光チップＣａ８およびノイズフィルタ９２に、並列に接続される。なお、ノイズフィルタ９２の他端は、発光チップＣ（前段第８発光チップＣａ８）に設けられたＶｓｕｂ端子８１ｇ（図６参照）に接続される。そして、第８設定用配線３０８には、信号発生回路７３に設けられた設定信号発生部１５０から、第８設定信号φＷ８が供給される。

｛接続関係のまとめ｝
図９は、光源部７２を構成する、群分けおよび組分けされた各発光チップＣと、各発光チップＣに供給される各種信号との関係を説明するための図である。
ここで、図９は、属する組名と、各組に属する発光チップＣの名称と、各発光チップＣが属する群名と、各発光チップＣに供給される設定信号φＷ、許可信号φＥ、第１転送信号φ１、第２転送信号φ２および点灯信号φＩとの関係を示している。
なお、図９の内容については、上述した通りであることから、ここではその詳細な説明を省略する。

〔発光チップの回路構成〕
今度は、上述した発光チップＣの回路構成について説明を行う。ここで、本実施の形態の光源部７２では、前段発光チップ群♯ａを構成する前段第１発光チップＣａ１〜前段第８発光チップＣａ８（８個）と、後段発光チップ群♯ｂを構成する後段第１発光チップＣｂ１〜後段第７発光チップＣｂ７（７個）とが、すべて、共通の構造を有する発光チップＣで構成されている。

図１０は、発光チップＣに設けられた自己走査型発光素子アレイ（Self-Scanning Light Emitting Device：ＳＬＥＤ）の回路構成を説明するための図である。ここで、図１０には、理解を助けるために、発光チップＣとして前段第１発光チップＣａ１を例示しており、前段第１発光チップＣａ１に加えて、信号発生回路７３のうち、前段第１発光チップＣａ１の駆動に関わる構成要素を抜き出して示している。

ここで、信号発生回路７３と前段第１発光チップＣａ１との接続において、信号発生回路７３に設けられた前段点灯信号発生部１４０ａと前段第１発光チップＣａ１に設けられたφＩ端子８１ｆとは、上述したように、電流制限抵抗ＲＩを介して接続されている。なお、詳細は説明しないが、前段点灯信号発生部１４０ａと前段第２発光チップＣａ２〜前段第８発光チップＣａ８に設けられた各φＩ端子８１ｆとは、電流制限抵抗ＲＩを介して接続されている。また、後段点灯信号発生部１４０ｂと後段第１発光チップＣｂ１〜後段第７発光チップＣｂ７に設けられた各φＩ端子８１ｆとは、電流制限抵抗ＲＩを介して接続されている（図７も参照）。

上述したように、前段第１発光チップＣａ１を含む発光チップＣは、素子基板８０と、端子群８１と、発光部８２とを備えている。また、発光チップＣは、これらに加えて、移行部８３と設定部８４とをさらに備えている。換言すれば、発光チップＣは、素子基板８０と、素子基板８０に形成される、端子群８１、発光部８２、移行部８３および設定部８４とを備えている。そして、発光チップＣでは、移行部８３および設定部８４が連動して動作することにより、発光部８２を構成する発光サイリスタ（第１発光サイリスタＬ１〜第１２８発光サイリスタＬ１２８）の発光（点灯および消灯）動作を制御するようになっている。ここで、発光チップＣを構成する各要素のうち、素子基板８０および端子群８１については既に説明済みであるため、ここでは、発光部８２、移行部８３および設定部８４について、詳細な説明を行う。

また、発光チップＣを構成する素子基板８０には、各種配線として、電源線１００、第１転送信号線１０１、第２転送信号線１０２、設定信号線１０３、点灯信号線１０４、許可信号線および接地線（図示せず）が設けられている。

｛発光部｝
発光部８２は、複数の発光サイリスタＬ１、Ｌ２、Ｌ３、Ｌ４、…を備えている。ここで、本実施の形態の場合、発光部８２を構成する発光サイリスタの数は、図６にも示したように１２８個（Ｌ１〜Ｌ１２８）となっている。

発光部８２において、各発光サイリスタＬ１〜Ｌ１２８のアノードは、接地線（図示せず）を介して、Ｖｓｕｂ端子８１ｇに接続されている。また、各発光サイリスタＬ１〜Ｌ１２８のカソードは、点灯信号線１０４を介して、φＩ端子８１ｆに接続されている。さらに、各発光サイリスタＬ１〜Ｌ１２８のゲートＧｌ１〜Ｇｌ１２８は、各接続抵抗Ｒｚ１〜Ｒｚ１２８および電源線１００を介して、Ｖｇａ端子８１ｃに接続されている。

｛移行部｝
移行部８３は、複数の転送サイリスタＴ１、Ｔ２、Ｔ３、Ｔ４、…と、１つのスタートダイオードＤ０と、複数の結合ダイオードＤ１、Ｄ２、Ｄ３、Ｄ４、…と、２つの電流制限抵抗Ｒ１、Ｒ２とを備えている。ここで、発光部８２を構成する発光サイリスタの数が１２８個である場合、移行部８３を構成する転送サイリスタの数は、発光サイリスタと同じ１２８個（Ｔ１〜Ｔ１２８）となる。また、発光部８２を構成する発光サイリスタの数が１２８個である場合、移行部８３を構成する結合ダイオードの数は、発光サイリスタよりも１個少ない１２７個（Ｄ１〜Ｄ１２７）となる。

移行部８３において、各転送サイリスタＴ１〜Ｔ１２８のアノードは、接地線（図示せず）を介して、Ｖｓｕｂ端子８１ｇに接続されている。また、奇数番目の転送サイリスタＴ１、Ｔ３、…、Ｔ１２７のカソードは、第１転送信号線１０１および電流制限抵抗Ｒ１を介して、φ１端子８１ｂに接続されている。これに対し、偶数番目の転送サイリスタＴ２、Ｔ４、…、Ｔ１２８のカソード、および、スタートダイオードＤ０のアノードは、第２転送信号線１０２および電流制限抵抗Ｒ２を介して、φ２端子８１ｄに接続されている。また、スタートダイオードＤ０のカソードは、第１転送サイリスタＴ１のゲートＧｔ１に接続されている。さらに、各結合ダイオードＤ１〜Ｄ１２７のアノードは、各転送サイリスタＴ１〜Ｔ１２７のゲートＧｔ１〜Ｇｔ１２７に接続されている。さらにまた、各結合ダイオードＤ１〜Ｄ１２７のカソードは、各転送サイリスタＴ２〜Ｔ１２８のゲートＧｔ２〜Ｇｔ１２８に接続されている。

｛設定部｝
設定部８４は、１つの設定許可サイリスタＳ０と、複数の設定サイリスタＳ１、Ｓ２、Ｓ３、Ｓ４、…とを備えている。また、設定部８４は、複数の接続抵抗Ｒｘ１、Ｒｘ２、Ｒｘ３、Ｒｘ４、…と、複数の接続抵抗Ｒｙ１、Ｒｙ２、Ｒｙ３、Ｒｙ４、…と、複数の接続抵抗Ｒｚ１、Ｒｚ２、Ｒｚ３、Ｒｚ４、…とを備えている。さらに、設定部８４は、２つの電流制限抵抗ＲＥ、ＲＷとを備えている。ここで、発光部８２を構成する発光サイリスタの数が１２８個である場合、設定部８４を構成する設定サイリスタの数は、発光サイリスタと同じ１２８個（Ｓ１〜Ｓ１２８）となる。また、各接続抵抗の数も、それぞれ１２８個（Ｒｘ１〜Ｒｘ１２８、Ｒｙ１〜Ｒｙ１２８、Ｒｚ１〜Ｒｚ１２８）となる。

設定部８４において、設定許可サイリスタＳ０のアノード、および、各設定サイリスタＳ１〜Ｓ１２８のアノードは、接地線（図示せず）を介して、Ｖｓｕｂ端子８１ｇに接続されている。また、設定許可サイリスタＳ０のカソード、および、各設定サイリスタＳ１〜Ｓ１２８のカソードは、設定信号線１０３および電流制限抵抗ＲＷを介して、φＷ端子８１ｅに接続されている。さらに、設定許可サイリスタＳ０のゲートＧｓ０は、許可信号線１０５および電流制限抵抗ＲＥを介して、φＥ端子８１ａに接続されている。これに対し、各設定サイリスタＳ１〜Ｓ１２８のゲートＧｓ０〜Ｇｓ１２８は、各接続抵抗Ｒｘ１〜Ｒｘ１２８を介して、各転送サイリスタＴ１〜Ｔ１２８のゲートＧｔ１〜Ｇｔ１２８に接続されるとともに、各接続抵抗Ｒｙ１〜Ｒｙ１２８を介して、各発光サイリスタＬ１〜Ｌ１２８のゲートＧｌ１〜Ｇｌ１２８に接続されている。

なお、ここでは、接続抵抗Ｒｘ１〜Ｒｘ１２８、Ｒｙ１〜Ｒｙ１２８、Ｒｚ１〜Ｒｚ１２８が、すべて設定部８４の構成要素であるものとして説明を行ったが、例えば接続抵抗Ｒｘ１〜Ｒｘ１２８については、移行部８３の構成要素であるものとみなすことができ、また、例えば接続抵抗Ｒｙ１〜Ｒｙ１２８およびＲｚ１〜Ｒｚ１２８については、発光部８２の構成要素であるものとみなすことができる。

［対応関係］
ここで、本実施の形態では、プリントヘッド１４が光走査装置の一例であり、発光装置６２が発光装置の一例である。
また、本実施の形態では、感光体ドラム１２が像保持体の一例であり、発光装置６２が露光手段の一例であり、ロッドレンズアレイ６３が結像手段の一例である。
また、本実施の形態では、各発光チップＣに設けられるＳＬＥＤが電子回路の一例となっている。
また、本実施の形態では、第１組♯１〜第７組♯７のそれぞれが、第１回路の一例となっている。したがって、本実施の形態の場合、ｘ＝７であって、ｍ＝２である。
また、本実施の形態では、第８組♯８が、第２回路の一例となっている。したがって、本実施の形態の場合、ｙ＝１であって、ｎ＝１である。
また、本実施の形態では、各発光チップＣに設けられる１２８個の発光サイリスタＬ１〜Ｌ１２８が、発光素子の一例となっている。
また、本実施の形態では、各発光チップＣに設けられる１２８個の転送サイリスタＴ１〜Ｔ１２８および１２８個の設定サイリスタＳ１〜Ｓ１２８が、制御サイリスタの一例となっている。
また、本実施の形態では、発光装置６２を構成する配線基板７１が、プリント配線板および配線基板の一例となっている。
また、本実施の形態では、発光装置６２において光源部７２を構成する各発光チップＣが、半導体集積回路の一例となっている。
また、本実施の形態では、発光装置６２を構成する信号発生回路７３が、信号出力回路の一例となっている。
また、本実施の形態では、配線基板７１に設けられる第１設定用配線３０１〜第７設定用配線３０７（７個：ｘ＝７）が、第１配線の一例となっている。したがって、設定信号φＷにおける第１設定信号φＷ１〜第７設定信号φＷ７が、第１信号の一例となる。
また、本実施の形態では、配線基板７１に設けられる第８設定用配線３０８（１個：ｙ＝１）が、第２配線の一例となっている。したがって、設定信号φＷにおける第８設定信号φＷ８が、第２信号の一例となる。
また、本実施の形態では、配線基板７１に設けられる接地用配線２００ａが、共通配線の一例となっている。
そして、本実施の形態では、配線基板７１に取り付けられるノイズフィルタ９２が、ノイズフィルタの一例となっている。

［プリントヘッドの動作］
では、上述した画像形成装置１の動作中に実行される、プリントヘッド１４の動作について説明する。
プリントヘッド１４では、発光装置６２に設けられた信号発生回路７３が、光源部７２の発光（点灯／非点灯）動作を制御する。このとき、光源部７２では、光源部７２を構成する１５個の発光チップＣのそれぞれに設けられた１２８個の発光サイリスタＬ１〜Ｌ１２８（合計で１９２０個の発光サイリスタ）が、主走査方向（Ｘ方向）の１ラインごとに点灯／非点灯に設定される。光源部７２を構成する１９２０個のサイリスタのうち、点灯状態に設定された発光サイリスタから出力された光は、ロッドレンズアレイ６３を介して、感光体ドラム１２上に結像された状態で照射される。そして、このような動作を繰り返すことにより、副走査方向（Ｙ方向）に沿って回転する感光体ドラム１２の表面には、静電潜像が形成されていく。

［発光装置の動作］
続いて、上述したプリントヘッド１４の動作中に実行される、発光装置６２の動作について説明を行う。

発光装置６２に設けられた信号発生回路７３では、電源電位供給部１７０および基準電位供給部１６０が、光源部７２を構成する全部（１５個）の発光チップＣ（前段第１発光チップＣａ１〜前段第８発光チップＣａ８、後段第１発光チップＣｂ１〜後段第７発光チップＣｂ７）のそれぞれに対し、電源電位Ｖｇａの供給を行う。

また、信号発生回路７３では、転送信号発生部１２０に設けられた前段転送信号発生部１２０ａおよび基準電位供給部１６０が、光源部７２で前段発光チップ群♯ａを構成する８個の発光チップＣ（前段第１発光チップＣａ１〜前段第８発光チップＣａ８）のそれぞれに対し、前段第１転送信号φ１ａおよび前段第２転送信号φ２ａの供給を行う。
さらに、信号発生回路７３では、転送信号発生部１２０に設けられた後段転送信号発生部１２０ｂおよび基準電位供給部１６０が、光源部７２で後段発光チップ群♯ｂを構成する７個の発光チップＣ（後段第１発光チップＣｂ１〜後段第７発光チップＣｂ７）のそれぞれに対し、後段第１転送信号φ１ｂおよび後段第２転送信号φ２ｂの供給を行う。

また、信号発生回路７３では、許可信号発生部１３０に設けられた前段許可信号発生部１３０ａおよび基準電位供給部１６０が、光源部７２で前段発光チップ群♯ａを構成する８個の発光チップＣ（前段第１発光チップＣａ１〜前段第８発光チップＣａ８）のそれぞれに対し、前段許可信号φＥａの供給を行う。
さらに、信号発生回路７３では、許可信号発生部１３０に設けられた後段許可信号発生部１３０ｂおよび基準電位供給部１６０が、光源部７２で後段発光チップ群♯ｂを構成する７個の発光チップＣ（後段第１発光チップＣｂ１〜後段第７発光チップＣｂ７）のそれぞれに対し、後段許可信号φＥｂの供給を行う。

また、信号発生回路７３では、点灯信号発生部１４０に設けられた前段点灯信号発生部１４０ａおよび基準電位供給部１６０が、光源部７２で前段発光チップ群♯ａを構成する８個の発光チップＣ（前段第１発光チップＣａ１〜前段第８発光チップＣａ８）のそれぞれに対し、前段点灯信号φＩａの供給を行う。
さらに、信号発生回路７３では、点灯信号発生部１４０に設けられた後段点灯信号発生部１４０ｂおよび基準電位供給部１６０が、光源部７２で後段発光チップ群♯ｂを構成する７個の発光チップＣ（後段第１発光チップＣｂ１〜後段第７発光チップＣｂ７）のそれぞれに対し、後段点灯信号φＩｂの供給を行う。

また、信号発生回路７３では、第１点灯時間設定部１１４−１〜第８点灯時間設定部１１４−８のそれぞれから入力されてくる組用制御信号（第１組用制御信号〜第８組用制御信号）に基づき、設定信号発生部１５０が、第１設定信号φＷ１〜第８設定信号φＷ８を作成する。そして、設定信号発生部１５０および基準電位供給部１６０は、光源部７２で第１組♯１を構成する２個の発光チップＣ（前段第１発光チップＣａ１、後段第１発光チップＣｂ１）に対し、第１設定信号φＷ１の供給を行う。また、設定信号発生部１５０および基準電位供給部１６０は、光源部７２で第２組♯２を構成する２個の発光チップＣ（前段第２発光チップＣａ２、後段第２発光チップＣｂ２）に対し、第２設定信号φＷ２の供給を行う。また、設定信号発生部１５０および基準電位供給部１６０は、光源部７２で第３組♯３を構成する２個の発光チップＣ（前段第３発光チップＣａ３、後段第３発光チップＣｂ３）に対し、第３設定信号φＷ３の供給を行う。また、設定信号発生部１５０および基準電位供給部１６０は、光源部７２で第４組♯４を構成する２個の発光チップＣ（前段第４発光チップＣａ４、後段第４発光チップＣｂ４）に対し、第４設定信号φＷ４の供給を行う。また、設定信号発生部１５０および基準電位供給部１６０は、光源部７２で第５組♯５を構成する２個の発光チップＣ（前段第５発光チップＣａ５、後段第５発光チップＣｂ５）に対し、第５設定信号φＷ５の供給を行う。また、設定信号発生部１５０および基準電位供給部１６０は、光源部７２で第６組♯６を構成する２個の発光チップＣ（前段第６発光チップＣａ６、後段第６発光チップＣｂ６）に対し、第６設定信号φＷ６の供給を行う。また、設定信号発生部１５０および基準電位供給部１６０は、光源部７２で第７組♯７を構成する２個の発光チップＣ（前段第７発光チップＣａ７、後段第７発光チップＣｂ７）に対し、第７設定信号φＷ７の供給を行う。そして、設定信号発生部１５０および基準電位供給部１６０は、光源部７２で第８組♯８を構成する１個の発光チップＣ（前段第８発光チップＣａ８）に対し、第８設定信号φＷ８の供給を行う。

ここで、信号発生回路７３は、設定信号φＷ（第１設定信号φＷ１〜第８設定信号φＷ８）、許可信号φＥ（前段許可信号φＥａ、後段許可信号φＥｂ）、第１転送信号φ１（前段第１転送信号φ１ａ、後段第１転送信号φ１ｂ）、第２転送信号φ２（前段第２転送信号φ２ａ、後段第２転送信号φ２ｂ）、および、点灯信号φＩ（前段点灯信号φＩａ、後段点灯信号φＩｂ）を、公知の手法（例えば特許文献１参照）を用いて設定することで、光源部７２を構成する複数（この例では１９２０個）の発光サイリスタのうち、目的とする発光サイリスタを点灯させることができるようになる。

このとき、本実施の形態では、光源部７２を構成する１５個の発光チップＣを、２つの群（前段発光チップ群♯ａ、後段発光チップ群♯ｂ）に群分けし、且つ、８つの組（第１組♯１〜第８組♯８）に組分けすることで、これら１５個の発光チップＣをマトリクス状に駆動するようにしたため、これら１５個の発光チップＣを個別に駆動する場合と比較して、配線基板７１に設けられた、信号発生回路７３と光源部７２とを接続する配線の数（より具体的には、各種信号を供給するための配線の数）を低減させることが可能になる。

［ＥＭＣ試験］
次に、ＥＭＣ（Electromagnetic Compatibility）試験について説明を行う。
本実施の形態のプリントヘッド１４が装着された画像形成装置１は、一般には人が使用することになる。そして、帯電した人体から発生する静電気放電（ＥＳＤ: Electro Static Discharge）の電子機器に対する電磁ノイズ耐性試験は，国際電気標準会議（International Electrotechnical Committee：ＩＥＣ）61000-4-2（以下では、ＩＥＣ 61000-4-2と称する）で規定されている。このＥＳＤ試験は、人体の手に持った金属物からのＥＳＤが、卓上又は床置きの電子機器に影響する現象を模擬したものである。そして、プリントヘッド１４を構成する発光装置６２には、ＩＥＣ 61000-4-2に合格することが要求されることになる。

図１１は、プリントヘッド１４を構成する発光装置６２に対し、ＩＥＣ 61000-4-2の試験を行った場合に、光源部７２を構成する各組に流れる電流を説明するための図である。

（第１組の場合）
図１１（ａ）は、プリントヘッド１４（発光装置６２）に対してＩＥＣ 61000-4-2の試験を行った場合に、光源部７２のうち、前段第１発光チップＣａ１と後段第１発光チップＣｂ１とによって構成される第１組♯１に流れる電流を説明するための図である。

第１組♯１に対し、数ｋＶ程度の試験電圧Ｖｓを印加した場合、第１組♯１には、第１設定用配線３０１および接地用配線２００ａを介して、試験電流Ｉｓが流れる。ここで、第１組♯１では、前段第１発光チップＣａ１と後段第１発光チップＣｂ１とが並列に接続されているため、前段第１発光チップＣａ１には前段チップ電流Ｉｓａが、後段第１発光チップＣｂ１には後段チップ電流Ｉｓｂが、それぞれ流れる。このとき、「試験電流Ｉｓ＝前段チップ電流Ｉｓａ＋後段チップ電流Ｉｓｂ」である。また、この例では、前段第１発光チップＣａ１と後段第１発光チップＣｂ１とが、共通の構造を有していることから、前段チップ電流Ｉｓａ≒後段チップ電流Ｉｓｂ≒試験電流Ｉｓ／２、となる。

なお、詳細は説明しないが、２個の発光チップＣで１組となる、他の６組（具体的には、第２組♯２〜第７組♯７）についても、上述した第１組♯１と同様に、試験電流Ｉｓは、前段チップ電流Ｉｓａと後段チップ電流Ｉｓｂとに分流し、しかも、前段チップ電流Ｉｓａと後段チップ電流Ｉｓｂとが略等しくなる。

（第８組の場合）
図１１（ｂ）は、プリントヘッド１４（発光装置６２）に対してＩＥＣ 61000-4-2の試験を行った場合に、光源部７２のうち、前段第８発光チップＣａ８とノイズフィルタ９２とによって構成される第８組♯８に流れる電流を説明するための図である。

第８組♯８に対し、上述した第１組♯１と同じ数ｋＶ程度の試験電圧Ｖｓを印加した場合、第８組♯８には、第８設定用配線３０８および接地用配線２００ａを介して、試験電流Ｉｓが流れる。ここで、第８組♯８では、前段第８発光チップＣａ８とノイズフィルタ９２とが並列に接続されているため、前段第８発光チップＣａ８には前段チップ電流Ｉｓａが、ノイズフィルタ９２にはフィルタ分岐電流Ｉｓｃが、それぞれ流れる。このとき、「試験電流Ｉｓ＝前段チップ電流Ｉｓａ＋フィルタ分岐電流Ｉｓｃ」である。また、この例において、ノイズフィルタ９２としてコンデンサを用い、このコンデンサの静電容量値を５ｐＦ程度とした場合、前段チップ電流Ｉｓａ≒チップ分岐電流Ｉｓｃ≒試験電流Ｉｓ／２、となる。

（従来の第８組の場合）
ここで、従来のプリントヘッド１４（発光装置６２）では、第８組♯８を構成する１個の発光チップＣを、ノイズフィルタ９２を接続することなく単独で存在させていた。
図１１（ｃ）は、従来のプリントヘッド１４（発光装置６２）に対してＩＥＣ 61000-4-2の試験を行った場合に、光源部７２のうち、前段第８発光チップＣａ８のみによって構成される第８組♯８に流れる電流を説明するための図である。

従来の第８組♯８に対し、上述した第１組♯１と同じ数ｋＶ程度の試験電圧Ｖｓを印加した場合、従来の第８組♯８には、第８設定用配線３０８および接地用配線２００ａを介して、試験電流Ｉｓが流れる。ここで、従来の第８組♯８では、前段第８発光チップＣａ８が単独で接続されているため、前段第８発光チップＣａ８には試験電流Ｉｓがそのまま流れる。

このため、ＩＥＣ61000-4-2の試験を行った場合、図１１（ｃ）で第８組♯８を構成する前段第８発光チップＣａ８には、図１１（ｂ）で第８組♯８を構成する前段第８発光チップＣａ８と比べて、より大きな電流が流れることになる。その結果、従来の第８組♯８を構成する前段第８発光チップＣａ８には、ＩＥＣ 61000-4-2の試験において過電流が流れることに起因する故障が発生しやすい、といえる。

これに対し、本実施の形態では、２個の発光チップＣで１組を構成する第１組♯１〜第７組♯７とは異なり、１個の発光チップＣのみで１組を構成する第８組♯８においても、ノイズフィルタ９２を発光チップＣ（前段第８発光チップＣａ８）に並列に接続することにより、ＩＥＣ 61000-4-2の試験において１個の発光チップＣに流れる電流の大きさを低減することが可能になる。その結果、ＩＥＣ 61000-4-2の試験において、前段第８発光チップＣａ８が故障し易くなる、という事態の発生を抑制することができる。

＜実施の形態２＞
実施の形態１では、発光装置６２における配線基板７１において、第８組♯８を構成する１個の発光チップＣ（前段第８発光チップＣａ８）に、ノイズフィルタ９２を並列に接続するようにしていた。換言すれば、配線基板７１に対し、ノイズフィルタ９２と称される電子部品を実装するようにしていた。これに対し、本実施の形態では、電子部品の実装ではなく、配線基板７１の基材層９１に形成される各種配線パターンの形状を利用して、ノイズフィルタ（コンデンサ）の機能を実現させるようにしたものである。なお、本実施の形態において、実施の形態１と同様のものについては、同じ符号を付してその詳細な説明を省略する。

［発光装置における電気的な接続関係］
図１２は、実施の形態２の発光装置６２における、配線基板７１と光源部７２と信号発生回路７３との電気的な接続関係を説明するための図である。ここで、図１２は、光源部７２における群分け（前段発光チップ群♯ａおよび後段発光チップ群♯ｂの２群）および組分け（第１組♯１〜第８組♯８の８組）の関係も示している。ただし、図１２では、第３組♯３〜第６組♯６（前段発光チップ群♯ａを構成する前段第３発光チップＣａ３〜前段第６発光チップＣａ６、および、後段発光チップ群♯ｂを構成する後段第３発光チップＣｂ３〜後段第６発光チップＣｂ６）の記載を省略している。

本実施の形態における発光装置６２の基本的な構成は、実施の形態１で説明したもの（図８参照）と同じである。ただし、上述したように、第８組♯８がノイズフィルタ９２を有していないこと、換言すれば、第８組♯８が発光チップＣ（前段第８発光チップＣａ８）のみによって構成されている点が、実施の形態１とは異なる。

図１３は、実施の形態２の配線基板７１における各設定用配線（第１設定用配線３０１〜第８設定用配線３０８）と接地用配線２００ａとの関係を説明するための図である。

図１３に示す例において、配線基板７１は例えば所謂両面基板によって構成されており、基材層９１の一方の面（上面）側には第１設定用配線３０１〜第８設定用配線３０８が、また、基材層９１の他方の面（下面）には接地用配線２００ａが、それぞれ設けられている。また、接地用配線２００ａが、基材層９１における下面の略全面に形成されているのに対し、第１設定用配線３０１〜第８設定用配線３０８は、基材層９１における上面に略平行となるように並べて形成されている。

そして、第１設定用配線３０１〜第８設定用配線３０８のうち、第１設定用配線３０１〜第７設定用配線３０７については、配線の幅が略等しくなっているのに対し、第８設定用配線３０８については、これら第１設定用配線３０１〜第７設定用配線３０７よりも、配線の幅が大きく（広く）なっている。換言すれば、第８設定用配線３０８は、これら第１設定用配線３０１〜第７設定用配線３０７よりも、接地用配線２００ａと対向する面積が大きくなっている。

配線基板７１において、第１設定用配線３０１〜第８設定用配線３０８および接地用配線２００ａを、上述した位置関係および形状とすることにより、第１設定用配線３０１〜第７設定用配線３０７と接地用配線２００ａとの間のそれぞれに生じる静電容量値（浮遊容量）は、略等しくなる。これに対し、第８設定用配線３０８と接地用配線２００ａとの間に生じる静電容量値（浮遊容量）は、これらよりも大きくなる。

ここで、本実施の形態では、第１設定用配線３０１〜第７設定用配線３０７と接地用配線２００ａとの間のそれぞれに生じる静電容量値が、第１静電容量に対応しており、第８設定用配線３０８と接地用配線２００ａとの間に生じる静電容量値が、第２静電容量に対応している。

その結果、第８組♯８を構成する前段第８発光チップＣａ８には、見かけ上、他の組（第１組♯１〜第７組♯７）よりも静電容量の大きなコンデンサが並列に接続されたようになる。その結果、実施の形態１と同様に、ＩＥＣ 61000-4-2の試験において、前段第８発光チップＣａ８が故障し易くなる、という事態の発生を抑制することができる。

＜その他＞
なお、上述した実施の形態１、２では、各発光チップＣ（Ｃａ１〜Ｃａ８およびＣｂ１〜Ｃｂ７）を構成する素子基板８０が、発光部８２、移行部８３および設定部８４を含む発光回路（自己走査型発光素子アレイ）を、１つずつ有する場合について説明を行ったが、これに限られるものではない。例えば各発光チップＣを構成する素子基板８０のそれぞれに、複数（例えば２つ）の発光回路を設けるようにしてもかまわない。

また、上述した実施の形態１、２では、光源部７２を構成する発光チップＣｂ１の数を１５個とし、前段発光チップ群♯ａを構成する発光チップＣの数を８個（Ｃａ１〜Ｃａ８）とし、後段発光チップ群♯ｂを構成する発光チップＣの数を７個（Ｃｂ１〜Ｃｂ７）とした。また、これら１５個の発光チップＣを８つに組分けし、第１組♯１〜第７組♯７の７組については各組を２つの発光チップＣで、第８組♯８についてはこの組を１つの発光チップＣで、それぞれ構成するようにした。ただし、これに限られるものではない。

例えば、光源部７２を構成する発光チップＣの数を１５以外（偶数でも奇数でもよい）とすることができる。また、光源部７２を構成する群の数を２以外（３以上）とすることができる。さらに、光源部７２を構成する組の数を８以外（７以下でも９以上でもよい）とすることができる。

上述した事項を一般化すれば、本実施の形態は、それぞれが複数の発光素子を有する電子回路をｍ個（ｍは２以上の整数）含んで構成される、ｘ組（ｘは１以上の整数）の第１回路と、電子回路をｎ個（ｎは１以上ｍ未満の整数）含んで構成される、ｙ組（ｙは１以上の整数）の第２回路と、ｘ組の第１回路のそれぞれに対して第１信号を供給するｘ個の第１配線と、ｙ組の第２回路のそれぞれに対して第２信号を供給するｙ個の第２配線と、ｘ組の第１回路とｙ組の第２回路とに共通に接続される共通配線と、共通配線とｙ組の第２配線との間に接続されるノイズフィルタとを備える発光装置、に適用することが可能である。

また、上述した実施の形態１では、光源部７２を構成する８つの組のうち、１個の発光チップＣを有する第８組♯８にはノイズフィルタ９２を設ける一方、２個の発光チップＣを有する第１組♯１〜第７組♯７にはノイズフィルタ９２を設けないようにしていたが、これに限られるものではない。例えば、すべての組（第１組♯１〜第８組♯８）に、ノイズフィルタ９２を設けてもよい。そして、この場合には、第１組♯１〜第７組♯７に設けるノイズフィルタ９２と第８組♯８に設けるノイズフィルタ９２とを異ならせればよい。具体的に説明すると、例えばノイズフィルタ９２としてコンデンサを用いる場合、第８組♯８に設けるコンデンサの静電容量値を、第１組♯１〜第７組♯７に設けるコンデンサの静電容量値よりも大きくすればよい。

１…画像形成装置、１４…プリントヘッド、６１…ハウジング、６２…発光装置、６３…ロッドレンズアレイ、７１…配線基板、７２…光源部、７３…信号発生回路、９１…基材層、９２…ノイズフィルタ、２００ａ…接地用配線、２００ｂ…電源用配線、２０１ａ…前段側第１転送用配線、２０１ｂ…後段側第１転送用配線、２０２ａ…前段側第２転送用配線、２０２ｂ…後段側第２転送用配線、２０３ａ…前段側許可用配線、２０３ｂ…後段側許可用配線、２０４ａ…前段側点灯用配線、２０４ｂ…後段側点灯用配線、３０１…第１設定用配線、３０２…第２設定用配線、３０３…第３設定用配線、３０４…第４設定用配線、３０５…第５設定用配線、３０６…第６設定用配線、３０７…第７設定用配線、３０８…第８設定用配線、Ｃ…発光チップ、♯ａ…前段発光チップ群、♯ｂ…後段発光チップ群、♯１…第１組、♯２…第２組、♯３…第３組、♯４…第４組、♯５…第５組、♯６…第６組、♯７…第７組、♯８…第８組

Claims (13)

1. それぞれが複数の発光素子を有する電子回路をｍ個（ｍは２以上の整数）含んで構成される、ｘ組（ｘは１以上の整数）の第１回路と、
   前記電子回路をｎ個（ｎは１以上ｍ未満の整数）含んで構成される、ｙ組（ｙは１以上の整数）の第２回路と、
   ｘ組の前記第１回路のそれぞれに対して第１信号を供給するｘ個の第１配線と、
   ｙ組の前記第２回路のそれぞれに対して第２信号を供給するｙ個の第２配線と、
   ｘ組の前記第１回路とｙ組の前記第２回路とに共通に接続される共通配線と、
   前記共通配線とｙ個の前記第２配線との間に接続されるノイズフィルタと
   を備える発光装置。
2. 前記ノイズフィルタがコンデンサまたはコイルを含むことを特徴とする請求項１記載の発光装置。
3. 前記ノイズフィルタがコンデンサを含む場合に、当該コンデンサの静電容量が５ｐＦ以上であることを特徴とする請求項２記載の発光装置。
4. 前記共通配線とｘ個の前記第１配線とｙ個の前記第２配線とが配線パターンとして形成されたプリント配線板を備えるとともに、
   複数の前記電子回路が半導体集積回路で構成されるとともに前記プリント配線板に実装され、
   前記ノイズフィルタが、前記プリント配線板に実装されていることを特徴とする請求項１記載の発光装置。
5. 前記プリント配線板に実装されるとともに、前記共通配線とｘ個の前記第１配線とｙ個の前記第２配線とが接続され、当該共通配線とｘ個の当該第１配線とを介して、ｘ組の前記第１回路のそれぞれに前記第１信号を出力し、当該共通配線とｙ個の当該第２配線とを介して、ｙ組の前記第２回路のそれぞれに前記第２信号を出力する信号出力回路をさらに備えることを特徴とする請求項４記載の発光装置。
6. それぞれの前記電子回路は、前記発光素子としての複数の発光サイリスタを有するとともに、複数の当該発光サイリスタの点灯を制御する複数の制御サイリスタをさらに有することを特徴とする請求項１記載の発光装置。
7. ｘ組の前記第１回路を構成する前記電子回路に設けられた前記制御サイリスタには、前記共通配線および前記第１配線を介して前記第１信号を出力し、ｙ組の前記第２回路を構成する当該電子回路に設けられた当該制御サイリスタには、当該共通配線および前記第２配線を介して前記第２信号を出力する信号出力回路をさらに備えることを特徴とする請求項６記載の発光装置。
8. それぞれが複数の発光素子を有する電子回路をｍ個（ｍは２以上の整数）含んで構成される、ｘ組（ｘは１以上の整数）の第１回路と、
   前記電子回路をｎ個（ｎは１以上ｍ未満の整数）含んで構成される、ｙ組（ｙは１以上の整数）の第２回路と、
   ｘ組の前記第１回路のそれぞれに対して信号を供給するｘ個の第１配線と、ｙ組の前記第２回路のそれぞれに対して信号を供給するｙ個の第２配線と、ｘ組の当該第１回路とｙ組の当該第２回路とに共通に接続される共通配線とが設けられ、ｘ組の当該第１回路およびｙ組の当該第２回路が取り付けられる配線基板と
   を備え、
   前記第２配線と前記共通配線との間の静電容量である第２静電容量の大きさが、前記第１配線と当該共通配線との間の静電容量である第１静電容量よりも大きい発光装置。
9. 前記配線基板では、前記第２配線の面積が前記第１配線の面積よりも大きいことを特徴とする請求項８記載の発光装置。
10. 前記共通配線と前記第２配線とが、コンデンサを介して接続されていることを特徴とする請求項８記載の発光装置。
11. 前記共通配線と前記第１配線とが、コンデンサを介して接続されていないことを特徴とする請求項１０記載の発光装置。
12. それぞれが複数の発光素子を有する電子回路をｍ個（ｍは２以上の整数）含んで構成される、ｘ組（ｘは１以上の整数）の第１回路と、当該電子回路をｎ個（ｎは１以上ｍ未満の整数）含んで構成される、ｙ組（ｙは１以上の整数）の第２回路と、ｘ組の当該第１回路のそれぞれに対して第１信号を供給するｘ個の第１配線と、ｙ組の当該第２回路のそれぞれに対して第２信号を供給するｙ個の第２配線と、ｘ組の当該第１回路とｙ組の当該第２回路とに共通に接続される共通配線と、当該共通配線とｙ個の当該第２配線との間に接続されるノイズフィルタとを備え、複数の当該発光素子を用いて像保持体を露光する露光手段と、
    前記露光手段から出力される光を前記像保持体上に結像させる結像手段と
    を有する光走査装置。
13. それぞれが複数の発光素子を有する電子回路をｍ個（ｍは２以上の整数）含んで構成される、ｘ組（ｘは１以上の整数）の第１回路と、当該電子回路をｎ個（ｎは１以上ｍ未満の整数）含んで構成される、ｙ組（ｙは１以上の整数）の第２回路と、ｘ組の当該第１回路のそれぞれに対して信号を供給するｘ個の第１配線と、ｙ組の当該第２回路のそれぞれに対して信号を供給するｙ個の第２配線と、ｘ組の当該第１回路とｙ組の当該第２回路とに共通に接続される共通配線とが設けられ、ｘ組の当該第１回路およびｙ組の当該第２回路が取り付けられる配線基板とを備え、当該第２配線と当該共通配線との間の静電容量である第２静電容量の大きさが、当該第１配線と当該共通配線との間の静電容量である第１静電容量よりも大きく設定され、複数の当該発光素子を用いて像保持体を露光する露光手段と、
    前記露光手段から出力される光を前記像保持体上に結像させる結像手段と
    を有する光走査装置。