JP2021027208A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2021027208A5 JP2021027208A5 JP2019144962A JP2019144962A JP2021027208A5 JP 2021027208 A5 JP2021027208 A5 JP 2021027208A5 JP 2019144962 A JP2019144962 A JP 2019144962A JP 2019144962 A JP2019144962 A JP 2019144962A JP 2021027208 A5 JP2021027208 A5 JP 2021027208A5
- Authority
- JP
- Japan
- Prior art keywords
- pitch
- alignment mark
- patterns
- alignment
- patterns arranged
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 claims 9
- 239000000758 substrate Substances 0.000 claims 8
- 238000000034 method Methods 0.000 claims 4
- 238000001514 detection method Methods 0.000 claims 2
- 238000004519 manufacturing process Methods 0.000 claims 1
Claims (5)
- 第1、第2のアライメント・マークが配置される第1、第2の半導体基板をそれぞれ保持する第1および第2のステージと、
前記第1、第2のステージにそれぞれ配置される第1、第2の検出器と、
前記第1、第2のステージを相対的に移動させる移動機構と、
前記第1、第2の検出器、および前記移動機構を制御して、前記第1の検出器に前記第2のアライメント・マークを検出させ、前記第2の検出器に前記第1のアライメント・マークを検出させ、
前記検出の結果に基づいて、前記第1および第2の半導体基板の位置ズレを算出する、制御部と、
を具備し、
前記第1のアライメント・マークが、
第1のピッチで配置される第1の複数のパターンと、
前記第1のピッチと異なる第2のピッチで配置される第2の複数のパターンと、を有し、
前記第2のアライメント・マークが、
第3のピッチで配置される第3の複数のパターンと、
前記第3のピッチと異なる第4のピッチで配置される第4の複数のパターンと、を有する、アライメント装置。 - 前記第1、第2の複数のパターンが、並列して配置される
請求項1に記載のアライメント装置。 - 前記制御部が、
前記第1、第2の複数のパターンのいずれかが互いに対応する第1の位置を算出し、前記第3、第4の複数のパターンのいずれかが互いに対応する第2の位置を算出し、
前記第1の位置および前記第2の位置に基づいて、前記第1、第2の半導体基板の位置ズレを算出する、
請求項1または2に記載のアライメント装置。 - 前記制御部が、前記第1または第2の複数のパターンの傾きに基づいて、前記移動機構を制御して、前記第1の半導体基板を回転させる、
請求項1乃至3のいずれか1項に記載のアライメント装置。 - 第1のアライメント・マークを有する第1の半導体基板を第1のステージにロードし、かつ第2のアライメント・マークを有する第2の半導体基板を第2のステージにロードする工程と、
前記第1のステージに配置される第1の検出器が前記第2のアライメント・マークを検出し、前記第2のステージに配置される第2の検出器が前記第1のアライメント・マークを検出する工程と、
前記検出の結果に基づいて、前記第1および第2の半導体基板の位置を合わせる工程と、
前記第1、第2の半導体基板を貼り合わせる工程と、
を具備し、
前記第1のアライメント・マークが、
第1のピッチで配置される第1の複数のパターンと、
前記第1のピッチと異なる第2のピッチで配置される第2の複数のパターンと、を有し、
前記第2のアライメント・マークが、
第3のピッチで配置される第3の複数のパターンと、
前記第3のピッチと異なる第4のピッチで配置される第4の複数のパターンと、を有する、半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019144962A JP7250641B2 (ja) | 2019-08-06 | 2019-08-06 | アライメント装置及び半導体装置の製造方法 |
US16/810,945 US11387131B2 (en) | 2019-08-06 | 2020-03-06 | Alignment apparatus and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019144962A JP7250641B2 (ja) | 2019-08-06 | 2019-08-06 | アライメント装置及び半導体装置の製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2021027208A JP2021027208A (ja) | 2021-02-22 |
JP2021027208A5 true JP2021027208A5 (ja) | 2022-04-11 |
JP7250641B2 JP7250641B2 (ja) | 2023-04-03 |
Family
ID=74498344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019144962A Active JP7250641B2 (ja) | 2019-08-06 | 2019-08-06 | アライメント装置及び半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11387131B2 (ja) |
JP (1) | JP7250641B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11688717B2 (en) * | 2021-08-26 | 2023-06-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanical wafer alignment detection for bonding process |
US20230275149A1 (en) * | 2022-02-28 | 2023-08-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Gaa ldmos structure for hv operation |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002032031A (ja) * | 2000-05-12 | 2002-01-31 | Seiko Epson Corp | 電気光学装置の製造方法、端子の接続方法、電気光学装置および電子機器 |
TW526573B (en) | 2000-12-27 | 2003-04-01 | Koninkl Philips Electronics Nv | Method of measuring overlay |
JP5369588B2 (ja) | 2008-10-01 | 2013-12-18 | 株式会社ニコン | 接合評価方法、接合評価装置、基板貼り合わせ装置、評価ゲージおよび積層型半導体装置 |
JP5324309B2 (ja) | 2009-05-12 | 2013-10-23 | ボンドテック株式会社 | アライメント装置、アライメント方法および半導体装置 |
JP2011159908A (ja) | 2010-02-03 | 2011-08-18 | Sony Corp | 薄膜トランジスタおよびその製造方法、並びに表示装置 |
KR20150080449A (ko) | 2013-12-06 | 2015-07-09 | 에베 그룹 에. 탈너 게엠베하 | 기질들을 정렬하기 위한 장치 및 방법 |
JP5943030B2 (ja) | 2014-04-23 | 2016-06-29 | 株式会社ニコン | 基板重ね合わせ装置、基板重ね合わせ方法、及びデバイスの製造方法 |
WO2018012300A1 (ja) | 2016-07-12 | 2018-01-18 | 株式会社ニコン | 積層基板製造方法、積層基板製造装置、積層基板製造システム、および基板処理装置 |
-
2019
- 2019-08-06 JP JP2019144962A patent/JP7250641B2/ja active Active
-
2020
- 2020-03-06 US US16/810,945 patent/US11387131B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI646613B (zh) | 具有一體化對準器的機器人 | |
JP6298108B2 (ja) | アライメントマークの検出方法、アライメント方法及び蒸着方法 | |
JP2021027208A5 (ja) | ||
TWI375293B (en) | Method to position a wafer | |
JP2016015438A (ja) | アライメント方法 | |
CN107845594B (zh) | 基板移送装置及其控制方法 | |
JP5664570B2 (ja) | 基板処理装置及び基板処理方法 | |
KR102331829B1 (ko) | 도포 장치 및 도포 방법 | |
WO2016125752A1 (ja) | 基板搬送ロボットおよび基板搬送方法 | |
JP2012103269A5 (ja) | ロード方法、露光方法及び露光装置、並びにデバイス製造方法 | |
JP2007140460A5 (ja) | ||
JP2012084927A5 (ja) | ロード方法、露光方法及び露光装置、並びにデバイス製造方法 | |
JP4576694B2 (ja) | 被処理体の処理システムの搬送位置合わせ方法及び被処理体の処理システム | |
KR20100016329A (ko) | 처리 장치, 처리 방법, 피처리체의 인식 방법 및 기억 매체 | |
JP2008310249A (ja) | 近接スキャン露光装置及びその制御方法 | |
JP2016122710A5 (ja) | ||
JP2016021441A5 (ja) | ||
CN105981155A (zh) | 基板对准装置及基板对准装置的控制方法 | |
JP2015056449A5 (ja) | 位置を求める方法、露光方法、露光装置、および物品の製造方法 | |
JP2015228463A5 (ja) | ||
JP2006310438A (ja) | 電子部品用のエキスパンド装置 | |
JP5574690B2 (ja) | 部品実装装置及び部品実装方法 | |
JP2007281249A (ja) | 搬送用ロボットおよび搬送用ロボットの位置補正方法 | |
JP2006206223A (ja) | スタッカークレーンの自動ティーチング方法 | |
KR100724579B1 (ko) | 웨이퍼 프리 얼라인먼트 유니트를 갖는 노광설비 및 이를이용한 웨이퍼 프리 얼라인먼트 방법 |