JP2021027091A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法 Download PDF

Info

Publication number
JP2021027091A
JP2021027091A JP2019142116A JP2019142116A JP2021027091A JP 2021027091 A JP2021027091 A JP 2021027091A JP 2019142116 A JP2019142116 A JP 2019142116A JP 2019142116 A JP2019142116 A JP 2019142116A JP 2021027091 A JP2021027091 A JP 2021027091A
Authority
JP
Japan
Prior art keywords
semiconductor
semiconductor elements
film
manufacturing
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019142116A
Other languages
English (en)
Other versions
JP7319134B2 (ja
Inventor
忠知 山田
Tadatomo Yamada
忠知 山田
拓 根本
Taku Nemoto
拓 根本
真也 田久
Shinya Taku
真也 田久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lintec Corp
Original Assignee
Lintec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lintec Corp filed Critical Lintec Corp
Priority to JP2019142116A priority Critical patent/JP7319134B2/ja
Publication of JP2021027091A publication Critical patent/JP2021027091A/ja
Application granted granted Critical
Publication of JP7319134B2 publication Critical patent/JP7319134B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

【課題】半導体素子の損傷を確実に低減させる半導体素子の製造方法を提供する。【解決手段】半導体素子の製造方法では、回路が形成された表面と、上記表面とは反対側の裏面とを有する半導体基板に対して、上記裏面の側から上記半導体基板を複数の半導体素子に分割するための処理が施される。上記複数の半導体素子のそれぞれの回路が形成された表面に第1表面保護シートを貼付させた状態で、上記複数の半導体素子が互いに離間した状態が形成される。上記複数の半導体素子のそれぞれの間における上記第1表面保護シートに、第1厚みを有する樹脂層が形成される。上記複数の半導体素子のそれぞれの裏面と、上記樹脂層とを研削することにより、上記複数の半導体素子及び上記樹脂層の厚みが上記第1厚みよりも薄い第2厚みに設定される。【選択図】図1

Description

本発明は、半導体素子の製造方法に関する。
ウエーハ状の半導体基板を個々の半導体素子に個片化する技術としてステルスダイシングがある。ステルスダイシングでは、例えば、レーザ光がウェーハ状の半導体基板の分割ラインに照射され、半導体基板の内部に改質層が予め形成される。次に、改質層を起点として半導体基板が劈開され、半導体基板が個々の半導体素子に個片化される。
さらに、近年、ステルスダイシングによって半導体基板を個々の半導体素子に分割した後、個々の半導体素子の裏面を研削して改質層を除去するとともに、この裏面研削によって半導体素子の薄型化を図る技術が提供されている(例えば、特許文献1参照)。
特開2012−089730号公報
しかしながら、裏面研削の際、個々の半導体素子を支持するテープとしては、樹脂テープが用いられている。このようなテープは、樹脂製であるため柔軟である。このため、分割された半導体素子を研削している最中には半導体素子がテープ上で動き、隣接する半導体素子同士が接触し、半導体素子の角部にはクラック、半導体素子の側部にはチッピングといった損傷が発生する可能性がある。
以上のような事情に鑑み、本発明の目的は、半導体基板を個々の半導体素子に分割した後に、個々の半導体素子の裏面を研削して半導体素子の薄型化を図る方法において、半導体素子の損傷を確実に低減させる半導体素子の製造方法を提供することにある。
上記目的を達成するため、本発明の一形態に係る半導体素子の製造方法では、回路が形成された表面と、上記表面とは反対側の裏面とを有する半導体基板に対して、上記裏面の側から上記半導体基板を複数の半導体素子に分割するための処理が施される。
上記複数の半導体素子のそれぞれの回路が形成された表面に第1表面保護シートを貼付させた状態で、上記複数の半導体素子が互いに離間した状態が形成される。
上記複数の半導体素子のそれぞれの間における上記第1表面保護シートに、第1厚みを有する樹脂層が形成される。
上記複数の半導体素子のそれぞれの裏面と、上記樹脂層とを研削することにより、上記複数の半導体素子及び上記樹脂層の厚みが上記第1厚みよりも薄い第2厚みに設定される。
このような半導体素子の製造方法によれば、半導体基板を個々の半導体素子に分割した後に、個々の半導体素子の裏面を研削して半導体素子の薄型化を図った場合に、半導体素子の損傷が確実に低減する。
上記の半導体素子の製造方法においては、
上記半導体基板の上記表面に、上記第1表面保護シートを貼付し、
上記半導体基板の上記裏面にレーザ光を照射することで、上記半導体基板を分割するための改質領域を上記半導体基板の内部に形成し、
上記第1表面保護シートを上記表面保護シートの面内方向において拡張して、上記改質領域を起点として上記半導体基板を分割することにより、上記第1表面保護シートに互いに離間した上記複数の半導体素子を形成してもよい。
上記の半導体素子の製造方法においては、
上記半導体基板の上記裏面に、第2表面保護シートを接着し、
上記裏面に上記第2表面保護シートを介してレーザ光を照射することで、上記半導体基板を分割するための改質領域を上記半導体基板の内部に形成し、
上記第2表面保護シートを上記表面保護シートの面内方向において拡張して、上記改質領域を起点として上記半導体基板を分割することにより、上記第2表面保護シートに互いに離間した上記複数の半導体素子を形成し、
上記複数の半導体素子のそれぞれの上記回路が形成された上記表面に上記第1表面保護シートを接着させ、上記第2表面保護シートを上記複数の半導体素子から取り除くことにより、上記第1表面保護シートに互いに離間した上記複数の半導体素子を形成してもよい。
上記の半導体素子の製造方法においては、上記半導体基板の上記裏面から上記表面にまでダイシングブレードまたはレーザ光を貫通させることにより、上記第1表面保護シートに互いに離間した上記複数の半導体素子を形成してもよい。
上記の半導体素子の製造方法においては、
上記複数の半導体素子のそれぞれの上記回路が形成された上記表面とは反対側の上記複数の半導体素子のそれぞれの裏面に、保護膜形成用フィルム及び支持シートを有する保護膜形成用複合シートを積層させ、
上記複数の半導体素子から上記第1表面保護シートを取り除き、
上記複数の半導体素子の間に形成された上記樹脂層を個片化し、
上記支持シートから上記複数の半導体素子のいずれかをピックアップすることにより、側面が上記樹脂層で覆われ、裏面が上記保護膜形成用フィルムで覆われた半導体素子を形成してもよい。
上記の半導体素子の製造方法においては、
上記複数の半導体素子のそれぞれの上記回路が形成された上記表面とは反対側の上記複数の半導体素子のそれぞれの裏面に、フィルム状接着剤及び支持シートを有するフィルム状接着剤複合シートを積層させ、
上記複数の半導体素子から上記第1表面保護シートを取り除き、
上記支持シートから上記複数の半導体素子のいずれかをピックアップすることにより、裏面が上記フィルム状接着剤で覆われた半導体素子を形成してもよい。
上記の半導体素子の製造方法においては、上記樹脂層として、エネルギー線硬化性樹脂層を用いてもよい。
上記の半導体素子の製造方法においては、上記複数の半導体素子が互いに離間する幅は、5μm以上500μm以下であってもよい。
上記の半導体素子の製造方法においては、上記第2厚みは、5μm以上300μm以下であってもよい。
以上述べたように、本発明によれば、半導体素子の損傷を低減させる半導体素子の製造方法が提供される。
本実施形態の半導体素子の製造方法を説明する模式的断面図である。 本実施形態の半導体素子の製造方法を説明する模式的断面図である。 本実施形態の半導体素子の製造方法を説明する模式的断面図である。 本実施形態の半導体素子の製造方法を説明する模式的断面図である。 本実施形態の半導体素子の製造方法の変形例1を説明する模式的断面図である。 本実施形態の半導体素子の製造方法の変形例2を説明する模式的断面図である。 本実施形態の半導体素子の製造方法の変形例2を説明する模式的断面図である。 本実施形態の半導体素子の製造方法の変形例3を説明する模式的断面図である。
以下、図面を参照しながら、本実施形態に係る半導体素子の製造方法を説明する。各図面には、XYZ軸座標が導入される場合がある。また、同一の部材または同一の機能を有する部材には同一の符号を付す場合があり、その部材を説明した後には適宜説明を省略する場合がある。
[半導体素子の製造方法]
図1(a)〜図4は、本実施形態の半導体素子の製造方法を説明する模式的断面図である。
図1(a)に示すように、接着剤面60aと、接着剤面60aとは反対側の非接着剤面60bとを有するバックグラインドテープ60(第1表面保護シート)に、半導体基板8が貼付される。この段階での半導体基板8は、個片化される前のウェーハ状の半導体基板である。半導体基板8においては、単結晶のシリコン基板にウェーハプロセスによってどちらか一方の主面に回路素子が形成されている。例えば、半導体基板8は、回路素子が形成された表面8aと、表面8aとは反対側であって研削対象となる裏面8bとを有する。
回路素子としては、トランジスタ、メモリ等を含むIC(Integrated Circuit)、またはLSI(Large Scale Integration)等が適用される。半導体基板8の表面8aには、回路素子に電気的に接続された外部接続端子が設けられてもよい。外部接続端子としては、例えば、電極パッド、バンプ等があげられる。
バックグラインドテープ60の接着剤面60aには、半導体基板8の表面8aが貼付される。また、バックグラインドテープ60の周縁部には、図示されていないリングフレームが接着されている。
半導体基板8の表面8aから裏面8bにまで延びる1点破線は、半導体基板8を個々の半導体素子に画定するとともに、半導体基板8を個々の半導体素子に分割する分割ライン8dである。例えば、X軸方向には複数の分割ライン8dが延在し、Y軸方向にも複数の分割ライン8d(図示せず)が延在している。Z軸方向から半導体基板8を上面視した場合、分割ライン8dは、X軸方向及びY軸方向に延在され、基板面内で格子状に設定される。
次に、図1(b)に示すように、半導体基板8の裏面8bの側から半導体基板8を複数の半導体素子に分割するための処理が施される。
例えば、半導体基板8の表面8aにバックグラインドテープ60を貼付した状態で、半導体基板8の裏面8bにレーザ光源90を対向させ、半導体基板8の裏面8bの側から分割ライン8dの位置にレーザ光91が照射される。レーザ光91は、半導体基板8に対して光透過性を有し、分割ライン8dに沿って走査される。レーザ光91は、例えば、YAG、ルビー等の固体レーザ、またはアルゴンイオンレーザー等の気体レーザがあげられる。また、レーザ光91が1つの分割ライン8dに走査される回数は、1回でもよく、複数回であってもよい。
これにより、半導体基板8の内部には、分割ライン8dの位置に半導体基板8を分割するための改質領域8mが形成される。改質領域8mは、例えば、半導体基板8の主成分が単結晶シリコンの場合、局所的に溶融、再固化された溶融処理領域である。改質領域8mは、改質領域8mの周辺部よりも低い強度を有する。
次に、バックグラインドテープ60がバックグラインドテープ60における面内方向(X軸方向及びY軸方向)に拡張されて、改質領域8mを起点として半導体基板8が劈開される。これにより、分割ライン8dを基準に半導体基板8が分割される。改質領域8mは、分割ライン8dに沿って連続的に形成されている。このため、バックグラインドテープ60を拡張すると、分割ライン8dを境に半導体基板8が容易に劈開される。
これにより、図1(c)に示すように、バックグラインドテープ60に互いに離間した複数の半導体素子80が形成される。半導体素子80をZ軸方向から上面視した外形は、例えば、矩形である。複数の半導体素子80が面内方向において互いに離間する幅W1は、特に限定されず、例えば、5μm以上500μm以下であり、好ましくは、10μm以上450μm以下であり、より好ましくは、50μm以上350μm以下、さらにより好ましくは、100μm以上300μm以下である。
バックグラインドテープ60の拡張前後における面内方向での延伸率は、特に限定されず、例えば、20%以上500%以下であり、好ましくは、30%以上450%以下より好ましくは、40%以上400%以下である。複数の半導体素子80のそれぞれの回路が形成された表面80aには、バックグラインドテープ60が貼付された状態が維持される。
次に、図2(a)に示すように、複数の半導体素子80が互いに離間した状態が維持されたまま、複数の半導体素子80のそれぞれの間のバックグラインドテープ60に、厚みD1(第1厚み)を有する樹脂層50が形成される。
例えば、粘性を有する樹脂層50が付設された樹脂テープが複数の半導体素子80のそれぞれの裏面80bに樹脂層50が接触するように貼付され、樹脂層50を介して樹脂テープに機械的圧力がかけられることにより、樹脂層50が複数の半導体素子80のそれぞれの間、複数の半導体素子80のそれぞれの裏面80b、及び複数の半導体素子80のそれぞれの側面80wに転写される。樹脂テープに機械的圧力をかける際には、樹脂層50の段差被覆性を高めるために、樹脂テープが適宜加熱されてもよい。この際、複数の半導体素子80が置かれる雰囲気は、減圧雰囲気でもよい。
あるいは転写以外の手法として、ラミネート法、ポッティング法、スピンコート法等により、複数の半導体素子80のそれぞれの間、複数の半導体素子80のそれぞれの裏面80b、及び複数の半導体素子80のそれぞれの側面80wに、液状の樹脂層50が塗布されてもよい。
また、樹脂層50を転写または塗布するときの幅W1については、幅W1よりも一旦広い幅W1'に設定して転写または塗布を実行し、転写または塗布が完了した後、幅W1'を幅W1に戻してもよい。
続けて、加熱、または光照射、電子線照射等のエネルギー線照射によって樹脂層50が硬化される。樹脂層50を加熱によって硬化する場合、バックグラインドテープ60の熱劣化が懸念される場合は、樹脂層50として、熱硬化性樹脂よりもエネルギー線硬化性樹脂を用いたほうがより好ましい。
次に、図2(b)に示すように、研削冶具500を用いて、複数の半導体素子80のそれぞれの裏面80bと、樹脂層50とが研削される。例えば、研削冶具500を複数の半導体素子80のそれぞれの裏面80b及び樹脂層50に当接しながら、研削冶具500を自転及び面内方向に移動させ、複数の半導体素子80のそれぞれの裏面80bと、樹脂層50とが研削される。
これにより、複数の半導体素子80のそれぞれと、樹脂層50とが研削されて、図2(c)に示すように、半導体素子80の厚みと、樹脂層50の厚みとが略同じに構成された構造体が得られる。ここで、複数の半導体素子80及び樹脂層50の厚みは、厚みD1よりも薄い厚みD2(第2厚み)に設定される。厚みD2は、特に限定されず、例えば、5μm以上300μm以下であり、好ましくは、7μm以上250μm以下であり、より好ましくは、10μm以上200μm以下であり、さらにより好ましくは、15μm以上150μm以下である。
次に、図3(a)に示すように、複数の半導体素子80のそれぞれの回路が形成された表面80aとは反対側の半導体素子80の裏面80bに、保護膜形成用複合シート1が貼付される。保護膜形成用複合シート1は、隣接する半導体素子80間の樹脂層50にも接着される。
保護膜形成用複合シート1は、ダイシングテープである支持シート10と、半導体素子80を保護する保護膜形成用フィルム13とを有する。さらに、支持シート10は、基材11と、粘着剤層12とを有する。保護膜形成用フィルム13は、支持シート10よりも半導体素子80側に配置される。粘着剤層12は、基材11よりも半導体素子80側に配置される。
保護膜形成用複合シート1の複数の半導体素子80への貼付工程においては、複数の半導体素子80のそれぞれの裏面80bに、支持シート10と保護膜形成用フィルム13とが一体となった保護膜形成用複合シート1が一括で貼付されてもよく、あるいは、複数の半導体素子80のそれぞれの裏面80bに保護膜形成用フィルム13が予め積層されて、続いて、支持シート10が順に積層されてもよい。
次に、図3(b)に示すように、バックグラインドテープ60が複数の半導体素子80のそれぞれ及び樹脂層50から剥がされ、バックグラインドテープ60が複数の半導体素子80のそれぞれ及び樹脂層50から取り除かれる。すなわち、バックグラインドテープ60に代わり、複数の半導体素子80と樹脂層50とが一体となった構造体が保護膜形成用複合シート1によって支持される。
次に、図3(c)に示すように、ダイシングライン80dに沿った、ダイシング刃またはレーザ光による切削手法により、複数の半導体素子80の間に形成された樹脂層50と、その樹脂層50下の保護膜形成用フィルム13とが切断される。これにより、複数の半導体素子80と樹脂層50とが一体となった構造体は、側面80wに樹脂層50が形成され、裏面80bに保護膜形成用フィルム13が形成された半導体素子80に個片化される。
次に、図4に示すように、支持シート10を介して複数の半導体素子80のいずれかが突上ピン501で突き上げられ、突き上げられた半導体素子80の裏面80bがコレット502によって支持される。半導体素子80が突上ピン501で突き上げられる前には、保護膜形成用フィルム13に対する支持シート10の粘着力を低下させる処理が施されてもよい。例えば、粘着剤層12がエネルギー線照射により粘着性が低下する成分を含む場合は、必要に応じて粘着剤層12にエネルギー線が照射される。
次に、側面80wが樹脂層50で覆われ、裏面80bが保護膜形成用フィルム13で覆われた半導体素子80が支持シート10から離れるようにコレット502によってピックアップされる。この後、半導体素子80は、コレット502等により所定の場所に搬送され、必要に応じて、半導体素子80に実装工程等の後工程が施される。
[作用効果]
本実施形態によれば、複数の半導体素子80のそれぞれの裏面80bを研削する前に、隣接する半導体素子80間に幅W1が形成され、隣接する半導体素子80間に樹脂層50が形成される(図2(a))。従って、バックグランンドテープ60が樹脂製であって柔軟性を有していても、分割された半導体素子80を研削する最中には(図2(b))、半導体素子80がバックグランンドテープ60上で動きにくくなる。これは、半導体素子80の側面80wが樹脂層50によって支持され、バックグランンドテープ60上で、複数の半導体素子80のそれぞれが固定されているためである。
これにより、隣接する半導体素子80同士は、研削中に互いに接触することがなく、半導体素子80の角部にクラックが発生しにくくなる。
さらに、半導体素子80は、樹脂層50の当初の厚みD1よりもさらに薄い厚みD2にまで研削される。従って、研削初期の段階で、仮に裏面80b近傍の半導体素子80の側面80wにチッピンングが発生したとしても、このチッピング部分は、研削によって削り取られる。
このように、本実施形態によれば、半導体基板8を個々の半導体素子80に分割し、半導体素子80の裏面80bを研削して半導体素子80の薄型化を図っても、半導体素子80には損傷が起きにくくなっている。
半導体装置の製造方法は、上記の製造方法に限らず、以下に示される製造方法であってもよい。
[変形例1]
図5(a)〜図5(c)は、本実施形態の半導体素子の製造方法の変形例1を説明する模式的断面図である。
例えば、図2(c)に示した状態の後、すなわち、半導体素子80の裏面80bと、樹脂層50との研削が終了した後、図5(a)に示すように、複数の半導体素子80のそれぞれの裏面80bに、フィルム状接着剤複合シート2が貼付される。フィルム状接着剤複合シート2は、隣接する半導体素子80間の樹脂層50にも接着される。
フィルム状接着剤複合シート2は、支持シート10と、フィルム状接着剤14とを有する。フィルム状接着剤14は、支持シート10よりも半導体素子80側に配置される。フィルム状接着剤14は、硬化性の接着剤であり、加熱、またはエネルギー線照射によって硬化される。
フィルム状接着剤複合シート2の複数の半導体素子80への貼付工程においては、複数の半導体素子80のそれぞれの裏面80bに、支持シート10とフィルム状接着剤14とが一体となったフィルム状接着剤複合シート2が一括で貼付されてもよく、複数の半導体素子80のそれぞれの裏面80bにフィルム状接着剤14が予め積層されて、続いて、支持シート10が順に積層されてもよい。
次に、図5(b)に示すように、バックグラインドテープ60が複数の半導体素子80のそれぞれ及び樹脂層50から取り除かれる。すなわち、バックグラインドテープ60に代わり、複数の半導体素子80と樹脂層50とが一体となった構造体がフィルム状接着剤複合シート2によって支持される。
次に、図5(c)に示すように、支持シート10を介して複数の半導体素子80のいずれかが突上ピン501を用いて突き上げられる。この際、フィルム状接着剤14は、突上ピン501によって突き上げられるせん断力によって裏面80bに接着した部分が選択的に切断される。さらに、半導体素子80の側面80wに対する樹脂層50の密着力は、フィルム状接着剤14の半導体素子80の裏面80bに対する樹脂層50の密着力よりも弱く、突上ピン501によるせん断力によって樹脂層50が半導体素子80の側面80wから剥離する。
これにより、複数の半導体素子80と樹脂層50とが一体となった構造体は、裏面80bにフィルム状接着剤14が形成され、側面80wが露出した半導体素子80に個片化される。また、突き上げられた半導体素子80の裏面80bは、コレット502によって支持される。
次に、裏面80bがフィルム状接着剤14で覆われた半導体素子80が支持シート10から離れるようにコレット502によってピックアップされる。この後、半導体素子80は、コレット502等により所定の場所に搬送され、必要に応じて、半導体素子80に実装工程等の後工程が施される。
[作用効果]
変形例1においては、上記の作用効果に加えて、さらに次の作用効果を奏する。
変形例1によれば、上記の作用効果のほか、保護膜形成用複合シート1に代えてフィルム状接着剤複合シート2を用いている。これにより、突上ピン501によるせん断力により、フィルム状接着剤14を切断できる。すなわち、ダイシング刃、レーザ光等によって樹脂層50及び保護膜形成用フィルム13を切断する工程を設けることなく、裏面80bにフィルム状接着剤14が形成された半導体素子80を形成することができる。
[変形例2]
図6(a)〜図7(b)は、本実施形態の半導体素子の製造方法の変形例2を説明する模式的断面図である。
図6(a)に示すように、接着剤面61aと、接着剤面61aとは反対側の非接着剤面61bとを有する保護テープ61(第2表面保護シート)に、半導体基板8が貼付される。保護テープ61は、レーザ光等に対して透過性を有する。例えば、保護テープ61の接着剤面61aに、半導体基板8の裏面8bが貼付される。また、保護テープ61の周縁部には、図示されていないリングフレームが接着されている。また、半導体基板8及び保護テープ61は、図示しない支持台に載置されている。
次に、図6(b)に示すように、半導体基板8の裏面8bに保護テープ61を貼付した状態で、半導体基板8の裏面8bにレーザ光源90を対向させる。続いて、保護テープ61を介して半導体基板8の裏面8bの側から分割ライン8dの位置にレーザ光91が照射される。これにより、半導体基板8の内部には、分割ライン8dの位置に半導体基板8を分割するための改質領域8mが形成される。
次に、保護テープ61が保護テープ61における面内方向に拡張されて、改質領域8mを起点として半導体基板8が劈開される。これにより、分割ライン8dを基準に半導体基板8が分割される。
これにより、図6(c)に示すように、保護テープ61に互いに離間した複数の半導体素子80が形成される。複数の半導体素子80が面内方向において互いに離間する幅は、幅W1である。
次に、図7(a)に示すように、複数の半導体素子80のそれぞれの表面80aにバックグラインドテープ60が接着され、続いて、図7(b)に示すように、保護テープ61が複数の半導体素子80から取り除かれる。これにより、複数の半導体素子80は、バックグラインドテープ60に支持されて、バックグラインドテープ60に互いに離間した複数の半導体素子80が形成される。
図7(b)に示す状態からは、例えば、図2(a)〜図4までの処理がなされ、または、図5(a)〜図5(c)の処理がなされる。
[作用効果]
変形例2においては、上記の作用効果に加えて、さらに次の作用効果を奏する。
変形例2においては、半導体基板8を劈開・分割する際に、バックグラインドテープ60に代えて、保護テープ61が用いられる。この場合、例えば、バックグラインドテープ60の材料として剛性が高い材料が選択され、保護テープ61の材料としては、バックグラインドテープ60よりも剛性が弱く伸縮性に優れた材料が選択される。
つまり、半導体基板8を劈開・分割する工程では、伸縮性に優れた保護テープ61が適用され、保護層50のダイシング工程では、バックグラインドテープ60が適用される。バックグラインドテープ60は、半導体素子80及び保護層50の研削時に優れた剛性を有し、ダイシング性にも優れる。
このような方法によれば、半導体基板8の分割工程及び保護層50のダイシング工程のそれぞれに適したテープを選択することにより、それぞれの処理を最適に処理することができる。
[変形例3]
図8(a)及び図8(b)は、本実施形態の半導体素子の製造方法の変形例3を説明する模式的断面図である。
半導体基板8の分割は、改質領域8mを形成してからのバックグラインドテープ60を拡張する手法に限らない。例えば、半導体基板8の裏面8bから表面8aにまでダイシングブレードまたはレーザ光を貫通させることにより、バックグラインドテープ60に互いに離間した複数の半導体素子80を形成してもよい。
例えば、図8(a)に示すように、半導体基板8の分割ライン8dにダイシングブレード503で切り込みを入れ、半導体基板8をダイシングブレード503で切断することにより半導体基板8を分割してもよい。
あるいは、図8(b)に示すように、レーザ光源504から出射されたレーザ光505を分割ライン8dに沿って照射し、半導体基板8をレーザ光505で切断することにより半導体基板8を分割してもよい。
また、必要に応じて、ダイシングブレード503またはレーザ光505で半導体基板8を切断した後に、バックグラインドテープ60を拡張し、個々の半導体素子80間の距離を調整してもよい。
この後は、図8(a)または図8(b)に示す状態からは、例えば、図2(a)〜図4までの処理がなされ、または、図5(a)〜図5(c)の処理がなされる。
[作用効果]
図8(a)に示すダイシングブレード503を用いた場合は、ダイシングブレード503が所定の幅を有するため、ダイシングブレード503での切断が終了した後に、劈開工程なしで個々の半導体素子80間が所定の距離を隔てる。また、レーザ光505を用いた場合は、レーザ光505の走査により、劈開工程なしで、個々の半導体素子80間が所定の距離を隔てる。
バックグラインドテープ60は、伸縮性よりも剛性に優れた材料で構成され、ダイシングブレード503またはレーザ光505により損傷を受けにくくなっている。これにより、バックグラインドテープ60上で半導体基板8が確実に研削される。特に、伸縮性よりも剛性を優先させたバックグラインドテープ60では、ダイシングブレード503またはレーザ光505による切断中、バックグラインドテープ60の中央部での垂れ下がりが少なく、半導体基板8を平坦に保持する。
このように、伸縮性よりも剛性を優先させたバックグラインドテープ60を用いる場合に変形例3は有効である。
本実施形態で用いられる各部材の材料は、以下の通りである。
[樹脂層]
樹脂層50は、重合体成分(A)及び熱硬化性成分(B)を含有する熱硬化性樹脂組成物等があげられる。
重合体成分(A)としては、例えば、アクリル系樹脂((メタ)アクリロイル基を有する樹脂)、ポリエステル、ウレタン系樹脂(ウレタン結合を有する樹脂)、アクリルウレタン樹脂、シリコーン系樹脂(シロキサン結合を有する樹脂)、ゴム系樹脂(ゴム構造を有する樹脂)、フェノキシ樹脂、及び熱硬化性ポリイミド等が挙げられ、アクリル系樹脂が好ましい。
熱硬化性成分(B)としては、例えば、エポキシ系熱硬化性樹脂、熱硬化性ポリイミド、ポリウレタン、不飽和ポリエステル、及びシリコーン樹脂等があげられ、エポキシ系熱硬化性樹脂が好ましい。
[バックグラインドテープ]
バックグラインドテープは、基材と、基材の少なくとも一方の面側に設けられた緩衝層と、基材の他方の面側に設けられた粘着剤層とを含む積層体からなる。
基材の材質としては、上記物性を満たすものであれば特に限定されず、種々の樹脂フィルムを用いることができる。ここで、23℃におけるヤング率が1000MPa以上の基材として、たとえばポリエチレンテレフタレート、ポリエチレンナフタレート、ポリブチレンテレフタレート、全芳香族ポリエステル等のポリエステル、ポリイミド、ポリアミド、ポリカーボネート、ポリアセタール、変性ポリフェニレンオキシド、ポリフェニレンスルフィド、ポリスルホン、ポリエーテルケトン、二軸延伸ポリプロピレン等の樹脂フィルムがあげられる。
緩衝層は、エネルギー線重合性化合物を含む緩衝層形成用組成物から形成される層、または、ポリオレフィン樹脂フィルムを含む層であることが好ましい。
粘着剤層の材質は、例えば、アクリル系粘着剤、ウレタン系粘着剤、ゴム系粘着剤、シリコーン系粘着剤等から形成されるが、アクリル系粘着剤が好ましい。
[保護膜形成用複合シート]
保護膜形成用複合シートは、支持シートと、保護膜形成用フィルムとを有する。支持シートは、基材と、粘着剤層とを有する。
[基材]
基材は、シート状、またはフィルム状であり、その構成材料としては、例えば、各種樹脂があげられる。
樹脂としては、以下のものがあげられる。例えば、低密度ポリエチレン(LDPE)、直鎖低密度ポリエチレン(LLDPE)、高密度ポリエチレン(HDPE)等のポリエチレン;ポリプロピレン、ポリブテン、ポリブタジエン、ポリメチルペンテン、ノルボルネン樹脂等のポリエチレン以外のポリオレフィン;エチレン−酢酸ビニル共重合体、エチレン−(メタ)アクリル酸共重合体、エチレン−(メタ)アクリル酸エステル共重合体、エチレン−ノルボルネン共重合体等のエチレン系共重合体(モノマーとしてエチレンを用いて得られた共重合体);ポリ塩化ビニル、塩化ビニル共重合体等の塩化ビニル系樹脂(モノマーとして塩化ビニルを用いて得られた樹脂);ポリスチレン;ポリシクロオレフィン;ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリブチレンテレフタレート、ポリエチレンイソフタレート、ポリエチレン−2,6−ナフタレンジカルボキシレート、すべての構成単位が芳香族環式基を有する全芳香族ポリエステル等のポリエステル;2種以上のポリエステルの共重合体;ポリ(メタ)アクリル酸エステル;ポリウレタン;ポリウレタンアクリレート;ポリイミド;ポリアミド;ポリカーボネート;フッ素樹脂;ポリアセタール;変性ポリフェニレンオキシド;ポリフェニレンスルフィド;ポリスルホン;ポリエーテルケトン等があげられる。
また、樹脂としては、例えば、ポリエステルとそれ以外の樹脂との混合物等のポリマーアロイもあげられる。ポリエステルとそれ以外の樹脂とのポリマーアロイは、ポリエステル以外の樹脂の量が比較的少量であるものが好ましい。また、樹脂としては、例えば、ここまでに例示した樹脂の1種または2種以上が架橋した架橋樹脂;ここまでに例示した樹脂の1種または2種以上を用いたアイオノマー等の変性樹脂もあげられる。
本明細書において、「(メタ)アクリル酸」とは、「アクリル酸」及び「メタクリル酸」の両方を包含する概念とする。(メタ)アクリル酸と類似の用語についても同様である。
基材を構成する樹脂は、1種のみでもよいし、2種以上でもよい。2種以上である場合、それらの組み合わせ及び比率は任意に選択できる。基材は1層(単層)からなるものでもよいし、2層以上の複数層からなるものでもよい。複数層からなる場合、これら複数層は、互いに同一でも異なっていてもよく、これら複数層の組み合わせは特に限定されない。
[粘着剤層]
粘着剤層は、シート状又はフィルム状であり、粘着剤を含有する。粘着剤としては、例えば、アクリル系樹脂、ウレタン系樹脂、ゴム系樹脂、シリコーン系樹脂、エポキシ系樹脂、ポリビニルエーテル、ポリカーボネート、エステル系樹脂等の粘着性樹脂があげられ、アクリル系樹脂が好ましい。
「粘着性樹脂」とは、粘着性を有する樹脂と、接着性を有する樹脂と、の両方を含む概念である。例えば、樹脂自体が粘着性を有するものだけでなく、添加剤等のほかの成分との併用により粘着性を示す樹脂や、熱又は水等のトリガーの存在によって接着性を示す樹脂等も含む。
粘着剤層は1層(単層)からなるものでもよいし、2層以上の複数層からなるものでもよい。複数層からなる場合、これら複数層は、互いに同一でも異なっていてもよく、これら複数層の組み合わせは特に限定されない。
粘着剤層は、エネルギー線硬化性粘着剤を用いて形成されたものでもよいし、非エネルギー線硬化性粘着剤を用いて形成されたものでもよい。エネルギー線硬化性の粘着剤を用いて形成された粘着剤層は、硬化前及び硬化後での物性を、容易に調節できる。
[保護膜形成用フィルム]
保護膜形成用フィルムは、エネルギー線硬化性を有するフィルムである。保護膜形成用フィルムとしては、例えば、エネルギー線硬化性成分(a)を含有するものがあげられ、さらに、エネルギー線硬化性基を有しない重合体(b)、及び帯電防止剤(j)を含有するものが好ましい。
エネルギー線硬化性成分(a)としては、例えば、エネルギー線硬化性基を有する、重量平均分子量が80000〜2000000の重合体(a1)、及びエネルギー線硬化性基を有する、分子量が100〜80000の化合物(a2)があげられる。重合体(a1)は、その少なくとも一部が、後述する架橋剤(f)によって架橋されたものであってもよいし、架橋されていないものであってもよい。
重合体(a1)としては、例えば、他の化合物が有する基と反応可能な官能基を有するアクリル系重合体(a11)と、前記官能基と反応する基、及びエネルギー線硬化性二重結合等のエネルギー線硬化性基を有するエネルギー線硬化性化合物(a12)と、が重合してなるアクリル系樹脂(a1−1)があげられる。
アクリル系重合体(a11)としては、例えば、官能基を有するアクリル系モノマーと、官能基を有しないアクリル系モノマーと、が共重合してなるものがあげられる。これらモノマー以外に、さらにアクリル系モノマー以外のモノマー(非アクリル系モノマー)が共重合したものであってもよい。また、アクリル系重合体(a11)は、ランダム共重合体であってもよいし、ブロック共重合体であってもよい。
エネルギー線硬化性化合物(a12)は、アクリル系重合体(a11)が有する官能基と反応可能な基として、イソシアネート基、エポキシ基及びカルボキシ基からなる群より選択される1種又は2種以上を有するものが好ましく、前記基としてイソシアネート基を有するものがより好ましい。エネルギー線硬化性化合物(a12)は、例えば、前記基としてイソシアネート基を有する場合、このイソシアネート基が、前記官能基として水酸基を有するアクリル系重合体(a11)のこの水酸基と容易に反応する。
化合物(a2)が有するエネルギー線硬化性基としては、エネルギー線硬化性二重結合を含む基があげられる。好ましいものとしては、(メタ)アクリロイル基、ビニル基等があげられる。化合物(a2)は、上記の条件を満たすものであれば、特に限定されない。但し、エネルギー線硬化性基を有する低分子量化合物、エネルギー線硬化性基を有するエポキシ樹脂、エネルギー線硬化性基を有するフェノール樹脂等があげられる。
重合体(b)としては、例えば、アクリル系重合体、フェノキシ樹脂、ウレタン樹脂、ポリエステル、ゴム系樹脂、アクリルウレタン樹脂、ポリビニルアルコール(PVA)、ブチラール樹脂、ポリエステルウレタン樹脂等があげられる。
帯電防止剤(j)は、保護膜形成フィルムの表面抵抗率を所望の値に調節することができるものであれば良く、特に限定されない。例えば、アニオン系界面活性剤系帯電防止剤、カチオン系界面活性剤系帯電防止剤、ノニオン系界面活性剤系帯電防止剤、両イオン系界面活性剤系帯電防止剤、及び、非イオン系界面活性剤系帯電防止剤からなる群から選択される少なくとも1種などがあげられる。
保護膜形成用フィルムは、充填材(d)を含有することにより、保護膜形成用フィルムを硬化して得られた保護膜の熱膨張係数の調整が容易となる。その結果、この熱膨張係数を保護膜の形成対象物に対して最適化することで、半導体素子のパッケージの信頼性がより向上する。また、保護膜形成用フィルムが充填材(d)を含有することにより、保護膜の吸湿率を低減したり、放熱性を向上させたりすることもできる。
充填材(d)としては、例えば、熱伝導性材料からなるものがあげられる。充填材(d)は、有機充填材及び無機充填材のいずれでもよいが、無機充填材であることが好ましい。好ましい無機充填材としては、例えば、シリカ、アルミナ、タルク、炭酸カルシウム、チタンホワイト、ベンガラ、炭化ケイ素、窒化ホウ素等の粉末;これら無機充填材を球形化したビーズ;これら無機充填材の表面改質品;これら無機充填材の単結晶繊維;ガラス繊維等があげられる。
[フィルム状接着剤]
フィルム状接着剤は、その構成材料を含有した接着剤組成物から形成できる。好ましい接着剤組成物としては、例えば、重合体成分(a)及びエポキシ系熱硬化性樹脂(b)を含有する組成物があげられる。
重合体成分(a)としては、例えば、アクリル系樹脂(例えば、(メタ)アクリロイル基を有する樹脂)、ポリエステル、ウレタン系樹脂(例えば、ウレタン結合を有する樹脂)、アクリルウレタン樹脂、シリコーン系樹脂(例えば、シロキサン結合を有する樹脂)、ゴム系樹脂(例えば、ゴム構造を有する樹脂)、フェノキシ樹脂、熱硬化性ポリイミド等があげられ、アクリル系樹脂が好ましい。
エポキシ系熱硬化性樹脂(b)は、エポキシ樹脂(b1)及び熱硬化剤(b2)からなる。
エポキシ樹脂(b1)としては、公知のものがあげられ、例えば、多官能系エポキシ樹脂、ビフェニル化合物、ビスフェノールAジグリシジルエーテル及びその水添物、オルソクレゾールノボラックエポキシ樹脂、ジシクロペンタジエン型エポキシ樹脂、ビフェニル型エポキシ樹脂、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、フェニレン骨格型エポキシ樹脂等、2官能以上のエポキシ化合物があげられる。
熱硬化剤(b2)としては、例えば、1分子中にエポキシ基と反応し得る官能基を2個以上有する化合物があげられる。前記官能基としては、例えば、フェノール性水酸基、アルコール性水酸基、アミノ基、カルボキシ基、酸基が無水物化された基等があげられ、フェノール性水酸基、アミノ基、又は酸基が無水物化された基であることが好ましく、フェノール性水酸基又はアミノ基であることがより好ましい。
フィルム状接着剤は、充填材(d)を含有することにより、その熱膨張係数の調整が容易となり、この熱膨張係数をフィルム状接着剤の貼付対象物に対して最適化することで、半導体素子のパッケージの信頼性がより向上する。また、フィルム状接着剤は、充填材(d)を含有することにより、硬化後のフィルム状接着剤の吸湿率を低減したり、放熱性を向上させたりすることもできる。
充填材(d)は、有機充填材及び無機充填材のいずれでもよいが、無機充填材であることが好ましい。好ましい無機充填材としては、例えば、シリカ、アルミナ、タルク、炭酸カルシウム、チタンホワイト、ベンガラ、炭化ケイ素、窒化ホウ素等の粉末;これら無機充填材を球形化したビーズ;これら無機充填材の表面改質品;これら無機充填材の単結晶繊維;ガラス繊維等があげられる。
[保護テープ]
保護テープ61は、基材及び粘着剤層からなる。
基材は、その構成材料は、特に限定はされず、樹脂系の材料を主材とするフィルムから構成される。そのフィルムの具体例として、低密度ポリエチレン(LDPE)フィルム、直鎖低密度ポリエチレン(LLDPE)フィルム、高密度ポリエチレン(HDPE)フィルム等のポリエチレンフィルム、ポリプロピレンフィルム、ポリブテンフィルム、ポリブタジエンフィルム、ポリメチルペンテンフィルム、エチレン−ノルボルネン共重合体フィルム、ノルボルネン樹脂フィルム等のポリオレフィン系フィルム;ポリ塩化ビニルフィルム、塩化ビニル共重合体フィルム等のポリ塩化ビニル系フィルム;ポリエチレンテレフタレートフィルム、ポリブチレンテレフタレートフィルム等のポリエステル系フィルム;ポリウレタンフィルム;ポリイミドフィルム;アイオノマー樹脂フィルム;エチレン−酢酸ビニル共重合体フィルム、エチレン−(メタ)アクリル酸共重合体フィルム、エチレン−(メタ)アクリル酸エステル共重合体フィルム等のエチレン系共重合フィルム;ポリスチレンフィルム、ポリカーボネートフィルム;フッ素樹脂フィルム;ならびにこれらの樹脂の水添加物及び変性物を主材とするフィルムなどがあげられる。またこれらの架橋フィルム、共重合体フィルムも用いられる。上記の基材2は1種単独でもよいし、さらにこれらを2種類以上組み合わせた積層フィルムであってもよい。
粘着剤層は、アクリル系重合体(A)、エネルギー線重合性化合物(B)及び粘着付与樹脂(C)などを含有する粘着剤組成物から形成される。
以下、実施例等により本実施形態をさらに具体的に説明するが、本発明の範囲はこれらの実施例等に限定されるものではない。
[実施例1]
半導体素子は、バックグラインドテープの半導体基板への貼付、改質領域の形成、バックグラインドテープの拡張、樹脂層の形成、樹脂層及び半導体基板の研削、保護膜形成用複合シートの貼付、ダイシング、ピックアップの順で作製した。
[バックグラインドテープの半導体基板への貼付]
(バックグラインドテープ(第1表面保護シート))
バックグラインドテープとしては、緩衝層/基材/粘着剤層の積層型のバックグラインドテープを用いた。
バックグラインドテープの基材としては、両面易接着層付PETフィルム(東洋紡社製 コスモシャインA4300、厚み:50μm、23℃におけるヤング率:2550MPa)を用いた。
緩衝層の調整として、まず、ウレタンアクリレート系オリゴマーの合成を行った。ポリカーボネートジオールと、イソホロンジイソシアネートとを反応させて得られた末端イソシアネートウレタンプレポリマーに、2−ヒドロキシエチルアクリレートを反応させて、重量平均分子量(Mw)が約5000のウレタンアクリレート系オリゴマー(UA−1)を得た。
次に、ウレタンアクリレート系オリゴマー(UA−1)50質量部、イソボルニルアクリレート(IBXA)30質量部、テトラヒドロフルフリルアクリレート(THFA)40質量部、及び、ジペンタエリスリトールヘキサアクリレート(DPHA)15質量部を配合し、さらに光重合開始剤としての2−ヒドロキシ−2−メチル−1−フェニル−プロパン−1−オン(BASFジャパン社製、製品名「イルガキュア1173」)1.0質量部を配合し、緩衝層を調製した。
粘着剤層の調整として、まず、n−ブチルアクリレート(BA)52質量部、メチルメタクリレート(MMA)20質量部、及び2−ヒドロキシエチルアクリレート(2HEA)28質量部を共重合して得たアクリル系重合体に、アクリル系重合体の全水酸基のうち90モル%の水酸基に付加するように、2−メタクリロイルオキシエチルイソシアネート(MOI)を反応させて、エネルギー線硬化性のアクリル系樹脂(Mw:50万)を得た。
このエネルギー線硬化性のアクリル系樹脂100質量部に、エネルギー線硬化性化合物である多官能ウレタンアクリレートを6質量部、イソシアネート系架橋剤(東ソー社製、製品名「コロネートL」)を1質量部、光重合開始剤としてビス(2,4,6−トリメチルベンゾイル)フェニルフォスフィンオキシドを1質量部配合し、メチルエチルケトンで希釈し、固形分濃度32質量%の粘着剤組成物の塗工液を調製した。
(粘着テープの作製)
剥離シート(リンテック社製、商品名「SP−PET381031」)の剥離処理面に、上記で得た粘着剤組成物の塗工液を塗工し、加熱乾燥させて、剥離シート上に厚さが30μmの粘着剤層を形成した。
また、別の剥離シート(リンテック社製、商品名「SP−PET381031」)の剥離処理面に、緩衝層形成用組成物を塗布し、塗布膜を形成した。次いで、この塗布膜に対して、紫外線を照射し、塗布膜を半硬化して厚さが53μmの緩衝層形成膜を形成した。
なお、上記の紫外線照射は、ベルトコンベア式紫外線照射装置(アイグラフィックス社製、装置名「US2−0801」)及び高圧水銀ランプ(アイグラフィックス社製、装置名「H08−L41」) を使用し、ランプ高さ230mm、出力80mW/cm、光線波長365nmの照度90mW/cm、照射量50mJ/cmの照射条件下にて行った。
そして、形成した緩衝層形成膜の表面と、基材とを貼り合わせ、緩衝層形成膜上の剥離シート側から再度紫外線を照射して、当該緩衝層形成膜を完全に硬化させ、厚さ53μmの緩衝層を形成した。なお、上記の紫外線照射は、上述の紫外線照射装置及び高圧水銀ランプを使用し、ランプ高さ220mm、換算出力120mW/cm、光線波長365nmの照度160mW/cm、照射量350mJ/cmの照射条件下にて行った。
その後、基材の緩衝層が形成された面の反対面に、粘着剤層を貼り合わせ、半導体加工用粘着テープを作製した。
(半導体基板)
半導体基板として、直径12インチ、厚み775μmのシリコンウェーハを用いた。このシリコンウェーハにバックグラインドテープをバックグラインド用テープラミネーター(リンテック社製、装置名「RAD−3510F/12」)を用いて、常温(25℃)及び50℃に加熱したテーブル上で貼付した。
[改質領域の形成]
バックグラインドテープをシリコンウェーハに貼付した状態で、シリコンウェーハの裏面にシリコンウェーハの分割ラインに沿って、レーザーソー(ディスコ社製、装置名「DFL7361」)を用いて、レーザ光を照射した。この照射によって、シリコンウェーハに格子状の改質領域を形成した。
[バックグラインドテープの拡張]
バックグラインドテープを面内方向に拡張して、改質領域を起点としてシリコンウェーハを劈開・分割した。バックグラインドテープの面内方向での延伸率は、200%にした。シリコンウェーハが互いに離間した半導体チップ間の幅は、50μmとした。
[樹脂層の形成]
(樹脂層)
樹脂層を構成する熱硬化性樹脂組成物の製造に用いた成分を以下に示す。
重合体成分(A)−1:アクリル酸ブチル(以下、「BA」と略記する)(55質量部)、アクリル酸メチル(以下、「MA」と略記する)(10質量部)、メタクリル酸グリシジル(以下、「GMA」と略記する)(20質量部)及びアクリル酸−2−ヒドロキシエチル(以下、「HEA」と略記する)(15質量部)を共重合してなるアクリル系樹脂(重量平均分子量800000、ガラス転移温度−28℃)。各成分の配合比を下に示す。
エポキシ樹脂(B1)−1:液状ビスフェノールF型エポキシ樹脂(三菱化学社製「YL983U」);重量平均分子量=340
エポキシ樹脂(B1)−2:多官能芳香族型エポキシ樹脂(日本化薬社製「EPPN−502H」);重量平均分子量=1000
エポキシ樹脂(B1)−3:ジシクロペンタジエン型エポキシ樹脂(DIC社製「EPICLON HP−7200」);重量平均分子量=600
熱硬化剤(B2)−1:ノボラック型フェノール樹脂(昭和電工社製「BRG−556」)
硬化促進剤(C)−1:2−フェニル−4,5−ジヒドロキシメチルイミダゾール(四国化成工業社製「キュアゾール2PHZ−PW」)
充填材(D)−1:エポキシ基で修飾された球状シリカ(アドマテックス社製「アドマナノ YA050C−MKK」);0.05μm(平均粒径);19質量%(熱硬化性樹脂組成物中の含有率)
熱硬化性樹脂組成物の製造:重合体成分(A)−1、エポキシ樹脂(B1)−1、エポキシ樹脂(B1)−2、エポキシ樹脂(B1)−3、熱硬化剤(B2)−1、硬化促進剤(C)−1、及び充填材(D)−1を、メチルエチルケトンに溶解又は分散させて、23℃で撹拌することで、熱硬化性樹脂組成物として、固形分濃度が55質量%である熱硬化性の樹脂組成物(III−1)を得た。
熱硬化性樹脂組成物が付設された剥離テープ(リンテック社製「Adwill E−8180HR」)を用いて、熱硬化性樹脂組成物を互いに離間した半導体チップに貼付した。
次に、90℃で転写機を用いて、離間した半導体チップの間、離間した半導体チップの裏面に熱硬化性樹脂組成物(III−1)を転写した。ここで用いた転写機としては、貼付装置(ローラー式ラミネータ、リンテック社製「RAD−3510 F/12」)であり、貼付速度2mm/S、貼付圧力0.5MPaの条件でテーブルを90℃に加熱しながら転写を行った。この後、剥離テープを除去した。次いで、熱硬化性樹脂組成物を130℃で加熱して、処理圧力0.5MPa、加熱処理時間が2時間の条件で加熱加圧処理することにより離間した半導体チップの間に熱硬化した樹脂層を形成した。
[樹脂層及び半導体基板の研削]
裏面研削装置(ディスコ社製、装置名「DGP8761」)を用いて、半導体チップの裏面から半導体チップ及び樹脂層を厚みが20μmになるまで研削した。
[ダイシング]
(保護膜形成用複合シート)
保護膜形成用複合シートとして、保護膜形成用フィルム/支持シートの積層体の保護膜形成用複合シートを用いた。保護膜形成用フィルムとして、リンテック社製「Adwill LC285022」を使用した。支持シートとして、リンテック社製「Adwill D−686H」を使用した。半導体チップ及び樹脂層の研削面とは反対側の面に、この保護膜形成用複合シートをリンテック株式会社製テープマウンター「RAD−2700」を用いて貼付した。次いで、バックグラインドテープを半導体チップ及び樹脂層から剥がした。
次に、半導体チップが保護膜形成用複合シートに貼付された状態で、離間した半導体チップの間の樹脂層をレーザダイシングで切断し、さらにその下の保護膜形成用フィルムを切断した。
[ピックアップ]
次に、支持シートを介して離間した半導体チップをピックアップ装置を用いて、8mm×8mmの大きさのコレットにより、突上げ速度20mm/秒、 突上げ量200μmの条件で突き上げ、個片化された半導体素子を得た。
[実施例2]
実施例1のバックグラインドテープの半導体基板への貼付から、樹脂層及び半導体基板の研削工程までは同じ処理を行い、その後、保護膜形成用複合シートの貼付及びダイシング工程を経ずに、フィルム状接着剤複合シートを貼付しピックアップを行った。フィルム状接着剤複合シートとしては、接着剤組成物/剥離フィルムの積層型のフィルム状接着剤複合シートを用いた。
(接着剤組成物の製造)
重合体成分(a)−1(10.30質量部)、エポキシ樹脂(b1)−1(26.46質量部)、エポキシ樹脂(b1)−2(16.45質量部)、熱硬化剤(b2)−1(36.21質量部)、硬化促進剤(c)−1(0.22質量部)、充填材(d)−1(9.36質量部)、及びシランカップリング剤(e)−1(1.00質量部)をメチルエチルケトンに溶解又は分散させて、23℃で撹拌することで、接着剤組成物として、固形分濃度が60質量%である接着剤組成物を得た。接着剤組成物を構成する成分を以下に示す。
重合体成分(a)−1:アクリル系樹脂(日本合成化学工業社製「コーポニールN−2359−6」)
エポキシ樹脂(b1)−1:液状ビスフェノールA型エポキシ樹脂(三菱化学社製「JER834」、エポキシ当量250g/eq、重量平均分子量470)
エポキシ樹脂(b1)−2:多官能芳香族型(トリフェニレン型)エポキシ樹脂(日本化薬社製「EPPN−502H」、エポキシ当量167g/eq、軟化点54℃、重量平均分子量1200)
熱硬化剤(b2)−1ビフェニル型フェノール樹脂(明和化成社製「MEH−7851−SS」、軟化点67°C)
硬化促進剤(c)−1:2−フェニル−4,5−ジヒドロキシメチルイミダゾール(四国化成工業社製「キュアゾール2PHZ」)
充填材(d)−1:球状シリカ(アドマテックス社製「SC2050」)
カップリング剤(e)−1:シランカップリング剤、3−グリシドキシプロピルメチルジエトキシシラン(信越シリコーン社製「KBE−402」)
(フィルム状接着剤複合シートの製造)
ポリエチレンテレフタレート製フィルムの片面が剥離処理された剥離フィルム(リンテック社製「SP−PET38 1031」、厚さ38μm)の剥離処理面に、上記で得られた接着剤組成物を塗布し、110℃で3分乾燥させることで、厚さが10μmのフィルム状接着剤を形成した。次いで、このフィルム状接着剤の露出面に、支持シート(1)(厚さ38μm)の片面を貼り合わせることにより、フィルム状接着剤複合シートを得た。
次に、離間した半導体チップ及び樹脂層の研削面とは反対側の面に、フィルム状接着剤複合シートをリンテック株式会社製テープマウンター「RAD−2700」を用いて貼付した。次いで、バックグラインドテープを半導体チップ及び樹脂層から剥がした。
[ピックアップ]
次に、半導体チップがフィルム状接着剤複合シートに貼付された状態で、ダイシング工程を経ずに、支持シートを介して離間した半導体チップをピックアップ装置を用いて、8mm×8mmの大きさのコレットにより、突上げ速度20mm/秒、 突上げ量200μmの条件で突き上げ、個片化した半導体素子を得た。この際、樹脂層の側面と半導体チップの側面とを離し、フィルム状接着剤層が半導体チップに積層された状態で、半導体チップ及びフィルム状接着剤層をピックアップした。
(評価)
IRカメラを用いて、半導体チップのクラック発生の有無を観察し、クラックが発生しているか否かの確認をした。実施例1、2とも個片化した後の半導体素子に損傷はなかった。
以上、本発明の実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく種々変更を加え得ることは勿論である。各実施形態は、独立の形態とは限らず、技術的に可能な限り複合することができる。
1…保護膜形成用複合シート
2…フィルム状接着剤複合シート
8…半導体基板
8a…表面
8b…裏面
8d…分割ライン
8m…改質領域
10…支持シート
11…基材
12…粘着剤層
13…保護膜形成用フィルム
14…フィルム状接着剤
50…樹脂層
60…バックグラインドテープ
60a…接着剤面
60b…非接着剤面
80…半導体素子
80a…表面
80b…裏面
80w…側面
80d…ダイシングライン
90…レーザ光源
91…レーザ光
500…研削冶具
501…突上ピン
502…コレット
503…ダイシングブレード
504…レーザ光源
505…レーザ光

Claims (9)

  1. 回路が形成された表面と、前記表面とは反対側の裏面とを有する半導体基板に対して、前記裏面の側から前記半導体基板を複数の半導体素子に分割するための処理を施し、
    前記複数の半導体素子のそれぞれの回路が形成された表面に第1表面保護シートを貼付させた状態で、前記複数の半導体素子が互いに離間した状態を形成し、
    前記複数の半導体素子のそれぞれの間における前記第1表面保護シートに、第1厚みを有する樹脂層を形成し、
    前記複数の半導体素子のそれぞれの裏面と、前記樹脂層とを研削することにより、前記複数の半導体素子及び前記樹脂層の厚みを前記第1厚みよりも薄い第2厚みに設定する
    半導体素子の製造方法。
  2. 請求項1に記載された半導体素子の製造方法であって、
    前記半導体基板の前記表面に、前記第1表面保護シートを貼付し、
    前記半導体基板の前記裏面にレーザ光を照射することで、前記半導体基板を分割するための改質領域を前記半導体基板の内部に形成し、
    前記第1表面保護シートを前記表面保護シートの面内方向において拡張して、前記改質領域を起点として前記半導体基板を分割することにより、前記第1表面保護シートに互いに離間した前記複数の半導体素子を形成する
    半導体素子の製造方法。
  3. 請求項1に記載された半導体素子の製造方法であって、
    前記半導体基板の前記裏面に、第2表面保護シートを接着し、
    前記裏面に前記第2表面保護シートを介してレーザ光を照射することで、前記半導体基板を分割するための改質領域を前記半導体基板の内部に形成し、
    前記第2表面保護シートを前記表面保護シートの面内方向において拡張して、前記改質領域を起点として前記半導体基板を分割することにより、前記第2表面保護シートに互いに離間した前記複数の半導体素子を形成し、
    前記複数の半導体素子のそれぞれの前記回路が形成された前記表面に前記第1表面保護シートを接着させ、前記第2表面保護シートを前記複数の半導体素子から取り除くことにより、前記第1表面保護シートに互いに離間した前記複数の半導体素子を形成する
    半導体素子の製造方法。
  4. 請求項1に記載された半導体素子の製造方法であって、
    前記半導体基板の前記裏面から前記表面にまでダイシングブレードまたはレーザ光を貫通させることにより、前記第1表面保護シートに互いに離間した前記複数の半導体素子を形成する
    半導体素子の製造方法。
  5. 請求項1〜4のいずれか1つに記載された半導体素子の製造方法であって、
    前記複数の半導体素子のそれぞれの前記回路が形成された前記表面とは反対側の前記複数の半導体素子のそれぞれの裏面に、保護膜形成用フィルム及び支持シートを有する保護膜形成用複合シートを積層させ、
    前記複数の半導体素子から前記第1表面保護シートを取り除き、
    前記複数の半導体素子の間に形成された前記樹脂層を個片化し、
    前記支持シートから前記複数の半導体素子のいずれかをピックアップすることにより、側面が前記樹脂層で覆われ、裏面が前記保護膜形成用フィルムで覆われた半導体素子を形成する
    半導体素子の製造方法。
  6. 請求項1〜4のいずれか1つに記載された半導体素子の製造方法であって、
    前記複数の半導体素子のそれぞれの前記回路が形成された前記表面とは反対側の前記複数の半導体素子のそれぞれの裏面に、フィルム状接着剤及び支持シートを有するフィルム状接着剤複合シートを積層させ、
    前記複数の半導体素子から前記第1表面保護シートを取り除き、
    前記支持シートから前記複数の半導体素子のいずれかをピックアップすることにより、裏面が前記フィルム状接着剤で覆われた半導体素子を形成する
    半導体素子の製造方法。
  7. 請求項1〜6のいずれか1つに記載された半導体素子の製造方法であって、
    前記樹脂層として、エネルギー線硬化性樹脂層を用いる
    半導体素子の製造方法。
  8. 請求項1〜7のいずれか1つに記載された半導体素子の製造方法であって、
    前記複数の半導体素子が互いに離間する幅は、5μm以上500μm以下である
    半導体素子の製造方法。
  9. 請求項1〜8のいずれか1つに記載された半導体素子の製造方法であって、
    前記第2厚みは、5μm以上300μm以下である
    半導体素子の製造方法。
JP2019142116A 2019-08-01 2019-08-01 半導体素子の製造方法 Active JP7319134B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019142116A JP7319134B2 (ja) 2019-08-01 2019-08-01 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019142116A JP7319134B2 (ja) 2019-08-01 2019-08-01 半導体素子の製造方法

Publications (2)

Publication Number Publication Date
JP2021027091A true JP2021027091A (ja) 2021-02-22
JP7319134B2 JP7319134B2 (ja) 2023-08-01

Family

ID=74664023

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019142116A Active JP7319134B2 (ja) 2019-08-01 2019-08-01 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JP7319134B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023281860A1 (ja) * 2021-07-06 2023-01-12 リンテック株式会社 半導体加工用保護シートおよび半導体装置の製造方法
WO2023281861A1 (ja) * 2021-07-06 2023-01-12 リンテック株式会社 半導体加工用保護シートおよび半導体装置の製造方法
WO2023281859A1 (ja) * 2021-07-06 2023-01-12 リンテック株式会社 半導体加工用保護シートおよび半導体装置の製造方法
WO2023281858A1 (ja) * 2021-07-06 2023-01-12 リンテック株式会社 半導体加工用保護シートおよび半導体装置の製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273279A (ja) * 2002-03-18 2003-09-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2006203079A (ja) * 2005-01-21 2006-08-03 Sharp Corp 半導体装置および半導体装置の製造方法
JP2013058545A (ja) * 2011-09-07 2013-03-28 Fujitsu Ltd 電子デバイス及びその製造方法
JP2014135468A (ja) * 2012-12-10 2014-07-24 Nitto Denko Corp ダイシングテープ一体型接着シート、及び、ダイシングテープ一体型接着シートを用いた半導体装置の製造方法
US20170077007A1 (en) * 2014-06-08 2017-03-16 UTAC Headquarters Pte. Ltd. Semiconductor packages and methods of packaging semiconductor devices
JP2018170377A (ja) * 2017-03-29 2018-11-01 エイブリック株式会社 樹脂封止型半導体装置およびその製造方法
JP2018207010A (ja) * 2017-06-07 2018-12-27 株式会社ディスコ デバイスチップの製造方法
WO2019098102A1 (ja) * 2017-11-16 2019-05-23 リンテック株式会社 半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273279A (ja) * 2002-03-18 2003-09-26 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2006203079A (ja) * 2005-01-21 2006-08-03 Sharp Corp 半導体装置および半導体装置の製造方法
JP2013058545A (ja) * 2011-09-07 2013-03-28 Fujitsu Ltd 電子デバイス及びその製造方法
JP2014135468A (ja) * 2012-12-10 2014-07-24 Nitto Denko Corp ダイシングテープ一体型接着シート、及び、ダイシングテープ一体型接着シートを用いた半導体装置の製造方法
US20170077007A1 (en) * 2014-06-08 2017-03-16 UTAC Headquarters Pte. Ltd. Semiconductor packages and methods of packaging semiconductor devices
JP2018170377A (ja) * 2017-03-29 2018-11-01 エイブリック株式会社 樹脂封止型半導体装置およびその製造方法
JP2018207010A (ja) * 2017-06-07 2018-12-27 株式会社ディスコ デバイスチップの製造方法
WO2019098102A1 (ja) * 2017-11-16 2019-05-23 リンテック株式会社 半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023281860A1 (ja) * 2021-07-06 2023-01-12 リンテック株式会社 半導体加工用保護シートおよび半導体装置の製造方法
WO2023281861A1 (ja) * 2021-07-06 2023-01-12 リンテック株式会社 半導体加工用保護シートおよび半導体装置の製造方法
WO2023281859A1 (ja) * 2021-07-06 2023-01-12 リンテック株式会社 半導体加工用保護シートおよび半導体装置の製造方法
WO2023281858A1 (ja) * 2021-07-06 2023-01-12 リンテック株式会社 半導体加工用保護シートおよび半導体装置の製造方法

Also Published As

Publication number Publication date
JP7319134B2 (ja) 2023-08-01

Similar Documents

Publication Publication Date Title
KR101634064B1 (ko) 수지막 형성용 복합 시트
KR102169223B1 (ko) 필름상 접착제, 반도체 접합용 접착 시트, 및 반도체 장치의 제조 방법
JP7319134B2 (ja) 半導体素子の製造方法
TWI664263B (zh) 熱硬化型黏晶膜、切晶黏晶膜及半導體裝置之製造方法
KR102152605B1 (ko) 보호막 형성용 필름
CN108155142B (zh) 具有保护膜形成层的切割膜片和芯片的制造方法
TW201906133A (zh) 切晶黏晶膜
CN109148350B (zh) 切割带一体型粘接性片
KR20100119725A (ko) 다이 어태치 필름 부착형 다이싱 테이프 및 반도체 장치의 제조 방법
KR20160077076A (ko) 반도체 접합용 접착 시트 및 반도체 장치의 제조 방법
JP6437431B2 (ja) 半導体チップの製造方法
JP6091954B2 (ja) 粘着シート、保護膜形成用フィルム、保護膜形成用複合シート、およびマーキング方法
JPWO2014155756A1 (ja) 粘着シートおよび保護膜形成用複合シートならびに保護膜付きチップの製造方法
JP6833083B2 (ja) フィルム状接着剤、接着シートおよび半導体装置の製造方法
JP2014189564A (ja) 粘着シートおよび保護膜形成用複合シートならびに保護膜付きチップの製造方法
KR20200108785A (ko) 접착 필름을 갖는 다이싱 테이프
KR20220159938A (ko) 반도체 장치 제조용 시트 및 필름형 접착제가 형성된 반도체 칩의 제조 방법
JP6262717B2 (ja) 保護膜付チップの製造方法
JP7340007B2 (ja) 保護膜形成用シートおよび基板装置の製造方法
JP7378678B1 (ja) 硬化性樹脂フィルム、複合シート、半導体チップ、及び半導体チップの製造方法
WO2022201790A1 (ja) 半導体加工用粘着テープおよび半導体装置の製造方法
KR20230160228A (ko) 반도체 가공용 점착 테이프 및 반도체 장치의 제조방법
JP2022153305A (ja) ダイシングダイボンディングシート及び半導体装置の製造方法
KR20230159373A (ko) 반도체 가공용 점착 테이프 및 반도체 장치의 제조방법
CN112868095A (zh) 热固性树脂膜及第一保护膜形成用片

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220407

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20220407

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230317

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230720

R150 Certificate of patent or registration of utility model

Ref document number: 7319134

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150