JP2021007150A - フォトレジスト層におけるフィールド誘導型酸プロファイル制御のための装置 - Google Patents

フォトレジスト層におけるフィールド誘導型酸プロファイル制御のための装置 Download PDF

Info

Publication number
JP2021007150A
JP2021007150A JP2020135761A JP2020135761A JP2021007150A JP 2021007150 A JP2021007150 A JP 2021007150A JP 2020135761 A JP2020135761 A JP 2020135761A JP 2020135761 A JP2020135761 A JP 2020135761A JP 2021007150 A JP2021007150 A JP 2021007150A
Authority
JP
Japan
Prior art keywords
process space
chamber body
vacuum chuck
side wall
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020135761A
Other languages
English (en)
Other versions
JP6959413B2 (ja
Inventor
ルドヴィーク ゴデット,
Gode Ludovic
ルドヴィーク ゴデット,
クリスティーン ワイ. オーヤン,
Y Ouyang Christine
クリスティーン ワイ. オーヤン,
ヴィアチェスラフ ババヤン,
Babayan Viachslav
ヴィアチェスラフ ババヤン,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2021007150A publication Critical patent/JP2021007150A/ja
Application granted granted Critical
Publication of JP6959413B2 publication Critical patent/JP6959413B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004Photosensitive materials
    • G03F7/0045Photosensitive materials with organic non-macromolecular light-sensitive compounds not otherwise provided for, e.g. dissolution inhibitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/40Treatment after imagewise removal, e.g. baking
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/38Treatment before imagewise removal, e.g. prebaking
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67103Apparatus for thermal treatment mainly by conduction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67126Apparatus for sealing, encapsulating, glassing, decapsulating or the like
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67248Temperature monitoring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67242Apparatus for monitoring, sorting or marking
    • H01L21/67253Process monitoring, e.g. flow or thickness monitoring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67772Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving removal of lid, door, cover
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

【課題】フォトレジスト層におけるプロファイル制御を向上させる。【解決手段】流体で充填されたプロセス空間の中に平行な電界を生成するための可動電極を有する、プロセスチャンバ100であって、プロセスチャンバの主軸は垂直に配向され、プロセスチャンバの主軸に沿って延在する複数の可動電極に対向するように、基板支持体が配置され、基板支持体は、基板処理中に、電気的に浮上しており、プロセスチャンバの副軸の周りで回転することが可能である。【選択図】図1

Description

本開示の実行形態は概して、基板を処理するための装置に関する。より具体的には、本書に記載の実行形態は、表面上にフォトレジスト層が配置されている基板を処理する装置に関する。
関連技術の説明
集積回路は、単一のチップ上に何百万もの構成要素(トランジスタ、コンデンサ、及びレジスタなど)を含むことが可能な、複雑なデバイスへと進化してきた。チップ上に構成要素を形成するには、フォトリソグラフィが使用されうる。通常、フォトリソグラフィのプロセスは、いくつかの段階を伴う。最初に、基板上にフォトレジスト層が形成される。このフォトレジスト層は、例えばスピンコーティングによって形成されうる。化学的増幅型フォトレジストは、レジスト樹脂と光酸発生剤とを含みうる。光酸発生剤は、その後の露光段階で電磁放射に露光されると、現像プロセスにおけるフォトレジストの溶解性を変化させる。電磁放射は、任意の好適な波長(超紫外線領域の波長など)を有しうる。電磁放射は、例えば193nmのArFレーザ、電子ビーム、イオンビーム、又はその他のソースといった、任意の好適なソースからのものでありうる。次いで、露光前ベイクプロセスにおいて、余剰溶媒が除去されうる。
露光段階において、基板上に配置されたフォトレジスト層の特定領域を、電磁放射に選択的に露光させるために、フォトマスク又はレチクルが使用されうる。その他の露光法は、マスクレス露光法でありうる。露光されることで、光酸発生剤が分解されうる。これにより、酸が生成され、レジスト樹脂内の(少なくとも部分的に「潜在画像線(latent image lines)」によって画定される)潜在的な酸画像がもたらされる。露光後に、基板は、露光後ベイクプロセスにおいて加熱されうる。露光後ベイクプロセスにおいて、光酸発生剤によって生成された酸は、フォトレジスト層内のレジスト樹脂と反応し、その後の現像プロセスにおけるフォトレジスト層のレジストの溶解性を変化させる。
露光後ベイクの後に、基板、特にフォトレジスト層は、現像され、リンスされうる。現像及びリンスの後、次いで、下層材料層にパターンを転写するために、パターニングされたフォトレジスト層が基板に形成される。下層材料層は、様々なエッチングプロセスを経てパターニングされたフォトレジスト層の開口により露光される。しかし、リソグラフィ露光プロセスの不正確な制御又は低い分解能により、フォトレジスト層は、望ましくない寸法(許容不可なライン幅粗さ(LWR)など)を伴って形成されることになりうる。更に、光酸発生剤により生成された酸は、露光プロセスにおいて、ランダムに拡散しうる(かかる酸の拡散が意図されていないマスク下領域への拡散を含む)。この意図しない拡散により、開口を有するパターニングされたフォトレジスト層のインターフェースに、望ましくないよれ(wiggling)及び/又は粗さプロファイルが生じうる。フォトレジスト層のライン幅粗さ(LWR)及び望ましくないプロファイルにより、下層材料層への不正確なフィーチャ転写が生じることがあり、これは、デバイスの不具合及び/又は歩留まり損失につながりうる。
したがって、フォトレジスト層におけるプロファイル制御を向上させるための、装置及び方法が必要とされている。
一実行形態では、基板を処理するための装置が提供される。この装置は、側壁を有するプロセス空間(process volume)を画定するチャンバ本体を含む。プロセス空間の主軸は垂直に配向され、プロセス空間の副軸は水平に配向される。可動ドアがチャンバ本体に連結され、真空チャックがこのドアに連結される。摺動密封部が、チャンバ本体の側壁に連結され、かつ、少なくとも部分的にプロセス空間の一部分を画定する。複数の可動電極が、真空チャックに対向するようにプロセス空間内に配置され、複数のシャフトが複数の電極から延在する。これらのシャフトは、摺動密封部、及び複数のシャフトに連結されたモータを通って延在する。
別の実行形態では、基板を処理するための装置が提供される。この装置は、側壁を有するプロセス空間を画定するチャンバ本体と、チャンバ本体の側壁に形成された、第1の複数の流体ポートと、第1の複数の流体ポートに対向するようにチャンバ本体の側壁に形成された第2の複数の流体ポートとを、含む。装置は、チャンバ本体に連結された可動ドアと、ドアに連結された真空チャックと、チャンバ本体の側壁に連結されており、かつ、少なくとも部分的にプロセス空間の一部分を画定する、摺動密封部も、含む。加えて、装置は、真空チャックに対向するようにプロセス空間内に配置された、複数の可動電極と、複数の電極から延在し、かつ摺動密封部を通って延在する、複数のシャフトと、複数のシャフトに連結されたモータとを、含む。
更に別の実行形態では、基板を処理するための装置が提供される。この装置は、側壁を有するプロセス空間を画定するチャンバ本体であって、プロセス空間の主軸が垂直に配向され、プロセス空間の副軸が水平に配向される、チャンバ本体を含む。装置は、チャンバ本体の側壁に形成された、第1の複数の流体ポートと、プロセス空間の主軸に沿って、第1の複数の流体ポートに対向するようにチャンバ本体の側壁に形成された、第2の複数の流体ポートも、含む。更に、装置は、チャンバ本体に連結された可動ドアと、ドアに連結された、内部に加熱素子が配置されている真空チャックと、チャンバ本体の側壁に連結されており、かつ、少なくとも部分的にプロセス空間の一部分を画定する、摺動真空密封部を、含む。加えて、装置は、真空チャックに対向するようにプロセス空間内に配置された、複数の可動電極と、複数の電極から延在し、かつ、摺動密封部を通り、プロセス空間の反対側に配置されたキャビティ内へと延在する、複数のシャフトと、複数のシャフトに連結されたモータとを、含む。
本開示の上述の特徴を詳しく理解しうるように、上記で簡潔に要約された本開示のより詳細な説明が、実行形態を参照することによって得られる。一部の実行形態は付随する図面に示されている。しかし、付随する図面は例示的な実行形態だけを示しており、したがって、本開示の範囲を限定すると見なすべきではなく、他の等しく有効な実行形態も許容しうることに、留意されたい。
本書に記載の実行形態による、プロセスチャンバの断面図を示す。 本書に記載の実行形態による、図1のプロセスチャンバの一部分の詳細図を示す。 本書に記載の実行形態による、図1のプロセスチャンバの様々な構成要素の概略側面図を示す。 本書に記載の実行形態による、露光プロセスにおけるフォトレジスト層の酸分布制御を示す。 本書に記載の実行形態による、露光プロセスにおけるフォトレジスト層の酸分布制御を示す。
理解を容易にするために、可能な場合には、複数の図に共通する同一の要素を指し示すのに、同一の参照番号を使用した。1つの実行形態の要素及び特徴は、更なる記述がなくとも、他の実行形態に有益に組み込まれうると、想定される。
本書に記載の実行形態は、基板を処理するための装置及び方法に関する。より具体的には、流体が充填されたプロセス空間の中で基板に平行に電界を生成するための可動電極を有する、プロセスチャンバが提供される。一実行形態では、プロセスチャンバの主軸は垂直に配向され、プロセスチャンバの主軸に沿って延在する複数の可動電極に対向するように、基板支持体が配置される。ある種の実行形態では、基板支持体は、基板処理中に、電気的に浮上しており、かつ、プロセスチャンバの副軸の周りで回転可能である。
図1は、本書に記載の実行形態による、プロセスチャンバ100の概略断面図を示している。一実行形態では、プロセスチャンバ100は、浸漬フィールドガイド式露光後ベイク(iFGPEB)プロセスを実施するよう構成される。チャンバ100は、基板が処理されている時に基板の主軸が垂直に配向され、基板の副軸が水平に配向されるように、垂直配向に位置付けられる。図示している実行形態は垂直配向のチャンバ100に関するものであるが、チャンバ100は水平配向でも有利に実装されうると、想定される。チャンバ100は、アルミニウム、ステンレス鋼、並びにそれらの合金及び組み合わせといった金属材料から製造される、チャンバ本体102を含む。あるいは、チャンバ本体102は、ポリマー材料(ポリテトラフルオロエチレン(PTFE)など)、又は高温プラスチック(ポリエーテルエーテルケトン(PEEK)など)から、製造される。
本体102はその内部に、少なくとも部分的に、プロセス空間104を画定する。例えば、本体102の側壁148が、プロセス空間104の直径を画定する。プロセス空間104の主軸は垂直に配向され、プロセス空間104の副軸は水平に配向される。第1の複数の流体ポート126が、側壁148を通って、チャンバ本体102に形成される。第2の複数の流体ポート128も、第1の複数の流体ポート126に対向するように、チャンバ本体102の側壁148に形成される。第1の複数の流体ポート126は、第1導管134を介して、プロセス流体源132と流体連通している。第2の複数の流体ポート128は、第2導管138を介して、流体出口136と流体連通している。プロセス流体源132は、単独で或いは他の装置と組み合わされて、プロセス流体を、プロセス空間104に入る前に約70℃〜約130℃(例えば約110℃)の温度に予備加熱するよう、構成される。
一実行形態では、パージガス源150も、第1流体導管134及び第1の複数の流体ポート126を介して、プロセス空間104と流体連通している。パージガス源150によって提供されるガスは、iFGPEB処理中又はiFGPEB処理後にプロセス空間104をパージするための、窒素、アルゴン、その他の不活性ガスなどを含みうる。一実行形態では、プロセス空間104からプロセス流体を除去するために、パージガス源150からのパージガスがプロセス空間104に提供される。別の実行形態では、パージガスは、プロセス流体で基板を処理した後にこの基板を乾燥させるために、利用されうる。パージガスは、所望に応じて、流体出口136を介してプロセス空間104から排気されうる。
ドア106は、チャンバ本体102に動作可能に連結される。図示されている実行形態では、ドア106は、処理位置において、チャンバ本体102に隣接し、当接して配置されるように配向される。ドア106は、チャンバ本体102向けに選択された材料と類似の材料から形成される。あるいは、チャンバ本体102は第1材料(ポリマー材料など)から形成されてよく、ドア106は、第1材料とは異なる第2材料(金属材料など)から形成されうる。シャフト107は、ドア106を通って延在し、ドア106を開閉するためにドア106が回転する軸(すなわちZ軸)を提供する。
ドア106は、軌道(図示せず)に連結されてよく、この軌道に沿ってX軸上を平行移動するよう構成される。X軸に沿ったドア106の動きを容易にするために、モータ(図示せず)がドア106及び/又は軌道に連結されうる。ドア106は閉じた処理位置で示されているが、ドア106の開閉は、ドア106を、Z軸の周りで回転させる前に、X軸に沿ってチャンバ本体02から離れるように動かすことによって、実施されうる。例えば、ドア106は、基板のローディング中の破損の可能性を低減しつつ、真空チャック108上の基板110の位置付けを実施しうるように、図示している処理位置からローディング位置まで、約90°回転しうる。
バッキング板112がドア106に連結され、真空チャック108は、このバッキング板112に連結される。バッキング板112は、望ましい実行形態に応じて、ドア106又はチャンバ本体102と類似の材料から形成される。真空チャック108は、非金属材料又はその他の絶縁材料(例えばセラミック材料など)から形成されうる。加えて、真空チャック108に利用される材料は、プロセス流体と真空チャック108とが反応することにより基板が酸化する可能性を実質的に減少させるか又はなくすよう、非酸化性材料でありうる。真空チャック108に利用される材料は、プロセス空間104内に望ましい電流均一性をもたらすものである。より具体的には、真空チャックに利用される材料は、処理中にチャンバ100の中で生成される電界の影響が無視できるほどになるよう、選択される。
一実行形態では、真空チャック108は電気的に浮上する。その結果として、真空チャック108に配置された基板110も電気的に浮上する。ゆえに、基板110は、プロセスチャンバ100のいかなる導電性素子にも、又は接地にも、電気的に連結されなくなる。より具体的には、基板110が電気的に浮上することは、電界を、電界線が基板100の上面(及び/又は底面)に実質的に平行に保たれる構成に成形するのに役立つ。基板の上面(及び/又は底面)は、真空チャック108の基板支持面に概して平行である。
真空チャック108は、真空チャック108への基板110の取り付けに適応するよう、サイズ設定される。真空チャック108は更に、チャンバ本体102及びプロセス空間104に隣接する位置付けが可能になるようにサイズ設定される。一実行形態では、真空チャック108は、バッキング板112及びドア106に固定される。別の実行形態では、真空チャック108は、バッキング板112及びドア106に回転可能に連結される。この実行形態では、モータ109が、ドア106に連結されており、かつ、バッキング板112と真空チャック108のいずれかに回転運動を付与するよう構成される。
真空源116は、真空チャック108の基板受容面と流体連通している。真空源116は、真空源116からドア106、バッキング板112、及び真空チャック108を通って延在する、導管114に連結される。通常、真空源116は、基板110を真空チャック108に真空チャックするよう構成される。
一実行形態では、熱源118、温度感知装置120、オプションの電界影響(electricfieldinfluence)デバイス122、及び、オプションの感知装置124が、真空チャック108に連結される。熱源118は、真空チャック108内に配置された一又は複数の加熱素子(抵抗加熱器やセラミックヒータなど)に電力を提供する。熱源118が、バッキング板112内に配置された加熱素子に電力を提供することも、想定される。熱源118は、概括的に、iFGPEBプロセスにおける基板110及び/又は流体の予備加熱を容易にするために、真空チャック108及び/又はバッキング板112のいずれかを加熱するよう構成される。熱源118は、プロセス流体の予備加熱に加えて、又はそれとは別に、基板処理中に基板及び/又はプロセス流体の望ましい温度を維持するためにも、利用されうる。一実行形態では、熱源118は、真空チャック108を約70℃〜約130℃(例えば約110℃)の温度に加熱するよう構成される。
温度フィードバックを提供し、真空チャック108の加熱を容易にするために、温度感知装置120(例えば熱電対など)が、熱源118に通信可能に連結される。オプションの電界影響デバイス122は、処理中に真空チャック108の電気的浮上が保たれることを確実にするよう、構成される。オプションの感知装置124(例えば電圧計など)は、電気フィードバックを提供するために、オプションの電界影響デバイス122に通信可能に連結される。
複数の電極162、164は、真空チャック108に対向するように、プロセス空間104内に配置される。一実行形態では、電極162、164は金属のアンテナ又はロッドである。別の実行形態では、電極162、164は、導電性の炭化ケイ素又はグラファイトであり、プロセスチャンバ100における金属汚染の可能性を減少させうる。電極162、164は、任意の望ましい形状(円形断面、楕円形断面、又は多角形断面など)を有しうる。電極162、164は、基板110の直径と同程度の、又は基板110の直径を上回る長さにわたり延在する。例えば、300mm直径の基板であれば、電極162、164は、約300mmと同程度の、又は約300mmを上回る長さを有しうる。第1電極162は、第1導管134が連結されている側壁148に隣接して配置される。第2電極164は、第2導管138が連結されている側壁148に隣接して配置される。
電極162、164は、それらの間に基板110の直径に近似した間隔を有して、側壁148の近くに配置されているように、図示されているが、電極162、164が基板110の直径を上回る間隔を保って離間するように、プロセス空間104がサイズ設定されうることも、想定される。この例では、電極162、164は基板110の直径を超えて配置される。したがって、プロセスチャンバ100の側壁148は、基板110の直径を超えて電極162、164を位置付けることが可能になるよう、より大きな直径を有することもある。同様に、真空チャック108及びバッキング板112も、プロセス空間104が基板110の直径よりも大きな直径を有する場合にも真空チャック108が本体102に適合することが可能になるよう、好適にサイズ設定されうる。
第1電極162は、密封部166を通って延在する第1シャフト170に連結される。同様に、第2電極164は、密封部166を通って延在する第2シャフト172に連結される。密封部166は、側壁148のところで本体102に連結されており、かつ、径方向内側へと延在し、そこで、密封部166の間に配置された本体部分と連結する。密封部166は、プロセス空間104の一部分に対面しており、少なくとも部分的に、プロセス空間104の一部分を画定する。そのため、密封部166は、処理中に、プロセス空間104内で維持される条件に曝露される(プロセス流体及び電界に曝露されることを含む)。
一実行形態では、密封部166は、摺動式真空密封部である。例えば、密封部166により、第1及び第2のシャフト170、172の直線運動が可能になると共に、プロセス空間104から密封部166の背後に位置するキャビティ168に到達する、流体の通過が防止される。密封部166がキャビティ168からプロセス空間104への粒子の進入を防止しうるとも、想定される。密封部166は、流体の通過を防止しつつ、シャフト170、172の運動を可能にするのに好適な材料から、形成される。ある種の実行形態では、密封部166は、エラストマ材料から形成されている一又は複数のガスケットで形成される。
密封部166と同様に、キャビティ168も、側壁148と、密封部166の間に配置された本体102の部分との間に配置される。キャビティ168は、概括的に、閉鎖ボイド(void of obstructions)であって、その中でのシャフト170、172の運動を可能にするための閉鎖ボイドである。例えば、キャビティ168の幅は、電極162、164がプロセス空間104内で(垂直方向の両方向矢印で示しているように)直線的に動く時の電極162、164のストローク長さに適応するよう、サイズ設定される。キャビティ168は、密封部166の間に配置された本体102の部分の背後(例えばプロセス空間104の反対側)にも延在しており、共通シャフト(第1シャフト170と第2シャフト172とが合するところ)が直線的に平行移動するためのスペースを提供することによって電極162、168の運動を可能にするよう、サイズ設定される。
シャフト170、172は(共通シャフトにより)、本体102の外部に配置され、かつ本体102に連結されているモータ174に、連結される。モータ174(電源(図示せず)に連結されうる)は、シャフト170、172に直線運動を付与し、最終的には、プロセス空間104の中で電極162、164を動かすよう、構成される。モータ174は、ステッピングモータやサーボモータなどでありうる。一実行形態では、モータ174は、単一の平面にラスタースキャン(例えば直線的な往復運動であり、図示している実行形態では、望ましい実行形態に応じて連続的又は段階的でありうる、反復上下運動である)を行うよう構成される。
第1電源176が、第1電極162に電気的に連結される。例えば、第1電源176から、第1シャフト170を通って第1電極162へと、導電ワイヤなどが延在しうる。第2電源178が、第2電極162に電気的に連結される。第1電源176と同様に、第2電源178から、第2シャフト172を通って第2電極164へと、導電ワイヤなどが延在しうる。第1電源176は、第1極性を有する第1電極162に電流を提供するよう構成され、第2電源178は、第1極性とは逆の第2極性を有する第2電極164に電流を提供するよう構成される。例えば、第1電極162が「正(positive)」でありうる一方、第2電極164は「負(negative)」でありうる。
電極162、164の構成と、基板110が電気的に浮上するという事実とは相まって、望ましい電界構成を生成するのに役立つ。より具体的には、電極162、164は、基板110の副軸に平行に電界を生成するよう構成される。換言すると、電極162、164は、基板110の主軸に対して直角に電界を生成するよう構成される。基板110の電気的浮上は、電界を、基板110の実質的に大部分に沿って実質的に平行にするのに役立つ。
電源176、178は、上述の電界を提供するための様々な特性を有しうる。例えば、電源176、178は、約50V/mm〜約100MV/m(例えば約100V/mm〜約1MV/mm、例としては約200V/mm)の強度を有する電界を生成するために、電極162、164に約500V〜約100kVを供給するよう構成されうる。一部の実行形態では、電源176、178のいずれか又は両方は、直流電流(DC)電力供給源であるか、又は、パルスDC電力供給源である。パルスDCの実行形態では、パルスDC波は半波整流器又は全波整流器からのものでありうる。DC電力は、約10Hz〜1MHzの周波数を有しうる。パルスDC電力のデューティサイクルは、約5%〜約95%(例えば約20%〜約60%)でありうる。一部の実行形態では、パルスDC電力のデューティサイクルは、約20%〜約40%でありうる。その他の実行形態では、パルスDC電力のデューティサイクルは、約60%でありうる。パルスDC電力の上昇/下降時間は、約1ns〜約1000ns(例えば約10ns〜約500ns)でありうる。その他の実行形態では、パルスDC電力の上昇/下降時間は、約10ns〜約100nsでありうる。一部の実行形態では、パルスDC電力の上昇/下降時間は、約500nsでありうる。
一部の実行形態では、電源176、178のいずれか又は両方は、交流電流電力供給源を提供する。かかる交流電流電力供給源によって印加される波形は正弦波形でありうる。かかる正弦波形の周波数は1Hz〜1KHzでありうるが、周波数はこれらの数値に限定されるわけではない。このAC波形は、パルスと組み合わされることもありうる。その他の実行形態では、電源176、178のいずれか又は両方は、直流電流電力供給源である。一部の実行形態では、電源176、178のいずれか又は両方は、DCオフセットを使用しうる。DCオフセットは、例えば、印加電圧の約0%〜約75%(例えば印加電圧の約5%〜約60%)でありうる。
電極162、164は、過剰な電力を使用せずに望ましい電界強度が維持されるように、基板110に対して位置付けられる。水平電界の生成における垂直電界寄与を最小化するために、基板のエッジと電極162、164との間の距離が数ミリメートル程度になることも、想定される。2つの電極(電極162、164)だけを図示しているが、更なる電極が有利に実装されうることも、想定される。例えば、電極の複数の更なる対が利用されることもある。このような実行形態では、電極の更なる対は、対のうちの一方の電極が「正」になり、対のうちの他方の電極が「負」になるように、電力供給される。プロセス空間104内に配置される電極は、隣り合った電極が逆の極性を有するように配向される。換言すると、一連の電極のうちの各電極は、直近の電極と逆の極性を有する(例えば、+、−、+、−)。
電界及び熱が印加されている時に電極162、164を動かすことは、基板110に配置されたレジスト内の荷電種(酸)を望ましい方向に動かすことに役立ち、潜在画像によって画定されたインターフェースが、電界が印加されない場合よりもスムーズになることを可能にする。電極は、プロセス流体の誘電率とは異なる誘電率を有する気泡の発生を防止するために、プロセス流体の乱流の創出を回避する様態で動かされうると、想定される。更に、電極162、164の運動は、電極162、164に隣接する電界における不均一性を均等化するのに役立つと、考えられている。前述した電極の構成及び運動の結果として、基板110に配置されたレジストの露光時に生成される酸が、パターニング及びレジスト保護解除特性を向上させるよう、iFGPEB処理中に調整されうる。
図2は、本書に記載の実行形態による、図1のプロセスチャンバ100の一部分の詳細図を示している。稼働に際し、iFGPEB処理中に、プロセス空間104はプロセス流体で充填される。プロセス流体がプロセス空間から漏れる可能性を減少させるよう、プロセス空間の流体封じ込め完全性を維持するために複数のOリングが利用される。第1Oリング202は、真空チャック108の、基板受容面に配置される。第1Oリング202は、真空チャック108の、基板110の外径から半径方向内側に位置付けられうる。
一例では、第1Oリング202は、真空チャック108の、基板110の外径から半径方向内側に約1mm〜約10mmの距離のところに位置付けられる。第1Oリングは、基板が真空チャック108にチャックされると基板110の裏側に接触するよう、位置付けられる。側壁148の第1表面206は、基板110が図示されている処理位置にある時に基板110のエッジ領域に接触するよう、形成され、サイズ設定される。
別の例では、側壁の第1表面206は、基板110が処理位置に配置されても、基板110のエッジ領域に接触しない。この例では、プロセス空間104を少なくとも部分的に画定する側壁148は、基板110の直径を上回る直径を有する。この実行形態は、電極162、164が動くようプロセス空間104内のエリアを広くするためのものであり、電極162、164が基板110の直径を超えて動くのに十分なエリアを提供する。この実行形態では、基板110の周囲に隣接した領域では、又はかかる領域の付近では、電界影響がより大きくなって、パターニング及びレジスト保護解除特性が更に向上しうることが、想定される。
一実行形態では、第1Oリング202は、側壁148の第1表面206に対向するように、真空チャック108内に配置される。第1Oリング202は、プロセス空間104から基板110の背後の領域(真空チャック108の基板支持面など)へのプロセス流体の漏れを防止しうると、想定される。有利には、基板110の真空チャックが維持され、プロセス流体の真空源116への到達が防止される。
真空チャック108は、第1Oリングの半径方向外側に配置された棚状部210を有する。棚状部210は、第1Oリング202の位置から半径方向外側に配置されている。第2Oリング204が、棚状部210の半径方向外側で、真空チャック108に連結される。側壁148の第2表面208は、真空チャック108の外径に隣接して真空チャック108と接触するよう形成され、サイズ設定され、かつ、真空チャック108の外径から半径方向内側へと延在する。一実行形態では、第2Oリング204は、基板110が処理位置に配置されると側壁148の第2表面208と接触するように、配置される。第2Oリング204は、プロセス流体がプロセス空間108から真空チャック108の外径を超えて漏れるのを防止しうると、想定される。
Oリング202、204の各々は、エラストマ材料(例えばポリマーなど)から形成される。一実行形態では、Oリング202、204は円形断面を有する。別の実行形態では、Oリング202、204は、非円形断面(例えば三角形断面など)を有する。Oリング202、204の各々には、Oリング202、204を越えるプロセス流体の通過を防止し、かつプロセス空間104を流体密閉するのに適した、押圧力が加わることも、想定される。
図3は、本書に記載の実行形態による、図1のプロセスチャンバ100の様々な構成要素の概略側面図を示している。プロセス空間104は、第1の複数の流体ポート126及び第2の複数の流体ポート128がその中に形成された状態で、図示されている。第1の複数のチャネル302が、第1の複数の流体ポート126と第1導管134との間に連結される。第2の複数のチャネル304が、第2の複数の流体ポート128と第2導管138との間に連結される。
10の第1の複数のチャネル302が図示されているが、約5〜約30のチャネル(例えば、約9〜約21のチャネル)が実装されうると、想定される。同様に、第2の複数のチャネル304では、約5〜約30のチャネル(例えば、約9〜約21のチャネル)が利用されうる。チャネル302、304の数は、プロセス空間104を充填する時の好適な流体流量を可能にするよう、選択される。チャネル302、304は更に、真空チャック108及び基板110がチャンバ本体102の第1表面206に当接して位置付けられている時に、プロセス空間104の剛性を維持するよう構成される。一実行形態では、9つの第1チャネル302及び9つの第2チャネル304が、プロセス空間104に連結される。別の実行形態では、21の第1チャネル302及び21の第2チャネル304が、第1プロセス空間104に連結される。
第1の複数のチャネル302及び第2の複数のチャネル304は、プロセスチャンバ100の本体102内に形成される。第1と第2の複数のチャネル302、304の各々は、第1流体ポート126と第2流体ポート128のそれぞれにおいて、約3.0mm〜約3.5mm(例えば約3.2mm)の直径を有する。別の実行形態では、各チャネルの直径は、プロセス空間104の直径に沿って異なる。一実行形態では、第1の複数のチャネル302のチャネルは、プロセス空間104の直径全体にわたって均等に離間している。同様に、第2の複数のチャネル304のチャネルは、プロセス空間104の直径全体にわたって均等に離間している。更に、第1と第2の複数のチャネル302、304のチャネルは、プロセス空間104の直径全体にわたって不均一に離間していることもあると、想定される。
第1と第2の複数のチャネル302、304のチャネル同士の間隔は、プロセス空間104に出入りするプロセス流体の乱流を減少させるよう構成される。乱流はプロセス流体中に気泡を発生させ、気泡はその後に印加される電界内で絶縁体として作用するので、気泡の形成を減少させるための措置が取られる。以下で詳述するように、乱流を減少させるために、第1と第2の複数のチャネル302、304の設計と併せて、プロセス流体の流量が調整される。
プロセス流体の流路は、プロセス流体源132から始まり、第1導管134を通過して第1の複数のチャネル302に至る。流体は、第1流体ポート126を経て第1の複数のチャネル302から出て、プロセス空間104に入る。プロセス空間104がプロセス流体で充填されると、プロセス流体は、第2流体ポート128を経てプロセス空間104から出て、第2の複数のチャネル304に入る。プロセス流体は、引き続いて第2導管138に入り、最終的には、流体出口136においてプロセスチャンバ100から除去される。
動作可能な一実行形態では、電界の活性化に先立ってプロセス空間104がプロセス流体で充填されるのに利用される第1流量は、約5L/分〜約10L/分である。プロセス空間104にプロセス流体が充填されると、iFGPEB処理において、電界が印加され、約0L/分〜約5L/分のプロセス流体の第2流量が利用される。プロセス流体の充填/処理時間は、約30秒〜約90秒(例えば約60秒)である。一実行形態では、iFGPEB処理中に、プロセス流体は継続的に流される。この実行形態では、プロセス空間104の内部空間は、処理される基板1枚につき約1回〜約10回置換される(exchanged)。別の実行形態では、プロセス流体は、処理中にはほぼ静止している。この実行形態では、プロセス空間104の内部空間は、各基板の基板処理中に置換されない。
別の動作可能な実行形態では、プロセス空間104を初期充填するために、第1流量が利用される。第1流量は、第1流体ポート126が浸漬されるようにプロセス空間104を充填するためのある時間量にわたり、5L/分未満である。次いで、プロセス空間104の残部を充填するために、5L/分を上回る第2流量が利用される。iFGPEB処理における電界の印加中には、5L/分未満の第3流量が利用される。第1流量と第2流量との間の流量調整は、プロセス空間104における流体の乱流を減少させ、プロセス空間104内での気泡の形成を減少させるか又はなくすよう、設定される。しかし、気泡が形成されても、気泡の浮力により、気泡がプロセス空間104から第2流体ポート128を経て排出されることが可能である。これによって、iFGPEB処理中の電界に対する気泡の絶縁効果は最小化される。したがって、より均一な電界が実現されて、iFGPEB処理が改善されうる。
図4Aには、リソグラフィ露光プロセスにおける、基板400上に形成された材料層402の上に配置された、フォトレジスト層404が描かれている。上述したように、露光後ベイクプロセスにおいて、電極162、164による電界が印加される。リソグラフィ露光プロセスにおいて、放射412がフォトレジスト層404の第1領域408に導かれる一方、フォトレジスト層404の第2領域406はフォトマスク410によって保護されている。光酸発生剤(PAG)が放射412(例えば紫外(UV)放射)に露光されると、フォトレジスト層404の露光した第1領域408に、光酸(図4Aではeで示している)が生成される。図4Aでは光酸を「e」という符号で示しているが、これは、光酸化合物の実際の電荷を具体的に反映するものではなく、光酸化合物は通常帯電しているという事実を反映している。
従来型のプロセスでは、光酸は、主に、露光プロセスにおいて、フォトレジスト層404の露光した第1領域408に生成される。露光後ベイク期間において、光酸の動きは概してランダムであり、生成された光酸を含むフォトレジスト層404内のエリアと、生成された光酸を含まないエリアとの間のインターフェースは、不明瞭な境界を含む(すなわちインターフェース430)。例えば、このランダムな動きにより、光酸拡散の少なくとも一部分が、矢印422で示しているように、第2領域406に及ぶことになりうる。かかる光酸のドリフト(drift)により、ラインエッジ粗さ、分解能損失、フォトレジストフッティング(底部の太り)、及びプロファイル変形が生じることがあり、下層材料層402への不正確なフィーチャ転写が引き起こされうる。この不正確なフィーチャ転写が行われると、デバイスの不具合がもたらされうる。
露光後ベイクプロセス中に上述の電界をフォトレジスト層404に印加することによって、露光した第1領域408における光酸の分布が、有効に制御され、制限されうる。フォトレジスト層404に印加される電界により、光酸が、最小限の横方向運動(例えば、矢印422で示しているx方向の運動)しか伴わずに、垂直方向に(例えば、基板400の平らな表面に対して実質的に垂直な、矢印416及び420で示しているy方向に)動かされうる。つまり、光酸は、概括的には、隣接する第2領域406内には拡散しない。通常、光酸はある特定の極性を有し、この極性は、印加される電界による影響を受けうる。かかる印加電界により、光酸分子は、この電界に従った方向に配向されることになる。かかる電界が印加されると、光酸は望ましい方向に動く。これにより、光酸は、概括的には、第2領域406内に入り込まなくなる。
別の実行形態では、基板110は、電極162、164に対して、潜在画像線に合わせて配向されることもある。これにより、光酸は、ラインエッジ粗さを改善するよう、水平方向に(例えばz方向414に)動く。ゆえに、基板110及び電極162、164の配向が、様々な組み合わせで、パターニング及びレジスト保護解除特性を向上させるために利用されうると、想定される。
図4Bには、第1領域408及び第2領域406の、インターフェース430によって境界分けされている部分を含む、フォトレジスト層404の上面図が描かれている。フォトレジスト層450に電界又は磁界が印加された後の、光酸450の分布は、概括的には、第1領域408に制約され、第2領域406内への拡散を伴わない。ゆえに、電界及び/又は磁界を上述のように印加することによって、明確に画定されたインターフェース430を得ること、ひいては、鮮明なプロファイル、高い分解能、並びに、ラインエッジ粗さ及び不具合の低減を伴って、パターニングされたフォトレジスト層を形成することが、可能になる
要約すると、iFGPEB処理を改善するための装置及び方法が提供される。本書に記載のプロセスチャンバにより、iFGPEB工程における、プロセス流体の効率的な使用及び電界印加の改善が可能になる。稼働電極及びプロセスチャンバのその他の態様は、電界の分布及び均一性を改善することにより、分解能の向上及びライン粗さが低減したプロファイルを伴う、フォトレジスト現像の改善を可能にするためのものである。したがって、本書に記載の装置及び方法を利用することにより、iFGPEB処理工程が改善されうる。
以上の説明は本開示の実行形態を対象としているが、本開示の基本的な範囲から逸脱しなければ、本開示の他の実行形態及び更なる実行形態が考案されてよく、本開示の範囲は、以下の特許請求の範囲によって決まる。
一実行形態では、基板を処理するための装置が提供される。この装置は、側壁を有するプロセス空間(process volume)を画定するチャンバ本体を含む。プロセス空間の主軸は垂直に配向され、プロセス空間の副軸は水平に配向される。可動ドアがチャンバ本体に連結され、真空チャックがこのドアに連結される。摺動密封部が、チャンバ本体の側壁に連結され、かつ、少なくとも部分的にプロセス空間の一部分を画定する。複数の可動電極が、真空チャックに対向するようにプロセス空間内に配置され、複数のシャフトが複数の電極から延在する。これらのシャフトは摺動密封部を通って延在し、モータは複数のシャフトに連結される
ドア106は、軌道(図示せず)に連結されてよく、この軌道に沿ってX軸上を平行移動するよう構成される。X軸に沿ったドア106の動きを容易にするために、モータ(図示せず)がドア106及び/又は軌道に連結されうる。ドア106は閉じた処理位置で示されているが、ドア106の開閉は、ドア106を、Z軸の周りで回転させる前に、X軸に沿ってチャンバ本体02から離れるように動かすことによって、実施されうる。例えば、ドア106は、基板のローディング中の破損の可能性を低減しつつ、真空チャック108上の基板110の位置付けを実施しうるように、図示している処理位置からローディング位置まで、約90°回転しうる。
一実行形態では、真空チャック108は電気的に浮上する。その結果として、真空チャック108に配置された基板110も電気的に浮上する。ゆえに、基板110は、プロセスチャンバ100のいかなる導電性素子にも、又は接地にも、電気的に連結されなくなる。より具体的には、基板110が電気的に浮上することは、電界を、電界線が基板110の上面(及び/又は底面)に実質的に平行に保たれる構成に成形するのに役立つ。基板の上面(及び/又は底面)は、真空チャック108の基板支持面に概して平行である。
密封部166と同様に、キャビティ168も、側壁148と、密封部166の間に配置された本体102の部分との間に配置される。キャビティ168は、概括的に、閉鎖ボイド(void of obstructions)であって、その中でのシャフト170、172の運動を可能にするための閉鎖ボイドである。例えば、キャビティ168の幅は、電極162、164がプロセス空間104内で(垂直方向の両方向矢印で示しているように)直線的に動く時の電極162、164のストローク長さに適応するよう、サイズ設定される。キャビティ168は、密封部166の間に配置された本体102の部分の背後(例えばプロセス空間104の反対側)にも延在しており、共通シャフト(第1シャフト170と第2シャフト172とが合するところ)が直線的に平行移動するためのスペースを提供することによって電極162、164の運動を可能にするよう、サイズ設定される。
真空チャック108は、第1Oリングの半径方向外側に配置された棚状部210を有する。棚状部210は、第1Oリング202の位置から半径方向外側に配置されている。第2Oリング204が、棚状部210の半径方向外側で、真空チャック108に連結される。側壁148の第2表面208は、真空チャック108の外径に隣接して真空チャック108と接触するよう形成され、サイズ設定され、かつ、真空チャック108の外径から半径方向内側へと延在する。一実行形態では、第2Oリング204は、基板110が処理位置に配置されると側壁148の第2表面208と接触するように、配置される。第2Oリング204は、プロセス流体がプロセス空間104から真空チャック108の外径を超えて漏れるのを防止しうると、想定される。
10の第1の複数のチャネル302が図示されているが、約5〜約30のチャネル(例えば、約9〜約21のチャネル)が実装されうると、想定される。同様に、第2の複数のチャネル304では、約5〜約30のチャネル(例えば、約9〜約21のチャネル)が利用されうる。チャネル302、304の数は、プロセス空間104を充填する時の好適な流体流量を可能にするよう、選択される。チャネル302、304は更に、真空チャック108及び基板110がチャンバ本体102の第1表面206に当接して位置付けられている時に、プロセス空間104の剛性を維持するよう構成される。一実行形態では、9つの第1チャネル302及び9つの第2チャネル304が、プロセス空間104に連結される。別の実行形態では、21の第1チャネル302及び21の第2チャネル304が、プロセス空間104に連結される。
図4Bには、第1領域408及び第2領域406の、インターフェース430によって境界分けされている部分を含む、フォトレジスト層404の上面図が描かれている。フォトレジスト層404に電界又は磁界が印加された後の、光酸450の分布は、概括的には、第1領域408に制約され、第2領域406内への拡散を伴わない。ゆえに、電界及び/又は磁界を上述のように印加することによって、明確に画定されたインターフェース430を得ること、ひいては、鮮明なプロファイル、高い分解能、並びに、ラインエッジ粗さ及び不具合の低減を伴って、パターニングされたフォトレジスト層を形成することが、可能になる

Claims (15)

  1. 基板を処理するための装置であって、
    側壁を有するプロセス空間を画定するチャンバ本体であって、前記プロセス空間の主軸が垂直に配向され、前記プロセス空間の副軸が水平に配向される、チャンバ本体と、
    前記チャンバ本体に連結された可動ドアと、
    前記ドアに連結された真空チャックと、
    前記チャンバ本体の側壁に連結されており、かつ、少なくとも部分的に前記プロセス空間の一部分を画定する、摺動密封部と、
    前記真空チャックに対向するように前記プロセス空間内に配置された複数の可動電極であって、前記プロセス空間の前記主軸に平行に電界を生成するよう適合している、複数の可動電極と、
    前記複数の電極から延在し、かつ前記摺動密封部を通って延在する、複数のシャフトと、
    前記複数のシャフトに連結されたモータとを備える、
    装置。
  2. 前記真空チャックと前記ドアとの間に配置された、バッキング板
    を更に備える、請求項1に記載の装置。
  3. 前記可動電極が一又は複数の金属材料から作られる、請求項1に記載の装置。
  4. 前記可動電極が炭化ケイ素材料から作られる、請求項1に記載の装置。
  5. 前記可動電極がグラファイト含有材料から作られる、請求項1に記載の装置。
  6. 前記可動電極が、ロッドとして成形され、かつ円形断面を有する、請求項1に記載の装置。
  7. 前記チャンバ本体の前記側壁に形成された第1の複数の流体ポートであって、第1導管と流体連通している、第1の複数の流体ポートを更に備える、請求項1に記載の装置。
  8. 前記チャンバ本体の前記側壁に形成された第2の複数の流体ポートであって、第2導管を介して流体出口と流体連通している、第2の複数の流体ポートを更に備える、請求項7に記載の装置。
  9. 前記第2の複数の流体ポートが、前記プロセス空間の前記主軸に沿って、前記第1の複数の流体ポートに対向するように配置される、請求項8に記載の装置。
  10. 前記摺動密封部が摺動式真空密封部である、請求項1に記載の装置。
  11. 摺動式真空密封部が複数のエラストマガスケットを含む、請求項1に記載の装置。
  12. 前記複数のシャフトに連結された前記モータが、前記プロセス空間の前記主軸に平行に前記電極を動かすよう動作可能である、請求項1に記載の装置。
  13. 基板を処理するための装置であって、
    側壁を有するプロセス空間を画定するチャンバ本体と、
    前記チャンバ本体の前記側壁に形成された、第1の複数の流体ポートと、
    前記第1の複数の流体ポートに対向するように前記チャンバ本体の前記側壁に形成された、第2の複数の流体ポートと、
    前記チャンバ本体に連結された可動ドアと、
    前記ドアに連結された真空チャックと、
    前記チャンバ本体の側壁に連結されており、かつ、少なくとも部分的に前記プロセス空間の一部分を画定する、摺動密封部と、
    前記真空チャックに対向するように前記プロセス空間内に配置された、複数の可動電極と、
    前記複数の電極から延在し、かつ前記摺動密封部を通って延在する、複数のシャフトと、
    前記複数のシャフトに連結されたモータとを備える、
    装置。
  14. 基板を処理するための装置であって、
    側壁を有するプロセス空間を画定するチャンバ本体であって、前記プロセス空間の主軸が垂直に配向され、前記プロセス空間の副軸が水平に配向される、チャンバ本体と、
    前記チャンバ本体の前記側壁に形成された、第1の複数の流体ポートと、
    前記プロセス空間の前記主軸に沿って、前記第1の複数の流体ポートに対向するように、前記チャンバ本体の前記側壁に形成された、第2の複数の流体ポートと、
    前記チャンバ本体に連結された可動ドアと、
    前記ドアに連結された、内部に加熱素子が配置されている真空チャックと、
    前記チャンバ本体の側壁に連結されており、かつ、少なくとも部分的に前記プロセス空間の一部分を画定する、摺動式真空密封部と、
    前記真空チャックに対向するように前記プロセス空間内に配置された、複数の可動電極と、
    前記複数の電極から延在しており、かつ、前記摺動密封部を通って、前記プロセス空間の反対側に配置されたキャビティ内へと延在する、複数のシャフトと、
    前記複数のシャフトに連結されたモータとを備える、
    装置。
  15. 前記複数のシャフトが1つの共通シャフトで接続されており、前記共通シャフトは前記モータに連結される、請求項14に記載の装置。
JP2020135761A 2016-12-29 2020-08-11 フォトレジスト層におけるフィールド誘導型酸プロファイル制御のための装置 Active JP6959413B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201662440016P 2016-12-29 2016-12-29
US62/440,016 2016-12-29
US15/448,060 US10615058B2 (en) 2016-12-29 2017-03-02 Apparatus for field guided acid profile control in a photoresist layer
US15/448,060 2017-03-02
JP2019535936A JP6750122B2 (ja) 2016-12-29 2017-11-07 フォトレジスト層におけるフィールド誘導型酸プロファイル制御のための装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019535936A Division JP6750122B2 (ja) 2016-12-29 2017-11-07 フォトレジスト層におけるフィールド誘導型酸プロファイル制御のための装置

Publications (2)

Publication Number Publication Date
JP2021007150A true JP2021007150A (ja) 2021-01-21
JP6959413B2 JP6959413B2 (ja) 2021-11-02

Family

ID=62710660

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019535936A Active JP6750122B2 (ja) 2016-12-29 2017-11-07 フォトレジスト層におけるフィールド誘導型酸プロファイル制御のための装置
JP2020135761A Active JP6959413B2 (ja) 2016-12-29 2020-08-11 フォトレジスト層におけるフィールド誘導型酸プロファイル制御のための装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019535936A Active JP6750122B2 (ja) 2016-12-29 2017-11-07 フォトレジスト層におけるフィールド誘導型酸プロファイル制御のための装置

Country Status (7)

Country Link
US (1) US10615058B2 (ja)
EP (2) EP4012751B1 (ja)
JP (2) JP6750122B2 (ja)
KR (2) KR102398589B1 (ja)
CN (2) CN110114854B (ja)
TW (2) TWI806187B (ja)
WO (1) WO2018125381A2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10203604B2 (en) * 2015-11-30 2019-02-12 Applied Materials, Inc. Method and apparatus for post exposure processing of photoresist wafers
US11650506B2 (en) 2019-01-18 2023-05-16 Applied Materials Inc. Film structure for electric field guided photoresist patterning process

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106235A (ja) * 1993-10-08 1995-04-21 Matsushita Electric Ind Co Ltd パターン形成方法
JPH11226479A (ja) * 1998-02-18 1999-08-24 Dainippon Screen Mfg Co Ltd ステージ旋回装置および基板処理システム
JP2003332213A (ja) * 2002-05-14 2003-11-21 Tokyo Electron Ltd 液処理装置および液処理方法
JP2004141698A (ja) * 2002-10-21 2004-05-20 Matsushita Electric Ind Co Ltd レジストパターンの形成方法とそれを用いた太陽電池の製造方法、ならびに、レジストパターン形成装置
JP2006030506A (ja) * 2004-07-15 2006-02-02 Jsr Corp 微細パターンの形成方法と、それに用いる露光後ベーク用媒体
JP2006032605A (ja) * 2004-07-15 2006-02-02 Tokyo Electron Ltd 基板加熱装置及び基板加熱方法
KR100605788B1 (ko) * 2002-12-30 2006-07-31 주식회사 하이닉스반도체 전기장을 이용한 수직한 포토레지스트 패턴의 형성방법
JP2009081191A (ja) * 2007-09-25 2009-04-16 Fenwall Controls Of Japan Ltd 加熱装置
KR20140089854A (ko) * 2013-01-07 2014-07-16 삼성전자주식회사 반도체 소자 제조 장치 및 이를 이용한 반도체 소자의 제조 방법
WO2015191209A1 (en) * 2014-06-10 2015-12-17 Applied Materials, Inc. Electric/magnetic field guided acid diffusion
US20160011515A1 (en) * 2014-07-10 2016-01-14 Applied Materials, Inc. Electric/magnetic field guided acid profile control in a photoresist layer
US20160109813A1 (en) * 2014-10-15 2016-04-21 Applied Materials, Inc. Tooling configuration for electric/magnetic field guided acid profile control in a photoresist layer
US20160139503A1 (en) * 2014-11-14 2016-05-19 Applied Materials, Inc. Process Chamber for Field Guided Exposure and method for Implementing the process chamber
JP2016115792A (ja) * 2014-12-15 2016-06-23 株式会社Screenホールディングス 基板処理装置
JP3205856U (ja) * 2015-06-08 2016-08-18 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated フィールドガイドによる埋設式露光、及び露光後ベークプロセス
US20170154797A1 (en) * 2015-11-30 2017-06-01 Applied Materials, Inc. Method and apparatus for post exposure processing of photoresist wafers

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5308431A (en) * 1986-04-18 1994-05-03 General Signal Corporation System providing multiple processing of substrates
JPH08115906A (ja) * 1994-10-14 1996-05-07 Dainippon Screen Mfg Co Ltd プラズマアッシング装置
TW464944B (en) 1997-01-16 2001-11-21 Tokyo Electron Ltd Baking apparatus and baking method
US6241825B1 (en) * 1999-04-16 2001-06-05 Cutek Research Inc. Compliant wafer chuck
US6686132B2 (en) 2001-04-20 2004-02-03 The Regents Of The University Of California Method and apparatus for enhancing resist sensitivity and resolution by application of an alternating electric field during post-exposure bake
US6841342B2 (en) * 2001-08-08 2005-01-11 Tokyo Electron Limited Substrate processing apparatus and substrate processing method
JP2003156858A (ja) 2001-11-22 2003-05-30 Tokyo Electron Ltd 基板処理方法及び基板処理システム
JP4198443B2 (ja) * 2002-11-08 2008-12-17 東京エレクトロン株式会社 ガス処理装置
US7374867B2 (en) * 2003-10-06 2008-05-20 Intel Corporation Enhancing photoresist performance using electric fields
US7214600B2 (en) * 2004-06-25 2007-05-08 Applied Materials, Inc. Method to improve transmittance of an encapsulating film
US7541137B2 (en) 2005-12-19 2009-06-02 Beach James V Resist resolution using anisotropic acid diffusion
US20080050679A1 (en) 2006-02-22 2008-02-28 Sokudo Co., Ltd. Methods and systems for performing immersion processing during lithography
JP4859229B2 (ja) 2006-12-08 2012-01-25 東京エレクトロン株式会社 熱処理装置
DE102006062031B3 (de) 2006-12-29 2008-06-19 Advanced Micro Devices, Inc., Sunnyvale System zum Antreiben und Steuern einer bewegbaren Elektrodenanordnung in einer elektro-chemischen Prozessanlage
US7864502B2 (en) * 2007-05-15 2011-01-04 International Business Machines Corporation In situ monitoring of wafer charge distribution in plasma processing
US8636458B2 (en) 2007-06-06 2014-01-28 Asml Netherlands B.V. Integrated post-exposure bake track
KR20090044420A (ko) 2007-10-31 2009-05-07 주식회사 하이닉스반도체 반도체 소자 제조용 플라즈마 공정 장치
US8097402B2 (en) 2009-03-31 2012-01-17 Tokyo Electron Limited Using electric-field directed post-exposure bake for double-patterning (D-P)
KR101050463B1 (ko) 2009-05-07 2011-07-20 삼성모바일디스플레이주식회사 플라즈마 처리 장치
US8288174B1 (en) 2011-03-24 2012-10-16 Tokyo Electron Limited Electrostatic post exposure bake apparatus and method
US9798240B2 (en) * 2014-07-10 2017-10-24 Applied Materials, Inc. Controlling photo acid diffusion in lithography processes
US9823570B2 (en) 2015-04-02 2017-11-21 Applied Materials, Inc. Field guided post exposure bake application for photoresist microbridge defects
US9864276B2 (en) * 2015-04-07 2018-01-09 Applied Materials, Inc. Laser annealing and electric field
KR20180015244A (ko) * 2015-10-09 2018-02-12 베이징 나우라 마이크로일렉트로닉스 이큅먼트 씨오., 엘티디. 가열 장치 및 가열 챔버
US9958782B2 (en) * 2016-06-29 2018-05-01 Applied Materials, Inc. Apparatus for post exposure bake

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07106235A (ja) * 1993-10-08 1995-04-21 Matsushita Electric Ind Co Ltd パターン形成方法
JPH11226479A (ja) * 1998-02-18 1999-08-24 Dainippon Screen Mfg Co Ltd ステージ旋回装置および基板処理システム
JP2003332213A (ja) * 2002-05-14 2003-11-21 Tokyo Electron Ltd 液処理装置および液処理方法
JP2004141698A (ja) * 2002-10-21 2004-05-20 Matsushita Electric Ind Co Ltd レジストパターンの形成方法とそれを用いた太陽電池の製造方法、ならびに、レジストパターン形成装置
KR100605788B1 (ko) * 2002-12-30 2006-07-31 주식회사 하이닉스반도체 전기장을 이용한 수직한 포토레지스트 패턴의 형성방법
JP2006030506A (ja) * 2004-07-15 2006-02-02 Jsr Corp 微細パターンの形成方法と、それに用いる露光後ベーク用媒体
JP2006032605A (ja) * 2004-07-15 2006-02-02 Tokyo Electron Ltd 基板加熱装置及び基板加熱方法
JP2009081191A (ja) * 2007-09-25 2009-04-16 Fenwall Controls Of Japan Ltd 加熱装置
KR20140089854A (ko) * 2013-01-07 2014-07-16 삼성전자주식회사 반도체 소자 제조 장치 및 이를 이용한 반도체 소자의 제조 방법
WO2015191209A1 (en) * 2014-06-10 2015-12-17 Applied Materials, Inc. Electric/magnetic field guided acid diffusion
US20160011515A1 (en) * 2014-07-10 2016-01-14 Applied Materials, Inc. Electric/magnetic field guided acid profile control in a photoresist layer
US20160109813A1 (en) * 2014-10-15 2016-04-21 Applied Materials, Inc. Tooling configuration for electric/magnetic field guided acid profile control in a photoresist layer
US20160139503A1 (en) * 2014-11-14 2016-05-19 Applied Materials, Inc. Process Chamber for Field Guided Exposure and method for Implementing the process chamber
JP2016115792A (ja) * 2014-12-15 2016-06-23 株式会社Screenホールディングス 基板処理装置
JP3205856U (ja) * 2015-06-08 2016-08-18 アプライド マテリアルズ インコーポレイテッドApplied Materials,Incorporated フィールドガイドによる埋設式露光、及び露光後ベークプロセス
US20170154797A1 (en) * 2015-11-30 2017-06-01 Applied Materials, Inc. Method and apparatus for post exposure processing of photoresist wafers

Also Published As

Publication number Publication date
EP4012751B1 (en) 2023-09-27
EP3563404B1 (en) 2022-02-09
WO2018125381A3 (en) 2018-08-09
JP6959413B2 (ja) 2021-11-02
KR20210107040A (ko) 2021-08-31
CN110114854B (zh) 2023-06-16
TWI744451B (zh) 2021-11-01
US10615058B2 (en) 2020-04-07
EP3563404A2 (en) 2019-11-06
CN116610008A (zh) 2023-08-18
TWI806187B (zh) 2023-06-21
US20180190518A1 (en) 2018-07-05
KR20190092595A (ko) 2019-08-07
TW202205034A (zh) 2022-02-01
JP2020515045A (ja) 2020-05-21
TW201830165A (zh) 2018-08-16
WO2018125381A2 (en) 2018-07-05
JP6750122B2 (ja) 2020-09-02
EP4012751A1 (en) 2022-06-15
CN110114854A (zh) 2019-08-09
KR102279565B1 (ko) 2021-07-21
KR102398589B1 (ko) 2022-05-17
EP3563404A4 (en) 2020-08-05

Similar Documents

Publication Publication Date Title
JP7089010B2 (ja) 露光後ベークのための装置
TWI806503B (zh) 用於光刻膠晶圓的曝光後處理的裝置
JP6959413B2 (ja) フォトレジスト層におけるフィールド誘導型酸プロファイル制御のための装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201009

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201009

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210907

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211007

R150 Certificate of patent or registration of utility model

Ref document number: 6959413

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150