JP2020202248A - 配線基板及び配線基板の製造方法 - Google Patents

配線基板及び配線基板の製造方法 Download PDF

Info

Publication number
JP2020202248A
JP2020202248A JP2019107145A JP2019107145A JP2020202248A JP 2020202248 A JP2020202248 A JP 2020202248A JP 2019107145 A JP2019107145 A JP 2019107145A JP 2019107145 A JP2019107145 A JP 2019107145A JP 2020202248 A JP2020202248 A JP 2020202248A
Authority
JP
Japan
Prior art keywords
core substrate
conductor
conductor layer
layer
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019107145A
Other languages
English (en)
Inventor
大介 池田
Daisuke Ikeda
大介 池田
成充 國兼
Shigemitsu Kunikane
成充 國兼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2019107145A priority Critical patent/JP2020202248A/ja
Priority to US16/892,800 priority patent/US11089674B2/en
Publication of JP2020202248A publication Critical patent/JP2020202248A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/024Dielectric details, e.g. changing the dielectric material around a transmission line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0242Structural details of individual signal conductors, e.g. related to the skin effect
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/108Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by semi-additive methods; masks therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0391Using different types of conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/096Vertically aligned vias, holes or stacked vias
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4661Adding a circuit layer by direct wet plating, e.g. electroless plating; insulating materials adapted therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

【課題】配線基板の電気的特性向上。【解決手段】実施形態の配線基板100は、コア基板2と、コア基板2の第1面2a上に交互に積層されている絶縁層及び導体層を含む第1積層体1と、第2面2b上の第2積層体とを含んでいる。第1積層体1は、第1線路パターン16a、及び第1線路パターン16aを挟む一対の層間絶縁層140を含み、第1線路パターン16aと一対の層間絶縁層140とを含む第1ストリップ線路16が形成されており、コア基板2は、第1線路パターン16aの厚さ及び線路幅よりも厚い厚さ及び広い線路幅それぞれを有する第2線路パターン26aを含み、第2線路パターン26aは一対の層間絶縁層140よりも厚い一対のコア基板内絶縁層240に挟まれており、第2線路パターン26aと一対のコア基板内絶縁層140とを含む第2ストリップ線路26がコア基板2内に形成されている。【選択図】図1

Description

本発明は、配線基板及び配線基板の製造方法に関する。
特許文献1には、コア基板の両側の導体層の一方に電源層、他方にグランド層を含み、コア基板上にビルドアップされた導体層にマイクロストリップ線路パターンを含む配線基板が開示されている。
特開2006−49645号公報
しかしながら、特許文献1の配線基板は、所望の電気的特性を有し得るが、所望の電気的特性を有するストリップ線路を構成させる導体層及び絶縁層の選択に関する自由度が低い事がある。
本発明の配線基板は、第1面及び前記第1面の反対面である第2面を有するコア基板と、前記第1面上に形成されていて、交互に積層されている絶縁層及び導体層を含む第1積層体と、前記第2面上に形成されていて、交互に積層されている絶縁層及び導体層を含む第2積層体と、を含んでいる。そして、前記第1積層体は、第1線路パターンを含む第1導体層、及び、前記第1線路パターンを挟んでいる一対の層間絶縁層を含み、前記第1線路パターンと、前記一対の層間絶縁層と、前記一対の層間絶縁層を挟む一対の導体層とによって第1ストリップ線路が形成されており、前記コア基板は、第2線路パターンを含んでいる第2導体層を含む複数の導体層、及び、前記複数の導体層それぞれの間に介在するコア基板内絶縁層によって構成されており、前記第2線路パターンと、前記第2線路パターンを挟む2つの前記コア基板内絶縁層からなる一対のコア基板内絶縁層と、前記一対のコア基板内絶縁層を挟む一対の導体層とによって第2ストリップ線路が前記コア基板内に形成されており、前記一対のコア基板内絶縁層の厚さは前記一対の層間絶縁層の厚さよりも厚く、前記第2線路パターンの厚さは、前記第1線路パターンの厚さよりも厚く、前記第2線路パターンの線路幅は、前記第1線路パターンの線路幅よりも広い。
本発明の配線基板の製造方法は、絶縁層と、金属箔を含む導体層とを積層することによって第1面及び前記第1面の反対面である第2面を有する多層構造のコア基板を形成することと、前記第1面及び前記第2面上にさらに、絶縁層と、金属箔を含まない導体層とを積層することによって絶縁層と導体層との積層体を形成することと、を含んでいる。そして、前記積層体を形成することは、前記第1面及び前記第2面の少なくとも一方の上への前記積層体の形成において第1ストリップ線路を形成することを含み、前記第1ストリップ線路を形成することは、金属箔を用いないアディティブ法を用いて前記第1ストリップ線路の信号伝送路を構成すべき第1線路パターンを形成することを含み、前記コア基板を形成することは、前記コア基板内に第2ストリップ線路を形成することを含み、前記第2ストリップ線路を形成することは、サブトラクティブ法又は金属箔を用いるセミアディティブ法を用いて前記第2ストリップ線路の信号伝送路を構成すべき第2線路パターンを形成することを含んでいる。
本発明の実施形態によれば、プリント配線板におけるストリップ線路の配置に関する自由度が向上し、高周波信号の伝送特性を含むプリント配線板の電気的特性を向上させ得ることがある。
本発明の一実施形態の配線基板の一例を示す断面図。 図1のIIA部の拡大図。 図1のIIB部の拡大図。 一実施形態の配線基板における第1及び第2の線路パターンの接続を概念的に示す斜視図。 一実施形態の配線基板の他の例を示す断面図。 一実施形態の配線基板のさらに他の例を示す断面図。 一実施形態の配線基板のさらに他の例を示す断面図。 本発明の一実施形態の配線基板の製造方法における出発基板の形成後の状態の一例を示す断面図。 一実施形態の配線基板の製造方法における第2導体層の形成後の状態の一例を示す断面図。 一実施形態の配線基板の製造方法におけるコア基板の形成後の状態の一例を示す断面図。 一実施形態の配線基板の製造方法における第1導体層の形成後の状態の一例を示す断面図。 一実施形態の配線基板の製造方法における第1及び第2の積層体の形成後の状態の一例を示す断面図。
本発明の一実施形態の配線基板が図面を参照しながら説明される。図1には、一実施形態の配線基板の一例である配線基板100の断面図が示されている。また、図2A及び図2Bには、図1のIIA部及びIIB部の拡大図がそれぞれ示されている。
図1に示されるように、配線基板100は、第1面2a及び第1面2aの反対面である第2面2bを有するコア基板2と、第1面2a上に形成されている第1積層体1と、第2面2b上に形成されている第2積層体3と、を含んでいる。コア基板2は、第2導体層22を含む複数の導体層(図1の例では第2導体層22及び導体層23a〜23e)、及び、複数の導体層それぞれの間に介在するコア基板内絶縁層(図1の例ではコア基板内絶縁層24a〜24f)によって構成されている。図1の例においてコア基板内絶縁層24aは、コア基板2の形成において出発基板として用いられる絶縁基板からなるベース絶縁層である。第1及び第2の積層体1、3は、それぞれ、交互に積層されている絶縁層及び導体層を含んでいる。具体的には、第1積層体1は、第1導体層11を含む複数の導体層(図1の例では第1導体層11、導体層13a及び導体層13b)、及び複数の層間絶縁層(図1の例では層間絶縁層14a〜14c)を含んでいる。第2積層体3は、図1の例では、3つの導体層33及び3つの層間絶縁層34を含んでいる。第1及び第2の積層体1、3は、配線基板100において、コア基板2の第1面2a上及び第2面2b上それぞれに形成されているビルドアップ層である。配線基板100では、後述されるようにコア基板2内の第2導体層22などの各導体層及び各コア基板内絶縁層も、コア基板内絶縁層24aの両面にビルドアップ製法によって形成されている。
なお、配線基板100の説明では、配線基板100の厚さ方向においてコア基板内絶縁層24aから遠い側は「上側」もしくは「上方」、又は単に「上」とも称され、コア基板内絶縁層24aに近い側は「下側」もしくは「下方」、又は単に「下」とも称される。さらに、各導体層及び各絶縁層において、コア基板内絶縁層24aと反対側を向く表面は「上面」とも称され、コア基板内絶縁層24a側を向く表面は「下面」とも称される。従って第1積層体1及び第2積層体3の説明では、コア基板2から遠い側が「上側」、「上方」、又は単に「上」とも称され、コア基板2に近い側が「下側」、「下方」、又は単に「下」とも称される。また、配線基板100の厚さ方向は、単に「Z方向」とも称される。
図1に示されるように、ベース絶縁層(コア基板内絶縁層24a)は、コア基板2の第1面2a側の第1ベース面B1及び第1ベース面B1の反対面である第2ベース面B2を有している。第1ベース面B1上に、順に、導体層23a、コア基板内絶縁層24b、導体層23b、コア基板内絶縁層24c、第2導体層22、コア基板内絶縁層24d、導体層23c、コア基板内絶縁層24e、及び導体層23dが積層されている。第2ベース面B2上には、5つの導体層23eが形成されており、5つの導体層23eそれぞれの間に、コア基板内絶縁層24fが介在している。コア基板内絶縁層24e及び導体層23dそれぞれの上面が第1面2aを構成している。導体層23e及びコア基板内絶縁層24fのうちでコア基板内絶縁層24aから最も遠い導体層及びコア基板内絶縁層それぞれの上面が、第2面2bを構成している。
コア基板2の第1面2a上に、層間絶縁層14a、導体層13a、層間絶縁層14b、第1導体層11、層間絶縁層14c、及び導体層13bが順に積層されており、これらの導体層及び層間絶縁層によって第1積層体1が構成されている。導体層13bは、外部の電子部品(図示せず)の実装に用いられる接続パッド13b1を含んでいる。第1積層体1の上にはソルダーレジスト層41が形成されている。ソルダーレジスト層41は、接続パッド13b1を露出させる開口を備えている。
コア基板2の第2面2b上に、層間絶縁層34と導体層33とが交互に積層されており、3つの層間絶縁層34及び3つの導体層33を含む第2積層体3が形成されている。コア基板2から最も離れた導体層33は、外部の配線基板又は部品との接続に用いられる接続パッド331を含んでいる。第2積層体3の上にはソルダーレジスト層42が形成されている。ソルダーレジスト層42は、接続パッド331を露出させる開口を備えている。接続パッド13b1及び接続パッド331の露出面には、Au、Ni/Au、Ni/Pd/Au、ハンダ、又は耐熱性プリフラックスなどからなる表面保護膜(図示せず)が形成されていてもよい。
ソルダーレジスト層41、42は、絶縁性を有する任意の材料を用いて形成され得る。ソルダーレジスト層41、42は、例えばエポキシ樹脂、ポリイミド樹脂などを主原料とする感光性樹脂を用いて形成される。
配線基板100の各絶縁層は、ビア導体15、ビア導体25b、ビア導体25c、ビア導体35、又は、スルーホール導体25aを含んでいる。ビア導体15は、第1積層体1内の層間絶縁層14a〜14cそれぞれに含まれ、ビア導体35は、第2積層体3内の各層間絶縁層34に含まれている。ビア導体25bはコア基板内絶縁層24b〜24eそれぞれに含まれ、ビア導体25cはコア基板内絶縁層24fに含まれ、スルーホール導体25aはベース絶縁層(コア基板内絶縁層24a)に含まれている。各ビア導体、及びスルーホール導体25aは、各ビア導体又はスルーホール導体25aを包含する各絶縁層を貫通すると共に、その絶縁層を介して隣接する導体層同士を接続している。
コア基板内絶縁層24a〜24f、層間絶縁層14a〜14c、及び層間絶縁層34は、任意の絶縁性材料を用いて形成される。絶縁性材料としては、エポキシ樹脂、ビスマレイミドトリアジン樹脂(BT樹脂)又はフェノール樹脂などが例示される。これらの樹脂を用いて形成される各絶縁層は、ガラス繊維又はアラミド繊維などの補強材、及び/又は、シリカなどの無機フィラーを含んでいてもよい。
図1の例では、コア基板内絶縁層24a〜24fのそれぞれは、補強材241を含んでいる。補強材241としては、前述したガラス繊維及びアラミド繊維、さらに、ガラス不織布及びアラミド不織布などが例示されるが、補強材241はこれらに限定されない。コア基板内絶縁層24a〜24fの厚さは、例えば、40μm以上、200μm以下である。
一方、図1の例では、層間絶縁層14a〜14c及び層間絶縁層34は、補強材を含んでいない、エポキシ樹脂などの先に例示した樹脂などで形成されている。層間絶縁層14a〜14c及び層間絶縁層34の厚さは、例えば、10μm以上、40μm未満である。
なお、コア基板内絶縁層24a〜24f、層間絶縁層14a〜14c、及び層間絶縁層34それぞれの厚さは、各絶縁層を介して隣接する導体層それぞれの導体パターンに挟まれている領域における各絶縁層の厚さである。
第1及び第2の導体層11、22、導体層23a〜23e、導体層13a、導体層13b、並びに導体層33は、例えば、銅、ニッケル、銀、又はパラジウムなどを含む金属箔、蒸着膜、又はめっき膜単独で、又はこれらの積層体で形成されている。
図1の例において第1積層体1内の第1導体層11及び導体層13a、13b、並びに、第2積層体3内の導体層33は、金属箔を用いずに形成されている。第1導体層11、及び導体層13a、13b、33は、それぞれ、図2Aに示されるように、シード膜132及び電解めっき膜133を含んでいる。シード膜132は、電解めっき膜133の形成時に給電層として用いられる。図1の例の第1積層体1及び第2積層体3それぞれの各導体層は、例えば、金属箔を用いないセミアディティブ(SAP:Semi-Additive Process)法で形成される。
第1積層体1内の各導体層及び第2積層体3内の導体層33の厚さは、例えば、10μm以上、20μm未満である。このように、第1積層体1及び第2積層体3内の金属箔を含まない各導体層は、最小線幅/最小線間幅(L/S)に関して10μm/10μmの配線ルールで配置された配線パターンを有し得る。従って、第1及び第2の積層体1、3には、以下に述べられる、金属箔を含む導体層を有するコア基板2内よりも微細なピッチで並ぶ、より細い配線を形成することができる。
一方、図1の例では、コア基板2内の第2導体層22及び導体層23a〜23eは、図2Bに示されるように、金属箔231、シード膜232、及び電解めっき膜233を含んでいる。シード膜232は、電解めっき膜233の形成時に給電層として用いられる。図1の例のコア基板2内の各導体層は、例えば、サブトラクティブ法、又は、金属箔を用いるセミアディティブ(MSAP:Modified Semi-Additive Process)法を用いて形成される。このように金属箔231が含まれる場合、コア基板2内の各導体層の厚さは、例えば、20μm以上、70μm以下である。また、コア基板2内の第2導体層22及び導体層23a〜23eそれぞれは、例えば、最小線幅/最小線間幅(L/S)に関して30μm/30μmの配線ルールで配置された配線パターンを有し得る。
ビア導体15、ビア導体25b、ビア導体25c、ビア導体35それぞれは、各ビア導体を包含する各絶縁層を貫く貫通孔を導電体で埋めることによって形成されている所謂フィルドビアである。各ビア導体は、それぞれの上側の導体層と一体的に形成されている。各ビア導体は、例えば、前述したシード膜132又はシード膜232、及び、めっき膜133又はめっき膜233によって形成される。
スルーホール導体25aは、コア基板内絶縁層24aに設けられた貫通孔を、銅又はニッケルなどからなるシード膜232及びめっき膜233で充填することによって、導体層23a、及び第2ベース面B2上の23eと一体的に形成されている。
配線基板100では、複数のビア導体25bとスルーホール導体25aと複数のビア導体25cとが平面視で重なるように積層されている。このように積層されている複数のビア導体25b、複数のビア導体25c、及びスルーホール導体25aによって、第1面2a上の導体層13bと第2面2b上の導体層23eとを接続するスタックビア導体250が形成されている。コア基板2は、このように第1面2aを構成する導体層23dと第2面2bを構成する導体層23eとを略最短の経路で接続するスタックビア導体250を有し得る。コア基板2の表裏の導体層を小さい電気抵抗を有する経路で電気的に接続することができる。コア基板2及び配線基板100の平面サイズを小さくできることがある。
コア基板2、並びに第1及び第2の積層体1、3それぞれに含まれる各導体層は、任意の導体パターンを含み得る。図2Aに示されるように、第1導体層11は、少なくとも第1線路パターン16aを含んでいる。第1線路パターン16aは所定の線路幅W1を有し、線路幅W1と直交する方向に延在している。第1導体層11の下側において層間絶縁層14bを介して第1導体層11に隣接する導体層13aは、少なくともシールドパターン161を含んでいる。第1導体層11の上側において層間絶縁層14cを介して第1導体層11に隣接する導体層13bは、少なくともシールドパターン162を含んでいる。第1線路パターン16aは、層間絶縁層14b及び層間絶縁層14cからなる一対の層間絶縁層140によって挟まれている。また、一対の層間絶縁層140は、導体層13a及び導体層13bからなる一対の導体層130によって挟まれている。
シールドパターン161及びシールドパターン162は、導体層13a及び導体層13bそれぞれの一部である導体パターンである。シールドパターン161及びシールドパターン162それぞれは、第1線路パターン16aと平面視で重なっており、第1線路パターン16aの線路幅W1の方向において、線路幅W1よりも長い長さを有している。シールドパターン161及びシールドパターン162は、グランド用導体パターン又は電源用導体パターンなどの電位変動の少ない導体パターンであり、好ましくは、グランド電位に接続される導体パターンである。従って、シールドパターン161及びシールドパターン162は、第1線路パターン16aに対する電磁シールドとして機能し得る。すなわち、第1線路パターン16aと、一対の層間絶縁層140と、一対の導体層130(具体的には2つのシールドパターン161、162)とによってストリップ線路(第1ストリップ線路16)が形成されている。図1及び図2Aの例では、第1ストリップ線路16は、第1積層体1に含まれている。
一方、コア基板2内の第2導体層22は、図2Bに示されるように、少なくとも第2線路パターン26aを含んでいる。第2線路パターン26aは所定の線路幅W2を有し、線路幅W2と直交する方向に延在している。第2導体層22の下側においてコア基板内絶縁層24bを介して第2導体層22に隣接する導体層23bは、少なくともシールドパターン261を含んでいる。第2導体層22の上側においてコア基板内絶縁層24cを介して第2導体層22に隣接する導体層23cは、少なくともシールドパターン262を含んでいる。第2線路パターン26aは、2つのコア基板内絶縁層(コア基板内絶縁層24b及びコア基板内絶縁層24c)からなる一対のコア基板内絶縁層240によって挟まれている。そして、一対のコア基板内絶縁層240は、導体層23b及び導体層23cからなる一対の導体層230によって挟まれている。
シールドパターン261及びシールドパターン262は、導体層23b及び導体層23cそれぞれの一部である導体パターンである。シールドパターン261及びシールドパターン262は、それぞれ、第2線路パターン26aと平面視で重なっており、第2線路パターン26aの線路幅W2の方向において、線路幅W2よりも長い長さを有している。シールドパターン261及びシールドパターン262は、シールドパターン161などと同様に、グランド用導体パターンのような電位変動の少ない導体パターンである。従って、シールドパターン261及びシールドパターン262は第2線路パターン26aに対する電磁シールドとして機能し得る。すなわち、コア基板2には、第2線路パターン26aと、一対のコア基板内絶縁層240と、一対の導体層230(具体的には2つのシールドパターン261、262)とによって構成されるストリップ線路(第2ストリップ線路26)が形成されている。コア基板2は第2ストリップ線路26を含んでいる。
図2A及び図2Bを参照すると、第2線路パターン26aは、第1線路パターン16aの厚さT1よりも厚い厚さT2を有している。また、第2線路パターン26aは第1線路パターン16aの線路幅W1よりも広い線路幅W2を有している。一方、一対のコア基板内絶縁層240は、一対の層間絶縁層140の厚さT3よりも厚い厚さT4を有している。なお、一対の層間絶縁層140の厚さT3は、一対の導体層130を構成する導体層13a及び導体層13b同士の間隔である。また、一対のコア基板絶縁層240の厚さT4は、一対の導体層230を構成する導体層23b及び導体層23c同士の間隔である。
このように、本実施形態では、コア基板2と、第1積層体1との両方に、ストリップ線路が設けられる。前述したように、第1積層体1は、コア基板2を構成する各導体層及び各絶縁層と異なる材料(例えば補強材241の有無)、及び異なる厚さを有し得る導体層及び絶縁層によって構成される。加えて、第1積層体1は、コア基板2を構成する各導体層と異なる配線ルールを有し得る各導体層によって構成される。しかし、本実施形態では、コア基板2内に構成される第2ストリップ線路26の構成要素は、第1ストリップ線路16の構成要素を幾何学上適切に拡大したような構造を有している。そのため、例えば、第1ストリップ線路16の特性インピーダンスと、第2ストリップ線路26の特性インピーダンスとを容易に近づけることができる。
すなわち、高周波信号の伝送において反射や減衰の少ない信号伝送路を、ファインピッチの配線形成が可能な第1積層体1の中だけでなく、コア基板2内にも形成することができる。そのように、コア基板2と、コア基板2上に形成される導体層及び絶縁層の積層体との両方に高周波信号の伝送路を設けても、良好なシグナルインティグリティが得られると考えられる。従って高周波信号の伝送路の配置に関する設計の自由度が向上すると考えられる。その結果、配線基板の層数を少なくしたり、配線基板の平面サイズを小さくしたりすることが可能なことがある。
例えば図1の例では、それぞれストリップ線路構造を有する第1線路パターン16a及び第2線路パターン26aが平面視で重なる位置に配置されている。従ってストリップ線路構造を有する2つの線路パターンが同一の導体層に設けられる場合と比べて、配線基板100のサイズを小さくし得ることがある。第1線路パターン16a及び第2線路パタ−ン26aは、互いに同じ方向に沿って平面視で重なるように延在していてもよい。すなわち、高周波信号に適した複数の伝送路を、配線基板の厚さ方向に沿った断面において並走するように、互いに異なる構造を有する導体層それぞれに設けることも可能となり得る。
さらに、コア基板2は、前述したように、比較的厚い導体層を有し得る。従って、コア基板2内に第2ストリップ線路26を配置することによって、高周波信号に適した特性インピーダンスを有すると共に比較的低い電気抵抗を有する伝送路を得ることができる。長い高周波信号の伝送路が設けられる場合でも、伝送路中の電圧降下及び発熱が少ないと考えられる。
第1ストリップ線路16及び第2ストリップ線路26それぞれの構成の一例が以下に示される。第1線路パターン16aの線路幅W1としては、20μmが例示される。第1線路パターン16aの厚さT1としては、15μmが例示される。一対の層間絶縁層140の厚さT3としては、75μmが例示される。第1ストリップ線路16の各要素がこれら例示の条件を備えていて一対の層間絶縁層140の比誘電率が、例えば1GHzの周波数の信号に対して3.3である場合、第1ストリップ線路16は、上記周波数の信号に対して50Ω程度の特性インピーダンスを有し得る。
第1ストリップ線路16が上記の条件を備えている場合、第2線路パターン26aの線路幅W2は、例えば30μmである。第2線路パターン26aの厚さT2は、例えば35μmである。一対のコア基板内絶縁層240の厚さT4は、例えば、155μmである。第2ストリップ線路26の各要素がこれらの条件を備えていて一対のコア基板内絶縁層240の比誘電率が、例えば1GHzの周波数の信号に対して3.7である場合、第2ストリップ線路26は、上記周波数の信号に対して50Ω程度の特性インピーダンスを有し得る。
第1及び第2の線路パターン16a、26aそれぞれの線路幅及び厚さ、並びに、一対の層間絶縁層140及び一対のコア基板内絶縁層240それぞれの厚さ及び比誘電率を適切に選択することによって、各ストリップ線路において所望の特性インピーダンスを得ることができる。例えば、第1ストリップ線路16の特性インピーダンスと第2ストリップ線路26の特性インピーダンスとは略等しくてもよい。互いに同じ出力インピーダンスを有する高周波電子デバイスの複数の出力それぞれに接続される信号伝送路を、第1積層体1及びコア基板2それぞれに配置することができる。
一対の層間絶縁層140及び一対のコア基板内絶縁層240は、それぞれストリップ線路を構成するので、いずれも低い比誘電率及び低い誘電正接を有していることが好ましい。また、一対の層間絶縁層140及び一対のコア基板内絶縁層240との比較においては、一対のコア基板内絶縁層240の比誘電率は一対の層間絶縁層140の比誘電率も高くてもよい。また、一対のコア基板内絶縁層240の誘電正接は一対の層間絶縁層140の誘電正接よりも高くてもよい。その場合、比誘電率によるコア基板内絶縁層(例えばコア基板内絶縁層24b〜24f)の材料の制限が緩和され、その分、熱膨張係数及び/又はヤング率などの物性値の観点から材料を適宜選択することが可能になる。
第1線路パターン16a及び第2線路パターン26aは、いずれも高周波信号の伝送路である。従って、第1線路パターン16a及び第2線路パターン26aには、配線基板100の使用時に表皮効果が現れ、実際の伝送路がそれぞれの表面近傍に限定され易くなる。一方、一般に、配線基板内の導体層には、その上に積層される絶縁層との密着性を向上させるべく粗化処理が施される。その場合、高周波信号の伝送において表皮効果の影響が表れ易くなることがある。そのような表皮効果による影響を軽減すべく、第1及び第2の線路パターン16a、26aそれぞれの表面には、むしろ、面粗度を低くする低粗度表面処理が施されていることが好ましい。
従って、第1線路パターン16aを含む第1導体層11におけるコア基板2と反対側の表面11aの面粗度は、第1積層体1内の第1導体層11以外の導体層(導体層13a及び導体層13b)におけるコア基板2と反対側の表面130aの面粗度よりも低くてもよい。
同様に、第2線路パターン26aを含む第2導体層22における第1導体層11側の表面22aの面粗度は、コア基板2内の第2導体層22以外の導体層(導体層23a〜23e)における第1導体層11側の表面230aの面粗度よりも低くてもよい。特に、第2導体層22の表面22aの面粗度は、コア基板2のベース絶縁層(コア基板内絶縁層24a)よりも第1面2a側に積層されている導体層23a〜23dの表面230aの面粗度よりも低くてもよい。
第1ストリップ線路16の特性インピーダンスと第2ストリップ線路26の特性インピーダンスとが略同じである場合、第1線路パターン16aと第2線路パターン26aとが電気的に接続されていてもよい。図3には、第1線路パターン16aと第2の線路パターン26aとの接続が概念的に示されている。なお、図3は、図1の配線基板100において、第1線路パターン16aと第2線路パターン26aとが互いに直交する方向に沿って形成されており、平面視で互いに重なり合うそれぞれの端部で接続される例である。
図3の例では、第1線路パターン16aと第2線路パターン26aとが、スタックビア導体150によって接続されている。スタックビア導体150は、図3では概念的に円柱状に示されている。スタックビア導体150は、例えば、図1に示される層間絶縁層14a、14bそれぞれを貫通するビア導体15と、コア基板内絶縁層24d、24eそれぞれを貫通するビア導体25bとを積層することによって形成され得る。各導体層内の導体パターンの配置状況による高周波の信号伝送路の配置の可否に応じて、電気的に一つの信号伝送路を、複数の導体層に渡って配置することができる。
図3の例と異なり、第1線路パターン16aと第2線路パターン26aとは、電気的に分離されていてもよい。そして、第1ストリップ線路16と第2ストリップ線路26とが互いに異なる特性インピーダンスをそれぞれ有していてもよい。その場合、例えば、互いに異なる出力インピーダンスを有する高周波電子デバイスの複数の出力それぞれに接続される各信号伝送路を配線基板100に配置することができる。
図4A〜図4Cには、本実施形態の配線基板の他の例である配線基板100a〜100cがそれぞれ示されている。図4Aに示される配線基板100aでは、第2線路パターン26aを含む第2導体層22が、コア基板2におけるベース絶縁層(コア基板内絶縁層24a)の第1ベース面B1から2つめの導体層として設けられている。そのため、第2ストリップ線路26のシールドパターン261は、第1ベース面B1上に形成されている導体層23a内の導体パターンによって構成されている。このように、第2ストリップ線路26の一部がコア基板2のベース絶縁層の表面上に設けられた導体パターンによって構成されていてもよい。
なお、実施形態の配線基板では、コア基板2のベース絶縁層(コア基板内絶縁層24a)よりも、第2面2b側の導体層として、第2導体層22が設けられてもよい。すなわち、ベース絶縁層よりも第2面2b側において、第2ストリップ線路26が構成されてもよい。図4Aの例の配線基板100aの構造は、第2ストリップ線路26が設けられている階層を除いて図1の配線基板100の構造と同様である。図1の配線基板100の構成要素と同様の構成要素には図4Aにおいて適宜図1に示される符号と同様の符号が付され、その説明は省略される。
図4Bに示される配線基板100bでは、第2線路パターン26aを含む第2導体層22は、コア基板2における第1面2a側(第1積層体1側)の最外層の導体層(導体層23d)から2つめの導体層として設けられている。そのため、導体層23d内の導体パターン23d1によって第2ストリップ線路26におけるコア基板2の第1面2a側のシールドパターンが構成されている。
一方、第1ストリップ線路16の第1線路パターン16aを含む第1導体層11は、第1積層体1における最下層の導体層(最もコア基板2側に位置する導体層)として設けられている。そのため、コア基板2の導体層23d内の導体パターン23d1によって、第1ストリップ線路16におけるコア基板2側のシールドパターンが構成されている。すなわち、導体層23dの導体パターン23d1が、第1ストリップ線路16と第2ストリップ線路26とによって共用されている。換言すると、第1ストリップ線路16を構成する一対の導体層130(図2A参照)のうちのコア基板2側の導体層は、第2ストリップ線路26を構成する一対の導体層230(図2B参照)のうちの第1導体層11側の導体層(導体層23d)である。
実施形態の配線基板では、図4Bの例のように、第1ストリップ線路16の一部を構成する導体層と第2ストリップ線路26の一部を構成する導体層とが同一であってもよい。なお、図4Bの例のように導体層23dが第1及び第2のストリップ線路16、26で共用される場合でも、図4Bの例と異なり、第1ストリップ線路16と第2ストリップ線路26とで、シールドパターンを構成する導体パターンが異なっていてもよい。図4Bの例の配線基板100bの構造は、第1ストリップ線路16及び第2ストリップ線路26それぞれが設けられている階層を除いて図1の配線基板100の構造と同様である。図1の配線基板100の構成要素と同様の構成要素には図4Bにおいて適宜図1に示される符号と同様の符号が付され、その説明は省略される。
図4Cの例の配線基板100cは、コア基板20と、コア基板20の第1面20a上に形成されている第1積層体10、とコア基板20の第2面20b上に形成されている第2積層体30とを含んでいる。コア基板20は、ベース絶縁層(コア基板内絶縁層24a)の第1ベース面B1側に、交互に積層された、3つの導体層(導体層23a、第2導体層22、導体層23b)及び2つのコア基板内絶縁層(コア基板内絶縁層24b、24c)を備えている。また、コア基板20は、第2ベース面B2側に、交互に積層された、3つの導体層23e及び2つのコア基板内絶縁層24fを備えている。
第1積層体10には、コア基板20側から、順に層間絶縁層14a、第1導体層11、層間絶縁層14b、及び、導体層13aが順に積層されている。第2積層体30には、2つの層間絶縁層34と2つの導体層33とが交互に積層されている。
第1導体層11は第1線路パターン16aを含んでいる。第1線路パターン16aと、第1線路パターン16aを挟み込む層間絶縁層14a及び層間絶縁層14bと、導体層23b及び導体層13aとによって、第1ストリップ線路16が構成されている。一方、コア基板20の第2導体層22は、第2線路パターン26aを含んでいる。第2線路パターン26aと、第2線路パターン26aを挟み込むコア基板内絶縁層24b及びコア基板内絶縁層24cと、導体層23a及び導体層23bとによって、第2ストリップ線路26が構成されている。すなわち、配線基板100cにおいても、コア基板20の第1面20a側の最外層の導体層(導体層23b)の導体パターンが、第1及び第2のストリップ線路16、26で共用されている。
配線基板100cは、コア基板20の第1ベース面B1側(配線基板100cの厚さ方向における片側)に5つの導体層しか備えていない。しかし、配線基板100cは、コア基板20の第1ベース面B1側の異なる階層に2つのストリップ線路(第1及び第2のストリップ線路16、26)を備えている。第2ストリップ線路26はコア基板20内に構成されており、第1ストリップ線路16の第1線路パターン16aは、第1積層体10内に配置されている。すなわち、配線基板100cでは、導体層及び絶縁層の層数は少ないが、互いに異なる構造を有する、導体層及び絶縁層の2つの積層体(第1積層体10及びコア基板20)それぞれにストリップ線路が構成されている。
図4Cの例の配線基板100cの構造は、コア基板20、第1及び第2の積層体10、30それぞれの層数を除いて図1の配線基板100の構造と同様である。図1の配線基板100の構成要素と同様の構成要素には図4Cにおいて適宜図1に示される符号と同様の符号が付され、その説明は省略される。
つぎに、図1に示される配線基板100を例に、一実施形態の配線基板の製造方法が、図5A〜図5Eを参照して説明される。
本実施形態の配線基板の製造方法は、図5A〜図5Eに示されるように、絶縁層と導体層とを積層することによって、第1面2a及び第1面2aの反対面である第2面2bを有する多層構造のコア基板2を形成することを含んでいる。本実施形態の配線基板の製造方法は、第1面2a及び第2面2b上にさらに、絶縁層と導体層とを積層することによって絶縁層と導体層との積層体(第1積層体1及び第2積層体3)を形成することを含んでいる。コア基板2の形成では、金属箔を含む導体層が積層され、第1積層体1及び第2積層体3の形成では、金属箔を含まない導体層が積層される。まず、コア基板2の形成方法が以下に説明される。
図5Aに示されるように、コア基板2のベース絶縁層となる絶縁基板24a0と、絶縁基板24a0の両面それぞれに積層された金属箔とを有する出発基板が用意される。例えば銅箔を表裏両面に備える両面銅張積層板が出発基板として用意される。両面銅張積層板には、例えば炭酸ガスレーザー光の照射によって、スルーホール導体25aを形成するための貫通孔が形成され、貫通孔の内壁及び両面銅張積層板の表面上に無電解めっき又はスパッタリングなどによって導体膜が形成される。そして、この導体膜をシード層及び給電層として用いる電解めっき、及び、適切なマスクを用いるエッチングなどを含むサブトラクティブ法を用いて、所望の導体パターンをそれぞれ有する導体層23a及び導体層23e、並びにスルーホール導体25aが形成される。なお、導体層23a、23e、並びにスルーホール導体25aは、金属箔を用いるセミアディティブ法(MSAP法)を用いて形成されてもよい。
図5Bに示されるように、第2線路パターン26aが形成される。まず、導体層23a上に、金属箔と、補強材241を含むプリプレグとが熱圧着され、コア基板内絶縁層24bが形成される。コア基板内絶縁層24b及びその上の金属箔におけるビア導体25bの形成箇所に、例えば炭酸ガスレーザー光の照射によって貫通孔が形成される。そしてサブトラクティブ法又はMSAP法を用いて、所望の導体パターンを有する導体層23b、及び、コア基板内絶縁層24bを貫通するビア導体25bが形成される。絶縁基板24a0はコア基板2のベース絶縁層(コア基板内絶縁層24a)を構成する。コア基板内絶縁層24aの第2ベース面B2側には一組のコア基板内絶縁層24f及び導体層23eが形成される。
導体層23bは、少なくともシールドパターン261を有するように形成される。すなわち、シールドパターン261に対応したマスク部を有するエッチングマスク、又は、シールドパターン261に対応した開口を有するめっきレジストを用いて導体層23bが形成される。
さらに、導体層23bの上に、コア基板内絶縁層24cがコア基板内絶縁層24bと同様の方法で形成される。さらに、第2導体層22が導体層23bと同様の方法で形成される。コア基板内絶縁層24cを貫通するビア導体25bが、第2導体層22と共に形成される。サブトラクティブ法又はMSAP法が用いられる。コア基板内絶縁層24aの第2ベース面B2側には、さらに一組のコア基板内絶縁層24f及び導体層23eが形成される。
第2導体層22は、少なくとも第2線路パターン26aを有するように形成される。すなわち、第2線路パターン26aに対応したマスク部を有するエッチングマスク、又は、第2線路パターン26aに対応した開口を有するめっきレジストを用いて第2導体層22が形成される。第2線路パターン26aは、後述するように、第2ストリップ線路26の信号伝送路を構成すべき導体パターンである。従って、第2線路パターン26aは、シールドパターン261が第2線路パターン26aの電磁シールドとして機能し得るように形成される。すなわち、第2線路パターン26aは、平面視でシールドパターン261と重なるように、又は平面視でシールドパターン261に包含されるように形成される。
第2導体層22の形成は、その形成後に第2導体層22の表面の面粗度を低下させることを含んでいてもよい。第2線路パターン26a内を高周波信号が伝搬する際の表皮効果の影響を少なくすることができる。例えばソフトエッチングを行うことによって第2線路パターン26aの表面が低粗化される。このように第2線路パターン26aを設けることは、第2線路パターン26aの面粗度を、第2導体層22の形成直後の状態よりも低くすることを含んでいてもよい。
図5Cに示されるように、さらに、第2導体層22の上に、コア基板内絶縁層24d、導体層23c、コア基板内絶縁層24e、及び導体層23dが形成される。コア基板内絶縁層24d、24eは、コア基板内絶縁層24cと同様の方法で形成される。導体層23c及び導体層23dは、第2導体層22と同様に、サブトラクティブ法又はMSAP法を用いて形成される。コア基板内絶縁層24d、24eそれぞれには、ビア導体25bが形成される。コア基板内絶縁層24aの第2ベース面B2側には、さらに二組のコア基板内絶縁層24f及び導体層23eが形成される。
導体層23cには、適切なエッチングマスク又はめっきレジストを用いて、シールドパターン262が設けられる。シールドパターン262は、第2線路パターン26aの電磁シールドとして機能し得るように、すなわち、第2線路パターン26aと重なるように又は平面視で第2線路パターン26aを包含するように形成される。
図5A〜図5Cに示される工程を経ることによってコア基板2が形成される。形成されたコア基板2には、第2線路パターン26a、コア基板内絶縁層24c、24d、並びに、シールドパターン261、262によって第2ストリップ線路26が形成されている。図5A〜図5Cに示されるように、本実施形態の配線基板の製造方法においてコア基板2を形成することは、第2ストリップ線路26をコア基板2内に形成することを含んでいる。そして、第2ストリップ線路26を形成することは第2線路パターン26aを形成することを含んでいる。
図5Dに示されるように、第1線路パターン16aが形成される。まず、導体層23d及びコア基板内絶縁層24eからなるコア基板2の第1面2a上にフィルム状の絶縁性樹脂(例えばエポキシ樹脂)が熱圧着され、層間絶縁層14aが形成される。層間絶縁層14aにおけるビア導体15の形成箇所に、例えば炭酸ガスレーザー光の照射によって貫通孔が形成される。貫通孔の内壁上及び層間絶縁層14aの表面上に無電解めっき又はスパッタリングなどによって導体膜が形成される。この導体膜をシード層及び給電層として用いると共に、適切な開口を有するめっきレジストを用いる電解めっきによって、所望の導体パターンを有する導体層13a、及びビア導体15が形成される。すなわち、金属箔を用いないサブトラクティブ法(SAP法)によって導体層13a及びビア導体15が形成される。コア基板2の第2面2b上には一組の層間絶縁層34及び導体層33が形成される。
導体層13aは、少なくともシールドパターン161を有するように形成される。すなわち、シールドパターン161に対応した開口を有するめっきレジストを用いて導体層13aが形成される。
さらに、導体層13aの上に、層間絶縁層14bが層間絶縁層14aと同様の方法で形成される。さらに、第1導体層11、及び、層間絶縁層14bを貫通するビア導体15が、導体層13aなどと同様にSAP法を用いて形成される。コア基板2の第2面2b側には、さらに一組の層間絶縁層34及び導体層33が形成される。
第1導体層11は、少なくとも第1線路パターン16aを有するように形成される。すなわち、第1線路パターン16aに対応した開口を有するめっきレジストを用いて第1導体層11が形成される。第1線路パターン16aは、後述するように、第1ストリップ線路16の信号伝送路を構成すべき導体パターンである。従って、第1線路パターン16aは、シールドパターン161が第1線路パターン16aの電磁シールドとして機能し得るように形成される。すなわち、第1線路パターン16aは、平面視でシールドパターン161と重なるように、又は平面視でシールドパターン161に包含されるように形成される。
第1導体層11の形成時には、前述した第2導体層22の形成時と同様に、第1導体層11の表面の面粗度が、ソフトエッチングなどによって低くされてもよい。すなわち、第1線路パターン16aを設けることは、第1線路パターン16aの面粗度を低下させることを含んでいてもよい。
図5Eに示されるように、さらに、第1導体層11の上に、層間絶縁層14c、導体層13bが形成される。層間絶縁層14cは、層間絶縁層14bと同様の方法で形成される。導体層13bは、第1導体層11と同様に、SAP法を用いて形成される。層間絶縁層14cには、ビア導体15が形成される。コア基板2の第2面2b側には、さらに一組の層間絶縁層34及び導体層33が形成される。
導体層13bには、適切なめっきレジストを用いてシールドパターン162が設けられる。シールドパターン162は、第1線路パターン16aの電磁シールドとして機能し得るように、すなわち、平面視で第1線路パターン16aと重なるように又は平面視で第1線路パターン16aを包含するように形成される。
図5D及び図5Eに示される工程を経ることによってコア基板2の第1面2a上に、絶縁層と、金属箔を含まない導体層との積層体である第1積層体1が形成される。コア基板2の第2面2b上には第2積層体3が形成される。第1線路パターン16a、層間絶縁層14b、14c、並びに、シールドパターン161、162によって第1ストリップ線路16が形成されている。図5Eの例では、第1ストリップ線路16は、シールドパターン161も含めて第1積層体1内に形成されている。図5D及び図5E示されるように、本実施形態の配線基板の製造方法は、第1積層体1の形成において、第1ストリップ線路16を形成することを含んでいる。そして、第1ストリップ線路16を形成することは、金属箔を用いないアディティブ法(SAP法)を用いて第1線路パターン16aを形成することを含んでいる。
その後、第1積層体1上にソルダーレジスト層41が形成され、第2積層体3上にソルダーレジスト層42が形成される。ソルダーレジスト層41、42は、例えば、感光性のエポキシ樹脂又はポリイミド樹脂などを含む樹脂層の形成と、適切なパターンを有するマスクを用いた露光、及び現像とによって形成される。以上の工程を経ることによって、図1の例の配線基板100が完成する。なお、ソルダーレジスト層41、42の開口に露出する接続パッド13b1及び/又は接続パッド331には、必要に応じて、無電解めっき、半田レベラ、又はスプレーコーティングなどによって、Au、Ni/Au、Ni/Pd/Au、ハンダ、又は耐熱性プリフラックスなどからなる表面保護膜(図示せず)が形成されてもよい。
以上の説明では、図1の配線基板100を例に本実施形態の配線基板の製造方法が説明された。そのため、第1積層体1に第1線路パターン16aが形成されたが、第1線路パターン16aは、コア基板2の第2面2bへの第2積層体3の形成において、第2積層体3内に形成されてもよい。従って、第1ストリップ線路16は、コア基板2の第2面2b側に形成されてもよい。
実施形態の配線基板は、各図面に例示される構造、並びに、本明細書において例示された構造、形状、及び材料を備えるものに限定されない。例えば、第1線路パターン16a及び第2線路パターン26aは、それぞれ、平行に延びる2本の配線パターンを含むことによって差動伝送線路を形成していてもよい。第1ストリップ線路16のシールドパターン162は、絶縁層上に導電性ペーストを用いて形成された導体層であってもよい。また、第1線路パターン16aは第2積層体3内に形成されていてもよく、第1ストリップ線路16は、コア基板2の第2面2b側に形成されてもよい。また、コア基板2は、ベース絶縁層の両側に導体層及び絶縁層が形成されたものでなくてもよく、例えば、一方向にのみ導体層と絶縁層とが積層された所謂コアレス多層基板であってもよい。また、ベース絶縁層(コア基板内絶縁層24a)に含まれているスルーホール導体25aの代わりにビア導体が用いられてもよい。
実施形態の配線基板の製造方法は、各図面を参照して説明された方法に限定されない。例えば、コア基板2は、任意の支持板上に導体層及び絶縁層を積層し、支持板を除去することによって形成されてもよい。実施形態の配線基板の製造方法には、前述された各工程以外に任意の工程が追加されてもよく、前述された工程のうちの一部が省略されてもよい。
100、100a〜100c 配線基板
1、10 第1積層体
11 第1導体層
11a 表面
13a、13b 導体層
130 一対の導体層
14a〜14c 層間絶縁層
140 一対の層間絶縁層
150 スタックビア導体
16 第1ストリップ線路
16a 第1線路パターン
161、162 シールドパターン
2、20 コア基板
2a、20a 第1面
2b、20b 第2面
22 第2導体層
22a 表面
23a〜23e 導体層
230 一対の導体層
231 金属箔
24a コア基板内絶縁層(ベース絶縁層)
24b〜24f コア基板内絶縁層
240 一対のコア基板内絶縁層
241 補強材
250 スタックビア導体
26 第2ストリップ線路
26a 第2線路パターン
261、262 シールドパターン
3、30 第2積層体
T1 第1線路パターンの厚さ
T2 第2線路パターンの厚さ
T3 一対の層間絶縁層の厚さ
T4 一対のコア基板内絶縁層の厚さ
W1 第1線路パターンの線路幅
W2 第2線路パターンの線路幅

Claims (12)

  1. 第1面及び前記第1面の反対面である第2面を有するコア基板と、
    前記第1面上に形成されていて、交互に積層されている絶縁層及び導体層を含む第1積層体と、
    前記第2面上に形成されていて、交互に積層されている絶縁層及び導体層を含む第2積層体と、
    を含む配線基板であって、
    前記第1積層体は、第1線路パターンを含む第1導体層、及び、前記第1線路パターンを挟んでいる一対の層間絶縁層を含み、
    前記第1線路パターンと、前記一対の層間絶縁層と、前記一対の層間絶縁層を挟む一対の導体層とによって第1ストリップ線路が形成されており、
    前記コア基板は、第2線路パターンを含んでいる第2導体層を含む複数の導体層、及び、前記複数の導体層それぞれの間に介在するコア基板内絶縁層によって構成されており、
    前記第2線路パターンと、前記第2線路パターンを挟む2つの前記コア基板内絶縁層からなる一対のコア基板内絶縁層と、前記一対のコア基板内絶縁層を挟む一対の導体層とによって第2ストリップ線路が前記コア基板内に形成されており、
    前記一対のコア基板内絶縁層の厚さは前記一対の層間絶縁層の厚さよりも厚く、
    前記第2線路パターンの厚さは、前記第1線路パターンの厚さよりも厚く、
    前記第2線路パターンの線路幅は、前記第1線路パターンの線路幅よりも広い。
  2. 請求項1記載の配線基板であって、
    前記コア基板内絶縁層それぞれは、前記コア基板内絶縁層それぞれを貫通するビア導体を含んでおり、
    複数の前記ビア導体が積層されることによって前記第1面上の導体層と前記第2面上の導体層とを接続するスタックビア導体が形成されている。
  3. 請求項1記載の配線基板であって、前記一対のコア基板内絶縁層の比誘電率は前記一対の層間絶縁層の比誘電率よりも高く、前記一対のコア基板内絶縁層の誘電正接は前記一対の層間絶縁層の誘電正接よりも高い。
  4. 請求項1記載の配線基板であって、前記第1導体層における前記コア基板と反対側の表面の面粗度は、前記第1積層体内の前記第1導体層以外の導体層における前記コア基板と反対側の表面の面粗度よりも低い。
  5. 請求項1記載の配線基板であって、前記第2導体層における前記第1導体層側の表面の面粗度は、前記コア基板内の前記第2導体層以外の導体層における前記第1導体層側の表面の面粗度よりも低い。
  6. 請求項1記載の配線基板であって、前記第1積層体及び前記第2積層体を構成する各絶縁層は補強材を含まない樹脂で形成されており、前記コア基板内絶縁層は補強材を含む樹脂で形成されている。
  7. 請求項1記載の配線基板であって、前記第1導体層は金属箔を用いずに形成されており、前記第2導体層は金属箔を含んでいる。
  8. 請求項1記載の配線基板であって、前記第1ストリップ線路の特性インピーダンスと前記第2ストリップ線路の特性インピーダンスとは略等しい。
  9. 請求項1記載の配線基板であって、
    前記第1ストリップ線路を構成する前記一対の導体層のうちの前記コア基板側の導体層は、前記第2ストリップ線路を構成する前記一対の導体層のうちの前記第1導体層側の導体層である。
  10. 請求項1記載の配線基板であって、前記第1線路パターンと前記第2線路パターンとが電気的に接続されている。
  11. 絶縁層と、金属箔を含む導体層とを積層することによって第1面及び前記第1面の反対面である第2面を有する多層構造のコア基板を形成することと、
    前記第1面及び前記第2面上にさらに、絶縁層と、金属箔を含まない導体層とを積層することによって絶縁層と導体層との積層体を形成することと、
    を含む配線基板の製造方法であって、
    前記積層体を形成することは、前記第1面及び前記第2面の少なくとも一方の上への前記積層体の形成において第1ストリップ線路を形成することを含み、
    前記第1ストリップ線路を形成することは、金属箔を用いないアディティブ法を用いて前記第1ストリップ線路の信号伝送路を構成すべき第1線路パターンを形成することを含み、
    前記コア基板を形成することは、前記コア基板内に第2ストリップ線路を形成することを含み、
    前記第2ストリップ線路を形成することは、サブトラクティブ法又は金属箔を用いるセミアディティブ法を用いて前記第2ストリップ線路の信号伝送路を構成すべき第2線路パターンを形成することを含んでいる。
  12. 請求項11記載の配線基板の製造方法であって、前記第2線路パターンを設けることは、前記コア基板の形成において、前記第2線路パターンの面粗度を低下させることを含んでいる。
JP2019107145A 2019-06-07 2019-06-07 配線基板及び配線基板の製造方法 Pending JP2020202248A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019107145A JP2020202248A (ja) 2019-06-07 2019-06-07 配線基板及び配線基板の製造方法
US16/892,800 US11089674B2 (en) 2019-06-07 2020-06-04 Wiring substrate and method for manufacturing wiring substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019107145A JP2020202248A (ja) 2019-06-07 2019-06-07 配線基板及び配線基板の製造方法

Publications (1)

Publication Number Publication Date
JP2020202248A true JP2020202248A (ja) 2020-12-17

Family

ID=73650426

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019107145A Pending JP2020202248A (ja) 2019-06-07 2019-06-07 配線基板及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US11089674B2 (ja)
JP (1) JP2020202248A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022137619A1 (ja) * 2020-12-21 2022-06-30 株式会社フジクラ アンテナ基板

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7381323B2 (ja) * 2019-12-17 2023-11-15 日東電工株式会社 両面配線回路基板の製造方法および両面配線回路基板
CN112164677A (zh) * 2020-08-25 2021-01-01 珠海越亚半导体股份有限公司 一种线路预排布散热嵌埋封装结构及其制造方法
US11476188B2 (en) * 2020-10-08 2022-10-18 Gan Systems Inc. Fabrication of embedded die packaging comprising laser drilled vias
JP2022107282A (ja) * 2021-01-08 2022-07-21 イビデン株式会社 配線基板
TWI752820B (zh) * 2021-02-08 2022-01-11 欣興電子股份有限公司 電路板結構及其製作方法
TWI812331B (zh) * 2022-07-06 2023-08-11 凌華科技股份有限公司 提升行動PCI Express模組PDN的電路板結構

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049645A (ja) 2004-08-05 2006-02-16 Ngk Spark Plug Co Ltd 配線基板
US8969732B2 (en) * 2011-09-28 2015-03-03 Ibiden Co., Ltd. Printed wiring board
JP5904638B2 (ja) * 2012-04-11 2016-04-13 株式会社日本マイクロニクス 多層配線基板とその製造方法
JP2015213138A (ja) * 2014-05-07 2015-11-26 イビデン株式会社 パッケージ基板及びパッケージ基板の製造方法
WO2016047540A1 (ja) * 2014-09-26 2016-03-31 株式会社村田製作所 伝送線路および電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022137619A1 (ja) * 2020-12-21 2022-06-30 株式会社フジクラ アンテナ基板

Also Published As

Publication number Publication date
US11089674B2 (en) 2021-08-10
US20200389969A1 (en) 2020-12-10

Similar Documents

Publication Publication Date Title
US11089674B2 (en) Wiring substrate and method for manufacturing wiring substrate
US8354596B2 (en) Multilayer wiring board and method for manufacturing the same
JP5006035B2 (ja) フレックスリジッド配線板とその製造方法
US8383948B2 (en) Flex-rigid wiring board and method for manufacturing the same
US8334463B2 (en) Wiring board and method for manufacturing the same
KR101580203B1 (ko) 다층 플렉시블 인쇄 회로 기판, 및 이를 제조하기 위한 방법
TWI479972B (zh) Multi - layer flexible printed wiring board and manufacturing method thereof
US10945334B2 (en) Wiring substrate
US11160164B2 (en) Wiring substrate
US11277910B2 (en) Wiring substrate
JP2017045882A (ja) フレキシブル基板及びその製造方法並びに電子装置
JP7292114B2 (ja) 配線基板及び配線基板の製造方法
US20230171884A1 (en) Wiring substrate and method for manufacturing wiring substrate
JP7288339B2 (ja) 配線基板および配線基板の製造方法
US20230284380A1 (en) Wiring substrate
JP2021002536A (ja) 配線基板及び配線基板の製造方法
JP2023111608A (ja) 配線基板
JP2021174849A (ja) 配線基板
JP2021197454A (ja) 配線基板及び配線基板の製造方法
JP2021072378A (ja) 配線基板
JP2021197455A (ja) 配線基板
JP2023078818A (ja) 配線基板
JP2022002242A (ja) 部品内蔵配線基板及び部品内蔵配線基板の製造方法
JP2023010237A (ja) 配線基板及び配線基板の製造方法
JP2023010236A (ja) 配線基板及び配線基板の製造方法