JP2020178418A - Drive circuit for switch - Google Patents
Drive circuit for switch Download PDFInfo
- Publication number
- JP2020178418A JP2020178418A JP2019077937A JP2019077937A JP2020178418A JP 2020178418 A JP2020178418 A JP 2020178418A JP 2019077937 A JP2019077937 A JP 2019077937A JP 2019077937 A JP2019077937 A JP 2019077937A JP 2020178418 A JP2020178418 A JP 2020178418A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- discharge
- drive
- gate
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Inverter Devices (AREA)
- Power Conversion In General (AREA)
Abstract
Description
本発明は、スイッチの駆動回路に関する。 The present invention relates to a switch drive circuit.
従来、特許文献１に記載されているように、スイッチがオフ状態とされている場合において、例えばスイッチの寄生容量を介してゲートに電荷が供給されることにより、ゲート電圧が閾値電圧以上になり得る。この場合、スイッチをオフ状態に維持したいにもかかわらず、スイッチが誤ってオン状態に切り替えられしまう現象であるセルフターンオンが発生する。 Conventionally, as described in Patent Document 1, when the switch is turned off, the gate voltage becomes equal to or higher than the threshold voltage by supplying an electric charge to the gate through, for example, the parasitic capacitance of the switch. obtain. In this case, self-turn-on occurs, which is a phenomenon in which the switch is accidentally switched to the on state even though the switch is desired to be kept in the off state.
そこで、特許文献１に記載の駆動回路は、セルフターンオンの発生を防止するための負電圧源を備えている。 Therefore, the drive circuit described in Patent Document 1 includes a negative voltage source for preventing the occurrence of self-turn-on.
駆動回路は、セルフターンオンの発生を抑制するための構成に加え、スイッチに過電流が流れる場合にスイッチを過電流から保護する構成を備える必要がある。この場合、駆動回路の構成が複雑化し、駆動回路のコストが増加する懸念がある。 In addition to the configuration for suppressing the occurrence of self-turn-on, the drive circuit needs to have a configuration for protecting the switch from overcurrent when an overcurrent flows through the switch. In this case, there is a concern that the configuration of the drive circuit becomes complicated and the cost of the drive circuit increases.
本発明は、セルフターンオンの発生を抑制しつつ、回路構成の簡素化を図ることができるスイッチの駆動回路を提供することを主たる目的とする。 An object of the present invention is to provide a switch drive circuit capable of simplifying a circuit configuration while suppressing the occurrence of self-turn-on.
本発明は、駆動対象スイッチを駆動するスイッチの駆動回路において、
前記駆動対象スイッチは、第１端子、第２端子及びゲートを有し、前記ゲートに対する前記第２端子の電位差であるゲート電圧が閾値電圧以上となることによりオン状態とされ、前記ゲート電圧が前記閾値電圧未満となることによりオフ状態とされ、
第１端が前記ゲートに接続された放電抵抗体と、
前記ゲートの電荷の放電先となって、かつ、第１の電位を有するグランド部と、前記放電抵抗体の第２端とを接続する第１スイッチと、
前記ゲートの電荷の放電先となって、かつ、前記第１の電位及び前記第２端子の電位それぞれよりも低い負電位を有する負電圧源と、
前記負電圧源と前記放電抵抗体の第２端とを接続する第２スイッチと、を備える。
The present invention relates to a switch drive circuit that drives a drive target switch.
The drive target switch has a first terminal, a second terminal, and a gate, and is turned on when the gate voltage, which is the potential difference between the second terminal and the gate, becomes equal to or higher than the threshold voltage, and the gate voltage becomes the gate voltage. When it becomes less than the threshold voltage, it is turned off.
A discharge resistor whose first end is connected to the gate,
A first switch that serves as a discharge destination for the electric charge of the gate and connects a ground portion having a first potential and a second end of the discharge resistor.
A negative voltage source that serves as a discharge destination for the electric charge of the gate and has a negative potential lower than the potentials of the first potential and the potential of the second terminal, respectively.
A second switch for connecting the negative voltage source and the second end of the discharge resistor is provided.
本発明は、放電抵抗体、負電圧源、第１スイッチ及び第２スイッチを備えている。第２スイッチが接続される負電圧源が出力する負電位は、第１スイッチが接続されるグランド部が有する第１の電位よりも低い。このため、第１，第２スイッチのうち、第２スイッチのみをオン状態にして駆動対象スイッチをオフ状態に切り替える場合におけるゲートと負電圧源との電位差は、第１スイッチのみをオン状態にして駆動対象スイッチをオフ状態に切り替える場合におけるゲートとグランド部との電位差よりも高い。これにより、第２スイッチのみをオン状態にして駆動対象スイッチをオフ状態に切り替える場合におけるスイッチング速度は、第１スイッチのみをオン状態にして駆動対象スイッチをオフ状態に切り替える場合におけるスイッチング速度よりも高くなる。 The present invention includes a discharge resistor, a negative voltage source, a first switch and a second switch. The negative potential output by the negative voltage source to which the second switch is connected is lower than the first potential of the ground portion to which the first switch is connected. Therefore, of the first and second switches, the potential difference between the gate and the negative voltage source when only the second switch is turned on and the drive target switch is turned off is such that only the first switch is turned on. It is higher than the potential difference between the gate and the ground when the drive target switch is switched to the off state. As a result, the switching speed when only the second switch is turned on and the drive target switch is switched to the off state is higher than the switching speed when only the first switch is turned on and the drive target switch is switched to the off state. Become.
このため、駆動対象スイッチに過電流が流れていない通常時において、第１，第２スイッチのうち、第２スイッチのみをオン状態に切り替えることにより、相対的に高いスイッチング速度で駆動対象スイッチのオフ状態への切り替えを開始することができる。この場合、駆動対象スイッチがオフ状態になった後、第２スイッチがオン状態にされていることから、駆動対象スイッチのゲートに負電圧源から負電位が供給される。このため、駆動対象スイッチのセルフターンオンの発生を抑制できる。 Therefore, in the normal time when an overcurrent does not flow through the drive target switch, the drive target switch is turned off at a relatively high switching speed by switching only the second switch among the first and second switches to the on state. You can start switching to the state. In this case, since the second switch is turned on after the drive target switch is turned off, a negative potential is supplied from the negative voltage source to the gate of the drive target switch. Therefore, it is possible to suppress the occurrence of self-turn-on of the drive target switch.
一方、駆動対象スイッチに過電流が流れている場合において、第１，第２スイッチのうち、第１スイッチのみをオン状態に切り替えることにより、相対的に低いスイッチング速度で駆動対象スイッチをオフ状態に切り替えるソフト遮断を開始することができる。 On the other hand, when an overcurrent is flowing through the drive target switch, the drive target switch is turned off at a relatively low switching speed by switching only the first switch among the first and second switches to the on state. You can start switching software shutoff.
このように、本発明によれば、放電抵抗体、負電圧源、第１スイッチ及び第２スイッチといった簡易な構成により、駆動対象スイッチのセルフターンオンの発生を抑制しつつ、駆動回路の簡素化を図ることができる。 As described above, according to the present invention, the simple configuration of the discharge resistor, the negative voltage source, the first switch, and the second switch simplifies the drive circuit while suppressing the occurrence of self-turn-on of the switch to be driven. Can be planned.
＜第１実施形態＞
以下、本発明に係る駆動回路を具体化した第１実施形態について、図面を参照しつつ説明する。本実施形態において、駆動回路は、車両に搭載された回転電機の制御システムを構成する。
<First Embodiment>
Hereinafter, the first embodiment in which the drive circuit according to the present invention is embodied will be described with reference to the drawings. In the present embodiment, the drive circuit constitutes a control system for a rotary electric machine mounted on a vehicle.
図１に示すように、制御システムは、回転電機１０と、インバータ２０と、回転電機１０を制御対象とする制御装置４０とを備えている。本実施形態において、回転電機１０は、星形結線された３相の巻線１１を備えている。回転電機１０のロータは、車両の駆動輪と動力伝達が可能とされている。回転電機１０は、例えば同期機である。
As shown in FIG. 1, the control system includes a rotary
回転電機１０は、インバータ２０を介して、直流電源３０に接続されている。本実施形態において、直流電源３０は蓄電池（２次電池）である。なお、直流電源３０及びインバータ２０の間には、平滑コンデンサ２１が設けられている。
The rotary
インバータ２０は、３相の上，下アームそれぞれを構成するスイッチＳＷ（「駆動対象スイッチ」に相当）を備えている。本実施形態では、スイッチＳＷとして、ユニポーラ素子であってかつＳｉＣのＮチャネルＭＯＳＦＥＴが用いられている。スイッチＳＷには、ボディダイオードが内蔵されている。本実施形態のスイッチＳＷにおいて、ドレインが第１端子に相当し、ソースが第２端子に相当する。
The
各相において、上アームのスイッチＳＷのソースと下アームのスイッチＳＷのドレインとの接続点には、回転電機１０の巻線１１の第１端が接続されている。各相の巻線１１の第２端は、中性点で接続されている。
In each phase, the first end of the winding 11 of the rotary
制御装置４０は、回転電機１０の制御量をその指令値に制御すべく、インバータ２０を制御する。制御量は、例えばトルクである。制御装置４０は、デッドタイムを挟みつつ上，下アームのスイッチＳＷを交互にオン状態とすべく、上，下アームのスイッチＳＷに対応する駆動信号ＩＮを、上，下アームのスイッチＳＷそれぞれに対して個別に設けられた駆動回路５０に出力する。駆動信号ＩＮは、スイッチＳＷのオン状態への切り替えを指示するオン指令と、オフ状態への切り替えを指示するオフ指令とのいずれかをとる。
The
続いて、図２を用いて、駆動回路５０について説明する。
Subsequently, the
駆動回路５０は、定電圧電源５１、充電スイッチ５２及び充電抵抗体５３を備えている。定電圧電源５１には、充電スイッチ５２及び充電抵抗体５３を介して、スイッチＳＷのゲートが接続されている。充電スイッチ５２は、例えばＰチャネルＭＯＳＦＥＴである。この場合、充電スイッチ５２のソースが定電圧電源５１に接続され、充電スイッチ５２のドレインが充電抵抗体５３に接続されることとなる。なお、図２において、Ｖｏｍは、定電圧電源５１の出力電圧（例えば１５Ｖ）を示す。
The
駆動回路５０は、放電抵抗体５４、第１放電スイッチ５５（「第１スイッチ」に相当）、第２放電スイッチ５６（「第２スイッチ」に相当）、負電圧源５７及びダイオード６０を備えている。スイッチＳＷのゲートには、放電抵抗体５４の第１端が接続されている。放電抵抗体５４の第２端には、ダイオード６０のアノードが接続され、ダイオード６０のカソードには、第１放電スイッチ５５を介してスイッチＳＷのソース（「グランド部」に相当）が接続されている。第１放電スイッチ５５は、例えばＮチャネルＭＯＳＦＥＴである。この場合、第１放電スイッチ５５のドレインがダイオード６０のカソードに接続され、第１放電スイッチ５５のソースがスイッチＳＷのソースに接続されることとなる。
The
放電抵抗体５４の第２端には、第２放電スイッチ５６を介して負電圧源５７の負極端子が接続されている。負電圧源５７の正極端子には、スイッチＳＷのソースが接続されている。第２放電スイッチ５６は、例えばＮチャネルＭＯＳＦＥＴである。この場合、第２放電スイッチ５６のドレインが放電抵抗体５４の第２端に接続され、第２放電スイッチ５６のソースが負電圧源５７の正極端子に接続されることとなる。図２において、Ｖｎは、負電圧源５７の出力電圧（例えば−５Ｖ）である負電圧を示す。
The negative electrode terminal of the
駆動回路５０は、電流検出部５９を備えている。電流検出部５９は、スイッチＳＷに流れるドレイン電流を検出する。電流検出部５９は、例えば、スイッチＳＷのセンス端子に接続されたセンス抵抗体を備えて構成されていればよい。なお、センス端子には、スイッチＳＷに流れるドレイン電流と相関を有する微小電流が流れる。電流検出部５９の検出値は、駆動回路５０が備える駆動制御部５８に入力される。
The
駆動制御部５８は、集積回路（ＩＣ）で構成されており、制御装置４０により生成された駆動信号ＩＮを取得する。駆動制御部５８は、取得した駆動信号ＩＮがオン指令であると判定した場合、充電処理により、スイッチＳＷをオン状態に切り替える。充電処理は、充電スイッチ５２をオン状態にし、第１放電スイッチ５５及び第２放電スイッチ５６をオフ状態にする処理である。充電処理によれば、スイッチＳＷのゲート電圧Ｖｇｓ（ゲートに対するソースの電位差）が閾値電圧Ｖｔｈ以上となり、スイッチＳＷがオン状態に切り替えられる。
The
駆動制御部５８は、駆動信号ＩＮがオフ指令であると判定した場合、放電処理により、スイッチＳＷをオフ状態に切り替える。放電処理は、充電スイッチ５２及び第１放電スイッチ５５をオフ状態にし、第２放電スイッチ５６をオン状態にする処理である。放電処理によれば、スイッチＳＷのゲート電圧が閾値電圧Ｖｔｈ未満となり、スイッチＳＷがオフ状態に切り替えられる。
When the
駆動制御部５８は、電流検出部５９による電流検出値が過電流閾値を超えたと判定した場合、過電流保護処理を行う。過電流は、例えば、上下アーム短絡や、相間短絡、地絡によって発生する。以下、過電流が流れていない通常時における駆動回路５０の動作を説明した後、過電流保護処理について説明する。
When the
図３に、通常時における駆動回路５０の動作のタイムチャートを示す。図３（ａ）は、駆動制御部５８に入力される駆動信号ＩＮの推移を示し、図３（ｂ）〜（ｄ）は、充電スイッチ５２、第２放電スイッチ５６及び第１放電スイッチ５５の駆動状態の推移を示す。
FIG. 3 shows a time chart of the operation of the
時刻ｔ１において、駆動制御部５８は、駆動信号ＩＮがオン指令に切り替えられたと判定する。このため、駆動制御部５８は、充電スイッチ５２をオン状態に切り替え、第２放電スイッチ５６をオフ状態に切り替える。これにより、スイッチＳＷがオン状態に切り替えられる。
At time t1, the
その後、時刻ｔ２において、駆動制御部５８は、駆動信号ＩＮがオフ指令に切り替えられたと判定する。このため、駆動制御部５８は、充電スイッチ５２をオフ状態に切り替え、第２放電スイッチ５６をオン状態に切り替える。これにより、スイッチＳＷがオフ状態に切り替えられる。第２放電スイッチ５６がオン状態にされているため、スイッチＳＷのゲートには、負電圧源５７から負電圧Ｖｎが供給される。これにより、スイッチＳＷのセルフターンオンの発生を抑制することができる。
After that, at time t2, the
続いて、図４に、過電流が流れる場合における駆動回路５０の動作のタイムチャートを示す。図４（ａ）〜（ｄ）は、先の図３（ａ）〜（ｄ）に対応している。
Subsequently, FIG. 4 shows a time chart of the operation of the
時刻ｔ１において、駆動制御部５８は、駆動信号ＩＮがオン指令に切り替えられたと判定する。このため、駆動制御部５８は、充電スイッチ５２をオン状態に切り替え、第２放電スイッチ５６をオフ状態に切り替える。これにより、スイッチＳＷがオン状態に切り替えられる。
At time t1, the
その後、時刻ｔ２において、駆動制御部５８は、電流検出部５９による電流検出値が過電流閾値を超えたと判定する。このため、駆動制御部５８は、充電スイッチ５２をオフ状態に切り替え、第１放電スイッチ５５をオン状態に切り替える。第１放電スイッチ５５がオン状態に切り替えられることにより、ソフト遮断が開始される。ソフト遮断によれば、スイッチＳＷがオフ状態に切り替えられる場合に発生するサージ電圧を低減することができる。以下、第１放電スイッチ５５のオン状態への切り替えがソフト遮断となる理由について説明する。
After that, at time t2, the
第２放電スイッチ５６が接続される負電圧源５７の負電圧Ｖｎは、第１放電スイッチ５５が接続されるグランド部としてのスイッチＳＷのソース電位（０Ｖ）よりも低い。このため、第１，第２放電スイッチ５５，５６のうち、第１放電スイッチ５５のみをオン状態にしてスイッチＳＷをオフ状態に切り替える場合におけるスイッチＳＷのゲート電位とスイッチＳＷのソース電位との差は、第２放電スイッチ５６のみをオン状態にしてスイッチＳＷをオフ状態に切り替える場合におけるスイッチＳＷのゲート電位と負電圧源５７の負電圧Ｖｎとの差よりも小さい。これにより、第１放電スイッチ５５のみをオン状態にしてスイッチＳＷをオフ状態に切り替える場合におけるスイッチング速度は、第２放電スイッチ５６のみをオン状態にしてスイッチＳＷをオフ状態に切り替える場合におけるスイッチング速度よりも低くなる。以上説明した理由から、第１放電スイッチ５５のオン状態への切り替えがソフト遮断となる。
The negative voltage Vn of the
その後、時刻ｔ２から所定期間経過した時刻ｔ３において、駆動制御部５８は、第２放電スイッチ５６をオン状態に切り替える。この場合、スイッチＳＷのゲートに負電圧源５７から負電圧Ｖｎが供給される。このため、スイッチＳＷのセルフターンオンの発生を抑制することができる。
After that, at the time t3 when a predetermined period elapses from the time t2, the
本実施形態では、駆動制御部５８は、スイッチＳＷのゲート電圧Ｖｇｓを検出する機能を有し、検出したゲート電圧Ｖｇｓが閾値電圧Ｖｔｈ未満になったと判定した場合に第２放電スイッチ５６をオン状態に切り替える。これにより、スイッチＳＷがオフ状態に切り替えられる場合にサージ電圧が増加することを防止できる。なお、ゲート電圧Ｖｇｓの検出値を用いる方法に代えて、駆動制御部５８は、時刻ｔ１からの経過時間を計時し、経過時間が判定時間になったタイミングで第２放電スイッチ５６をオン状態に切り替えてもよい。この場合、判定時間は、ゲート電圧Ｖｇｓが閾値電圧Ｖｔｈ未満になると想定される時間に設定されればよい。
In the present embodiment, the
以上説明した本実施形態によれば、放電抵抗体５４、負電圧源５７、第１放電スイッチ５５及び第２放電スイッチ５６といった簡易な構成により、スイッチＳＷのセルフターンオンの発生を抑制しつつ、駆動回路５０の簡素化を図ることができる。
According to the present embodiment described above, a simple configuration such as a
また、ダイオード６０が備えられているため、駆動回路５０において無駄な損失が発生することを防止できる。以下、このことについて説明する。
Further, since the
図４の時刻ｔ３以降において、第１放電スイッチ５５及び第２放電スイッチ５６の双方がオン状態にされる。ここで、負電圧源５７の出力電位は、スイッチＳＷのソース電位よりも低い。このため、第１，第２放電スイッチ５５，５６の双方がオン状態にされていると、スイッチＳＷのソースから負電圧源５７に向かって、第１放電スイッチ５５及び第２放電スイッチ５６を介して電流が流れてしまう。
After the time t3 in FIG. 4, both the
そこで、ダイオード６０が備えられている。ダイオード６０によれば、第１，第２放電スイッチ５５，５６の双方がオン状態にされていても、スイッチＳＷのソースから負電圧源５７に向かって、第１放電スイッチ５５及び第２放電スイッチ５６を介して電流が流れてしまうことを防止できる。これにより、駆動回路５０において無駄な損失が発生することを防止できる。
Therefore, a
＜第１実施形態の変形例＞
第１放電スイッチ５５とスイッチＳＷのソースとを接続するようにダイオード６０が設けられていてもよい。
<Modified example of the first embodiment>
A
＜第２実施形態＞
以下、第２実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図５に示すように、駆動回路５０にダイオード６０が備えられていない。図５において、先の図２に示した構成と同一の構成については、便宜上、同一の符号を付している。
<Second Embodiment>
Hereinafter, the second embodiment will be described with reference to the drawings, focusing on the differences from the first embodiment. In this embodiment, as shown in FIG. 5, the
図６に、過電流が流れる場合における駆動回路５０の動作のタイムチャートを示す。図６（ａ）〜（ｄ）は、先の図４（ａ）〜（ｄ）に対応している。
FIG. 6 shows a time chart of the operation of the
時刻ｔ１において、駆動制御部５８は、駆動信号ＩＮがオン指令に切り替えられたと判定する。このため、駆動制御部５８は、充電スイッチ５２をオン状態に切り替え、第２放電スイッチ５６をオフ状態に切り替える。
At time t1, the
その後、時刻ｔ２において、駆動制御部５８は、電流検出部５９による電流検出値が過電流閾値を超えたと判定する。このため、駆動制御部５８は、充電スイッチ５２をオフ状態に切り替え、第１放電スイッチ５５をオン状態に切り替える。これにより、ソフト遮断が開始される。
After that, at time t2, the
その後、時刻ｔ３において、駆動制御部５８は、検出したゲート電圧Ｖｇｓが閾値電圧Ｖｔｈ未満になったと判定する。このため、駆動制御部５８は、第１放電スイッチ５５をオフ状態に切り替え、第２放電スイッチ５６をオン状態に切り替える。
After that, at time t3, the
なお、図６では、時刻ｔ３において第２放電スイッチ５６をオン状態に切り替えているが、第２放電スイッチ５６のオン状態への切り替えタイミングは、第１放電スイッチ５５のオフ状態への切り替えタイミングよりも遅らせた方がよい。これは、駆動回路５０にダイオード６０が備えられていないためである。
In FIG. 6, the
＜第３実施形態＞
以下、第３実施形態について、第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図７に示すように、駆動回路５０の構成が変更されている。図７において、先の図２に示した構成と同一の構成については、便宜上、同一の符号を付している。なお、本実施形態では、ダイオード６０を第１ダイオード６０と称すこととする。
<Third Embodiment>
Hereinafter, the third embodiment will be described with reference to the drawings, focusing on the differences from the first embodiment. In this embodiment, as shown in FIG. 7, the configuration of the
駆動回路５０は、第３放電スイッチ６１（「第３スイッチ」に相当）と、第２ダイオード６３とを備えている。放電抵抗体５４の第２端には、第２ダイオード６３のアノードが接続されている。第２ダイオード６３のカソードには、第３放電スイッチ６１を介して、駆動制御部５８に内蔵された基準電圧源６２が接続されている。第３放電スイッチ６１は、例えばＮチャネルＭＯＳＦＥＴである。この場合、第３放電スイッチ６１のドレインが第２ダイオード６３のカソードに接続され、第３放電スイッチ６１のソースが基準電圧源６２に接続されることとなる。図７において、Ｖｐは、基準電圧源６２の出力電圧（例えば５Ｖ）を示す。
The
続いて、図８を用いて、過電流が流れる場合における駆動回路５０の動作について説明する。図８（ａ）は、スイッチＳＷのゲート電圧Ｖｇｓの推移を示し、図８（ｂ）は、充電スイッチ５２の駆動状態の推移を示す。
Subsequently, the operation of the
図８において、時刻ｔ１は、図４の時刻ｔ２に相当する。図８の時刻ｔ３は、ゲート電圧Ｖｇｓが閾値電圧Ｖｔｈになるタイミングである。時刻ｔ２は、時刻ｔ１〜ｔ３の中間タイミングであり、具体的には例えば、ゲート電圧Ｖｇｓがミラー電圧となるミラー期間中のタイミングである。時刻ｔ４は、時刻ｔ３から、ゲート電圧Ｖｇｓが０になるまでの中間タイミングである。時刻ｔ１〜ｔ２を第１期間Ｔ１とし、時刻ｔ２〜ｔ４を第２期間Ｔ２とし、時刻ｔ４以降を第３期間Ｔ３とする。 In FIG. 8, the time t1 corresponds to the time t2 in FIG. The time t3 in FIG. 8 is the timing at which the gate voltage Vgs becomes the threshold voltage Vth. The time t2 is an intermediate timing between the times t1 to t3, and specifically, for example, the timing during the mirror period when the gate voltage Vgs becomes the mirror voltage. Time t4 is an intermediate timing from time t3 until the gate voltage Vgs becomes 0. Times t1 to t2 are referred to as the first period T1, times t2 to t4 are referred to as the second period T2, and times t4 and thereafter are referred to as the third period T3.
以下、スイッチＳＷのゲート電圧ＶｇｓをＶｐ（以下では５Ｖを例示）にするとは、第１〜第３放電スイッチ５５，５６，６１のうち、第３放電スイッチ６１のみをオン状態にすることをいう。また、ゲート電圧Ｖｇｓを０にするとは、第１〜第３放電スイッチ５５，５６，６１のうち、第１放電スイッチ５５のみをオン状態にすることをいう。また、ゲート電圧ＶｇｓをＶｎ（以下では−５Ｖを例示）にするとは、第１〜第３放電スイッチ５５，５６，６１のうち、第２放電スイッチ５６のみをオン状態にすることをいう。
Hereinafter, setting the gate voltage Vgs of the switch SW to Vp (hereinafter, 5V is exemplified) means that only the
第１期間Ｔ１においては、ゲート電圧ＶｇｓをＶｐ，０，Ｖｎのいずれかにすることができる。ここで、第１期間Ｔ１においては、スイッチング損失を低減するために、スイッチＳＷのゲート電荷の放電速度を極力高くしたい。このため、第１期間Ｔ１においては、ゲート電圧Ｖｇｓを０にすることが望ましく、より望ましくはゲート電圧ＶｇｓをＶｎにする。 In the first period T1, the gate voltage Vgs can be set to any of Vp, 0, and Vn. Here, in the first period T1, in order to reduce the switching loss, it is desired to increase the discharge rate of the gate charge of the switch SW as much as possible. Therefore, in the first period T1, it is desirable to set the gate voltage Vgs to 0, and more preferably the gate voltage Vgs is set to Vn.
第２期間Ｔ２においては、サージ電圧を抑制するため、ゲート電荷の放電速度を極力低くしたい。このため、第２期間Ｔ２においては、ゲート電圧Ｖｇｓを０にすることが望ましく、より望ましくはゲート電圧ＶｇｓをＶｐにする。 In the second period T2, in order to suppress the surge voltage, it is desired to reduce the discharge rate of the gate charge as much as possible. Therefore, in the second period T2, it is desirable to set the gate voltage Vgs to 0, and more preferably the gate voltage Vgs is set to Vp.
第２期間Ｔ３においては、スイッチング損失を低減し、また、セルフターンオンの発生を抑制するために、ゲート電圧ＶｇｓをＶｎにする。 In the second period T3, the gate voltage Vgs is set to Vn in order to reduce the switching loss and suppress the occurrence of self-turn-on.
スイッチング損失を低減する観点からは、例えば、第１，第３期間Ｔ１，Ｔ３におけるゲート電圧ＶｇｓをＶｎにし、第２期間Ｔ２におけるゲート電圧Ｖｇｓを０にすることができる。 From the viewpoint of reducing the switching loss, for example, the gate voltage Vgs in the first and third periods T1 and T3 can be set to Vn, and the gate voltage Vgs in the second period T2 can be set to 0.
一方、サージ電圧を抑制する観点からは、例えば、第１，第２期間Ｔ１，Ｔ２におけるゲート電圧ＶｇｓをＶｐにし、第３期間Ｔ３におけるゲート電圧ＶｇｓをＶｎにすることができる。 On the other hand, from the viewpoint of suppressing the surge voltage, for example, the gate voltage Vgs in the first and second periods T1 and T2 can be set to Vp, and the gate voltage Vgs in the third period T3 can be set to Vn.
本実施形態において、基準電圧源６２の出力電圧Ｖｐは、上記過電流閾値を生成したり、スイッチＳＷの過熱異常を判定する温度閾値を生成したりするために用いられる。本実施形態では、異常判定用の閾値生成のために設けられた基準電圧源６２を、上述したように、スイッチング速度を可変とする構成に流用することができる。これにより、駆動回路５０の部品数を削減することができる。
In the present embodiment, the output voltage Vp of the
＜その他の実施形態＞
なお、上記各実施形態は、以下のように変更して実施してもよい。
<Other Embodiments>
In addition, each of the above-described embodiments may be modified as follows.
・駆動回路５０が充電抵抗体５３を備えておらず、定電圧電源５１が、充電スイッチ５２を介して放電抵抗体５４の第２端に接続されていてもよい。
The
・第１放電スイッチ５５が、スイッチＳＷのソースに代えて、負電位を有する電圧源に接続されていてもよい。この場合、この電圧源の出力電位（例えば−１Ｖ）の絶対値は、負電圧源５７の負電位の絶対値よりも小さい。
The
・インバータを構成するスイッチとしては、ＭＯＳＦＥＴに限らず、例えばＩＧＢＴであってもよい。この場合、スイッチのコレクタが第１端子となり、エミッタが第２端子となる。 -The switch constituting the inverter is not limited to MOSFET, and may be, for example, an IGBT. In this case, the collector of the switch becomes the first terminal and the emitter becomes the second terminal.
・駆動回路の駆動対象となるスイッチが備えられる電力変換器としては、インバータに限らず、例えばＤＣＤＣコンバータであってもよい。 -The power converter provided with the switch to be driven by the drive circuit is not limited to the inverter, and may be, for example, a DCDC converter.
５０…駆動回路、５４…放電抵抗体、５５，５６…第１，第２放電スイッチ、５７…負電圧源、ＳＷ…スイッチ。 50 ... drive circuit, 54 ... discharge resistor, 55, 56 ... first and second discharge switches, 57 ... negative voltage source, SW ... switch.
Claims (7)
前記駆動対象スイッチは、第１端子、第２端子及びゲートを有し、前記ゲートに対する前記第２端子の電位差であるゲート電圧が閾値電圧以上となることによりオン状態とされ、前記ゲート電圧が前記閾値電圧未満となることによりオフ状態とされ、
第１端が前記ゲートに接続された放電抵抗体（５４）と、
前記ゲートの電荷の放電先となって、かつ、第１の電位を有するグランド部と、前記放電抵抗体の第２端とを接続する第１スイッチ（５５）と、
前記ゲートの電荷の放電先となって、かつ、前記第１の電位及び前記第２端子の電位それぞれよりも低い負電位を有する負電圧源（５７）と、
前記負電圧源と前記放電抵抗体の第２端とを接続する第２スイッチ（５６）と、を備えるスイッチの駆動回路。 In the drive circuit (50) of the switch that drives the drive target switch (SW),
The drive target switch has a first terminal, a second terminal, and a gate, and is turned on when the gate voltage, which is the potential difference between the second terminal and the gate, becomes equal to or higher than the threshold voltage, and the gate voltage becomes the gate voltage. When it becomes less than the threshold voltage, it is turned off.
A discharge resistor (54) whose first end is connected to the gate,
A first switch (55) that serves as a discharge destination for the electric charge of the gate and connects a ground portion having a first potential and a second end of the discharge resistor.
A negative voltage source (57) that serves as a discharge destination for the electric charge of the gate and has a negative potential lower than each of the potential of the first potential and the potential of the second terminal.
A switch drive circuit including a second switch (56) that connects the negative voltage source and the second end of the discharge resistor.
前記第１スイッチから前記グランド部へ向かう特定方向に前記第１スイッチに流れる電流の流通を許容し、該特定方向とは逆方向に前記第１スイッチに流れる電流の流通を阻止するダイオード（６０）を備える請求項３に記載のスイッチの駆動回路。 When the drive control unit determines that an overcurrent is flowing through the drive target switch, the drive control unit switches the first switch to the on state, and when a predetermined period elapses, the second switch also switches to the on state.
A diode (60) that allows the flow of current flowing through the first switch in a specific direction from the first switch toward the ground portion and blocks the flow of current flowing through the first switch in the direction opposite to the specific direction. The switch drive circuit according to claim 3.
前記正電圧源と前記放電抵抗体の第２端とを接続する第３スイッチ（６１）と、を備える請求項２に記載のスイッチの駆動回路。 A positive voltage source (62) that serves as a discharge destination for the electric charge of the gate and has a third potential higher than the first potential.
The switch drive circuit according to claim 2, further comprising a third switch (61) for connecting the positive voltage source and the second end of the discharge resistor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019077937A JP7120139B2 (en) | 2019-04-16 | 2019-04-16 | switch drive circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019077937A JP7120139B2 (en) | 2019-04-16 | 2019-04-16 | switch drive circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020178418A true JP2020178418A (en) | 2020-10-29 |
| JP7120139B2 JP7120139B2 (en) | 2022-08-17 |
Family
ID=72936411
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019077937A Active JP7120139B2 (en) | 2019-04-16 | 2019-04-16 | switch drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7120139B2 (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS609220A (en) * | 1983-06-27 | 1985-01-18 | Sansha Electric Mfg Co Ltd | Control circuit of switching element |
| JP2007282326A (en) * | 2006-04-04 | 2007-10-25 | Fuji Electric Systems Co Ltd | Gate driving system |
| JP2009050118A (en) * | 2007-08-22 | 2009-03-05 | Fuji Electric Systems Co Ltd | Method of controlling gate driving circuit |
| JP2013179828A (en) * | 2008-08-21 | 2013-09-09 | Mitsubishi Electric Corp | Power semiconductor device drive circuit |
-
2019
- 2019-04-16 JP JP2019077937A patent/JP7120139B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS609220A (en) * | 1983-06-27 | 1985-01-18 | Sansha Electric Mfg Co Ltd | Control circuit of switching element |
| JP2007282326A (en) * | 2006-04-04 | 2007-10-25 | Fuji Electric Systems Co Ltd | Gate driving system |
| JP2009050118A (en) * | 2007-08-22 | 2009-03-05 | Fuji Electric Systems Co Ltd | Method of controlling gate driving circuit |
| JP2013179828A (en) * | 2008-08-21 | 2013-09-09 | Mitsubishi Electric Corp | Power semiconductor device drive circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7120139B2 (en) | 2022-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5433608B2 (en) | Power converter | |
| US9240739B2 (en) | Driving system for driving switching element | |
| KR101863014B1 (en) | Short-circuit protection circuit for self-arc-extinguishing semiconductor element | |
| JP6992498B2 (en) | Drive circuit of the switch to be driven | |
| WO2020158853A1 (en) | Overcurrent protection circuit and switching circuit | |
| CN111656666B (en) | power conversion device | |
| JPH09219976A (en) | Drive method for power conversion device | |
| JP7087913B2 (en) | Switch drive circuit | |
| CN113711481B (en) | Driving circuit | |
| JP7052757B2 (en) | Switch drive | |
| JP7103139B2 (en) | Switch drive circuit | |
| JP7334674B2 (en) | switch drive circuit | |
| JP2020178418A (en) | Drive circuit for switch | |
| CN108736694B (en) | Drive circuit for a switch | |
| JP7375707B2 (en) | Switching element drive circuit | |
| US10224832B2 (en) | Power conversion device | |
| WO2020044945A1 (en) | Drive circuit for switch | |
| JP2022030603A (en) | Control circuit of power converter | |
| JP7088115B2 (en) | Switch drive circuit | |
| JP7140015B2 (en) | switch drive circuit | |
| JP2021061686A (en) | Overcurrent detector of switching element | |
| JP7420032B2 (en) | Overcurrent detection device | |
| WO2022019038A1 (en) | Control circuit for power converter | |
| JP2021175326A (en) | Drive circuit of switch | |
| JP2017142163A (en) | Switching element drive device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210720 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220531 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220531 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220616 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220705 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220718 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 7120139 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |