JP2007282326A - Gate driving system - Google Patents

Gate driving system Download PDF

Info

Publication number
JP2007282326A
JP2007282326A JP2006102669A JP2006102669A JP2007282326A JP 2007282326 A JP2007282326 A JP 2007282326A JP 2006102669 A JP2006102669 A JP 2006102669A JP 2006102669 A JP2006102669 A JP 2006102669A JP 2007282326 A JP2007282326 A JP 2007282326A
Authority
JP
Japan
Prior art keywords
gate
switching
gate drive
switching element
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006102669A
Other languages
Japanese (ja)
Inventor
Kazuaki Mino
和明 三野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Systems Co Ltd filed Critical Fuji Electric Systems Co Ltd
Priority to JP2006102669A priority Critical patent/JP2007282326A/en
Publication of JP2007282326A publication Critical patent/JP2007282326A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Power Conversion In General (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a technique reducing switching loss by driving a switching element at a high speed and stabilizing the control voltage of the switching element. <P>SOLUTION: A gate driving circuit having the N (N is an integer of three or more) number of output voltage levels and charging/discharging the gate by resonance operation has a switching means for switching the output voltage levels successively, and wherein the switching point of time to the following voltage level from any of the voltage levels is made to a point where the change rate of the resonance voltage occurring after the change of the output voltage level becomes close to zero. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、電圧駆動形の半導体素子を高速にオンまたはオフさせるゲート駆動方式に関する。   The present invention relates to a gate drive system for turning on or off a voltage-driven semiconductor element at high speed.

図８に従来の技術を用いたゲート駆動回路例を、図９にその動作波形例を示す。図８において、スイッチング素子１のゲートとゲート駆動回路２の出力との間にリアクトル３と抵抗6の直列回路が接続される。スイッチング素子１を制御するためにゲート駆動回路2から異なる２つの電圧レベルを持つ信号が出力され、スイッチング素子１をオンまたはオフさせる。図９に示すようにゲート駆動回路2の出力電圧を零からVGに変化させることでスイッチング素子1をオンさせ、逆にVGから零に変化させることでスイッチング素子1をオフさせる。 FIG. 8 shows an example of a gate drive circuit using a conventional technique, and FIG. 9 shows an example of an operation waveform thereof. In FIG. 8, a series circuit of a reactor 3 and a resistor 6 is connected between the gate of the switching element 1 and the output of the gate drive circuit 2. In order to control the switching element 1, signals having two different voltage levels are output from the gate drive circuit 2 to turn the switching element 1 on or off. As shown in FIG. 9, the switching element 1 is turned on by changing the output voltage of the gate drive circuit 2 from zero to V G , and conversely, the switching element 1 is turned off by changing from V G to zero.

しかし、このような構成でのゲート・ソース間波形は、ターンオン時およびターンオフ時共にリアクトル３とスイッチング素子のゲート・ソース間容量との共振により、振動波形となる。この振動を抑制するための方法として、抵抗６が用いられるが、振動を抑制するためには大きな抵抗値が必要となる。抵抗値が大きいとゲート電圧の立上げ時間や立下げ時間が大きくなり、高速に駆動することが困難となる。また、高周波でゲート・ソース間容量の充放電を行うと抵抗での損失が大きくなり駆動電力の増大と装置の変換効率の低下を引き起こす結果となる。以上の内容の詳細は特許文献１に記載されている。
特開平３−６５０４６号公報 However, the gate-source waveform in such a configuration becomes an oscillating waveform due to resonance between the reactor 3 and the gate-source capacitance of the switching element at both turn-on and turn-off. The resistor 6 is used as a method for suppressing this vibration, but a large resistance value is required to suppress the vibration. When the resistance value is large, the rise time and fall time of the gate voltage become long, and it becomes difficult to drive at high speed. In addition, if the gate-source capacitance is charged and discharged at a high frequency, the loss in resistance increases, resulting in an increase in driving power and a decrease in the conversion efficiency of the device. Details of the above contents are described in Patent Document 1.
JP-A-3-65046

上述のように、従来技術では、ゲート駆動回路2とスイッチング素子1との間にはゲート・ソース間電圧の充電電流を抑制する抵抗６が挿入され、さらにゲート駆動回路2とスイッチング素子1との間の配線によってインダクタンス3が生じる。スイッチング素子１を高速に駆動し、スイッチング素子1で発生するスイッチング損失を低減させるためには、抵抗6の値を小さく設定し、急速にゲート・ソース間の電圧を充放電する必要がある。しかし、抵抗6の値が小さいとゲート・ソース間容量と3とで共振が発生し、図９に示すようにターンオン時ではゲート・ソース間電圧vGSのオーバーシュート、ターンオフ時ではアンダーシュートが発生する。このオーバーシュートやアンダーシュートにより、ゲート・ソース間電圧は耐圧を超え、スイッチング素子1を破損してしまう恐れがある。また、共振電圧により、スイッチング素子1の動作が不安定となり、オンとオフを高速に繰り返してしまい、スイッチング損失が増加するなどの課題が生じる。さらに、抵抗6の値を小さく設定すると、ノイズによってゲート電圧vGSが変化してしまい、スイッチング素子1が誤動作してしまう。 As described above, in the prior art, the resistor 6 for suppressing the charging current of the gate-source voltage is inserted between the gate driving circuit 2 and the switching element 1, and the gate driving circuit 2 and the switching element 1 are further connected. Inductance 3 is generated by the wiring between them. In order to drive the switching element 1 at high speed and reduce the switching loss generated in the switching element 1, it is necessary to set the value of the resistor 6 small and rapidly charge and discharge the gate-source voltage. However, if the value of the resistor 6 is small, resonance occurs between the gate-source capacitance 3 and the gate-source voltage v GS overshoots at turn-on and undershoots at turn-off as shown in FIG. To do. Due to this overshoot or undershoot, the gate-source voltage exceeds the withstand voltage, and the switching element 1 may be damaged. In addition, the resonance voltage causes the operation of the switching element 1 to become unstable, causing problems such as switching on and off at high speed and increasing switching loss. Furthermore, if the value of the resistor 6 is set small, the gate voltage v GS changes due to noise, and the switching element 1 malfunctions.

また、特許文献１では、共振動作によってスイッチング素子のスイッチング周波数とオン・オフ時間が決定される。例えば、スイッチング素子は、共振動作しているゲート電圧VG’が閾値電圧Vth以上の期間でオンし、ゲート電圧VG’が閾値電圧Vth以下の期間でオフとなる。ここで、共振周期はゲート直列インダクタンスLG2や配線インダクタンスLGのインダクタンス成分とゲート・ソース間容量CGSのコンデンサ容量によって決定され、動作中に変化させることはできない。従って、共振周期は一定であり、スイッチング素子のスイッチング周波数やオン・オフ時間比を自由に制御することができない。 Moreover, in patent document 1, the switching frequency and on / off time of a switching element are determined by resonance operation. For example, the switching element, the gate voltage V G that is resonant operation 'is turned on by the threshold voltage V th or more periods, the gate voltage V G' is turned off by the threshold voltage V th following period. The resonance period is determined by the capacitor capacitance of the gate series inductance L G2 and the wiring inductance L G of the inductance component and the gate-source capacitance C GS, it can not be changed during operation. Therefore, the resonance period is constant, and the switching frequency and on / off time ratio of the switching element cannot be freely controlled.

以上の説明から本発明の課題は、スイッチング素子を高速に駆動することでスイッチング損失を低減し、さらにスイッチング素子の制御電圧を安定化させる技術を提供することである。   From the above description, an object of the present invention is to provide a technique for reducing a switching loss by driving a switching element at a high speed and further stabilizing a control voltage of the switching element.

上述の課題を解決するために、第1の発明においては出力電圧レベルをN（Ｎは３以上の整数）個有し、共振動作によりゲートを充放電させるゲート駆動回路において、前記出力電圧レベルを順次切換える切換え手段を有し、いずれかの電圧レベルから次の電圧レベルへの切換え時点を出力電圧レベルの変化後に発生する共振電圧の変化率が零付近となる時点とする。   In order to solve the above-mentioned problem, in the first invention, in the gate drive circuit having N output voltages (N is an integer of 3 or more) and charging and discharging the gate by a resonance operation, the output voltage level is A switching means for sequentially switching is provided, and a switching time point from any voltage level to the next voltage level is a time point at which the rate of change of the resonance voltage generated after the change of the output voltage level becomes near zero.

第２の発明においては、上記ゲート駆動回路とスイッチング素子のゲート間にスイッチと電流抑制器の並列回路を挿入する。   In the second invention, a parallel circuit of a switch and a current suppressor is inserted between the gate drive circuit and the gate of the switching element.

第３の発明においては、上記ゲート駆動回路の出力電圧が第Ｎの電圧レベルに変化した後に上記スイッチをオンからオフに切換える。   In the third invention, the switch is switched from on to off after the output voltage of the gate drive circuit changes to the Nth voltage level.

本発明では、スイッチング素子を高速に駆動することができ、スイッチング損失を低減させることができる。その結果、装置の効率が向上し、冷却部品を小形化することができる。さらに、スイッチング素子のスイッチング周波数やオン・オフ時間比は回路の共振周期に制限されないので、制御性能を向上させることができる。また、ゲート・ソース間電圧の振動を抑制することができ、ノイズによる誤動作を抑制することが可能となる。   In the present invention, the switching element can be driven at high speed, and the switching loss can be reduced. As a result, the efficiency of the apparatus is improved and the cooling component can be miniaturized. Furthermore, since the switching frequency and on / off time ratio of the switching element are not limited by the resonance period of the circuit, the control performance can be improved. Further, the oscillation of the voltage between the gate and the source can be suppressed, and malfunction due to noise can be suppressed.

本発明の要点は、共振動作によりゲートを充放電するゲート駆動回路の出力電圧レベルをＮ（Ｎは３以上の整数）個とし、出力電圧レベルを順次切換えることによりオーバーシュートやアンダーシュートをなくすることである。   The main point of the present invention is that the number of output voltage levels of a gate drive circuit that charges and discharges a gate by resonance operation is N (N is an integer of 3 or more), and overshoot and undershoot are eliminated by sequentially switching the output voltage level. That is.

図１および図３に本発明の第1の実施例を、図２にその動作図を、各々示す。図１の回路構成はゲート駆動回路1とスイッチング素子2のゲートとの間にリアクトル３が接続された構成である。図３はゲート駆動回路２の出力レベルが3個の時のゲート駆動回路例である。ここで、従来回路に用いられていたゲート・ソース間容量の充電電流を抑制する抵抗は接続されていない。ここで、リアクトル３はゲート駆動回路2とスイッチング素子1のゲートを接続する配線のインダクタンス成分でも良く、意図的にインダクタンス成分を有する部品（リアクトル、配線など）を挿入してもよい。   1 and 3 show a first embodiment of the present invention, and FIG. 2 shows an operation diagram thereof. The circuit configuration of FIG. 1 is a configuration in which a reactor 3 is connected between the gate drive circuit 1 and the gate of the switching element 2. FIG. 3 shows an example of the gate drive circuit when the output level of the gate drive circuit 2 is three. Here, the resistor for suppressing the charging current of the gate-source capacitance used in the conventional circuit is not connected. Here, the reactor 3 may be an inductance component of a wiring connecting the gate drive circuit 2 and the gate of the switching element 1, or a component (reactor, wiring, etc.) having an inductance component may be inserted intentionally.

図３に出力レベルが3個の時のゲート駆動回路の出力レベル切換え回路例を示す。ゲート駆動用電源１０と１１を直列接続した電源部の各点の電圧をスイッチ７から９で出力する構成である。即ち、スイッチ７がオンの時は電圧零が、スイッチ８がオンの時は電圧VGMが、スイッチ９がオンの時は電圧＋VGがゲート駆動回路の出力となる。図４はスイッチ７〜９を順次切換える時のタイムチャートである。ターンオン時は、零→＋VGM→＋VGの順にゲート駆動回路２の出力に電圧が出力される。また、ターンオフ時は、＋VG→＋VGM→零の順にゲート駆動回路２の出力に電圧が出力される。 FIG. 3 shows an example of the output level switching circuit of the gate drive circuit when the output level is three. In this configuration, the voltage at each point of the power supply unit in which the gate drive power supplies 10 and 11 are connected in series is output by the switches 7 to 9. That is, the switch 7 is the voltage zero when on, when the switch 8 is on, the voltage V GM is, when the switch 9 is turned on, the voltage + V G becomes the output of the gate drive circuit. FIG. 4 is a time chart when the switches 7 to 9 are sequentially switched. Turn-on is zero → + V GM → + V voltage at the output of the gate drive circuit 2 in the order of G is output. At turn-off, the voltage is output to the output of the gate drive circuit 2 in the order of + V G → + V GM → zero.

図２に示すターンオン時のように時刻t1の時点でゲート駆動回路2の出力電圧を零から＋VGMに変化させると、リアクトル3とスイッチング素子1のゲート・ソース間容量で共振する。しかし、＋VGMの電圧レベルをゲート・ソース間電圧VGSの目標値＋VGより低い電圧に設定することで、オーバーシュートすることなく、急速にゲート・ソース間容量を充電し、VGSを増加させることができる。例えば、ゲート駆動回路2とスイッチング素子1の間の抵抗成分が零の場合、＋VGM=＋VG/2とすることで、VGSは急速に＋VGまで増加し、VGS =＋VGの時点t2でVGS の変化率は零となる。この時点でゲート駆動回路2の出力電圧を＋VGMから＋VGに変化させることで、VGS は共振することなく、VGS=＋VGの状態を保つことができる。ターンオフ時の動作はターンオン時の動作と逆の順序にすることによって、ゲート・ソース間容量を急速に放電させることができる。以上のように駆動することにより、スイッチング素子1を高速に駆動することができ、スイッチング損失を低減することができる。 When the output voltage of the gate drive circuit 2 is changed from zero to + V GM at time t1 as in the turn-on shown in FIG. 2, the reactor 3 resonates with the gate-source capacitance of the switching element 1. However, by setting the voltage level of + V GM to a voltage lower than the target value + V G of the gate-source voltage V GS , the gate-source capacitance is rapidly charged without overshooting, and V GS is increased. Can be made. For example, when the resistance component between the gate drive circuit 2 and the switching element 1 is zero, by setting + V GM = + V G / 2, V GS rapidly increases to + V G , and when V GS = + V G At t2, the rate of change of V GS becomes zero. At this time, by changing the output voltage of the gate drive circuit 2 from + V GM to + V G , V GS can maintain the state of V GS = + V G without resonating. The gate-source capacitance can be discharged rapidly by making the turn-off operation reverse to the turn-on operation. By driving as described above, the switching element 1 can be driven at high speed, and the switching loss can be reduced.

ここで、ターンオン時の動作とターンオフ時の動作はスイッチング周期と比較して、非常に短い時間で行われ、スイッチ7がオンしている期間はスイッチング素子1がオフし、スイッチ9がオンしている期間ではスイッチング素子1がオンする。従って、特許文献1のように回路定数によって決まる共振周期に制限されることなく、スイッチン周波数やオン・オフ時間比を自由に調整でき、制御性能を向上させることができる。   Here, the operation at turn-on and the operation at turn-off are performed in a very short time compared to the switching cycle. Switching element 1 is turned off and switch 9 is turned on while switch 7 is on. The switching element 1 is turned on during a certain period. Therefore, the switching frequency and the on / off time ratio can be freely adjusted without being limited to the resonance period determined by the circuit constant as in Patent Document 1, and the control performance can be improved.

図５に、本発明の第２の実施例を、図６にスイッチ７〜９、１２、１３を切換える時のタイムチャートを示す。本実施例は第１の実施例において、ゲート駆動電圧をオン時は＋VG、オフ時は−VGに駆動する場合の実施例である。オフ時−VGであるゲート電圧をターンオン動作で＋VGまで順次切換える動作とオン時＋VGである電圧をターンオフ動作で−VGまで順次切換える動作である。ターンオン時の動作は、スイッチ１３がオンの状態からスイッチ１２→スイッチ7→スイッチ８→スイッチ９の順に切換えることにより、ゲート駆動回路２の出力電圧は、−VG→−VGM→零→＋VGM→＋VGとステップ状に変化する。ターンオフ時の動作はスイッチ９がオンの状態からスイッチ８→スイッチ７→スイッチ１２→スイッチ１３の順に切換えることにより、ゲート駆動回路２の出力電圧は＋VG→＋VGM→零→−VGM→−VGとステップ状に変化する。このように駆動することにより、第１の実施例と同じようにターンオン時のオーバーシュートやターンオフ時のアンダーシュートがなく、高速にスイッチング素子１を駆動することができる。 FIG. 5 shows a second embodiment of the present invention, and FIG. 6 shows a time chart when the switches 7 to 9, 12 and 13 are switched. This embodiment is an embodiment in the case where the gate drive voltage is driven to + V G when turned on and −V G when turned off in the first embodiment. The voltage is an operation and on-time + V G switching sequentially the gate voltage is off when -V G to + V G at turn-on operation at turn-off operation is sequentially switched operation to -V G. When the switch 13 is turned on, the output voltage of the gate drive circuit 2 is changed in the order of switch 12 → switch 7 → switch 8 → switch 9 so that the output voltage of the gate drive circuit 2 is −V G → −V GM → zero → + V changes in GM → + V G and the step-like. When the switch 9 is turned on, the output voltage of the gate drive circuit 2 is changed from + V G → + V GM → zero → −V GM → − by switching in the order of the switch 8 → the switch 7 → the switch 12 → the switch 13. V G and step change. By driving in this way, the switching element 1 can be driven at high speed without the overshoot at turn-on and the undershoot at turn-off as in the first embodiment.

尚、本実施例のゲート駆動回路２の出力電圧は、−VG→−VGM→零→＋VGM→＋VGとステップ状に変化する場合であるが、図5におけるスイッチ７を省略して、ゲート駆動回路２の出力を−VG→−VGM→＋VGM→＋VGとなるように変化させるとさらに高速な駆動が可能となる。 Note that the output voltage of the gate drive circuit 2 of the present embodiment is a case where the output voltage changes in a step-like manner from -V G → -V GM → zero → + V GM → + V G , but the switch 7 in FIG. 5 is omitted. If the output of the gate drive circuit 2 is changed so that −V G → −V GM → + V GM → + V G , higher speed driving is possible.

第１の実施例と第２の実施例では抵抗成分を零としたが、実際の配線には抵抗成分がある。また、スイッチング素子1のゲート・ソース間容量は各素子においてばらつきがあり、VGSの共振状態もばらつく。従って、VGSの変化率が零となるt2の時点を正確に把握するのは困難であり、t2がずれることによってVGSの共振を完全に抑制できなくなる。そこで、図７ではゲート駆動回路2とスイッチング素子1のゲートとの間にスイッチ4と電流抑制器5の並列回路を挿入している。この電流抑制器5は抵抗や過飽和リアクトルなどの小形な部品で実現できる。ここで、時刻t2まではスイッチ4をオンしておくことによって、請求項1と同様の動作となり、VGSを急速に充電または放電させることができる。 In the first and second embodiments, the resistance component is zero, but the actual wiring has a resistance component. Further, the gate-source capacitance of the switching element 1 varies among the elements, and the resonance state of V GS also varies. Therefore, it is difficult to accurately grasp the time t2 when the rate of change of V GS becomes zero, and the resonance of V GS cannot be completely suppressed by shifting t2. Therefore, in FIG. 7, a parallel circuit of the switch 4 and the current suppressor 5 is inserted between the gate drive circuit 2 and the gate of the switching element 1. The current suppressor 5 can be realized by a small component such as a resistor or a supersaturated reactor. Here, by turning on the switch 4 until time t2, the operation is the same as that of claim 1 and V GS can be charged or discharged rapidly.

さらに、時刻t2以降にスイッチ4をオフすることによって、共振電流は電流抑制器5を流れるので、VGSの共振は減衰する。また、ゲート駆動回路2とスイッチング素子1のゲートとの間の抵抗成分が小さいと、スイッチング素子1が外部からのノイズによって再び共振する可能性がある。スイッチ4をオフすることによってスイッチング素子1のゲートとゲート駆動回路2間の抵抗成分が増加し、ノイズによって引き起こされる共振を抑制することができる。このように、高速にスイッチング素子1を駆動することでスイッチング損失を低減し、ゲート・ソース間電圧の共振を抑制するとともにノイズによる誤動作を抑制することができる。 Furthermore, by turning OFF the switch 4 after time t2, the resonant current flows through a current suppressor 5, resonance of the V GS is attenuated. Further, if the resistance component between the gate drive circuit 2 and the gate of the switching element 1 is small, the switching element 1 may resonate again due to external noise. By turning off the switch 4, the resistance component between the gate of the switching element 1 and the gate drive circuit 2 is increased, and resonance caused by noise can be suppressed. Thus, by driving the switching element 1 at high speed, switching loss can be reduced, resonance of the gate-source voltage can be suppressed, and malfunction due to noise can be suppressed.

本発明は、高周波スイッチングを必要とするスイッチング電源、ＤＣ−ＤＣコンバータ、高周波電源などへの適用が可能である。   The present invention can be applied to a switching power source, a DC-DC converter, a high frequency power source and the like that require high frequency switching.

本発明の第１の実施例を示す回路図1 is a circuit diagram showing a first embodiment of the present invention. 図１の動作を示す波形図Waveform diagram showing the operation of FIG. 図１のゲート駆動回路の詳細回路例Detailed circuit example of the gate drive circuit of FIG. 図３の動作タイムチャートOperation time chart of FIG. 本発明の第２の実施例を示す回路図Circuit diagram showing a second embodiment of the present invention 図５の動作タイムチャートOperation time chart of FIG. 本発明の第３の実施例を示す回路図Circuit diagram showing a third embodiment of the present invention 従来の回路例Conventional circuit example 図８の動作波形例Example of operation waveforms in FIG.

符号の説明Explanation of symbols

１・・・スイッチング素子 ２・・・ゲート駆動回路
３・・・リアクトル ４、７〜９、１２、１３・・・スイッチ
５、６・・・抵抗 １０、１１、１４、１５・・・ゲート駆動電源 DESCRIPTION OF SYMBOLS 1 ... Switching element 2 ... Gate drive circuit 3 ... Reactor 4, 7-9, 12, 13 ... Switch 5, 6 ... Resistor 10, 11, 14, 15 ... Gate drive Power supply

Claims (3)

出力電圧レベルをN（Ｎは３以上の整数）個有し、共振動作によりゲートを充放電させるゲート駆動回路において、前記出力電圧レベルを順次切換える切換え手段を有し、いずれかの電圧レベルから次の電圧レベルへの切換え時点を出力電圧レベルの変化後に発生する共振電圧の変化率が零付近となる時点とすることを特徴とするゲート駆動方式。   In a gate drive circuit having N output voltage levels (N is an integer of 3 or more) and charging / discharging the gate by resonance operation, the gate drive circuit has switching means for sequentially switching the output voltage levels, A gate drive system characterized in that the time of switching to the voltage level is the time when the rate of change of the resonance voltage generated after the change of the output voltage level becomes near zero. 上記ゲート駆動回路とスイッチング素子のゲート間にスイッチと電流抑制器の並列回路を挿入することを特徴とする請求項１に記載のゲート駆動方式。   2. The gate drive system according to claim 1, wherein a parallel circuit of a switch and a current suppressor is inserted between the gate drive circuit and the gate of the switching element. 上記ゲート駆動回路の出力電圧が第Ｎの電圧レベルに変化した後に上記スイッチをオンからオフに切換えることを特徴とする請求項２に記載のゲート駆動方式。   3. The gate drive system according to claim 2, wherein the switch is switched from on to off after the output voltage of the gate drive circuit changes to the Nth voltage level.
JP2006102669A 2006-04-04 2006-04-04 Gate driving system Withdrawn JP2007282326A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006102669A JP2007282326A (en) 2006-04-04 2006-04-04 Gate driving system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006102669A JP2007282326A (en) 2006-04-04 2006-04-04 Gate driving system

Publications (1)

Publication Number Publication Date
JP2007282326A true JP2007282326A (en) 2007-10-25

Family

ID=38683205

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006102669A Withdrawn JP2007282326A (en) 2006-04-04 2006-04-04 Gate driving system

Country Status (1)

Country Link
JP (1) JP2007282326A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009261060A (en) * 2008-04-14 2009-11-05 Denso Corp Driving circuit for power inverter circuit, and power conversion system
WO2013065150A1 (en) * 2011-11-02 2013-05-10 三菱電機株式会社 Drive device for a power conversion device, and drive method for a power conversion device
JP2015119625A (en) * 2013-11-15 2015-06-25 パナソニックＩｐマネジメント株式会社 Drive unit and electric power converter
JP2015165768A (en) * 2015-05-21 2015-09-17 三菱電機株式会社 Power converter drive unit and drive method of power converter
JP2020178418A (en) * 2019-04-16 2020-10-29 株式会社デンソー Drive circuit for switch
US11011970B2 (en) 2017-12-12 2021-05-18 Rohm Co., Ltd. Gate drive circuit
US11482918B2 (en) 2017-12-12 2022-10-25 Rohm Co., Ltd. Gate drive circuit

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009261060A (en) * 2008-04-14 2009-11-05 Denso Corp Driving circuit for power inverter circuit, and power conversion system
WO2013065150A1 (en) * 2011-11-02 2013-05-10 三菱電機株式会社 Drive device for a power conversion device, and drive method for a power conversion device
JPWO2013065150A1 (en) * 2011-11-02 2015-04-02 三菱電機株式会社 Power conversion device drive device and power conversion device drive method
US9806594B2 (en) 2011-11-02 2017-10-31 Mitsubishi Corporation Drive device for power converter and driving method of power converter
JP2015119625A (en) * 2013-11-15 2015-06-25 パナソニックＩｐマネジメント株式会社 Drive unit and electric power converter
JP2015165768A (en) * 2015-05-21 2015-09-17 三菱電機株式会社 Power converter drive unit and drive method of power converter
US11011970B2 (en) 2017-12-12 2021-05-18 Rohm Co., Ltd. Gate drive circuit
US11482918B2 (en) 2017-12-12 2022-10-25 Rohm Co., Ltd. Gate drive circuit
JP2020178418A (en) * 2019-04-16 2020-10-29 株式会社デンソー Drive circuit for switch
JP7120139B2 (en) 2019-04-16 2022-08-17 株式会社デンソー switch drive circuit

Similar Documents

Publication Publication Date Title
US7394670B2 (en) Switching power source
US7113412B2 (en) Drive circuit and power supply apparatus
US20120286752A1 (en) Switching regulator control circuit, switching regulator, electronic appliance, switching power supply device, and television receiver
JP5280807B2 (en) Switching power supply
JP2007282326A (en) Gate driving system
JP2005198484A (en) Power supply device and portable device using the same
US20090196080A1 (en) Controller for use in a resonant direct current/direct current converter
JP2008035641A (en) Control circuit of dc-dc converter and method thereof
JP2010288334A (en) Switching power supply apparatus and semiconductor device
JP2005110224A (en) Method and apparatus for simplifying control of switch
JP5866920B2 (en) Switching device and control method thereof
JP2009021841A (en) Charge pump drive circuit, and semiconductor device employing the same
US8344762B2 (en) Gate driving circuit
JP5212149B2 (en) Switching power supply
US11108327B2 (en) Selected-parameter adaptive switching for power converters
JP2004104645A (en) Triangular wave generating device, pulse width modulation signal generating device and external synchronization/internal synchronization/asynchronization switching device
JP4543021B2 (en) POWER SUPPLY DEVICE, ITS CONTROL CIRCUIT, AND CONTROL METHOD
US8513903B2 (en) Discharge lamp lighting device
KR101926630B1 (en) Adaptive dead-time control apparatus
JP6037971B2 (en) Step-down chopper circuit
JP2006050843A (en) Control circuit, power supply unit using the control circuit, and electronic equipment
JP5369987B2 (en) Gate drive circuit
JP4923846B2 (en) Power supply
JP2008092779A (en) Switching power supply control system and mobile terminal
JP5841098B2 (en) Zero current switching circuit and full bridge circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20080313

Free format text: JAPANESE INTERMEDIATE CODE: A621

RD02 Notification of acceptance of power of attorney

Effective date: 20081215

Free format text: JAPANESE INTERMEDIATE CODE: A7422

RD04 Notification of resignation of power of attorney

Effective date: 20090219

Free format text: JAPANESE INTERMEDIATE CODE: A7424

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20091214