JP2007282326A - Gate driving system - Google Patents
Gate driving system Download PDFInfo
- Publication number
- JP2007282326A JP2007282326A JP2006102669A JP2006102669A JP2007282326A JP 2007282326 A JP2007282326 A JP 2007282326A JP 2006102669 A JP2006102669 A JP 2006102669A JP 2006102669 A JP2006102669 A JP 2006102669A JP 2007282326 A JP2007282326 A JP 2007282326A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- switching
- gate drive
- switching element
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Power Conversion In General (AREA)
Abstract
Description
本発明は、電圧駆動形の半導体素子を高速にオンまたはオフさせるゲート駆動方式に関する。 The present invention relates to a gate drive system for turning on or off a voltage-driven semiconductor element at high speed.
図8に従来の技術を用いたゲート駆動回路例を、図9にその動作波形例を示す。図8において、スイッチング素子1のゲートとゲート駆動回路2の出力との間にリアクトル3と抵抗6の直列回路が接続される。スイッチング素子1を制御するためにゲート駆動回路2から異なる2つの電圧レベルを持つ信号が出力され、スイッチング素子1をオンまたはオフさせる。図9に示すようにゲート駆動回路2の出力電圧を零からVGに変化させることでスイッチング素子1をオンさせ、逆にVGから零に変化させることでスイッチング素子1をオフさせる。
FIG. 8 shows an example of a gate drive circuit using a conventional technique, and FIG. 9 shows an example of an operation waveform thereof. In FIG. 8, a series circuit of a
しかし、このような構成でのゲート・ソース間波形は、ターンオン時およびターンオフ時共にリアクトル3とスイッチング素子のゲート・ソース間容量との共振により、振動波形となる。この振動を抑制するための方法として、抵抗6が用いられるが、振動を抑制するためには大きな抵抗値が必要となる。抵抗値が大きいとゲート電圧の立上げ時間や立下げ時間が大きくなり、高速に駆動することが困難となる。また、高周波でゲート・ソース間容量の充放電を行うと抵抗での損失が大きくなり駆動電力の増大と装置の変換効率の低下を引き起こす結果となる。以上の内容の詳細は特許文献1に記載されている。
上述のように、従来技術では、ゲート駆動回路2とスイッチング素子1との間にはゲート・ソース間電圧の充電電流を抑制する抵抗6が挿入され、さらにゲート駆動回路2とスイッチング素子1との間の配線によってインダクタンス3が生じる。スイッチング素子1を高速に駆動し、スイッチング素子1で発生するスイッチング損失を低減させるためには、抵抗6の値を小さく設定し、急速にゲート・ソース間の電圧を充放電する必要がある。しかし、抵抗6の値が小さいとゲート・ソース間容量と3とで共振が発生し、図9に示すようにターンオン時ではゲート・ソース間電圧vGSのオーバーシュート、ターンオフ時ではアンダーシュートが発生する。このオーバーシュートやアンダーシュートにより、ゲート・ソース間電圧は耐圧を超え、スイッチング素子1を破損してしまう恐れがある。また、共振電圧により、スイッチング素子1の動作が不安定となり、オンとオフを高速に繰り返してしまい、スイッチング損失が増加するなどの課題が生じる。さらに、抵抗6の値を小さく設定すると、ノイズによってゲート電圧vGSが変化してしまい、スイッチング素子1が誤動作してしまう。
As described above, in the prior art, the resistor 6 for suppressing the charging current of the gate-source voltage is inserted between the
また、特許文献1では、共振動作によってスイッチング素子のスイッチング周波数とオン・オフ時間が決定される。例えば、スイッチング素子は、共振動作しているゲート電圧VG’が閾値電圧Vth以上の期間でオンし、ゲート電圧VG’が閾値電圧Vth以下の期間でオフとなる。ここで、共振周期はゲート直列インダクタンスLG2や配線インダクタンスLGのインダクタンス成分とゲート・ソース間容量CGSのコンデンサ容量によって決定され、動作中に変化させることはできない。従って、共振周期は一定であり、スイッチング素子のスイッチング周波数やオン・オフ時間比を自由に制御することができない。
Moreover, in
以上の説明から本発明の課題は、スイッチング素子を高速に駆動することでスイッチング損失を低減し、さらにスイッチング素子の制御電圧を安定化させる技術を提供することである。 From the above description, an object of the present invention is to provide a technique for reducing a switching loss by driving a switching element at a high speed and further stabilizing a control voltage of the switching element.
上述の課題を解決するために、第1の発明においては出力電圧レベルをN(Nは3以上の整数)個有し、共振動作によりゲートを充放電させるゲート駆動回路において、前記出力電圧レベルを順次切換える切換え手段を有し、いずれかの電圧レベルから次の電圧レベルへの切換え時点を出力電圧レベルの変化後に発生する共振電圧の変化率が零付近となる時点とする。 In order to solve the above-mentioned problem, in the first invention, in the gate drive circuit having N output voltages (N is an integer of 3 or more) and charging and discharging the gate by a resonance operation, the output voltage level is A switching means for sequentially switching is provided, and a switching time point from any voltage level to the next voltage level is a time point at which the rate of change of the resonance voltage generated after the change of the output voltage level becomes near zero.
第2の発明においては、上記ゲート駆動回路とスイッチング素子のゲート間にスイッチと電流抑制器の並列回路を挿入する。 In the second invention, a parallel circuit of a switch and a current suppressor is inserted between the gate drive circuit and the gate of the switching element.
第3の発明においては、上記ゲート駆動回路の出力電圧が第Nの電圧レベルに変化した後に上記スイッチをオンからオフに切換える。 In the third invention, the switch is switched from on to off after the output voltage of the gate drive circuit changes to the Nth voltage level.
本発明では、スイッチング素子を高速に駆動することができ、スイッチング損失を低減させることができる。その結果、装置の効率が向上し、冷却部品を小形化することができる。さらに、スイッチング素子のスイッチング周波数やオン・オフ時間比は回路の共振周期に制限されないので、制御性能を向上させることができる。また、ゲート・ソース間電圧の振動を抑制することができ、ノイズによる誤動作を抑制することが可能となる。 In the present invention, the switching element can be driven at high speed, and the switching loss can be reduced. As a result, the efficiency of the apparatus is improved and the cooling component can be miniaturized. Furthermore, since the switching frequency and on / off time ratio of the switching element are not limited by the resonance period of the circuit, the control performance can be improved. Further, the oscillation of the voltage between the gate and the source can be suppressed, and malfunction due to noise can be suppressed.
本発明の要点は、共振動作によりゲートを充放電するゲート駆動回路の出力電圧レベルをN(Nは3以上の整数)個とし、出力電圧レベルを順次切換えることによりオーバーシュートやアンダーシュートをなくすることである。 The main point of the present invention is that the number of output voltage levels of a gate drive circuit that charges and discharges a gate by resonance operation is N (N is an integer of 3 or more), and overshoot and undershoot are eliminated by sequentially switching the output voltage level. That is.
図1および図3に本発明の第1の実施例を、図2にその動作図を、各々示す。図1の回路構成はゲート駆動回路1とスイッチング素子2のゲートとの間にリアクトル3が接続された構成である。図3はゲート駆動回路2の出力レベルが3個の時のゲート駆動回路例である。ここで、従来回路に用いられていたゲート・ソース間容量の充電電流を抑制する抵抗は接続されていない。ここで、リアクトル3はゲート駆動回路2とスイッチング素子1のゲートを接続する配線のインダクタンス成分でも良く、意図的にインダクタンス成分を有する部品(リアクトル、配線など)を挿入してもよい。
1 and 3 show a first embodiment of the present invention, and FIG. 2 shows an operation diagram thereof. The circuit configuration of FIG. 1 is a configuration in which a
図3に出力レベルが3個の時のゲート駆動回路の出力レベル切換え回路例を示す。ゲート駆動用電源10と11を直列接続した電源部の各点の電圧をスイッチ7から9で出力する構成である。即ち、スイッチ7がオンの時は電圧零が、スイッチ8がオンの時は電圧VGMが、スイッチ9がオンの時は電圧+VGがゲート駆動回路の出力となる。図4はスイッチ7〜9を順次切換える時のタイムチャートである。ターンオン時は、零→+VGM→+VGの順にゲート駆動回路2の出力に電圧が出力される。また、ターンオフ時は、+VG→+VGM→零の順にゲート駆動回路2の出力に電圧が出力される。
FIG. 3 shows an example of the output level switching circuit of the gate drive circuit when the output level is three. In this configuration, the voltage at each point of the power supply unit in which the gate
図2に示すターンオン時のように時刻t1の時点でゲート駆動回路2の出力電圧を零から+VGMに変化させると、リアクトル3とスイッチング素子1のゲート・ソース間容量で共振する。しかし、+VGMの電圧レベルをゲート・ソース間電圧VGSの目標値+VGより低い電圧に設定することで、オーバーシュートすることなく、急速にゲート・ソース間容量を充電し、VGSを増加させることができる。例えば、ゲート駆動回路2とスイッチング素子1の間の抵抗成分が零の場合、+VGM=+VG/2とすることで、VGSは急速に+VGまで増加し、VGS =+VGの時点t2でVGS の変化率は零となる。この時点でゲート駆動回路2の出力電圧を+VGMから+VGに変化させることで、VGS は共振することなく、VGS=+VGの状態を保つことができる。ターンオフ時の動作はターンオン時の動作と逆の順序にすることによって、ゲート・ソース間容量を急速に放電させることができる。以上のように駆動することにより、スイッチング素子1を高速に駆動することができ、スイッチング損失を低減することができる。
When the output voltage of the
ここで、ターンオン時の動作とターンオフ時の動作はスイッチング周期と比較して、非常に短い時間で行われ、スイッチ7がオンしている期間はスイッチング素子1がオフし、スイッチ9がオンしている期間ではスイッチング素子1がオンする。従って、特許文献1のように回路定数によって決まる共振周期に制限されることなく、スイッチン周波数やオン・オフ時間比を自由に調整でき、制御性能を向上させることができる。
Here, the operation at turn-on and the operation at turn-off are performed in a very short time compared to the switching cycle. Switching
図5に、本発明の第2の実施例を、図6にスイッチ7〜9、12、13を切換える時のタイムチャートを示す。本実施例は第1の実施例において、ゲート駆動電圧をオン時は+VG、オフ時は−VGに駆動する場合の実施例である。オフ時−VGであるゲート電圧をターンオン動作で+VGまで順次切換える動作とオン時+VGである電圧をターンオフ動作で−VGまで順次切換える動作である。ターンオン時の動作は、スイッチ13がオンの状態からスイッチ12→スイッチ7→スイッチ8→スイッチ9の順に切換えることにより、ゲート駆動回路2の出力電圧は、−VG→−VGM→零→+VGM→+VGとステップ状に変化する。ターンオフ時の動作はスイッチ9がオンの状態からスイッチ8→スイッチ7→スイッチ12→スイッチ13の順に切換えることにより、ゲート駆動回路2の出力電圧は+VG→+VGM→零→−VGM→−VGとステップ状に変化する。このように駆動することにより、第1の実施例と同じようにターンオン時のオーバーシュートやターンオフ時のアンダーシュートがなく、高速にスイッチング素子1を駆動することができる。
FIG. 5 shows a second embodiment of the present invention, and FIG. 6 shows a time chart when the
尚、本実施例のゲート駆動回路2の出力電圧は、−VG→−VGM→零→+VGM→+VGとステップ状に変化する場合であるが、図5におけるスイッチ7を省略して、ゲート駆動回路2の出力を−VG→−VGM→+VGM→+VGとなるように変化させるとさらに高速な駆動が可能となる。
Note that the output voltage of the
第1の実施例と第2の実施例では抵抗成分を零としたが、実際の配線には抵抗成分がある。また、スイッチング素子1のゲート・ソース間容量は各素子においてばらつきがあり、VGSの共振状態もばらつく。従って、VGSの変化率が零となるt2の時点を正確に把握するのは困難であり、t2がずれることによってVGSの共振を完全に抑制できなくなる。そこで、図7ではゲート駆動回路2とスイッチング素子1のゲートとの間にスイッチ4と電流抑制器5の並列回路を挿入している。この電流抑制器5は抵抗や過飽和リアクトルなどの小形な部品で実現できる。ここで、時刻t2まではスイッチ4をオンしておくことによって、請求項1と同様の動作となり、VGSを急速に充電または放電させることができる。
In the first and second embodiments, the resistance component is zero, but the actual wiring has a resistance component. Further, the gate-source capacitance of the
さらに、時刻t2以降にスイッチ4をオフすることによって、共振電流は電流抑制器5を流れるので、VGSの共振は減衰する。また、ゲート駆動回路2とスイッチング素子1のゲートとの間の抵抗成分が小さいと、スイッチング素子1が外部からのノイズによって再び共振する可能性がある。スイッチ4をオフすることによってスイッチング素子1のゲートとゲート駆動回路2間の抵抗成分が増加し、ノイズによって引き起こされる共振を抑制することができる。このように、高速にスイッチング素子1を駆動することでスイッチング損失を低減し、ゲート・ソース間電圧の共振を抑制するとともにノイズによる誤動作を抑制することができる。
Furthermore, by turning OFF the switch 4 after time t2, the resonant current flows through a
本発明は、高周波スイッチングを必要とするスイッチング電源、DC−DCコンバータ、高周波電源などへの適用が可能である。 The present invention can be applied to a switching power source, a DC-DC converter, a high frequency power source and the like that require high frequency switching.
1・・・スイッチング素子 2・・・ゲート駆動回路
3・・・リアクトル 4、7〜9、12、13・・・スイッチ
5、6・・・抵抗 10、11、14、15・・・ゲート駆動電源
DESCRIPTION OF
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006102669A JP2007282326A (en) | 2006-04-04 | 2006-04-04 | Gate driving system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006102669A JP2007282326A (en) | 2006-04-04 | 2006-04-04 | Gate driving system |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007282326A true JP2007282326A (en) | 2007-10-25 |
Family
ID=38683205
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006102669A Withdrawn JP2007282326A (en) | 2006-04-04 | 2006-04-04 | Gate driving system |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007282326A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009261060A (en) * | 2008-04-14 | 2009-11-05 | Denso Corp | Driving circuit for power inverter circuit, and power conversion system |
WO2013065150A1 (en) * | 2011-11-02 | 2013-05-10 | 三菱電機株式会社 | Drive device for a power conversion device, and drive method for a power conversion device |
JP2015119625A (en) * | 2013-11-15 | 2015-06-25 | パナソニックIpマネジメント株式会社 | Drive unit and electric power converter |
JP2015165768A (en) * | 2015-05-21 | 2015-09-17 | 三菱電機株式会社 | Power converter drive unit and drive method of power converter |
JP2020178418A (en) * | 2019-04-16 | 2020-10-29 | 株式会社デンソー | Drive circuit for switch |
US11011970B2 (en) | 2017-12-12 | 2021-05-18 | Rohm Co., Ltd. | Gate drive circuit |
US11482918B2 (en) | 2017-12-12 | 2022-10-25 | Rohm Co., Ltd. | Gate drive circuit |
-
2006
- 2006-04-04 JP JP2006102669A patent/JP2007282326A/en not_active Withdrawn
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009261060A (en) * | 2008-04-14 | 2009-11-05 | Denso Corp | Driving circuit for power inverter circuit, and power conversion system |
WO2013065150A1 (en) * | 2011-11-02 | 2013-05-10 | 三菱電機株式会社 | Drive device for a power conversion device, and drive method for a power conversion device |
JPWO2013065150A1 (en) * | 2011-11-02 | 2015-04-02 | 三菱電機株式会社 | Power conversion device drive device and power conversion device drive method |
US9806594B2 (en) | 2011-11-02 | 2017-10-31 | Mitsubishi Corporation | Drive device for power converter and driving method of power converter |
JP2015119625A (en) * | 2013-11-15 | 2015-06-25 | パナソニックIpマネジメント株式会社 | Drive unit and electric power converter |
JP2015165768A (en) * | 2015-05-21 | 2015-09-17 | 三菱電機株式会社 | Power converter drive unit and drive method of power converter |
US11011970B2 (en) | 2017-12-12 | 2021-05-18 | Rohm Co., Ltd. | Gate drive circuit |
US11482918B2 (en) | 2017-12-12 | 2022-10-25 | Rohm Co., Ltd. | Gate drive circuit |
JP2020178418A (en) * | 2019-04-16 | 2020-10-29 | 株式会社デンソー | Drive circuit for switch |
JP7120139B2 (en) | 2019-04-16 | 2022-08-17 | 株式会社デンソー | switch drive circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7394670B2 (en) | Switching power source | |
US7113412B2 (en) | Drive circuit and power supply apparatus | |
US20120286752A1 (en) | Switching regulator control circuit, switching regulator, electronic appliance, switching power supply device, and television receiver | |
JP5280807B2 (en) | Switching power supply | |
JP2007282326A (en) | Gate driving system | |
JP2005198484A (en) | Power supply device and portable device using the same | |
US20090196080A1 (en) | Controller for use in a resonant direct current/direct current converter | |
JP2008035641A (en) | Control circuit of dc-dc converter and method thereof | |
JP2010288334A (en) | Switching power supply apparatus and semiconductor device | |
JP2005110224A (en) | Method and apparatus for simplifying control of switch | |
JP5866920B2 (en) | Switching device and control method thereof | |
JP2009021841A (en) | Charge pump drive circuit, and semiconductor device employing the same | |
US8344762B2 (en) | Gate driving circuit | |
JP5212149B2 (en) | Switching power supply | |
US11108327B2 (en) | Selected-parameter adaptive switching for power converters | |
JP2004104645A (en) | Triangular wave generating device, pulse width modulation signal generating device and external synchronization/internal synchronization/asynchronization switching device | |
JP4543021B2 (en) | POWER SUPPLY DEVICE, ITS CONTROL CIRCUIT, AND CONTROL METHOD | |
US8513903B2 (en) | Discharge lamp lighting device | |
KR101926630B1 (en) | Adaptive dead-time control apparatus | |
JP6037971B2 (en) | Step-down chopper circuit | |
JP2006050843A (en) | Control circuit, power supply unit using the control circuit, and electronic equipment | |
JP5369987B2 (en) | Gate drive circuit | |
JP4923846B2 (en) | Power supply | |
JP2008092779A (en) | Switching power supply control system and mobile terminal | |
JP5841098B2 (en) | Zero current switching circuit and full bridge circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20080313 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
RD02 | Notification of acceptance of power of attorney |
Effective date: 20081215 Free format text: JAPANESE INTERMEDIATE CODE: A7422 |
|
RD04 | Notification of resignation of power of attorney |
Effective date: 20090219 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20091214 |