(1)第1実施形態
本実施形態では、図1に示すように、風力発電装置や太陽光発電装置などの有効電力源7で発電した電力を交流電圧源としての電力系統に供給する発電システムに用いる場合を例として、本発明の電力変換システム100を説明する。なお、以下では、50Hzの電力系統を例として説明する。
まず、全体構成を説明する。電力変換システム100は、三相の交流電圧に変換する電力変換システムであり、第1変換器2と、第1変換器2と直列に接続された第2変換器3と、これらの変換器を制御する制御装置4と、連系インピーダンスとから構成される。図1の例では、電力変換システム100は、直流側では、正側直流端子P及び負側直流端子Nを介して有効電力源7と接続されており、直流電力が有効電力源7から供給される。電力変換システム100は、交流側では、連系インピーダンスを介して、電力系統の各相と連系されており、電力系統に交流電圧を出力する。連系インピーダンスは、電力変換システム100を電力系統に連系するために、電力変換システム100と電力系統の間に挿入されるインピーダンスである。本実施形態では、連系インピーダンスは、電力変換システム100の各相と電力系統の各相の間にそれぞれ挿入された連系リアクトル12R、12S、12Tである。
次に、第1変換器2の構成について説明する。第1変換器2は、3レベルの電圧を出力するいわゆる、3相NPC(Neutral‐Point‐Clamped)3レベル変換器である。第1変換器2は、正側直流端子Pと、負側直流端子Nと、第1変換部20と、コンデンサ(直流コンデンサ)PH、NLとを備えている。第1変換器2の第1変換部20は、R相第1変換部20Rと、S相第1変換部20Sと、T相第1変換部20Tとからなる。第1変換器2は、コンデンサとして、コンデンサPH及びコンデンサNLが直列に接続されたコンデンサ直列体を備えている。コンデンサ直列体は、コンデンサPHが正側直流端子Pに接続され、コンデンサNLが負側直流端子Nに接続されており、有効電力源7から供給された直流電力によって充電される。
R相第1変換部20Rと、S相第1変換部20Sと、T相第1変換部20Tは、同じ構成であるので、代表してR相第1変換部20Rについて説明する。R相第1変換部20Rは、ハイサイドハイスイッチPP、ハイサイドロースイッチPC、ローサイドハイスイッチNC及びローサイドロースイッチNNの4つのスイッチが直列に接続されたスイッチ直列体と、2つのダイオードDが直列に接続されたダイオード直列体とで構成される。ダイオード直列体は、負側がハイサイドハイスイッチPP及びハイサイドロースイッチPCの接続点に接続され、正側がローサイドハイスイッチNCとローサイドロースイッチNNの接続点に接続されている。
R相第1変換部20Rは、スイッチ直列体のハイサイドハイスイッチPP側が正側直流端子Pに接続され、ローサイドロースイッチNN側が負側直流端子Nに接続されている。R相第1変換部20Rは、ハイサイドロースイッチPCとローサイドハイスイッチNCの接続点に出力端子21Rが設けられ、出力端子21Rが後述する第2変換器3のR相第2変換部30Rの端子31RIに接続されている。
第1実施形態では、図2Aに示すように、ハイサイドハイスイッチPP、ハイサイドロースイッチPC、ローサイドハイスイッチNC及びローサイドロースイッチNNは、例えば、絶縁ゲートバイポーラトランジスタ(IGBT)などでなるスイッチング素子24と、還流ダイオード26とでなる。ハイサイドハイスイッチPP、ハイサイドロースイッチPC、ローサイドハイスイッチNC及びローサイドロースイッチNNは、スイッチング素子24の正側(IGBTのコレクタ)と還流ダイオード26の負側とが接続され、スイッチング素子24の負側(IGBTのエミッタ)と還流ダイオード26の正側とが接続された、スイッチング素子24及び還流ダイオード26が逆並列に接続された構成である。
このように、ハイサイドハイスイッチPP、ハイサイドロースイッチPC、ローサイドハイスイッチNC及びローサイドロースイッチNNは、スイッチング素子24及び還流ダイオード26を逆並列に接続することで、ハイサイドハイスイッチPP、ハイサイドロースイッチPC、ローサイドハイスイッチNC及びローサイドロースイッチNNの負側から正側に電圧が印加されたとき、還流ダイオード26に電流が流れるようにし、スイッチング素子24であるIGBTのエミッタからコレクタに電流が流れることを防止して、IGBTを保護できる。なお、IGBTに変えて、MOS型の電界効果トランジスタ(MOS−FET)などを用いてもよく、スイッチング素子の構成は限定されない。
再び図1に戻ると、第1変換器2は、このようなR相第1変換部20Rと、S相第1変換部20Sと、T相第1変換部20Tと、コンデンサ直列体とが並列に接続されている。さらに、R相第1変換部20Rの2つのダイオードDの接続点とS相第1変換部20Sの2つのダイオードDの接続点とが配線240で接続されている。そして、S相第1変換部20Sの2つのダイオードDの接続点とT相第1変換部20Tの2つのダイオードDの接続点とが配線241で接続されている。
次に、第2変換器3の構成について説明する。第2変換器3は、R相第2変換部30Rと、R相第2変換部30Rに接続されたコンデンサ(直流コンデンサ)32Rと、S相第2変換部30Sと、S相第2変換部30Sに接続されたコンデンサ(直流コンデンサ)32Sと、T相第2変換部30Tと、T相第2変換部30Tに接続されたコンデンサ(直流コンデンサ)32Tとを備え、R相第2変換部30R、S相第2変換部30S及びT相第2変換部30Tが電気的に独立した構成となっている。
R相第2変換部30Rについて、図2Bを参照して説明する。R相第2変換部30Rは、ハイサイドスイッチAP、BPと、ローサイドスイッチAN、BNとを備えている。R相第2変換部30Rは、ハイサイドスイッチAP及びローサイドスイッチANが直列に接続され、ハイサイドスイッチBP及びローサイドスイッチBNが直列に接続されており、これらが並列に接続された構成をしている。R相第2変換部30Rは、ハイサイドスイッチBP及びローサイドスイッチBNの接続点に端子31RIを備え、端子31RIが入力側の端子とされて第1変換器2のR相第1変換部20Rの出力端子21Rに接続されている。一方で、R相第2変換部30Rは、ハイサイドスイッチAP及びローサイドスイッチANの間の接続点に出力端子31ROを備え、出力端子31ROが連系リアクトル12に接続されている。このように第2変換器3は、3つのフルブリッジ回路構成の変換器で構成され、該3つの変換器は互いに直流コンデンサを共有せず、互いに電気的に独立して配置された構成をしている。
ハイサイドスイッチAP、BPと、ローサイドスイッチAN、BNは、第1変換器2のスイッチより電圧定格が低い場合、GaNでなるFETやMOS−FETなどの高周波でもスイッチング損失の小さな低圧低損失スイッチング素子を用いることができる。このようにすることで、ハイサイドスイッチAP、BPと、ローサイドスイッチAN、BNのスイッチング周波数を上げることができ、後述する電圧指令値への第2変換器3の出力電圧の応答をよくすることができる。さらに、R相第2変換部30Rでは、同期整流しているため、還流ダイオードを省略している。なお、ハイサイドスイッチAP、BPと、ローサイドスイッチAN、BNを、上記で説明したような、スイッチング素子と還流ダイオードを逆並列に接続した構成としてもよい。
次に、制御装置4の構成について説明する。図1において、制御装置4は、通常演算領域49と、通常演算領域49より制御周期が速い高速演算領域48とを有している。図1に示す第1実施形態では、高速演算領域48は、電力系統と連系リアクトル12R、12S、12Tとの連系点の電圧(以下、連系点電圧Vという)を検出する電圧検出器11と、第1ゲートパルス生成ブロック41と、第2ゲートパルス生成ブロック42と、和算演算器45とで構成される。なお、制御周期とは、後述する第1ゲートパルス生成ブロック41及び第2ゲートパルス生成ブロック42でのゲートパルス信号の生成間隔(すなわち、スイッチングマップの参照周期、三角波と指令値の比較周期など)や連系点電圧の検出間隔、コンデンサ電圧の検出間隔、和算演算器45での演算の間隔、後述の第3所定電圧演算部44での第3所定電圧の算出間隔などのことである。前記制御周期は、高速演算領域48と通常演算領域49とのクロック信号により定めることが多い。
制御装置4の高速演算領域48及び通常演算領域49は、例えば、プロセッサやコンピュータなどで構成される。また、高速演算領域48及び通常演算領域49は、専用のハードウエアで構成されてもよく、プログラムによりコンピュータ上に実現されてもよい。高速演算領域48及び通常演算領域49は、それぞれ別体の装置として用意してもよい。この場合、高速演算領域48を構成する装置に、通常演算領域49を構成する装置よりも動作周波数(クロック信号の周波数)の高いプロセッサ(CPU、MPUなど)を実装することで実現してもよい。また、高速演算領域48及び通常演算領域49は、1つの装置として用意し、高速演算領域48用のプロセッサの動作周波数を通常演算領域用のプロセッサよりも高くすることで実現してもよい。さらには、高速演算領域48及び通常演算領域49を、単に、高速演算領域48のプログラム上の制御周期を、通常演算領域49より速くすることで実現してもよい。
一方、通常演算領域49は、例えば、第1変換器2のコンデンサPHとコンデンサNLのコンデンサ電圧を検出する直流電圧検出器10と、第2変換器3のコンデンサ32R、32S、32Tの各々のコンデンサ電圧を検出する直流電圧検出器35R、35S、35Tと、第3所定電圧演算部44とで構成される。この実施形態では、電力変換システム100が各変換器を制御する1つの制御装置を有するが、変換器毎に制御装置を用意してもよい。
制御装置4の動作について簡単に説明する。制御装置4は、各変換器に所定の電圧を出力させる。制御装置4の動作は、R相、S相及びT相の各相で同じであるので、以下ではR相を代表として説明する。制御装置4は、第1変換器2の出力電圧(第1所定電圧の近似パルス)と第2変換器3の出力電圧の一部電圧(第2所定電圧の近似パルス)の和が、電圧検出器11で検出した電圧(連系点電圧V)と等しくなるように第1変換器2及び第2変換器3を制御する。さらに、制御装置4は、有効電力や無効電力を出力するために、電力変換システム100の出力と連系点電圧Vとの間に差電圧(第3所定電圧の近似電圧)が生じるように第2変換器3を制御する。本明細書では、第1所定電圧は、第1変換器2の出力電圧の目標値を意味し、第2所定電圧は、連系点電圧Vに大略等しい電圧を出力するために第1所定電圧に加算する電圧であり、連系点電圧Vと第1所定電圧の差電圧に相当する電圧を意味し、第3所定電圧は、有効電力や無効電力を授受するための差電圧(第1変換器2と第2変換器3の和電圧と連系点電圧との差電圧のこと。連系インピーダンスに印加される電圧に等しい)の目標値を意味する。
高速演算領域48では、電圧検出器11により検出された連系点電圧Vが、第1変換器2の各スイッチ(例えば、IGBT)のゲートパルス信号を生成する第1ゲートパルス生成ブロック41と、和算演算器45とに入力される。第1ゲートパルス生成ブロック41は、生成したゲートパルス信号を第1変換器2の各スイッチに出力し、第1変換器2に第1所定電圧の近似パルスを出力させる。高速演算領域48では、連系点電圧Vと後述する第3所定電圧演算部44で算出された第3所定電圧とが和算演算器45で和算される。和算結果が、第2変換器3の各スイッチのゲートパルス信号を生成する第2ゲートパルス生成ブロック42に入力される。第2ゲートパルス生成ブロック42は、入力された和電圧に基づいてゲートパルス信号を生成し、生成したゲートパルス信号を第2変換器3の各スイッチに出力し、第2変換器3に後述する第2所定電圧と第3所定電圧の和電圧の近似パルス電圧を出力させる。
通常演算領域49では、直流電圧検出器10、35R、35S、35Tの出力が第3所定電圧演算部44に入力される。第3所定電圧演算部44は、電力系統に電流を出力するための電圧である第3所定電圧を算出し、第3所定電圧を高速演算領域48の和算演算器45に出力する。
次に、電力変換器システム100の機能・動作について説明する。電力変換システム100は、有効電力源7から入力された直流電力を交流電力に変換し、電力系統に供給する。このとき、電力変換システム100は、電力変換システム100と電力系統の間に任意の差電圧が生じるように、交流電圧を出力する。その結果、電力変換システム100と電力系統の間に差電圧の大きさに応じた電流(以下、連系電流Iという。)が流れ、電力変換システム100と電力系統の間で、有効電力や無効電力を授受される。このように、有効電力源7から電力変換システム100を介して電力系統に有効電力が出力される。
電力変換システム100は、制御装置4により、電力系統の交流電圧と大略等しい電圧(本発明では、電力変換システム100と電力系統の連系点の電圧である連系点電圧Vを電力系統の電圧としている)と、上記の差電圧(有効電力や無効電力を出力するために連系電流Iを出力するための電圧)との合計電圧を出力するように制御される。より具体的には、電力変換システム100は、制御装置4の制御により、上記の第1所定電圧、第2所定電圧及び第3所定電圧の和電圧の近似パルスを出力する。ここで、第1所定電圧と第2所定電圧の和電圧の近似パルスが連系点電圧Vをフィードフォアードして出力した電圧(連系点電圧Vと大略等しい電圧)である。第3所定電圧の近似パルスは、有効電力や無効電力を入出力するための連系点電圧Vと電力変換システム100の出力電圧の差電圧に相当する電圧である。実施形態では、第1変換器2は第1所定電圧の近似パルスを出力し、第2変換器3は、第2所定電圧と第3所定電圧の和電圧の近似パルスを出力する。
続いて、第1変換器2の動作について説明する。前述のように、第1変換器2は、NPC3レベル変換器なので、R相第1変換部20R、S相第1変換部20S、T相第1変換部20Tは、スイッチのオン・オフの切り替え制御によって、出力端子21R、21S、21Tから、ゼロと、コンデンサPHのコンデンサ電圧と、ゼロ電圧からコンデンサNLのコンデンサ電圧を差し引いた電圧の3つの電圧を出力できる。より具体的には、R相第1変換部20RのハイサイドハイスイッチPP及びハイサイドロースイッチPCがオンで、R相第1変換部20Rの他のスイッチがオフのとき、第1変換器2は、R相第1変換部20RからコンデンサPHのコンデンサの正側端子の電位(正側直流端子Pの電位)を出力する。そして、第1変換器2は、ハイサイドロースイッチPC及びローサイドハイスイッチNCがオンで他のスイッチがオフのとき、ゼロ電位を出力し、ローサイドハイスイッチNC及びローサイドロースイッチNNがオンで他のスイッチがオフのとき、第1変換器2は、コンデンサNLのコンデンサの負側端子の電位(負側直流端子N)、すなわち、ゼロ電圧からコンデンサNLのコンデンサ電圧を差し引いた電位を出力する。
このように、第1変換器2は、R相第1変換部20R、S相第1変換部20S、T相第1変換部20Tが、ハイサイドハイスイッチPP、ハイサイドロースイッチPC、ローサイドハイスイッチNC及びローサイドロースイッチNNのオンとオフを切り替えることで、電力系統の各相に3レベルの電圧を出力し、直流電圧を交流電圧に変換する。なお、第1変換器2の出力電圧(第1所定電圧)は、コンデンサPH及びコンデンサNLの接続点25を基準とした電位である。
第1変換器2は、R相第1変換部20R、S相第1変換部20S及びT相第1変換部20Tの各ハイサイドハイスイッチPP、ハイサイドロースイッチPC、ローサイドハイスイッチNC及びローサイドロースイッチNNが図示しない配線で第1ゲートパルス生成ブロック41と接続されている。第1変換器2は、第1ゲートパルス生成ブロック41から出力されたゲートパルス信号により、各スイッチのオン・オフが制御されて第1所定電圧の近似パルスを出力する。この実施形態では、第1変換器2は、制御装置4により、R相第1変換部20R、S相第1変換部20S及びT相第1変換部20Tが第1所定電圧として単パルス状の交流電圧を出力するように制御される。ここで、図3Aは、第1変換器2の出力電圧の一例を示している。電力系統の周波数が50Hzなので、図3Aに示す単パルス状の交流電圧の周期は、0.02sである。図3Aに示すように、ここでは、交流電圧の半周期毎にプラスとマイナスのパルスが交互に現れる波形の交流電圧のことを単パルス状の交流電圧と呼んでいる。この実施形態では、パルスは矩形波である。
次いで、第2変換器3の動作について説明する。R相第2変換部30R、S相第2変換部30S、T相第2変換部30Tの動作は同じなので、R相第2変換部30Rを例にして説明する。R相第2変換部30Rは、スイッチのオン・オフの切り替え制御によって、出力端子31ROから、ゼロと、コンデンサ32Rのコンデンサ電圧と、ゼロ電圧からコンデンサ32Rのコンデンサ電圧を差し引いた電圧の3つの電圧を出力できる。
第2変換器3は、R相第2変換部30RのハイサイドスイッチAP、BP及びローサイドスイッチAN、BNが図示しない配線で第2ゲートパルス生成ブロック42と接続されている。第2変換器3は、第2ゲートパルス生成ブロック42から出力されたゲートパルス信号により、各スイッチのオン・オフが制御されて第2所定電圧と第3所定電圧の和電圧の近似パルスを出力する。なお、第2変換器3の出力電圧(本実施形態の場合、第2所定電圧と第3所定電圧の和電圧)は、第1変換器2の出力端子21R、21S、21Tに接続された第2変換器3の端子31RI、31SI、31TIを基準電位としている。
続いて、第1変換器2及び第2変換器3を制御するためのゲートパルス信号の生成手法、すなわち、第1ゲートパルス生成ブロック41及び第2ゲートパルス生成ブロック42の動作を説明する。まずは、第1ゲートパルス生成ブロック41について説明する。なお、ゲートパルス信号の作成ロジックは様々な方式が考えられるので、下記はその一例である。また、本実施形態では、ゲートパルス生成ブロックを変換器毎に別々に設けているが、ゲートパルス生成ブロックを一つにまとめても構わない。
第1ゲートパルス生成ブロック41では、検出した連系点電圧Vを、各コンデンサ電圧(コンデンサPH、NLの和電圧)を用いて規格化した電圧を指令値(以下、電圧指令値という)とし、図4A、図4Bに示すスイッチングマップを用いて、第1変換器2の各スイッチのゲート信号を生成する。ここで、図4A、4Bの横軸は時間[s]、縦軸は対応するコンデンサの電圧で規格化された電圧[a.u.]を示す。本明細書では、「コンデンサで規格化」とは、該当変換器が指令値に相当するパルス電圧を出力するように、指令値の値を該当変換器の直流コンデンサ電圧の値を基準に実数倍することをいう。該当変換器が複数の場合は、それぞれの直流コンデンサの和を基準に実数倍する。図4A、4B中の曲線は、1周期分の規格化された電圧指令値を表している。本実施形態では、50Hzの電力系統を例としているので、1周期は0.02sである。また、図4A、図4B、図4C、図4Dでは、説明の便宜上、電圧指令値の最大値を1として示している。なお、規格化するための該コンデンサ電圧は、コンデンサの定格電圧であっても、コンデンサ電圧の電圧検出値でもどちらでもよい。コンデンサ電圧検出値を用いることで、制御が複雑になるがより正確な制御が可能である。また、連系点電圧Vの検出電圧にフィルタをかけてリプル成分を取り除いたものを規格化して電圧指令値としてもよい。
図4Aに示すスイッチングマップでは、振幅が電圧指令値の1/4(0.25)、周波数が電圧指令値の2倍(100Hz)の三角波によりハッチ部と白色部の2領域にわけられ、図4Bに示すスイッチングマップでは、振幅が電圧指令値の1/4(0.25)、周波数が電圧指令値の2倍(100Hz)の三角波によりハッチ部と白色部の2領域にわけられており、規格化された電圧指令値が、どの領域にあるかによって各スイッチのオン・オフ状態が定まる。本発明を実施する際は、第1変換器2を構成するスイッチング素子(本実施形態では図2Aに示すようにIGBT)の耐圧は、第2変換器3を構成するスイッチング素子(本実施形態では図2Bに示すようにFET)の耐圧と同じかそれよりも高い場合、第1変換器2のスイッチング素子のスイッチング周波数を、第2変換器3のスイッチング素子のスイッチング周波数と同じか低くする方が損失低減の観点で好ましい。したがって、図4Aと図4Bの三角波の周波数を、図4Cや図4Dの三角波の周波数と同じかそれよりも低く設定する。図4Aは、第1変換器2のハイサイドハイスイッチPPとローサイドハイスイッチNCのスイッチング状態を定める。規格化された電圧指令値がハッチ部にあるときは、第1ゲートパルス生成ブロック41は、ハイサイドハイスイッチPPをオンにし、ローサイドハイスイッチNCをオフにするゲートパルス信号を生成する。一方で、電圧指令値が白部にあるときは、第1ゲートパルス生成ブロック41は、ハイサイドハイスイッチPPをオフにし、ローサイドハイスイッチNCをオンにするゲートパルス信号を生成する。
続いて、図4Bは、第1変換器2のハイサイドロースイッチPCとローサイドロースイッチNNのスイッチング状態を定める。規格化された電圧指令値がハッチ部にあるときには、第1ゲートパルス生成ブロック41は、ハイサイドロースイッチPCをオンにし、ローサイドロースイッチNNをオフにするゲートパルス信号を生成する。一方で、電圧指令値が、白部にあるときには、第1ゲートパルス生成ブロック41は、ハイサイドロースイッチPCをオフにし、ローサイドロースイッチNNをオンにするゲートパルス信号を生成する。第1ゲートパルス生成ブロック41は、このようにしてゲートパルス信号を生成し、第1変換器2の各スイッチをスイッチングさせることにより、第1変換器2に第1所定電圧の近似パルスを出力させる。
次に、第2ゲートパルス生成ブロック42について説明する。ゲートパルス信号の生成手法は、R相第2変換部30R、S相第2変換部30S及びT相第2変換部30Tのいずれでも共通であるので、以下では、R相第2変換部30Rを例として説明する。第2ゲートパルス生成ブロック42では、検出したR相の連系点電圧Vと第3所定電圧演算部44で算出した第3所定電圧との和電圧をコンデンサPHとコンデンサNLとコンデンサ32Rのコンデンサ電圧の和で規格化した電圧を指令値(以下、電圧指令値という)とし、図4C、図4Dに示すスイッチングマップを用いて、R相第2変換部30Rの各スイッチのゲートパルス信号を生成する。ここで、図4C、図4Dは、縦軸及び横軸などは図4A、4Bと同じなので説明は省略する。同様に、規格化するためのコンデンサ電圧は、コンデンサの定格電圧であっても、コンデンサ電圧の電圧検出値でもどちらでもよい。また、連系点電圧Vの検出電圧にフィルタをかけてリプル成分を取り除いたものを用いてもよい。
図4Cに示すスイッチングマップでは、振幅が電圧指令値の1/4(0.25)、周波数が電圧指令値の6倍(300Hz)の三角波によりハッチ部と白色部の2領域にわけられ、図4Dに示すスイッチングマップでは、振幅が電圧指令値の1/4(0.25)、周波数が電圧指令値の6倍(300Hz)の三角波によりハッチ部と白色部の2領域にわけられており、規格された電圧指令値が、どの領域にあるかによってR相第2変換部30Rの各スイッチのオン・オフ状態が定まる。
図4Cは、第2変換器3のハイサイドスイッチAPとローサイドスイッチANのスイッチング状態を定める。規格化された電圧指令値がハッチ部にあるときには、第2ゲートパルス生成ブロック42は、ハイサイドスイッチAPをオンにし、ローサイドスイッチANをオフにするゲートパルス信号を生成する。一方で、電圧指令値が白部にあるときには、第2ゲートパルス生成ブロック42は、ハイサイドスイッチAPをオフにし、ローサイドスイッチANをオフにするゲートパルス信号を生成する。
図4Dは、第2変換器3のハイサイドスイッチBPとローサイドスイッチBNのスイッチング状態を定める。規格化された電圧指令値がハッチ部にあるときには、第2ゲートパルス生成ブロック42は、ハイサイドスイッチBPをオンにし、ローサイドスイッチBNをオフにするゲートパルス信号を生成する。規格化された電圧指令値が白部にあるときには、第2ゲートパルス生成ブロック42は、ハイサイドスイッチBPをオフにし、ローサイドスイッチBNをオンにするゲート信号を生成する。第2ゲートパルス生成ブロック42は、このようにしてゲートパルス信号を生成し、R相第2変換部30Rの各スイッチをスイッチングさせることにより、第2変換器3に第2所定電圧と第3所定電圧の和電圧を出力させる。
連系点電圧Vは、第1所定電圧と第2所定電圧の和電圧であり、第1変換器2が第1所定電圧の近似パルスを出力するので、このようにゲートパルスを送出することにより、第2変換器3は第2所定電圧と第3所定電圧の和電圧の近似パルスを出力できる。このように各スイッチを駆動することにより、第1変換器2が図3Aに示すような波形の第1所定電圧の近似パルスを、第2変換器3が第2所定電圧と第3所定電圧の和電圧の近似パルスを出力し、電力変換システム100は、図3Cに示すような5レベルの波形を出力できる。
上記ロジックによるパルス出力時の各波形について説明する。図3A、3B、3Cは、横軸が時間(s)であり、縦軸が電圧(p.u.)であり、1周期分の期間を示している。図3Aは、第1変換器2の出力電圧波形、図3Bは第2変換器3の出力電圧波形、図3Cは電力変換システム100の出力電圧波形である。なお、図3A、3B、3Cは、R相の出力電圧波形を代表として示している。図3Aに示すように、第1変換器2のR相第1変換部20Rの出力電圧(第1所定電圧)の波形は、単パルス状の交流電圧波形となる。
第2変換器3は、図3Bに示すような波形の電圧(第2所定電圧と第3所定電圧との和電圧の近似パルス)をR相第2変換部30Rが出力する。図3Cに示すように、電力変換システム100のR相の出力波形は、R相第1変換部20R(第1変換器2)の出力電圧(図3Aの波形、第1所定電圧の近似パルス)と、R相第2変換部30R(第2変換器3)の出力電圧(図3Bの波形、第2所定電圧+第3所定電圧の近似パルス)との和電圧である。図3Cに示すように、電力変換システム100の出力電圧は、瞬時電圧ベースで5レベルの交流電圧である。S相及びT相についても同様である。このように本発明の電力変換システム100は、第1変換器2の第1所定電圧と第2変換器3の第2所定電圧とで連系点電圧Vに等しい電圧を出力するように制御されるので、多段(この場合は5レベル)の交流電圧を出力できる。その結果、出力波形の歪を抑制できる。
第1変換器2及び第2変換器3が有するコンデンサについて説明する。第1変換器2には、直流電圧検出器10が取り付けられ、コンデンサPH及びコンデンサNLのコンデンサ電圧が検出される。例えば、直流電圧検出器10は、正側直流端子Pと負側直流端子Nに接続され、コンデンサ電圧として、正側直流端子P及び負側直流端子N間の電圧を検出する。なお、直流電圧検出器10が、コンデンサPH、コンデンサNLの双方のコンデンサ電圧を個別に測定した方がより好ましい。また、第2変換器3には、直流電圧検出器35R、35S、35Tが取り付けられ、R相第2変換部30R、S相第2変換部30S及びT相第2変換部30Tのコンデンサ32R、32S、32Tのコンデンサ電圧がそれぞれ検出される。制御装置4は、コンデンサPH、NL、32R、32S、32Tのコンデンサ電圧の検出値に基づいて、これらのコンデンサのコンデンサ電圧を所定の電圧に保つような制御を実施することもできる。この制御については、変形例にて説明する。
本実施形態では、コンデンサPH及びコンデンサNLは、同じコンデンサを用いているが、それぞれ定格電圧が異なるコンデンサとしてもよい。コンデンサPH及びコンデンサNLの定格電圧は、第1変換器2が出力する第1所定電圧の大きさに応じて選定する。コンデンサPHとコンデンサNLの電圧はほぼ同じとして、これらの電圧が第1所定電圧となる。また、本実施形態では、コンデンサ32R、32S、32Tは、同じコンデンサを用いることを想定している。これらのコンデンサの定格電圧は、出力したい第2所定電圧及び第3所定電圧の大きさに応じて適宜選定する。なお、本実施形態では、第2変換器3の出力電圧は、相毎に、第1変換器2の出力端子21R、21S、21Tに接続された第2変換器3の端子31RI、31SI、31TIを基準電位として出力する。
制御系の配置について説明する。前述のように、電力変換システム100は第1所定電圧、第2所定電圧及び第3所定電圧の和電圧の近似パルスを出力する。このうち、第1所定電圧と第2所定電圧の近似電圧の出力は、連系点の検出電圧出力(連系点電圧Vを指令値として出力する電圧)なので、極めて軽い計算負荷で制御できる。一方、第3所定電圧の近似電圧の出力は、第3所定電圧演算部44にて電流制御や電力制御などの出力(電流制御や電圧制御により算出された第3所定電圧を指令値として出力する電圧)であるので、特に第3所定電圧演算部44での計算負荷が重い。
そのため、例えば、第2変換器3の出力電圧の一部電圧と第1変換器2の出力電圧の和(第1所定電圧と第2所定電圧の和電圧の近似パルス)が、電圧検出器11で検出した連系点電圧Vと等しくなるように制御するための制御ループを第1制御ループとし、有効電力や無効電力を出力するために、電力変換システム100と連系点電圧Vとの間に生じさせる差電圧(第3所定電圧)を算出する制御ループを第2制御ループとする。このように、計算負荷の軽い第1制御ループと計算負荷の重い第2制御ループに分け、第1制御ループは、第2制御ループより、速い制御周期で演算することで、連系点電圧Vの変動に第1所定電圧及び第2所定電圧(すなわち、電力変換システム100の出力電圧)がより追従できるようになり、好ましい。
そこで、本実施形態では、制御装置4を通常演算領域49と、通常演算領域49より制御周期が速い高速演算領域48とを設け、高速演算領域48に第1制御ループを構成する電圧検出器11と、第1ゲートパルス生成ブロック41と、第2ゲートパルス生成ブロック42と、和算演算器45とを配置し、通常演算領域49に第2制御ループを構成する直流電圧検出器10と、直流電圧検出器35R、35S、35Tと、第3所定電圧演算部44とを配置している。これにより、高速演算領域48に第1所定電圧と第2所定電圧の第1制御ループを属させ、通常演算領域49に第3所定電圧を算出する第2制御ループを属させるように(第3所定電圧演算部44を設けるように)している。そのため、第3所定電圧演算部44よりも第1変換器2を制御するための制御周期の方が速い。連系点電圧出力は、フィードフォアード制御であり、速い制御周期で連系点電圧Vを出力できると、連系点電圧Vが変動したときに連系点電圧Vと電力変換システム100の電圧差を小さくできるので、連系点電圧Vが急変しても過電流を抑制できる。また、第1所定電圧と第2所定電圧の制御ループは、一定の制御周期で演算するのではなく、アナログ制御のように制御周期に無関係に制御してもよい。アナログ制御やそれに類する制御の方がより速く連系点電圧Vを出力できる。
次いで、連系点電圧Vの検出遅れの補償について説明する。電圧検出器11は、連系点電圧Vの検出に遅れが生じる場合があり、また、一次遅れフィルタで検出電圧のリプルなどのノイズ成分を除去することが多く、フィルタ処理による遅れが生じる場合がある。このような遅れを補償するために、電圧Vの検出電圧に対して一次遅れなどを補償する演算をして、遅れ補償した連系点電圧Vを第1所定電圧及び第2所定電圧の指令値に用いてもよい。この場合、電圧検出器11での電圧検出に伴う一次遅れやフィルタでの1次遅れを1/(T1s+1)と表すこととすると、1/(T1s+1)に補正項(T1s+1)/(T2s+1)をかけることで一次遅れの影響を軽減できる(但し、sはラプラス演算子、T1>>T2である)。この場合、電圧検出器11と制御装置4との間に、伝達関数が(T1s+1)/(T2s+1)の補償要素を挿入する。さらに、第1変換器2の出力波形を単パルスとしたことにより、第1変換器2の出力を三角波比較方式などの一般的なPWM制御により制御した場合と比較して、PMW変調による電圧の変化幅を抑制できる。
一方、系統事故や瞬時電力低下など系統擾乱が生じたときに、電力変換システム100が素早く、連系点電圧Vに追随できると電力変換システム100を流れる過電流を抑制できる。このメカニズムについて説明する。系統擾乱などで系統電圧が変動しても、電力変換システム100の出力電圧と連系点電圧Vの差電圧を一定に保てれば、電力変換器システム100と電力系統間を通流する電流の大きさは変わらない。本電力変換システム100は、前述のように、第1所定電圧と第2所定電圧と第3所定電圧の和の近似パルスを出力する。第1所定電圧と第2所定電圧の和電圧は、連系点電圧Vをフィードフォアードしているので、本電力変換システム100は過電流になりにくい。特に、電圧指令値としての第3所定電圧にリミッタをつければ、さらに過電流になりにくい。さらに、電力変換システム100は、連系点電圧Vをフィードフォアードする制御ループ(第1制御ループ)が高速演算部に属するので、連系点電圧Vの変動に素早く追従でき、さらに過電流になりにくい。
なお、本発明の電力変換システム100は、有効電力源7が第1変換器2から取り外されていても無効電力を出力する装置として動作する。また、本発明の電力変換システム100は、三相平衡状態での動作に限定されるものではなく、三相不平衡状態であっても動作する。
(2)第1実施形態の作用及び効果
以上の構成において、第1実施形態の電力変換システム100は、連系インピーダンス(連系リアクトル12R、12S、12T)を介して交流電圧源(電力系統)に接続され、電力系統の電圧(連系点電圧V)を検出する電圧検出器11と、3レベルの電圧を出力する第1変換器2と、第1変換器2に接続された第2変換器3と、第2変換器3の出力電圧の一部電圧と第1変換器2の出力電圧の和が、電圧検出器11で検出した電圧と等しくなるように制御する制御装置(制御手段)4とを備えるように構成した。
よって、電力変換システム100は、第1変換器2と第2変換器3とで検出した交流電圧源の電圧と等しい電圧を出力させるように制御すればよいので、簡便な制御で、交流電圧源の電圧を電力変換システム100にフィードフォアードすることができ、交流電圧源の電圧が急激に低下した場合も、第1所定電圧と第2所定電圧が交流電圧源の電圧の急激な変化に追従して電力変換システムの出力電圧を低下できる。その結果、電力変換システム100に過電流が流れることによる熱破壊を防止できるので、外乱に強く、ロバスト性が高い。
前述したように、電力変換システム100は、第1所定電圧と第2所定電圧を第3所定電圧の演算より速い制御周期で演算する(第1制御ループを第2制御ループより早い制御周期にする)ことにより、時間のかかる第3所定電圧の演算を待つことなく、第1所定電圧と第2所定電圧の制御ができ、系統擾乱時の過電流抑制に効果がある。なお、速い制御周期で制御するのが、第1所定電圧もしくは第2所定電圧の一方だけでも過電流抑制に効果がある。また、第1所定電圧と第2所定電圧を第3所定電圧の演算より速い制御周期で演算するのが好ましいが、第3所定電圧を第1所定電圧もしくは第2所定電圧に匹敵する制御周期で演算しても過電流抑制に効果がある。加えて、第1変換器2と第2変換器3とで、連系点電圧Vに略等しい電圧を出力することにより、5レベルの電圧を出力することができ、出力電圧波形の歪みを小さくできる。
(3)第2実施形態
第1実施形態では、第2変換器が第2所定電圧と第3所定電圧の和電圧の近似パルスを出力する場合について説明したが、第2実施形態では、第1所定電圧、第2所定電圧及び第3所定電圧の近似パルスをそれぞれ異なる変換器が出力する場合について説明する。図5に示すように、第2実施形態の電力変換システム101は、第3変換器8を備え、第2変換器3が第2所定電圧の近似パルスを出力し、第3変換器8が第3所定電圧の近似パルスを出力する点で、上記で説明した第1実施形態の電力変換システム100(図1参照)と相違する。電力変換システム101のその他の構成は、第1実施形態の電力変換システム100と同じであるので、以下では、相違点を中心に説明する。また、図5に示す第2実施形態でも、図1に示した第1実施形態と同様に、電力変換システム101を発電システムに用いた場合を例としている。なお、第1実施形態と同様に、電力変換システム101は、検出したコンデンサ電圧に基づいて第3所定電圧を算出するために、第2変換器3及び第3変換器8のコンデンサ電圧を検出する直流電圧検出器を有しているが、図5では、説明の便宜上、直流電圧検出器を省略している。
電力変換システム101の構成を説明する。図1に示した第1実施形態の電力変換システム100とは、第3変換器8が追加されたことのみが異なる。他の構成が同じなので、第3変換器8についてのみ説明する。
第3変換器8は、第2変換器3と連系リアクトル12R、12S、12Tの間に設置される。第3変換器8は、端子81RI、81SI、81TIが第2変換器3の出力端子31RO、31SO、31TOに接続され、出力端子81RO、81SO、81TOが連系リアクトル12R、12S、12Tに接続されている。
第3変換器8は、図1の第2変換器3と同様に、R相第3変換部80Rと、R相第3変換部80Rに接続されたコンデンサ(直流コンデンサ)82Rと、S相第3変換部80Sと、S相第3変換部80Sに接続されたコンデンサ(直流コンデンサ)82Sと、T相第3変換部80Tと、T相第3変換部80Tに接続されたコンデンサ(直流コンデンサ)82Tとを備え、R相第3変換部80R、S相第3変換部80S及びT相第3変換部80Tが電気的に独立した構成となっている。本実施形態では、コンデンサ82R、82S、82Tは、同じコンデンサを用いることを想定している。また、コンデンサ82R、82S、82Tの定格電圧は、出力したい第3所定電圧に基づいて適宜選定できる。
第3変換器8は、R相第3変換部80Rの端子81RIと出力端子81ROとの間、S相第3変換部80Sの端子81SIと出力端子81SOとの間及びT相第3変換部80Tの端子81TIと出力端子81TOの間に、第3所定電圧の近似パルスを出力する。R相第3変換部80R、S相第3変換部80S及びT相第3変換部80Tの構成は、第2変換器3のR相第2変換部30R、S相第2変換部30S及びT相第2変換部30Tと同様なので説明は省略する。
前述の様に、第3変換器8は、端子81RI、81SI、81TIが、第2変換器3の出力端子31RO、31SO、31TOにそれぞれ接続され、出力端子81RO、81SO、81TOが連系リアクトル12R、12S、12Tにそれぞれ接続されている。そのため、電力変換システム101は、第1変換器2と第2変換器3と第3変換器8とが直列に接続された構成であり、第1変換器2の出力である第1所定電圧と、第2変換器3の出力である第2所定電圧と、第3変換器8の出力である第3所定電圧との和電圧の近似パルスを、電力系統の各相に出力できる。
次に、制御装置4aの構成について説明する。制御装置4aは、第1変換器2の出力電圧と第2変換器3の出力電圧との和(第1所定電圧の近似パルスと第2所定電圧の近似パルスの和電圧)が、電圧検出器11で検出した連系点電圧Vと等しくなるように制御する。また、制御装置4aは、有効電力や無効電力を出力するために、電力変換システム101の出力と連系点電圧Vとの間に差電圧(第3所定電圧)が生じるように第3変換器8を制御する。
第2実施形態の制御装置4aは、高速演算領域48が第1ゲートパルス生成ブロック41、第2ゲートパルス生成ブロック42及び第3ゲートパルス生成ブロック43が設けられ、通常演算領域49に第3所定電圧演算部44が設けられている。第1ゲートパルス生成ブロック41及び第2ゲートパルス生成ブロック42は、電圧検出器11で検出された連系点電圧Vが指令値(電圧指令値)として入力される。第1ゲートパルス生成ブロック41は、指令値に基づいて生成したゲートパルス信号を第1変換器2の各スイッチに出力し、第1変換器2に第1所定電圧の近似パルスを出力させる。第2ゲートパルス生成ブロック42は、指令値に基づいて生成したゲートパルス信号を第2変換器3の各スイッチに出力し、第2変換器3に第2所定電圧の近似パルスを出力させる。第3ゲートパルス生成ブロック43は、第3所定電圧演算部44から算出された第3所定電圧が指令値(電圧指令値)として入力される。第3ゲートパルス生成ブロックは、指令値に基づいて生成したゲートパルス信号を第3変換器8の各スイッチに出力し、第3変換器8に第3所定電圧の近似パルスを出力させる。第3所定電圧演算部44は、第1実施形態と同じなので説明は省略する。
以下では、電力変換システム101が7レベルの交流電圧を出力する場合を例として、制御装置4aの動作を説明する。制御装置4aの動作は各相とも基本的に同じであるので、R相を代表として説明する。なお、以下で説明する制御動作は一例であって、この手法に限定されるものではない。
前述の様に、電力変換システム101は、第1変換器2と第2変換器3が、連系点電圧Vの検出電圧を指令値としてそれぞれ第1所定電圧の近似パルスと第2所定電圧の近似パルスを出力し、第1変換器2及び第2変換器3で電力系統との連系点電圧Vに略等しい電圧を出力する。そこで、第1実施形態と同様に、第1変換器2の出力電圧と第2変換器3の出力電圧との和(第1所定電圧の近似パルスと第2所定電圧の近似パルスの和電圧)が、電圧検出器11で検出した連系点電圧Vと等しくなるように制御するための制御ループを第1制御ループとし、有効電力や無効電力を出力するために、電力変換システム101と連系点電圧Vとの間に生じさせる差電圧(第3所定電圧)を算出する制御ループを第2制御ループとする。第1所定電圧及び第2所定電圧の近似パルスを出力するための第1制御ループ(第1ゲートパルス生成ブロック41、第2ゲートパルス生成ブロック42、電圧検出器11で構成)を制御装置4aの高速演算領域48に属させ、第1制御ループを後述のように通常演算領域49に属する第2制御ループより速い制御周期にする。すなわち、アナログ制御もしくは、アナログ制御に類した制御周期によらない制御を行うか、できるだけ速い制御周期で演算する。連系点電圧Vを素早く出力できれば、系統擾乱などが生じて連系点電圧Vが大きく変動しても、電力変換システム101は、連系点電圧Vに近い電圧を出力するので過電流を抑制できる。
一方、第3変換器8は、第3所定電圧の近似パルスを出力する。すなわち、第1実施形態と同様に、第3所定電圧の第2制御ループ(第3所定電圧演算部44で構成)を通常演算領域49に属させて制御を行う。そして、第3所定電圧として、有効電力や無効電力を出力するための電流制御や電力制御の出力電圧を出力する。また、第1変換器2と第2変換器3が素早く連系点電圧Vの近似電圧を出力し、第3変換器8が許容できる電流しか流れないように出力を制限していれば、系統擾乱などが生じても過電流を許容値以内に抑制できる。
次に、第1変換器2、第2変換器3、第3変換器8の各スイッチのゲートパルス信号の生成ロジックについて説明する。各変換器のゲートパルス信号は、第1ゲートパルス生成ブロック41、第2ゲートパルス生成ブロック42及び第3ゲートパルス生成ブロック43でそれぞれ生成される。第1変換器2と第2変換器3の各スイッチは、第1実施形態と同様に、コンデンサ電圧で規格化された電圧指令値とスイッチングマップを比較して、各スイッチのオン・オフ状態が決定され、決定されたオン・オフ状態に基づいてゲートパルス信号が生成される。第2実施形態では、ゲートパルス信号の生成に用いるスイッチングマップと、電圧指令値とが第1実施形態と異なる。具体的には、第2実施形態では、第1変換器2の変換器は図6A及び図6Bに示すスイッチングマップにより、第2変換器3は図6C及び図6Dに示すスイッチングマップにより、電圧指令値が各スイッチのオン・オフ状態が定まる。電圧指令値は第1変換器2、第2変換器3のいずれも、検出した連系点電圧Vであり、第1変換器2のコンデンサPH、コンデンサNL及び第2変換器3のコンデンサ32Rのコンデンサ電圧の和で規格化されている。なお、図6A、図6B、図6C、図6Dでは、説明の便宜上、電圧指令値の最大値を1として示している。
一方、第3変換器8の各スイッチは、コンデンサ82Rのコンデンサ電圧で規格化された第3所定電圧演算部44の出力(第3所定電圧)に基づいて通常の2レベル変換器と同様のPWM制御によりオン・オフ状態が決定され、決定されたオン・オフ状態に基づいてゲートパルス信号が生成される。
続いて、第1ゲートパルス生成ブロック41、第2ゲートパルス生成ブロック42及び第3ゲートパルス生成ブロック43動作をより具体的に説明する。まずは、第1ゲートパルス生成ブロック41について説明する。なお、ゲートパルス信号の作成ロジックは様々な方式が考えられるので、下記はその一例である。また、本実施形態では、ゲートパルス生成ブロックを変換器毎に別々に設けているが、ゲートパルス生成ブロックを一つにまとめても構わない。
第1ゲートパルス生成ブロック41では、図6A、図6Bに示すスイッチングマップを用いて、第1変換器2の各スイッチのゲートパルス信号を生成する。ここで、図6A、6Bの横軸は時間[s]、縦軸は対応するコンデンサの電圧で規格化された電圧[A.U.]を示す。図6A、6B中の曲線C1は、1周期分の規格化された電圧指令値を表している。図6Aに示すスイッチングマップでは縦軸の値1/3を境としてハッチ部と白色部の2領域にわけられ、図6Bに示すスイッチングマップでは縦軸の値−1/3を境としてハッチ部と白色部の2領域にわけられている。
図6Aは、第1変換器2のハイサイドハイスイッチPPとローサイドハイスイッチNCのスイッチング状態を定める。規格化された電圧指令値がハッチ部にあるときは、第1ゲートパルス生成ブロック41は、ハイサイドハイスイッチPPをオンにし、ローサイドハイスイッチNCをオフにするゲートパルス信号を生成する。一方で、電圧指令値が白部にあるときは、第1ゲートパルス生成ブロック41は、ハイサイドハイスイッチPPをオフにし、ローサイドハイスイッチNCをオンにするゲートパルス信号を生成する。
続いて、図6Bは、第1変換器2のハイサイドロースイッチPCとローサイドロースイッチNNのスイッチング状態を定める。規格化された電圧指令値がハッチ部にあるときには、第1ゲートパルス生成ブロック41は、ハイサイドロースイッチPCをオンにし、ローサイドロースイッチNNをオフにするゲート信号を生成する。一方で、電圧指令値が、白部にあるときには、第1ゲートパルス生成ブロック41は、ハイサイドロースイッチPCをオフにし、ローサイドロースイッチNNをオンにするゲートパルス信号を生成する。第1ゲートパルス生成ブロック41は、このようにしてゲートパルス信号を生成し、第1変換器2の各スイッチをスイッチングさせることにより、第1変換器2に第1所定電圧の近似パルスを出力させる。
第2ゲートパルス生成ブロック42では、図6C、図6Dに示すスイッチングマップを用いて、第2変換器3の各スイッチのゲートパルス信号を生成する。ここで、図6C、6Dは、図6Aと同様のグラフであり、図6C、6D中の曲線C2は、1周期分の規格化された電圧指令値を表している。図6Cに示すスイッチングマップでは3つの三角波(振幅が電圧指令値の1/6、周波数が電圧指令値の5倍(250Hz))と縦軸の値が±1/3であることを表す直線によりハッチ部と白色部の2領域にわけられ、図6Dに示すスイッチングマップでは3つの三角波(振幅が電圧指令値の1/6、周波数が電圧指令値の5倍(250Hz))と縦軸の値が±1/3であることを表す直線によりハッチ部と白色部の2領域にわけられている。
図6Cは、第2変換器3のハイサイドスイッチAPとローサイドスイッチANのスイッチング状態を定める。規格化された電圧指令値がハッチ部にあるときには、第2ゲートパルス生成ブロック42は、ハイサイドスイッチAPをオンにし、ローサイドスイッチANをオフにするゲートパルス信号を生成する。一方で、電圧指令値が白部にあるときには、第2ゲートパルス生成ブロック42は、ハイサイドスイッチAPをオフにし、ローサイドスイッチANをオフにするゲートパルス信号を生成する。
図6Dは、第2変換器3のハイサイドスイッチBPとローサイドスイッチBNのスイッチング状態を定める。規格化された電圧指令値がハッチ部にあるときには、第2ゲートパルス生成ブロック42は、ハイサイドスイッチBPをオンにし、ローサイドスイッチBNをオフにするゲート信号を生成する。規格化された電圧指令値が白部にあるときには、第2ゲートパルス生成ブロック42は、ハイサイドスイッチBPをオフにし、ローサイドスイッチBNをオンにするゲート信号を生成する。第2ゲートパルス生成ブロック42は、このようにしてゲート信号を生成し、R相第2変換部30Rの各スイッチをスイッチングさせることにより、第2変換器3に第2所定電圧と第3所定電圧の和電圧の近似パルスを出力させる。
このような制御を行うことにより、第1変換器2と第2変換器3の合成出力電圧は7レベルとなり、電力変換システム101は、連系点電圧Vをフィードフォアードした7レベル電圧を出力できる。
一方、第3変換器8は、第3所定電圧演算部44で算出した第3所定電圧を電圧指令値として、すなわち電流制御や電力制御などにより生成した電圧を電圧指令値として、通常の2レベル変換器と同様のPMW制御にて、パルスを出力する。
上記ロジックによるパルス出力時の各波形について説明する。図7A、7B、7Cは、横軸が時間(s)であり、縦軸が電圧(p.u.)であり、1周期分の期間を示している。図7Aは、第1変換器2の出力電圧波形、図7Bは第2変換器3の出力電圧波形、図7Cは電力変換システム101の出力電圧波形である。なお、図7A、7B、7Cは、R相の出力電圧波形を代表として示している。図7Aに示すように、第1変換器2のR相第1変換部20Rの出力電圧(第1所定電圧の近似パルス)の波形は、単パルス状の交流電圧波形となる。
第2変換器3は、図7Bに示すような波形の電圧(第2所定電圧の近似パルス)をR相第2変換部30Rが出力する。図7Cに示すように、電力変換システム101のR相の出力波形は、R相第1変換部20R(第1変換器2)の出力電圧(図7Aの波形、第1所定電圧の近似パルス)と、R相第2変換部30R(第2変換器3)の出力電圧(図7Bの波形、第2所定電圧の近似パルス)と、R相第3変換部80R(第3変換器8)の出力電圧(第3所定電圧の近似パルス)との和電圧である。図7Cに示すように、電力変換システム101の出力電圧は、7レベルの交流電圧である。S相及びT相についても同様である。このように本発明の電力変換システム101は、第1変換器2の第1所定電圧の近似パルスと第2変換器3の第2所定電圧の近似パルスとで連系点電圧Vに等しい電圧を出力するように制御されるので、多段(この場合は瞬時電圧ベースで7レベル)の交流電圧を出力できる。その結果、出力波形の歪を抑制できる。
(4)第2実施形態の作用及び効果
以上の構成において、第2実施形態の電力変換システム101は、連系インピーダンス(連系リアクトル12R、12S、12T)を介して交流電圧源(電力系統)に接続され、電力系統の電圧(連系点電圧V)を検出する電圧検出器11と、3レベルの電圧を出力する第1変換器2と、第1変換器2に接続された第2変換器3と、第1変換器2の出力電圧と第2変換器3の出力電圧の和が、電圧検出器11で検出した電圧と等しくなるように制御する制御装置(制御手段)4aとを備えるので、第1実施形態と同様の効果を奏する。
電力変換システム101は、第1実施形態と同様に、第1所定電圧と第2所定電圧を制御する第1制御ループを第3所定電圧の演算する第2制御ループより速い制御周期で演算する若しくはアナログ制御又はアナログ制御に類する制御周期に無関係に制御する手法にて制御するように構成することで、系統擾乱時の過電流抑制に効果がある。なお、速い制御周期で制御するのが、第1所定電圧もしくは第2所定電圧の一方だけでも過電流抑制に効果がある。また、第3所定電圧を第1所定電圧もしくは第2所定電圧に匹敵する制御周期で演算しても過電流抑制に効果がある。また、図6A、6B、6C、6Dのスイッチングマップを用いて制御し、第1変換器2と第2変換器3とで、連系点電圧Vに略等しい電圧を出力することにより、7レベルの電圧を出力することができ、出力電圧波形の歪みを小さくできる。
なお、電力変換システム101は、第1変換器2と第2変換器3で、連系点電圧Vを電力変換システム101に素早くフィードフォアードでき、その出力電圧のレベル数も高いので、第1実施形態よりも過電流を抑制しやすいメリットがある。
(5)変形例
(変形例1)
なお、本発明は、上記の実施形態に限定されるものではなく、本発明の要旨の範囲内で種々の変形実施が可能である。例えば、他の制御手方法により電力変換システム100及び電力変換システム101に7レベルの交流電圧又は9レベルの交流電圧を出力させることもできる。まずは、変形例1として、電力変換システム100に7レベルの交流電圧を出力させる他の制御手法について説明する。第1実施形態と同様に、R相を例として説明する。
この場合、図1に示した第1実施形態の電力変換システム100の主回路の回路トポロジーと同じである。但し、制御装置4の動作が異なり、第1実施形態とは異なるスイッチングマップを用いてゲートパルス信号を生成する。具体的には、図6A、図6Bに示したスイッチングマップを用いて第1ゲートパルス生成ブロック41が第1変換器2の各スイッチのゲートパルス信号を生成し、図6C、図6Dに示したスイッチングマップを用いて第2ゲートパルス生成ブロック42が第2変換器3の各スイッチのゲートパルス信号を生成する。但し、この際、第1変換器2が図6A、Bを用いる際の電圧指令値は、検出した系統電圧(第1所定電圧+第2所定電圧)とする。こうすることで、第1変換器2は、第1所定電圧の近似パルスを出力する。一方、第2変換器3が図6C、Dを用いる際の電圧指令値は、電力変換システムとしての電圧指令値(第1所定電圧、第2所定電圧、第3所定電圧の和電圧)を用いる。こうすることで、第2変換器3は、第2所定電圧と第3所定電圧の和の電圧の近似パルスを出力する。制御装置4の他の動作は第1実施形態と同じであるので説明を省略する。
このようにすることで、変形例1の電力変換システムは、瞬時電圧ベースでは、7レベルの交流電圧を出力できる。
そして、変形例1の電力変換システムは、5レベルの電圧を出力する第1実施形態の電力変換システム100に対して、より多段の交流電圧を出力でき、出力電圧波形の歪みを抑制できるというメリットがある。また、変形例1の電力変換システムは、3つの変換器(第1変換器2、第2変換器3及び第3変換器8)を用いて7レベルの交流電圧を出力する第2実施形態の電力変換システム101に対して、より少ない変換器の段数で7レベルの交流電圧を出力できるというメリットがある。
(変形例2)
次に、変形例2として、第1実施形態の電力変換システム100(図1参照)に7レベルの交流電圧を出力させための制御手法であって、変形例1とは異なる方法について説明する。変形例2は、電力変換システム100が、図1と同じ構成には同じ番号を付した図11に示す制御装置4bを備える点で変形例1と異なる。以下では、第1実施形態と同様に、R相を例として説明する。
まずは、制御手段としての制御装置4bの構成について説明する。制御装置4bは、高速演算領域48bと通常演算領域49bとを有している。制御装置4bは、高速演算領域48bに第1ゲートパルス生成ブロック41及び第2ゲートパルス生成ブロック42bを備え、通常演算領域49bに第3所定電圧演算部44を備えている。制御装置4bは、制御装置4(図1参照)と異なり、和算演算器45を備えておらず、連系点電圧Vと第3所定電圧とが第2ゲートパルス生成ブロック42bに入力される。第1ゲートパルス生成ブロック41及び第3所定電圧演算部44は、第1実施形態の制御装置4と同じであるので説明を省略する。
次に第2ゲートパルス生成ブロック42bの構成を説明する。第2ゲートパルス生成ブロック42bは、第2所定電圧用パルス生成部201と、第1パルス幅変調部202と、第2パルス幅変調部203と、搬送波生成部204と、入力信号を−1倍して出力する乗算器205と、合成手段としての第1OR演算回路206及び第2OR演算回路207と、2つのNOT演算回路208、209とで構成される。第2所定電圧用パルス生成部201は、所定のスイッチングマップを用いて、第2所定電圧(第2変換器3の出力電圧の一部電圧)の近似パルス電圧を第2変換器3に出力させるためのパルス状の信号を生成する。第1パルス幅変調部202及び第2パルス幅変調部203は、公知のパルス幅変調法(PWM)と同様の方法により、第3所定電圧演算部44の出力(第3所定電圧)を変調する。例えば、入力された第3所定電圧と所定の搬送波とが比較され、比較結果に応じた信号が出力される。搬送波生成部204は、第3所定電圧を変調するための搬送波を生成する。
続いて、制御装置4bの動作を説明する。なお、第1ゲートパルス生成ブロック41及び第3所定電圧演算部44の動作は、変形例1と同じであるので説明を省略する。制御装置4bでは、電圧指令値として検出された連系点電圧Vが第2所定電圧用パルス生成部201に入力され、第3所定電圧が第1パルス幅変調部202及び第2パルス幅変調部203に入力される。第2所定電圧用パルス生成部201は、電圧指令値に基づいてパルス状の信号を生成する。具体的には、図6C、図6Dに示したスイッチングマップを用い、電圧指令値がハッチ部にあるときに1を出力し、それ以外のときに0を出力して、0と1とで表される矩形のパルス信号を出力する。第2所定電圧用パルス生成部201は、当該電圧指令値のパルス信号を、第1OR演算回路206及び第2OR演算回路207に出力する。
第1パルス幅変調部202は、第3所定電圧と、搬送波生成部204で生成された搬送波としての三角波とが入力され、第3所定電圧を0と1とで表される矩形パルス信号に変調する。第1パルス幅変調部202は、変調された第3所定電圧を第1OR演算回路206に出力する。第2パルス幅変調部203は、乗算器205で−1を乗算された第3所定電圧と、搬送波生成部204で生成された三角波とが入力され、第3所定電圧が0と1とで表される矩形パルス信号に変調される。第2パルス幅変調部203は、変調された第3所定電圧を第2OR演算回路207に出力する。
第1OR演算回路206は、第2所定電圧用パルス生成部201の出力(0と1とで表されるパルス信号)と、第1パルス幅変調部202の出力(0と1とで表されるパルス信号)とが入力されると、2つの入力の論理和を演算(OR演算)し、2つの入力を合成する。第1OR演算回路206は、演算結果(0又は1)をゲートパルス信号としてR相第2変換部30RのハイサイドスイッチAP及びローサイドスイッチANに出力する。ローサイドスイッチANには、NOT演算回路208によって、演算結果の0と1とが反転されたゲートパルス信号が入力される。なお、演算結果「1」がスイッチをオンにするゲートパルス信号に相当し、演算結果「0」がスイッチをオフにするゲートパルス信号に相当する。このことは、第2OR演算回路207の演算結果に対しても同様である。
第2OR演算回路207は、第2所定電圧用パルス生成部201の出力と、第2パルス幅変調部203の出力とが入力されると、2つの入力の論理和を演算し、2つの入力を合成する。第2OR演算回路207は、演算結果(0又は1)をゲートパルス信号としてR相第2変換部30RのハイサイドスイッチBP及びローサイドスイッチBNに出力する。ローサイドスイッチBNには、NOT演算回路208によって、演算結果の0と1とが反転されたゲートパルス信号が入力される。制御装置4bは、このようにして第1変換器2及び第2変換器3の各スイッチをオン・オフするゲートパルス信号を生成し、各スイッチにゲートパルス信号を出力することで、第1変換器2の出力電圧と第2変換器3の出力電圧とを制御し、電力変換システム100に第1所定電圧、第2所定電圧及び第3所定電圧の和電圧に相当する7レベル(瞬時電圧ベース)の交流電圧を出力させることができる。なお、合成手段としては、OR演算回路の他に、パルスHighを1、パルスLowを0としてその和が0でなければパルスをHighとする合成手段などを用いることができる。
変形例2の電力変換システムは、制御装置(制御手段)4bが、第2変換器3に一部電圧(第2所定電圧の近似パルス)を出力させるためのパルス信号を生成するパルス生成部(第2所定電圧用パルス生成部201)と、差電圧を出力するための電圧指令値(第3所定電圧)をパルス信号に変調するパルス幅変調部(第1パルス幅変調部202及び第2パルス幅変調部203)と、第2所定電圧用パルス生成部201の出力及び第1パルス幅変調部202の出力を合成する合成手段(第2所定電圧用パルス生成部201の出力及び第2パルス幅変調部203の出力をOR演算するOR演算回路207)とを有し、合成手段の出力に基づいて2変換器3を制御するためのゲートパルス信号を生成するゲートパルス生成ブロック(第2ゲートパルス生成ブロック42b)を備えるように構成することで、電力変換システム100に7レベルの交流電圧を出力させることができ、変形例1の制御手法よりも出力の高調波成分を小さくすることができる。
(変形例3)
次に、変形例3として、第1実施形態の電力変換システム100(図1参照)に7レベルの交流電圧を出力させための制御手法であって、変形例1及び変形例2とは異なる方法について説明する。変形例3は、電力変換システム100が、図1と同じ構成には同じ番号を付した図12に示す制御装置4cを備える点で変形例1及び変形例2と異なる。以下では、第1実施形態と同様に、R相を例として説明する。
まず、制御手段としての制御装置4cの構成について説明する。制御装置4cは、高速演算領域48cと通常演算領域49cとを有している。制御装置4cは、高速演算領域48cに第1ゲートパルス生成ブロック41c、第2ゲートパルス生成ブロック42c、第1変換器出力電圧演算部306、和算演算器45及び減算演算器318を備え、通常演算領域49bに第3所定電圧演算部44を備えている。制御装置4cは、制御装置4(図1参照)と異なり、第1変換器出力電圧演算部306及び減算演算器318を備える点、連系点電圧Vと第3所定電圧の和電圧が電圧指令値として第1ゲートパルス生成ブロック41cに入力される点、減算演算器318の出力が電圧指令値として第2ゲートパルス生成ブロック42cに入力される点で異なる。第3所定電圧演算部44は、第1実施形態の制御装置4と同じであるので説明を省略する。
第1ゲートパルス生成ブロック41cは、第1パルス電圧生成部302と、第2パルス電圧生成部303と、規格化部307と、2つのNOT演算回路304、305とで構成される。規格化部307は、入力された電圧指令値を規格化する。第1パルス電圧生成部302及び第2パルス電圧生成部303は、規格化された電圧指令値を、公知のPWMにより変調し、第1変換器2を制御するためのゲートパルス信号を生成する。
第2ゲートパルス生成ブロック42cは、規格化部311、第1パルス幅変調部312、第2パルス幅変調部313、第1搬送波生成部314、第2搬送波生成部315及び2つのNOT演算回路316、317で構成される。規格化部311は、減算演算器318で算出された差分電圧を規格化する。第1パルス幅変調部312及び第2パルス幅変調部313は、規格化された差分電圧を、所定の搬送波を用い公知のPWMにより変調し、第2変換器3を制御するためのゲートパルス信号を生成する。第1搬送波生成部314及び第2搬送波生成部315は、当該PWMのための搬送波を生成する。
次に、制御装置4cの動作について説明する。制御装置4cでは、連系点電圧Vと、第3所定電圧演算部44で算出された第3所定電圧とが和算演算器45に入力される。和算演算器45は、連系点電圧Vと第3所定電圧との和電圧を算出し、算出した和電圧を第1ゲートパルス生成ブロック41cと減算演算器318に出力する。なお、第1所定電圧と第2所定電圧の和電圧が連系点電圧Vと等しくなるようにしているので、連系点電圧Vと第3所定電圧の和電圧は、第1所定電圧、第2所定電圧及び第3所定電圧の和電圧であり、電力変換システム100の出力電圧の電圧指令値に相当する。
第1ゲートパルス生成ブロック41cでは、電圧指令値として連系点電圧Vと第3所定電圧との和電圧が規格化部307に入力される。規格化部307は、電圧指令値を、第1変換器2のコンデンサ電圧(コンデンサPHとコンデンサNLのコンデンサ電圧の和)と第2変換器3のコンデンサ32Rのコンデンサ電圧との和電圧で規格化し、規格化した電圧指令値を第1パルス電圧生成部302と第2パルス電圧生成部303とに出力する。
第1パルス電圧生成部302は、規格化された電圧指令値が入力されると電圧指令値を1/3と比較する。第1パルス電圧生成部302は、電圧指令値が1/3以上のとき、スイッチをオンにするゲートパルス信号を出力し、電圧指令値が1/3より小さいとき、スイッチをオフにするゲートパルス信号を出力する。第1パルス電圧生成部302は、ゲートパルス信号を第1変換器出力電圧演算部306、R相第1変換部20RのハイサイドハイスイッチPP及びローサイドハイスイッチNCに出力する。ローサイドハイスイッチNCには、NOT演算回路304によってオン・オフが反転されたゲートパルス信号が出力される。
第2パルス電圧生成部303は、規格化された電圧指令値が入力されると、電圧指令値を−1/3と比較する。第2パルス電圧生成部303は、電圧指令値が−1/3以上のとき、スイッチをオンにするゲートパルス信号を出力し、電圧指令値が−1/3より小さいとき、スイッチをオフにするゲートパルス信号を出力する。第2パルス電圧生成部303は、生成したゲートパルス信号を第1変換器出力電圧演算部306、R相第1変換部20RのハイサイドロースイッチPC及びローサイドロースイッチNNに出力する。ローサイドロースイッチNNには、NOT演算回路305によってオン・オフが反転されたゲートパルス信号が出力される。このようにして、第1ゲートパルス生成ブロック41cは、第1変換器2のR相第1変換部20Rの各スイッチのゲートパルス信号を生成し、オン・オフ状態を制御する。
第1変換器出力電圧演算部306は、第1ゲートパルス生成ブロック41cで生成されたゲートパルス信号に基づいて、第1変換器2の出力電圧(R相第1変換部20Rの出力電圧)を算出し、算出した第1変換器2の出力電圧を減算演算器318に出力する。減算演算器318は、連系点電圧V及び第3所定電圧の和電圧(第1所定電圧、第2所定電圧及び第3所定電圧の和電圧)と、算出された第1変換器2の出力電圧との差分電圧を算出し、第2ゲートパルス生成ブロック42cに出力する。
第2ゲートパルス生成ブロック42cでは、電圧指令値として差分電圧が規格化部311に入力される。規格化部311は、電圧指令値を第2変換器3のコンデンサ32Rのコンデンサ電圧で規格化し、規格化された電圧指令値を第1パルス幅変調部312と第2パルス幅変調部313とに出力する。第2ゲートパルス生成ブロック42cでは、第1搬送波生成部314が後述の搬送波として0〜1で増減する三角波(周波数:交流系統周波数の2倍以上。可聴周波数を超えると、騒音が小さくなるので、人家の近くに設置できるメリットがある。)を生成し、第2搬送波生成部315が搬送波として−1〜0で増減する三角波(周波数:通常は、交流系統周波数の9倍以上。可聴周波数を超えると、騒音が小さくなるので、人家の近くに設置できるメリットがある。)を生成する。
第1パルス幅変調部312は、電圧指令値と、0〜1で増減する三角波とが入力される。第1パルス幅変調部312は、電圧指令値と三角波を比較し、電圧指令値が三角波以上のとき、スイッチをオンにするゲートパルス信号を出力し、電圧指令値が三角波より小さいとき、スイッチをオフにするゲートパルス信号を出力する。第1パルス幅変調部312は、生成したゲートパルス信号をR相第2変換部30RのハイサイドスイッチAPに直接出力し、ローサイドスイッチANにNOT演算回路316を介して出力する。NOT演算回路316はゲートパルス信号のオン・オフを反転させる。
第2パルス幅変調部313は、電圧指令値と、−1〜0で増減する三角波とが入力される。第2パルス幅変調部313は、電圧指令値と三角波を比較し、電圧指令値が三角波以下のとき、スイッチをオンにするゲートパルス信号を出力し、電圧指令値が三角波より大きいとき、スイッチをオフにするゲートパルス信号を出力する。第2パルス幅変調部313は、生成したゲートパルス信号をR相第2変換部30RのハイサイドスイッチBPに直接出力し、ローサイドスイッチBNにNOT演算回路317を介して出力する。NOT演算回路317はゲートパルス信号のオン・オフを反転させる。このようにして、第2ゲートパルス生成ブロック42cは、第2変換器3のR相第2変換部30Rの各スイッチのゲートパルス信号を生成し、オン・オフを制御する。
制御装置4cは、このようにして第1変換器2及び第2変換器3の各スイッチのゲートパルス信号を生成し、各スイッチにゲートパルス信号を出力することで、第1変換器2の出力電圧と第2変換器3の出力電圧とを制御し、電力変換システム100に第1所定電圧、第2所定電圧及び第3所定電圧の和電圧に相当する7レベル(瞬時電圧ベース)の交流電圧を出力させることができる。
変形例3の電力変換システムは、制御装置(制御手段)4cは、電圧検出器11で検出した電圧(連系点電圧V)と、連系点電圧Vとの差電圧を出力するための電圧指令値(第3所定電圧)との和電圧に基づいて第1変換器2を制御するためのゲートパルス信号を生成する第1ゲートパルス生成ブロック41cと、第1ゲートパルス生成ブロック41cの出力に基づいて第1変換器2の出力電圧を算出する第1変換器出力電圧演算部306と、連系点電圧Vと第3所定電圧の和電圧と、算出した第1変換器2の出力電圧との差分電圧を算出する減算演算器318と、差分電圧に基づいて第2変換器3を制御するためのゲートパルス信号を生成する第2ゲートパルス生成ブロック42cとを備えるようにすることで、7レベルの交流電圧を出力することができ、変形例2の電力変換システムよりもさらに指令値に対する電圧出力誤差を低減することができる。
(変形例4)
次に、変形例4として、図5に示す第2実施形態の電力変換システム101を例として、9レベルの交流電圧を出力させる手法について説明する。この場合、図5に示した第2実施形態の電力変換システム101の主回路をそのまま用いることができる。但し、制御装置4aの動作が異なり、第1変換器2と第2変換器3は、図8A、図8B、図8C、図8Dに示すスイッチングマップを用いてゲートパルス信号を生成する。
まず、変形例4で使用するスイッチングマップを説明する。図8A、8B、8C、8Dの横軸は時間[s]、縦軸は対応するコンデンサの電圧で規格化された電圧[A.U.]を示す。なお、図8A、図8B、図8C、図8Dでは、説明の便宜上、規格化された電圧指令値の最大値を1として示している。図8A、8Bのスイッチングマップは、第1ゲートパルス生成ブロック41で第1変換器2の各スイッチのゲートパルス信号を生成するために用いるものである。図8A、8B中の曲線C1は、1周期分の規格化された電圧指令値(第1変換器2のコンデンサの電圧(コンデンサPHの電圧とコンデンサNLの電圧との和)と第2変換器3のコンデンサ32Rのコンデンサ電圧の和で規格化された連系点電圧Vの検出値)を表している。図8Aに示すスイッチングマップでは、振幅が電圧指令値の1/8、周波数が電圧指令値の周波数より高い周波数の三角波によりハッチ部と白色部の2領域にわけられ、図8Bに示すスイッチングマップでは、振幅が電圧指令値の1/8、周波数が電圧指令値の周波数より高い周波数の三角波によりハッチ部と白色部の2領域にわけられている。
一方、図8C、8Dのスイッチングマップは、第2ゲートパルス生成ブロック42で第2変換器3の各スイッチのゲートパルス信号を生成するために用いるものである。図8C、8D中の曲線C2は、1周期分の規格化された電圧指令値(第1変換器2のコンデンサ電圧(コンデンサPHの電圧とコンデンサNLの電圧との和)と第2変換器3のコンデンサ32Rの電圧で規格化された連系点電圧Vの検出値)を表している。図8Cに示すスイッチングマップでは5つの三角波(振幅が電圧指令値の1/8、周波数が電圧指令値より高い)によりハッチ部と白色部の2領域にわけられ、図8Dに示すスイッチングマップでは5つの三角波(振幅が電圧指令値の1/8、周波数が電圧指令値の周波数より高い)によりハッチ部と白色部の2領域にわけられている。なお、電圧指令値に用いる連系点電圧Vの検出値は、検出値そのままでもよく、検出値からリプル成分を取り除いたものでもよい。
次に、制御装置4aの動作について説明する。なお、以下ではR相を代表として説明するが、S相及びT相についても同様である。図8Aは、第1変換器2のハイサイドハイスイッチPPとローサイドハイスイッチNCのスイッチング状態を定める。規格化された電圧指令値がハッチ部にあるときは、第1ゲートパルス生成ブロック41は、ハイサイドハイスイッチPPをオンにし、ローサイドハイスイッチNCをオフにするゲートパルス信号を生成する。一方で、電圧指令値が白部にあるときは、第1ゲートパルス生成ブロック41は、ハイサイドハイスイッチPPをオフにし、ローサイドハイスイッチNCをオンにするゲートパルス信号を生成する。
続いて、図8Bは、第1変換器2のハイサイドロースイッチPCとローサイドロースイッチNNのスイッチング状態を定める。規格化された電圧指令値がハッチ部にあるときには、第1ゲートパルス生成ブロック41は、ハイサイドロースイッチPCをオンにし、ローサイドロースイッチNNをオフにするゲート信号を生成する。一方で、電圧指令値が、白部にあるときには、第1ゲートパルス生成ブロック41は、ハイサイドロースイッチPCをオフにし、ローサイドロースイッチNNをオンにするゲートパルス信号を生成する。第1ゲートパルス生成ブロック41は、このようにしてゲートパルス信号を生成し、第1変換器2のR相第1変換部20Rの各スイッチをスイッチングさせることにより、第1変換器2に第1所定電圧の近似パルスを出力させる。
図8Cは、第2変換器3のハイサイドスイッチAPとローサイドスイッチANのスイッチング状態を定める。規格化された電圧指令値がハッチ部にあるときには、第2ゲートパルス生成ブロック42は、ハイサイドスイッチAPをオンにし、ローサイドスイッチANをオフにするゲートパルス信号を生成する。一方で、電圧指令値が白部にあるときには、第2ゲートパルス生成ブロック42は、ハイサイドスイッチAPをオフにし、ローサイドスイッチANをオフにするゲートパルス信号を生成する。
図8Dは、第2変換器3のハイサイドスイッチBPとローサイドスイッチBNのスイッチング状態を定める。規格化された電圧指令値がハッチ部にあるときには、第2ゲートパルス生成ブロック42は、ハイサイドスイッチBPをオンにし、ローサイドスイッチBNをオフにするゲート信号を生成する。規格化された電圧指令値が白部にあるときには、第2ゲートパルス生成ブロック42は、ハイサイドスイッチBPをオフにし、ローサイドスイッチBNをオンにするゲート信号を生成する。第2ゲートパルス生成ブロック42は、このようにしてゲート信号を生成し、R相第2変換部30Rの各スイッチをスイッチングさせることにより、第2変換器3に第2所定電圧の近似パルスを出力させる。
第3変換器8は出力したい第3所定電圧を第3変換器8のコンデンサ82Rのコンデンサ電圧で規格化した電圧を電圧指令値としてPWMを行う。こうすることで、第3変換器8は第3所定電圧の近似パルスを出力することができる。
このように、変形例4の電力変換システムは、第1実施形態や第2実施形態よりも多段の交流電圧を出力することができ、出力電圧波形の歪をさらに小さくできる。
(変形例5)
次に、変形例5として、図1に示す第1実施形態の電力変換システム100を例として、9レベルの交流電圧を出力させる手法について説明する。この場合も、図1に示した第1実施形態の電力変換システム100をそのまま用いることができる。但し、制御装置4の動作が異なり、図8A、図8B、図8C、図8Dに示すスイッチングマップを用いてゲートパルス信号を生成する。
次に、制御装置4の動作について説明する。なお、以下ではR相を代表として説明するが、S相及びT相についても同様である。図8Aは、第1変換器2のハイサイドハイスイッチPPとローサイドハイスイッチNCのスイッチング状態を定める。図8A、図8Bのスイッチングマップでは、連系点電圧Vの検出値を電圧指令値とし、電圧指令値を第1変換器2のコンデンサの電圧(コンデンサPHの電圧とコンデンサNLの電圧との和)と第2変換器3のコンデンサ32Rのコンデンサ電圧の和で規格化したものを用いる。規格化された電圧指令値がハッチ部にあるときは、第1ゲートパルス生成ブロック41は、ハイサイドハイスイッチPPをオンにし、ローサイドハイスイッチNCをオフにするゲートパルス信号を生成する。一方で、電圧指令値が白部にあるときは、第1ゲートパルス生成ブロック41は、ハイサイドハイスイッチPPをオフにし、ローサイドハイスイッチNCをオンにするゲートパルス信号を生成する。
続いて、図8Bは、第1変換器2のハイサイドロースイッチPCとローサイドロースイッチNNのスイッチング状態を定める。規格化された電圧指令値がハッチ部にあるときには、第1ゲートパルス生成ブロック41は、ハイサイドロースイッチPCをオンにし、ローサイドロースイッチNNをオフにするゲート信号を生成する。一方で、電圧指令値が、白部にあるときには、第1ゲートパルス生成ブロック41は、ハイサイドロースイッチPCをオフにし、ローサイドロースイッチNNをオンにするゲートパルス信号を生成する。第1ゲートパルス生成ブロック41は、このようにしてゲートパルス信号を生成し、第1変換器2のR相第1変換部20Rの各スイッチをスイッチングさせることにより、第1変換器2に第1所定電圧の近似パルスを出力させる。
図8Cは、第2変換器3のハイサイドスイッチAPとローサイドスイッチANのスイッチング状態を定める。図8C、図8Dのスイッチングマップでは、連系点電圧Vの検出値と第3所定電圧の和電圧を電圧指令値とし、電圧指令値を第1変換器2のコンデンサ電圧(コンデンサPHの電圧とコンデンサNLの電圧との和)と第2変換器3のコンデンサ32Rの電圧で規格化したものを用いる。規格化された電圧指令値がハッチ部にあるときには、第2ゲートパルス生成ブロック42は、ハイサイドスイッチAPをオンにし、ローサイドスイッチANをオフにするゲートパルス信号を生成する。一方で、電圧指令値が白部にあるときには、第2ゲートパルス生成ブロック42は、ハイサイドスイッチAPをオフにし、ローサイドスイッチANをオフにするゲートパルス信号を生成する。
図8Dは、第2変換器3のハイサイドスイッチBPとローサイドスイッチBNのスイッチング状態を定める。規格化された電圧指令値がハッチ部にあるときには、第2ゲートパルス生成ブロック42は、ハイサイドスイッチBPをオンにし、ローサイドスイッチBNをオフにするゲート信号を生成する。規格化された電圧指令値が白部にあるときには、第2ゲートパルス生成ブロック42は、ハイサイドスイッチBPをオフにし、ローサイドスイッチBNをオンにするゲート信号を生成する。第2ゲートパルス生成ブロック42は、このようにしてゲート信号を生成し、R相第2変換部30Rの各スイッチをスイッチングさせることにより、第2変換器3に第2所定電圧と第3所定電圧の和をパルス電圧で近似した電圧を出力させる。
第2変換器3は、変形例5の電力変換システムの出力すべき電圧(第1所定電圧と第2所定電圧と第3所定電圧の和)を電圧指令値としていて、且つ、そのうち第1変換器2が第1所定電圧の近似パルスを出力するので、第2変換器3は、第2所定電圧と第3所定電圧の和電圧を近似したパルス電圧を出力できる。
図9Aは第1変換器2の出力電圧波形を、図9Bは第2変換器3の出力電圧波形を、図9Cは変形例5の電力変換システム全体としての出力電圧波形を示す。電力変換システムの出力電圧は、第1変換器2の出力電圧と第2変換器3の出力電圧の和であり、瞬時電圧ベースで9レベルの電圧を出力できている。
このように、変形例5の電力変換システムは、第1実施形態や第2実施形態よりも多段の交流電圧を出力することができ、出力電圧波形の歪をさらに小さくできる。また、変形例5の電力変換システムは、3つの変換器を直列に接続した構成の第2実施形態の電力変換システム101に対して、より少ない変換器の段数で9レベルの交流電圧を出力できるというメリットがある。
(変形例6)
変形例6では、変形例2で説明した図11に示す制御装置4bを用いて、電力変換システム100に9レベルの交流電圧を出力させる方法について説明する。この場合、変形例2とは、制御装置4bの第2所定電圧用パルス生成部201が使用するスイッチングマップが異なる。具体的には、図6C、図6Dに示すスイッチングマップに変えて、第2所定電圧用パルス生成部201が図8C、図8Dに示すスイッチングマップを使用する。
具体的には、第2所定電圧用パルス生成部201が、図6Cのスイッチングマップを用いて電圧指令値(連系点電圧)のパルス信号を生成して第1OR演算回路206に出力し、図6Dのスイッチングマップを用い電圧指令値のパルス信号を生成して第2OR演算回路207に出力する。他の構成は、変形例2と同じであるので説明を省略する。このようにすることで、制御装置4bは、電力変換システム100に9レベルの電圧を出力させることができ、変形例5より出力電圧の高調波成分を小さくできる。
(変形例7)
第1実施形態の電力変換システム100や第2実施形態の電力変換システム101や変形例1−6では、第1変換器2の各相が第1所定電圧を近似した単パルスの電圧を出力するように、制御装置4が第1変換器2を制御した場合について説明したが、本発明は、これに限られない。制御装置4が、各相の連系点電圧Vの検出値を指令値とし、通常の2レベル変換器と同様のPMW制御にて、第1変換器2の各相にパルス電圧を出力させるようにしてもよい。
(変形例8)
第1実施形態及び第2実施形態、変形例1−7では、電力変換システムが3相交流の交流電圧源に電力を供給する場合について説明したが、本発明は、これに限られず、単相交流の交流電圧源に電力を供給するようにすることもできる。例えば、図1に示す第1実施形態の電力変換システム100を例として説明すると、連系リアクトル12Rを単相の交流電圧源に接続して、電力変換システム100から交流電圧源(電力系統)に電力を供給するようにする。また、電力変換システム100の第1変換器2からS相第1変換部20S、T相第1変換部20Tを除去し、第2変換器3からS相第2変換部30S、T相第2変換部30Tを除去して、電力変換システム100を単相交流用の電力変換システムとする。
(変形例9)
上記の第1実施形態及び第2実施形態、変形例1、2では、交流電圧源としての電力系統に電力を供給する場合について説明したが、本発明はこれに限られず、三相交流電圧や単相交流電圧を出力する交流電圧源に電力を供給することもできる。
(変形例10)
また、第1実施形態及び第2実施形態、変形例1−9では、電力変換システムが、第1所定電圧の近似パルス及び第2所定電圧の近似パルスの和電圧が連系点電圧Vと大略等しくなるように制御している。しかし、実際には、連系点電圧Vの検出遅れや第1所定電圧及び第2所定電圧の近似パルスの出力制御の制御遅れにより、連系点電圧Vと第1所定電圧の近似パルス及び第2所定電圧の近似パルスの和電圧のフェーザにずれ(位相のずれ)が生じる場合がある。そのため、電力変換システムは、第3所定電圧演算部44が、この位相のずれを補償する補償電圧を含む第3所定電圧を算出するように第3所定電圧演算部44を制御することが好ましい。このようにすることで、電力変換システムは、より適正な有効電力を電力系統に出力できる。
具体的には、第3所定電圧演算部44が、位相ずれによるフェーザを算出し、当該フェーザに基づいて位相ずれを補償する補償電圧として位相ずれ補償電圧を計算し、計算した位相ずれ補償電圧を第3所定電圧に含めるようにする。第1所定電圧の近似パルス及び第2所定電圧近似パルスの和電圧と連系点電圧Vの位相ずれは、連系点電圧Vに対しておよそ垂直なフェーザになるので、第3所定電圧はこの垂直なフェーザ(位相ずれ補償電圧)が足し合わされた電圧となる。
さらに、連系インピーダンス(連系リアクトル12R、12S、12T)は、実際には抵抗成分が存在する。すなわち、連系インピーダンスの抵抗成分と電流の積の電圧(連系インピーダンス電圧)が、連系点電圧Vと「第1所定電圧の近似パルス及び第2所定電圧の近似パルスの和電圧」とのさらなる差電圧となる。第3所定電圧演算部44は、この差電圧を補償する補償電圧として電圧降下補償電圧を算出し、電圧降下補償電圧を第3所定電圧に含むようにする方が好ましい。
(変形例11)
第3変換器8を有さない電力変換システム100では、第2所定電圧と第3所定電圧の和電圧を電圧指令値として第2変換器3を制御していたが、第2変換器3の各フルブリッジ変換器(R相第2変換部30R、S相第2変換部30S、T相第2変換部30T)内の各アームに第2所定電圧の近似パルス出力と第3所定電圧の近似パルスの出力を役割分担させてもよい。
以下では、第2変換器3のR相を例にとり説明する。第2変換器3は、第2所定電圧と第3所定電圧の和電圧の近似パルスを出力する。その際、一方のレッグ、例えば、ハイサイドスイッチAPとローサイドスイッチANからなるレッグを第2所定電圧の近似パルス出力用のレッグとして、他方のレッグ、すなわち、ハイサイドスイッチBPとローサイドスイッチBNからなるレッグを第3所定電圧の近似パルス出力用のレッグとしてもよい。
その場合、第1実施形態と同じスイッチングマップを用いることができるが、電圧指令値とマップの運用が異なる。例えば、第2所定電圧の近似パルス出力用レッグの電圧指令値は、コンデンサ32Rのコンデンサ電圧で規格化した連系点電圧Vの検出値として、図4Cのハッチ部か図4Dのハッチ部でない箇所に該規格化した電圧指令値が入ったときに、ハイサイドスイッチAPがオン、ローサイドスイッチANがオフとなる。また、それ以外では、ハイサイドスイッチAPがオフ、ローサイドスイッチANがオンとなる。
一方、第3所定電圧の近似パルス出力用レッグの電圧指令値は、電力変換システム100としての電圧指令値(連系点電圧Vの検出電圧(第1所定電圧と第2所定電圧の和電圧)と第3所定電圧の和電圧)であり、マップの運用は、第2所定電圧の近似パルス出力用レッグと同じである。
(変形例12)
図1に示す第1実施形態の電力変換システム100は、第1変換器2がコンデンサPHとコンデンサNLを有し、第2変換器3がコンデンサ32R、コンデンサ32S、コンデンサ32Tを有する。電力変換システム100が適切な電圧を出力するためには、各コンデンサのコンデンサ電圧を適切な値に保つ必要がある。変形例7として、電力変換システム100のコンデンサバランス制御について、説明する。
まず、第1変換器2のコンデンサPHとコンデンサNLのコンデンサ電圧制御について説明する。コンデンサPHとコンデンサNLの電圧は、有効電力源から第1変換器2に流入する電力と、第1変換器2から電力系統に流出する電力の差分により増減する。有効電力源7から流入する電力が多ければ、コンデンサPHとコンデンサNLの電圧は増大し、少なければ、減少する。
有効電力源7と第1変換器2は直流で電気的に接続されているので、コンデンサPHとコンデンサNLの電圧を制御する最も簡単な方法としては、該コンデンサ電圧が低いときには、有効電力源7から流入する有効電力を増やせばよく、コンデンサ電圧が高い時には、有効電力源7から流入する有効電力を小さくすればよい。
別な方法としては、第1変換器2が出力する有効電力を増減させればよい。例えば、出力する有効電力を増やせば、コンデンサ電圧の時間変化率は減少し、出力する有効電力を減らせば、コンデンサの時間変化率は増大する。
次に、第2変換器3のコンデンサ32R、コンデンサ32S、コンデンサ32Tのコンデンサ電圧の制御について説明する。制御手法は各相で同じなので、以下ではR相を代表として説明する。第2変換器3のコンデンサ32Rのコンデンサ電圧が高い場合は、第2変換器3は有効電力を出力することによりコンデンサ電圧を適正値に修正できる。一方、コンデンサ電圧が低いときには、第2変換器3が有効電力を受け取ることによりコンデンサ電圧を適正値に修正できる。
第2変換器3が出力する有効電力を制御するには、(A)3次の零相電圧を加算する。(B)第1所定電圧と第2所定電圧のバランスを変更する。(C)第2変換器3の電圧指令値にコンデンサ電圧調整用の第4所定電圧を加えると共に、それを補償する電圧、すなわち第4所定電圧の負電圧を含む近似パルスを第1変換器2に出力させることにより、第2変換器3のコンデンサ電圧を調整できる。
但し、上記の制御は連系点電圧Vが低い時は効果が小さい。系統事故などで連系点電圧Vが下がったときは、第2変換器3は無効電力出力のみにするのが好ましい。すなわち、連系点電圧Vと同じ位相とするのが好ましい。
(6)電力変換システムの用途
上記の第1実施形態、第2実施形態及び変形例1、2の電力変換システムは、例えば、上記で説明したように、風力発電装置や太陽光発電装置などの有効電力源7で発電された電力を電力系統や交流電圧源に供給するために用いられる。このような、電力変換システムを備えた発電システムでは、電力系統の周波数を検出する周波数検出器を備えるようにし、検出した周波数を第3所定電圧演算部44に送出し、電力系統の周波数に基づいて、第3所定電圧を算出して、電力変換システムの出力電圧を制御するようにすることもできる。例えば、電力系統の周波数が基準範囲より低い場合、当該電力系統は需要過多である。この場合、第3所定電圧演算部44は、第3所定電圧を増加させ、電力系統への有効電力の供給量を増加させる。一方で、電力系統の周波数が基準範囲より高い場合、当該電力系統は供給過多である。この場合、第3所定電圧演算部44は、第3所定電圧を減少させ、電力系統への有効電力の供給量を減少させる。
また、第1実施形態、第2実施形態及び変形例1、2の電力変換システムは、電力変換システムは、上記の有効電力源7の代わりに、AC−DCコンバータなどを介して他の電力系統に接続してもよい。以下では、第1実施形態の電力変換システム100をAC−DCコンバータを介して他の電力系統へ接続した場合例として説明するが、電力変換システム100のかわりに電力変換システム101を用いてもよい。このような構成では、他の電力系統と図示されている電力系統(以下、本電力系統という。)との間で有効電力を授受することができる。このように、電力変換システムを有効電力授受システムとして用いることができる。この場合、制御装置4が、第3所定電圧演算部44に、本電力系統の周波数、第1変換器2のコンデンサPH、NLのコンデンサ電圧などに基づいて、第3所定電圧を算出させて第2変換器3の出力電圧を制御し、電力変換システム100が出力する有効電力を制御し、他の電力系統と本電力系統の間で有効電力の授受量を制御するようにしてもよい。また、制御装置4は、本電力系統の指令所や供給側電力系統の指令所からの指令に基づいて、第3所定電圧演算部44に第3所定電圧を算出させて電圧指令値を決定し、電力変換システム100が出力する有効電力を制御するようにしてもよい。
図10は、図1に示した第1実施形態の電力変換システム100に、上述のAC―DCコンバータとして当該電力変換システム100と同じ構成の電力変換システム200を接続した場合の例を示している。図10では、システム全体を電力変換システム1000と称する。電力変換システム1000は、電力変換システム100及び電力変換システム200の正側直流端子P同士が接続され、負側直流端子N同士が接続された構成をしており、電力変換システム200が接続された電力系統(以下、第2の電力系統という)と電力変換システム100が接続された電力系統(以下、第1の電力系統という)の間で有効電力を授受することができる。
より具体的には、電力変換システム1000は、第2変換器3(第1のフルブリッジ回路構成変換器)を介して第1の電力系統(第1の交流電圧源)に接続された第1変換器2(第1の3相NPC3レベル変換器)と、第2変換器70(第2のフルブリッジ回路構成変換器)を介して第2の電力系統(第2の交流電圧源)に接続された第1変換器60(第2の3相NPC3レベル変換器)とを備え、第1変換器2と第1変換器60との直流端子(正側直流端子及び負側直流端子)同士が接続された構成をしている。電力変換システム1000は、第1変換器2が第1の電力系統の連系点電圧Vに基づく交流電圧(第1所定電圧の近似パルス)を出力するように制御装置4に制御され、第2変換器3が電力系統の連系点電圧Vに基づく交流電圧(第2所定電圧の近似パルス)と第1の電力系統に電流を出力するための第3所定電圧との和電圧の近似パルス電圧を出力するように制御装置4によって制御される。なお、電力変換システム1000は、第2変換器3の各コンデンサ32R、32S、32Tのコンデンサ電圧を検出する直流電圧検出器を備え、検出したコンデンサ電圧に基づいて第3所定電圧を算出するようにしてもよい。また、図10に示す電力変換システム200は、第1変換器60及び第2変換器70を制御する制御装置4と同様の制御装置を有しているが、図10では、便宜上、当該制御装置を図示していない。また、電力変換システム200の第1変換器60は、電力変換システム100のコンデンサPH及びコンデンサNLを共有しているが、電力変換システム200もコンデンサを備えていてもよい。
第2の電力系統から第1の電力系統へ有効電力を供給する場合、電力変換システム200では、制御装置が、第1の電力系統の周波数及びコンデンサPH、NLのコンデンサ電圧に基づいて第3所定電圧を算出し、第2の電力系統から電力変換システム200へ有効電力が供給されるように、第2変換器70の出力を制御する。一方、電力変換システム100では、制御装置4が、第1の電力系統の周波数及びコンデンサPH、NLのコンデンサ電圧に基づいて、第3所定電圧を算出し、電力変換システム100から第1の電力系統へ有効電力が供給されるように、第2変換器3の出力電圧を制御する。このようにして、電力変換システム1000は、第2の電力系統から第1の電力系統へ有効電力を供給できる。同様にして、第1の電力系統から第2の電力系統へ有効電力を供給することもできる。また、3相NPC3レベル変換器に直列に接続するフルブリッジ回路構成の変換器の数は、図10に示すように2個でもよく、3個以上でもよい。
電力変換システム1000は、第1実施形態の電力変換システム100を備えているので、ロバスト性が高い。さらに、電力変換システム1000は、電力変換システム200が、第1変換器60が出力する第1所定電圧の近似パルスと、第2変換器70が出力する第2所定電圧の近似パルスとで、第2電力系統の系統電圧(連系点電圧)と大略等しい電圧を出力するように制御されるので、第2電力系統の系統電圧が擾乱した場合も、第1所定電圧の近似パルスと第2所定電圧の近似パルスの和電圧が系統電圧の変動に追従できるので、過電流が電力変換システム200に流れることを抑制でき、ロバスト性がさらに高い。
また、その他の応用として、有効電力の供給を受ける負荷システムとして利用してもよい。