JP2020145243A - チップ転写板ならびにチップ転写方法、画像表示装置の製造方法および半導体装置の製造方法 - Google Patents

チップ転写板ならびにチップ転写方法、画像表示装置の製造方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP2020145243A
JP2020145243A JP2019039096A JP2019039096A JP2020145243A JP 2020145243 A JP2020145243 A JP 2020145243A JP 2019039096 A JP2019039096 A JP 2019039096A JP 2019039096 A JP2019039096 A JP 2019039096A JP 2020145243 A JP2020145243 A JP 2020145243A
Authority
JP
Japan
Prior art keywords
chip
transfer plate
transfer
wiring board
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019039096A
Other languages
English (en)
Other versions
JP7257187B2 (ja
Inventor
昇 朝日
Noboru Asahi
昇 朝日
靖典 橋本
Yasunori Hashimoto
靖典 橋本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toray Engineering Co Ltd
Original Assignee
Toray Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toray Engineering Co Ltd filed Critical Toray Engineering Co Ltd
Priority to JP2019039096A priority Critical patent/JP7257187B2/ja
Publication of JP2020145243A publication Critical patent/JP2020145243A/ja
Application granted granted Critical
Publication of JP7257187B2 publication Critical patent/JP7257187B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119Arrangement of the bump connectors prior to mounting
    • H01L2224/81191Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83191Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips

Landscapes

  • Laser Beam Processing (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】 レーザーリフトオフ法でチップ部品を配線基板に転写する際に、配線基板にキャッチ材を設けなくとも、チップ部品を確実に保持するチップ転写板および転写方法を提供すること。【解決手段】 バンプ電極を有する複数のチップ部品を、配線基板に転写するチップ転写板であって、ベース基板と、前記ベース基板にバンプ電極が形成された面の反対側を支持された、個片化され分離した複数のチップ部品と、前記複数のチップ部品のバンプ電極が形成された面に設けられた、未硬化の熱硬化性接着樹脂層を備えたチップ転写板およびこれを用いた転写方法転写方法を提供する。【選択図】 図1

Description

本発明は、チップ部品の転写を行なうチップ転写板、ならびにこのチップ転写板を用いてチップ部品を配線基板に転写するチップ転写方法、LEDチップを転写して形成する画像表示装置の製造方法および半導体チップを転写して実装位置に配置する半導体装置の製造方法に関する。
近年、ウェハ基板に密に形成されダイシングされたチップ部品を所定の間隔を空けて配線基板等に再配列し、高速高精度に実装する用途がある。例えば、画像表示装置として注目されているマイクロLEDディスプレイ製造においては、数百万個のLEDチップを、間隔を空けTFT基板の所定位置に高速かつ高精度に実装する必要がある。
そこで、ウェハ基板上に密に形成されたチップ部品を高速かつ高精度に実装するプロセスが種々検討されている。なかでも、レーザーリフトオフ法(以下LLO法と記す)については多くの検討がされている(例えば特許文献1)。
図9はLLO法により転写基板20に保持されたチップ部品Cを配線基板Sの所定位置に転写配置する例を示しており、チップ部品Cのバンプ電極Bと配線基板Sの電極Eの位置が合う状態で転写を行なうものである。 図9(a)は右端のチップ部品Cを転写基板20から剥離させるために、レーザー光源4でレーザー光を照射している状態を示しており、図9(b)は剥離したチップ部品Cが配線基板Sに保持された状態を示している。
ここで、転写基板20から剥離したチップ部品Cは、極力衝撃を緩和した状態で配線基板Sに到達するとともに、到達後は所定の位置に保持される必要がある。このため、配線基板Sのチップ部品配置位置には緩衝性と接着性を備えたキャッチ材CAを設けることが多い。
特開2010−161221号公報
図9に示すように、キャッチ材CAは、配線基板S上のチップ部品配置位置全てに高精度に設ける必要がある。特に、マイクロLEDディスプレイのように微小なチップ部品を多数転写するような用途において、キャッチ材CAを高精度に設けることは生産性およびコストにおいて問題となる。
本発明は、上記問題を鑑みてなされたものであり、LLO法でチップ部品を配線基板に転写する際に、配線基板にキャッチ材を設けなくとも、チップ部品を確実に保持するチップ転写板および転写方法を提供するものである。
上記の課題を解決するために、請求項1に記載の発明は、バンプ電極を有する複数のチップ部品を、配線基板に転写するチップ転写板であって、
ベース基板と、前記ベース基板にバンプ電極が形成された面の反対側を支持された、個片化され分離した複数のチップ部品と、前記複数のチップ部品のバンプ電極が形成された面に設けられた、未硬化の熱硬化性接着樹脂層を備えたチップ転写板である。
請求項2に記載の発明は、請求項1に記載のチップ転写板であって、
前記ベース基板が粘着層を介して前記チップ部品を保持するチップ転写板である。
請求項3に記載の発明は、請求項2に記載のチップ転写板であって、
前記粘着層が、特定の波長の光により粘着性を失って前記チップ部品を剥離する、光剥離性を有し、前記ベース基板が、前記光に対して透過性を有するチップ転写板である。
請求項4に記載の発明は、請求項1から請求項3の何れかに記載のチップ転写板を用いて、
前記ベース基板越に、前記チップ部品単位で光照射を行なって、前記チップ部品を前記配線基板に転写するチップ転写方法である。
請求項5に記載の発明は、前記チップ部品がLEDチップ、前記配線基板がTFT基板であって、
請求項4に記載のチップ転写方法により前記TFT基板に前記LEDチップを転写する工程を有する画像表示装置の製造方法である。
請求項6に記載の発明は、請求項4に記載のチップ転写方法により配線基板に転写したチップ部品を加熱圧着して実装する工程を有し、前置チップ部品が半導体チップである、半導体装置の製造方法である。
本発明のチップ転写板およびこれを用いた転写方法により、LLO法でチップ部品を配線基板に転写する際に、配線基板にキャッチ材を設けなくとも、チップ部品を確実に保持させることが可能になる。また、本発明のチップ転写基板は、半導体チップをチップ部品とすることで、半導体装置の製造過程において、半導体チップを高速で配線基板に仮圧着することも可能となる。
本発明の実施形態1に係るチップ転写板の構成を示す図である。 本発明の実施形態1に係るチップ転写板の形成工程を説明する図であり、(a)ウェハ基板のチップ部品を第1転写基板と対向させた状態、(b)チップ部品を第1転写基板に転写する工程、(c)チップ部品が転写され第1転写基板に保持された状態、(d)第1転写基板に保持されたチップ部品を第2転写基板と対向させた状態を示す。 本発明の実施形態に係るチップ転写板の形成工程を説明する図であり、(a)チップ部品を第1転写基板から第2転写基板に転写する工程、(b)チップ部品が転写され第2転写基板に保持された状態、(c)第2転写基板上のチップ部品に熱硬化性接着フィルムを貼り付けてチップ転写板とした状態を示す図である。 本発明の実施形態1に係るチップ転写板を用いて配線基板上の所定箇所にチップ部品を配置する工程を説明する図であり、(a)転写対象のチップ部品にレーザー光を照射している状態(b)レーザー光を照射されたチップが配線基板に転写した状態(c)新たな配置位置に転写対象のチップ部品を対向させレーザー光を照射している状態(d)レーザー光を照射されたチップが配線基板の新たな配置位置に転写された状態を示す図である。 本発明の実施形態1に係るチップ転写板を用いて配線基板上の複数箇所にチップ部品を同時に配置する工程を説明する図であり、(a)転写対象のチップ部品にレーザー光を照射している状態(b)レーザー光を照射されたチップが配線基板に転写した状態を示す図である。 本発明の実施形態1の変形例を説明するに図であり、(a)チップ転写板の変形例の構成を示し、(b)チップ転写板の変形例を用いてチップ部品にレーザー光を照射して配線基板に転写する状態を示す図である。 本発明の実施形態2のチップ転写板について説明する図であり、(a)バンプを配置した半導体ウェハとサポート基板を示す図であり、(b)同半導体ウェハをサポート基板で支持した状態であり、(c)同半導体ウェハをダイシングしてサポート基板が多数の半導体チップを保持する状態であり、(d)サポート基板上の半導体チップに熱硬化性接着フィルムを貼り付けた状態を示す図である。 本発明の実施形態2の変形例であるチップ転写板について説明する図であり、(a)サポート基板上の半導体ウェハをダイシングする前に熱硬化性接着フィルムを貼り付けた状態であり、(b)同熱硬化性樹脂フィルムとともに半導体ウェハをダイシングした状態を示す図である。 配線基板上の所定箇所にチップ部品を配置する工程を説明する図であり、(a)転写対象のチップ部品にレーザー光を照射している状態(b)レーザー光を照射されたチップが配線基板に転写した状態を示す図である。
本発明の実施形態について図面を用いて説明する。図1は本発明の実施形態1に係るチップ転写板1の構成を示す断面図である。図1において、チップ転写板1は、ベース基板20の表面に粘着層21を介して、個片化してそれぞれが分離したチップ部品Cが配列された状態で保持されている。ここで、チップ部品CはバンプBを有する面の反対側で粘着層21に密着している。更に、チップ転写板1では、チップ部品Cのバンプを有する面側に熱硬化性接着樹脂層Rが形成された構成となっている。
なお、本明細書において「接着」と「粘着」という用語を用いているが、「接着」が最終的に接続された状態に固定するものに用いているのに対して、「粘着」は最終的に剥離するものに対して用いている。
実施形態1は、チップ部品Cとしては1辺が数十μm以下のμLEDチップを用いる例を前提としており、バンプBの高さは10〜20μm程度である。熱硬化性接着樹脂層Rの厚みはバンプBの高さと同等か数μm厚い程度である。熱硬化性接着樹脂層Rは塗布により形成しても良いが、熱硬化性接着絶縁フィルム(所謂NCF:Non Conductive Film)を貼り付けて形成するのが、厚みムラが小さいため好ましい。また、熱硬化性樹脂層Rの材質としては、適切なプロセス温度(200〜350℃の範囲内)で硬化し、硬化後は耐熱性と絶縁性に優れたものが好ましい。具体的には、エポキシ樹脂やポリイミド樹脂が適しているが、前述の条件を満たすものであればこれに限定されるものではない。
ベース基板20は多数のチップ部品Cの配列状態を維持するため平面性に優れた材質であるとともに、LLO法に用いるレーザー光に対する透光性を有したものを用いる。具体的には板状のガラスやシリコンが適している。また、粘着層21は、LLO法のレーザー照射により(硬化して粘着性を失い)剥離性を発現するものが好ましい。
ところで、μLEDチップは通常サファイヤウェハに形成されるものであり、μLEDをチップ部品Cとして、図1に示したチップ転写板1を得るためには幾つかの工程を経る必要がある。そこで、図2および図3では、ウェハW上に形成されたチップ部品Cからチップ転写板1を形成するまでの工程を示している。
まず図2(a)は、ウェハW上に形成されダイシングされ個片に分離したチップ部品Cを第1転写基板1Sと対向させた状態を示している。ここで、第1転写基板1Sはベース基板10の表面に粘着層11が形成されたものであり、粘着層11は特定波長の光または熱により硬化して剥離性を発現するものである。
図2(b)は、LLO法によりウェハWからチップ部品Cを剥離させて、第1転写基板1Sに転写する状態を示している。ここで、LLO法でチップ部品Cを1つずつ転写してもよいが、照射面積を広げて複数のチップ部品Cを同時に第1転写基板1Sに転写してもよい。転写が完了すると、図2(c)に示すように、ウェハWから剥離したチップ部品Cは粘着層11を介してベース基板10に保持される。
この後、図2(d)に示す様に、第1転写基板1Sに保持されたチップ部品Cと対向するように第2転写基板2Sを配置する。ここで、第2転写基板2Sはベース基板20の表面に粘着層21が形成されたものであり、図1に示すチップ転写板1を構成するものである。
図2(d)の状態から、第1転写基板1Sと第2転写基板2Sを接近させ、チップ部品Cが第2転写基板2Sの粘着層21と密着した状態で、粘着層11を硬化させて粘着性を消失させる。図3(a)には(光照射により硬化して粘着性を失う)光剥離性を有する粘着層11を用いた例を示しているが、熱剥離性を有する粘着層11を加熱して粘着性を消失させてもよい。
粘着層11が粘着性を失うことにより、図3(b)に示すように第1転写基板1Sから剥離したチップ部品Cは粘着層21を介してベース基板20に支持される。この状態でチップ部品CのバンプBは第2転写基板2Sから露出した状態となっており、チップ部品CのバンプB形成面に熱硬化性接着フィルムRを貼り付けることにより、チップ転写基板1が形成される。
次に、チップ転写板1を用いてLLO法により、チップ部品Cを配線基板S上に転写配置する動作を、図4を用いて説明する。
まず、図4(a)はベース基板20に支持された右端のチップ部品Cと配線基板Sを所定箇所に位置合わせしてからレーザー光源4によりLLO法により転写する状態を示すものである。
チップ部品Cと配線基板Sの位置合わせは、チップ部品CのバンプBが基板Sの電極E上に転写されるように行なうものである。位置合わせに際しては、基板Sおよびベース基板20に記されたアライメントマークを用いればよいが、微小なチップ部品Cの位置合わせに際しては、ダイシングによってチップ部品C間に形成される格子形状を利用してもよい。
図4(a)の状態で、レーザー光源4が対象の半導体チップCにレーザー光を照射することにより、図4(b)に示すようにチップ部品Cは粘着層21から剥離して配線基板Sに転写される。その際、チップ部品CのバンプB側に貼り付けられている熱硬化性接着フィルムRが配線基板Sと密着するため、配線基板Sにキャッチ材CAが無くとも、チップ部品Cは配線基板Sの所定箇所に確実に保持された状態となる。
以後、配線基板Sの所定位置に順次チップ部品Cを転写するように、チップ転写板1の相対位置を変更しながらLLO法による転写を行なう(図4(c)、図4(d))。ところで、チップ転写板1と配線基板Sの面間距離が短い法が転写には好適であるが、チップ転写板1と配線基板Sを相対移動させるためには、図4(d)に示すようにチップ転写板1に保持されたチップ部品Cと配線基板Sに転写されたチップ部品Cの間の距離dがゼロ以上である必要がある。
なお、図4ではLLO法によりチップ部品Cを1つずつ配線基板Sに転写する例を示したが、配線基板S上のチップ部品配置位置が、図5(a)に示す例のようにチップ転写板1におけるチップ部品Cのピッチの整数倍になっていれば、同時に複数のチップ部品Cを配線基板Sに転写することも可能である。
ところで、ここまでの説明において、チップ部品Cを粘着層21を介してベース基板20が支持する形態について説明したが、これはLLO法により配線基板Sにチップ部品Cを転写する際のプロセスマージン(照射エネルギー、照射スポット径、等)を大きくとるためであり、プロセス条件を適切に設定できれば、図2(a)に示したウェハ上のチップ部品Cを配線基板Sに直接転写することも可能である。
すなわち、実施形態1の変形例として、図6(a)に示すようにウェハW上のチップ部品Cに熱硬化性接着フィルムRを貼り付けた形態を示し、これを用いてLLO法を行なう例を図6(b)に示す。
以上、実施形態1の、チップ部品CとしてLEDチップを用いる例では配線基板SをTFT基板とすることで画像表示装置の製造方法に適用することが出来る。
一方において、本発明はチップ部品Cとしてメモリ素子等の半導体チップを配線基板に実装して半導体装置を製造する工程に利用することも可能である。
そこで、チップ部品Cが半導体チップである実施形態2について、図7を用いて説明する。図7(a)においてウェハWは半導体回路が多数形成されたシリコンウェハであり、ウェハW表面にはバンプBが形成されている。昨今のシリコンウェハは極めて薄厚のため、取り扱いを用意にするため、粘着層31を介してサポート基板30に貼りつけ、図3(b)のようにする。ここで、サポート基板30は材質がガラスやシリコンで、LLO法のレーザー光を透過するものであり、粘着層31は特定の波長で剥離性を発現するものである。
この後、図7(c)のようにサポート基板30上でウェハWをダイシングして多数のチップ部品Cとした後に、チップ部品C上に熱硬化性接着フィルムRを貼り合わせることにより、図1のチップ転写板1と同じ構成とすることが出来る。そこで、図7(d)の構成のチップ転写板を用いることにより、半導体チップを高速で配線基板に配置(仮圧着)することが可能になる。配線基板に配置された半導体チップは、熱圧着することで実装することが出来る。
ところで、LEDチップは微小であるため刃を用いたブレードダイシングが利用出来ないため、プラズマエッチングによってダイシングされるが、プラズマエッチングにより熱硬化性接着フィルムをダイシングすることは困難である。一方において、半導体チップにダイシングする際は、ブレードダイシングが出来るが、ブレードダイシングでは熱硬化性フィルムを切断することも可能である。そこで、実施形態2の変形例として、図7(a)の状態から図8(a)のように熱硬化性フィルムRをウェハW上に貼り付けてから図8(b)のようにダイシングすることも可能である。
1 チップ転写板
1S 第1転写基板
2S 第2転写基板
3S サポート基板
4 レーザー光源
10 ベース基板
11 粘着層
20 ベース基板
21 粘着層
30 ベース基板
31 粘着層
B バンプ
C チップ部品
CA キャッチ材
E 電極
R 熱硬化性接着フィルム
S 配線基板
W ウェハ

Claims (6)

  1. バンプ電極を有する複数のチップ部品を、配線基板に転写するチップ転写板であって、
    ベース基板と、
    前記ベース基板にバンプ電極が形成された面の反対側を支持された、個片化された複数のチップ部品と、
    前記複数のチップ部品のバンプ電極が形成された面に設けられた、未硬化の熱硬化性接着樹脂層を備えたチップ転写板。
  2. 請求項1に記載のチップ転写板であって、
    前記ベース基板が粘着層を介して前記チップ部品を保持するチップ転写板。
  3. 請求項2に記載のチップ転写板であって、
    前記粘着層が、特定の波長の光により粘着性を失って前記チップ部品を剥離する、光剥離性を有し、
    前記ベース基板が、前記光に対して透過性を有するチップ転写板。
  4. 請求項1から請求項3の何れかに記載のチップ転写板を用いて、
    前記ベース基板越に、前記チップ部品単位で光照射を行なって、前記チップ部品を前記配線基板に転写するチップ転写方法。
  5. 前記チップ部品がLEDチップ、前記配線基板がTFT基板であって、
    請求項4に記載のチップ転写方法により前記TFT基板に前記LEDチップを転写する工程を有する画像表示装置の製造方法。
  6. 請求項4に記載のチップ転写方法により配線基板に転写したチップ部品を加熱圧着して実装する工程を有し、前置チップ部品が半導体チップである、半導体装置の製造方法。
JP2019039096A 2019-03-05 2019-03-05 チップ転写板ならびにチップ転写方法、画像表示装置の製造方法および半導体装置の製造方法 Active JP7257187B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019039096A JP7257187B2 (ja) 2019-03-05 2019-03-05 チップ転写板ならびにチップ転写方法、画像表示装置の製造方法および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019039096A JP7257187B2 (ja) 2019-03-05 2019-03-05 チップ転写板ならびにチップ転写方法、画像表示装置の製造方法および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020145243A true JP2020145243A (ja) 2020-09-10
JP7257187B2 JP7257187B2 (ja) 2023-04-13

Family

ID=72353760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019039096A Active JP7257187B2 (ja) 2019-03-05 2019-03-05 チップ転写板ならびにチップ転写方法、画像表示装置の製造方法および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP7257187B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022202944A1 (ja) * 2021-03-26 2022-09-29 デクセリアルズ株式会社 接続フィルム、及び接続構造体の製造方法
WO2023048148A1 (ja) * 2021-09-22 2023-03-30 デクセリアルズ株式会社 接続構造体の製造方法
KR20230164139A (ko) 2021-05-12 2023-12-01 데쿠세리아루즈 가부시키가이샤 접속 구조체의 제조 방법 및 접속 필름
KR20240090479A (ko) 2022-02-18 2024-06-21 데쿠세리아루즈 가부시키가이샤 접속 구조체의 제조 방법, 및 개편화 접착 필름의 전사 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010533374A (ja) * 2007-07-09 2010-10-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Ledの形成における基板の取り除き
JP2018536987A (ja) * 2015-11-13 2018-12-13 フェイスブック テクノロジーズ, エルエルシーFacebook Technologies, LLC ディスプレイ要素の製造において使用するための方法および装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010533374A (ja) * 2007-07-09 2010-10-21 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Ledの形成における基板の取り除き
JP2018536987A (ja) * 2015-11-13 2018-12-13 フェイスブック テクノロジーズ, エルエルシーFacebook Technologies, LLC ディスプレイ要素の製造において使用するための方法および装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022202944A1 (ja) * 2021-03-26 2022-09-29 デクセリアルズ株式会社 接続フィルム、及び接続構造体の製造方法
KR20230115323A (ko) 2021-03-26 2023-08-02 데쿠세리아루즈 가부시키가이샤 접속 필름 및 접속 구조체의 제조 방법
KR20230164139A (ko) 2021-05-12 2023-12-01 데쿠세리아루즈 가부시키가이샤 접속 구조체의 제조 방법 및 접속 필름
WO2023048148A1 (ja) * 2021-09-22 2023-03-30 デクセリアルズ株式会社 接続構造体の製造方法
KR20240090479A (ko) 2022-02-18 2024-06-21 데쿠세리아루즈 가부시키가이샤 접속 구조체의 제조 방법, 및 개편화 접착 필름의 전사 방법

Also Published As

Publication number Publication date
JP7257187B2 (ja) 2023-04-13

Similar Documents

Publication Publication Date Title
JP7257187B2 (ja) チップ転写板ならびにチップ転写方法、画像表示装置の製造方法および半導体装置の製造方法
US10607877B2 (en) Chip mounting apparatus and method using the same
US6770971B2 (en) Semiconductor device and method of fabricating the same
CN109103117B (zh) 结合半导体芯片的设备和结合半导体芯片的方法
WO2010050209A1 (ja) 電子部品と可撓性フィルム基板の接合方法および接合装置
JP2010118373A (ja) 半導体装置の製造方法
TW201407696A (zh) 安裝方法
KR20160108196A (ko) 반도체 장치의 제조 방법
JP2003347524A (ja) 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
WO2020196225A1 (ja) チップ転写板ならびに半導体チップ積層方法および半導体装置の製造方法
WO2019188105A1 (ja) 転写基板ならびにこれを用いた実装方法および画像表示装置の製造方法
US20100144096A1 (en) Method of manufacturing semiconductor device in which bottom surface and side surface of semiconductor substrate are covered with resin protective film
JP2003332523A (ja) 素子の転写方法、素子の配列方法及び画像表示装置の製造方法
JP2010045287A (ja) 素子の移載方法
JP2020167251A (ja) 転写基板ならびにこれを用いた実装方法および画像表示装置の製造方法
WO2020262034A1 (ja) 電子部品実装構造、その実装方法及びledチップ実装方法
JP2014003292A (ja) 集積回路パッケージおよびそれを作る方法
JP7319070B2 (ja) 実装方法および画像表示装置の製造方法
KR102587996B1 (ko) 반도체 소자의 전사 방법
JP2004281659A (ja) 保持部材及び半導体装置の製造方法
JP2013236016A (ja) 半導体装置の製造方法
JP2006100762A (ja) 固体撮像装置の製造方法
JP2020194089A (ja) 転写部材、転写部材の製造方法及び発光基板の製造方法
US20240250219A1 (en) Manufacturing method of electronic device
JP2020181910A (ja) 転写部材の製造方法及び製造装置、チップ基板、発光基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230403

R150 Certificate of patent or registration of utility model

Ref document number: 7257187

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150