JP2020136554A - 発光素子の製造方法 - Google Patents

発光素子の製造方法 Download PDF

Info

Publication number
JP2020136554A
JP2020136554A JP2019030156A JP2019030156A JP2020136554A JP 2020136554 A JP2020136554 A JP 2020136554A JP 2019030156 A JP2019030156 A JP 2019030156A JP 2019030156 A JP2019030156 A JP 2019030156A JP 2020136554 A JP2020136554 A JP 2020136554A
Authority
JP
Japan
Prior art keywords
film
semiconductor layer
nitride semiconductor
mask
light emitting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019030156A
Other languages
English (en)
Other versions
JP7182057B2 (ja
Inventor
浩史 西山
Hiroshi Nishiyama
浩史 西山
斉一 林
Seiichi Hayashi
斉一 林
俊紀 和田
Toshiki Wada
俊紀 和田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Chemical Industries Ltd
Original Assignee
Nichia Chemical Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichia Chemical Industries Ltd filed Critical Nichia Chemical Industries Ltd
Priority to JP2019030156A priority Critical patent/JP7182057B2/ja
Priority to US16/797,166 priority patent/US11063084B2/en
Publication of JP2020136554A publication Critical patent/JP2020136554A/ja
Application granted granted Critical
Publication of JP7182057B2 publication Critical patent/JP7182057B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Devices (AREA)

Abstract

【課題】マスクを使って選択的に成長させる窒化物半導体層の結晶性を向上させ、且つマスクの除去が容易な発光素子の製造方法を提供する。【解決手段】発光素子の製造方法は、半導体積層体における第2窒化物半導体層の一部および第1活性層の一部を除去して、第1窒化物半導体層の一部を露出させる工程と、第1活性層および第2窒化物半導体層をマスクで覆った状態で、第1窒化物半導体層の一部に第3窒化物半導体層を形成する工程と、第3窒化物半導体層を形成した後、マスクを除去する工程とを備える。マスクを形成する工程は、少なくとも第2窒化物半導体層の上面を覆う第1膜を形成する工程と、第1膜を覆い、第3窒化物半導体層を形成するときの温度よりも高い融点を有する第2膜を形成する工程とを有する。マスクを除去する工程において、第1膜を除去することにより第2膜を除去し、マスクをリフトオフする。【選択図】図8

Description

本開示は、発光素子の製造方法に関する。
特許文献1には、基板と、基板上の第1の領域に配設され、緑色光を発する第1の活性層と、基板上の第1の領域に対して隣接する第2の領域に配設され、青色光を発する第2の活性層とを備える発光装置が開示されている。
特開2009−70893号公報
本開示は、マスクを使って選択的に成長させる窒化物半導体層の結晶性を向上させ、且つマスクの除去が容易な発光素子の製造方法を提供することを目的とする。
本開示の一態様によれば、発光素子の製造方法は、第1導電型層を含む第1窒化物半導体層と、前記第1窒化物半導体層の上に形成される第1活性層と、前記第1活性層の上に形成され、第2導電型層を含む第2窒化物半導体層と、を有する半導体積層体における前記第2窒化物半導体層の一部および前記第1活性層の一部を除去して、前記第1窒化物半導体層の一部を前記第1活性層および前記第2窒化物半導体層から露出させる工程と、前記第1活性層および前記第2窒化物半導体層を覆うマスクを形成する工程と、前記第1活性層および前記第2窒化物半導体層を前記マスクで覆った状態で、前記第1窒化物半導体層の前記一部に第3窒化物半導体層を形成する工程と、前記第3窒化物半導体層を形成した後、前記マスクを除去する工程と、を備える。前記マスクは、第1膜と第2膜とを含む。前記マスクを形成する工程は、少なくとも前記第2窒化物半導体層の上面を覆う前記第1膜を形成する工程と、前記第1膜を覆い、前記第3窒化物半導体層を形成するときの温度よりも高い融点を有する前記第2膜を形成する工程と、を有する。前記マスクを除去する工程において、前記第1膜を除去することにより前記第2膜を除去し、前記マスクをリフトオフする。
本開示の発光素子の製造方法によれば、マスクを使って選択的に成長させる窒化物半導体層の結晶性を向上させ、且つマスクの除去が容易にできる。
本発明の一実施形態の発光素子における第1積層部と第2積層部の配置関係の一例を示す模式平面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 図10に示す発光素子の模式上面図である。
以下、図面を参照し、本発明の一実施形態について説明する。なお、各図面中、同じ要素には同じ符号を付している。
図1は、本発明の一実施形態の発光素子1における第1積層部10と第2積層部20の配置関係の一例を示す模式平面図である。
発光素子1は窒化物半導体からなる半導体積層体を有し、半導体積層体は第1積層部10と第2積層部20とを有する。
本明細書において「窒化物半導体」とは、InAlGa1−x−yN(0≦x≦1,0≦y≦1,x+y≦1)なる化学式において組成比x及びyをそれぞれの範囲内で変化させた全ての組成の半導体を含むものとする。またさらに、上記化学式において、N(窒素)以外のV族元素もさらに含むもの、導電型などの各種の物性を制御するために添加される各種の元素をさらに含むものも「窒化物半導体」に含まれるものとする。
第1積層部10と第2積層部20とは同じ基板上に設けられている。図1には、第2積層部20の周囲に第1積層部10が配置された例を示すが、第1積層部10と第2積層部20の配置関係はこの例に限らない。
第1積層部10の発光ピーク波長は、第2積層部20の発光ピーク波長とは異なる。例えば、第1積層部10の発光ピーク波長は、430nm以上480nm以下程度であり、青色光を発する。例えば、第2積層部20の発光ピーク波長は、500nm以上540nm以下程度であり、緑色光を発する。
以下、本発明の一実施形態の発光素子1の製造方法について説明する。図2〜図11は、発光素子1の製造方法を示す模式断面図である。
図2に示すように、基板100上に半導体積層体50を形成する。半導体積層体50は、第1窒化物半導体層11と、第1活性層12と、第2窒化物半導体層13とを有する。第1導電型とは、n型及びp型の一方の導電型のことをいう。第2導電型とは、第1導電型とは異なる他方の導電型のことをいう。第1窒化物半導体層11は、第1導電型層として例えばn型の半導体層を含む。第2窒化物半導体層13は、第2導電型層として例えばp型の半導体層を含む。第1活性層12は、例えばMQW(Multiple Quantum well)構造を有する。
基板100は例えばサファイア基板である。基板100上に、例えばMOCVD(metal organic chemical vapor deposition)法により、第1窒化物半導体層11、第1活性層12、および第2窒化物半導体層13が順にエピタキシャル成長される。
次に、半導体積層体50における第2窒化物半導体層13の一部および第1活性層12の一部を除去し、図3に示すように、第1窒化物半導体層11の一部11aを第1活性層12および第2窒化物半導体層13から露出させる。第2窒化物半導体層13の一部および第1活性層12の一部は、例えばレジストマスクを用いたRIE(Reactive Ion Etching)法で除去される。
半導体積層体50に、第1窒化物半導体層11、第1活性層12、および第2窒化物半導体層13を含む第1積層部10と、第1窒化物半導体層11の一部11aが露出した部分が形成される。第1窒化物半導体層11の一部11aは、第1活性層12および第2窒化物半導体層13から露出し、前記第1窒化物半導体層11のうち前記第1活性層12および第2窒化物半導体層13が設けられていない部分である。
次に、第1積層部10を覆うマスク17(後述する図7に示す)を形成する。このマスク17を形成する工程は、第1膜15を形成する工程と、第2膜16を形成する工程とを有する。
まず、図4に示すように、半導体積層体50を覆うように第1膜15を形成する。第1膜15として、例えばシリコン酸化膜(SiO膜)がCVD(Chemical Vapor Deposition)法で形成される。第1膜15は、第1積層部10の上面、側面、および第1窒化物半導体層11の一部11aを覆う。
第1膜15を半導体積層体50を覆うように形成した後、第1膜15のうち第1窒化物半導体層11の一部11aに設けられた第1膜15の一部は除去され、図5に示すように、第1窒化物半導体層11の一部11aが露出する。第1膜15の一部は、例えばレジストマスクを用いたRIE法で除去される。
その後、図6に示すように、第1膜15上に第2膜16を形成する。第2膜16は、第1膜15の上面および側面を覆い、さらに第1窒化物半導体層11の一部11aを覆う。第2膜16として、例えばタングステン膜(W膜)がスパッタ法により形成される。第2膜16の膜厚は、第1膜15の膜厚よりも薄い。例えば、第1膜15の膜厚は、150nm以上300nm以下程度である。例えば、第2膜16の膜厚は、10nm以上100nm以下である。
第2膜16のうち第1窒化物半導体層11の一部11aに設けられた第2膜16の一部は除去され、図7に示すように、第1窒化物半導体層11の一部11aが第2膜16から露出する。このとき、第1膜15の上面及び側面を覆う第2膜16は残される。第2膜16の一部は、例えばレジストマスクを用いたRIE法で除去される。
このようにして、第1積層部10の上面および側面を覆うマスク17が形成される。第1窒化物半導体層11の一部11aは、マスク17から露出している。
このように第1積層部10がマスク17で覆われた状態で、露出した第1窒化物半導体層11の一部11a上に、図8に示すように、第2活性層22および第3窒化物半導体層23を形成する。第3窒化物半導体層23は、第2導電型層として例えばp型のGaN層を含む。第2活性層22は、例えばMQW構造を有する。第1窒化物半導体層11の一部11a上に第2活性層22を形成する前に、第1窒化物半導体層11の一部11aの表面に対してエッチングなど表面処理を行ってもよい。また、第1窒化物半導体層11の一部11a上に第2活性層22を形成する前に、第1窒化物半導体層11の一部11aの上面に、例えばn型の半導体層を形成してもよい。これにより、第2活性層22が形成される半導体層の表面の結晶性がより改善され、第2活性層22の結晶性を向上させることができる。
第1窒化物半導体層11の一部11a上に、例えばMOCVD法により、第2活性層22および第3窒化物半導体層23が順にエピタキシャル成長される。このときの窒素の原料ガスとして例えばアンモニア(NH)が使用される。
マスク17の最表面において露出している第2膜16は例えばタングステン膜であり、第2活性層22および第3窒化物半導体層23を形成するときの反応温度(1000℃ほど)よりも高い融点を有し、さらにアンモニアに対する耐性を有する。このマスク17は、下層である第1膜15と、上層である第2膜16を含むものであり、第2膜16は第1膜15を覆い、第1膜15は第2膜16から露出していない。
第2活性層22および第3窒化物半導体層23を形成した後、マスク17を除去する。例えば、タングステン膜である第2膜16をオゾンを用いて除去した後に、シリコン酸化膜である第1膜15をバッファードフッ酸(BHF)を用いて除去する。
ここで、比較例として、第2活性層22および第3窒化物半導体層23を形成する際のマスクがシリコン酸化膜のみの場合には、第2活性層22および第3窒化物半導体層23にピット等の欠陥が発生しやすい。これは、第2活性層22および第3窒化物半導体層23のエピタキシャル成長時に、シリコン酸化膜に含まれる酸素が影響するものと考えられる。つまり、シリコン酸化膜に含まれる酸素が、エピタキシャル成長時に第2活性層22や第3窒化物半導体層23に取り込まれてしまうことにより欠陥が生じると考えられる。
本実施形態によれば、第2活性層22および第3窒化物半導体層23のエピタキシャル成長時、シリコン酸化膜である第1膜15は第2膜16で覆われ露出していない。そのため、上述した第1膜15が第2膜16から露出していることにより生じる半導体層への影響を抑制し、結晶性が優れた第2活性層22および第3窒化物半導体層23を第1窒化物半導体層11上に形成することができる。
一方で、マスクがタングステン膜のみの場合には、第2活性層22および第3窒化物半導体層23のエピタキシャル成長時に、タングステン膜上に窒化物半導体層の異常成長が発生しやすかった。本発明者らがタングステン膜上の異物の分析を行ったところ、第2活性層22および第3窒化物半導体層23の構成元素(Ga、N)を含む堆積物であることがわかり、その堆積物が堆積したタングステン膜は除去することが困難であった。
本実施形態によれば、第2膜16上に上記堆積物が堆積し、第2膜16を除去する工程の後、第2膜16の一部や堆積物が残ってしまっても、第1膜15を除去するときに、それらは第1膜15とともにリフトオフされて除去される。また、第2膜16の膜厚は第1膜15の膜厚よりも薄いため、容易に第2膜16をリフトオフできる。
すなわち、本実施形態によれば、マスク17における最表面に第2膜16が形成されている状態(第1膜15が第2膜16から露出していない状態)で、第2活性層22および第3窒化物半導体層23を形成し、第2膜16の下に形成された第1膜15を利用したリフトオフによりマスク17を除去する。本実施形態のマスク17を用いた半導体層の形成方法により、第2活性層22および第3窒化物半導体層23に生じるピットを軽減し第2活性層22および第3窒化物半導体層23の結晶性を悪化させることなく、マスク17を効率良く除去することができる。
マスク17が除去され、図9に示すように、基板100上に、第1窒化物半導体層11、第1活性層12、および第2窒化物半導体層13を含む第1積層部10と、第1窒化物半導体層11の一部11a、第2活性層22、および第3窒化物半導体層23を含む第2積層部20が形成される。
その後、図10に示すように、第1積層部10の第2窒化物半導体層13の一部および第1活性層12の一部を除去して、第1積層部10の第1窒化物半導体層11の一部を露出させ、その第1窒化物半導体層11の露出部に第1n側電極33を形成する。また、第2積層部20の第3窒化物半導体層23の一部および第2活性層22の一部を除去して、第2積層部20の第1窒化物半導体層11の一部を露出させ、その第1窒化物半導体層11の露出部に第2n側電極35を形成する。第1積層部10の第2窒化物半導体層13上には、例えばITO(Indium Tin Oxide)などの透光性導電膜31を介して第1p側電極32が形成される。第2積層部20の第3窒化物半導体層23上には、透光性導電膜31を介して第2p側電極34が形成される。透光性導電膜31は、第1p側電極32および第2p側電極34からの電流を第2窒化物半導体層13および第3窒化物半導体層23の広い範囲に拡散するために形成される。
図12は、図10に示す発光素子の模式上面図である。
図12に示す上面視において、第2積層部20の周囲に第1積層部10が設けられている。第2窒化物半導体層13の上面に設けられた透光性導電膜31は、第2積層部20の周囲を囲むように連続して設けられている。
第1積層部10と第2積層部20は例えば直列接続される。また、第1積層部10の第1窒化物半導体層11と、第2積層部20の第1窒化物半導体層11とを、部分的に除去し基板100を露出させることで分離することもできる。これにより、第1積層部10の第1窒化物半導体層11と、第2積層部20の第1窒化物半導体層11とは電気的に接続されていない状態になる。このような状態とすることで第1積層部10と第2積層部20とを別系統の回路に接続し個別に点灯制御しやすくできる。
例えば、第1活性層12におけるインジウム(In)組成比を、第2活性層22におけるインジウム組成比と異ならせることで、第1積層部10の発光ピーク波長を、第2積層部20の発光ピーク波長と異ならせることができる。例えば、第2活性層22におけるインジウム組成比を、第1活性層12におけるインジウム組成比よりも高くすることで、第2積層部20の発光ピーク波長を、第1積層部10の発光ピーク波長よりも長くできる。例えば、第1積層部10は青色光を発し、第2積層部20は緑色光を発する。
このように、1つの基板100上に別々の波長の光を発する積層部を形成することができるため、異なる色を発する発光素子を1つのパッケージ内に離間させて収容した構造に比べて、発光素子1を小型化することができる。第1積層部10と第2積層部20は第1窒化物半導体層11を共用し、双方の間の距離を縮小でき、小型化を実現することができる。
図11に示すように、マスク17における第1膜15を第1積層部10の側面には形成せず、第1積層部10の上面上にのみに形成し、第2膜16を第1膜15の上面および側面と、第1積層部10の側面とを直接覆うように形成してもよい。これにより、第1膜15が第1積層部10の側面を覆って形成されている場合に比べて、第1窒化物半導体層11の一部11aが第2膜16から露出する領域を増加させることができる。その結果、第1窒化物半導体層11の一部11aの面積が同じ場合に、第1膜15を第1積層部10の側面に形成する形態に比べて、第1窒化物半導体層11の一部11a上に形成される第2積層部20の面積をより広くし、発光素子の出力を向上させることができる。なお、第1積層部10の側面を覆う第2膜16には、第1積層部10の上面上の第2膜16よりも堆積物が堆積しにくい。そのため、第1膜15をエッチングにより除去する際、上記堆積物によりエッチングが阻害されにくい。
また、第1膜15として、シリコン酸化膜以外に例えばアルミニウム酸化膜を用いてもよい。この場合、例えば、BHFやリン酸を用いて、アルミニウム酸化膜を除去することができる。第2膜16として、W膜以外に例えばTi膜、Ni膜、TiN膜、HfN膜、ZrN膜等を用いてもよい。これらの金属膜は、W膜と同様に第2活性層22および第3窒化物半導体層23を形成するときの反応温度(1000℃ほど)よりも高い融点を有し、さらにアンモニアに対する耐性を有するため好適に用いることができる。
以上、具体例を参照しつつ、本開示の実施形態について説明した。しかし、本開示は、これらの具体例に限定されるものではない。本開示の上述した実施形態を基にして、当業者が適宜設計変更して実施し得る全ての形態も、本開示の要旨を包含する限り、本開示の範囲に属する。その他、本開示の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本開示の範囲に属するものと了解される。
1…発光素子、10…第1積層部、11…第1窒化物半導体層、12…第1活性層、13…第2窒化物半導体層、15…第1膜、16…第2膜、17…マスク、20…第2積層部、22…第2活性層、23…第3窒化物半導体層、31…透光性導電膜、32…第1p側電極、33…第1n側電極、34…第2p側電極、35…第2n側電極、50…半導体積層体、100…基板
本発明の一実施形態の発光素子における第1積層部と第2積層部の配置関係の一例を示す模式平面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 本発明の一実施形態の発光素子の製造方法を示す模式断面図である。 図10に示す発光素子の模式上面図である。 本発明の一実施形態の発光素子の製造方法における第1膜15および第2膜16が形成された部分の模式拡大断面図である。
その後、図6に示すように、第1膜15上に第2膜16を形成する。第2膜16は、第1膜15の上面および側面を覆い、さらに第1窒化物半導体層11の一部11aを覆う。第2膜16として、例えばタングステン膜(W膜)がスパッタ法により形成される。図13に示すように、第2膜16の膜厚は、第1膜15の膜厚よりも薄い。例えば、第1膜15の膜厚は、150nm以上300nm以下程度である。例えば、第2膜16の膜厚は、10nm以上100nm以下である。
第2活性層22および第3窒化物半導体層23を形成した後、第2膜16の下に形成された第1膜15を利用したリフトオフによりマスク17を除去する。

Claims (5)

  1. 第1導電型層を含む第1窒化物半導体層と、前記第1窒化物半導体層の上に形成される第1活性層と、前記第1活性層の上に形成され、第2導電型層を含む第2窒化物半導体層と、を有する半導体積層体における前記第2窒化物半導体層の一部および前記第1活性層の一部を除去して、前記第1窒化物半導体層の一部を前記第1活性層および前記第2窒化物半導体層から露出させる工程と、
    前記第1活性層および前記第2窒化物半導体層を覆うマスクを形成する工程と、
    前記第1活性層および前記第2窒化物半導体層を前記マスクで覆った状態で、前記第1窒化物半導体層の前記一部に第3窒化物半導体層を形成する工程と、
    前記第3窒化物半導体層を形成した後、前記マスクを除去する工程と、
    を備え、
    前記マスクは、第1膜と第2膜とを含み、
    前記マスクを形成する工程は、
    少なくとも前記第2窒化物半導体層の上面を覆う前記第1膜を形成する工程と、
    前記第1膜を覆い、前記第3窒化物半導体層を形成するときの温度よりも高い融点を有する前記第2膜を形成する工程と、を有し、
    前記マスクを除去する工程において、前記第1膜を除去することにより前記第2膜を除去し、前記マスクをリフトオフする発光素子の製造方法。
  2. 前記第2膜の膜厚は、前記第1膜の膜厚よりも薄い請求項1記載の発光素子の製造方法。
  3. 前記マスクを形成する工程は、
    前記半導体積層体の全面を覆う前記第1膜を形成した後、前記第1膜の一部を除去して前記第1窒化物半導体層の前記一部を露出させる工程と、
    前記第1膜および前記第1窒化物半導体層の前記一部を覆う前記第2膜を形成した後、前記第2膜の一部を除去して前記第1窒化物半導体層の前記一部を露出させる工程と、
    を有する請求項1または2に記載の発光素子の製造方法。
  4. 前記第1窒化物半導体層と、前記第1活性層と、前記第2窒化物半導体層とを有する第1積層部の発光ピーク波長は、前記第1窒化物半導体層と、前記第1窒化物半導体層と前記第3窒化物半導体層との間に形成された第2活性層と、前記第3窒化物半導体層とを有する第2積層部の発光ピーク波長とは異なる請求項1〜3のいずれか1つに記載の発光素子の製造方法。
  5. 前記第1膜は、シリコン酸化膜であり、
    前記第2膜は、タングステン膜である請求項1〜4のいずれか1つに記載の発光素子の製造方法。
JP2019030156A 2019-02-22 2019-02-22 発光素子の製造方法 Active JP7182057B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019030156A JP7182057B2 (ja) 2019-02-22 2019-02-22 発光素子の製造方法
US16/797,166 US11063084B2 (en) 2019-02-22 2020-02-21 Method for manufacturing light-emitting element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019030156A JP7182057B2 (ja) 2019-02-22 2019-02-22 発光素子の製造方法

Publications (2)

Publication Number Publication Date
JP2020136554A true JP2020136554A (ja) 2020-08-31
JP7182057B2 JP7182057B2 (ja) 2022-12-02

Family

ID=72142062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019030156A Active JP7182057B2 (ja) 2019-02-22 2019-02-22 発光素子の製造方法

Country Status (2)

Country Link
US (1) US11063084B2 (ja)
JP (1) JP7182057B2 (ja)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000214339A (ja) * 1999-01-22 2000-08-04 Sharp Corp 光集積素子及びその製造方法
JP2001102689A (ja) * 1999-09-29 2001-04-13 Sanyo Electric Co Ltd 半導体素子の製造方法
JP2001210913A (ja) * 1999-11-17 2001-08-03 Nichia Chem Ind Ltd レーザ素子の製造方法
JP2001342100A (ja) * 2000-03-29 2001-12-11 Toshiba Corp エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法
JP2002009004A (ja) * 1999-11-15 2002-01-11 Matsushita Electric Ind Co Ltd 窒化物半導体の製造方法、窒化物半導体素子の製造方法、窒化物半導体素子、半導体発光素子及びその製造方法
JP2002185044A (ja) * 2001-11-27 2002-06-28 Nichia Chem Ind Ltd 窒化物半導体多色発光素子
JP2004119964A (ja) * 2002-09-06 2004-04-15 Sony Corp 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置
US20080283869A1 (en) * 2007-05-15 2008-11-20 Min Soo Noh Method for manufacturing semiconductor light emitting device
JP2009054800A (ja) * 2007-08-27 2009-03-12 Toyota Central R&D Labs Inc Iii族窒化物半導体の選択成長方法
JP2011082415A (ja) * 2009-10-09 2011-04-21 Sharp Corp Iii族窒化物系電界効果トランジスタおよびその製造方法
KR20170108623A (ko) * 2016-03-18 2017-09-27 엘지이노텍 주식회사 발광소자 및 이를 포함하는 표시장치

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001031671A1 (en) * 1999-10-26 2001-05-03 Stellar Display Corporation Method of fabricating a field emission device with a lateral thin-film edge emitter
KR100533910B1 (ko) 2004-01-15 2005-12-07 엘지전자 주식회사 고품질 질화물 반도체 박막 성장 방법
JP2006156802A (ja) 2004-11-30 2006-06-15 Showa Denko Kk Iii族窒化物半導体素子
JP2006179546A (ja) 2004-12-21 2006-07-06 Matsushita Electric Ind Co Ltd 半導体電子装置
JP2009070893A (ja) 2007-09-11 2009-04-02 Rohm Co Ltd 発光装置及びその製造方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000214339A (ja) * 1999-01-22 2000-08-04 Sharp Corp 光集積素子及びその製造方法
JP2001102689A (ja) * 1999-09-29 2001-04-13 Sanyo Electric Co Ltd 半導体素子の製造方法
JP2002009004A (ja) * 1999-11-15 2002-01-11 Matsushita Electric Ind Co Ltd 窒化物半導体の製造方法、窒化物半導体素子の製造方法、窒化物半導体素子、半導体発光素子及びその製造方法
JP2001210913A (ja) * 1999-11-17 2001-08-03 Nichia Chem Ind Ltd レーザ素子の製造方法
JP2001342100A (ja) * 2000-03-29 2001-12-11 Toshiba Corp エピタキシャル成長用基板の製造方法及びこのエピタキシャル成長用基板を用いた半導体装置の製造方法
JP2002185044A (ja) * 2001-11-27 2002-06-28 Nichia Chem Ind Ltd 窒化物半導体多色発光素子
JP2004119964A (ja) * 2002-09-06 2004-04-15 Sony Corp 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置
US20080283869A1 (en) * 2007-05-15 2008-11-20 Min Soo Noh Method for manufacturing semiconductor light emitting device
JP2009054800A (ja) * 2007-08-27 2009-03-12 Toyota Central R&D Labs Inc Iii族窒化物半導体の選択成長方法
JP2011082415A (ja) * 2009-10-09 2011-04-21 Sharp Corp Iii族窒化物系電界効果トランジスタおよびその製造方法
KR20170108623A (ko) * 2016-03-18 2017-09-27 엘지이노텍 주식회사 발광소자 및 이를 포함하는 표시장치

Also Published As

Publication number Publication date
US11063084B2 (en) 2021-07-13
JP7182057B2 (ja) 2022-12-02
US20200273905A1 (en) 2020-08-27

Similar Documents

Publication Publication Date Title
KR100975659B1 (ko) 발광 소자 및 그 제조 방법
EP1810351B1 (en) Gan compound semiconductor light emitting element
JP3567790B2 (ja) Iii族窒化物系化合物半導体発光素子
CN100483758C (zh) 氮化镓基发光二极管及其制造方法
US20110147704A1 (en) Semiconductor light-emitting device with passivation layer
US20070284590A1 (en) Light Emitting Element And Manufacturing Method Thereof
CN102077370B (zh) Iii族氮化物基化合物半导体发光器件及其制造方法
JP2003152220A (ja) 半導体発光素子の製造方法および半導体発光素子
US20110140081A1 (en) Method for fabricating semiconductor light-emitting device with double-sided passivation
WO2006126516A1 (ja) 窒化物半導体発光素子
US20080248639A1 (en) Method for forming electrode for group III nitride based compound semiconductor and method for manufacturing p-type group III nitride based compound semiconductor
US8765584B2 (en) Semiconductor device and manufacturing method therefor
JPH10163531A (ja) 周縁に電極を有する発光ダイオード
KR20080089859A (ko) 질화물 반도체 발광소자 및 그 제조 방법
US9318653B2 (en) Luminescent device and manufacturing method for luminescent device and semiconductor device
JP2006108164A (ja) 電極形成方法
JP2005197631A (ja) 窒化ガリウム系半導体発光素子の製造方法
JP7323783B2 (ja) 発光装置の製造方法及び発光装置
JPWO2020121794A1 (ja) 窒化物系半導体発光素子及びその製造方法、並びに、窒化物系半導体結晶の製造方法
JP3665243B2 (ja) 窒化物半導体素子及びその製造方法
TW202211498A (zh) Led裝置及製造方法
JP2001015852A (ja) p型のIII族窒化物半導体層上の電極構造とその形成方法
JP7182057B2 (ja) 発光素子の製造方法
JP5434343B2 (ja) Ito電極の形成方法、半導体素子のito電極及びito電極を備えた半導体素子
KR20020084710A (ko) 질화갈륨계 발광다이오드 및 그 제조방법

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200124

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220930

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221101

R151 Written notification of patent or utility model registration

Ref document number: 7182057

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151