JP2004119964A - 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置 - Google Patents

半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置 Download PDF

Info

Publication number
JP2004119964A
JP2004119964A JP2003295786A JP2003295786A JP2004119964A JP 2004119964 A JP2004119964 A JP 2004119964A JP 2003295786 A JP2003295786 A JP 2003295786A JP 2003295786 A JP2003295786 A JP 2003295786A JP 2004119964 A JP2004119964 A JP 2004119964A
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
conductivity type
plane
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003295786A
Other languages
English (en)
Inventor
Hiroyuki Okuyama
奥山 浩之
Tsuyoshi Biwa
琵琶 剛志
Atsushi Suzuki
鈴木 淳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003295786A priority Critical patent/JP2004119964A/ja
Publication of JP2004119964A publication Critical patent/JP2004119964A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

 【課題】 発光効率が大幅に向上した半導体発光素子を実現する。
 【解決手段】 サファイア基板11上にn型GaN層12を成長させ、その上にSiO2 膜などにより成長マスクを形成する。成長マスクの開口部におけるn型GaN層12上に六角錐形状のn型GaN層15を選択成長させる。成長マスクをエッチング除去した後、n型GaN層15を覆うように基板全面に活性層16およびp型GaN層17を順次成長させ、発光素子構造を形成する。この後、n側電極19およびp側電極20を形成する。
【選択図】    図7

Description

 この発明は、半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置に関し、特に、窒化物系III−V族化合物半導体を用いた発光ダイオードに適用して好適なものである。
 従来、半導体発光素子として、サファイア基板上にn型GaN層を成長させ、その上に所定の開口部を有する成長マスクを形成し、この成長マスクの開口部におけるn型GaN層上に基板の主面に対して傾斜した傾斜結晶面を有する六角錐形状のn型GaN層を選択成長し、その傾斜結晶面上に活性層やp型GaN層などを成長させた発光ダイオードが、本出願人により提案されている(例えば、特許文献1参照)。この発光ダイオードによれば、素子構造を形成する層への基板側からの貫通転位の伝播を抑制することができ、それらの層の結晶性を良好にすることができることにより、高い発光効率を得ることができる。
国際公開第02/07231号パンフレット(第47−50頁、第3図〜     第9図)
 しかしながら、本発明者の知見によれば、上述の選択成長用の成長マスクの材料としては通常、酸化シリコン(SiO2 )や窒化シリコン(SiN)が用いられるところ、n型GaN層の選択成長やその後のp型GaN層の成長は1000℃前後の高温で行われるため、この成長時に成長マスクの表面からシリコン(Si)や酸素(O)が脱離し、これがその付近の成長層に取り込まれるという現象が起こる。この現象が及ぼす影響はp型GaN層の成長時に特に顕著であり、GaNに対してn型不純物として働くSiが、p型GaN層の成長時に成長層に取り込まれると、p型になりにくく、p型になったとしても、正孔濃度、移動度ともに激減することが明らかとなり、これが発光ダイオードの発光効率の向上を阻害する原因であることが判明した。
 更に、この成長マスクの開口部を形成する際にはフォトリソグラフィー工程を必要とするが、その際にはレジストをマスク面に密着させて部分的に除去する工程が必要である。ところが、この除去時には、レジストが成長マスクの微小な間隙に残りやすく、その除去は極めて難しい。このため、後の高温成長時に、この残存レジストが不純物源となってp型GaN層などの特性を悪化させることもある。
 したがって、この発明が解決しようとする課題は、発光効率が大幅に向上した半導体発光素子を容易に製造することができる半導体発光素子の製造方法を提供することにある。
 この発明が解決しようとする他の課題は、発光効率が大幅に向上した半導体発光素子を提供することにある。
 この発明が解決しようとする他の課題は、発光効率が大幅に向上した画像表示装置を容易に製造することができる画像表示装置の製造方法および発光効率が大幅に向上した画像表示装置を提供することにある。
 この発明が解決しようとする更に他の課題は、発光効率が大幅に向上した照明装置を容易に製造することができる照明装置の製造方法および発光効率が大幅に向上した照明装置を提供することにある。
 上記課題を解決するために、この発明の第1の発明は、
 基板上に第1導電型の第1の半導体層を成長させる工程と、
 第1の半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
 成長マスクの開口部における第1の半導体層上に第1導電型の第2の半導体層を選択成長させる工程と、
 成長マスクを除去する工程と、
 第2の半導体層上に、少なくとも活性層および第2導電型の第3の半導体層を順次成長させる工程とを有する
 ことを特徴とする半導体発光素子の製造方法である。
 ここで、成長マスクは、第2の半導体層の成長時に、この成長マスク上の核生成が第1の半導体層上の核生成に比べて十分に少なく、選択成長が可能である限り、基本的にはどのような材料で形成してもよいが、典型的には、酸化シリコン(SiO2 )膜、窒化シリコン(SiN(特に、Si3 4 ))膜、酸化窒化シリコン(SiON)膜またはそれらの積層膜からなる。成長マスクとしては、このほかに、酸化アルミニウム(Al2 3 )膜やタングステン(W)膜や上記の膜との積層膜などを用いてもよい。
 基板は、第1の半導体層、第2の半導体層、活性層、第3の半導体層などを良好な結晶性で成長させることが可能である限り、基本的にはどのような材料のものを用いてもよい。具体的には、サファイア(Al2 3 )(C面、A面、R面を含む)、SiC(6H、4H、3Cを含む)、窒化物系III−V族化合物半導体(GaN、InAlGaN、AlNなど)、Si、ZnS、ZnO、LiMgO、GaAs、MgAl2 4 などからなる基板を用いることができ、好適には、これらの材料からなる六方晶基板または立方晶基板、より好適には六方晶基板を用いる。例えば、第1の半導体層、第2の半導体層、活性層、第3の半導体層が窒化物系III−V族化合物半導体からなる場合には、C面を主面としたサファイア基板を用いることができる。ただし、ここで言うC面には、これに対して5〜6°程度まで傾いていて実質的にC面とみなすことができる結晶面も含むものとする。
 選択成長される第2の半導体層は、典型的には、基板の主面に対して傾斜した傾斜結晶面を有する結晶層である。第1の半導体層、第2の半導体層あるいは結晶層、活性層および第3の半導体層の材料としては、基本的には、どのような半導体を用いてもよいが、典型的には、ウルツ鉱型の結晶構造を有する。このようなウルツ鉱型の結晶構造を有する半導体としては、窒化物系III−V族化合物半導体のほか、BeMgZnCdS系化合物半導体やBeMgZnCdO系化合物半導体などのII−VI族化合物半導体などが挙げられる。窒化物系III−V族化合物半導体は、最も一般的にはAlX y Ga1-x-y-z Inz Asu 1-u-v v (ただし、0≦x≦1、0≦y≦1、0≦z≦1、0≦u≦1、0≦v≦1、0≦x+y+z<1、0≦u+v<1)からなり、より具体的にはAlX y Ga1-x-y-z Inz N(ただし、0≦x≦1、0≦y≦1、0≦z≦1、0≦x+y+z<1)からなり、典型的にはAlX Ga1-x-z Inz N(ただし、0≦x≦1、0≦z≦1)からなる。窒化物系III−V族化合物半導体の具体例を挙げると、GaN、InN、AlN、AlGaN、InGaN、AlGaInNなどである。この場合、傾斜結晶面は、典型的にはS面(特にS+面)である。ただし、ここで言うS面には、これに対して5〜6°程度まで傾いていて実質的にS面とみなすことができる結晶面も含むものとする。
 第2の半導体層である結晶層は、典型的には、S面を傾斜結晶面とする六角錐状の形状、あるいは、S面を傾斜結晶面とし、上面をC面とする六角錐台状の形状を有する。第2の半導体層上には第2導電型側の電極が形成されるが、前者の場合には、典型的には、第2の半導体層上の第3の半導体層の主としてS面(傾斜結晶面)上にこの電極を形成し、後者の場合には、典型的には、第2の半導体層上の第3の半導体層のC面(六角錐台の上面)上にこの電極を形成し、好適には、一般に結晶性が劣る、六角錐台の上面の外周の角部を避けて形成する。
 第2の半導体層である結晶層は、例えば、一方向に延在するストライプ形状であってもよい。
 窒化物系III−V族化合物半導体の成長においては、成長面に比較的S面、C面が出やすいが、S面が出ているときには、その成長層の厚さの大部分、例えば90%以上の成長速度(ここで言う成長速度は原料供給量を指す。すなわち、成長する単位面積あたりの正味の窒化物系III−V族化合物半導体の成長速度である。したがって、C面に成長する場合はその成長速度が等しいが、S面のような傾斜した面に成長する場合には注意を要する。)を10μm/hとすれば、S面上にも成長する。しかしながら、成長速度を10μm/hよりも小さく、例えば4μm/hとすると、S面上の成長速度よりもC面上の成長速度が極めて速くなり、S面上に必要な厚さの層を成長させることが難しくなる。そこで、窒化物系III−V族化合物半導体からなる活性層および第3の半導体層を含む成長層を成長させる場合には、好適には、その厚さの少なくとも90%以上を10μm/h以上の成長速度で成長させる。一方、C面上の成長の際には、成長速度を10μm/h以上にすると、逆にピットが大量に出現することになり、好ましくない。したがって、C面上の成長の際には、好適には、成長速度を10μm/hより遅くする。
 第2の半導体層は、典型的には、成長マスクの開口部よりも横方向に広がるように選択成長させるが、必ずしもそのようにする必要はなく、開口部に収まるようにしてもよい。
 成長マスクを除去した後、活性層を成長させる前に、好適には活性層を成長させる直前に、第2の半導体層上に、第1導電型の第4の半導体層を成長させるようにしてもよい。このようにすることにより、次のような利点を得ることができる。第1に、成長マスクを除去した後に第2の半導体層上に活性層を直接成長させると、第2の半導体層と活性層との界面に酸化膜などが存在するために活性層の発光特性などに悪影響が生じるが、まず第4の半導体層を成長させてからその上に活性層を成長させると、酸化膜などが存在しない清浄な面上に活性層を成長させることができ、この問題を防止することができる。第2に、成長マスクを除去するために基板を大気に晒した場合、第2の半導体層の表面が酸化されて酸化膜が不均一に形成されるところ、活性層の成長時にはこの酸化膜の多い部分では成長が起きにくく、酸化膜の少ない部分から先に成長する結果、活性層の表面に凹凸ができやすいが、上述のように第4の半導体層上に活性層を成長させると、酸化膜などが存在しない清浄な面上に活性層を成長させることができることにより、活性層の表面の平坦性の向上を図ることができる。第3に、第2の半導体層の選択成長時にはその成長速度が一般に遅いことから、第2の半導体層の表面(特に、C面層)は比較的荒れた平坦性の悪い状態となりやすいが、第2の半導体層上に第4の半導体層を十分に速い成長速度で成長させると、この第2の半導体層の荒れた表面の凹凸を埋めて平坦化することができる。例えば、第1の半導体層、第2の半導体層、活性層、第3の半導体層が窒化物系III−V族化合物半導体からなる場合、第4の半導体層の材料としては、例えば、GaN、InGaN、AlGaN、AlGaInNなどの窒化物系III−V族化合物半導体を用いることができる。
 第1の半導体層、第2の半導体層、活性層および第3の半導体層の成長方法としては、例えば、有機金属化学気相成長(MOCVD)、ハイドライド気相エピタキシャル成長またはハライド気相エピタキシャル成長(HVPE)などを用いることができる。
 この発明の第2の発明は、
 一主面にこの主面に対して傾斜した傾斜結晶面を有する凸形状の結晶部を有する第1導電型の半導体層と、
 少なくとも結晶部の傾斜結晶面上に順次積層された、少なくとも活性層および第2導電型の半導体層と、
 第1導電型の半導体層と電気的に接続された第1の電極と、
 結晶部上の第2導電型の半導体層上に設けられ、第2導電型の半導体層と電気的に接続された第2の電極とを有する半導体発光素子であって、
 第2の電極の大きさが、活性層および第2導電型の半導体層が積層された結晶部の大きさの50%以下である
 ことを特徴とするものである。
 ここで、第2の電極の大きさは、好適には、活性層および第2導電型の半導体層が積層された結晶部の大きさの約33%以下に選ばれる。
 この発明の第3の発明は、
 基板上に第1導電型の第1の半導体層を成長させる工程と、
 第1の半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
 成長マスクの開口部における第1の半導体層上に第1導電型の第2の半導体層を選択成長させる工程と、
 成長マスクを除去する工程と、
 第2の半導体層上に、少なくとも活性層および第2導電型の第3の半導体層を順次成長させる工程とを有する
 ことを特徴とする集積型半導体発光装置の製造方法である。
 ここで、集積型半導体発光装置はその用途を問わないが、典型的な用途を挙げると、画像表示装置や照明装置などである。
 この発明の第4の発明は、
 一主面にこの主面に対して傾斜した傾斜結晶面を有する凸形状の結晶部を有する第1導電型の半導体層と、
 少なくとも結晶部の傾斜結晶面上に順次積層された、少なくとも活性層および第2導電型の半導体層と、
 第1導電型の半導体層と電気的に接続された第1の電極と、
 結晶部上の第2導電型の半導体層上に設けられ、第2導電型の半導体層と電気的に接続された第2の電極とを有する複数の半導体発光素子が集積された集積型半導体発光装置であって、
 第2の電極の大きさが、活性層および第2導電型の半導体層が積層された結晶部の大きさの50%以下である
 ことを特徴とするものである。
 ここで、第2の電極の大きさは、好適には、活性層および第2導電型の半導体層が積層された結晶部の大きさの約33%以下に選ばれる。
 この発明の第5の発明は、
 基板上に第1導電型の第1の半導体層を成長させる工程と、
 第1の半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
 成長マスクの開口部における第1の半導体層上に第1導電型の第2の半導体層を選択成長させる工程と、
 成長マスクを除去する工程と、
 第2の半導体層上に、少なくとも活性層および第2導電型の第3の半導体層を順次成長させる工程とを有する
 ことを特徴とする画像表示装置の製造方法である。
 この発明の第6の発明は、
 一主面にこの主面に対して傾斜した傾斜結晶面を有する凸形状の結晶部を有する第1導電型の半導体層と、
 少なくとも結晶部の傾斜結晶面上に順次積層された、少なくとも活性層および第2導電型の半導体層と、
 第1導電型の半導体層と電気的に接続された第1の電極と、
 結晶部上の第2導電型の半導体層上に設けられ、第2導電型の半導体層と電気的に接続された第2の電極とを有する画像表示装置であって、
 第2の電極の大きさが、活性層および第2導電型の半導体層が積層された結晶部の大きさの50%以下である
 ことを特徴とするものである。
 ここで、第2の電極の大きさは、好適には、活性層および第2導電型の半導体層が積層された結晶部の大きさの約33%以下に選ばれる。
 この発明の第7の発明は、
 基板上に第1導電型の第1の半導体層を成長させる工程と、
 第1の半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
 成長マスクの開口部における第1の半導体層上に第1導電型の第2の半導体層を選択成長させる工程と、
 成長マスクを除去する工程と、
 第2の半導体層上に、少なくとも活性層および第2導電型の第3の半導体層を順次成長させる工程とを有する
 ことを特徴とする照明装置の製造方法である。
 この発明の第8の発明は、
 一主面にこの主面に対して傾斜した傾斜結晶面を有する凸形状の結晶部を有する第1導電型の半導体層と、
 少なくとも結晶部の傾斜結晶面上に順次積層された、少なくとも活性層および第2導電型の半導体層と、
 第1導電型の半導体層と電気的に接続された第1の電極と、
 結晶部上の第2導電型の半導体層上に設けられ、第2導電型の半導体層と電気的に接続された第2の電極とを有する照明装置であって、
 第2の電極の大きさが、活性層および第2導電型の半導体層が積層された結晶部の大きさの50%以下である
 ことを特徴とするものである。
 ここで、第2の電極の大きさは、好適には、活性層および第2導電型の半導体層が積層された結晶部の大きさの約33%以下に選ばれる。
 この発明の第2〜第8の発明においては、その性質に反しない限り、第1の発明に関連して説明したことが成立する。
 上述のように構成されたこの発明の第1、第3、第5および第7の発明によれば、成長マスクを除去してから活性層および第2導電型の第3の半導体層を成長させることにより、成長マスクとして酸化シリコン膜や窒化シリコン膜を用いたときに、成長マスクから脱離するシリコンが第3の半導体層に取り込まれる問題が本質的に存在しない。更に、レジストなどによる汚染の問題も存在しない。
 また、上述のように構成されたこの発明の第2、第4、第6および第8の発明によれば、第2の電極の大きさが、活性層および第2導電型の半導体層が積層された結晶部の大きさの50%以下であることにより、第2導電型の半導体層に形成される傾斜結晶面の下部に異常成長部が発生しても、第2の電極がこの部分にかからないようにすることができる。
 この発明によれば、成長マスクを除去してから活性層および第2導電型の第3の半導体層を成長させることにより、発光効率が大幅に向上した半導体発光素子、集積型半導体発光装置、画像表示装置および照明装置を容易に製造することができる。
 また、上述のように構成されたこの発明によれば、第2の電極の大きさが、活性層および第2導電型の半導体層が積層された結晶部の大きさの50%以下であることにより、発光効率が大幅に向上した半導体発光素子、集積型半導体発光装置、画像表示装置および照明装置を提供することができる。
 以下、この発明の実施形態について図面を参照しながら説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。
 図1〜図6はこの発明の第1の実施形態によるGaN系発光ダイオードの製造方法を工程順に示し、各図のAは斜視図、Bは断面図である。また、図7はこのGaN系発光ダイオードの完成状態を示す断面図である。
 この第1の実施形態においては、図1に示すように、まず、例えば主面がC+面であるサファイア基板11を用意し、サーマルクリーニングなどによりその表面を清浄化した後、このサファイア基板11上に、例えば有機金属化学気相成長(MOCVD)法により、n型不純物として例えばSiがドープされたn型GaN層12を成長させる。このn型GaN層12は、可能な限り結晶欠陥、特に貫通転位が少ないものが望ましく、その厚さは例えば2μm程度以上あれば通常は足りる。低欠陥のn型GaN層12の形成方法としては種々の方法があるが、一般的な方法として、サファイア基板11上に、まず例えば500℃程度の低温でGaNバッファ層やAlNバッファ層(図示せず)を成長させ、その後1000℃程度まで昇温して結晶化してから、その上にn型GaN層12を成長させる方法がある。
 次に、n型GaN層12の全面に例えばCVD法、真空蒸着法、スパッタリング法などにより、例えば厚さが100nm程度のSiO2 膜を形成した後、その上にリソグラフィーにより所定形状のレジストパターン(図示せず)を形成し、このレジストパターンをマスクとして、例えばフッ酸系のエッチング液を用いたウエットエッチング、または、CF4 やCHF3 などのフッ素を含むエッチングガスを用いたRIE法によりSiO2 膜をエッチングし、パターニングして、素子形成位置に所定の開口部13を有する成長マスク14を形成する。この開口部13の形状は、円形またはその一辺が〈11−20〉方向に平行な六角形とするのが好ましいが、ここでは一例として円形とする。この開口部13の直径は必要に応じて決められるが、例えば10μm程度である。
 次に、図2に示すように、この成長マスク14を用い、その開口部13におけるn型GaN層12上にn型不純物として例えばSiがドープされたn型GaN層15を選択成長させる。この選択成長により、六角錐形状のn型GaN層15が得られる。この六角錐形状のn型GaN層15の6面は、サファイア基板11の主面に対して傾斜したS面からなる。この六角錐形状のn型GaN層15の大きさは、必要に応じて決められるが、この場合には、開口部13の直径より少し大きく選ばれる。
 次に、図3に示すように、成長マスク14を例えばフッ酸系のエッチング液を用いたウエットエッチング、または、CF4 やCHF3 などのフッ素を含むエッチングガスを用いたRIE法によりエッチング除去する。このようにして、n型GaN層12上に六角錐形状のn型GaN層15が形成されたGaN加工基板が得られる。
 次に、このGaN加工基板をMOCVD装置の反応管に入れ、この反応管内において例えば1〜2分間サーマルクリーニングを行って表面の清浄化を行い、引き続いて、図4に示すように、このGaN加工基板上に、例えばInGaN系の活性層16およびp型不純物として例えばMgがドープされたp型GaN層17を、好適には10μm/h以上の成長速度で順次成長させる。これによって、六角錐形状のn型GaN層15とその傾斜結晶面に成長した活性層16およびp型GaN層17とにより、ダブルヘテロ構造の発光ダイオード構造が形成される。活性層16およびp型GaN層17の厚さは必要に応じて決められるが、活性層16の厚さは例えば3nm、p型GaN層17の厚さは例えば0.2μmである。これらのGaN系半導体層の成長温度は、例えば、活性層16は650〜800℃、p型GaN層17は900〜1050℃とする。活性層16は、例えば、単一のInGaN層からなるものであっても、例えばIn組成が互いに異なる二つのInGaN層を交互に積層した多重量子井戸構造であってもよく、それらのIn組成は、発光波長をどの波長に設定するかに応じて決められる。また、p型GaN層17においては、好適には、その最上層のMg濃度を、後述のp側電極と良好なオーミック接触を取ることができるように上昇させる。ただし、p型GaN層17上に、オーミック接触をより取り易い、p型不純物として例えばMgがドープされたp型InGaN層をp型コンタクト層として成長させ、その上にp側電極を形成してもよい。また、必要に応じて、活性層16を成長させる直前に、GaN加工基板上にまず薄く、n型不純物として例えばSiがドープされたn型GaN層を成長させ、引き続いてその上に活性層16を成長させるようにしてもよい。このようにすれば、活性層16をn型GaN層の清浄な面上に成長させることができるので、結晶性の良好な活性層16を確実に得ることができる。この場合、このn型GaN層の成長に際しては、まず850℃程度の成長温度から成長を始め、その後徐々に成長温度を上昇させて950℃程度に設定することが良いことが、経験的に見出されている。また、上記のサーマルクリーニング時の熱処理効果で六角錐形状のn型GaN層15の頂点が少し丸みを帯びることにより、その上に成長する活性層16およびp型GaN層17の頂点も丸みを帯び、したがってp型GaN層17上に形成されるp側電極はこの丸みを帯びた頂点を含む領域のp型GaN層17上に形成されることになるため、鋭い頂点を含む領域のp型GaN層17上にp側電極を形成する場合に比べて、発光ダイオードの動作時に発生するこの頂点近傍の電界集中などに起因するp側電極の経時劣化の問題をより緩和することができる。
 ここで重要なことは、活性層16およびp型GaN層17の成長時には、成長マスク14が存在しないことである。このため、成長マスク14としてSiO2 膜やSiN膜が用いられても、p型GaN層17の成長時に、そのSiが脱離して成長層に取り込まれる問題が本質的に存在しない。また、レジストによる汚染の問題も存在しない。
 なお、上記のGaN系半導体層の成長を1000℃程度の成長温度で行うときは、一般に、Gaの原料の供給量を大幅に増やす(例えば、100μmol/min以上)必要がある。
 上記のGaN系半導体層の成長原料は、例えば、Gaの原料としてはトリメチルガリウム((CH3 3 Ga、TMG)、Alの原料としてはトリメチルアルミニウム((CH3 3 Al、TMA)、Inの原料としてはトリメチルインジウム((CH3 3 In、TMI)を、Nの原料としてはNH3 を用いる。ドーパントについては、n型ドーパントとしては例えばシラン(SiH4 )を、p型ドーパントとしては例えばビス=メチルシクロペンタジエニルマグネシウム((CH3 5 4 2 Mg)あるいはビス=シクロペンタジエニルマグネシウム((C5 5 2 Mg)を用いる。
 また、上記のGaN系半導体層の成長時のキャリアガス雰囲気としては、n型GaN層12およびn型GaN層15はN2 とH2 との混合ガス、活性層16はN2 ガス雰囲気、p型GaN層17はN2 とH2 との混合ガスを用いる。この場合、活性層16の成長ではキャリアガス雰囲気をN2 雰囲気としており、キャリアガス雰囲気にH2 が含まれないので、Inが脱離するのを抑えることができ、活性層16の劣化を防止することができる。また、p型GaN層17の成長時にはキャリアガス雰囲気をN2 とH2 との混合ガス雰囲気としているので、これらのp型層を良好な結晶性で成長させることができる。
 次に、上述のようにしてGaN系半導体層を成長させたサファイア基板11をMOCVD装置から取り出す。
 次に、リソグラフィーにより、六角錐形状のn型GaN層15と別の部位のn側電極形成領域を除いた領域のp型GaN層17の表面を覆うレジストパターン(図示せず)を形成する。
 次に、このレジストパターンをマスクとして例えばRIE法によりp型GaN層17および活性層16をエッチングして開口部18を形成し、この開口部18にn型GaN層12を露出させる。この後、レジストパターンを除去する。
 次に、基板全面に例えば真空蒸着法によりTi膜、Pt膜およびAu膜を順次形成した後、その上にリソグラフィーにより所定形状のレジストパターンを形成し、このレジストパターンをマスクとしてTi膜、Pt膜およびAu膜をエッチングする。これによって、p型GaN層17および活性層16の開口18を通じてn型GaN層12にコンタクトしたTi/Pt/Au構造のn側電極19が形成される。
 次に、同様なプロセスで、六角錐形状のn型GaN層15の上に成長した活性層16およびp型GaN層17の頂点を含む領域に、例えばNi/Pt/Au構造のp側電極20を形成する。
 この後、上述のようにして発光ダイオード構造が形成された基板をRIEによるエッチングやダイサーなどによりチップ化する。チップ化されたGaN系発光ダイオードを図6に示す。図7に完成状態のGaN系発光ダイオードの断面図を示す。
 このようにして製造されたGaN系発光ダイオードのp側電極20とn側電極19との間に電流を流して駆動したところ、活性層16のIn組成に応じて発光波長380〜620nmの範囲で、サファイア基板11を通した発光を確認することができた。
 また、このGaN系発光ダイオードの電流−光特性を図8に示す。図8には、比較のために、六角錐形状のn型GaN層を形成しないでGaN系半導体層を成長させることにより素子構造を形成する従来の通常のGaN系発光ダイオードの電流−光特性も併せて示す。図8から明らかなように、この第1の実施形態によるGaN系発光ダイオードは、従来のGaN系発光ダイオードと比べて、発光効率が約2〜3倍に増加している。これは、素子構造を六角錐形状にしたことにより活性層16からの発光を外部に効率よく取り出すことができることに加えて、成長マスク14からのSiの脱離によりp型化が阻害される問題がないことにより、p型GaN層17の低比抵抗化を図ることができたことによるものと考えられる。
 図9、図10および図11は、六角錐形状に成長したp型GaN層17の大きさを約12μmとし、p側電極20の大きさを2〜12μmの範囲で2μm刻みに変えたGaN系発光ダイオードの発光特性を調べた結果を示す。ここで、図9は電流−電圧特性、図10は電流−光出力特性、図11は電極サイズと発光効率との関係を示す。図9〜図11より、発光特性の観点からの、p側電極20の最適なサイズは6μm程度以下、言い換えると六角錐形状のn型GaN層15のサイズの50%以下であることが分かる。したがって、この実験データより、p側電極20のサイズを六角錐形状のp型GaN層17のサイズの50%以下、面積比で25%以下にすれば、発光効率が極大になる。更に、図11より、p側電極20のサイズを六角錐形状のp型GaN層17のサイズの約33%以下、面積比で約11%以下にすれば、発光効率をより高くすることができる。
 このようにp側電極20のサイズを六角錐形状のp型GaN層17のサイズの50%以下にすることにより発光効率が高くなる理由は、次のように考えることができる。すなわち、図12Aはp型GaN層17の成長直後の様子を示すが、この図から分かるように、六角錐形状のp型GaN層17の下部にピット21が存在し、その近傍に異常成長部22が形成されている。この異常成長部22の上にp側電極20が形成されると、その接触特性が悪くなり、ひいては発光効率の低下をもたらす。そこで、図12Bに示すように、p側電極20のサイズを六角錐形状のp型GaN層17のサイズの50%以下にすると、p側電極20がこの異常成長部22にかからないようにすることができる。
 以上のように、この第1の実施形態によれば、SiO2 からなる成長マスク14の開口部13におけるn型GaN層12上に六角錐形状のn型GaN層15を選択成長させてから成長マスク14をエッチング除去し、その後に活性層16およびp型GaN層17を成長させるようにしていることにより、p型GaN層17の成長時に成長マスク14からSiが脱離して成長層に取り込まれる問題が存在しない。このため、十分にMgがドープされた低比抵抗のp型GaN層17を得ることができ、ひいてはGaN系発光ダイオードの発光効率の向上を図ることができる。また、p側電極20のサイズを六角錐形状のp型GaN層17のサイズの50%以下にすることにより、GaN系発光ダイオードの発光効率を極大化することができ、発光効率の大幅な向上を図ることができる。
 更に、n側電極19の形成のためにp型GaN層17および活性層16にRIEのようなドライエッチングにより開口部18を形成したり、集積型半導体発光装置を製造する場合に素子間を分離するためにp型GaN層17および活性層16をRIEのようなドライエッチングによりエッチングしたりすると、その部分の活性層16に損傷が発生するのを避けることが難しいが、この損傷が発生する部分は実際に発光が起きる部分(p側電極20とその近傍の2〜5μmの範囲)から十分に離れているため、発光特性に何ら悪影響を及ぼさない。
 次に、この発明の第2の実施形態によるGaN系発光ダイオードについて説明する。
 この第2の実施形態においては、図13に示すように、p側電極20を、六角錐形状のp型GaN層17の頂点の近傍には形成せず、その中腹部にのみ形成する。より具体的には、p側電極20のサイズを六角錐形状のp型GaN層17のサイズの50%以下にし、かつ頂点近傍にはp側電極20が形成されないようにする。これは、原子間力顕微鏡(AFM)による観測結果によれば、六角錐形状のp型GaN層17の頂点の近傍の部分の結晶性は他の部分に比べて悪いことから、この結晶性の悪い頂点の近傍を避けてp側電極20を形成するとともに、第1の実施形態で述べたようにp側電極20のサイズを六角錐形状のp型GaN層17のサイズの50%以下にすることにより、異常成長部22にp側電極20がかからないようにすることができるからである。
 この第2の実施形態によれば、第1の実施形態と同様な利点を得ることができるほか、p側電極20のサイズを六角錐形状のp型GaN層17のサイズの50%以下にし、かつ頂点近傍にはp側電極20が形成されないようにしていることにより、GaN系発光ダイオードの発光効率のより一層の向上を図ることができる。
 次に、この発明の第3の実施形態によるGaN系発光ダイオードについて説明する。
 この第3の実施形態においては、第1の実施形態と同様に工程を進めてp型GaN層17まで成長させた後、p型GaN層17上にp側電極20を形成する。次に、サファイア基板11の裏面側から例えばエキシマーレーザなどによるレーザビームを照射することにより、サファイア基板11から、n型GaN層12から上の部分を剥離する。次に、このようにして剥離されたn型GaN層12の裏面をエッチングなどにより平坦化した後、図14に示すように、n型GaN層12の裏面にn側電極19を形成する。このn側電極19は例えばITOなどからなる透明電極としてもよく、この場合は六角錐形状の部分に対応する部分を含むn型GaN層12の裏面の広い面積にわたってn側電極19を形成することができる。また、このn側電極19をTi/Pt/Au構造の金属積層膜により形成する場合には、n型GaN層12を通して外部に光が放射されるようにするため、図15に示すように、六角錐形状の部分に対応する部分におけるn側電極19に開口部19aを設ける。
 この第3の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
 次に、この発明の第4の実施形態による画像表示装置について説明する。この画像表示装置を図16に示す。
 図16に示すように、この画像表示装置においては、サファイア基板11の面内の互いに直交するx方向およびy方向にGaN系発光ダイオードが規則的に配列され、GaN系発光ダイオードの二次元アレイが形成されている。各GaN系発光ダイオードの構造は、例えば第1の実施形態と同様である。
 y方向には、赤色(R)発光用のGaN系発光ダイオード、緑色(G)発光用のGaN系発光ダイオードおよび青色(B)発光用のGaN系発光ダイオードが隣接して配列され、これらの3つのGaN系発光ダイオードにより1画素が形成されている。x方向に配列された赤色発光用のGaN系発光ダイオードのp側電極20同士は配線23により互いに接続され、同様に、x方向に配列された緑色発光用のGaN系発光ダイオードのp側電極20同士は配線24により互いに接続され、x方向に配列された青色発光用のGaN系発光ダイオードのp側電極20同士は配線25により互いに接続されている。一方、n側電極19はy方向に延在しており、y方向に配列されたGaN系発光ダイオードの共通電極となっている。
 このように構成された単純マトリクス方式の画像表示装置においては、表示すべき画像の信号に応じて配線23〜25とn側電極19とを選択し、選択された画素の選択されたGaN系発光ダイオードに電流を流して駆動し、発光を起こさせることにより、画像を表示することができる。
 この第4の実施形態によれば、各GaN系発光ダイオードが第1の実施形態によるGaN系発光ダイオードと同様な構成を有することにより発光効率が高いため、高輝度のフルカラー画像表示装置を実現することができる。
 次に、この発明の第5の実施形態による照明装置について説明する。この照明装置は図16に示す画像表示装置と同様な構成を有する。
 この照明装置においては、照明光の色に応じて配線23〜25とn側電極19とを選択し、選択された画素の選択されたGaN系発光ダイオードに電流を流して駆動し、発光を起こさせることにより、照明光を発生させることができる。
 この第5の実施形態によれば、各GaN系発光ダイオードが第1の実施形態によるGaN系発光ダイオードと同様な構成を有することにより発光効率が高いため、高輝度の照明装置を実現することができる。
 図17〜図22はこの発明の第6の実施形態によるGaN系発光ダイオードの製造方法を工程順に示し、各図のAは斜視図、Bは断面図である。また、図23はこのGaN系発光ダイオードの完成状態を示す断面図である。
 この第6の実施形態においては、第1の実施形態と同様にして、図17に示すように、開口部13を有する成長マスク14まで形成する。
 次に、図18に示すように、第1の実施形態と同様に、開口部13におけるn型GaN層12上にn型GaN層15を六角錐形状に成長させるが、この場合、この六角錐が閉じる前にn型GaN層15の成長を止め、六角錐台形状とする。この六角錐台形状のn型GaN層15においては、その6つの側面はS面からなり、上面はC面からなる。この六角錐台形状のn型GaN層15の大きさは、必要に応じて決められるが、例えば10μm程度であり、その高さは例えば5〜10μm程度である。
 次に、図19に示すように、第1の実施形態と同様にして、成長マスク14をエッチング除去する。このようにして、n型GaN層12上に六角錐台形状のn型GaN層15が形成されたGaN加工基板が得られる。
 次に、このGaN加工基板をMOCVD装置の反応管に入れ、第1の実施形態と同様に、表面の清浄化に続いて、図20に示すように、このGaN加工基板上に、例えばInGaN系の活性層16およびp型不純物として例えばMgがドープされたp型GaN層17を、好適には10μm/hより遅い成長速度で順次成長させる。これによって、六角錐台形状のn型GaN層15とその上面および傾斜結晶面に成長した活性層16およびp型GaN層17とにより、ダブルヘテロ構造の発光ダイオード構造が形成される。
 ここで重要なことは、第1の実施形態と同様に、活性層16およびp型GaN層17の成長時には、成長マスク14が存在しないことである。このため、成長マスク14としてSiO2 膜が用いられても、p型GaN層17の成長時に、そのSiが脱離して成長層に取り込まれる問題が本質的に存在しない。また、レジストによる汚染の問題が存在しないことも同様である。
 次に、上述のようにしてGaN系半導体層を成長させたサファイア基板11をMOCVD装置から取り出す。
 次に、図21に示すように、第1の実施形態と同様にして、p型GaN層17および活性層16に開口部18を形成し、この開口部18にn型GaN層12を露出させ、この開口18を通じてn型GaN層12にコンタクトしたn側電極19を形成する。
 次に、同様にして、六角錐台形状の上面のn型GaN層15の上に成長した活性層16およびp型GaN層17の上面に、例えばNi/Pt/Au構造のp側電極20を形成する。ここで、このp側電極20は、好適には、六角錐台の上面と側面との間の角部の上を避けるように形成する。これは、この角部の近傍の活性層16およびp型GaN層17の結晶性は他の部分に比べて悪いことが多いためである。
 この後、上述のようにして発光ダイオード構造が形成された基板をRIEによるエッチングやダイサーなどによりチップ化する。チップ化されたGaN系発光ダイオードを図22に示す。図23に完成状態のGaN系発光ダイオードの断面図を示す。
 上記以外のことは、第1の実施形態と同様である。
 活性層16およびp型GaN層17の成長直後のGaN加工基板の表面を撮影した走査型電子顕微鏡(SEM)写真を図24に示す。比較のため、図25に、従来の製造方法によるGaN加工基板の表面を撮影したSEM写真を示す。図24より、成長マスクの除去後の成長では、ピットが埋められて平坦性が向上し、極めて良好な成長層が得られていることが分かる。
 このようにして製造されたGaN系発光ダイオードのp側電極20とn側電極19との間に電流を流して駆動したところ、活性層16のIn組成に応じて発光波長380〜620nmの範囲で、サファイア基板11を通した発光を確認することができた。
 この第6の実施形態によれば、第1の実施形態と同様に、SiO2 からなる成長マスク14の開口部13におけるn型GaN層12上に六角錐台形状のn型GaN層15を選択成長させてから成長マスク14をエッチング除去し、その後に活性層16およびp型GaN層17を成長させるようにしていることにより、p型GaN層17の成長時に成長マスク14からSiが脱離して成長層に取り込まれる問題が根本的に解消される。このため、十分にMgがドープされた低比抵抗のp型GaN層17を得ることができ、ひいてはGaN系発光ダイオードの発光効率の向上を図ることができる。
 また、六角錐台形状のn型GaN層15のC面からなる上面に成長する活性層16およびp型GaN層17の結晶性は非常に良好であることに加えて、このp型GaN層17のC面からなる上面に周辺の角部から離してp側電極20を形成しているので、結晶性が非常に良好な活性層16からのみ発光を起こさせることができる。このため、高い発光効率を得ることができる。
 更に、n側電極19の形成のためにp型GaN層17および活性層16にRIEのようなドライエッチングにより開口部18を形成したり、集積型半導体発光装置を製造する場合に素子間を分離するためにp型GaN層17および活性層16をRIEのようなドライエッチングによりエッチングしたりすると、その部分の活性層16に損傷が発生するのを避けることが難しいが、この損傷が発生する部分は実際に発光が起きる部分(p側電極20とその近傍の2〜5μmの範囲)から十分に離れているため、発光特性に何ら悪影響を及ぼさない。
 また、六角錐台形状のn型GaN層15の段差の高さをある程度取ることにより、その上面の活性層16から発生した光を六角錐台の側面で下方に反射させることができ、光の取り出し効率を高くすることができ、発光効率を高くすることができる。更に、p側電極20としてNi/Pt/Au構造のものを用いる代わりに、反射率の高い金属膜、例えば銀(Ag)膜などを用いることにより、六角錐台形状のp型GaN層17の上面での反射率を高くすることができ、光の取り出し効率を高くすることができ、発光効率を高くすることができる。
 次に、この発明の第7の実施形態によるGaN系発光ダイオードについて説明する。
 この第7の実施形態においては、第6の実施形態と同様に工程を進めてp型GaN層17まで成長させた後、p型GaN層17の上面にp側電極20を形成する。次に、サファイア基板11の裏面側から例えばエキシマーレーザなどによるレーザビームを照射することにより、サファイア基板11から、n型GaN層12から上の部分を剥離して分離する。次に、このようにして剥離されたn型GaN層12の裏面をエッチングなどにより平坦化した後、図26に示すように、n型GaN層12の裏面にn側電極19を形成する。このn側電極19は例えばITOなどからなる透明電極としてもよく、この場合は六角錐形状の部分に対応する部分を含むn型GaN層12の裏面の広い面積にわたってn側電極19を形成することができる。また、このn側電極19をTi/Pt/Au構造の金属積層膜により形成する場合には、n型GaN層12を通して外部に光が放射されるようにするため、図15に示すように、六角錐形状の部分に対応する部分におけるn側電極19に開口部19aを設ける。
 この第7の実施形態によれば、第1の実施形態と同様な利点を得ることができる。
 次に、この発明の第8の実施形態による画像表示装置について説明する。
 この画像表示装置においては、第4の実施形態による画像表示装置におけるGaN系発光ダイオードの代わりに、第6の実施形態によるGaN系発光ダイオードを用いる。その他のことは第4の実施形態と同様である。
 この第8の実施形態によれば、第4の実施形態および第6の実施形態と同様な利点を得ることができる。
 次に、この発明の第9の実施形態による照明装置について説明する。
 この照明装置においては、第5の実施形態による照明装置におけるGaN系発光ダイオードの代わりに、第6の実施形態によるGaN系発光ダイオードを用いる。その他のことは第5の実施形態と同様である。
 この第9の実施形態によれば、第5の実施形態および第6の実施形態と同様な利点を得ることができる。
 以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
 例えば、上述の第1〜第9の実施形態において挙げた数値、材料、構造、形状、基板、原料、プロセスなどはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、材料、構造、形状、基板、原料、プロセスなどを用いてもよい。
 具体的には、例えば、上述の第1〜第9の実施形態において、活性層16の特性を向上させるために、その近傍に光閉じ込め特性に優れたAlGaN層を設けたり、In組成の小さいInGaN層などを設けてもよい。また、必要に応じて、いわゆるボウイング(bowing) によるバンドギャップの縮小効果を得るために、InGaNにAlを加えてAlGaInNとしてもよい。更に、必要に応じて、活性層16とn型GaN層15との間や活性層16とp型GaN層17との間に光導波層を設けてもよい。
 また、上述の第1〜第9の実施形態においては、サファイア基板を用いているが、必要に応じて、すでに述べたSiC基板、Si基板などの他の基板を用いてもよい。更に、ELO(Epitaxial Lateral Overgrowth)やペンデオなどの横方向結晶成長技術を利用して得られる低転位密度のGaN基板を用いてもよい。
 更に、上述の第1〜第9の実施形態において、p側電極20の材料として例えばAuやAgなどを用いるとともに、p型GaN層17とp側電極20との間に活性層16で発生した光の侵入長以下の厚さを有し、Ni、Pd、Co、Sbなどからなるコンタクト金属層を形成してもよい。このようにすることにより、コンタクト金属層による反射増強効果で、GaN系発光ダイオードの発光効率のより一層の向上を図ることができる。
この発明の第1の実施形態によるGaN系発光ダイオードの製造方法を説明するための斜視図および断面図である。 この発明の第1の実施形態によるGaN系発光ダイオードの製造方法を説明するための斜視図および断面図である。 この発明の第1の実施形態によるGaN系発光ダイオードの製造方法を説明するための斜視図および断面図である。 この発明の第1の実施形態によるGaN系発光ダイオードの製造方法を説明するための斜視図および断面図である。 この発明の第1の実施形態によるGaN系発光ダイオードの製造方法を説明するための斜視図および断面図である。 この発明の第1の実施形態によるGaN系発光ダイオードの製造方法を説明するための斜視図および断面図である。 この発明の第1の実施形態によるGaN系発光ダイオードの断面図である。 この発明の第1の実施形態によるGaN系発光ダイオードの電流−光特性を示す略線図である。 この発明の第1の実施形態によるGaN系発光ダイオードの電流−電圧特性をp側電極のサイズをパラメータにして示す略線図である。 この発明の第1の実施形態によるGaN系発光ダイオードの電流−光特性をp側電極のサイズをパラメータにして示す略線図である。 この発明の第1の実施形態によるGaN系発光ダイオードのp側電極のサイズと発光効率との関係を示す略線図である。 この発明の第1の実施形態によるGaN系発光ダイオードにおいてp側電極のサイズを小さくする理由を説明するための略線図である。 この発明の第2の実施形態によるGaN系発光ダイオードを示す断面図である。 この発明の第3の実施形態によるGaN系発光ダイオードを示す断面図である。 この発明の第3の実施形態によるGaN系発光ダイオードをn側電極から見た斜視図である。 この発明の第4の実施形態による画像表示装置を示す斜視図である。 この発明の第6の実施形態によるGaN系発光ダイオードの製造方法を説明するための斜視図および断面図である。 この発明の第6の実施形態によるGaN系発光ダイオードの製造方法を説明するための斜視図および断面図である。 この発明の第6の実施形態によるGaN系発光ダイオードの製造方法を説明するための斜視図および断面図である。 この発明の第6の実施形態によるGaN系発光ダイオードの製造方法を説明するための斜視図および断面図である。 この発明の第6の実施形態によるGaN系発光ダイオードの製造方法を説明するための斜視図および断面図である。 この発明の第6の実施形態によるGaN系発光ダイオードの製造方法を説明するための斜視図および断面図である。 この発明の第6の実施形態によるGaN系発光ダイオードの断面図である。 この発明の第6の実施形態によるGaN系発光ダイオードの製造方法において発光素子構造を形成した直後のGaN加工基板の表面の状態を示す図面代用写真である。 従来のGaN系発光ダイオードの製造方法において発光素子構造を形成した直後のGaN加工基板の表面の状態を示す図面代用写真である。 この発明の第7の実施形態によるGaN系発光ダイオードの断面図である。
符号の説明
 11…サファイア基板、12…n型GaN層、13…開口部、14…成長マスク、15…n型GaN層、16…活性層、17…p型GaN層、18…開口部、19…n側電極、20…p側電極、23、24、25…配線

Claims (28)

  1.  基板上に第1導電型の第1の半導体層を成長させる工程と、
     上記第1の半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
     上記成長マスクの上記開口部における上記第1の半導体層上に第1導電型の第2の半導体層を選択成長させる工程と、
     上記成長マスクを除去する工程と、
     上記第2の半導体層上に、少なくとも活性層および第2導電型の第3の半導体層を順次成長させる工程とを有する
     ことを特徴とする半導体発光素子の製造方法。
  2.  上記成長マスクは酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜またはそれらの積層膜からなる
     ことを特徴とする請求項1記載の半導体発光素子の製造方法。
  3.  上記第2の半導体層は上記基板の主面に対して傾斜した傾斜結晶面を有する結晶層である
     ことを特徴とする請求項1記載の半導体発光素子の製造方法。
  4.  上記結晶層はウルツ鉱型の結晶構造を有する
     ことを特徴とする請求項3記載の半導体発光素子の製造方法。
  5.  上記結晶層は窒化物系III−V族化合物半導体からなる
     ことを特徴とする請求項3記載の半導体発光素子の製造方法。
  6.  上記第1の半導体層、上記第2の半導体層、上記活性層および上記第3の半導体層は窒化物系III−V族化合物半導体からなる
     ことを特徴とする請求項1記載の半導体発光素子の製造方法。
  7.  上記傾斜結晶面はS面である
     ことを特徴とする請求項4記載の半導体発光素子の製造方法。
  8.  上記活性層および上記第3の半導体層を含む成長層の厚さの少なくとも90%以上を10μm/h以上の成長速度で成長させる
     ことを特徴とする請求項7記載の半導体発光素子の製造方法。
  9.  上記結晶層はS面を上記傾斜結晶面とする六角錐状の形状を有する
     ことを特徴とする請求項4記載の半導体発光素子の製造方法。
  10.  上記第2の半導体層上の上記第3の半導体層の主としてS面上に第2導電型側の電極を形成する工程を有する
     ことを特徴とする請求項9記載の半導体発光素子の製造方法。
  11.  上記結晶層はS面を上記傾斜結晶面とし、上面をC面とする六角錐台状の形状を有する
     ことを特徴とする請求項4記載の半導体発光素子の製造方法。
  12.  上記第2の半導体層上の上記第3の半導体層のC面上に第2導電型側の電極を形成する工程を有する
     ことを特徴とする請求項11記載の半導体発光素子の製造方法。
  13.  上記基板の主面はC面である
     ことを特徴とする請求項1記載の半導体発光素子の製造方法。
  14.  上記第2の半導体層を上記成長マスクの上記開口部よりも横方向に広がるように選択成長させる
     ことを特徴とする請求項1記載の半導体発光素子の製造方法。
  15.  上記成長マスクを除去した後、上記活性層を成長させる前に、上記第2の半導体層上に、第1導電型の第4の半導体層を成長させる
     ことを特徴とする請求項1記載の半導体発光素子の製造方法。
  16.  一主面にこの主面に対して傾斜した傾斜結晶面を有する凸形状の結晶部を有する第1導電型の半導体層と、
     少なくとも上記結晶部の上記傾斜結晶面上に順次積層された、少なくとも活性層および第2導電型の半導体層と、
     上記第1導電型の半導体層と電気的に接続された第1の電極と、
     上記結晶部上の上記第2導電型の半導体層上に設けられ、上記第2導電型の半導体層と電気的に接続された第2の電極とを有する半導体発光素子であって、
     上記第2の電極の大きさが、上記活性層および上記第2導電型の半導体層が積層された上記結晶部の大きさの50%以下である
     ことを特徴とする半導体発光素子。
  17.  上記結晶部はウルツ鉱型の結晶構造を有する
     ことを特徴とする請求項16記載の半導体発光素子。
  18.  上記結晶部は窒化物系III−V族化合物半導体からなる
     ことを特徴とする請求項16記載の半導体発光素子。
  19.  上記第1導電型の半導体層、上記活性層および上記第2導電型の半導体層は窒化物系III−V族化合物半導体からなる
     ことを特徴とする請求項16記載の半導体発光素子。
  20.  上記傾斜結晶面はS面である
     ことを特徴とする請求項16記載の半導体発光素子。
  21.  上記結晶部はS面を上記傾斜結晶面とする六角錐状の形状を有する
     ことを特徴とする請求項16記載の半導体発光素子。
  22.  上記結晶部はS面を上記傾斜結晶面とし、上面をC面とする六角錐台状の形状を有する
     ことを特徴とする請求項16記載の半導体発光素子。
  23.  基板上に第1導電型の第1の半導体層を成長させる工程と、
     上記第1の半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
     上記成長マスクの上記開口部における上記第1の半導体層上に第1導電型の第2の半導体層を選択成長させる工程と、
     上記成長マスクを除去する工程と、
     上記第2の半導体層上に、少なくとも活性層および第2導電型の第3の半導体層を順次成長させる工程とを有する
     ことを特徴とする集積型半導体発光装置の製造方法。
  24.  一主面にこの主面に対して傾斜した傾斜結晶面を有する凸形状の結晶部を有する第1導電型の半導体層と、
     少なくとも上記結晶部の上記傾斜結晶面上に順次積層された、少なくとも活性層および第2導電型の半導体層と、
     上記第1導電型の半導体層と電気的に接続された第1の電極と、
     上記結晶部上の上記第2導電型の半導体層上に設けられ、上記第2導電型の半導体層と電気的に接続された第2の電極とを有する複数の半導体発光素子が集積された集積型半導体発光装置であって、
     上記第2の電極の大きさが、上記活性層および上記第2導電型の半導体層が積層された上記結晶部の大きさの50%以下である
     ことを特徴とする集積型半導体発光装置。
  25.  基板上に第1導電型の第1の半導体層を成長させる工程と、
     上記第1の半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
     上記成長マスクの上記開口部における上記第1の半導体層上に第1導電型の第2の半導体層を選択成長させる工程と、
     上記成長マスクを除去する工程と、
     上記第2の半導体層上に、少なくとも活性層および第2導電型の第3の半導体層を順次成長させる工程とを有する
     ことを特徴とする画像表示装置の製造方法。
  26.  一主面にこの主面に対して傾斜した傾斜結晶面を有する凸形状の結晶部を有する第1導電型の半導体層と、
     少なくとも上記結晶部の上記傾斜結晶面上に順次積層された、少なくとも活性層および第2導電型の半導体層と、
     上記第1導電型の半導体層と電気的に接続された第1の電極と、
     上記結晶部上の上記第2導電型の半導体層上に設けられ、上記第2導電型の半導体層と電気的に接続された第2の電極とを有する画像表示装置であって、
     上記第2の電極の大きさが、上記活性層および上記第2導電型の半導体層が積層された上記結晶部の大きさの50%以下である
     ことを特徴とする画像表示装置。
  27.  基板上に第1導電型の第1の半導体層を成長させる工程と、
     上記第1の半導体層上に、所定部分に開口部を有する成長マスクを形成する工程と、
     上記成長マスクの上記開口部における上記第1の半導体層上に第1導電型の第2の半導体層を選択成長させる工程と、
     上記成長マスクを除去する工程と、
     上記第2の半導体層上に、少なくとも活性層および第2導電型の第3の半導体層を順次成長させる工程とを有する
     ことを特徴とする照明装置の製造方法。
  28.  一主面にこの主面に対して傾斜した傾斜結晶面を有する凸形状の結晶部を有する第1導電型の半導体層と、
     少なくとも上記結晶部の上記傾斜結晶面上に順次積層された、少なくとも活性層および第2導電型の半導体層と、
     上記第1導電型の半導体層と電気的に接続された第1の電極と、
     上記結晶部上の上記第2導電型の半導体層上に設けられ、上記第2導電型の半導体層と電気的に接続された第2の電極とを有する照明装置であって、
     上記第2の電極の大きさが、上記活性層および上記第2導電型の半導体層が積層された上記結晶部の大きさの50%以下である
     ことを特徴とする照明装置。
JP2003295786A 2002-09-06 2003-08-20 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置 Pending JP2004119964A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003295786A JP2004119964A (ja) 2002-09-06 2003-08-20 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002261407 2002-09-06
JP2003295786A JP2004119964A (ja) 2002-09-06 2003-08-20 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置

Publications (1)

Publication Number Publication Date
JP2004119964A true JP2004119964A (ja) 2004-04-15

Family

ID=32301495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003295786A Pending JP2004119964A (ja) 2002-09-06 2003-08-20 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置

Country Status (1)

Country Link
JP (1) JP2004119964A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258257A (ja) * 2006-03-20 2007-10-04 Nippon Telegr & Teleph Corp <Ntt> 半導体発光素子
KR100857410B1 (ko) 2007-03-08 2008-09-08 전북대학교산학협력단 백색 엘이디의 제조방법
US8399876B2 (en) 2010-05-31 2013-03-19 Samsung Electronics Co., Ltd. Semiconductor dies, light-emitting devices, methods of manufacturing and methods of generating multi-wavelength light
JP2020136554A (ja) * 2019-02-22 2020-08-31 日亜化学工業株式会社 発光素子の製造方法
US11005004B2 (en) 2017-10-20 2021-05-11 Korea Advanced Institute Of Science And Technology Micro light emitting diode (LED) structure, method for manufacturing the same and display including the same
JP2021530114A (ja) * 2018-07-06 2021-11-04 プレッシー・セミコンダクターズ・リミテッドPlessey Semiconductors Limited モノリシックledアレイおよびその前駆体

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000004615A1 (en) * 1998-07-14 2000-01-27 Fujitsu Limited Semiconductor laser, semiconductor device, and method for manufacturing the same
JP2002100804A (ja) * 2000-07-18 2002-04-05 Sony Corp 半導体発光素子及び半導体発光装置
JP2002100805A (ja) * 2000-07-18 2002-04-05 Sony Corp 半導体発光素子および半導体発光素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000004615A1 (en) * 1998-07-14 2000-01-27 Fujitsu Limited Semiconductor laser, semiconductor device, and method for manufacturing the same
JP2002100804A (ja) * 2000-07-18 2002-04-05 Sony Corp 半導体発光素子及び半導体発光装置
JP2002100805A (ja) * 2000-07-18 2002-04-05 Sony Corp 半導体発光素子および半導体発光素子の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007258257A (ja) * 2006-03-20 2007-10-04 Nippon Telegr & Teleph Corp <Ntt> 半導体発光素子
KR100857410B1 (ko) 2007-03-08 2008-09-08 전북대학교산학협력단 백색 엘이디의 제조방법
US8399876B2 (en) 2010-05-31 2013-03-19 Samsung Electronics Co., Ltd. Semiconductor dies, light-emitting devices, methods of manufacturing and methods of generating multi-wavelength light
US11005004B2 (en) 2017-10-20 2021-05-11 Korea Advanced Institute Of Science And Technology Micro light emitting diode (LED) structure, method for manufacturing the same and display including the same
JP2021530114A (ja) * 2018-07-06 2021-11-04 プレッシー・セミコンダクターズ・リミテッドPlessey Semiconductors Limited モノリシックledアレイおよびその前駆体
US11605669B2 (en) 2018-07-06 2023-03-14 Plessey Semiconductors Limited Monolithic LED array and a precursor thereto
JP2020136554A (ja) * 2019-02-22 2020-08-31 日亜化学工業株式会社 発光素子の製造方法
JP7182057B2 (ja) 2019-02-22 2022-12-02 日亜化学工業株式会社 発光素子の製造方法

Similar Documents

Publication Publication Date Title
JP4016985B2 (ja) 半導体発光素子およびその製造方法、集積型半導体発光装置およびその製造方法、画像表示装置およびその製造方法ならびに照明装置およびその製造方法
US7002182B2 (en) Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
US7250320B2 (en) Semiconductor light emitting element, manufacturing method thereof, integrated semiconductor light emitting device, manufacturing method thereof, image display device, manufacturing method thereof, illuminating device and manufacturing method thereof
JP3815335B2 (ja) 半導体発光素子及びその製造方法
JP5532930B2 (ja) エピタキシャル成長用基板、GaN系半導体膜の製造方法、GaN系半導体膜、GaN系半導体発光素子の製造方法およびGaN系半導体発光素子
JP5082278B2 (ja) 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系iii−v族化合物半導体の成長方法
JP5246213B2 (ja) Iii族窒化物半導体発光素子の製造方法
JP5187610B2 (ja) 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法
US8765509B2 (en) Method for producing group III nitride semiconductor light-emitting device
EP2164115A1 (en) Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
JP2001313259A (ja) Iii族窒化物系化合物半導体基板の製造方法及び半導体素子
JP2002100805A (ja) 半導体発光素子および半導体発光素子の製造方法
JP2008199016A (ja) 発光素子のエピタキシャル構造
JP2009283620A (ja) Iii族窒化物半導体発光素子及びその製造方法、並びにランプ
JP2005142415A (ja) GaN系III−V族化合物半導体層の選択成長方法、半導体発光素子の製造方法および画像表示装置の製造方法
JP2004119964A (ja) 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置
JP2002246646A (ja) 半導体素子およびその製造方法ならびに半導体基板の製造方法
JP4548117B2 (ja) 半導体発光素子の製造方法、集積型半導体発光装置の製造方法、画像表示装置の製造方法および照明装置の製造方法
JP2005252086A (ja) 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置
JP2008028385A (ja) 低欠陥の半導体基板、半導体発光素子、およびそれらの製造方法
JP5094493B2 (ja) Iii族窒化物半導体発光素子、iii族窒化物半導体発光素子の製造方法、及びランプ
JP2003218468A (ja) 半導体レーザ素子及びその製造方法
JP2006054381A (ja) 半導体発光素子の製造方法、半導体発光素子、集積型半導体発光装置の製造方法、集積型半導体発光装置、画像表示装置の製造方法、画像表示装置、照明装置の製造方法および照明装置
JP2006156802A (ja) Iii族窒化物半導体素子

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20041224

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060518

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100302

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100430

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100921