JP2020123607A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020123607A
JP2020123607A JP2019012905A JP2019012905A JP2020123607A JP 2020123607 A JP2020123607 A JP 2020123607A JP 2019012905 A JP2019012905 A JP 2019012905A JP 2019012905 A JP2019012905 A JP 2019012905A JP 2020123607 A JP2020123607 A JP 2020123607A
Authority
JP
Japan
Prior art keywords
region
trench
drift region
body region
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019012905A
Other languages
English (en)
Inventor
武寛 加藤
Takehiro Kato
武寛 加藤
泰 浦上
Yasushi Uragami
泰 浦上
成雅 副島
Shigemasa Soejima
成雅 副島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Priority to JP2019012905A priority Critical patent/JP2020123607A/ja
Publication of JP2020123607A publication Critical patent/JP2020123607A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 トレンチゲートを備える半導体装置において、チャネル抵抗を低減することができる技術を提供する。【解決手段】 半導体基板が、第1トレンチと第2トレンチの間に配置されたn型の上面領域及びp型のボディ領域、ならびにn型のドリフト領域を有している。ボディ領域の少なくとも一部が、バルクチャネル効果が発揮されるように構成されている。ボディ領域に含まれるp型不純物の深さ方向の濃度が、上面領域側からドリフト領域側に向けて増加するとともに、ドリフト領域側にピークを有している。ドリフト領域が、低濃度ドリフト領域と高濃度ドリフト領域を含む。高濃度ドリフト領域は、低濃度ドリフト領域とボディ領域の間に設けられており、第1トレンチと第2トレンチの間に配置されており、低濃度ドリフト領域よりもn型不純物の濃度が高い。【選択図】図1

Description

本明細書が開示する技術は、トレンチゲートを備える半導体装置に関する。
特許文献1には、トレンチゲートを備える半導体装置が開示されている。この半導体装置は、上面にトレンチが設けられた半導体基板と、トレンチ内に配置されたゲート絶縁膜及びゲート電極を有している。ゲート電極は、ゲート絶縁膜によって半導体基板から絶縁されている。この半導体装置では、半導体基板が、n型のソース領域と、p型のボディ領域と、n型のドリフト領域と、を有している。ソース領域は、半導体基板の上面に配置されており、ゲート絶縁膜に接している。ボディ領域は、上面領域の下側でゲート絶縁膜に接している。ドリフト領域は、ボディ領域の下側でゲート絶縁膜に接しており、ボディ領域によってソース領域から分離されている。
特許文献1の半導体装置がオンするときには、ゲート電極の電位をゲート閾値よりも高くする。すると、ゲート絶縁膜近傍のボディ領域にチャネルが形成される。チャネルを経由してソース領域からドリフト領域に電子が流れることにより、半導体装置がオン状態となる。
特開2015−159271号公報
特許文献1の半導体装置では、ゲート絶縁膜の近傍のみにチャネルが形成される。したがって、電子は、ボディ領域とゲート絶縁膜の界面近傍を流れる。ボディ領域とゲート絶縁膜の界面近傍を電子が流れる際に、電子が散乱される。例えば、ボディ領域とゲート絶縁膜の間の界面準位に捕捉された電荷によって電子が散乱される。また、ボディ領域とゲート絶縁膜の間の界面の粗さによって電子が散乱される。このように電子が散乱されることによって、チャネルを流れる電子の移動度が低下し、チャネル抵抗が高くなるという問題がある。本明細書は、トレンチゲートを備える半導体装置において、チャネル抵抗を低減することができる技術を提供する。
トレンチゲートを備える半導体装置では、2つの隣接するトレンチの間の間隔を狭くすることにより、半導体装置がオンするときに、ゲート絶縁膜の近傍のみならず、ゲート絶縁膜から離れた位置のボディ領域にもチャネルを形成することができる。すなわち、ボディ領域の幅を狭くすることにより、ボディ領域の広い範囲をチャネルとして機能させることができる。本明細書では、このようなチャネルをバルクチャネルといい、バルクチャネルが流れる現象をバルクチャネル効果という。バルクチャネルでは、ゲート絶縁膜から離れた位置でも電子が流れる。このため、電子は、ゲート絶縁膜とボディ領域の間の界面に起因する散乱の影響を受け難い。したがって、バルクチャネル効果を発揮させることにより、電子の移動度を向上させることができる。しかしながら、バルクチャネル効果を発揮させるためには、ボディ領域の濃度を比較的低くする必要がある。このため、半導体装置がオフのときに、ボディ領域とドリフト領域のpn接合からボディ領域内に伸びる空乏層がソース領域まで達するパンチスルーが問題となる。上記の事情に鑑みて、本明細書が開示する半導体装置は、以下の構成を有する。
本明細書が開示する半導体装置は、半導体基板と、第1トレンチと、第2トレンチと、ゲート絶縁膜と、ゲート電極と、を有している。前記第1トレンチは、前記半導体基板の上面に設けられている。前記第2トレンチは、前記半導体基板の前記上面に前記第1トレンチから間隔を空けて設けられている。前記ゲート絶縁膜は、前記第1トレンチの内面及び前記第2トレンチの内面を覆っている。前記ゲート電極は、前記第1トレンチ内及び前記第2トレンチ内に配置されており、前記ゲート絶縁膜によって前記半導体基板から絶縁されている。前記半導体基板が、上面領域と、ボディ領域と、ドリフト領域と、を有している。前記上面領域は、前記第1トレンチと前記第2トレンチの間に配置されているn型領域である。前記ボディ領域は、前記第1トレンチと前記第2トレンチの間に配置されており、前記上面領域の下側に設けられており、前記第1トレンチ内の前記ゲート絶縁膜に接する位置から前記第2トレンチ内の前記ゲート絶縁膜に接する位置まで伸びているp型領域である。前記ドリフト領域は、前記ボディ領域の下側に配置されており、前記ボディ領域によって前記上面領域から分離されているn型領域である。前記ボディ領域の少なくとも一部は、バルクチャネル効果が発揮されるように構成されている。前記ボディ領域に含まれるp型不純物の深さ方向の濃度分布が、前記上面領域側から前記ドリフト領域側に向けて増加する部分を有するとともに、前記ドリフト領域側にピークを有している。前記ドリフト領域が、低濃度ドリフト領域と、高濃度ドリフト領域と、を含んでいる。前記高濃度ドリフト領域は、前記第1トレンチと前記第2トレンチの間に配置されており、前記低濃度ドリフト領域と前記ボディ領域の間に設けられており、前記低濃度ドリフト領域よりもn型不純物の濃度が高い。
上記半導体装置では、前記ボディ領域の少なくとも一部が、バルクチャネル効果が発揮されるように構成されている。それに加え、上記半導体装置では、前記ボディ領域に含まれるp型不純物の深さ方向の濃度分布が、前記上面領域側から前記ドリフト領域側に向けて増加する部分を有するとともに、前記ドリフト領域側にピークを有している。このように、前記ボディ領域は、レトログレードと称される濃度分布を有している。このため、上記半導体装置がオフのときに、前記ボディ領域と前記ドリフト領域のpn接合から前記ボディ領域内に伸びる空乏層による前記ボディ領域の空乏化が抑えられ、パンチスルーが抑制されている。
前記ボディ領域がレトログレードな濃度分布を有していると、前記ボディ領域に含まれる前記p型不純物は、ピークから深さ方向に沿って裾を引くように広がって拡散している。このため、前記ボディ領域の前記濃度分布のうちのピークから前記ドリフト領域側に向けて広がる部分(本願明細書では、「裾引き部」という)によって、前記ボディ領域の前記深さ方向の厚みが大きくなる傾向にある。前記ボディ領域の厚みが大きくなると、チャネル抵抗を増大させてしまう。上記半導体装置の前記半導体基板には、前記高濃度ドリフト領域が設けられている。前記高濃度ドリフト領域が設けられていることにより、前記ボディ領域の前記裾引き部がn型に反転し、前記ボディ領域の前記裾引き部の厚みが抑えられる。このように、本願明細書が開示する半導体装置では、バルクチャネルを具現化したときの問題であるパンチスルーを抑えながら、低いチャネル抵抗を実現することができる。
本実施形態の半導体装置の要部断面図を模式的に示す。 本実施形態の半導体装置の半導体基板の深さ方向における濃度分布を示す。
図1に示す本実施形態の半導体装置1は、MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)である。半導体装置1は、半導体基板10を有している。本実施形態では、半導体基板10は、炭化珪素(SiC)により構成されている。半導体基板10の材料は、上記に限定されず、例えば、珪素(Si)や窒化ガリウム(GaN)といった各種の半導体材料であってもよい。以下では、半導体基板10の上面10aに平行な一方向(図1の左右方向)をx方向といい、上面10aに平行でx方向に直交する方向(図1の紙面に対して垂直な方向)をy方向といい、x方向とy方向の双方に直交する方向(半導体基板10の深さ方向)をz方向という。
図1に示すように、半導体基板10の上面10aには、複数のトレンチ22が設けられている。各トレンチ22は、y方向に長く伸びている。各トレンチ22は、x方向に間隔を空けて互いに平行に伸びている。各トレンチ22の内面は、ゲート絶縁膜24によって覆われている。各トレンチ22の内部には、ゲート電極26が配置されている。ゲート電極26は、ゲート絶縁膜24によって半導体基板10から絶縁されている。各ゲート電極26の上面は、層間絶縁膜28によって覆われている。図1の例に代えて、層間絶縁膜28は、ゲート電極26の上面を覆うとともに、トレンチ22の内部に収まるように設けられていても良い。以下では、説明の便宜上、図1において左側のトレンチ22を第1トレンチ22aといい、図1において右側のトレンチ22を第2トレンチ22bということがある。なお、図示されていないが、図1において、第1トレンチ22aの左側及び第2トレンチ22bの右側には、トレンチ22と同様のトレンチが複数形成されている。本実施形態では、各トレンチ22の間の間隔は100nm以下である。詳細には、図1に示すように、隣接する2つのトレンチ22の対向する側面の間の間隔Wが100nm以下である。
半導体基板10の上面10aには、ソース電極32が配置されている。ソース電極32は、層間絶縁膜28が設けられていない部分で半導体基板10の上面10aに接している。ソース電極32は、層間絶縁膜28によってゲート電極26から絶縁されている。半導体基板10の下面10bには、ドレイン電極34が配置されている。ドレイン電極34は、半導体基板10の下面10bの略全域に接している。
半導体基板10の内部には、複数のソース領域11、ボディコンタクト領域12、ボディ領域13、ドリフト領域14及びドレイン領域15が設けられている。
ソース領域11は、n型領域である。各ソース領域11は、第1トレンチ22aと第2トレンチ22bの間に配置されており、半導体基板10の上面10aに露出する位置に設けられており、ソース電極32にオーミック接触している。ソース領域11は、第1ソース領域11aと第2ソース領域11bを有している。第1ソース領域11aは、第1トレンチ22aの上端部において第1トレンチ22a内のゲート絶縁膜24に接している。第2ソース領域11bは、第2トレンチ22bの上端部において第2トレンチ22b内のゲート絶縁膜24に接している。各ソース領域11は、イオン注入技術を利用して、半導体基板10の上面10aからn型不純物として窒素を導入することで形成される。なお、各ソース領域11は、請求項に記載の上面領域の一例である。
ボディコンタクト領域12は、p型領域である。ボディコンタクト領域12は、第1トレンチ22aと第2トレンチ22bの間に配置されており、半導体基板10の上面10aに露出する位置に設けられている。ボディコンタクト領域12に含まれるp型不純物の濃度は、ボディ領域13に含まれるp型不純物の濃度よりも高い。ボディコンタクト領域12は、ソース電極32にオーミック接触している。ボディコンタクト領域12は、イオン注入技術を利用して、半導体基板10の上面10aからp型不純物としてアルミニウムを導入することで形成される。
ボディ領域13は、p型領域である。ボディ領域13は、第1トレンチ22aと第2トレンチ22bの間に配置されており、各ソース領域11の下側に設けられている。より詳細には、ボディ領域13は、第1ソース領域11aと第2ソース領域11bに挟まれた範囲から各ソース領域11の下側まで伸びており、各ソース領域11の側面及び底面に接している。さらに、ボディ領域13は、第1トレンチ22a内のゲート絶縁膜24に接する位置から第2トレンチ22b内のゲート絶縁膜24に接する位置まで伸びている。換言すると、ボディ領域13は、隣り合う第1トレンチ22aと第2トレンチ22bの間に亘って設けられている。ボディ領域13は、イオン注入技術を利用して、半導体基板10の上面10aからp型不純物としてアルミニウムを導入することで形成される。後述するように、ボディ領域13は、レトログレードと称される濃度分布を有している。
ドリフト領域14は、n型領域である。ドリフト領域14は、ボディ領域13の下側に配置されており、ボディ領域13によってソース領域11から分離されている。ドリフト領域14は、高濃度ドリフト領域14aと低濃度ドリフト領域14bを有している。
高濃度ドリフト領域14aは、第1トレンチ22aと第2トレンチ22bの間に配置されており、低濃度ドリフト領域14bとボディ領域13の間に設けられている。高濃度ドリフト領域14aは、第1トレンチ22a内のゲート絶縁膜24に接する位置から第2トレンチ22b内のゲート絶縁膜24に接する位置まで伸びている。この例では、高濃度ドリフト領域14aの一部が、第1トレンチ22aの底部及び第2トレンチ22bの底部を覆っている。この例に代えて、高濃度ドリフト領域14aは、第1トレンチ22aと第2トレンチ22bの間にのみ配置されていてもよい。高濃度ドリフト領域14aに含まれるn型不純物の濃度は、低濃度ドリフト領域14bに含まれるn型不純物の濃度よりも高い。高濃度ドリフト領域14aは、イオン注入技術を利用して、半導体基板10の上面10aからn型不純物として窒素を導入することで形成される。この例に代えて、高濃度ドリフト領域14aは、エピタキシャル成長技術を利用して、低濃度ドリフト領域14bの表面から結晶成長して形成されてもよい。
低濃度ドリフト領域14bは、ドレイン領域15と高濃度ドリフト領域14aの間に配置されており、各トレンチ22の下側に設けられている。低濃度ドリフト領域14bは、エピタキシャル成長技術を利用して、ドレイン領域15の表面から結晶成長して形成される。
ドレイン領域15は、n型領域である。ドレイン領域15に含まれるn型不純物の濃度は、低濃度ドリフト領域14bに含まれるn型不純物の濃度よりも高い。ドレイン領域15は、低濃度ドリフト領域14bの底面に接しており、低濃度ドリフト領域14bの下側に配置されている。ドレイン領域15は、半導体基板10の下面10bに露出している。ドレイン領域15は、ドレイン電極34にオーミック接触している。
次に、半導体装置1の動作について説明する。半導体装置1の使用時には、半導体装置1と負荷(例えば、モータ)と電源が直列に接続される。半導体装置1と負荷の直列回路に対して、電源電圧が印加される。半導体装置1のドレイン側(ドレイン電極34)がソース側(ソース電極32)よりも高電位となる向きで、電源電圧が印加される。本実施形態では、第1トレンチ22aと第2トレンチ22bの間の間隔Wが100nm以下となっている。すなわち、ボディ領域13の幅が100nm以下である。ボディ領域13の幅が十分に狭いので、ゲート電極26の電位を上昇させると、ゲート絶縁膜24の近傍のみならず、ゲート絶縁膜24から離れたボディ領域13内にもチャネルが形成される。特に、ボディ領域13のうちのソース領域11側の濃度が低く調整されているので、この部分の全域にチャネル(すなわち、バルクチャネル)が形成される。半導体装置1では、このようなバルクチャネルを介してソース領域11とドリフト領域14が接続される。これにより、半導体装置1がオンする。
半導体装置1をオフするときには、ゲート電極26にゲート閾値よりも低い電位を印加する。すると、ボディ領域13に形成されていたチャネルが消滅し、半導体装置1がオフする。
図2に、半導体基板10のz方向(深さ方向)におけるn型不純物(窒素)とp型不純物(アルミニウム)の濃度分布を示す。図2に示されるように、ボディ領域13に含まれるp型不純物のz方向の濃度が、ソース領域11側からドリフト領域14側に向けて増加するとともに、ドリフト領域14側にピークを有している。このように、ボディ領域13は、レトログレードと称される濃度分布を有している。このため、半導体装置1では、オフのときに、ボディ領域13と高濃度ドリフト領域14aのpn接合からボディ領域13側に伸びる空乏層がソース領域11にまで達するパンチスルーが抑制されている。したがって、半導体装置1は、高い耐圧特性を有することができる。
図2に示されるように、ボディ領域13に含まれるp型不純物のz方向のピークは、ボディ領域13のz方向における中央よりもドリフト領域14側である。このため、ボディ領域13に含まれるp型不純物の濃度が比較的に低い範囲13Aが、ボディ領域13のうちのソース領域11側に大きく広がっている。この範囲13Aは、第1トレンチ22aと第2トレンチ22bの間の間隔が100nm以下であることと相俟って、半導体装置1がオンしたときに、バルクチャネルが形成される領域である。このように、半導体装置1では、ボディ領域13の広範囲にバルクチャネルが形成されることから、低いチャネル抵抗が実現されている。
ここで、半導体装置1において、高濃度ドリフト領域14aが設けられていない場合を考える。図2に示されるように、ボディ領域13がレトログレードな濃度分布を有していると、ボディ領域13に含まれるp型不純物は、ピークから深さ方向に沿って裾を引くように広がって拡散している。特に、レトログレードな濃度分布には、ピークからドリフト領域14側に向けて広がる裾引き部13Bが存在している。高濃度ドリフト領域14aが設けられていない場合、この裾引き部13Bもボディ領域13の範囲となる。図2の例では、裾引き部13Bの濃度が低濃度ドリフト領域14bの濃度と一致する深さまでボディ領域13が形成されることとなり、ボディ領域13のz方向の厚みが大きくなる。ボディ領域13の厚みが大きくなると、チャネル抵抗を増大させてしまう。なお、p型不純物のピークを半導体基板10の浅い位置にすれば、裾引き部13Bの深さも浅くなり、ボディ領域13の厚みを小さくすることができる。しかしながら、p型不純物のピークを半導体基板10の浅い位置にすると、p型不純物の濃度が比較的に低い範囲13Aが小さくなり、バルクチャネルによりチャネル抵抗の低減効果が低下する。このように、ボディ領域13がレトログレードな濃度分布を有している場合、高濃度ドリフト領域14aが設けられていないと、チャネル抵抗が増加するという問題がある。
半導体装置1では、高濃度ドリフト領域14aが設けられているので、ボディ領域13の裾引き部13Bがn型に反転しており、ボディ領域13の厚みが抑えられている。したがって、半導体装置1では、低いチャネル抵抗が実現されている。
隣接するトレンチの間隔が広い従来の半導体装置では、ボディ領域のうちのゲート絶縁膜の近傍のみにチャネルが形成される。したがって、電子は、ゲート絶縁膜とボディ領域の界面近傍を流れる。この際、ゲート絶縁膜とボディ領域の間の界面準位に捕捉された電荷や、ゲート絶縁膜とボディ領域の間の界面の粗さによって電子が散乱される。その結果、チャネルを流れる電子の移動度が低下し、チャネル抵抗が高くなる。
これに対し、本実施形態では、ボディ領域13の少なくとも一部にバルクチャネルが形成される。バルクチャネルでは、ゲート絶縁膜24の近傍のボディ領域13だけでなく、ゲート絶縁膜24から離れた部分のボディ領域13にも電子が流れる。ゲート絶縁膜24から離れたボディ領域13内では、ゲート絶縁膜24とボディ領域13の間の界面に起因する電子の散乱が生じない。このように、ゲート絶縁膜24から離れた部分のボディ領域13内では、電子の散乱が生じ難いので、電子の移動度が高い。したがって、本実施形態の半導体装置1では、バルクチャネルが形成されることにより、低いチャネル抵抗を実現することができる。
上述したように、半導体装置1では、バルクチャネルを具現化することにより生じ得るパンチスルーをレトログレードな濃度分布をボディ領域13に採用することにより抑え、さらに、レトログレードな濃度分布により生じ得るチャネル抵抗の増大を高濃度ドリフト領域14bの採用により抑えることができる。この結果、半導体装置1は、バルクチャネルによって得られる低チャネル抵抗という利益を好適に得ることができる。
上述した実施形態の半導体装置1では、高濃度ドリフト領域14bが設けられていることにより、ボディ領域13に含まれるp型不純物のピーク濃度を高くしても、裾引き部13Bに起因したボディ領域13の厚みの増大が抑えられる。換言すれば、ボディ領域13に含まれるp型不純物のピーク濃度を高く設定することができるので、ゲート閾値電圧の制御性を向上させることができる。
また、上述した実施形態の半導体装置1では、高濃度ドリフト領域14bが設けられていることにより、高濃度ドリフト領域14b内を流れる電流が面方向に拡散することができる。このため、半導体装置1では、ドリフト抵抗を低下させることができる。
また、上述の実施形態では、半導体装置1がMOSFETである場合を説明した。しかしながら、半導体装置1は、IGBT(Insulated Gate Bipolar Transistor)であってもよい。
また、上述した実施形態の半導体装置1では、半導体基板が炭化珪素(SiC)により構成されていた。SiCにより構成された半導体基板では、ゲート絶縁膜との界面近傍における電子の移動度が特に低い。このため、本明細書が開示するバルクチャネル型の半導体装置は、SiCにより構成された半導体基板を用いる場合、特に有用である。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
1:トレンチゲート型半導体装置、10:半導体基板、10a:上面、12b:下面、22a:第1トレンチ、22b:第2トレンチ、24:ゲート絶縁膜、26:ゲート電極、28:層間絶縁膜、11:ソース領域、12:ボディコンタクト領域、13:ボディ領域、14:ドリフト領域、14a:高濃度ドリフト領域、14b:低濃度ドリフト領域、15:ドレイン領域、32:ソース電極、34:ドレイン電極

Claims (2)

  1. 半導体装置であって、
    半導体基板と、
    前記半導体基板の上面に設けられている第1トレンチと、
    前記半導体基板の前記上面に前記第1トレンチから間隔を空けて設けられている第2トレンチと、
    前記第1トレンチの内面及び前記第2トレンチの内面を覆うゲート絶縁膜と、
    前記第1トレンチ内及び前記第2トレンチ内に配置されており、前記ゲート絶縁膜によって前記半導体基板から絶縁されているゲート電極と、を有しており、
    前記半導体基板が、
    前記第1トレンチと前記第2トレンチの間に配置されているn型の上面領域と、
    前記第1トレンチと前記第2トレンチの間に配置されており、前記上面領域の下側に設けられており、前記第1トレンチ内の前記ゲート絶縁膜に接する位置から前記第2トレンチ内の前記ゲート絶縁膜に接する位置まで伸びているp型のボディ領域と、
    前記ボディ領域の下側に配置されており、前記ボディ領域によって前記上面領域から分離されているn型のドリフト領域と、を有しており、
    前記ボディ領域の少なくとも一部は、バルクチャネル効果が発揮されるように構成されており、
    前記ボディ領域に含まれるp型不純物の深さ方向の濃度分布が、前記上面領域側から前記ドリフト領域側に向けて増加する部分を有するとともに、前記ドリフト領域側にピークを有しており、
    前記ドリフト領域が、
    低濃度ドリフト領域と、
    前記第1トレンチと前記第2トレンチの間に配置されており、前記低濃度ドリフト領域と前記ボディ領域の間に設けられており、前記低濃度ドリフト領域よりもn型不純物の濃度が高い高濃度ドリフト領域と、を含む、半導体装置。
  2. 前記半導体基板は、炭化珪素により構成されている、請求項1に記載の半導体装置。
JP2019012905A 2019-01-29 2019-01-29 半導体装置 Pending JP2020123607A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019012905A JP2020123607A (ja) 2019-01-29 2019-01-29 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019012905A JP2020123607A (ja) 2019-01-29 2019-01-29 半導体装置

Publications (1)

Publication Number Publication Date
JP2020123607A true JP2020123607A (ja) 2020-08-13

Family

ID=71992946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019012905A Pending JP2020123607A (ja) 2019-01-29 2019-01-29 半導体装置

Country Status (1)

Country Link
JP (1) JP2020123607A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7476132B2 (ja) 2021-03-23 2024-04-30 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009142233A1 (ja) * 2008-05-20 2009-11-26 ローム株式会社 半導体装置
JP2011199109A (ja) * 2010-03-23 2011-10-06 Renesas Electronics Corp パワーmosfet
JP2012248760A (ja) * 2011-05-30 2012-12-13 Shindengen Electric Mfg Co Ltd トレンチゲートパワー半導体装置及びその製造方法
JP2012253276A (ja) * 2011-06-06 2012-12-20 Renesas Electronics Corp 半導体装置、半導体装置の製造方法、電子装置、及び車両
JP2013098315A (ja) * 2011-10-31 2013-05-20 Toyota Motor Corp スイッチング素子とその製造方法
JP2015038954A (ja) * 2013-07-16 2015-02-26 株式会社東芝 半導体装置
JP2015153948A (ja) * 2014-02-17 2015-08-24 トヨタ自動車株式会社 絶縁ゲート型スイッチング素子を製造する方法及び絶縁ゲート型スイッチング素子
JP2018082055A (ja) * 2016-11-16 2018-05-24 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2018098324A (ja) * 2016-12-12 2018-06-21 株式会社デンソー 炭化珪素半導体装置およびその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009142233A1 (ja) * 2008-05-20 2009-11-26 ローム株式会社 半導体装置
JP2011199109A (ja) * 2010-03-23 2011-10-06 Renesas Electronics Corp パワーmosfet
JP2012248760A (ja) * 2011-05-30 2012-12-13 Shindengen Electric Mfg Co Ltd トレンチゲートパワー半導体装置及びその製造方法
JP2012253276A (ja) * 2011-06-06 2012-12-20 Renesas Electronics Corp 半導体装置、半導体装置の製造方法、電子装置、及び車両
JP2013098315A (ja) * 2011-10-31 2013-05-20 Toyota Motor Corp スイッチング素子とその製造方法
JP2015038954A (ja) * 2013-07-16 2015-02-26 株式会社東芝 半導体装置
JP2015153948A (ja) * 2014-02-17 2015-08-24 トヨタ自動車株式会社 絶縁ゲート型スイッチング素子を製造する方法及び絶縁ゲート型スイッチング素子
JP2018082055A (ja) * 2016-11-16 2018-05-24 富士電機株式会社 半導体装置および半導体装置の製造方法
JP2018098324A (ja) * 2016-12-12 2018-06-21 株式会社デンソー 炭化珪素半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7476132B2 (ja) 2021-03-23 2024-04-30 株式会社東芝 半導体装置、インバータ回路、駆動装置、車両、及び、昇降機

Similar Documents

Publication Publication Date Title
US9318547B2 (en) Wide bandgap insulated gate semiconductor device
JP6299581B2 (ja) 半導体装置
JP6266166B2 (ja) 炭化珪素半導体装置およびその製造方法
JP5900698B2 (ja) 半導体装置
JP6715567B2 (ja) 半導体装置
US9048215B2 (en) Semiconductor device having a high breakdown voltage
JP6199755B2 (ja) 半導体装置
WO2017038518A1 (ja) 炭化珪素半導体装置
JP2018060984A (ja) 半導体装置
JP6169985B2 (ja) 半導体装置
JP6283709B2 (ja) 半導体装置
WO2024038681A1 (ja) 炭化珪素半導体装置
JP2020123607A (ja) 半導体装置
JP5798517B2 (ja) 半導体装置
JP7326991B2 (ja) スイッチング素子
JP7192504B2 (ja) 半導体装置
JP2020126932A (ja) トレンチゲート型半導体装置
KR102532142B1 (ko) 높은 항복전압을 갖는 4H-SiC 기반의 트렌치 게이트 트랜지스터
JP2014192242A (ja) 半導体装置
JP7487692B2 (ja) 電界効果トランジスタ
KR20190100598A (ko) 향상된 채널 이동도를 갖는 전력 반도체 및 그 제조 방법
JP7408947B2 (ja) 炭化珪素半導体装置
JP2019040960A (ja) 窒化物半導体装置
WO2022190445A1 (ja) 電界効果トランジスタ
WO2024042814A1 (ja) 電界効果トランジスタ

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210322

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220513

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221018

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230411