JP2020114144A - パワーモジュール - Google Patents

Abstract

【課題】本発明は、高性能のデバイスを用いることなくスイッチング素子のオン抵抗の異常を検出することを目的とする。【解決手段】パワーモジュール２０１は、ＩＧＢＴ Ｔ２と、ＩＧＢＴ Ｔ２のセンス電流およびオン抵抗を測定する測定回路と、センス電流がｒｅｆ１以上となる異常検出期間において、オン抵抗がｒｅｆ２以上である場合に、ＩＧＢＴ Ｔ２の異常を表す信号を出力する異常検出回路とを備え、異常検出回路は、オン抵抗をｒｅｆ１と比較する第１コンパレータ３１２と、センス電流をｒｅｆ２と比較する第２コンパレータ３１１とを備える。【選択図】図２

Description

この発明は、スイッチング素子のオン抵抗の異常検出に関する。

従来のパワーデバイス回路の高周波動作時の電圧または電流を測定する場合、高性能のＡ／Ｄコンバータを用いてパワーモジュールの出力信号をデジタルデータへ変換し、大容量のメモリにデータを格納し、高性能のＣＰＵで処理を行う必要があった。

例えば、特許文献１には、過電流検出と演算によるオン抵抗検出を行う過電流保護回路が開示されているが、この過電流保護回路は、ＡＤ変換器とによるデジタル化と演算回路による処理を行っている。

特開２０１３−８５４４３号公報

従来のパワーデバイス回路の電圧または電流を測定するモニターは、高性能のＡ／ＤコンバータまたはＣＰＵ等、高性能のデバイスが必要であり、高コストであった。

本発明は、上記の問題点を解決するためになされたものであり、高性能のデバイスを用いることなくスイッチング素子のオン抵抗の異常を検出することを目的とする。

本発明のパワーモジュールは、スイッチング素子と、スイッチング素子のセンス電流およびオン抵抗を測定する測定回路と、センス電流が第１閾値以上となる異常検出期間において、オン抵抗が第２閾値以上である場合に、スイッチング素子の異常を表す信号を出力する異常検出回路とを備え、異常検出回路は、オン抵抗を第１閾値と比較する第１コンパレータと、センス電流を第２閾値と比較する第２コンパレータとを備える。

本発明のパワーモジュールによれば、高性能のデバイスを用いることなくスイッチング素子のオン抵抗の異常を検出することが可能である。

前提技術のモニター回路の構成図である。 実施の形態１のパワーモジュールの構成を示すブロック図である。 実施の形態１のモニター回路の動作を示すフローチャートである。 オン抵抗の閾値を説明するための図である。 オン抵抗の複数の閾値を説明するための図である。 パワーデバイスの回路図である。 実施の形態１におけるセンス電流の検出イメージを示す図である。 実施の形態１のオン抵抗検出回路の構成を示す図である。 実施の形態２のパワーモジュールの構成を示すブロック図である。 実施の形態２におけるセンス電流の検出イメージを示す図である。 実施の形態２のオン抵抗検出回路の構成を示す図である。 実施の形態３のパワーモジュールの構成を示すブロック図である。 実施の形態３のオン抵抗検出回路によるオン抵抗の異常検出期間を示す図である。 実施の形態３のオン抵抗検出回路の構成を示す図である。

＜Ａ．前提技術＞
図１は、前提技術のモニター回路１００の構成図である。モニター回路１００は、マイコンにより構成され、パワーデバイス２０の電圧および電流の異常を検出する。パワーデバイス２０は、例えばＩＧＢＴおよびダイオードなどの半導体チップ２１を備えている。半導体チップ２１は制御信号を取得して出力信号を出力する。

モニター回路１００は、Ａ／Ｄコンバータ１１、メモリ１２およびＣＰＵ１３を備えている。モニター回路１００は、Ａ／Ｄコンバータ１１、メモリ１２およびＣＰＵ１３を備えている。Ａ／Ｄコンバータ１１はパワーデバイス２０の出力信号をデジタルデータへ変換する。メモリ１２は、Ａ／Ｄコンバータ１１により変換されたデジタルデータを格納する。ＣＰＵ１３は、メモリに格納されたデジタルデータに処理を行ってパワーデバイス２０の電圧および電流の異常を検出し、検出時には機能低下信号を出力する。モニター回路１００には、Ａ／Ｄコンバータ１１とＣＰＵ１３という高性能のデバイスが必要であり、コストが高いという問題があった。

＜Ｂ．実施の形態１＞
＜Ｂ−１．構成＞
図２は、実施の形態１のパワーモジュール２０１の構成を示すブロック図である。パワーモジュール２０１は、パワーデバイス２０と、パワーデバイス２０のオン抵抗を監視するモニター回路１０１とを備えている。モニター回路１０１は、オン抵抗検出回路３１Ａ、メモリ３２およびカウンター回路３３を備えている。

メモリ３２には、オン抵抗の閾値とカウンター回路３３のカウンター値が格納されている。これらの値は、ユーザが設定可能であっても良い。その場合、ユーザが使用するアプリケーションまたは使用環境に適合した汎用性の高いモニター回路１０１が得られる。

オン抵抗検出回路３１Ａは、パワーデバイス２０が有する半導体チップ２１のオン抵抗を測定し、オン抵抗が閾値以上となった場合と、オン抵抗が閾値以上となる回数がカウンター値以上となった場合に、機能低下信号を出力する。なお、ここで半導体チップ２１のオン抵抗は、スイッチング素子自体のオン抵抗に加えて、ボンディングワイヤ、はんだ材、または回路パターンなどの配線抵抗を含んでいても良い。

＜Ｂ−２．動作＞
図３は、モニター回路１０１の動作を示すフローチャートである。以下、図３に沿ってモニター回路１０１の動作を説明する。前提として、メモリ３２にはオン抵抗の閾値とカウンター値が格納されている。メモリ３２にこれらの値が格納されていない場合は、ユーザがこれらの値を設定しても良い。例えば、オン抵抗の閾値は５Ｖであり、カウンター値は１００回とする。モニター回路１０１に電源が投入されると、オン抵抗検出回路３１Ａはメモリ３２からオン抵抗の閾値を読み出して設定し、カウンター回路３３はメモリ３２からカウンター値を読み出して設定する（ステップＳ１）。

次に、オン抵抗検出回路３１Ａがパワーデバイス２０のオン抵抗のモニターを開始し、オン抵抗が閾値以上であるか否かを判断する（ステップＳ２）。ステップＳ２においてパワーデバイス２０のオン抵抗が閾値以上でなければ、オン抵抗検出回路３１ＡはステップＳ２を繰り返す。

ステップＳ２においてパワーデバイス２０のオン抵抗が閾値以上であれば、オン抵抗検出回路３１Ａはその旨を表す第１の機能低下信号をモニター回路１０１の外部に出力する（ステップＳ３）。次に、カウンター回路３３が、パワーデバイス２０のオン抵抗が閾値以上となった回数がカウンター値以上であるか否かを判断する（ステップＳ４）。ステップＳ４において、パワーデバイス２０のオン抵抗が閾値以上となった回数がカウンター値以上でない場合、モニター回路１０１の動作フローはステップＳ２に戻る。ステップＳ４において、パワーデバイス２０のオン抵抗が閾値以上となった回数がカウンター値以上である場合、カウンター回路３３はその旨を表す第２の機能低下信号をモニター回路１０１の外部に出力する（ステップＳ５）。そして、モニター回路１０１の動作フローはステップＳ２に戻る。

図４に示すように、パワーデバイス２０が破壊するオン抵抗の値よりも低い値に閾値ｒｅｆ１が設定されれば、オン抵抗が上昇したときに第１の機能低下信号または第２の機能低下信号が外部に出力されるため、ユーザはパワーデバイス２０の動作を停止することによりパワーデバイス２０の破壊を防ぐことができる。なお、図５に示すように、オン抵抗の閾値は複数設定されていても良い。図５では、深刻度レベル１−４の４つのオン抵抗の閾値ｒｅｆ１１−ｒｅｆ１４が設定されている。例えば、レベル１：３Ｖ、レベル２：４Ｖ、レベル３：５Ｖ、レベル４：６Ｖのように、深刻度レベルの異なる複数の閾値が設定される。このとき、カウンター値は深刻度レベルに応じて設定される。例えば、レベル１：１００回、レベル２：１００回、レベル３：８０回、レベル４：５０回、レベル５：３０回と設定される。そして、図３のステップＳ２とステップＳ４は、各閾値について行われ、ステップＳ３とステップＳ５では、閾値に応じた深刻度レベルが機能低下信号により出力される。

＜Ｂ−３．オン抵抗検出回路＞
図６はパワーデバイス２０の回路図である。半導体チップ２１は、直列接続された２つのＩＧＢＴ Ｔ１，Ｔ２と、ＩＧＢＴ Ｔ１，Ｔ２にそれぞれ逆並列接続されたダイオードＤ１，Ｄ２と、を備えている。ＩＧＢＴ Ｔ１のコレクタとＩＧＢＴ Ｔ２のエミッタとの間には、コンデンサＣ１と電源Ｖｃｃが並列に接続されている。また、ＩＧＢＴ Ｔ２のコレクタとＩＧＢＴ Ｔ１のコレクタの間には、コイルＬ１が接続されている。ＩＧＢＴ Ｔ１のゲート−エミッタ間には、負バイアス電源が接続されている。また、ＩＧＢＴ Ｔ２のゲート端子にはゲート抵抗ＲＧが接続されている。

オン抵抗検出回路３１Ａは、ＩＧＢＴ Ｔ２のセンス電流とエミッタ−コレクタ電圧ＶＣＥからオン抵抗を測定する。すなわち、オン抵抗検出回路３１Ａは、ＩＧＢＴ Ｔ２のオン抵抗を測定する。図７は、オン抵抗検出回路３１Ａによるオン抵抗の異常検出期間を示す図である。オン抵抗検出回路３１Ａは、センス電流Ｉｓｅｎｓｅが閾値ｒｅｆ２以上となった時刻ｔ０以降に、センス電流Ｉｓｅｎｓｅからコレクタ電流を測定し、当該コレクタ電流とエミッタ−コレクタ電圧ＶＣＥからオン抵抗を測定する。言い換えれば、オン抵抗検出回路３１Ａは、センス電流Ｉｓｅｎｓｅが閾値ｒｅｆ２以上である期間を、オン抵抗の異常検出期間とする。この異常検出期間にオン抵抗が閾値ｒｅｆ１以上となった場合に、オン抵抗検出回路３１Ａは機能低下信号を出力する。センス電流が閾値ｒｅｆ２以上の場合、すなわち半導体チップ２１に一定値以上の電流が流れたときにオン抵抗を測定することで、センス電流のばらつきによるオン抵抗の測定誤差を小さくすることができる。また、電流値が小さいセンス電流であれば、半導体チップ２１の電気特性に影響を与えずに測定することが可能である。

図８は、オン抵抗検出回路３１Ａの構成を示している。オン抵抗検出回路３１Ａは、コンパレータ３１１と、コンパレータ３１２と、ＡＮＤゲート３１３を備えている。コンパレータ３１１には、ＩＧＢＴ Ｔｒ２のセンス電流Ｉｓｅｎｓｅと、センス電流の閾値ｒｅｆ２が入力される。コンパレータ３１１は、センス電流Ｉｓｅｎｓｅを閾値ｒｅｆ２と比較し、センス電流Ｉｓｅｎｓｅが閾値ｒｅｆ２以上のときにＨレベルの信号を、それ以外の場合にＬレベルの信号をＡＮＤゲート３１３に出力する。コンパレータ３１２には、ＩＧＢＴ Ｔｒ２のコレクタ−エミッタ電圧ＶＣＥから検出されたＯＮ抵抗と、ＯＮ抵抗の閾値ｒｅｆ１が入力される。コンパレータ３１２は、ＯＮ抵抗を閾値ｒｅｆ１と比較し、ＯＮ抵抗が閾値ｒｅｆ１以上のときにＨレベルの信号を、それ以外の場合にＬレベルの信号をＡＮＤゲート３１３に出力する。

ＡＮＤゲート３１３は、コンパレータ３１３とコンパレータ３１２から共にＨレベルの信号が入力された場合に、Ｈレベルの信号、すなわち機能低下信号を出力し、それ以外の場合にＬレベルの信号を出力する。すなわち、ＡＮＤゲート３１３は、ＩＧＢＴ Ｔｒ２のセンス電流Ｉｓｅｎｓｅが閾値ｒｅｆ２以上かつＯＮ抵抗が閾値ｒｅｆ１以上である場合に、機能低下信号を出力する。

実施の形態１のパワーモジュール２０１は、スイッチング素子であるＩＧＢＴ Ｔ２と、スイッチング素子のセンス電流およびオン抵抗を測定する測定回路と、センス電流が第１閾値ｒｅｆ１以上となる異常検出期間において、オン抵抗が第２閾値ｒｅｆ２以上である場合に、スイッチング素子の異常を表す機能低下信号を出力する異常検出回路とを備える。異常検出回路では、オン抵抗を第１閾値ｒｅｆ１と比較する第１コンパレータ３１２と、センス電流を第２閾値ｒｅｆ２と比較する第２コンパレータ３１１とを備える。従って、パワーモジュール２０１によれば、コンパレータを用いた簡易な構成によってスイッチング素子のオン抵抗の異常を検出することが可能である。また、スイッチング素子の劣化による不具合が発生する前に機能低下信号が出力されるため、パワーデバイス２０の交換を促し、適切なメンテナンスにより搭載システムの急な停止を防ぐことができる。

また、パワーモジュール２０１は、オン抵抗が第２閾値ｒｅｆ２以上となる回数をカウントし、回数が予め定められたカウンター値以上となる場合に、スイッチング素子の異常を表す信号を出力するカウンター回路３３を備える。従って、繰り返しオン抵抗が高くなった場合にスイッチング素子の異常を検出することができる。

＜Ｃ．実施の形態２＞
図９は、実施の形態２のパワーモジュール２０２の構成を示すブロック図である。パワーモジュール２０２は、パワーデバイス２０と、パワーデバイス２０のオン抵抗を監視するモニター回路１０２とを備えている。モニター回路１０２は、実施の形態１のモニター回路１０１と比較すると、オン抵抗検出回路３１Ａに代えてオン抵抗検出回路３１Ｂを備えている。オン抵抗検出回路３１Ａは、図７に示すように、センス電流Ｉｓｅｎｓｅが閾値ｒｅｆ２以上である期間をオン抵抗の異常検出期間とした。これに対してオン抵抗検出回路３１Ｂは、センス電流が一定範囲となる期間をオン抵抗の異常検出期間とする。図１０は、オン抵抗検出回路３１Ｂによるオン抵抗の異常検出期間を示している。センス電流Ｉｓｅｎｓｅが閾値ｒｅｆ２以上かつ閾値ｒｅｆ３以下となる時刻ｔ０からｔ１まで、および時刻ｔ２以降が異常検出期間となる。このように、センス電流Ｉｓｅｎｓｅの上限を規定するのは、センス電流のオーバーシュート等のばらつきに対応するためである。

図１１は、オン抵抗検出回路３１Ｂの構成を示している。オン抵抗検出回路３１Ｂは、コンパレータ３１１，３１２，３１４とＡＮＤゲート３１３，３１５を備えている。コンパレータ３１１には、ＩＧＢＴ Ｔｒ２のセンス電流Ｉｓｅｎｓｅと、センス電流の閾値ｒｅｆ２が入力される。コンパレータ３１１は、センス電流Ｉｓｅｎｓｅを閾値ｒｅｆ２と比較し、センス電流Ｉｓｅｎｓｅが閾値ｒｅｆ２以上のときにＨレベルの信号を、それ以外の場合にＬレベルの信号をＡＮＤゲート３１５に出力する。コンパレータ３１４には、ＩＧＢＴ Ｔｒ２のセンス電流Ｉｓｅｎｓｅと、センス電流の閾値ｒｅｆ３が入力される。コンパレータ３１４は、センス電流Ｉｓｅｎｓｅを閾値ｒｅｆ３と比較し、センス電流Ｉｓｅｎｓｅが閾値ｒｅｆ３以下のときにＨレベルの信号を、それ以外の場合にＬレベルの信号をＡＮＤゲート３１５に出力する。

ＡＮＤゲート３１５は、コンパレータ３１３とコンパレータ３１４から共にＨレベルの信号が入力された場合にＨレベルの信号を、それ以外の場合にＬレベルの信号をＡＮＤゲート３１３に出力する。コンパレータ３１２には、ＩＧＢＴ Ｔｒ２のコレクタ−エミッタ電圧ＶＣＥから検出されたＯＮ抵抗と、ＯＮ抵抗の閾値ｒｅｆ１が入力される。コンパレータ３１２は、ＯＮ抵抗を閾値ｒｅｆ１と比較し、ＯＮ抵抗が閾値ｒｅｆ１以上のときにＨレベルの信号を、それ以外の場合にＬレベルの信号をＡＮＤゲート３１３に出力する。

ＡＮＤゲート３１３は、ＡＮＤゲート３１５とコンパレータ３１２から共にＨレベルの信号が入力された場合にＨレベルの信号、すなわち機能低下信号を出力し、それ以外の場合にＬレベルの信号を出力する。すなわち、ＡＮＤゲート３１３は、ＩＧＢＴ Ｔｒ２のセンス電流Ｉｓｅｎｓｅが閾値ｒｅｆ２以上かつ閾値ｒｅｆ３未満で、ＯＮ抵抗が閾値ｒｅｆ１以上である場合に、機能低下信号を出力する。

実施の形態２のパワーモジュール２０２において、異常検出期間は、センス電流が第１閾値ｒｅｆ１以上で、第１閾値ｒｅｆ１より大きい第３閾値ｒｅｆ３以下となる期間であり、異常検出回路であるオン抵抗検出回路３１Ｂは、オン抵抗検出回路３１Ａの構成に加えて、センス電流Ｉｓｅｎｓｅを第３閾値ｒｅｆ３と比較する第３コンパレータ３１４と、第３コンパレータと第１コンパレータの出力が入力される第１ＡＮＤゲート３１５と、をさらに備える。従って、パワーモジュール２０２によれば、センス電流がオーバーシュートした時にオン抵抗の異常検出を避けることにより、オン抵抗の異常を高精度に検出することができる。

＜Ｄ．実施の形態３＞
図１２は、実施の形態３のパワーモジュール２０３の構成を示すブロック図である。パワーモジュール２０３は、パワーデバイス２０と、パワーデバイス２０のオン抵抗を監視するモニター回路１０３とを備えている。モニター回路１０３は、実施の形態１のモニター回路１０１と比較すると、オン抵抗検出回路３１Ａに代えてオン抵抗検出回路３１Ｃを備えている。

図１３は、オン抵抗検出回路３１Ｃにおけるオン抵抗の異常検出期間を示している。オン抵抗検出回路３１Ｃは、センス電流Ｉｓｅｎｓｅが時刻ｔ０において閾値ｒｅｆ２以上閾値ｒｅｆ３以下の値をとり、さらにそこから一定時間だけ遅延した時刻ｔ１においても閾値ｒｅｆ２以上閾値ｒｅｆ３以下の値をとる場合に、オン抵抗の異常検出をスタートする。このように、オン抵抗の異常検出期間を時刻ｔ１まで遅延することによって、スイッチングタイミングでない安定した定常状態でオン抵抗を測定することが可能となる。

図１４は、オン抵抗検出回路３１Ｃの構成を示している。オン抵抗検出回路３１Ｃは、コンパレータ３１１，３１２，３１４、ＡＮＤゲート３１３，３１５，３１６、および遅延回路３１７を備えている。

コンパレータ３１１，３１２，３１４の動作は実施の形態２と同様である。ＡＮＤゲート３１５は、コンパレータ３１３とコンパレータ３１４から共にＨレベルの信号が入力された場合にＨレベルの信号を、それ以外の場合にＬレベルの信号を、ＡＮＤゲート３１６と遅延回路３１７に出力する。遅延回路３１７は、入力信号を一定時間遅延してＡＮＤゲート３１６に出力する。ＡＮＤゲート３１６は、ＡＮＤゲート３１５と遅延回路３１７から共にＨレベルの信号が入力された場合にＨレベルの信号を、それ以外の場合にＬレベルの信号をＡＮＤゲート３１３に出力する。すなわち、ＡＮＤゲート３１６は、第１の測定タイミングと、そこから遅延回路３１７の遅延時間だけ遅れた第２の測定タイミングの両方において、センス電流Ｉｓｅｎｓｅが閾値ｒｅｆ２以上閾値ｒｅｆ３以下の値をとったときに、Ｈレベルの信号を出力する。

ＡＮＤゲート３１３は、ＡＮＤゲート３１６とコンパレータ３１２から共にＨレベルの信号が入力された場合に、Ｈレベルの信号、すなわち機能低下信号を出力する。すなわち、ＡＮＤゲート３１３は、第１の測定タイミングと第２の測定タイミングの両方においてセンス電流Ｉｓｅｎｓｅが閾値ｒｅｆ２以上閾値ｒｅｆ３以下の値をとり、ＯＮ抵抗が閾値ｒｅｆ１以上である場合に、機能低下信号を出力する。

実施の形態３のパワーモジュール２０３において、異常検出回路であるオン抵抗検出回路３１Ｃは、第１ＡＮＤゲートであるＡＮＤゲート３１５の出力信号を遅延する遅延回路３１７と、ＡＮＤゲート３１５の出力信号と、遅延回路３１７の出力信号とが入力される第２ＡＮＤゲートであるＡＮＤゲート３１６とを備える。そして、異常検出期間は、第１の測定タイミングと、第１の測定タイミングから遅延回路による遅延時間だけ遅延した第２の測定タイミングの両方において、センス電流が第１閾値以上かつ第３閾値以下となった場合の、第２の測定タイミング以降の期間である。これにより、オン抵抗検出回路３１Ｃは、スイッチングタイミングでない安定した定常状態でオン抵抗の異常を高精度に検出することができる。

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略したりすることが可能である。

１１ Ａ／Ｄコンバータ、１２ メモリ、１３ ＣＰＵ、２０ パワーデバイス、２１ 半導体チップ、３１Ａ，３１Ｂ，３１Ｃ オン抵抗検出回路、３２ メモリ、３３ カウンター回路、１００，１０１，１０２，１０３ モニター回路、２０１，２０２，２０３ パワーモジュール、３１１，３１２，３１３，３１４ コンパレータ、３１５，３１６ ＡＮＤゲート、３１７ 遅延回路。

Claims (5)

1. スイッチング素子と、
   前記スイッチング素子のセンス電流およびオン抵抗を測定する測定回路と、
   前記センス電流が第１閾値以上となる異常検出期間において、前記オン抵抗が第２閾値以上である場合に、前記スイッチング素子の異常を表す信号を出力する異常検出回路とを備え、
   前記異常検出回路は、
   前記オン抵抗を前記第１閾値と比較する第１コンパレータと、
   前記センス電流を前記第２閾値と比較する第２コンパレータとを備える、
   パワーモジュール。
2. 前記異常検出期間は、前記センス電流が前記第１閾値以上で、前記第１閾値より大きい第３閾値以下となる期間であり、
   前記異常検出回路は、
   前記センス電流を前記第３閾値と比較する第３コンパレータと、
   前記第３コンパレータと前記第１コンパレータの出力が入力される第１ＡＮＤゲートと、をさらに備える、
   請求項１に記載のパワーモジュール。
3. 前記異常検出回路は、
   前記第１ＡＮＤゲートの出力信号を遅延する遅延回路と、
   前記第１ＡＮＤゲートの出力信号と、前記遅延回路の出力信号とが入力される第２ＡＮＤゲートとをさらに備え、
   前記異常検出期間は、第１の測定タイミングと、前記第１の測定タイミングから前記遅延回路による遅延時間だけ遅延した第２の測定タイミングの両方において、前記センス電流が前記第１閾値以上かつ前記第３閾値以下となった場合の、前記第２の測定タイミング以降の期間である、
   請求項２に記載のパワーモジュール。
4. 前記オン抵抗が前記第２閾値以上となる回数をカウントし、前記回数が予め定められたカウンター値以上となる場合に、前記スイッチング素子の異常を表す信号を出力するカウンター回路をさらに備える、
   請求項１から３のいずれか１項に記載のパワーモジュール。
5. 前記第２閾値はユーザが設定可能である、
   請求項１から４のいずれか１項に記載のパワーモジュール。

Images