JP5321024B2 - スイッチング素子の異常検出装置 - Google Patents

Description

本発明は、スイッチング素子の過電流異常などの異常を検出する異常検出装置に関するものである。

インバータ回路の絶縁ゲートバイポーラトランジスタ（以下、ＩＧＢＴともいう。）に流れる過電流を検出してＩＧＢＴを保護する回路として、特許文献１に開示された過電流保護回路が知られている。この過電流保護回路では、過電流が検出されると過電流検出の基準電圧を下げることで、過電流検出状態を一定時間保持するように設計されている。

特開２００６−２８８１４８号公報

しかしながら、上記従来の過電流保護回路は、過電流を検出したのちＩＧＢＴのゲート信号がＯＦＦするとＩＧＢＴを流れる電流もゼロになるので、誤差増幅器の出力が反転する可能性があり、過電流検出状態を充分な時間だけ保持することができないおそれがある。

本発明が解決しようとする課題は、異常検出状態を充分な時間だけ保持できる異常検出装置を提供することである。

本発明は、第１検出手段により第１の異常を検出するとともに、当該第１の異常の検出信号により第２検出手段の基準値を切り換え、第２の異常検出信号を生成することによって上記課題を解決する。

本発明によれば、第１検出手段により第１の異常を検出すると、当該第１の異常の検出信号により第２検出手段の基準値が切り換わって第２の異常検出信号が生成され、これが第１出力手段に入力されるので、異常検出状態を充分な時間だけ保持することができる。

以下、本発明の実施形態を図面に基づいて説明する。

《第１実施形態》
図１は、本実施形態に係る異常検出装置を示す電気回路図である。本実施形態の異常検出装置は、たとえばインテリジェントパワーモジュールを構成するＩＧＢＴの異常を検出する装置に具体化することができるので、その一例を説明する。ただしこれに限定されず、種々のスイッチング素子に適用することができる。

異常検出対象たるＩＧＢＴ（スイッチング素子）４は、ゲート駆動回路３からのＯＮ／ＯＦＦ信号がゲートＧに入力することでスイッチングされ、ＯＮ駆動信号によりコレクタＣからエミッタＥにコレクタ電流Ｉｃが流れる。

本例のＩＧＢＴ４は電流センス端子Ｓを有するトランジスタであり、ゲートＧへのＯＮ駆動信号によりコレクタＣからエミッタＥへ電流Ｉｃが流れると、電流センス端子Ｓには電流Ｉｃに比例した電流Ｉｓ（電流Ｉｃと電流Ｉｓのマスク比Ｎは既知。Ｉｓ＝Ｉｃ／Ｎ）が流れる。電流センス端子Ｓから流れる電流Ｉｓは、電流検出抵抗５により電圧に変換され、その検出電圧はフィルタ回路６に出力され、ここで検出電圧から一定以上の高周波のノイズが除去される。

また、本例のＩＧＢＴ４には、当該ＩＧＢＴ４の温度を検出するためのダイオードからなる温度センサＤを有し、温度センサＤの検出電圧はフィルタ回路７に出力され、ここで検出電圧から一定以上の高周波のノイズが除去される。なお、本例の温度センサＤは温度が上昇すると検出電圧が減少する特性を有するものである。

本例の異常検出装置は、ＩＧＢＴ４に過電流が流れたことを検出する過電流検出回路８と、ＩＧＢＴ４が過温度になったことを検出する過温度検出回路９とを備える。

過電流検出回路８は比較器８１を備え、−入力端子にフィルタ回路６を通過した電流Ｉｓに応じた検出電圧（換言すれば電流検出抵抗５の両端電圧）が入力されるとともに、＋入力端子に過電流が流れたか否かを判断するための閾値たる基準電圧Ｖref1（第１の基準値）が入力される。これにより、＋入力端子に入力された検出電圧が基準電圧Ｖref1未満の場合は、比較器８１の出力端子からＨｉレベル信号が出力され、逆に検出電圧が基準電圧Ｖref1以上の場合は、比較器８１の出力端子からＬｏレベル信号が出力される。つまり、ＩＧＢＴ４に異常な過電流が流れると、比較器８１の−入力端子に入力される検出電圧がこれにともなって上昇し、これが基準電圧Ｖref1以上になるとＬｏレベル信号（過電流検出信号）が出力される。本発明の第１の異常が、このＩＧＢＴ４に過電流が流れる異常に相当する。

一方、過温度検出回路９は比較器９１を備え、＋入力端子にフィルタ回路７を通過した、ＩＧＢＴ４の温度に応じた検出電圧が入力されるとともに、−入力端子に過温度であるか否かを判断するための閾値たる基準電圧Ｖref2が入力される。

本例の基準電圧Ｖref2の設定回路は、基準電源Ｖｃを分圧する２つの抵抗９２，９３を有し、これら２つの抵抗９２，９３の中間部が比較器９１の−入力端子に接続されている。なお、コンデンサ９４は基準電圧を安定させるためのコンデンサである。

また、一方の抵抗９２と並列にＭＯＳトランジスタからなるスイッチング素子９５（本発明の切換回路に相当する。）が接続され、そのベースが比較器８１及び比較器９１の出力端子に直列に接続されている。このスイッチング素子９５はベースにＬｏレベル信号が入力されたときにＯＮし、Ｈｉレベル信号が入力されたときにＯＦＦするノーマリオン形トランジスタである。

これにより、スイッチング素子９５のベースにＬｏレベル信号が入力されると当該スイッチング素子９５がＯＮするので、比較器９１の−入力端子には基準電圧Ｖｃに応じた電圧が入力される。これに対し、スイッチング素子９５のゲートにＨｉレベル信号が入力されると当該スイッチング素子９５がＯＦＦするので、比較器９１の−入力端子には基準電源Ｖｃを２つの抵抗９２,９３で分圧した電圧が入力される。

つまり、スイッチング素子９５がＯＮしたときの比較器９１の基準電圧は、スイッチング素子９５がＯＦＦしたときの比較器９１の基準電圧に比べて高い電圧となる。以降、スイッチング素子９５がＯＦＦしたときの比較器９１の基準電圧をＶref2（第２の基準値）、スイッチング素子９５がＯＮしたときの比較器９１の基準電圧をＶref3（第３の基準値）と称する。

そして、フィルタ回路７を介して＋入力端子に入力されたＩＧＢＴ４の温度に相当する検出電圧が基準電圧Ｖref2又はＶref3以上の場合は、比較器９１からＨｉレベル信号が出力され、逆に検出電圧が基準電圧Ｖref2又はＶref3未満の場合は、比較器９１からＬｏレベル信号が出力される。本発明の第２の異常が、ＩＧＢＴ４の温度が過温度となる異常に相当する。

詳細は後述するが、過電流検出回路８により過電流異常が検出された場合又は過温度検出回路９により過温度異常が検出された場合を除き、すなわち正常時は、スイッチング素子９５がＯＦＦ状態とされているので、温度センサＤにより検出されたＩＧＢＴ４の温度に相当する電圧が基準電圧Ｖref2以上の場合は比較器９１からＨｉレベル信号が出力され、逆に検出電圧が基準電圧Ｖref2未満の場合は、比較器９１からＬｏレベル信号が出力される。

これに対し、過電流検出回路８により過電流異常が検出された場合又は過温度検出回路９により過温度異常が検出された場合、すなわち異常時は、スイッチング素子９５がＯＮ状態とされているので、温度センサＤにより検出されたＩＧＢＴ４の温度に相当する電圧が基準電圧Ｖref3以上の場合は比較器９１からＨｉレベル信号が出力され、逆に検出電圧が基準電圧Ｖref3未満の場合は、比較器９１からＬｏレベル信号が出力される。

過電流検出回路８の比較器８１の出力信号と過温度検出回路９の比較器９１の出力信号は、これら出力信号のいずれか一方が異常検出信号（Ｌｏレベル信号）であるときに異常検出信号（Ｌｏレベル信号）を出力する負論理型の論理和回路１０に出力される。論理和回路１０の出力は、ＩＧＢＴ４のＯＮ／ＯＦＦ制御を司るゲートＰＷＭ信号１とともに論理積回路２に入力される。

正論理型の論理積回路２は、ゲートＰＷＭ信号１（Ｈｉレベル信号とＬｏレベル信号とをパルス幅変調した駆動制御信号）のＯＮ／ＯＦＦに拘らず、論理和回路１０からの異常検出信号（Ｌｏレベル信号）が入力された場合はＯＦＦ信号を出力する回路である。つまり、論理和回路１０からＨｉレベル信号が入力されている場合だけ、ゲートＰＷＭ信号１を出力する論理回路である。論理積回路２の出力信号はゲート駆動回路３を介してＩＧＢＴ４のゲートへ出力される。

なお、論理和回路１０からの検出信号１１はＩＧＢＴ４を含むインバータを制御するＣＰＵへも出力される。

次に図２を参照しながら本例の動作を説明する。

図２は本例の異常検出装置の動作を示すタイミングチャートであり、横軸に時間、縦軸にゲートＰＷＭ信号１の波形、電流センス端子Ｓに流れるセンス電流（ＩＧＢＴ４のコレクタ電流の波形に相関する）の波形、フィルタ回路６を通過して比較器８１の−入力端子に入力する検出電圧の波形、過温度検出回路９の比較器９１の＋入力端子へ入力される検出温度の波形と比較器９１の基準電圧Ｖref2,Ｖref3の波形、論理和回路１０から出力される検出信号１１の波形をそれぞれ表わしたものである。

まず、時間ｔ１からｔ２までの間は、過電流検出回路８及び過温度検出回路９のいずれも過電流異常や過温度異常を検出していないので、論理和回路１０から論理積回路２にＨｉレベル信号が出力される。これにより、論理積回路２からゲート駆動回路３に対し、ゲートＰＷＭ信号１に相当する信号が出力され、その結果ＩＧＢＴ４はＯＮ／ＯＦＦのスイッチング動作を繰り返す。

さて、時間ｔ３において、ＩＧＢＴ４のセンス電流Ｉｓが過電流の基準値を超え、これに相当する検出電圧が比較器８１の基準電圧Ｖref1以上になったとする。この瞬間に比較器８１の出力端子からＬｏレベル信号が出力される。このＬｏレベル信号はスイッチング素子９５のベースに入力され、これによりスイッチング素子９５がＯＮする。スイッチング素子９５がＯＮすると、比較器９１の−入力端子に入力される基準電圧が、それまでの基準電圧Ｖref2からこれより大きい基準電圧Ｖref3に切り換わる。この基準電圧Ｖref2，Ｖref3の切り換わりの様子を同図の過温度検出回路の波形に点線で示す。

既述した従来の異常検出装置では、過電流を検出してからゲート信号をＯＦＦするまでの間（ｔ３〜ｔ４）やＣＰＵが過電流状態を認識するまでの間に、比較器８１の出力がそれまでのＬｏレベル信号からＨｉレベル信号に切り換るおそれがある。したがって、少なくともこの間の過電流状態を保持させる必要がある。

本例の異常検出装置では、過電流検出回路８にて過電流異常を検出するとスイッチング素子９５が即座にＯＮして過温度検出回路９の基準電圧Ｖref2がそれより高い基準電圧Ｖref3に切り換わる。これにより、過温度検出回路９側で過電流異常の異常信号を保持することができる。特にＩＧＢＴ４の温度変化は、ＩＧＢＴ４を流れるコレクタ電流の変化に比べて時間的に緩やか（遅い）であり、ＩＧＢＴ４へＯＦＦ信号を出力しても即座に温度は下降しないので、異常信号を一定時間継続させることができる。

また、図１に示すように比較器９１の基準電圧Ｖref2，Ｖref3の抵抗９３に並列に電圧安定用コンデンサが接続されていても、当該コンデンサに蓄電された電荷はスイッチング素子９５のＯＮ動作によって引き抜かれるので、低い出力インピーダンスで異常検出を素早く固定することができる。

そして、上述したように過電流検出回路8の出力端子からＬｏレベル信号が出力されると過温度検出回路9の出力端子からもＬｏレベル信号が出力されることになり、論理和回路１０から論理積回路２へＬｏレベル信号が出力される。その結果、論理積回路２からはゲートＰＷＭ信号１のＯＮ／ＯＦＦ状態に拘らずＯＦＦ信号がゲート駆動回路３を介してＩＧＢＴ４のゲートに入力される。これにより、過電流を検出してから（ｔ３）所定の遅延時間ののちに（ｔ４）、ＩＧＢＴ４がＯＦＦすることになる。

以上のとおり、本例の異常検出装置によれば、過電流検出回路８で過電流異常信号が検出されたら、応答速度が遅い過温度検出回路９の基準電圧を切り換えることで故意に過温度異常信号を生成するので、遅延時間の間に過電流検出回路８からＨｉレベル信号が出力されたとしても、ＩＧＢＴ４のゲートに対するＯＦＦ駆動信号を保持することができる。したがって、専用の保持回路を設ける必要がなく、コスト的にもスペース的にも有利な装置を提供することができる。

また、過温度検出回路９の応答速度（温度の変化速度）は過電流検出回路８の応答速度（電流の変化速度）に比べて遅いことから、比較器９１の基準電圧Ｖref3の値を適宜選択することで所定時間だけ異常検出状態を保持することができる。

《第２実施形態》
本発明の異常検出装置では、過電流検出回路８の電流変化速度に比べて緩やかに特性が変化する異常検出回路であれば、過温度検出回路９に代えて、たとえばインバータの電源の低電圧異常（又は高電圧異常）を検出する電圧検出回路を用いることもできる。

図３は発明の他の実施形態に係る異常検出装置を示す電気回路図、図４は本例のタイミングチャートである。

本例の異常検出装置は、上述した第１実施形態の過温度検出回路に代えてインバータ電源の低電圧異常を検出する低電圧検出回路（便宜的に符号９とする）とした点が相違し、その他の構成は第１実施形態と同様である。

つまり、低電圧検出回路９の比較器９１の＋入力端子に電源の検出電圧を入力し、正常時には低電圧か否かを判断する基準電圧Ｖref2異常かどうかを比較し、電源の検出電圧が基準電圧Ｖref2を越える場合は正常であるとしてＨｉレベル信号を出力する。これに対し、電源の検出電圧が基準電圧Ｖref2以下になったら、低電圧異常であるとして比較器９１の出力端子からＬｏレベル信号を出力する。

また本例においても、過電流検出回路８の比較器８１の出力端子からＬｏレベル信号が出力されたらＯＮするスイッチング素子９５を備え、これによりそれまでの基準電圧Ｖref2をそれより高い基準電圧Ｖref3に切り換える。

インバータの電源電圧の変化速度もＩＧＢＴ４を流れる電流変化速度に比べて緩やか（遅い）であることから、図４に示すように時間ｔ３において過電流が検出されたら瞬間的に比較器９１の基準電圧がＶref2からＶref3に切り換わり、所定時間これを保持することができる。

なお、インバータ電源の電圧異常は低電圧側だけに限らず、所定電圧以上になった状態を検出する高電圧検出回路として構成することもできる。

《第３実施形態》
図５は発明のさらに他の実施形態に係る異常検出装置を示す電気回路図、図６はタイミングチャートである。本例においては、過温度検出回路９の基準電圧Ｖref2とＶref3とを切り換えるスイッチング素子９５に抵抗９６とコンデンサ９７とによる微分回路を追加し、過電流異常を検出後に基準電圧の時定数を活用したタイマー回路を追加した点が上述した第１実施形態と相違する。

上述したとおり、本発明の目的は過電流検出回路８で検出された過電流の異常状態を所定時間だけ保持することにある。したがって、過電流異常が検出されてからＩＧＢＴ４の保護処理、すなわちゲート信号をＯＦＦしてスイッチングを所定時間だけ停止したのちは原状に復帰させることも必要とされる。

そこで、過電流検出回路８以外の検出回路、本例では過温度検出回路９の比較器９１の基準電圧をＶref3から元のＶref2に戻してやることで異常検出装置を自動的に原状に復帰させることができる。

すなわち、図５に示すようにスイッチング素子９５に抵抗９６とコンデンサ９７とによる微分回路が追加されている。なお、比較器９１の−入力端子に接続されたスイッチング素子９８（ノーマリオフ形トランジスタ）と抵抗９９は基準電圧近傍で生じるチャタリングを防止するための回路である。

図６を参照しながら本例の動作を説明する。

まず、時間ｔ１からｔ２までの間は、過電流検出回路８及び過温度検出回路９のいずれも過電流異常や過温度異常を検出していないので、論理和回路１０から論理積回路２にＨｉレベル信号が出力される。これにより、論理積回路２からゲート駆動回路３に対し、ゲートＰＷＭ信号１に相当する信号が出力され、その結果ＩＧＢＴ４はＯＮ／ＯＦＦのスイッチング動作を繰り返す。

さて、時間ｔ３において、ＩＧＢＴ４のセンス電流Ｉｓが過電流の基準値を超え、これに相当する検出電圧が比較器８１の基準電圧Ｖref1以上になったとする。この瞬間に比較器８１の出力端子からＬｏレベル信号が出力される。このＬｏレベル信号はスイッチング素子９５のベースに入力され、これによりスイッチング素子９５がＯＮする。スイッチング素子９５がＯＮすると、比較器９１の−入力端子に入力される基準電圧が、それまでの基準電圧Ｖref2からこれより大きい基準電圧Ｖref3に切り換わる。この基準電圧Ｖref2，Ｖref3の切り換わりの様子を同図の過温度検出回路の波形に点線で示す。ここまでの動作は第１実施形態と同じである。

なおｔ３では、スイッチング素子９８はＯＦＦ状態であるので、基準電圧Ｖref3は電圧Ｖｃを抵抗９２，９３で分圧した値となっている。

時間ｔ３からの時間の経過とともに、上述した微分回路９６，９７によって基準電圧Ｖref3が減少していくが、フィルタ回路７を介して入力される温度に相当する検出電圧は基準電圧Ｖref3以上であるため、時間ｔ４〜ｔ５までの間は過電流の異常検出状態が保持されＩＧＢＴ４のＯＦＦ状態が継続する。

時間ｔ５においてフィルタ回路７を介して入力される温度に相当する検出電圧は基準電圧Ｖref3未満になると、過温度検出回路９の比較器９１の出力端子からＨｉレベル信号が出力される。この瞬間にスイッチング素子９５がＯＦＦするとともにスイッチング素子９８がＯＮし、これにより比較器９１の−入力端子の基準電圧が３つの抵抗９２，９３，９９で電圧Ｖｃを分圧する基準電圧Ｖref4（＜Ｖref2）に切り換わる。これにより、それまでの過電流異常によるＩＧＢＴ４の保護処理が解除されるとともに、基準電圧をＶref4に低下させることにより、閾値近傍で生じるチャタリングを防止することができる。

なお、図５に示す過温度検出回路９に代えて、第２実施形態で示した低電圧検出回路９を用いることもできる。

発明の実施形態に係る異常検出装置を示す電気回路図である。 図１に示す異常検出装置の動作を示すタイミングチャートである。 発明の他の実施形態に係る異常検出装置を示す電気回路図である。 図３に示す異常検出装置の動作を示すタイミングチャートである。 発明のさらに他の実施形態に係る異常検出装置を示す電気回路図である。 図５に示す異常検出装置の動作を示すタイミングチャートである。

符号の説明

１…ゲートＰＷＭ信号
２…論理積回路
３…ゲート駆動回路
４…ＩＧＢＴ（スイッチング素子）
５…電流検出抵抗
６，７…フィルタ回路
８…過電流検出回路
９…過温度検出回路
９５…スイッチング素子（切換回路）
１０…論理和回路
１１…検出信号

Claims (10)

1. 第１の基準値に基づいてスイッチング素子の第１の異常を検出して第１異常検出信号を出力する第１検出手段と、
   第２の基準値に基づいて前記スイッチング素子の第２の異常を検出して第２異常検出信号を出力する第２検出手段と、
   前記第１異常検出信号と前記第２異常検出信号の少なくとも一方が出力されている場合は異常検出信号を出力する第１出力手段と、
   前記スイッチング素子へのゲート信号に拘らず前記第１出力手段から前記異常検出信号が出力された場合は前記スイッチング素子へＯＦＦ信号を出力する第２出力手段と、を備えるスイッチング素子の異常検出装置であって、
   前記第１異常検出信号の出力により、前記第２の基準値を、前記第２異常検出信号が出力される第３の基準値に切り換える切換手段を備えることを特徴とするスイッチング素子の異常検出装置。
2. 請求項１に記載のスイッチング素子の異常検出装置において、
   前記第１出力手段は、前記第１異常検出信号と前記第２異常検出信号の少なくとも一方が出力されている場合は異常検出信号を出力する負論理型の論理和回路を含み、
   前記第２出力手段は、前記論理和回路から前記異常検出信号が出力された場合は前記スイッチング素子へＯＦＦ信号を出力する正論理型の論理積回路を含むことを特徴とするスイッチング素子の異常検出装置。
3. 請求項１又は２に記載のスイッチング素子の異常検出装置において、
   前記第２の異常を検出する特性の変化速度は、前記第１の異常を検出する特性の変化速度より小さいことを特徴とするスイッチング素子の異常検出装置。
4. 請求項１〜３のいずれか一項に記載のスイッチング素子の異常検出装置において、
   前記第３の基準値を前記第２の基準値に向かって時間的に漸近させる漸近回路をさらに備えることを特徴とするスイッチング素子の異常検出装置。
5. 請求項４に記載のスイッチング素子の異常検出装置において、
   前記漸近回路は、前記第１異常検出信号を入力とする微分回路であることを特徴とするスイッチング素子の異常検出装置。
6. 請求項１〜５のいずれか一項に記載のスイッチング素子の異常検出装置において、
   前記第１検出手段は、
   前記スイッチング素子を流れる電流を検出する第１センサと、
   前記第１センサにより検出された電流と前記第１の基準値とを比較し、前記電流が前記第１の基準値を超えた場合に、過電流信号を前記第１出力手段へ出力する第１比較器と、を含むことを特徴とするスイッチング素子の異常検出装置。
7. 請求項６に記載のスイッチング素子の異常検出装置において、
   前記第２検出手段は、
   前記スイッチング素子の温度を検出する第２センサと、
   前記第２センサにより検出された温度と前記第２の基準値とを比較し、前記温度が前記第２の基準値を超えた場合に、過温度信号を前記第１出力手段へ出力する第２比較器と、を含むことを特徴とするスイッチング素子の異常検出装置。
8. 請求項６に記載のスイッチング素子の異常検出装置において、
   前記第２検出手段は、
   前記スイッチング素子の電源の電圧を検出する第２センサと、
   前記第２センサにより検出された電源電圧と前記第２の基準値とを比較し、前記電圧が前記第２の基準値未満となった場合に、低電圧信号を前記第１出力手段へ出力する第２比較器と、を含むことを特徴とするスイッチング素子の異常検出装置。
9. 請求項７又は８に記載のスイッチング素子の異常検出装置において、
   前記第２検出手段は、前記第２比較器の基準値を前記第２の基準値と前記第３の基準値のいずれかに切り換えるＭＯＳトランジスタを備えることを特徴とするスイッチング素子の異常検出装置。
10. 請求項１〜９のいずれか一項に記載のスイッチング素子の異常検出装置において、
    前記第２出力手段の出力信号は、前記スイッチング素子を駆動するゲート駆動回路に送出されることを特徴とするスイッチング素子の異常検出装置。

Images