JP2020098267A - 表示装置 - Google Patents

Abstract

【課題】信頼性の低下を抑制できる表示装置を提供する。【解決手段】表示部と、前記表示部の周辺の非表示部と、前記表示部に位置する走査線と、前記非表示部に位置するコモン電位の給電線と、前記非表示部に位置し、前記走査線に走査信号を供給する走査線駆動回路と、前記給電線と前記走査線駆動回路との間に位置し、前記走査線駆動回路に接続される第１配線群と、前記給電線と電気的に接続され、前記給電線、前記第１配線群、及び前記走査線駆動回路を覆う透明導電膜と、を備え、前記透明導電膜は、前記第１配線群に重畳する開口部を有している、表示装置。【選択図】 図５

Description

本発明の実施形態は、表示装置に関する。

近年、表示装置において、信頼性の低下を抑制するための技術が種々検討されている。一例では、所望の接着強度を確保する観点で、シールに接する配向膜と、配向膜の下地となる無機絶縁膜との間に、透明導電膜を設ける技術が開示されている。
また、他の例では、タッチセンサを備えた液晶表示装置において、タッチセンシング用の高周波パルスによるノイズを抑制する観点で、センサ給電線上に金属材料で形成されたメッシュ状のシールド部を設ける技術が開示されている。

特開２０１５−２２５２２７号公報 特開２０１８−１３２６０６号公報

本実施形態の目的は、信頼性の低下を抑制できる表示装置を提供することにある。

本実施形態によれば、
表示部と、前記表示部の周辺の非表示部と、前記表示部に位置する走査線と、前記非表示部に位置するコモン電位の給電線と、前記非表示部に位置し、前記走査線に走査信号を供給する走査線駆動回路と、前記給電線と前記走査線駆動回路との間に位置し、前記走査線駆動回路に接続される第１配線群と、前記給電線と電気的に接続され、前記給電線、前記第１配線群、及び前記走査線駆動回路を覆う透明導電膜と、を備え、前記透明導電膜は、前記第１配線群に重畳する開口部を有している、表示装置が提供される。

図１は、本実施形態の表示装置ＤＳＰの一構成例を示す平面図である。 図２は、図１に示した第１基板ＳＵＢ１の一構成例を示す平面図である。 図３は、図１に示したセンサ電極Ｒｘ１及びＲｘ１１を含む領域を拡大した平面図である。 図４は、図３に示したＡ−Ｂ線に沿った表示パネルＰＮＬの断面図である。 図５は、走査線駆動回路ＧＤ１を含む非表示部ＮＤＡの構成例を示す平面図である。 図６は、図５に示した走査線駆動回路ＧＤ１の一部の回路構成例を示す図である。 図７は、図５に示した接続部ＣＮを含むＣ−Ｄ線に沿った表示パネルＰＮＬの断面図である。 図８は、図５に示した開口部ＯＰを含むＥ−Ｆ線に沿った表示パネルＰＮＬの断面図である。

以下、本実施形態について、図面を参照しながら説明する。なお、開示はあくまで一例に過ぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は、説明をより明確にするため、実際の態様に比べて、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同一又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する詳細な説明を適宜省略することがある。

本実施形態においては、表示装置ＤＳＰの一例として、液晶表示装置について説明する。なお、本実施形態にて開示する主要な構成は、有機エレクトロルミネッセンス表示素子やμＬＥＤ等を有する自発光型の表示装置、電気泳動素子等を有する電子ペーパ型の表示装置、ＭＥＭＳ（Micro Electro Mechanical Systems）を応用した表示装置、或いはエレクトロクロミズムを応用した表示装置などにも適用可能である。

図１は、本実施形態の表示装置ＤＳＰの一構成例を示す平面図である。一例では、第１方向Ｘ、第２方向Ｙ、及び、第３方向Ｚは、互いに直交しているが、９０度以外の角度で交差していてもよい。第１方向Ｘ及び第２方向Ｙは、表示装置ＤＳＰを構成する基板の主面と平行な方向に相当し、第３方向Ｚは、表示装置ＤＳＰの厚さ方向に相当する。

表示装置ＤＳＰは、表示パネルＰＮＬと、ＩＣチップ１と、フレキシブルプリント回路基板２と、を備えている。表示パネルＰＮＬは、画像を表示する表示部ＤＡと、表示部ＤＡを囲む額縁状の非表示部ＮＤＡと、を備えている。表示部ＤＡは、第１方向（列方向）Ｘ及び第２方向（行方向）Ｙにマトリクス状に配置された複数の画素ＰＸを備えている。

表示パネルＰＮＬは、例えば液晶表示パネルであり、第１基板ＳＵＢ１と、第２基板ＳＵＢ２と、液晶層ＬＣと、シールＳＥと、を備えている。第２基板ＳＵＢ２は、第１基板ＳＵＢ１に対向している。シールＳＥは、非表示部ＮＤＡに位置し、第１基板ＳＵＢ１と第２基板ＳＵＢ２とを接着するとともに、液晶層ＬＣを封止している。第１基板ＳＵＢ１は、第２基板ＳＵＢ２よりも第２方向Ｙに延出した実装部ＭＡを有している。
ＩＣチップ１及びフレキシブルプリント回路基板２は、実装部ＭＡに実装されている。なお、ＩＣチップ１は、フレキシブルプリント回路基板２に実装されていてもよい。

図２は、図１に示した第１基板ＳＵＢ１の一構成例を示す平面図である。第１基板ＳＵＢ１は、上記の表示部ＤＡ及び非表示部ＮＤＡを備えている。第１基板ＳＵＢ１は、基板端部Ｅ１乃至Ｅ４を有している。基板端部Ｅ１及びＥ２は、第２方向Ｙに沿って延出し、例えば長辺に相当する。基板端部Ｅ３及びＥ４は、第１方向Ｘに沿って延出し、例えば短辺に相当する。

第１基板ＳＵＢ１は、表示部ＤＡにおいてタッチセンサＴＳを備え、非表示部ＮＤＡにおいてＩＣチップ１を備えている。
ＩＣチップ１は、ディスプレイドライバＤＤと、タッチコントローラＴＣと、を内蔵している。ディスプレイドライバＤＤは、画像を表示する画像表示モードにおいて映像信号等の画像表示に必要な信号を表示パネルＰＮＬに出力する。タッチコントローラＴＣは、表示装置ＤＳＰへの物体の接近又は接触を検出するタッチセンシングモードにおいてタッチセンサＴＳを制御する。なお、タッチコントローラＴＣは、ディスプレイドライバＤＤとは別のＩＣチップに内蔵されていてもよい。

ここで、自己容量方式のタッチセンサＴＳについて説明するが、タッチセンサＴＳは相互容量方式であってもよい。タッチセンサＴＳは、複数のセンサ電極Ｒｘと、複数のセンサ配線Ｌと、を備えている。複数のセンサ電極Ｒｘは、表示部ＤＡに位置し、第１方向Ｘ及び第２方向Ｙにマトリクス状に配置されている。複数のセンサ配線Ｌは、表示部ＤＡにおいて、それぞれ第２方向Ｙに沿って延出し、第１方向Ｘに並んでいる。センサ配線Ｌの各々は、例えば後述する信号線Ｓと重畳する位置に設けられている。また、センサ配線Ｌの各々は、非表示部ＮＤＡに引き出され、ＩＣチップ１に電気的に接続され、さらに、ＩＣチップ１の内部でタッチコントローラＴＣに電気的に接続されている。

ここで、第１方向Ｘに並んだセンサ配線Ｌ１乃至Ｌ３と、第２方向Ｙに並んだセンサ電極Ｒｘ１乃至Ｒｘ３との関係に着目する。センサ配線Ｌ１は、センサ電極Ｒｘ１乃至Ｒｘ３と重畳し、センサ電極Ｒｘ１と電気的に接続されている。
センサ配線Ｌ２は、センサ電極Ｒｘ２及びＲｘ３と重畳し、センサ電極Ｒｘ２と電気的に接続されている。ダミー配線Ｄ２１は、センサ配線Ｌ２から離間している。ダミー配線Ｄ２１は、センサ電極Ｒｘ１と重畳し、センサ電極Ｒｘ１と電気的に接続されている。センサ配線Ｌ２及びダミー配線Ｄ２１は、後述するように同一の信号線上に位置している。
センサ配線Ｌ３は、センサ電極Ｒｘ３と重畳し、センサ電極Ｒｘ３と電気的に接続されている。ダミー配線Ｄ３１は、センサ電極Ｒｘ１と重畳し、センサ電極Ｒｘ１と電気的に接続されている。ダミー配線Ｄ３２は、ダミー配線Ｄ３１及びセンサ配線Ｌ３から離間している。ダミー配線Ｄ３２は、センサ電極Ｒｘ２と重畳し、センサ電極Ｒｘ２と電気的に接続されている。センサ配線Ｌ３、ダミー配線Ｄ３１及びＤ３２は、同一の信号線上に位置している。

タッチセンシングモードにおいては、タッチコントローラＴＣは、センサ配線Ｌにセンサ駆動電圧を印加する。これにより、センサ電極Ｒｘにはセンサ駆動電圧が印加され、センサ電極Ｒｘでのタッチセンシングが行われる。センサ電極Ｒｘでのセンシング結果に対応したセンサ信号は、センサ配線Ｌを介してタッチコントローラＴＣに出力される。タッチコントローラＴＣあるいは外部のホストは、センサ信号に基づいて、表示装置ＤＳＰへの物体の接近又は接触の有無及び物体の位置座標を検出する。
なお、画像表示モードにおいては、センサ電極Ｒｘは、センサ駆動電圧とは異なるコモン電圧（Ｖｃｏｍ）が印加される。コモン電圧は、例えばディスプレイドライバＤＤに含まれる電圧供給部からセンサ配線Ｌを介して印加される。

第１基板ＳＵＢ１は、非表示部ＮＤＡにおいて、走査線駆動回路ＧＤ１及びＧＤ２と、給電線Ｆと、配線Ｗ１及びＷ２と、を備えている。走査線駆動回路ＧＤ１は、基板端部Ｅ１と表示部ＤＡとの間に設けられている。走査線駆動回路ＧＤ２は、基板端部Ｅ２と表示部ＤＡとの間に設けられている。

給電線Ｆは、基板端部Ｅ１乃至Ｅ３に沿って設けられている。図示した例では、給電線Ｆは、基板端部Ｅ１と走査線駆動回路ＧＤ１との間に設けられ、また、基板端部Ｅ２と走査線駆動回路ＧＤ２との間に設けられている。給電線Ｆは、例えばＩＣチップ１と電気的に接続され、ＩＣチップ１は、給電線Ｆにコモン電圧を供給する。また、給電線Ｆに供給されるコモン電位は、画像表示モード及びタッチセンシングモードにおいて共通の電位であっても良く、それぞれ異なる電位であっても良い。

配線Ｗ１及びＷ２は、表示部ＤＡを囲む枠状に形成されている。配線Ｗ１は、給電線Ｆと配線Ｗ２との間に設けられている。配線Ｗ２は、配線Ｗ１と表示部ＤＡとの間に設けられている。配線Ｗ１の電位は、給電線Ｆ及び配線Ｗ２の電位とは異なり、例えば固定電位である。また、配線Ｗ２の電位は、給電線Ｆの電位と同電位である。配線Ｗ１の電位は、配線Ｗ２の電位に対して相対的に低電位であってもよいし、高電位であってもよい。配線Ｗ１の電位が配線Ｗ２の電位よりも低電位である場合に、正極性の不純物イオンを捕捉するイオントラップ配線として機能する。あるいは、配線Ｗ１の電位が配線Ｗ２の電位よりも高電位である場合に、負極性の不純物イオンを捕捉するイオントラップ配線として機能する。一例では、配線Ｗ２の電位は、低電位電源ＶＧＬと同電位である。

図３は、図１に示したセンサ電極Ｒｘ１及びＲｘ１１を含む領域を拡大した平面図である。走査線Ｇ１乃至Ｇ３は、第１方向Ｘに沿って延出し、第２方向Ｙに間隔をおいて並んでいる。走査線Ｇ１乃至Ｇ３は、走査線駆動回路ＧＤ１及びＧＤ２と電気的に接続されている。信号線Ｓ１乃至Ｓ５は、第２方向Ｙに沿って延出し、第１方向Ｘに間隔をおいて並んでいる。これらの信号線Ｓ１乃至Ｓ５は、ディスプレイドライバＤＤと電気的に接続されている。なお、信号線Ｓ１乃至Ｓ５は、その一部が屈曲していたとしても、第２方向Ｙに延出しているものとする。

共通電極ＣＥ１及びＣＥ２は、第１方向Ｘに間隔をおいて並んでいる。共通電極ＣＥ１は図１に示したセンサ電極Ｒｘ１に相当し、共通電極ＣＥ２はセンサ電極Ｒｘ１１に相当する。

複数の画素電極ＰＥは、共通電極ＣＥ１及びＣＥ２の各々に重畳している。各画素電極ＰＥは、スイッチング素子ＳＷを介して信号線Ｓ１乃至Ｓ５のいずれかと電気的に接続されている。例えば、図中のスイッチング素子ＳＷ１は、走査線Ｇ２及び信号線Ｓ３と電気的に接続されている。画素電極ＰＥ１は、共通電極ＣＥ１に重畳し、スイッチング素子ＳＷ１を介して信号線Ｓ３と電気的に接続されている。また、画素電極ＰＥ２は、共通電極ＣＥ２に重畳し、スイッチング素子ＳＷ２を介して信号線Ｓ４と電気的に接続されている。

金属配線Ｍ１乃至Ｍ５は、第２方向Ｙに沿って延出し、第１方向Ｘに間隔をおいて並んでいる。これらの金属配線Ｍ１乃至Ｍ５は、それぞれ信号線Ｓ１乃至Ｓ５に重畳している。例えば、金属配線Ｍ１及びＭ２は図１に示したダミー配線Ｄ３１に相当し、金属配線Ｍ４はセンサ配線Ｌ４に相当する。

共通電極ＣＥ１は、金属配線Ｍ１及びＭ２に重畳し、接続部Ｐ１１及びＰ１２においてそれぞれ金属配線Ｍ１及びＭ２と電気的に接続されている。
共通電極ＣＥ２は、金属配線Ｍ４及びＭ５に重畳し、接続部Ｐ１５において金属配線Ｍ５と電気的に接続されている。図示した例では、共通電極ＣＥ２と金属配線Ｍ４とは電気的に接続されていない。金属配線Ｍ４は、タッチコントローラＴＣと電気的に接続されている。

図４は、図３に示したＡ−Ｂ線に沿った表示パネルＰＮＬの断面図である。図示した例は、横電界を利用する表示モードが適用された例に相当する。

第１基板ＳＵＢ１は、絶縁基板１０、絶縁膜１１乃至１６、信号線Ｓ２乃至Ｓ４、金属配線Ｍ２乃至Ｍ４、共通電極ＣＥ１及びＣＥ２、画素電極ＰＥ１及びＰＥ２、配向膜ＡＬ１などを備えている。絶縁基板１０は、ガラス基板や可撓性の樹脂基板などの光透過性を有する基板である。絶縁膜１１乃至１３は、絶縁基板１０の上において、この順に第３方向Ｚに沿って配置されている。図示を省略するが、スイッチング素子ＳＷが備える半導体層は絶縁膜１１及び１２の間に位置し、走査線Ｇは絶縁膜１２及び１３の間に位置している。信号線Ｓ２乃至Ｓ４は、絶縁膜１３及び１４の間に位置している。一例では、信号線Ｓ２乃至Ｓ４は、チタン（Ｔｉ）、アルミニウム（Ａｌ）、及び、チタン（Ｔｉ）を順に積層した積層体であるが、他の金属材料によって形成されていてもよい。金属配線Ｍ２乃至Ｍ４は、絶縁膜１４及び１５の間に位置している。金属配線Ｍ２乃至Ｍ４は、それぞれ信号線Ｓ２乃至Ｓ４の直上に位置している。一例では、金属配線Ｍ２乃至Ｍ４は、チタン（Ｔｉ）、アルミニウム（Ａｌ）、及び、チタン（Ｔｉ）を順に積層した積層体、あるいは、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、及び、モリブデン（Ｍｏ）を順に積層した積層体であるが、他の金属材料によって形成されていてもよい。

共通電極ＣＥ１及びＣＥ２は、絶縁膜１５及び１６の間に位置している。絶縁膜１５は、接続部Ｐ１２に対応して貫通孔ＣＨ１２を有している。共通電極ＣＥ１は、貫通孔ＣＨ１２において金属配線Ｍ２に接続されている。
画素電極ＰＥ１及びＰＥ２は、絶縁膜１６の上に位置し、配向膜ＡＬ１によって覆われている。画素電極ＰＥ１は共通電極ＣＥ１の直上に位置し、画素電極ＰＥ２は、共通電極ＣＥ２の直上に位置している。共通電極ＣＥ１及びＣＥ２、及び、画素電極ＰＥ１及びＰＥ２は、インジウム・ティン・オキサイド（ＩＴＯ）やインジウム・ジンク・オキサイド（ＩＺＯ）などの透明な導電材料によって形成された透明電極である。

絶縁膜１１乃至１３、及び、絶縁膜１６は、シリコン酸化物、シリコン窒化物、シリコン酸窒化物などの無機絶縁膜であり、単層構造であってもよいし、多層構造であってもよい。絶縁膜１４及び１５は、例えば、アクリル樹脂などの有機絶縁膜である。なお、絶縁膜１５は、無機絶縁膜であってもよい。

第２基板ＳＵＢ２は、絶縁基板２０、遮光層ＢＭ、カラーフィルタ層ＣＦ、オーバーコート層ＯＣ、配向膜ＡＬ２などを備えている。絶縁基板２０は、絶縁基板１０と同様に、ガラス基板や樹脂基板などの光透過性を有する基板である。遮光層ＢＭ及びカラーフィルタ層ＣＦは、絶縁基板２０の第１基板ＳＵＢ１と対向する側に位置している。カラーフィルタ層ＣＦは、赤色のカラーフィルタＣＦＲ、緑色のカラーフィルタＣＦＧ、青色のカラーフィルタＣＦＢを含んでいる。図示した例では、カラーフィルタＣＦＢは画素電極ＰＥ１の直上に位置し、カラーフィルタＣＦＲは画素電極ＰＥ２の直上に位置している。オーバーコート層ＯＣは、カラーフィルタ層ＣＦを覆っている。配向膜ＡＬ２は、オーバーコート層ＯＣを覆っている。配向膜ＡＬ１及び配向膜ＡＬ２は、例えば、水平配向性を呈する材料によって形成されている。

液晶層ＬＣは、第１基板ＳＵＢ１及び第２基板ＳＵＢ２の間に位置し、配向膜ＡＬ１と配向膜ＡＬ２との間に保持されている。
偏光板ＰＬ１を含む光学素子ＯＤ１は、絶縁基板１０に接着されている。偏光板ＰＬ２を含む光学素子ＯＤ２は、絶縁基板２０に接着されている。

図５は、走査線駆動回路ＧＤ１を含む非表示部ＮＤＡの構成例を示す平面図である。なお、走査線駆動回路ＧＤ２を含む非表示部ＮＤＡについても、図５に示す構成例と同様に構成されている。

走査線駆動回路ＧＤ１は、図５において一点鎖線で示すように、スキャン方向切替回路ＳＳ１及びＳＳ２と、シフトレジスタＳＲ１及びＳＲ２と、ゲートスイッチＧＳ１乃至ＧＳ８と、配線群ＷＧ１及びＷＧ２と、を備えている。スキャン方向切替回路ＳＳ１及びＳＳ２、及び、配線群ＷＧ１は、第１方向Ｘにおいて、給電線ＦとシフトレジスタＳＲ１及びＳＲ２との間に位置している。配線群ＷＧ２は、第１方向Ｘにおいて、シフトレジスタＳＲ１及びＳＲ２とゲートスイッチＧＳ１乃至ＧＳ８との間に位置している。ゲートスイッチＧＳ１乃至ＧＳ８は、第１方向Ｘにおいて、配線群ＷＧ２と配線Ｗ１との間に位置している。

各部の構成例は後述するが、配線群ＷＧ１を構成する配線Ｗ１１乃至Ｗ１９の一例を簡単に説明する。配線Ｗ１１は、出力モニタ用の配線（ＯＵＴＶ）である、配線Ｗ１２は、垂直スタートパルスを供給するための配線（ＳＴＶ）である。配線Ｗ１３は、スキャン方向を順方向に設定するクロックを供給するための配線（ＵＰ）である。配線Ｗ１４及びＷ１５は、内部ノードに相当する配線である。配線Ｗ１６は、スキャン方向を逆方向に設定するクロックを供給するための配線（ｘＵＰ）である。配線Ｗ１７は、転送クロックを供給するための配線（ＣＫＶ）である。配線Ｗ１８は、高電位電源線（ＶＧＨ）に相当する。配線Ｗ１９は、低電位電源線（ＶＧＬ）に相当する。

配線Ｗ１３及びＷ１６の各々は、スキャン方向切替回路ＳＳ１及びＳＳ２に電気的に接続されている。配線Ｗ１４及びＷ１５は、第２方向Ｙに隣接するスキャン方向切替回路ＳＳ１及びＳＳ２の間を電気的に接続している。配線Ｗ１７乃至Ｗ１９の各々は、シフトレジスタＳＲ１及びＳＲ２に電気的に接続されている。シフトレジスタＳＲ１は、スキャン方向切替回路ＳＳ１からの出力信号に基づいて動作し、ゲートスイッチＧＳ１乃至ＧＳ４を制御する。ゲートスイッチＧＳ１乃至ＧＳ４は、それぞれ走査線Ｇ１乃至Ｇ４と電気的に接続され、走査線Ｇ１乃至Ｇ４に走査信号を供給する。シフトレジスタＳＲ２も、シフトレジスタＳＲ１と同様に構成されている。
配線群ＷＧ２を構成する配線は、ゲートスイッチＧＳに接続される配線と電源線を含む。ゲートスイッチＧＳ１乃至ＧＳ４にはそれぞれ対応する配線群ＷＧ２の配線があり、それら配線は走査線Ｇ１乃至Ｇ４にそれぞれにゲート電圧を供給する。

透明導電膜ＴＦは、給電線Ｆ及び走査線駆動回路ＧＤ１を覆うように配置されている。透明導電膜ＴＦは、接続部ＣＮにおいて、給電線Ｆと電気的に接続されている。つまり、透明導電膜ＴＦの電位は、給電線Ｆと同じくコモン電位である。本実施形態においては、透明導電膜ＴＦは、走査線駆動回路ＧＤ１の全体を覆うわけではなく、走査線駆動回路ＧＤ１に重畳する複数の開口部ＯＰを有している。複数の開口部ＯＰは、第２方向Ｙに並んでいる。

これらの開口部ＯＰは、走査線駆動回路ＧＤ１に重畳する領域のうち、給電線Ｆに近接する領域、あるいは、表示部ＤＡよりも基板端部Ｅ１に近接する領域に形成されている。より具体的には、開口部ＯＰは、配線群ＷＧ１に重畳している。本実施形態においては、透明導電膜ＴＦは、スキャン方向切替回路ＳＳ１及びＳＳ２を覆っており、開口部ＯＰは、配線群ＷＧ１に重畳する領域のうち、隣接するスキャン方向切替回路ＳＳ１及びＳＳ２の間の領域に形成されている。但し、透明導電膜ＴＦはスキャン方向切替回路ＳＳ１及びＳＳ２を覆わないものであっても良い。この場合、開口部ＯＰの間にある透明導電膜ＴＦにおいてスキャン方向切替回路ＳＳ１及びＳＳ２に重なる部分にも開口部ＯＰが形成されることになる。

透明導電膜ＴＦの表示部ＤＡ側の端部Ｅ１１は、ゲートスイッチＧＳ１乃至ＧＳ８に重畳している。つまり、透明導電膜ＴＦは、配線群ＷＧ２と配線Ｗ１との間において、ゲートスイッチＧＳ１乃至ＧＳ８の一部を覆っている。一方で、透明導電膜ＴＦの端部Ｅ１１は、配線Ｗ１及びＷ２には重畳していない。なお、ここでは図示を省略するが、配線Ｗ１及びＷ２には、それぞれ透明導電膜ＴＦとは異なる層に、異なる透明導電膜が重畳している場合がある。

シールＳＥは、図５において二点鎖線で示すように、平面視において、給電線Ｆ、及び、透明導電膜ＴＦの一部に重畳している。また、シールＳＥは、その中央部で開口部ＯＰに重畳しており、シールＳＥの端部と開口部ＯＰとが重畳することはない。さらに、シールＳＥは、走査線駆動回路ＧＤ１の一部、すなわち、配線群ＷＧ１と、スキャン方向切替回路ＳＳ１及びＳＳ２と、シフトレジスタＳＲ１及びＳＲ２と、に重畳している。シールＳＥの表示部ＤＡ側の端部Ｅ２１は、配線群ＷＧ２に重畳している。つまり、シールＳＥは、シフトレジスタＳＲ１及びＳＲ２と配線Ｗ１との間において、配線群ＷＧ２の一部を覆っている。また、透明導電膜ＴＦの端部Ｅ１１は、シールＳＥの端部Ｅ２１と表示部ＤＡとの間に位置している。

図６は、図５に示した走査線駆動回路ＧＤ１の一部の回路構成例を示す図である。スキャン方向切替回路ＳＳ１は、スイッチＳＷ１１及びＳＷ１２を備えている。スイッチＳＷ１１及びＳＷ１２の各々は、並列に接続されたＰ型のトランジスタとＮ型のトランジスタとで構成されている。スキャン方向切替回路ＳＳ２も、スキャン方向切替回路ＳＳ１と同様に構成されている。

シフトレジスタＳＲ１は、ＮＯＲ回路ＮＲと、スイッチＳＷ１３乃至ＳＷ１６とを備えている。ＮＯＲ回路ＮＲの一端側は高電位電源線（ＶＧＨ）である配線Ｗ１８に接続され、他端側は低電位電源線（ＶＧＬ）である配線Ｗ１９に接続されている。Ｐ型のトランジスタであるスイッチＳＷ１３は、Ｎ型のトランジスタであるスイッチＳＷ１４と直列に接続されている。スイッチＳＷ１３側は配線Ｗ１７に接続され、スイッチＳＷ１４側は配線Ｗ１９に接続されている。Ｐ型のトランジスタであるスイッチＳＷ１５は、Ｎ型のトランジスタであるスイッチＳＷ１６と直列に接続されている。スイッチＳＷ１５側は配線Ｗ１８に接続され、スイッチＳＷ１６側は配線Ｗ１９に接続されている。

シフトレジスタＳＲ２は、ＮＡＮＤ回路ＮＤと、スイッチＳＷ１７乃至ＳＷ２０とを備えている。スイッチＳＷ１７は、並列に接続された２つのＰ型のトランジスタによって構成されている。スイッチＳＷ１７は、Ｎ型のトランジスタであるスイッチＳＷ１８と直列に接続されている。スイッチＳＷ１７側は配線Ｗ１８に接続され、スイッチＳＷ１８側は配線Ｗ１７に接続されている。Ｐ型のトランジスタであるスイッチＳＷ１９は、Ｎ型のトランジスタであるスイッチＳＷ２０と直列に接続されている。スイッチＳＷ１９側は配線Ｗ１８に接続され、スイッチＳＷ２０側は配線Ｗ１９に接続されている。
なお、走査線駆動回路ＧＤ１の回路構成は、図示した例に限らない。

図７は、図５に示した接続部ＣＮを含むＣ−Ｄ線に沿った表示パネルＰＮＬの断面図である。なお、図４に示した光学素子ＯＤ１及びＯＤ２の図示は省略している。第１基板ＳＵＢ１において、給電線Ｆは、絶縁膜１３及び１４の間に位置している。絶縁膜１４は、給電線Ｆまで貫通した貫通孔ＣＨ１１を有している。接続電極ＣＮ１は、絶縁膜１４及び１５の間に位置し、貫通孔ＣＨ１１において給電線Ｆに接している。絶縁膜１５は、接続電極ＣＮ１まで貫通した貫通孔ＣＨ１２を有している。接続電極ＣＮ２は、絶縁膜１５及び１６の間に位置し、貫通孔ＣＨ１２において接続電極ＣＮ１に接している。絶縁膜１６は、接続電極ＣＮ２まで貫通した貫通孔ＣＨ１３を有している。透明導電膜ＴＦは、絶縁膜１６及び配向膜ＡＬ１の間に位置し、貫通孔ＣＨ１３において接続電極ＣＮ２に接している。

図示した例では、貫通孔ＣＨ１１乃至ＣＨ１３は、互いに重ならないように、第２方向Ｙにずれて配置されている。つまり、貫通孔ＣＨ１１には絶縁膜１５が配置され、貫通孔ＣＨ１２には絶縁膜１６が配置されている。なお、貫通孔ＣＨ１１乃至ＣＨ１３のうちの少なくとも２つが互いに重なるように配置されてもよい。

給電線Ｆは、図４に示した信号線Ｓ２などと同一層に位置し、信号線Ｓ２と同一材料によって形成された金属配線である。接続電極ＣＮ１は、金属配線Ｍ２などと同一層に位置し、金属配線Ｍ２と同一材料によって形成された金属電極である。接続電極ＣＮ２は、共通電極ＣＥ１などと同一層に位置し、共通電極ＣＥ１と同一材料によって形成された透明電極である。透明導電膜ＴＦは、画素電極ＰＥ１などと同一層に位置し、画素電極ＰＥ１と同一材料によって形成されている。

シールＳＥは、配向膜ＡＬ１及びＡＬ２の間に設けられ、接続部ＣＮにも重畳している。配向膜ＡＬ１の上面ＡＬＡは、シールＳＥに接している。透明導電膜ＴＦの上面ＴＦＡは、配向膜ＡＬ１に接している。透明導電膜ＴＦの下面ＴＦＢは、絶縁膜１６に接している。

図８は、図５に示した開口部ＯＰを含むＥ−Ｆ線に沿った表示パネルＰＮＬの断面図である。なお、図４に示した光学素子ＯＤ１及びＯＤ２の図示は省略している。
図示した例では、給電線Ｆ、及び、配線Ｗ１１乃至Ｗ１９は、同一層に位置し、絶縁膜１３及び１４の間に位置している。透明導電膜ＴＦは、給電線Ｆ、及び、配線Ｗ１８乃至Ｗ１９の直上に位置している。開口部ＯＰは、配線Ｗ１１乃至Ｗ１７の直上に形成されている。開口部ＯＰにおいて、配向膜ＡＬ１は、絶縁膜１６に接している。

ところで、表示部ＤＡにおいて、例えば市松模様のような特定のパターンを表示する際、最小階調値に対応した電圧、及び、最大階調値に対応した電圧が信号線Ｓに交互に印加される場合を想定する。このとき、信号線Ｓに重畳している金属配線Ｍ（さらには、金属配線Ｍと電気的に接続された共通電極ＣＥ）は、信号線Ｓと容量結合している。このため、信号線Ｓの電位の変動が大きくなると、共通電極ＣＥの電位の変動も大きくなる。このような共通電極ＣＥの電位変動は、コモン電位の供給元であるＩＣチップ１を介して、給電線Ｆに伝わり、給電線Ｆが重畳する走査線駆動回路ＧＤ１及びＧＤ２の誤動作の原因となる恐れがある。特に、配線群ＷＧ１にあるクロックやスタートパルスを供給するような配線は、配線群ＷＧ１や配線群ＧＷ２の電源配線に比べて、誤作動の影響を受けやすい。

本実施形態によれば、給電線Ｆと電気的に接続された透明導電膜ＴＦは、走査線駆動回路ＧＤ１及びＧＤ２に重畳する開口部ＯＰを有している。このため、たとえ給電線Ｆに共通電極ＣＥの電位変動が伝わったとしても、その影響を緩和することができる。これにより、走査線駆動回路ＧＤ１及びＧＤ２の誤動作を抑制することができ、信頼性の低下を抑制することができる。

また、開口部ＯＰは、配線群ＷＧ１に重畳しており、寄生容量を低減することができる。加えて、透明導電膜ＴＦは、走査線駆動回路ＧＤ１の回路部（スキャン方向切替回路ＳＳ１及びＳＳ２、及び、シフトレジスタＳＲ１及びＳＲ）と高電位電源線Ｗ１８に重畳しており、回路部から液晶層ＬＣに及ぶ電界をシールドすることができる。
また、シールＳＥと重畳する領域において、開口部ＯＰを挟んだ基板端部Ｅ１側及び表示部ＤＡ側の双方において、透明導電膜ＴＦが配向膜ＡＬ１及び絶縁膜１６と強固に接着されている。このため、シールＳＥと重畳する領域における層間剥離を抑制することができる。

本実施形態において、シフトレジスタＳＲ１は第１シフトレジスタに相当し、シフトレジスタＳＲ２は第２シフトレジスタに相当する。スキャン方向切替回路ＳＳ１は第１スキャン方向切替回路に相当し、スキャン方向切替回路ＳＳ２は第２スキャン方向切替回路に相当する。配線群ＷＧ１は第１配線群に相当し、配線群ＷＧ２は第２配線群に相当する。
透明導電膜ＴＦの端部Ｅ１１は第１端部に相当し、シールＳＥの端部Ｅ２１は第２端部に相当する。絶縁膜１４は第１絶縁膜に相当し、貫通孔ＣＨ１１は第１貫通孔に相当する。絶縁膜１５は第２絶縁膜に相当し、貫通孔ＣＨ１２は第２貫通孔に相当する。絶縁膜１６は第３絶縁膜に相当し、貫通孔ＣＨ１３は第３貫通孔に相当する。接続電極ＣＮ１は第１接続電極に相当し、接続電極ＣＮ２は第２接続電極に相当する。

以上説明したように、本実施形態によれば、信頼性の低下を抑制することが可能な表示装置を提供することができる。

なお、本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これらの新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

ＤＳＰ…表示装置 ＰＮＬ…表示パネル
ＳＵＢ１…第１基板 ＳＵＢ２…第２基板 ＬＣ…液晶層 ＳＥ…シール
ＤＡ…表示部 ＮＤＡ…非表示部
ＣＥ…共通電極 ＰＥ…画素電極
Ｇ…走査線 ＧＤ１、ＧＤ２…走査線駆動回路
Ｆ…給電線 ＴＦ…導電膜 ＯＰ…開口部

Claims (14)

1. 表示部と、
   前記表示部の周辺の非表示部と、
   前記表示部に位置する走査線と、
   前記非表示部に位置するコモン電位の給電線と、
   前記非表示部に位置し、前記走査線に走査信号を供給する走査線駆動回路と、
   前記給電線と前記走査線駆動回路との間に位置し、前記走査線駆動回路に接続される第１配線群と、
   前記給電線と電気的に接続され、前記給電線、前記第１配線群、及び前記走査線駆動回路を覆う透明導電膜と、を備え、
   前記透明導電膜は、前記第１配線群に重畳する開口部を有している、表示装置。
2. 前記表示部及び前記非表示部を備えた第１基板と、
   前記第１基板と対向する第２基板と、
   前記第１基板と前記第２基板との間に位置する液晶層と、
   前記第１基板と前記第２基板とを接着し、前記液晶層を封止するシールと、を備え、
   前記シールは、前記非表示部に位置し、前記開口部に重畳している、請求項１に記載の表示装置。
3. 前記給電線は、前記第１基板の基板端部と前記走査線駆動回路との間に位置し、
   前記走査線駆動回路は、前記給電線と前記表示部との間に位置し、
   前記開口部は、前記第１配線群に重畳する領域のうち、前記給電線に近接する領域に形成されている、請求項２に記載の表示装置。
4. 前記走査線駆動回路は、シフトレジスタと、ゲートスイッチと、スキャン方向切替回路と、を備え、
   前記第１配線群及び前記スキャン方向切替回路は、前記給電線と前記シフトレジスタとの間に位置し、
   前記透明導電膜は、前記スキャン方向切替回路に重畳している、請求項３に記載の表示装置。
5. 前記シフトレジスタと前記ゲートスイッチの間に位置し、前記走査線駆動回路に接続される第２配線群を、さらに、備え、
   前記開口部は、前記第２配線群に重畳しない、請求項４に記載の表示装置。
6. 前記透明導電膜は、前記表示部側に第１端部を有し、
   前記第１端部は、前記ゲートスイッチに重畳している、請求項４に記載の表示装置。
7. さらに、前記ゲートスイッチと前記表示部との間に位置する配線を備え、
   前記配線の電位は、前記透明導電膜の電位より低い固定電位であり、
   前記透明導電膜は、前記配線に重畳しない、請求項４に記載の表示装置。
8. 前記シールは、平面視で、前記給電線、前記第１配線群、及び、前記シフトレジスタに重畳し、前記ゲートスイッチに重畳しない、請求項４に記載の表示装置。
9. 前記シールは、前記表示部側に第２端部を有し、
   前記第１端部は、前記第２端部と前記表示部との間に位置している、請求項６に記載の表示装置。
10. 前記走査線駆動回路は、第１シフトレジスタと、第２シフトレジスタと、前記給電線と前記第１シフトレジスタとの間に位置する第１スキャン方向切替回路と、前記給電線と前記第２シフトレジスタとの間に位置する第２スキャン方向切替回路と、を備え、
    前記開口部は、前記第１スキャン方向切替回路と前記第２スキャン方向切替回路との間に形成されている、請求項３に記載の表示装置。
11. 前記第１基板は、さらに、第１絶縁膜と、第２絶縁膜と、第３絶縁膜と、前記第１絶縁膜の第１貫通孔において前記給電線に接する第１接続電極と、前記第２絶縁膜の第２貫通孔において前記第１接続電極に接する第２接続電極と、を備え、
    前記透明導電膜は、前記第３絶縁膜の第３貫通孔において前記第２接続電極に接している、請求項２に記載の表示装置。
12. 前記第１絶縁膜及び前記第２絶縁膜は、有機絶縁膜であり、
    前記第１接続電極は、金属電極であり、
    前記第２接続電極は、透明電極である、請求項１１に記載の表示装置。
13. 前記第１基板は、さらに、配向膜を備え、
    前記配向膜の上面は、前記シールに接し、
    前記透明導電膜の上面は、前記配向膜に接し、
    前記透明導電膜の下面は、前記第３絶縁膜に接している、請求項１１に記載の表示装置。
14. 前記第１基板は、さらに、前記表示部において、信号線と、前記信号線に重畳する金属配線と、共通電極と、画素電極と、を備え、
    前記金属配線は、前記第１絶縁膜及び前記第２絶縁膜の間に位置し、前記第１接続電極と同一材料によって形成され、
    前記共通電極は、前記第２絶縁膜及び前記第３絶縁膜の間に位置し、前記第２接続電極と同一材料によって形成され、
    前記画素電極は、前記第３絶縁膜及び前記液晶層の間に位置し、前記透明導電膜と同一材料によって形成されている、請求項１１に記載の表示装置。

Images