JP2020077696A - Wiring board and semiconductor device using the same - Google Patents

Abstract

To provide a wiring board and a semiconductor device using the same that improve the productivity by facilitating the removal of a support from a bonded body including the wiring board in which a fine wiring layer serving as an interposer is formed on the support and a wiring board for FC-BGA.SOLUTION: A wiring board includes a support, a release layer formed on the support, a plurality of conductor layers formed on the release layer, a photosensitive insulating resin layer, and a plurality of conductive vias, and includes a portion having the side length of the photosensitive insulating resin layer shorter than the side length of the support in a plan view, preferably at least a part of the photosensitive insulating resin layer being formed in a staircase shape on the support, and there is also provided a semiconductor device using the wiring board.SELECTED DRAWING: Figure 2

Description

本発明は、配線基板、及びそれを用いた半導体装置に関する。   The present invention relates to a wiring board and a semiconductor device using the wiring board.

近年半導体の高速・高集積化が進む中で、ＦＣ−ＢＧＡ用配線基板などのビルドアップ基板（以下、ＦＣ−ＢＧＡ用配線基板として説明する）に対する要求も半導体チップとの接続端子の狭ピッチ化、基板配線の微細化が求められている。   As semiconductors have become faster and more integrated in recent years, there is a demand for build-up boards such as FC-BGA wiring boards (hereinafter referred to as FC-BGA wiring boards) with narrower pitch of connection terminals with semiconductor chips. The miniaturization of substrate wiring is required.

一方、ＦＣ−ＢＧＡ用配線基板と接続するマザーボードとの接続は、従来とほぼ変わらないピッチの接続端子での接続が要求されている。   On the other hand, the connection with the mother board to be connected to the FC-BGA wiring board is required to be performed with connection terminals having a pitch which is almost the same as the conventional one.

この半導体チップとの接続端子の狭ピッチ化、基板配線の微細化のため、シリコン上に配線を形成してチップ接続用の基板（シリコンインターポーザ）とし、それをＦＣ−ＢＧＡ用配線基板に接続する方式が特許文献１に開示されている。または、ＦＣ−ＢＧＡ用配線基板の表面をＣＭＰ等で平坦にしてから微細配線を形成する方式が特許文献２に開示されている。   In order to narrow the pitch of the connection terminals with the semiconductor chip and miniaturize the substrate wiring, a wiring is formed on silicon to serve as a chip connection substrate (silicon interposer), which is connected to the FC-BGA wiring substrate. The method is disclosed in Patent Document 1. Alternatively, Patent Document 2 discloses a method in which the surface of an FC-BGA wiring substrate is flattened by CMP or the like and then fine wiring is formed.

シリコンインターポーザ方式では、シリコンウェーハに半導体前工程用の設備を用いて製作されているが、シリコンウェーハは形状、サイズに制限があり、１枚のウェーハから製作できるインターポーザの数が少なく、製造設備も高価であるため、インターポーザも高価となる問題、およびシリコンウェーハが半導体であることから、伝送特性も劣化する問題がある。   In the silicon interposer method, silicon wafers are manufactured using equipment for semiconductor pre-processing, but silicon wafers are limited in shape and size, and the number of interposers that can be manufactured from one wafer is small, and the manufacturing equipment is also small. There is a problem that the interposer is expensive because it is expensive, and the transmission characteristics are deteriorated because the silicon wafer is a semiconductor.

また、ＦＣ−ＢＧＡ用配線基板の平坦化を行いその上に微細配線層を形成する方式においては、シリコンインターポーザのような伝送特性劣化の問題は無いが、ＦＣ−ＢＧＡ用配線基板の製造不良と難易度の高い微細配線層形成時の不良等により収率が悪くなる問題や、反り、歪による半導体チップの搭載における問題があった。   Further, in the method of flattening the wiring board for FC-BGA and forming the fine wiring layer thereon, there is no problem of the deterioration of the transmission characteristics unlike the silicon interposer, but there is a manufacturing defect of the wiring board for FC-BGA. There have been problems such as poor yield due to defects during formation of a highly difficult fine wiring layer, and mounting of semiconductor chips due to warpage and distortion.

上記問題点に鑑みて、平坦な支持体上に、インターポーザとなる微細配線層を具備した配線基板を作製し、該配線基板をＦＣ−ＢＧＡ用配線基板にはんだを介して実装してから、支持体を取り去ることにより、ＦＣ−ＢＧＡ用配線基板上にインターポーザを有する配線基板を作製する方法が提案されている。   In view of the above problems, a wiring board having a fine wiring layer to be an interposer is produced on a flat support, and the wiring board is mounted on an FC-BGA wiring board via solder and then supported. A method of producing a wiring board having an interposer on the wiring board for FC-BGA by removing the body has been proposed.

しかしながら、支持体を備えた配線基板をＦＣ−ＢＧＡ用配線基板に接合してから、前記配線基板とＦＣ−ＢＧＡ用配線基板間の間隙に、接合部の応力緩和を目的として、アンダーフィルを充填すると、支持体端部にアンダーフィルが濡れ上がることで、支持体を備えた配線基板と、ＦＣ−ＢＧＡ用配線基板との接合体から、支持体を取り去るのが困難になる場合があった。   However, after the wiring board having the support is bonded to the FC-BGA wiring board, an underfill is filled in the gap between the wiring board and the FC-BGA wiring board for the purpose of stress relaxation of the bonding portion. Then, since the underfill wets up to the end portion of the support, it may be difficult to remove the support from the joined body of the wiring board including the support and the FC-BGA wiring board.

図１１（ａ）は、従来のインターポーザ付き配線基板(支持材取り去り前)を例示する模式断面図であり、（ｂ）は（ａ）の端部を拡大して例示する模式断面図である。このように支持体５の端部にアンダーフィル５２による濡れ上がり（Ｄ部）が生じて、支持体５を取り去るのが困難になる。   FIG. 11A is a schematic cross-sectional view illustrating a conventional wiring board with an interposer (before removing the support material), and FIG. 11B is a schematic cross-sectional view illustrating an enlarged end portion of FIG. In this way, the underfill 52 wets up at the end of the support 5 (portion D), and it becomes difficult to remove the support 5.

また、支持体にガラスを用いた場合、支持体上に形成した微細配線層の熱膨張係数がガラスよりも大きく、支持体を備えた配線基板が微細配線層側を凸にして反るため、ＦＣ−ＢＧＡ用配線基板に接続することが困難になる場合があった。   Further, when glass is used for the support, the coefficient of thermal expansion of the fine wiring layer formed on the support is larger than that of glass, and the wiring board including the support warps with the fine wiring layer side protruding. It may be difficult to connect to the wiring board for FC-BGA.

特開２００２−２８０４９０号公報JP, 2002-280490, A 特開２０１４−２２５６７１号公報JP, 2014-225671, A

本発明は上記課題に着目してなされたものであり、支持体上にインターポーザとなる微細配線層を形成した配線基板と、ＦＣ−ＢＧＡ用配線基板との接合体において、支持体端部へのアンダーフィルの濡れ上がりを抑制することで、該接合体から支持体を容易に取り去ることを可能にし、生産性を向上させることができる配線基板、及びそれを用いた半導体装置を提供することを目的とする。   The present invention has been made in view of the above problems, and in a joined body of a wiring board in which a fine wiring layer serving as an interposer is formed on a support, and a wiring board for FC-BGA, the end of the support is An object of the present invention is to provide a wiring board that can remove the support from the joined body easily by suppressing the wetting of the underfill and improve productivity, and a semiconductor device using the same. And

本発明の一態様に係る配線基板は、支持体と、前記支持体上に形成された剥離層と、前記剥離層上に形成された複数の導体層と、感光性絶縁樹脂層と、複数の導電ビアと、を備える配線基板であって、平面視で、前記感光性絶縁樹脂層の辺長が前記支持体の辺長よりも短い部分を有する、ことを特徴とする。   A wiring board according to an aspect of the present invention includes a support, a release layer formed on the support, a plurality of conductor layers formed on the release layer, a photosensitive insulating resin layer, and a plurality of layers. A wiring board including a conductive via, wherein the side surface of the photosensitive insulating resin layer has a portion shorter than the side length of the support in a plan view.

本発明の別の態様に係る配線基板は、前記本発明の一態様に係る配線基板であって、前記感光性絶縁樹脂層の少なくとも一部が、前記支持体上に階段形状に形成されていることを特徴とする。   A wiring board according to another aspect of the present invention is the wiring board according to the one aspect of the present invention, wherein at least a part of the photosensitive insulating resin layer is formed in a step shape on the support. It is characterized by

また、本発明の別の態様に係る配線基板は、前記本発明の態様に係る配線基板であって、前記感光性絶縁樹脂層の少なくとも一部が、前記感光性絶縁樹脂層が存在しないキャビティ部を有することを特徴とする。   A wiring board according to another aspect of the present invention is the wiring board according to the aspect of the present invention, wherein at least a part of the photosensitive insulating resin layer is a cavity portion in which the photosensitive insulating resin layer does not exist. It is characterized by having.

さらに、本発明の別の態様に係る配線基板は、前記支持体はガラスであることが好ましい。   Furthermore, in the wiring board according to another aspect of the present invention, the support is preferably glass.

本発明の別の態様に係るインターポーザ付き配線基板は、前記本発明の態様に係る配線基板と、ビルドアップ基板からなる第２の配線基板と、が接合され、前記本発明の態様に係る配線基板から前記支持体と前記剥離層とが取り去られてインターポーザを成し、前記インターポーザと前記第２の配線基板の間隙が前記感光性絶縁樹脂とは異なる樹脂によって充填され、かつ前記感光性絶縁樹脂層の側面の一部が前記感光性絶縁樹脂とは異なる樹脂によって被覆されている、ことを特徴とする。   A wiring board with an interposer according to another aspect of the present invention is a wiring board according to the aspect of the present invention, in which the wiring board according to the aspect of the present invention and a second wiring board that is a build-up substrate are joined. From the support and the release layer to form an interposer, the gap between the interposer and the second wiring board is filled with a resin different from the photosensitive insulating resin, and the photosensitive insulating resin Part of the side surface of the layer is covered with a resin different from the photosensitive insulating resin.

本発明の別の態様に係る半導体装置は、前記本発明の態様に係るインターポーザ付き配線基板上に半導体チップが搭載されている、ことを特徴とする。   A semiconductor device according to another aspect of the present invention is characterized in that a semiconductor chip is mounted on the wiring board with an interposer according to the aspect of the present invention.

本発明によれば、支持体上にインターポーザとなる微細配線層を形成した配線基板をＦＣ−ＢＧＡ用配線基板に接合した後、前記インターポーザとＦＣ−ＢＧＡ用配線基板間の間隙にアンダーフィルを充填する際に、支持体端部へのアンダーフィルの濡れ上がりを抑制できる配線基板が得られる。これにより、支持体上にインターポーザとなる微細配線層を形成した配線基板と、ＦＣ−ＢＧＡ用配線基板との接合体から、支持体を容易に取り去ることができ、インターポーザ付き配線基板、及びそれを用いた半導体装置の生産性が向上する。   According to the present invention, a wiring board having a fine wiring layer serving as an interposer formed on a support is joined to an FC-BGA wiring board, and then a gap between the interposer and the FC-BGA wiring board is filled with an underfill. In doing so, it is possible to obtain a wiring board capable of suppressing the wetting of the underfill onto the end portion of the support. As a result, the support can be easily removed from the joined body of the wiring board in which the fine wiring layer serving as the interposer is formed on the support and the wiring board for FC-BGA. The productivity of the semiconductor device used is improved.

本発明に係る、支持体付き配線基板の２例（（ａ）、（ｂ））の模式断面図である。It is a schematic cross section of two examples ((a), (b)) of a wiring board with a support concerning the present invention. 本発明に係る、（ａ）支持体付き配線基板の１例の端部、（ｂ）（ａ）の配線基板と第２の配線基板とが接合された配線基板にアンダーフィルを充填した様態を、いずれも拡大して例示する模式断面図である。According to the present invention, (a) an end portion of an example of a wiring board with a support, and (b) a wiring board in which the wiring board of (a) and the second wiring board are joined are filled with an underfill. FIG. 3 is a schematic cross-sectional view illustrating both in an enlarged manner. 本発明に係る、支持体付き配線基板の他の例を、端部を拡大して例示する模式断面図である。It is a schematic cross section which illustrates the other example of the wiring board with a support which concerns on this invention by enlarging an edge part. 本発明に係る、インターポーザと第２の配線基板とが接合された配線基板を例示する模式断面図である。It is a schematic cross section which illustrates the wiring board by which the interposer and the 2nd wiring board based on this invention were joined. 本発明に係る、図４の配線基板上に半導体チップを搭載した半導体装置を例示する模式断面図である。FIG. 5 is a schematic cross-sectional view illustrating a semiconductor device having a semiconductor chip mounted on the wiring board of FIG. 4 according to the present invention. 本発明に係る、支持体付き配線基板の製造工程の一部を例示する模式断面図である。It is a schematic cross section which illustrates a part of manufacturing process of the wiring board with a support body based on this invention. 図６に続く、本発明に係る、支持体付き配線基板の製造工程の一部を例示する模式断面図である。FIG. 7 is a schematic cross-sectional view illustrating a part of the manufacturing process of the wiring board with a support according to the present invention, following FIG. 6. 図７に続く、本発明に係る、支持体付き配線基板の製造工程の一部を例示する模式断面図である。FIG. 8 is a schematic cross-sectional view illustrating a part of the manufacturing process of the wiring board with a support according to the present invention, following FIG. 7. 図８に続き、本発明に係る、インターポーザと第２の配線基板とが接合された配線基板の製造工程の一部を例示する模式断面図である。FIG. 9 is a schematic cross-sectional view illustrating a part of the manufacturing process of the wiring board in which the interposer and the second wiring board according to the present invention are joined, following FIG. 8. 図９に続く、本発明に係る、インターポーザと第２の配線基板とが接合された配線基板の製造工程の一部を例示する模式断面図である。FIG. 10 is a schematic cross-sectional view illustrating a part of the manufacturing process of the wiring board, in which the interposer and the second wiring board according to the present invention are joined, following FIG. 9; （ａ）従来のインターポーザ付き配線基板(支持材取り去り前)を例示する模式断面図、（ｂ）（ａ）の端部を拡大して例示する模式断面図である。(A) A schematic cross-sectional view illustrating a conventional wiring board with an interposer (before removing the support material), and (b) a schematic cross-sectional view illustrating an enlarged end portion of (a).

以下に、本発明の一実施形態に係る配線基板について図面を参照して説明する。ただし、以下に説明する各図において相互に対応する部分については同一符号を付し、重複部分においては後述での説明を適宜省略する。また、各図面は説明を容易にするために適宜誇張して表現している。   A wiring board according to an embodiment of the present invention will be described below with reference to the drawings. However, in each of the drawings described below, portions corresponding to each other are designated by the same reference numerals, and overlapping portions will not be described below as appropriate. Further, each drawing is exaggerated as appropriate for ease of explanation.

さらに、本発明の一実施形態は、本発明の技術的思想を具体化するための構成を例示するもであって、各部の材質、形状、構造、配置等を下記のものに特定するものでない本発明の技術的思想は、特許請求の範囲に記載された請求項が規定する技術的範囲内において、変更を加えることができる。   Furthermore, one embodiment of the present invention exemplifies a configuration for embodying the technical idea of the present invention, and does not specify the material, shape, structure, arrangement, etc. of each part as follows. The technical idea of the present invention can be modified within the technical scope defined by the claims described in the claims.

図１は、本発明に係る、支持体付き配線基板（インターポーザ）の２例の模式断面図である。尚、ここで、（インターポーザ）と書く意味は、該配線基板はＦＣ−ＢＧＡ用配線基板と接合後に支持体が取り去られ、インターポーザとなるからである。以下、支持体付き配線基板（インターポーザ）は単に支持体付き配線基板と記す。   FIG. 1 is a schematic cross-sectional view of two examples of a wiring board (interposer) with a support according to the present invention. The meaning of (interposer) is that the wiring board becomes an interposer by removing the supporting body after joining the wiring board for FC-BGA. Hereinafter, the wiring board with a support (interposer) is simply referred to as a wiring board with a support.

図１（ａ）、（ｂ）は、それぞれ、少なくとも支持体５と、支持体５上に形成された剥離層６と、剥離層６上に形成された複数の導体層２１と、感光性絶縁樹脂層１５、１５’と、複数の導電ビア１７と、からなるインターポーザ３ａ、３ｂを備える配線基板１０、２０である。図１（ａ）と図１（ｂ）とでは、前者は感光性絶縁樹脂層１５の側面が垂直な直線状であるのに対し、後者は階段形状である、という点のみが異なっている。しかしながら、平面視（図略）で、それぞれ感光性絶縁樹脂層１５の辺長ＩＬ、ＩＬ’が支持体５の辺長ＳＬよりも短い、という特徴は共通している。   1A and 1B show at least a support 5, a release layer 6 formed on the support 5, a plurality of conductor layers 21 formed on the release layer 6, and a photosensitive insulating film, respectively. The wiring boards 10 and 20 include the interposers 3a and 3b including the resin layers 15 and 15 ′ and the plurality of conductive vias 17. FIG. 1A and FIG. 1B are different only in that the former has a vertical linear side surface of the photosensitive insulating resin layer 15, whereas the latter has a stepwise shape. However, in plan view (not shown), the side lengths IL and IL ′ of the photosensitive insulating resin layer 15 are shorter than the side length SL of the support 5, respectively, in common.

感光性絶縁樹脂層１５、１５’の辺長を支持体５の辺長よりも短くすることで、後述のように、インターポーザとＦＣ−ＢＧＡ用配線基板などのビルドアップ基板からなる第２の配線基板との接合端部の空間が広くなり、従来よりも支持体５への第１のアンダーフィルの濡れ上がりを抑制できる。これにより、第１のアンダーフィルの充填後にも、支持体５を容易に取り去ることができるようになり、生産性を向上させることができる。   By making the side lengths of the photosensitive insulating resin layers 15 and 15 'shorter than the side lengths of the support body 5, as will be described later, the second wiring composed of an interposer and a build-up board such as an FC-BGA wiring board. The space at the joint end with the substrate is widened, and the wetting of the first underfill onto the support 5 can be suppressed more than in the conventional case. As a result, the support 5 can be easily removed even after the first underfill is filled, and the productivity can be improved.

また、第１のアンダーフィル２の一部は、インターポーザの側面の一部を被覆するので、インターポーザと第２の配線基板との応力を緩和する効果を発現するようになる。これにより、インターポーザとＦＣ−ＢＧＡ用配線基板とは高い接続信頼性を示すことができる。   Moreover, since a part of the first underfill 2 covers a part of the side surface of the interposer, an effect of relieving the stress between the interposer and the second wiring board comes to be exhibited. Thereby, the interposer and the FC-BGA wiring board can exhibit high connection reliability.

図１で示したように、本発明の支持体付き配線基板では、平面視で、感光性絶縁樹脂層１５、１５’の辺長が支持体５の辺長よりも短ければよいが、２段以上の階段形状であることがより好ましい。階段形状の段数をより多くすることで、第１のアンダーフィル２と感光性絶縁樹脂層との接地面積が広くなり、インターポーザ３ａ、３ｂとＦＣ−ＢＧＡ用配線基板１とがより高い接続信頼性を示す。   As shown in FIG. 1, in the wiring board with a support of the present invention, the side lengths of the photosensitive insulating resin layers 15 and 15 ′ may be shorter than the side length of the support 5 in plan view, but two stages are required. It is more preferable that the shape is the above step shape. By increasing the number of steps in the staircase shape, the grounding area between the first underfill 2 and the photosensitive insulating resin layer is increased, and the interposers 3a and 3b and the FC-BGA wiring board 1 have higher connection reliability. Indicates.

また、側面が斜め形状（シード層１１側から絶縁樹脂層２３側にかけて、徐々に後退するような勾配がかかった形状）で、１段の場合と、階段形状の場合とを比較すると、階段形状の場合は、１段の場合よりもアンダーフィルの量が多くなるが、加工マージンが広くなるため好ましい。すなわち、階段数が増えると、その分塗布可能な空間が大きくなるとともに、塗布可能なアンダーフィル量の自由度が大きくなるため、塗布量の管理が厳密でなくてもよくなり、より容易に製造できるようになる。   In addition, when the side surface has an oblique shape (a shape in which a gradient that gradually recedes from the seed layer 11 side to the insulating resin layer 23 side is applied), the case of one step and the case of a step shape are compared. In the case of 1, the amount of underfill is larger than that in the case of one step, but the processing margin becomes wider, which is preferable. In other words, as the number of stairs increases, the space that can be applied increases correspondingly and the degree of freedom of the amount of underfill that can be applied increases, so strict control of the application amount is not required, and manufacturing is easier. become able to.

本発明の支持体付き配線基板では、支持体５としてガラスを用いることができる。従来、支持体５にガラスを用いた場合、支持体５に対する感光性絶縁樹脂層の熱膨張係数が大きいため、支持体付きの配線基板はインターポーザ側に反り、ＦＣ−ＢＧＡ用配線基板への接続が困難となっていた。   In the wiring board with a support of the present invention, glass can be used as the support 5. Conventionally, when glass is used for the support body 5, since the photosensitive insulating resin layer has a large thermal expansion coefficient with respect to the support body 5, the wiring board with the support body warps toward the interposer side and is connected to the FC-BGA wiring board. Was difficult.

本発明の支持体付き配線基板では、平面視での感光性絶縁樹脂層の辺長を支持体５の辺長よりも短くすることで、支持体付き配線基板外周部の感光性絶縁樹脂層の体積を小さくすることができるので、支持体付き配線基板の反り量を抑制できる。これにより、支持体付き配線基板をＦＣ−ＢＧＡ用配線基板に容易に接続できるようになる。また、端部の感光性絶縁樹脂層を階段形状に形成することで、樹脂層の体積を一層小さくできるため、反りを小さくでき、ＦＣ−ＢＧＡ用配線基板への接続を一層容易にする効果も有する。   In the wiring board with a support of the present invention, by making the side length of the photosensitive insulating resin layer in plan view shorter than the side length of the support 5, the photosensitive insulating resin layer on the outer peripheral portion of the wiring board with a support can be formed. Since the volume can be reduced, the amount of warpage of the wiring board with a support can be suppressed. As a result, the wiring board with the support can be easily connected to the FC-BGA wiring board. Further, by forming the photosensitive insulating resin layer at the end portion in a step shape, the volume of the resin layer can be further reduced, so that the warp can be reduced and the connection to the FC-BGA wiring board can be made easier. Have.

図２（ａ）は、支持体付き配線基板の１例の端部を拡大して例示する模式断面図である。支持体５上には、剥離層６と、配線保護層７と、シード層１１と、導体層１４、及び２１ａ、２１ｂ、２１ｃと、感光性絶縁樹脂層が１５ａ、１５ｂ、１５ｃと、導電ビア１７と、絶縁樹脂層２３からなるインターポーザ３ｃとが形成されている。   FIG. 2A is a schematic cross-sectional view illustrating an enlarged end portion of an example of a wiring board with a support. On the support 5, a peeling layer 6, a wiring protection layer 7, a seed layer 11, conductor layers 14 and 21a, 21b and 21c, photosensitive insulating resin layers 15a, 15b and 15c, and conductive vias. 17 and an interposer 3c made of an insulating resin layer 23 are formed.

図２（ａ）の支持体付き配線基板３０は、破線楕円部Ａで示すように、感光性絶縁樹脂層が１５ａ、１５ｂ、１５ｃの３層となっており、これらの平面視（図略）での辺長は、シード層１１側から最外層の絶縁樹脂層２３側にかけて階段形状に短くなるとともに（１５ａ＜１５ｂ＜１５ｃ）、いずれも支持体５の辺長よりも短い。感光性絶縁樹脂層１５ａ、１５ｂ、１５ｃの側面は斜め形状としているが、階段形状であれば、各々直線状であってもよい。   2A, the wiring board 30 with a support has three photosensitive insulating resin layers 15a, 15b, and 15c as shown by the broken line ellipse A, and these are in plan view (not shown). The side lengths in (1) to (5a <15b <15c) are shorter than the seed layer 11 side to the outermost insulating resin layer 23 side (15a <15b <15c), and both are shorter than the side length of the support 5. Although the side surfaces of the photosensitive insulating resin layers 15a, 15b, 15c are formed in an oblique shape, they may be formed in a linear shape as long as they have a step shape.

図２（ｂ）は、図２（ａ）の支持体５付き配線基板３０とＦＣ−ＢＧＡ用配線基板である第２の配線基板とが接合された配線基板にアンダーフィルを充填した様態を拡大して例示する模式断面図である。すなわち、第２の配線基板１に、支持体５付き配線基板３０をはんだバンプ２５を介して反転接合させ、第１のアンダーフィル２を充填した後の断面構造である。   FIG. 2B is an enlarged view of a state in which an underfill is filled in the wiring board in which the wiring board 30 with the support body 5 of FIG. 2A and the second wiring board which is the FC-BGA wiring board are joined. It is a schematic cross section which illustrates and illustrates. That is, it is a cross-sectional structure after the wiring board 30 with the support body 5 is reversely bonded to the second wiring board 1 via the solder bumps 25 and the first underfill 2 is filled.

図２のように、インターポーザ３ｃ端部の感光性絶縁樹脂層を階段形状に形成することで、支持体５に平行な面Ｆ１、Ｆ２、Ｆ３、Ｆ４とそれらをつなぐ側面で形成される階段部での表面張力により、第１のアンダーフィル２がトラップされやすくなり、更には第１のアンダーフィル２が支持体５に到達するまでの距離を長く出来るため、支持体５への第１のアンダーフィル２の濡れ上がりを抑制できる。これにより、次工程において、支持体５を容易に取り去ることができるようになる。   As shown in FIG. 2, by forming the photosensitive insulating resin layer at the end portion of the interposer 3c into a step shape, the step portions formed by the surfaces F1, F2, F3, F4 parallel to the support 5 and the side surfaces connecting them. The first underfill 2 is easily trapped due to the surface tension at 1, and the distance until the first underfill 2 reaches the support 5 can be lengthened. The wetness of the fill 2 can be suppressed. This allows the support 5 to be easily removed in the next step.

図２（ｂ）に示すように、階段形状に形成する場合、感光性絶縁樹脂層の平面視での辺長Ｌ１、Ｌ２、Ｌ３（側面が斜め形状のときは平均の辺長とする）と絶縁樹脂層２３の辺長Ｌ４は各層で異なることになるが、少なくとも感光性絶縁樹脂層１５ｃの辺長Ｌ１（側面が斜め形状のときは最長部の辺長とする）は支持体５の辺長と同じであってもよい。第１のアンダーフィル２の一部は、インターポーザ３ｃの感光性絶縁樹脂層の側面の一部（途中の高さまで）を被覆している。   As shown in FIG. 2B, when the photosensitive insulating resin layer is formed in a staircase shape, the side lengths L1, L2, and L3 in plan view (when the side surface has an oblique shape, the side length is an average). The side length L4 of the insulating resin layer 23 is different in each layer, but at least the side length L1 of the photosensitive insulating resin layer 15c (the side length of the longest part when the side surface is oblique) is the side of the support 5. It may be the same as the length. Part of the first underfill 2 covers part of the side surface of the photosensitive insulating resin layer of the interposer 3c (up to the height in the middle).

図３（ａ）の支持体付き配線基板４０は、破線楕円部Ｂで示すように、感光性絶縁樹脂層が１５の３層となっているが、これらの平面視（図略）での辺長は単一に同じであり、支持体５の辺長よりも短い。この場合、シード層１１がひさしとなって、アンダーフィルの濡れ上がりを抑制できる。   The wiring board with a support 40 of FIG. 3A has three layers of photosensitive insulating resin layers 15 as shown by the broken line ellipse B, but these are sides in plan view (not shown). The length is singularly the same and shorter than the side length of the support 5. In this case, the seed layer 11 serves as an eaves and the wetting of the underfill can be suppressed.

図３（ｂ）の支持体付き配線基板５０は、破線楕円部Ｃで示すように、感光性絶縁樹脂層が１５ｄ、１５ｅ、１５ｆの３層となっており、これらの平面視（図略）での辺長は、１５ｅ、１５ｆはどちらも支持体５の辺長と同じであるが、感光性絶縁樹脂層１５ｄは、感光性絶縁樹脂層が存在しないキャビティ部ＣＡを有する。従って支持体５の辺長よりも短い部分を有している。この場合、キャビティ部ＣＡにアンダーフィルがトラップされて、支持体５へのアンダーフィルの濡れ上がりを抑制できる。   In the wiring board 50 with a support in FIG. 3B, the photosensitive insulating resin layers are three layers of 15d, 15e, and 15f as shown by the broken line ellipse C, and these are viewed in plan (not shown). The side lengths of 15e and 15f are the same as the side length of the support 5, but the photosensitive insulating resin layer 15d has a cavity portion CA where the photosensitive insulating resin layer does not exist. Therefore, it has a portion shorter than the side length of the support 5. In this case, the underfill is trapped in the cavity CA, and the wetting of the underfill onto the support 5 can be suppressed.

いずれの形態であっても、本発明の支持体付き配線基板では、アンダーフィル充填時の支持体への濡れ上がりを防止する機能層として、インターポーザに本来備わる感光性絶縁樹脂を利用するため、層数が増えることはなく、本発明による製造上のタクトタイムへの影響はない。   In any form, in the wiring board with a support of the present invention, the photosensitive insulating resin originally provided in the interposer is used as a functional layer for preventing the wetting of the support during underfill filling. There is no increase in the number and there is no effect on the takt time in manufacturing according to the invention.

図４は、本発明に係る、インターポーザとＦＣ−ＢＧＡ用配線基板である第２の配線基板とが接合されたインターポーザ付き配線基板８０を例示する模式断面図である。インターポーザ３ｂは、既述のように、樹脂と配線とが積層されてなる配線層のみで形成された微細配線層からなる。第１のアンダーフィル２は、第２の配線基板１とインターポーザ３とを固定及び封止するために用いられる接着材料である。   FIG. 4 is a schematic cross-sectional view illustrating a wiring board 80 with an interposer in which an interposer and a second wiring board which is a wiring board for FC-BGA according to the present invention are joined. As described above, the interposer 3b includes a fine wiring layer formed only by a wiring layer formed by laminating a resin and wiring. The first underfill 2 is an adhesive material used to fix and seal the second wiring board 1 and the interposer 3.

第１のアンダーフィル２としては、感光性絶縁樹脂とは異なる樹脂が好ましく、例えば、エポキシ樹脂、ウレタン樹脂、シリコン樹脂、ポリエステル樹脂、オキセタン樹脂、及びマレイミド樹脂の１種又はこれらの樹脂の２種類以上が混合された樹脂に、フィラーとしてのシリカ、酸化チタン、酸化アルミニウム、酸化マグネシウム、又は酸化亜鉛等が加えられた材料が用いられる。第１のアンダーフィル２は、液状の樹脂を充填させることで形成される。また、第１のアンダーフィル２は、第２の配線基板１とインターポーザ３間の応力を緩和するとともに、第２の配線基板１とインターポーザ３ｂ間の接続信頼性を向上させる役割を果たす。   The first underfill 2 is preferably a resin different from the photosensitive insulating resin, and for example, one kind of epoxy resin, urethane resin, silicon resin, polyester resin, oxetane resin, and maleimide resin, or two kinds of these resins. A material obtained by adding silica, titanium oxide, aluminum oxide, magnesium oxide, zinc oxide or the like as a filler to a resin obtained by mixing the above is used. The first underfill 2 is formed by filling a liquid resin. In addition, the first underfill 2 serves to reduce the stress between the second wiring board 1 and the interposer 3 and to improve the connection reliability between the second wiring board 1 and the interposer 3b.

インターポーザ３ｂの、半導体チップ４と接合される部分（図５参照）の配線ピッチは、仮に半導体チップ４とＦＣ−ＢＧＡ配線基板１とを直接接合する場合の配線ピッチよりも狭くなる。また、インターポーザ３ｂの半導体チップ４を搭載する側の面は、仮に半導体チップ４とＦＣ−ＢＧＡ配線基板１とを直接接合する場合のＦＣ−ＢＧＡ用配線基板１よりも微細な配線となる。   The wiring pitch of the portion of the interposer 3b to be joined to the semiconductor chip 4 (see FIG. 5) is narrower than the wiring pitch when the semiconductor chip 4 and the FC-BGA wiring board 1 are directly joined. The surface of the interposer 3b on which the semiconductor chip 4 is mounted has finer wiring than the FC-BGA wiring board 1 when the semiconductor chip 4 and the FC-BGA wiring board 1 are directly bonded.

例えば、現在のハイバンドメモリ（ＨＢＭ）の使用に対応するためには、インターポーザ３ｂでは配線幅を２μｍ以上６μｍ以下にする必要がある。特性インピーダンスを５０Ωに合わせるためには、配線幅が２μｍ、配線高さ２μｍの場合、配線間の絶縁膜厚は２．５μｍとなる。従って、配線も含めた１層の厚さは４．５μｍとなり、この厚さで５層のインターポーザを形成する場合、インターポーザは、総厚２５μｍ程度となり、極薄のインターポーザとなる。   For example, in order to cope with the current use of a high band memory (HBM), the wiring width of the interposer 3b needs to be 2 μm or more and 6 μm or less. In order to adjust the characteristic impedance to 50Ω, when the wiring width is 2 μm and the wiring height is 2 μm, the insulating film thickness between the wirings is 2.5 μm. Therefore, the thickness of one layer including the wiring is 4.5 μm, and when forming the interposer of five layers with this thickness, the total thickness of the interposer is about 25 μm, which is an extremely thin interposer.

前記の通り、インターポーザの厚みは薄くなり、そのままの状態ではＦＣ−ＢＧＡ用配線基板１に実装することが困難であるため、インターポーザには剛直性が求められる。また、２μｍ程度の幅と高さを有する配線を形成するには、平坦な支持体が必要となる。上記理由により、図２に示すように、インターポーザ３ｃは、剛直で平坦な支持体５上に剥離層６と配線保護層７とシード層１１を介して形成される。なお、支持体上には剥離層、配線保護層、シード層以外の層を設けてもよい。   As described above, the interposer is thin, and it is difficult to mount the interposer on the FC-BGA wiring board 1 as it is. Therefore, the interposer is required to have rigidity. Further, a flat support is required to form a wiring having a width and a height of about 2 μm. For the above reason, as shown in FIG. 2, the interposer 3c is formed on the rigid and flat support 5 with the peeling layer 6, the wiring protection layer 7, and the seed layer 11 interposed therebetween. A layer other than the peeling layer, the wiring protection layer, and the seed layer may be provided on the support.

図５は、本発明に係る、図４のインターポーザ付き配線基板８０上に半導体チップ４を搭載した半導体装置１００を例示する模式断面図である。半導体装置１００は、ＦＣ−ＢＧＡ用配線基板１（図４参照）の一方の面に、インターポーザ３ｂが、はんだバンプ２５または銅ポスト（銅ピラー）または金バンプで接合されている。また、ＦＣ−ＢＧＡ用配線基板１とインターポーザ３ｂとの間隙に絶縁性の接着部材としてアンダーフィル２が充填されている。さらにインターポーザ３ｂの、ＦＣ−ＢＧＡ用配線基板１とは逆側の面に半導体チップ４が銅ピラー３１で接合され、半導体チップ４とインターポーザ３ｂとの間隙には第２のアンダーフィル３２が埋め込まれている。   FIG. 5 is a schematic cross-sectional view illustrating a semiconductor device 100 in which the semiconductor chip 4 is mounted on the wiring board 80 with an interposer of FIG. 4 according to the present invention. In the semiconductor device 100, the interposer 3b is joined to one surface of the FC-BGA wiring substrate 1 (see FIG. 4) by solder bumps 25, copper posts (copper pillars), or gold bumps. An underfill 2 is filled in the gap between the FC-BGA wiring board 1 and the interposer 3b as an insulating adhesive member. Further, the semiconductor chip 4 is joined to the surface of the interposer 3b opposite to the FC-BGA wiring substrate 1 by the copper pillar 31, and the second underfill 32 is embedded in the gap between the semiconductor chip 4 and the interposer 3b. ing.

第２のアンダーフィル３２は半導体チップ４とインターポーザ３ｂとを固定及び封止するために用いられる接着剤であり、第１のアンダーフィル２と同様の材料で構成される。この場合、第２のアンダーフィル３２に代わりに、異方性導電フィルム（ＡＣＦ）または、フィルム状接続材料（ＮＣＦ）を用いてもよい。   The second underfill 32 is an adhesive used to fix and seal the semiconductor chip 4 and the interposer 3b, and is made of the same material as the first underfill 2. In this case, an anisotropic conductive film (ACF) or a film-like connecting material (NCF) may be used instead of the second underfill 32.

次に、図６〜図８を用いて、本発明に係る、支持体付き配線基板の一例として、図２（ａ）に示す支持体付き配線基板３０の製造工程を説明する。   Next, a manufacturing process of the wiring board 30 with a support shown in FIG. 2A will be described as an example of the wiring board with a support according to the present invention with reference to FIGS. 6 to 8.

まず、図６（ａ）に示すように、支持体５の一方の面に、後工程で、支持体５を取り去るための剥離層６を形成する。   First, as shown in FIG. 6A, a release layer 6 for removing the support 5 is formed on one surface of the support 5 in a later step.

次いで、図６（ｂ）に示すように、剥離層６の上に配線保護層７を形成する。配線保護層７は、後工程で支持体５を取り去る際にインターポーザ３ｃを保護するための層であり、エポキシ樹脂、アクリル樹脂、ウレタン樹脂、シリコン樹脂、ポリエステル樹脂、オキセタン樹脂の１種又はこれらの樹脂の２種類以上が混合された樹脂であり、インターポーザ３ｃを支持体５から剥離後に除去可能な樹脂である。配線保護層７の形成方法については、スピンコート、ラミネート等、樹脂の形状に応じて適宜選択してよい。   Next, as shown in FIG. 6B, the wiring protection layer 7 is formed on the peeling layer 6. The wiring protection layer 7 is a layer for protecting the interposer 3c when the support 5 is removed in a later step, and is one of epoxy resin, acrylic resin, urethane resin, silicon resin, polyester resin, oxetane resin, or one of these. It is a resin in which two or more kinds of resins are mixed, and is a resin that can be removed after the interposer 3c is peeled from the support 5. The method for forming the wiring protection layer 7 may be appropriately selected depending on the shape of the resin, such as spin coating and laminating.

剥離層６は、ＵＶ光によって剥離可能な樹脂でもよく、熱によって発泡する樹脂でもよい。ＵＶ光によって剥離可能な樹脂を用いる場合、剥離層６を設けた側とは反対側の面から支持体５にＵＶ光を照射して、支持体付き配線基板とＦＣ−ＢＧＡ用配線基板との接合体から支持体５を取り去る。この場合、前記支持体５は、透明性を有する必要があり、例えばガラスを用いることができる。   The peeling layer 6 may be a resin that can be peeled off by UV light or a resin that is foamed by heat. When a resin that can be peeled by UV light is used, the support 5 is irradiated with UV light from the surface opposite to the side on which the peeling layer 6 is provided, and the wiring board with the support and the FC-BGA wiring board are separated. The support 5 is removed from the joined body. In this case, the support 5 needs to have transparency, and glass can be used, for example.

ガラスは平坦性に優れており、インターポーザとなる微細配線層の形成に適している。また、ガラスは熱膨張係数が小さく歪みにくいことから、ＦＣ−ＢＧＡ用配線基板と接合した時のパターン配置精度及び平坦性の確保に優れている。支持体５としてガラスを用いる場合、ガラスの厚さは、製造プロセスにおける反りの発生を抑制する観点から厚い方が望ましく、例えば０．７ｍｍ以上１．１ｍｍ以下程度の厚みが望ましい。また、ガラスの熱膨張係数は３ｐｐｍ以上１５ｐｐｍ以下であり、ＦＣ−ＢＧＡ用配線基板、半導体チップの熱膨張係数の観点から９ｐｐｍ程度が望ましい。   Glass is excellent in flatness, and is suitable for forming a fine wiring layer to be an interposer. Further, since glass has a small coefficient of thermal expansion and is less likely to be distorted, it is excellent in securing pattern placement accuracy and flatness when bonded to the FC-BGA wiring substrate. When glass is used as the support 5, the thickness of the glass is preferably thick from the viewpoint of suppressing warpage in the manufacturing process, for example, a thickness of 0.7 mm or more and 1.1 mm or less is desirable. Further, the coefficient of thermal expansion of glass is 3 ppm or more and 15 ppm or less, and is preferably about 9 ppm from the viewpoint of the coefficient of thermal expansion of the FC-BGA wiring substrate and semiconductor chip.

一方、剥離層６に熱によって発泡する樹脂を用いた場合は、支持体付き配線基板と、ＦＣ−ＢＧＡ用配線基板との接合体を加熱する事で支持体５を取り去る。この場合、支持体５は、歪みの少ないメタルやセラミックスを用いることができる。   On the other hand, when a resin that is foamed by heat is used for the peeling layer 6, the support 5 is removed by heating the bonded body of the support-equipped wiring board and the FC-BGA wiring board. In this case, the support 5 can be made of metal or ceramics with less distortion.

次いで、図６（ｃ）に示すように、真空中で、配線保護層７上にシード層１１を形成する。シード層の構成についてはＴｉ／Ｃｕ、Ｃｒ／Ｃｕ、ＮｉＣｒ／Ｃｕ等、用途に応じて適宜構成、厚みを選択して構わない。本発明の一実施形態では、例えばＴｉ：５０ｎｍ厚、Ｃｕ：３００ｎｍ厚とすることができる。配線保護層７上にシード層１１を形成することで、この上に微細パターンを形成することが可能となる。   Next, as shown in FIG. 6C, the seed layer 11 is formed on the wiring protection layer 7 in vacuum. Regarding the structure of the seed layer, Ti / Cu, Cr / Cu, NiCr / Cu, or the like may be selected as appropriate depending on the application. In one embodiment of the present invention, the thickness can be, for example, Ti: 50 nm and Cu: 300 nm. By forming the seed layer 11 on the wiring protection layer 7, it becomes possible to form a fine pattern on the seed layer 11.

次に図６（ｄ）に示すようにシード層上にレジストパターン１３を形成し、その開口部１３ａに電解めっきにより導体層１４を形成する。本発明の一実施形態では導体層１４として例えばＣｕを使用することができる。その後、図６（ｅ）に示すようにレジストパターン１３を除去する。   Next, as shown in FIG. 6D, a resist pattern 13 is formed on the seed layer, and a conductor layer 14 is formed in the opening 13a by electrolytic plating. In the embodiment of the present invention, for example, Cu can be used as the conductor layer 14. Then, the resist pattern 13 is removed as shown in FIG.

次に、図７（ａ）に示すように感光性絶縁樹脂層１５ｃを形成する。感光性絶縁樹脂層１５ｃは導体層１４が感光性絶縁樹脂層１５ｃの層内に埋め込まれるように形成する。本実施形態では、感光性絶縁樹脂として例えばエポキシ系樹脂を用いてスピンコート法により形成することができる。感光性エポキシ樹脂は比較的低温で硬化することができ、この後の導電ビア形成後のキュア（硬化）による収縮が少なく、また、その後の微細パターン形成に適している。感光性絶縁樹脂層１５ｃとしては、絶縁樹脂フィルムを真空ラミネータで圧縮キュアを行って形成することも可能であり、この場合は平坦性の良い絶縁膜を形成することができる。露光工程で多少の段差が許容できるのであれば、ポリイミドを絶縁樹脂層として用いても良い。   Next, as shown in FIG. 7A, a photosensitive insulating resin layer 15c is formed. The photosensitive insulating resin layer 15c is formed so that the conductor layer 14 is embedded in the layer of the photosensitive insulating resin layer 15c. In this embodiment, the photosensitive insulating resin can be formed by a spin coating method using, for example, an epoxy resin. The photosensitive epoxy resin can be cured at a relatively low temperature, has little shrinkage due to curing (curing) after the formation of the conductive via, and is suitable for the subsequent fine pattern formation. The photosensitive insulating resin layer 15c can be formed by compressing and curing an insulating resin film with a vacuum laminator, and in this case, an insulating film having good flatness can be formed. Polyimide may be used as the insulating resin layer as long as a slight step can be allowed in the exposure step.

次に、図７（ｂ）に示すように、フォトリソグラフィ法により、導体層１４上に開口部１５ｐと基板端部に開口部１５ｑを設ける。前記開口部１５ｐと１５ｑは、現像後の残渣除去を目的として、プラズマ処理を行ってもよい。   Next, as shown in FIG. 7B, an opening 15p is provided on the conductor layer 14 and an opening 15q is provided at the end of the substrate by photolithography. The openings 15p and 15q may be subjected to plasma treatment for the purpose of removing residues after development.

次に、図７（ｃ）に示すように、前記開口部１５ｐと、前記開口部１５ｑと感光性絶縁樹脂層１５ｃの表面上にシード層１８を設ける。シード層１８の構成についてはＴｉ／Ｃｕ、Ｃｒ／Ｃｕ、ＮｉＣｒ／Ｃｕ等、用途に応じて適宜構成、厚みを選択してよい。本発明の一実施形態では、例えばＴｉ：５０ｎｍ厚、Ｃｕ：３００ｎｍ厚とすることができる。   Next, as shown in FIG. 7C, a seed layer 18 is provided on the openings 15p, the openings 15q, and the surface of the photosensitive insulating resin layer 15c. Regarding the structure of the seed layer 18, Ti / Cu, Cr / Cu, NiCr / Cu, or the like may be selected as appropriate depending on the application. In one embodiment of the present invention, the thickness can be, for example, Ti: 50 nm and Cu: 300 nm.

次に、図７（ｄ）に示すように、シード層１８上にレジストパターン１９を形成し、その開口部１９ａに電解めっきにより導電ビア１７及び導体層２１ａを形成する。本発明の一実施形態では導体層２１ａとして、例えばＣｕを使用することができる。その後、図７（ｅ）に示すようにレジストパターン１９を除去し、不要なシード層１８をエッチング除去する。   Next, as shown in FIG. 7D, a resist pattern 19 is formed on the seed layer 18, and a conductive via 17 and a conductor layer 21a are formed in the opening 19a by electrolytic plating. In the embodiment of the present invention, for example, Cu can be used as the conductor layer 21a. After that, as shown in FIG. 7E, the resist pattern 19 is removed, and the unnecessary seed layer 18 is removed by etching.

さらに、図７（ａ）から図７（ｅ）の工程を繰り返し、図８（ａ）に示す本発明の支持体付き配線基板３０（図２（ａ）参照）が得られる。感光性絶縁樹脂層１５ｂ、１５ａを階段形状に形成する場合、図７（ｂ）に示した１５ｑよりも広い開口となる様に露光を行えばよい。このように、露光エリアを徐々に変えることで、感光性絶縁樹脂層の少なくとも一部を階段形状に形成できる。感光性絶縁樹脂層は、ポジ型でもよく、ネガ型でもよい。   Further, the steps of FIGS. 7A to 7E are repeated to obtain the wiring board 30 with a support of the present invention shown in FIG. 8A (see FIG. 2A). When the photosensitive insulating resin layers 15b and 15a are formed in a staircase shape, exposure may be performed so that the opening is wider than 15q shown in FIG. 7B. By gradually changing the exposure area in this manner, at least a part of the photosensitive insulating resin layer can be formed in a staircase shape. The photosensitive insulating resin layer may be a positive type or a negative type.

次に、図８（ｂ）に示すように、最表面に絶縁樹脂層２３を形成する。絶縁樹脂層２３は、導体層２１ｃ及び感光性絶縁樹脂層１５ａを覆うように、露光、現像により、導体層２１ｃが露出するように開口部２３ａを備えるように形成する。本発明の実施形態では、絶縁樹脂として、例えば感光性エポキシ樹脂を使用して絶縁樹脂層２３を形成することができる。なお、絶縁樹脂層２３は感光性絶縁樹脂層と同一材料でもよい。   Next, as shown in FIG. 8B, the insulating resin layer 23 is formed on the outermost surface. The insulating resin layer 23 is formed so as to cover the conductor layer 21c and the photosensitive insulating resin layer 15a and have an opening 23a so that the conductor layer 21c is exposed by exposure and development. In the embodiment of the present invention, the insulating resin layer 23 can be formed by using, for example, a photosensitive epoxy resin as the insulating resin. The insulating resin layer 23 may be made of the same material as the photosensitive insulating resin layer.

次に、図８（ｃ）に示すように、導体層２１ｃの表面の酸化防止とはんだバンプの濡れ性をよくするために、表面処理層２４を設ける。本発明の実施形態では、表面処理層２４として例えば無電解Ｎｉ／Ｐｄ／Ａｕめっきを成膜することができる。なお、表面処理層２４としては、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｉｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ 水溶性プレフラックスによる表面処理）膜を形成してもよい。また、無電解スズめっき、無電解Ｎｉ／Ａｕめっきなどから適宜用途に応じて選択しても良い。   Next, as shown in FIG. 8C, a surface treatment layer 24 is provided to prevent oxidation of the surface of the conductor layer 21c and improve wettability of the solder bumps. In the embodiment of the present invention, for example, electroless Ni / Pd / Au plating can be formed as the surface treatment layer 24. In addition, as the surface treatment layer 24, an OSP (Organic Soilerability Preservative surface treatment with water-soluble preflux) film may be formed. Further, it may be appropriately selected from electroless tin plating, electroless Ni / Au plating and the like according to the application.

次に、図８（ｄ）に示すように、表面処理層２４に、はんだバンプ２５を搭載しリフローした後、支持体５とともに個片化することで、目的とする半導体装置に対応する、支持体付き配線基板３０の形態となる。   Next, as shown in FIG. 8D, after mounting the solder bumps 25 on the surface treatment layer 24 and performing reflow, the solder bumps 25 are separated into individual pieces together with the support body 5, so that a support corresponding to a target semiconductor device is obtained. The wiring board 30 with a body is formed.

なお、支持体５とともに個片する前に、表面上に露出したシード層１１は除去しても構わない。シード層１１を除去した場合、個片化工程でのダイシングブレードの磨耗を抑制することができる。   Note that the seed layer 11 exposed on the surface may be removed before being separated into pieces together with the support 5. When the seed layer 11 is removed, abrasion of the dicing blade in the individualizing step can be suppressed.

次に、図８に続いて、図９、図１０を用いて、本発明に係る、インターポーザと第２の配線基板（ＦＣ−ＢＧＡ用配線基板）とが接合されたインターポーザ付き配線基板８０（図４参照）の製造工程の一部を説明する。なお、以下の説明では便宜上、使用する支持体付き配線基板は階段形状の側面が垂直な、図１（ｂ）に示す支持体付き配線基板２０とする。   Next, using FIG. 9 and FIG. 10 following FIG. 8, a wiring board 80 with an interposer, in which an interposer and a second wiring board (wiring board for FC-BGA) according to the present invention are joined (FIG. 4) will be described. In the following description, for convenience, the wiring board with a support will be referred to as a wiring board with a support 20 shown in FIG.

まず、図９（ａ）に示すように、支持体５付き配線基板２０のインターポーザ３ｂの端子、すなわちはんだバンプ２５の位置に合わせて設計、製造したＦＣ−ＢＧＡ用配線基板１に、フリップチップにより支持体５付き配線基板２０を配置し、図９（ｂ）に示すように、支持体５付き配線基板２０とＦＣ−ＢＧＡ用配線基板１を接合後、第１のアンダーフィル２を充填して固め位置を固定する。   First, as shown in FIG. 9A, the FC-BGA wiring board 1 designed and manufactured according to the terminals of the interposer 3b of the wiring board 20 with the support 5, that is, the positions of the solder bumps 25 is flip-chip mounted. The wiring board 20 with the support 5 is arranged, and as shown in FIG. 9B, after the wiring board 20 with the support 5 and the FC-BGA wiring board 1 are joined, the first underfill 2 is filled. Fix the hardening position.

このとき、インターポーザ３ｂの端部において、少なくとも一部が階段形状に形成された感光性絶縁樹脂層に、第１のアンダーフィル２がトラップされて、支持体５へのアンダーフィルの濡れ上がりを抑制できる。   At this time, at the end of the interposer 3b, the first underfill 2 is trapped in the photosensitive insulating resin layer, at least a part of which is formed in a step shape, and the wetting of the underfill onto the support 5 is suppressed. it can.

次に図１０（ａ）に示すように、支持体５の背面より、すなわち支持体５のＦＣ−ＢＧＡ用配線基板１とは逆側の面からＹＡＧなどのレーザ光２６を支持体５との界面に形成された剥離層６に照射した後、図１０（ｂ）に示すように支持体５を取り去る。前記のように、本発明では、支持体５の端部への第１のアンダーフィル２の濡れ上がりを抑制できているため、支持体５を容易に取り去ることができる。   Next, as shown in FIG. 10A, laser light 26 such as YAG is supplied to the support body 5 from the back surface of the support body 5, that is, from the surface of the support body 5 opposite to the FC-BGA wiring substrate 1. After irradiating the peeling layer 6 formed on the interface, the support 5 is removed as shown in FIG. As described above, according to the present invention, the wetting of the first underfill 2 onto the end portion of the support 5 can be suppressed, so that the support 5 can be easily removed.

次に、剥離層６と配線保護層７とシード層１１を除去することにより、図４に示す形態
の、インターポーザ３ｂと第２の配線基板（ＦＣ−ＢＧＡ用配線基板）１とが接合されたインターポーザ付き配線基板８０が得られる。なお、剥離層６は機械的に配線保護層７から剥離することができる。また、配線保護層７はアクリル系樹脂を用いており、アルカリ系溶剤（例えば１％ＮａＯＨ、２．３％ＴＭＡＨ）によって除去することができる。更に、シード層１１は、チタンと銅を用いる場合、それぞれアルカリ系のエッチング剤と、酸系のエッチング剤にて溶解除去することができる。 Next, by removing the peeling layer 6, the wiring protection layer 7, and the seed layer 11, the interposer 3b and the second wiring board (FC-BGA wiring board) 1 having the form shown in FIG. 4 were joined. A wiring board 80 with an interposer is obtained. The peeling layer 6 can be mechanically peeled from the wiring protection layer 7. The wiring protection layer 7 uses an acrylic resin and can be removed with an alkaline solvent (for example, 1% NaOH, 2.3% TMAH). Further, when titanium and copper are used for the seed layer 11, the seed layer 11 can be dissolved and removed with an alkaline etching agent and an acid etching agent, respectively.

図４のインターポーザ付きの配線基板８０において、表面に露出した導体層１４上に、後述のように半導体チップと接合するために、図８（ｃ）と同様に、無電解Ｎｉ／Ｐｄ／Ａｕめっき、ＯＳＰ、無電解スズめっき、無電解Ｎｉ／Ａｕめっきなどの表面処理層を形成してもよい。   In the wiring board 80 with the interposer of FIG. 4, electroless Ni / Pd / Au plating is performed on the conductor layer 14 exposed on the surface in the same manner as in FIG. , OSP, electroless tin plating, electroless Ni / Au plating or the like may be formed.

さらに、図５に示すように、インターポーザ付き配線基板８０に半導体チップ４を接合し、インターポーザ付き配線基板８０と半導体チップ４の間隙に第２のアンダーフィル３２を充填することで、本発明に係る半導体装置１００が得られる。   Further, as shown in FIG. 5, the semiconductor chip 4 is bonded to the wiring board 80 with the interposer, and the second underfill 32 is filled in the gap between the wiring board 80 with the interposer and the semiconductor chip 4 to realize the present invention. The semiconductor device 100 is obtained.

以上、本発明の一実施形態を例示したが、本発明は上記実施形態に限定されたものではなく、本発明の実施形態の技術的思想が逸脱しない限り、配線基板としての用途を考慮し、要求される他の物性である剛性、強度、耐衝撃性などを向上する目的で、他の層や構造を任意に形成できることはいうまでもない。   Although one embodiment of the present invention has been illustrated above, the present invention is not limited to the above embodiment, and the application as a wiring board is considered unless the technical idea of the embodiment of the present invention deviates, It goes without saying that other layers and structures can be arbitrarily formed for the purpose of improving other required physical properties such as rigidity, strength and impact resistance.

本発明は、主基板と半導体チップとの間に介在するインターポーザ等の配線基板を備える半導体装置に利用可能である。   INDUSTRIAL APPLICABILITY The present invention can be applied to a semiconductor device including a wiring board such as an interposer interposed between a main board and a semiconductor chip.

１ 第２の配線基板（ＦＣ−ＢＧＡ用配線基板）
２ 第１のアンダーフィル
３ａ、３ｂ、３ｃ、３ｄ、３ｅ インターポーザ
４ 半導体チップ
５ 支持体
６ 剥離層
７ 配線保護層
１１ シード層
１３ レジストパターン
１３ａ レジストパターン開口部
１４ 導体層
１５、１５’、１５ａ、１５ｂ、１５ｃ、１５ｄ、１５ｅ、１５ｆ 感光性絶縁樹脂層
１５ｐ、１５ｑ 開口部
１６ 絶縁樹脂層
１７ 導電ビア
１８ シード層
１９ レジストパターン
２１、２１ａ、２１ｂ、２１ｃ 導体層
２３ 絶縁樹脂層
２３ａ 開口部
２４ 表面処理層
２５ はんだバンプ
２６ レーザ光
３１ 銅ピラー
３２ 第２のアンダーフィル
１０、２０、３０、４０、５０ 本発明の支持体付き配線基板
７０ 従来のインターポーザ付き配線基板(支持材取り去り前)
５２ アンダーフィル
５３ インターポーザ
５５ 感光性絶縁樹脂層
８０ 本発明のインターポーザ付き配線基板
１００ 本発明の半導体装置 1 Second wiring board (FC-BGA wiring board)
2 first underfill 3a, 3b, 3c, 3d, 3e interposer 4 semiconductor chip 5 support 6 peeling layer 7 wiring protective layer 11 seed layer 13 resist pattern 13a resist pattern opening 14 conductor layer 15, 15 ', 15a, 15b, 15c, 15d, 15e, 15f Photosensitive insulating resin layers 15p, 15q Opening 16 Insulating resin layer 17 Conductive via 18 Seed layer 19 Resist patterns 21, 21a, 21b, 21c Conductor layer 23 Insulating resin layer 23a Opening 24 Surface Treatment layer 25 Solder bump 26 Laser light 31 Copper pillar 32 Second underfill 10, 20, 30, 40, 50 Wiring board with support 70 of the present invention Wiring board with conventional interposer (before removing support material)
52 underfill 53 interposer 55 photosensitive insulating resin layer 80 wiring board with interposer 100 of the present invention semiconductor device of the present invention

Claims (6)

支持体と、前記支持体上に形成された剥離層と、前記剥離層上に形成された複数の導体層と、感光性絶縁樹脂層と、複数の導電ビアと、を備える配線基板であって、
平面視で、前記感光性絶縁樹脂層の辺長が前記支持体の辺長よりも短い部分を有する、
ことを特徴とする配線基板。 A wiring board comprising a support, a release layer formed on the support, a plurality of conductor layers formed on the release layer, a photosensitive insulating resin layer, and a plurality of conductive vias. ,
In a plan view, a side length of the photosensitive insulating resin layer has a portion shorter than a side length of the support,
A wiring board characterized by the above. 前記感光性絶縁樹脂層の少なくとも一部が、前記支持体上に階段形状に形成されている、ことを特徴とする請求項１に記載の配線基板。   The wiring board according to claim 1, wherein at least a part of the photosensitive insulating resin layer is formed in a step shape on the support. 前記感光性絶縁樹脂層の少なくとも一部が、前記感光性絶縁樹脂層が存在しないキャビティ部を有する、
ことを特徴とする請求項１、または２に記載の配線基板。 At least a part of the photosensitive insulating resin layer has a cavity portion in which the photosensitive insulating resin layer does not exist,
The wiring board according to claim 1 or 2, characterized in that. 前記支持体はガラスである、
ことを特徴とする請求項１〜３のいずれか一項に記載の配線基板。 The support is glass,
The wiring board according to claim 1, wherein the wiring board is a wiring board. 請求項１〜４のいずれか一項に記載の配線基板と、ビルドアップ基板からなる第２の配線基板と、が接合され、
請求項１〜４のいずれか一項に記載の配線基板から前記支持体と前記剥離層とが取り去られてインターポーザを成し、
前記インターポーザと前記第２の配線基板の間隙が前記感光性絶縁樹脂とは異なる樹脂によって充填され、
かつ前記感光性絶縁樹脂層の側面の一部が前記感光性絶縁樹脂とは異なる樹脂によって被覆されている、
ことを特徴とするインターポーザ付き配線基板。 The wiring board according to any one of claims 1 to 4 and a second wiring board made of a build-up board are joined,
The support and the release layer are removed from the wiring board according to any one of claims 1 to 4 to form an interposer,
A gap between the interposer and the second wiring board is filled with a resin different from the photosensitive insulating resin,
And a part of the side surface of the photosensitive insulating resin layer is covered with a resin different from the photosensitive insulating resin,
A wiring board with an interposer, which is characterized in that 請求項５に記載のインターポーザ付き配線基板上に半導体チップが搭載されている、
ことを特徴とする半導体装置。 A semiconductor chip is mounted on the wiring board with an interposer according to claim 5.
A semiconductor device characterized by the above.