JP2020088480A - 固体撮像素子、および、撮像装置 - Google Patents

固体撮像素子、および、撮像装置 Download PDF

Info

Publication number
JP2020088480A
JP2020088480A JP2018216589A JP2018216589A JP2020088480A JP 2020088480 A JP2020088480 A JP 2020088480A JP 2018216589 A JP2018216589 A JP 2018216589A JP 2018216589 A JP2018216589 A JP 2018216589A JP 2020088480 A JP2020088480 A JP 2020088480A
Authority
JP
Japan
Prior art keywords
block
detection
signal
pixel
amount
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018216589A
Other languages
English (en)
Inventor
篤親 丹羽
Atsumi Niwa
篤親 丹羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2018216589A priority Critical patent/JP2020088480A/ja
Priority to CN201980070276.8A priority patent/CN112913224B/zh
Priority to US17/287,823 priority patent/US11523079B2/en
Priority to PCT/JP2019/040380 priority patent/WO2020105314A1/ja
Publication of JP2020088480A publication Critical patent/JP2020088480A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/30—Transforming light or analogous information into electric information
    • H04N5/33—Transforming infrared radiation

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】アドレスイベントの有無を検出する固体撮像素子において画像データをさらに撮像する際に、ＡＤ変換に要する時間を短縮する。【解決手段】検出ブロックには、光電変換により第１のアナログ信号を生成する第１の画素と光電変換により第２のアナログ信号を生成する第２の画素とが配列される。第１のアナログデジタル変換器は、検出ブロックの入射光量の変化量が所定の閾値を超えるか否かに基づいて第１のアナログ信号をデジタル信号に変換する。第２のアナログデジタル変換器は、その変化量が閾値を超えるか否かに基づいて第２のアナログ信号をデジタル信号に変換する。【選択図】図１５

Description

本技術は、固体撮像素子、および、撮像装置に関する。詳しくは、入射光量の変化量を閾値と比較する固体撮像素子、および、撮像装置に関する。
従来より、垂直同期信号などの同期信号に同期して画像データ（フレーム）を撮像する同期型の固体撮像素子が撮像装置などにおいて用いられている。この一般的な同期型の固体撮像素子では、同期信号の周期（例えば、１／６０秒）ごとにしか画像データを取得することができないため、交通やロボットなどに関する分野において、より高速な処理が要求された場合に対応することが困難になる。そこで、アドレスイベントの有無を画素毎に検出する非同期型の固体撮像素子が提案されている（例えば、特許文献１参照。）。ここで、アドレスイベントは、ある画素アドレスにおいて、画素の光量が変動して、その変動量が閾値を超えた旨を意味する。このアドレスイベントは、画素の光量が変動して変動量が所定の上限を超えた旨を示すオンイベントと、その変動量が所定の下限を下回った旨を示すオフイベントとからなる。非同期型の固体撮像素子では、１ビットのオンイベントの検出結果と１ビットのオフイベントの検出結果とからなる２ビットのデータが画素毎に生成される。このように、画素毎にアドレスイベントの有無を検出する固体撮像素子は、ＤＶＳ（Dynamic Vision Sensor）と呼ばれる。
特表２０１７−５３５９９９号公報
上述の非同期型の固体撮像素子（ＤＶＳ）では、同期型の固体撮像素子よりも遥かに高速にデータが生成される。しかしながら、画像認識などにおいては、アドレスイベントの有無に検出に加えて、画素毎に３ビット以上の高画質の画像データが要求されることがあり、画素毎に２ビットからなるデータを生成する上述のＤＶＳでは、その要求を満たすことができない。より高画質の画像データを撮像するには、光電変換により生成したアナログ信号を３ビット以上のデータに変換するＡＤＣ（Analog to Digital Converter）をＤＶＳに追加すればよい。ただし、この構成では、画素毎に２ビットのデータを生成する場合よりもＡＤ変換の時間が長くなるという問題がある。
本技術はこのような状況に鑑みて生み出されたものであり、アドレスイベントの有無を検出する固体撮像素子において画像データをさらに撮像する際に、ＡＤ変換に要する時間を短縮することを目的とする。
本技術は、上述の問題点を解消するためになされたものであり、その第１の側面は、光電変換により第１のアナログ信号を生成する第１の画素と光電変換により第２のアナログ信号を生成する第２の画素とを配列した検出ブロックと、上記検出ブロックの入射光量の変化量が所定の閾値を超えるか否かに基づいて上記第１のアナログ信号をデジタル信号に変換する第１のアナログデジタル変換器と、上記変化量が上記閾値を超えるか否かに基づいて上記第２のアナログ信号をデジタル信号に変換する第２のアナログデジタル変換器とを具備する固体撮像素子である。これにより、第１および第２のアナログ信号が並列にデジタル信号に変換されるという作用をもたらす。
また、この第１の側面において、上記第１のアナログ信号に応じた量の電荷を蓄積する浮遊拡散層を共有する所定数の上記第１の画素を配列した第１の共有ブロックと、上記第２のアナログ信号に応じた量の電荷を蓄積する浮遊拡散層を共有する所定数の上記第２の画素を配列した第２の共有ブロックとをさらに具備し、上記第１の共有ブロックの少なくとも一部と上記第２の共有ブロックの少なくとも一部とが上記検出ブロックに配置されてもよい。これにより、検出ブロックと第１および第２の共有ブロックとの重複領域の画素信号が並列に読み出されるという作用をもたらす。
また、この第１の側面において、上記検出ブロックは、第１および第２の検出ブロックを含み、上記第１の共有ブロックの一部と上記第２の共有ブロックの一部とが上記第１の検出ブロックに配置され、上記第１の共有ブロックの残りと上記第２の共有ブロックの残りとが上記第２の検出ブロックに配置されてもよい。これにより、検出ブロックと第１および第２の共有ブロックとの重複領域の画素信号が並列に読み出されるという作用をもたらす。
また、この第１の側面において、上記第１の共有ブロックの一部と上記第２の共有ブロックの一部とが上記検出ブロックに配置され、上記第１の共有ブロックの残りと上記第２の共有ブロックの残りとには、上記検出ブロックが配置されなくてもよい。これにより、共有ブロックの一部でアドレスイベントが検出され、残りでアドレスイベントが検出されないという作用をもたらす。
また、この第１の側面において、所定の制御信号により上記検出ブロックのサイズを変更する駆動回路をさらに具備してもよい。これにより、検出ブロックのサイズが変更されるという作用をもたらす。
また、この第１の側面において、上記検出ブロックは、それぞれが光電変換により電荷を生成する複数の第１受光部と、それぞれが光電変換により電荷を生成する複数の第２受光部と、上記複数の第１受光部が接続された第１の接続ノードに流れる光電流の変化量が上記閾値を超えるか否かを検出する第１の検出部と、上記複数の第２受光部が接続された第２の接続ノードに流れる光電流の変化量が上記閾値を超えるか否かを検出する第２の検出部と、上記第１の接続ノードと上記第２の接続ノードとの間の経路を上記制御信号に従って開閉するスイッチとを備えてもよい。これにより、スイッチの制御によって検出ブロックのサイズが変更されるという作用をもたらす。
また、この第１の側面において、上記検出ブロックは、それぞれが光電変換により電荷を生成する複数の受光部と、上記電荷の量に応じた光電流の変化量が上記閾値を超えるか否かを検出する検出部とを備え、上記複数の受光部は、互いに異なる画素に配置され、上記複数の受光部は、上記検出部を共有してもよい。これにより、複数の画素により共有された検出部によってアドレスイベントが検出されるという作用をもたらす。
また、本技術の第２の側面は、光電変換により第１のアナログ信号を生成する第１の画素と光電変換により第２のアナログ信号を生成する第２の画素とを配列した検出ブロックと、上記検出ブロックの入射光量の変化量が所定の閾値を超えるか否かに基づいて上記第１のアナログ信号をデジタル信号に変換する第１のアナログデジタル変換器と、上記変化量が上記閾値を超えるか否かに基づいて上記第２のアナログ信号をデジタル信号に変換する第２のアナログデジタル変換器と、上記デジタル信号を処理する信号処理部とを具備する撮像装置である。これにより、第１および第２のアナログ信号が並列にデジタル信号に変換されて、それらが処理されるという作用をもたらす。
本技術の第１の実施の形態における撮像装置の一構成例を示すブロック図である。 本技術の第１の実施の形態における固体撮像素子の積層構造の一例を示す図である。 本技術の第１の実施の形態における固体撮像素子の一構成例を示すブロック図である。 本技術の第１の実施の形態における画素アレイ部の一構成例を示す平面図である。 本技術の第１の実施の形態における画素アレイ部の一構成例を示すブロック図である。 本技術の第１の実施の形態における画素信号生成部および受光部の一構成例を示す回路図である。 本技術の第１の実施の形態におけるアドレスイベント検出部の一構成例を示すブロック図である。 本技術の第１の実施の形態における電流電圧変換部の一構成例を示す回路図である。 本技術の第１の実施の形態における減算器および量子化器の一構成例を示す回路図である。 本技術の第１の実施の形態におけるカラムＡＤＣ（Analog-to-Digital Converter）の一構成例を示すブロック図である。 本技術の第１の実施の形態における読出し制御の一例を示すタイミングチャートである。 本技術の第１の実施の形態における固体撮像素子の動作の一例を示すタイミングチャートである。 本技術の第１の実施の形態における固体撮像素子の動作の一例を示すフローチャートである。 本技術の第１の実施の形態におけるＦＤ（Floating Diffusion）共有ブロックのサイズを変更した画素アレイ部の一構成例を示すブロック図である。 本技術の第１の実施の形態におけるＦＤを共有しない画素アレイ部の一構成例を示すブロック図である。 本技術の第１の実施の形態の第１の変形例における画素アレイ部の一構成例を示す回路図である。 本技術の第１の実施の形態の第２の変形例における画素アレイ部の一構成例を示す回路図である。 本技術の第１の実施の形態の第３の変形例における画素アレイ部の一構成例を示す回路図である。 本技術の第２の実施の形態における画素アレイ部の一構成例を示すブロック図である。 本技術の第２の実施の形態における画素信号生成部と受光部との一構成例を示す回路図である。 本技術の第３の実施の形態における検出ブロックの配置例を示す図である。 本技術の第３の実施の形態におけるＦＤ共有ブロックの配置例を示す図である。 本技術の第３の実施の形態における画素アレイ部の一構成例を示すブロック図である。 本技術の第３の実施の形態における画像データの一例を示す図である。 車両制御システムの概略的な構成例を示すブロック図である。 撮像部の設置位置の一例を示す説明図である。
以下、本技術を実施するための形態（以下、実施の形態と称する）について説明する。説明は以下の順序により行う。
１．第１の実施の形態（複数の画素信号を並列に読み出す例）
２．第２の実施の形態（一部でアドレスイベントが検出されない複数の画素信号を並列に読み出す例）
３．第３の実施の形態（検出単位を制御し、複数の画素信号を並列に読み出す例）
４．移動体への応用例
＜１．第１の実施の形態＞
［撮像装置の構成例］
図１は、本技術の第１の実施の形態における撮像装置１００の一構成例を示すブロック図である。この撮像装置１００は、撮像レンズ１１０、固体撮像素子２００、記録部１２０および制御部１３０を備える。撮像装置１００としては、産業用ロボットに搭載されるカメラや、車載カメラなどが想定される。
撮像レンズ１１０は、入射光を集光して固体撮像素子２００に導くものである。固体撮像素子２００は、アドレスイベントの有無を検出しつつ、入射光を光電変換して画像データを撮像するものである。この固体撮像素子２００は、撮像した画像データに対して、画像認識処理などの所定の信号処理を画像データに対して実行し、その処理結果を示すデータを記録部１２０に信号線２０９を介して出力する。
記録部１２０は、固体撮像素子２００からのデータを記録するものである。制御部１３０は、固体撮像素子２００を制御して画像データを撮像させるものである。
［固体撮像素子の構成例］
図２は、本技術の第１の実施の形態における固体撮像素子２００の積層構造の一例を示す図である。この固体撮像素子２００は、検出チップ２０２と、その検出チップ２０２に積層された受光チップ２０１とを備える。これらのチップは、ビアなどの接続部を介して電気的に接続される。なお、ビアの他、Ｃｕ−Ｃｕ接合やバンプにより接続することもできる。
図３は、本技術の第１の実施の形態における固体撮像素子２００の一構成例を示すブロック図である。この固体撮像素子２００は、駆動回路２１１、信号処理部２１２、アービタ２１３、カラムＡＤＣ２２０および画素アレイ部３００を備える。
画素アレイ部３００には、複数の画素３１０が二次元格子状に配列される。以下、水平方向に配列された画素の集合を「行」と称し、行に垂直な方向に配列された画素の集合を「列」と称する。
画素アレイ部内の画素は、光電変換によりアナログ信号を画素信号として生成する。また、画素は、入射光量の変化量が所定の閾値を超えたか否かにより、アドレスイベントの有無を検出する。そして、アドレスイベントが生じた際に画素は、リクエストをアービタ２１３に出力する。そして、リクエストに対する応答を受け取ると画素は、アドレスイベントの検出結果を示す検出信号を駆動回路２１１および信号処理部２１２に送信する。
駆動回路２１１は、画素３１０のそれぞれを駆動して画素信号をカラムＡＤＣ２２０に出力させるものである。
アービタ２１３は、画素からのリクエストを調停し、調停結果に基づいて応答を返すものである。
カラムＡＤＣ２２０は、画素アレイ部３００からのアナログの画素信号をデジタル信号に変換するものである。このカラムＡＤＣ２２０は、デジタル信号を信号処理部２１２に供給する。
信号処理部２１２は、カラムＡＤＣ２２０からのデジタル信号と、画素からの検出信号とに対し、ＣＤＳ（Correlated Double Sampling）処理や画像認識処理などの所定の信号処理を実行するものである。この信号処理部２１２は、処理結果を示すデータを信号線２０９を介して記録部１２０に供給する。
［画素アレイ部の構成例］
図４は、本技術の第１の実施の形態における画素アレイ部３００の一構成例を示す平面図である。この画素アレイ部３００には、複数の画素３１０が二次元格子状に配列される。例えば、Ｒ（Red）画素、Ｇ(Green)画素、およびＢ(Blue)画素のそれぞれが画素３１０として、ベイヤー配列により配列される。なお、画素３１０の配列は、ベイヤー配列に限定されない。例えば、Ｒ画素、Ｇ画素、Ｂ画素およびＷ（White）画素を配列することもできる。
また、画素アレイ部３００は、浮遊拡散層（ＦＤ）を共有する所定数の画素３１０がそれぞれに配列された複数のＦＤ共有ブロック３０１により分割される。例えば、４行×２列の画素３１０がＦＤを共有し、それらの画素３１０からなる領域がＦＤ共有ブロック３０１として配置される。
さらに、画素アレイ部３００は、それぞれに所定数の画素３１０が配列された複数の検出ブロック３０２により分割される。ここで、検出ブロック３０２は、アドレスイベントの有無を検出する最小単位の領域であり、この領域内の画素３１０は、アドレスイベントを検出するための回路を共有する。
また、検出ブロック３０２は、ＦＤ共有ブロック３０１と形状が異なり、複数のＦＤ共有ブロック３０１により検出ブロック３０２は複数に分割される。例えば、検出ブロック３０２は、２行×４列の画素３１０からなり、４行×２列のＦＤ共有ブロック３０１により２つに分割される。
行数を４Ｎ（Ｎは、整数）行とし、列数を４Ｍ（Ｍは、整数）行とする。また、ｎを１乃至Ｎの整数、ｍを１乃至Ｍの整数とし、４行×４列の１６画素に着目する。これらの１６画素は、２つのＦＤ共有ブロック３０１と２つの検出ブロック３０２とにより分割される。２つのＦＤ共有ブロック３０１の一方を左側、他方を右側とし、２つの検出ブロック３０２の一方を上側、他方を下側とする。
左側のＦＤ共有ブロック３０１は、４行×２列の８画素からなる。それらの画素は、座標（４ｎ−３、４ｍ−３）、（４ｎ−２、４ｍ−３）、（４ｎ−１、４ｍ−３）、（４ｎ、４ｍ−３）、（４ｎ−３、４ｍ−２）、（４ｎ−２、４ｍ−２）、（４ｎ−１、４ｍ−２）および（４ｎ、４ｍ−２）に配置される。右側のＦＤ共有ブロック３０１も４行×２列の８画素からなる。それらの画素は、座標（４ｎ−３、４ｍ−１）、（４ｎ−２、４ｍ−１）、（４ｎ−１、４ｍ−１）、（４ｎ、４ｍ−１）、（４ｎ−３、４ｍ）、（４ｎ−２、４ｍ）、（４ｎ−１、４ｍ）および（４ｎ、４ｍ）に配置される。
一方、上側の検出ブロック３０２は、２行×４列の８画素からなる。それらの画素は、座標（４ｎ−３、４ｍ−３）、（４ｎ−３、４ｍ−２）、（４ｎ−３、４ｍ−１）、（４ｎ−３、４ｍ）、（４ｎ−２、４ｍ−３）、（４ｎ−２、４ｍ−２）、（４ｎ−２、４ｍ−１）および（４ｎ−２、４ｍ）に配置される。下側の検出ブロック３０２も２行×４列の８画素からなる。それらの画素は、座標（４ｎ−１、４ｍ−３）、（４ｎ−１、４ｍ−２）、（４ｎ−１、４ｍ−１）、（４ｎ−１、４ｍ）、（４ｎ、４ｍ−３）、（４ｎ、４ｍ−２）、（４ｎ、４ｍ−１）および（４ｎ、４ｍ）に配置される。
また、ＦＤ共有ブロック３０１と検出ブロック３０２とは一部が重複する。同図においては、左側のＦＤ共有ブロック３０１の一部が上側の検出ブロック３０２に配置され、他方が下側の検出ブロック３０２に配置される。右側のＦＤ共有ブロック３０１についても同様である。
なお、検出ブロック３０２を２行×４列とし、ＦＤ共有ブロック３０１を４行×２列としたが、検出ブロック３０２が複数のＦＤ共有ブロック３０１により分割されるのであれば、この構成に限定されない。検出ブロック３０２およびＦＤ共有ブロック３０１の各形状の他の例については後述する。
なお、左側のＦＤ共有ブロック３０１は、特許請求の範囲に記載の第１の共有ブロックの一例であり、右側のＦＤ共有ブロック３０１は、特許請求の範囲に記載の第２の共有ブロックの一例である。また、上側の検出ブロック３０２は、特許請求の範囲に記載の第１の検出ブロックの一例であり、下側の検出ブロック３０２は、特許請求の範囲に記載の第２の検出ブロックの一例である。
図５は、本技術の第１の実施の形態における画素アレイ部３００の一構成例を示すブロック図である。画素アレイ部３００には、画素毎に受光部３３０が配置され、ＦＤ共有ブロック３０１ごとに画素信号生成部３２０が配置され、検出ブロック３０２ごとにアドレスイベント検出部４００が配置される。
画素数を４Ｎ×４Ｍとすると、受光部３３０の個数も４Ｎ×４Ｍである。また、ＦＤ共有ブロック３０１および検出ブロック３０２のそれぞれの画素数を８画素とすると、ＦＤ共有ブロック３０１および検出ブロック３０２は、（４Ｎ×４Ｍ）／８個ずつ配置される。画素信号生成部３２０およびアドレスイベント検出部４００も同様に（４Ｎ×４Ｍ）／８個ずつ配置される。
受光部３３０は、２つの接続ノードを備え、それらの一方はアドレスイベント検出部４００に接続され、他方は、画素信号生成部３２０に接続される。また、４行×２列の受光部３３０は、１つの画素信号生成部３２０に共通に接続され、２行×４列の受光部３３０は、１つのアドレスイベント検出部４００に共通に接続される。４行×２列の受光部３３０と、それらに接続された画素信号生成部３２０とは、ＦＤ共有ブロック３０１を構成する。一方、２行×４列の受光部３３０と、それらに接続されたアドレスイベント検出部４００とは、検出ブロック３０２を構成する。
受光部３３０は、入射光を光電変換して電荷を生成するものである。この受光部３３０は、駆動回路２１１の制御に従って、画素信号生成部３２０およびアドレスイベント検出部４００のいずれかに電荷を転送する。
画素信号生成部３２０は、光電流に応じたアナログ信号を画素信号ＳＩＧとして生成するものである。この画素信号生成部３２０は、生成した画素信号ＳＩＧをカラムＡＤＣ２２０に供給する。
アドレスイベント検出部４００は、受光部３３０のそれぞれからの光電流の変化量が所定の閾値を超えたか否かに基づいて、アドレスイベントの有無を検出するものである。このアドレスイベントは、例えば、変化量が上限の閾値を超えた旨を示すオンイベントと、その変化量が下限の閾値を下回った旨を示すオフイベントとからなる。また、アドレスイベントの検出信号は、例えば、オンイベントの検出結果を示す１ビットと、オフイベントの検出結果を示す１ビットからなる。なお、アドレスイベント検出部４００は、オンイベントのみを検出することもできる。
アドレスイベントが発生した際に、アドレスイベント検出部４００は、検出信号の送信を要求するリクエストをアービタ２１３に供給する。そして、リクエストに対する応答をアービタ２１３から受け取ると、アドレスイベント検出部４００は、検出信号を駆動回路２１１および信号処理部２１２に供給する。なお、アドレスイベント検出部４００は、特許請求の範囲に記載の検出部の一例である。
図６は、本技術の第１の実施の形態における画素信号生成部３２０および受光部３３０の一構成例を示す回路図である。画素信号生成部３２０は、リセットトランジスタ３２１、増幅トランジスタ３２２、選択トランジスタ３２３および浮遊拡散層３２４を備える。複数の受光部３３０は、接続ノード３４０を介してアドレスイベント検出部４００に共通に接続されている。
また、受光部３３０のそれぞれは、転送トランジスタ３３１、ＯＦＧ（OverFlow Gate）トランジスタ３３２および光電変換素子３３３を備える。画素アレイ部３００内の画素数を４Ｍ×４Ｎとすると、転送トランジスタ３３１、ＯＦＧトランジスタ３３２および光電変換素子３３３は、それぞれ４Ｍ×４Ｎ個ずつ配置される。ｎ'（ｎ'は、整数）番目の転送トランジスタ３３１には、駆動回路２１１により転送信号ＴＲＧｎ'が供給される。ｎ'番目のＯＦＧトランジスタ３３２には、駆動回路２１１により制御信号ＯＦＧｎ'が供給される。
また、リセットトランジスタ３２１、増幅トランジスタ３２２および選択トランジスタ３２３として、例えば、Ｎ型のＭＯＳ（Metal-Oxide-Semiconductor）トランジスタが用いられる。転送トランジスタ３３１およびＯＦＧトランジスタ３３２についても、同様にＮ型のＭＯＳトランジスタが用いられる。
また、光電変換素子３３３のそれぞれは、受光チップ２０１に配置される。光電変換素子３３３以外の素子の全ては、検出チップ２０２に配置される。
光電変換素子３３３は、入射光を光電変換して電荷を生成するものである。転送トランジスタ３３１は、転送信号ＴＲＧｎ'に従って、対応する光電変換素子３３３から浮遊拡散層３２４へ電荷を転送するものである。ＯＦＧトランジスタ３３２は、制御信号ＯＦＧｎ'に従って、対応する光電変換素子３３３により生成された電気信号を接続ノード３４０に供給するものである。ここで、供給される電気信号は、電荷からなる光電流である。
浮遊拡散層３２４は、電荷を蓄積して蓄積した電荷の量に応じた電圧を生成するものである。リセットトランジスタ３２１は、駆動回路２１１からのリセット信号に従って浮遊拡散層３２４の電荷量を初期化するものである。増幅トランジスタ３２２は、浮遊拡散層３２４の電圧を増幅するものである。選択トランジスタ３２３は、駆動回路２１１からの選択信号ＳＥＬに従って、増幅された電圧の信号を画素信号ＳＩＧとして垂直信号線ＶＳＬを介してカラムＡＤＣ２２０へ出力するものである。この垂直信号線ＶＳＬは、ＦＤ共有ブロック３０１の列ごとに垂直方向に沿って配線される。
駆動回路２１１は、制御部１３０によりアドレスイベントの検出開始が指示されると、検出ブロック３０２内のＯＦＧトランジスタ３３２を制御信号ＯＦＧｎ'により駆動して光電流を供給させる。これにより、アドレスイベント検出部４００には、検出ブロック３０２内の全ての受光部３３０の光電流の和の電流が流れる。この電流の値は、検出ブロック３０２全体の受光量に応じた値となる。
そして、ある検出ブロック３０２においてアドレスイベントが検出されると、駆動回路２１１は、そのブロックの全てのＯＦＧトランジスタ３３２をオフ状態にしてアドレスイベント検出部４００への光電流の供給を停止させる。
ここで、左側のＦＤ共有ブロック３０１と検出ブロック３０２との重複領域を左側の重複領域とし、右側のＦＤ共有ブロック３０１と検出ブロック３０２との重複領域を右側の重複領域とする。
駆動回路２１１は、左側の重複領域において転送信号ＴＲＧｎ'により、転送トランジスタ３３１を順に駆動して、電荷を浮遊拡散層３２４に転送させる。また、駆動回路２１１は、左側と並列して、右側の重複領域において転送信号ＴＲＧｎ'により、転送トランジスタ３３１を順に駆動して、電荷を浮遊拡散層３２４に転送させる。これにより、左側の重複領域と、右側の重複領域とから、並列に画素信号が出力される。すなわち、２画素ずつ画素信号が出力される。
このように、固体撮像素子２００は、アドレスイベントが検出された検出ブロック３０２の画素信号のみをカラムＡＤＣ２２０に出力する。これにより、アドレスイベントの有無に関わらず、全画素の画素信号を出力する場合と比較して、固体撮像素子２００の消費電力や、画像処理の処理量を低減することができる。
また、複数の画素がアドレスイベント検出部４００を共有するため、画素毎にアドレスイベント検出部４００を配置する場合と比較して固体撮像素子２００の回路規模を削減することができる。
さらに、検出ブロック３０２を左側のＦＤ共有ブロック３０１と、右側のＦＤ共有ブロック３０１により分割したため、駆動回路２１１は、左側の重複領域と、右側の重複領域とから、並列に画素信号を出力させることができる。これにより、検出ブロック３０２から１画素ずつ順に画素信号を出力させる場合と比較して、ＡＤ変換（すなわち、読出し）の速度を向上させることができる。
［アドレスイベント検出部の構成例］
図７は、本技術の第１の実施の形態におけるアドレスイベント検出部４００の一構成例を示すブロック図である。このアドレスイベント検出部４００は、電流電圧変換部４１０、バッファ４２０、減算器４３０、量子化器４４０および転送部４５０を備える。
電流電圧変換部４１０は、対応する受光部３３０からの光電流を、その対数の電圧信号に変換するものである。この電流電圧変換部４１０は、電圧信号をバッファ４２０に供給する。
バッファ４２０は、電流電圧変換部４１０からの電圧信号を減算器４３０に出力するものである。このバッファ４２０により、後段を駆動する駆動力を向上させることができる。また、バッファ４２０により、後段のスイッチング動作に伴うノイズのアイソレーションを確保することができる。
減算器４３０は、駆動回路２１１からの行駆動信号に従ってバッファ４２０からの電圧信号のレベルを低下させるものである。この減算器４３０は、低下後の電圧信号を量子化器４４０に供給する。
量子化器４４０は、減算器４３０からの電圧信号をデジタル信号に量子化して検出信号として転送部４５０に出力するものである。
転送部４５０は、量子化器４４０からの検出信号を信号処理部２１２等に転送するものである。この転送部４５０は、アドレスイベントが検出された際に、検出信号の送信を要求するリクエストをアービタ２１３に供給する。そして、転送部４５０は、リクエストに対する応答をアービタ２１３から受け取ると、検出信号を駆動回路２１１および信号処理部２１２に供給する。
［電流電圧変換部の構成例］
図８は、本技術の第１の実施の形態における電流電圧変換部４１０の一構成例を示す回路図である。この電流電圧変換部４１０は、Ｎ型トランジスタ４１１および４１３とＰ型トランジスタ４１２とを備える。これらのトランジスタとして、例えば、ＭＯＳトランジスタが用いられる。
Ｎ型トランジスタ４１１のソースは、受光部３３０に接続され、ドレインは電源端子に接続される。Ｐ型トランジスタ４１２およびＮ型トランジスタ４１３は、電源端子と接地端子との間において、直列に接続される。また、Ｐ型トランジスタ４１２およびＮ型トランジスタ４１３の接続点は、Ｎ型トランジスタ４１１のゲートとバッファ４２０の入力端子とに接続される。また、Ｐ型トランジスタ４１２のゲートには、所定のバイアス電圧Ｖｂｉａｓが印加される。
Ｎ型トランジスタ４１１および４１３のドレインは電源側に接続されており、このような回路はソースフォロワと呼ばれる。これらのループ状に接続された２つのソースフォロワにより、受光部３３０からの光電流は、その対数の電圧信号に変換される。また、Ｐ型トランジスタ４１２は、一定の電流をＮ型トランジスタ４１３に供給する。
［減算器および量子化器の構成例］
図９は、本技術の第１の実施の形態における減算器４３０および量子化器４４０の一構成例を示す回路図である。減算器４３０は、コンデンサ４３１および４３３と、インバータ４３２と、スイッチ４３４とを備える。また、量子化器４４０は、コンパレータ４４１を備える。
コンデンサ４３１の一端は、バッファ４２０の出力端子に接続され、他端は、インバータ４３２の入力端子に接続される。コンデンサ４３３は、インバータ４３２に並列に接続される。スイッチ４３４は、コンデンサ４３３の両端を接続する経路を行駆動信号に従って開閉するものである。
インバータ４３２は、コンデンサ４３１を介して入力された電圧信号を反転するものである。このインバータ４３２は反転した信号をコンパレータ４４１の非反転入力端子（＋）に出力する。
スイッチ４３４をオンした際にコンデンサ４３１のバッファ４２０側に電圧信号Ｖｉｎｉｔが入力され、その逆側は仮想接地端子となる。この仮想接地端子の電位を便宜上、ゼロとする。このとき、コンデンサ４３１に蓄積されている電位Ｑｉｎｉｔは、コンデンサ４３１の容量をＣ１とすると、次の式により表される。一方、コンデンサ４３３の両端は、短絡されているため、その蓄積電荷はゼロとなる。
Ｑｉｎｉｔ＝Ｃ１×Ｖｉｎｉｔ ・・・式１
次に、スイッチ４３４がオフされて、コンデンサ４３１のバッファ４２０側の電圧が変化してＶａｆｔｅｒになった場合を考えると、コンデンサ４３１に蓄積される電荷Ｑａｆｔｅｒは、次の式により表される。
Ｑａｆｔｅｒ＝Ｃ１×Ｖａｆｔｅｒ ・・・式２
一方、コンデンサ４３３に蓄積される電荷Ｑ２は、出力電圧をＶｏｕｔとすると、次の式により表される。
Ｑ２＝−Ｃ２×Ｖｏｕｔ ・・・式３
このとき、コンデンサ４３１および４３３の総電荷量は変化しないため、次の式が成立する。
Ｑｉｎｉｔ＝Ｑａｆｔｅｒ＋Ｑ２ ・・・式４
式４に式１乃至式３を代入して変形すると、次の式が得られる。
Ｖｏｕｔ＝−（Ｃ１／Ｃ２）×（Ｖａｆｔｅｒ−Ｖｉｎｉｔ） ・・・式５
式５は、電圧信号の減算動作を表し、減算結果の利得はＣ１／Ｃ２となる。通常、利得を最大化することが望まれるため、Ｃ１を大きく、Ｃ２を小さく設計することが好ましい。一方、Ｃ２が小さすぎると、ｋＴＣノイズが増大し、ノイズ特性が悪化するおそれがあるため、Ｃ２の容量削減は、ノイズを許容することができる範囲に制限される。また、検出ブロック３０２ごとに減算器４３０を含むアドレスイベント検出部４００が搭載されるため、容量Ｃ１やＣ２には、面積上の制約がある。これらを考慮して、容量Ｃ１およびＣ２の値が決定される。
コンパレータ４４１は、減算器４３０からの電圧信号と、反転入力端子（−）に印加された所定の閾値電圧Ｖｔｈとを比較するものである。コンパレータ４４１は、比較結果を示す信号を検出信号として転送部４５０に出力する。
また、上述のアドレスイベント検出部４００全体のゲインＡは、電流電圧変換部４１０の変換ゲインをＣＧlogとし、バッファ４２０のゲインを「１」とすると、次の式により表される。
Figure 2020088480
 上式において、ｉphoto_ｋは、ｋ番目の画素の光電流であり、単位は例えば、アンペア（Ａ）である。Ｋは、検出ブロック３０２内の画素数である。
［カラムＡＤＣの構成例］
図１０は、本技術の第１の実施の形態におけるカラムＡＤＣ２２０の一構成例を示すブロック図である。このカラムＡＤＣ２２０は、ＡＤＣ２２１および２２２などの複数のＡＤＣを備える。ＡＤＣ２２１は、左側のＦＤ共有ブロック３０１に接続され、ＡＤＣ２２２は、右側のＦＤ共有ブロック３０１に接続される。
ＡＤＣ２２１は、垂直信号線ＶＳＬを介して供給されたアナログの画素信号ＳＩＧをデジタル信号に変換するものである。この画素信号ＳＩＧは、検出信号よりもビット数の多いデジタル信号に変換される。例えば、検出信号を２ビットとすると、画素信号は、３ビット以上（１６ビットなど）のデジタル信号に変換される。ＡＤＣ２２１は、生成したデジタル信号を信号処理部２１２に供給する。ＡＤＣ２２２の構成は、ＡＤＣ２２１と同様である。なお、ＡＤＣ２２１は、特許請求の範囲に記載の第１のアナログデジタル変換器の一例であり、ＡＤＣ２２２は、特許請求の範囲に記載の第２のアナログデジタル変換器の一例である。
［固体撮像素子の動作例］
図１１は、本技術の第１の実施の形態における読出し制御の一例を示すタイミングチャートである。タイミングＴ０において、アドレスイベントの検出開始が指示されると、駆動回路２１１は、検出ブロック３０２内の８画素を駆動してアドレスイベントの検出を開始させる。タイミングＴ１において、その検出ブロック３０２内でアドレスイベントが検出されると、駆動回路２１１は、左側のＦＤ共有ブロック３０１との重複領域内の４画素を順に駆動して画素信号を出力させる。ＡＤＣ２２１は、左側の画素信号を順にＡＤ変換する。また、駆動回路２１１は、右側のＦＤ共有ブロック３０１との重複領域内の４画素も順に駆動して画素信号を出力させる。ＡＤＣ２２２は、ＡＤＣ２２１と並列に動作して、右側の画素信号を順にＡＤ変換する。
ここで、検出ブロック３０２内の８画素が１つの浮遊拡散層を共有する構成を仮定する。この構成では、アドレスイベントの検出時に、それらの８画素の画素信号を１つずつ順にＡＤ変換しなくてはならなくなる。これに対して、上述したように８画素を２群に分割し、４画素ずつが浮遊拡散層を共有する構成では、ＡＤＣ２２１および２２２により２画素ずつＡＤ変換することができる。これにより、読出し速度を向上させることができる。
図１２は、本技術の第１の実施の形態における固体撮像素子２００の動作の一例を示すタイミングチャートである。タイミングＴ０において、制御部１３０によりアドレスイベントの検出開始が指示されると、駆動回路２１１は、制御信号ＯＦＧｎ'を全てハイレベルにして、検出ブロック３０２内の全画素のＯＦＧトランジスタ３３２をオン状態にする。これにより、全画素の光電流の和がアドレスイベント検出部４００に供給される。一方、転送信号ＴＲＧｎ'は全てローレベルであり、検出ブロック３０２内の全画素の転送トランジスタ３３１はオフ状態である。
そして、タイミングＴ１において、アドレスイベント検出部４００がアドレスイベントを検出し、ハイレベルの検出信号を出力したものとする。ここで、検出信号は、オンイベントの検出結果を示す１ビットの信号であるものとする。
駆動回路２１１は、検出信号を受け取ると、タイミングＴ２において、アドレスイベントが検出された検出ブロック３０２内の制御信号ＯＦＧｎ'を全てローレベルにしてアドレスイベント検出部４００への光電流の供給を停止させる。また、駆動回路２１１は、検出ブロック３０２内の選択信号ＳＥＬをハイレベルにし、リセット信号ＲＳＴ１およびＲＳＴ２を一定のパルス期間に亘ってハイレベルにして左側および右側の浮遊拡散層３２４の初期化を行う。この初期化時の電圧を左側および右側の画素信号生成部３２０は、リセットレベルとして出力し、ＡＤＣ２２１および２２２は、そのリセットレベルをデジタル信号に変換する。
リセットレベルの変換後のタイミングＴ３において、駆動回路２１１は、一定のパルス期間に亘ってハイレベルの転送信号ＴＲＧ１を供給して、左側のＦＤ共有ブロック３０１内の１つ目の画素に電圧を信号レベルとして出力させる。また、駆動回路２１１は、転送信号ＴＲＧ５により、右側のＦＤ共有ブロック３０１内の１つ目の画素に電圧を信号レベルとして出力させる。ＡＤＣ２２１および２２２は、それらの信号レベルをデジタル信号に変換する。信号処理部２１２は、リセットレベルと信号レベルとの差分を正味の画素信号として求める。この処理は、ＣＤＳ処理と呼ばれる。
信号レベルの変換後のタイミングＴ４において、駆動回路２１１は、一定のパルス期間に亘ってハイレベルの転送信号ＴＲＧ２およびＴＲＧ６を供給して、左側および右側のＦＤ共有ブロック３０１内の２つ目の画素に信号レベルを出力させる。信号処理部２１２は、リセットレベルと信号レベルとの差分を正味の画素信号として求める。以下、同様の処理が実行されて、画素信号が２つずつ出力される。
全ての画素信号が出力されると、駆動回路２１１は、制御信号ＯＦＧｎ'を全てハイレベルにして、全画素のＯＦＧトランジスタ３３２をオン状態にする。
図１３は、本技術の第１の実施の形態における固体撮像素子２００の動作の一例を示すフローチャートである。この動作は、例えば、アドレスイベントを検出するための所定のアプリケーションが実行されたときに開始される。
検出ブロック３０２のそれぞれは、アドレスイベントの有無の検出を行う（ステップＳ９０１）。駆動回路２１１は、いずれかの検出ブロック３０２においてアドレスイベントがあったか否かを判断する（ステップＳ９０２）。アドレスイベントがあった場合に（ステップＳ９０２：Ｙｅｓ）、駆動回路２１１は、アドレスイベントの生じた検出ブロック３０２において、左側および右側の各ＦＤ共有ブロック３０１内の画素信号を並列に出力させる（ステップＳ９０３）。
アドレスイベントが無い場合（ステップＳ９０２：Ｎｏ）、または、ステップＳ９０３の後に固体撮像素子２００は、ステップＳ９０１以降を繰り返す。
なお、ＦＤ共有ブロック３０１の配列は、検出ブロック３０２を分割することができるものであれば、２行×４列に限定されない。例えば、図１４に例示するように、ＦＤ共有ブロック３０１を２行×２列とし、左側および右側のＦＤ共有ブロック３０１全体を検出ブロック３０２に配置することもできる。
また、複数の画素が浮遊拡散層を共有しているが、例えば、図１５に例示するように画素のそれぞれが浮遊拡散層を共有しない構成とすることもできる。この場合に検出ブロック３０２内には、２列以上（例えば、２列）の画素３１０が配列される。また、画素信号生成部３２０は、画素ごとに配置される。そして、カラムＡＤＣ２２０には、列ごとに、ＡＤＣ２２１および２２２などのＡＤＣが配列される。アドレスイベントが検出されると、左側の画素３１０と右側の画素３１０とのそれぞれが画素信号を生成し、ＡＤＣ２２１および２２２が並列に、左側および右側の画素信号をＡＤ変換する。なお、左側の画素３１０は、特許請求の範囲に記載の第１の画素の一例であり、右側の画素３１０は、特許請求の範囲に記載の第２の画素の一例である。
また、検出ブロック３０２をＦＤ共有ブロック３０１により３つ以上に分割することもできる。例えば、ＦＤ共有ブロック３０１を４行×１列とした場合、検出ブロック３０２を４つに分割することができる。
このように本技術の第１の実施の形態によれば、検出ブロック３０２を左側および右側のＦＤ共有ブロック３０１により分割したため、それらのブロックの画素信号をＡＤＣ２２１および２２２が並列にＡＤ変換することができる。このＡＤ変換により画像データが得られるため、アドレスイベントを検出しつつ画像データの撮像を要求する画像認識等のアプリケーションに対応することができる。また、ＡＤＣ２２１および２２２が並列に２画素をＡＤ変換するため、検出ブロック３０２内の画素の画素信号を１画素ずつＡＤ変換する場合と比較して、ＡＤ変換（読出し）の速度を向上させることができる。
［第１の変形例］
上述の第１の実施の形態では、光電変換素子３３３以外の素子を検出チップ２０２に配置していたが、この構成では、画素数の増大に伴って検出チップ２０２の回路規模が増大するおそれがある。この第１の実施の形態の第１の変形例における固体撮像素子２００は、検出チップ２０２の回路規模を削減した点において第１の実施の形態と異なる。
図１６は、本技術の第１の実施の形態の第１の変形例における画素アレイ部３００の一構成例を示す回路図である。この第１の実施の形態の第１の変形例の画素アレイ部３００は、リセットトランジスタ３２１および浮遊拡散層３２４と複数の受光部３３０とが受光チップ２０１に配置される点において第１の実施の形態と異なる。これら以外の素子は、検出チップ２０２に配置される。
このように、本技術の第１の実施の形態の第１の変形例によれば、リセットトランジスタ３２１等と複数の受光部３３０とを受光チップ２０１に配置したため、第１の実施の形態と比較して検出チップ２０２の回路規模を削減することができる。
［第２の変形例］
上述の第１の実施の形態の第１の変形例では、リセットトランジスタ３２１等と複数の受光部３３０とを受光チップ２０１に配置していたが、画素数の増大に伴って検出チップ２０２の回路規模が増大するおそれがある。この第１の実施の形態の第２の変形例における固体撮像素子２００は、検出チップ２０２の回路規模をさらに削減した点において第１の実施の形態の第１の変形例と異なる。
図１７は、本技術の第１の実施の形態の第２の変形例における画素アレイ部３００の一構成例を示す回路図である。この第１の実施の形態の第２の変形例の画素アレイ部３００は、Ｎ型トランジスタ４１１および４１３がさらに受光チップ２０１に配置される点において第１の実施の形態の第１の変形例と異なる。このように、受光チップ２０１内のトランジスタをＮ型のみにすることにより、Ｎ型トランジスタおよびＰ型トランジスタを混在させる場合と比較して、トランジスタを形成する際の工程数を削減することができる。これにより、受光チップ２０１の製造コストを削減することができる。
このように、本技術の第１の実施の形態の第２の変形例によれば、Ｎ型トランジスタ４１１および４１３をさらに受光チップ２０１に配置したため、第１の実施の形態の第１の変形例と比較して検出チップ２０２の回路規模を削減することができる。
［第３の変形例］
上述の第１の実施の形態の第２の変形例では、Ｎ型トランジスタ４１１および４１３をさらに受光チップ２０１に配置していたが、画素数の増大に伴って検出チップ２０２の回路規模が増大するおそれがある。この第１の実施の形態の第３の変形例における固体撮像素子２００は、検出チップ２０２の回路規模をさらに削減した点において第１の実施の形態の第２の変形例と異なる。
図１８は、本技術の第１の実施の形態の第３の変形例における画素アレイ部３００の一構成例を示す回路図である。この第１の実施の形態の第３の変形例の画素アレイ部３００は、増幅トランジスタ３２２および選択トランジスタ３２３がさらに受光チップ２０１に配置される点において第１の実施の形態の第２の変形例と異なる。すなわち、画素信号生成部３２０全体が受光チップ２０１に配置される。
このように、本技術の第１の実施の形態の第３の変形例によれば、画素信号生成部３２０を受光チップ２０１に配置したため、第１の実施の形態の第２の変形例と比較して検出チップ２０２の回路規模を削減することができる。
＜２．第２の実施の形態＞
上述の第１の実施の形態では、ＯＦＧトランジスタ３３２等を設けた受光部３３０を画素毎に配置していたが、画素数が多くなるほど回路規模が増大してしまう。この第２の実施の形態の固体撮像素子２００は、一部の画素のＯＦＧトランジスタ３３２を削減した点において第１の実施の形態と異なる。
図１９は、本技術の第２の実施の形態における画素アレイ部３００の一構成例を示すブロック図である。この第２の実施の形態の画素アレイ部３００は、ＦＤ共有ブロック３０１の一部が検出ブロック３０２に重なり、残りは、いずれの検出ブロック３０２にも重ならない点において第１の実施の形態と異なる。例えば、ＦＤ共有ブロック３０１は、２行×２列であり、それらの４画素のうち２画素が検出ブロック３０２に配置され、残りについてはアドレスイベントが検出されない。
同図において、４個の受光部３３０と、４個の受光部３３５とが配置され、４個の受光部３３０がアドレスイベント検出部４００に接続される。また、２個の受光部３３０と、２個の受光部３３５とが左側の画素信号生成部３２０に接続され、残りの受光部３３０および３３５が右側の画素信号生成部３２０に接続される。
図２０は、本技術の第２の実施の形態における画素信号生成部３２０と受光部３３０および３３５との一構成例を示す回路図である。
受光部３３５は、転送トランジスタ３３６および光電変換素子３３７を備える。転送トランジスタ３３６として、例えば、Ｎ型のＭＯＳトランジスタが用いられる。この転送トランジスタ３３６は、転送信号ＴＲＧに従って、光電変換素子３３７から浮遊拡散層３２４へ電荷を転送する。受光部３３５にはＯＦＧトランジスタ３３２が設けられないため、その分回路規模を削減することができる。
このように、本技術の第２の実施の形態によれば、ＦＤ共有ブロック３０１の一部を検出ブロック３０２内に配置しないため、その部分のＯＦＧトランジスタ３３２を削減することができる。これにより、画素アレイ部３００の回路規模を削減することができる。
＜３．第３の実施の形態＞
上述の第１の実施の形態では、２行×４列の８画素などの一定の画素数の検出ブロック３０２を設けていた。しかし、画像の周辺付近などにおいては、被写体が大きく写る。このため、アドレスイベントの検出単位（すなわち、検出ブロック３０２）において水平方向や垂直方向の画素数（すなわち、サイズ）を大きくしても、画像認識の認識精度は低下しにくい。この第３の実施の形態の固体撮像素子２００は、画素アレイ部３００内の位置に応じて検出ブロック３０２のサイズを変更する点において第１の実施の形態と異なる。
図２１は、本技術の第３の実施の形態における検出ブロック３０２の配置例を示す図である。この第３の実施の形態の駆動回路２１１は、検出ブロック３０２のサイズを制御することができる。同図に例示するように、駆動回路２１１は、画素アレイ部３００の周辺から一定距離以内において、周辺から一定距離外よりも、検出ブロック３０２のサイズを大きくする。例えば、周辺付近において、検出ブロック３０２の水平方向および垂直方向のサイズは、中央付近と比較して２倍に設定される。
図２２は、本技術の第３の実施の形態におけるＦＤ共有ブロック３０１の配置例を示す図である。同図に例示するように、ＦＤ共有ブロック３０１のそれぞれのサイズは、配置場所によらず、一定である。
図２３は、本技術の第３の実施の形態における画素アレイ部３００の一構成例を示すブロック図である。この第３の実施の形態の画素アレイ部３００には、スイッチ４６１乃至４６４がさらに配置される。これらのスイッチとして、例えば、Ｎ型のＭＯＳトランジスタが用いられる。
４行×４列の１６画素のそれぞれの受光部３３０に着目すると、それらに対応する画素信号生成部３２０は２つであり、アドレスイベント検出部４００は４つである。これらの４つのアドレスイベント検出部４００のそれぞれをアドレスイベント検出部＃１、＃２、＃３および＃４とする。
左側の４行×２列の受光部３３０は、左側の画素信号生成部３２０に接続される。右側の４行×２列の受光部３３０は、右側の画素信号生成部３２０に接続される。すなわち、左側および右側のＦＤ共有ブロック３０１は、４行×２列である。
また、左上の２行×２列の受光部３３０は、アドレスイベント検出部＃１に接続される。右上の２行×２列の受光部３３０は、アドレスイベント検出部＃２に接続される。左下の２行×２列の受光部３３０は、アドレスイベント検出部＃３に接続される。右下の２行×２列の受光部３３０は、アドレスイベント検出部＃４に接続される。
さらに、スイッチ４６１は、駆動回路２１１からの制御信号ＳＷに従って、アドレスイベント検出部＃１の接続ノード３４０とアドレスイベント検出部＃２の接続ノード３４０との間の経路を開閉する。スイッチ４６２は、制御信号ＳＷに従って、アドレスイベント検出部＃１の接続ノード３４０とアドレスイベント検出部＃３の接続ノード３４０との間の経路を開閉する。スイッチ４６３は、制御信号ＳＷに従って、アドレスイベント検出部＃３の接続ノード３４０とアドレスイベント検出部＃４の接続ノード３４０との間の経路を開閉する。スイッチ４６４は、制御信号ＳＷに従って、アドレスイベント検出部＃２の接続ノード３４０とアドレスイベント検出部＃４の接続ノード３４０との間の経路を開閉する。
駆動回路２１１が制御信号ＳＷにより、スイッチ４６１乃至４６４の全てを開状態にした場合、検出ブロック３０２のサイズは２行×２列となる。一方、駆動回路２１１が制御信号ＳＷにより、スイッチ４６１乃至４６４の全てを閉状態にした場合、検出ブロック３０２のサイズは４行×４列となる。２行×２列の検出ブロック３０２は、画素アレイ部３００の中央付近に配置され、４行×４列の検出ブロック３０２は、周辺付近に配置される。なお、スイッチ４６１乃至４６４のうち２つのみを閉状態にすることにより、検出ブロック３０２のサイズを２行×４列などに変更することもできる。また、ＦＤ共有ブロック３０１および検出ブロック３０２のそれぞれのサイズやスイッチの個数は、上述の構成に限定されない。
なお、左上の２行×２列の受光部３３０は、特許請求の範囲に記載の第１受光部の一例であり、右上の２行×２列の受光部３３０は、特許請求の範囲に記載の第２受光部の一例である。また、アドレスイベント検出部＃１は、特許請求の範囲に記載の第１の検出部の一例であり、アドレスイベント検出部＃２は、特許請求の範囲に記載の第２の検出部の一例である。
図２４は、本技術の第３の実施の形態における画像データ５００の一例を示す図である。画像データ５００は、車載カメラなどにより撮像されたものである。画像データ５００の周辺付近において、木や白線などの被写体５０１乃至５０３が写っている。これらの被写体のサイズは、中央付近にある被写体よりもサイズが大きい。このため、周辺付近の検出単位（検出ブロック３０２）を大きくしても、画像認識などの精度は低下しにくい。その一方で、検出ブロック３０２のサイズを大きくすることにより、検出頻度が低下し、信号処理部２１２などの処理量が低減するため、消費電力を削減することができる。
このように、本技術の第３の実施の形態によれば、駆動回路２１１が、検出ブロック３０２のサイズを変更するため、周辺部の検出ブロック３０２のサイズを中央部よりも大きくすることができる。これにより、検出頻度を低下させ、信号処理部２１２などの処理量を低減して消費電力を削減することができる。
＜４．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図２５は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２５に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ(interface)１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ(Advanced Driver Assistance System)の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２５の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図２６は、撮像部１２０３１の設置位置の例を示す図である。
図２６では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図２６には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１に適用され得る。具体的には、図１の撮像装置１００は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、画像データの読出し速度を向上させることが可能になる。
なお、上述の実施の形態は本技術を具現化するための一例を示したものであり、実施の形態における事項と、特許請求の範囲における発明特定事項とはそれぞれ対応関係を有する。同様に、特許請求の範囲における発明特定事項と、これと同一名称を付した本技術の実施の形態における事項とはそれぞれ対応関係を有する。ただし、本技術は実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において実施の形態に種々の変形を施すことにより具現化することができる。
また、上述の実施の形態において説明した処理手順は、これら一連の手順を有する方法として捉えてもよく、また、これら一連の手順をコンピュータに実行させるためのプログラム乃至そのプログラムを記憶する記録媒体として捉えてもよい。この記録媒体として、例えば、ＣＤ（Compact Disc）、ＭＤ（MiniDisc）、ＤＶＤ（Digital Versatile Disc）、メモリカード、ブルーレイディスク（Blu-ray（登録商標）Disc）等を用いることができる。
なお、本明細書に記載された効果はあくまで例示であって、限定されるものではなく、また、他の効果があってもよい。
なお、本技術は以下のような構成もとることができる。
（１）光電変換により第１のアナログ信号を生成する第１の画素と光電変換により第２のアナログ信号を生成する第２の画素とを配列した検出ブロックと、
前記検出ブロックの入射光量の変化量が所定の閾値を超えるか否かに基づいて前記第１のアナログ信号をデジタル信号に変換する第１のアナログデジタル変換器と、
前記変化量が前記閾値を超えるか否かに基づいて前記第２のアナログ信号をデジタル信号に変換する第２のアナログデジタル変換器と
を具備する固体撮像素子。
（２）前記第１のアナログ信号に応じた量の電荷を蓄積する浮遊拡散層を共有する所定数の前記第１の画素を配列した第１の共有ブロックと、
前記第２のアナログ信号に応じた量の電荷を蓄積する浮遊拡散層を共有する所定数の前記第２の画素を配列した第２の共有ブロックと
をさらに具備し、
前記第１の共有ブロックの少なくとも一部と前記第２の共有ブロックの少なくとも一部とが前記検出ブロックに配置される
前記（１）記載の固体撮像素子。
（３）前記検出ブロックは、第１および第２の検出ブロックを含み、
前記第１の共有ブロックの一部と前記第２の共有ブロックの一部とが前記第１の検出ブロックに配置され、
前記第１の共有ブロックの残りと前記第２の共有ブロックの残りとが前記第２の検出ブロックに配置される
前記（２）記載の固体撮像素子。
（４）前記第１の共有ブロックの一部と前記第２の共有ブロックの一部とが前記検出ブロックに配置され、
前記第１の共有ブロックの残りと前記第２の共有ブロックの残りとには、前記検出ブロックが配置されない
前記（２）記載の固体撮像素子。
（５）所定の制御信号により前記検出ブロックのサイズを変更する駆動回路をさらに具備する
前記（１）から（４）のいずれかに記載の固体撮像素子。
（６）前記検出ブロックは、
それぞれが光電変換により電荷を生成する複数の第１受光部と、
それぞれが光電変換により電荷を生成する複数の第２受光部と、
前記複数の第１受光部が接続された第１の接続ノードに流れる光電流の変化量が前記閾値を超えるか否かを検出する第１の検出部と、
前記複数の第２受光部が接続された第２の接続ノードに流れる光電流の変化量が前記閾値を超えるか否かを検出する第２の検出部と、
前記第１の接続ノードと前記第２の接続ノードとの間の経路を前記制御信号に従って開閉するスイッチと
を備える
前記（５）記載の固体撮像素子。
（７）前記検出ブロックは、
それぞれが光電変換により電荷を生成する複数の受光部と、
前記電荷の量に応じた光電流の変化量が前記閾値を超えるか否かを検出する検出部と
を備え、
前記複数の受光部は、互いに異なる画素に配置され、
前記複数の受光部は、前記検出部を共有する
前記（１）から（６）のいずれかに記載の固体撮像素子。
（８）光電変換により第１のアナログ信号を生成する第１の画素と光電変換により第２のアナログ信号を生成する第２の画素とを配列した検出ブロックと、
前記検出ブロックの入射光量の変化量が所定の閾値を超えるか否かに基づいて前記第１のアナログ信号をデジタル信号に変換する第１のアナログデジタル変換器と、
前記変化量が前記閾値を超えるか否かに基づいて前記第２のアナログ信号をデジタル信号に変換する第２のアナログデジタル変換器と、
前記デジタル信号を処理する信号処理部と
を具備する撮像装置。
１００ 撮像装置
１１０ 撮像レンズ
１２０ 記録部
１３０ 制御部
２００ 固体撮像素子
２０１ 受光チップ
２０２ 検出チップ
２１１ 駆動回路
２１２ 信号処理部
２１３ アービタ
２２０ カラムＡＤＣ
２２１、２２２ ＡＤＣ
３００ 画素アレイ部
３０１ ＦＤ共有ブロック
３０２ 検出ブロック
３１０ 画素
３２０ 画素信号生成部
３２１ リセットトランジスタ
３２２ 増幅トランジスタ
３２３ 選択トランジスタ
３２４ 浮遊拡散層
３３０、３３５ 受光部
３３１、３３６ 転送トランジスタ
３３２ ＯＦＧトランジスタ
３３３、３３７ 光電変換素子
４００ アドレスイベント検出部
４１０ 電流電圧変換部
４１１、４１３ Ｎ型トランジスタ
４１２ Ｐ型トランジスタ
４２０ バッファ
４３０ 減算器
４３１、４３３ コンデンサ
４３２ インバータ
４３４、４６１〜４６４ スイッチ
４４０ 量子化器
４４１ コンパレータ
４５０ 転送部
１２０３１ 撮像部

Claims (8)

  1. 光電変換により第１のアナログ信号を生成する第１の画素と光電変換により第２のアナログ信号を生成する第２の画素とを配列した検出ブロックと、
    前記検出ブロックの入射光量の変化量が所定の閾値を超えるか否かに基づいて前記第１のアナログ信号をデジタル信号に変換する第１のアナログデジタル変換器と、
    前記変化量が前記閾値を超えるか否かに基づいて前記第２のアナログ信号をデジタル信号に変換する第２のアナログデジタル変換器と
    を具備する固体撮像素子。
  2. 前記第１のアナログ信号に応じた量の電荷を蓄積する浮遊拡散層を共有する所定数の前記第１の画素を配列した第１の共有ブロックと、
    前記第２のアナログ信号に応じた量の電荷を蓄積する浮遊拡散層を共有する所定数の前記第２の画素を配列した第２の共有ブロックと
    をさらに具備し、
    前記第１の共有ブロックの少なくとも一部と前記第２の共有ブロックの少なくとも一部とが前記検出ブロックに配置される
    請求項１記載の固体撮像素子。
  3. 前記検出ブロックは、第１および第２の検出ブロックを含み、
    前記第１の共有ブロックの一部と前記第２の共有ブロックの一部とが前記第１の検出ブロックに配置され、
    前記第１の共有ブロックの残りと前記第２の共有ブロックの残りとが前記第２の検出ブロックに配置される
    請求項２記載の固体撮像素子。
  4. 前記第１の共有ブロックの一部と前記第２の共有ブロックの一部とが前記検出ブロックに配置され、
    前記第１の共有ブロックの残りと前記第２の共有ブロックの残りとには、前記検出ブロックが配置されない
    請求項２記載の固体撮像素子。
  5. 所定の制御信号により前記検出ブロックのサイズを変更する駆動回路をさらに具備する
    請求項１記載の固体撮像素子。
  6. 前記検出ブロックは、
    それぞれが光電変換により電荷を生成する複数の第１受光部と、
    それぞれが光電変換により電荷を生成する複数の第２受光部と、
    前記複数の第１受光部が接続された第１の接続ノードに流れる光電流の変化量が前記閾値を超えるか否かを検出する第１の検出部と、
    前記複数の第２受光部が接続された第２の接続ノードに流れる光電流の変化量が前記閾値を超えるか否かを検出する第２の検出部と、
    前記第１の接続ノードと前記第２の接続ノードとの間の経路を前記制御信号に従って開閉するスイッチと
    を備える
    請求項５記載の固体撮像素子。
  7. 前記検出ブロックは、
    それぞれが光電変換により電荷を生成する複数の受光部と、
    前記電荷の量に応じた光電流の変化量が前記閾値を超えるか否かを検出する検出部と
    を備え、
    前記複数の受光部は、互いに異なる画素に配置され、
    前記複数の受光部は、前記検出部を共有する
    請求項１記載の固体撮像素子。
  8. 光電変換により第１のアナログ信号を生成する第１の画素と光電変換により第２のアナログ信号を生成する第２の画素とを配列した検出ブロックと、
    前記検出ブロックの入射光量の変化量が所定の閾値を超えるか否かに基づいて前記第１のアナログ信号をデジタル信号に変換する第１のアナログデジタル変換器と、
    前記変化量が前記閾値を超えるか否かに基づいて前記第２のアナログ信号をデジタル信号に変換する第２のアナログデジタル変換器と、
    前記デジタル信号を処理する信号処理部と
    を具備する撮像装置。
JP2018216589A 2018-11-19 2018-11-19 固体撮像素子、および、撮像装置 Pending JP2020088480A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018216589A JP2020088480A (ja) 2018-11-19 2018-11-19 固体撮像素子、および、撮像装置
CN201980070276.8A CN112913224B (zh) 2018-11-19 2019-10-15 固态成像元件和成像装置
US17/287,823 US11523079B2 (en) 2018-11-19 2019-10-15 Solid-state imaging element and imaging device
PCT/JP2019/040380 WO2020105314A1 (ja) 2018-11-19 2019-10-15 固体撮像素子、および、撮像装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018216589A JP2020088480A (ja) 2018-11-19 2018-11-19 固体撮像素子、および、撮像装置

Publications (1)

Publication Number Publication Date
JP2020088480A true JP2020088480A (ja) 2020-06-04

Family

ID=70774239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018216589A Pending JP2020088480A (ja) 2018-11-19 2018-11-19 固体撮像素子、および、撮像装置

Country Status (4)

Country Link
US (1) US11523079B2 (ja)
JP (1) JP2020088480A (ja)
CN (1) CN112913224B (ja)
WO (1) WO2020105314A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021256290A1 (ja) * 2020-06-19 2021-12-23 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2022059481A1 (ja) * 2020-09-15 2022-03-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
WO2022065034A1 (ja) * 2020-09-28 2022-03-31 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び撮像方法
WO2022176418A1 (ja) * 2021-02-17 2022-08-25 ソニーセミコンダクタソリューションズ株式会社 画像センサおよび電子機器

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7489189B2 (ja) * 2019-08-30 2024-05-23 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2023041610A1 (en) * 2021-09-16 2023-03-23 Sony Semiconductor Solutions Corporation Image sensor for event detection
JP2023087430A (ja) * 2021-12-13 2023-06-23 キヤノン株式会社 撮像装置、情報処理装置、情報処理装置の制御方法、プログラムおよび記憶媒体
CN114245048B (zh) * 2021-12-27 2023-07-25 上海集成电路装备材料产业创新中心有限公司 信号传输电路及图像传感器
WO2023188868A1 (ja) * 2022-03-30 2023-10-05 ソニーセミコンダクタソリューションズ株式会社 リニアセンサ
CN117221752A (zh) * 2022-05-31 2023-12-12 华为技术有限公司 一种芯片、动态视觉传感器及输出像素信息的方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153828A (ja) 2006-12-15 2008-07-03 Matsushita Electric Ind Co Ltd 撮像装置
CN102959371B (zh) * 2010-07-01 2015-01-21 松下电器产业株式会社 对象物体检测装置
JP2013143636A (ja) * 2012-01-10 2013-07-22 Sony Corp 固体撮像装置、固体撮像装置の信号処理方法、及び、電子機器
CN108600661B (zh) 2013-06-11 2020-12-11 拉姆伯斯公司 集成电路图像传感器和在图像传感器内操作的方法
JP6087780B2 (ja) * 2013-10-10 2017-03-01 ソニーセミコンダクタソリューションズ株式会社 撮像素子、放射線検出装置および撮像素子の制御方法
US20160093273A1 (en) * 2014-09-30 2016-03-31 Samsung Electronics Co., Ltd. Dynamic vision sensor with shared pixels and time division multiplexing for higher spatial resolution and better linear separable data
US9986179B2 (en) * 2014-09-30 2018-05-29 Qualcomm Incorporated Sensor architecture using frame-based and event-based hybrid scheme
KR102383101B1 (ko) * 2015-02-25 2022-04-05 삼성전자주식회사 다른 기판 바이어스 전압들을 갖는 이미지 센서
WO2017013806A1 (ja) 2015-07-23 2017-01-26 オリンパス株式会社 固体撮像装置
JP2018186478A (ja) * 2017-04-25 2018-11-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2018198691A1 (ja) 2017-04-25 2018-11-01 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
TW202408217A (zh) * 2018-01-23 2024-02-16 日商索尼半導體解決方案公司 光檢測裝置及車輛控制系統
KR20210092725A (ko) * 2018-11-13 2021-07-26 소니 세미컨덕터 솔루션즈 가부시키가이샤 고체 촬상 장치 및 전자 기기
JP2020088724A (ja) * 2018-11-29 2020-06-04 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
US20220141411A1 (en) * 2019-03-13 2022-05-05 Sony Semiconductor Solutions Corporation Solid-state imaging device, electronic device, and control method of solid-state imaging device
US11350049B2 (en) * 2020-11-02 2022-05-31 Omnivision Technologies, Inc. Dark current calibration method and associated pixel circuitry

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021256290A1 (ja) * 2020-06-19 2021-12-23 ソニーセミコンダクタソリューションズ株式会社 撮像装置
WO2022059481A1 (ja) * 2020-09-15 2022-03-24 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置及び電子機器
WO2022065034A1 (ja) * 2020-09-28 2022-03-31 ソニーセミコンダクタソリューションズ株式会社 撮像装置及び撮像方法
WO2022176418A1 (ja) * 2021-02-17 2022-08-25 ソニーセミコンダクタソリューションズ株式会社 画像センサおよび電子機器

Also Published As

Publication number Publication date
CN112913224B (zh) 2023-12-22
CN112913224A (zh) 2021-06-04
WO2020105314A1 (ja) 2020-05-28
US20210385404A1 (en) 2021-12-09
US11523079B2 (en) 2022-12-06

Similar Documents

Publication Publication Date Title
JP7284714B2 (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
WO2020105314A1 (ja) 固体撮像素子、および、撮像装置
US11832013B2 (en) Solid-state image sensor, imaging device, and method of controlling solid-state image sensor
WO2020110537A1 (ja) 固体撮像素子、および、撮像装置
US11582416B2 (en) Solid-state image sensor, imaging device, and method of controlling solid-state image sensor
WO2020066803A1 (ja) 固体撮像素子、および、撮像装置
JP7181868B2 (ja) アナログデジタル変換器、固体撮像素子、および、アナログデジタル変換器の制御方法
US11375149B2 (en) Solid-state image sensor and imaging device
JP2021093610A (ja) 固体撮像素子、および、撮像装置
JP2021040294A (ja) 固体撮像素子、撮像装置、および、固体撮像素子の制御方法
JP2020099015A (ja) センサ及び制御方法
WO2022270034A1 (ja) 撮像装置、電子機器、および光検出方法