JP2020011878A - 炭化珪素ウェハを含む半導体ウェハおよびＳｉＣ半導体装置の製造方法 - Google Patents

炭化珪素ウェハを含む半導体ウェハおよびＳｉＣ半導体装置の製造方法 Download PDF

Info

Publication number
JP2020011878A
JP2020011878A JP2018136668A JP2018136668A JP2020011878A JP 2020011878 A JP2020011878 A JP 2020011878A JP 2018136668 A JP2018136668 A JP 2018136668A JP 2018136668 A JP2018136668 A JP 2018136668A JP 2020011878 A JP2020011878 A JP 2020011878A
Authority
JP
Japan
Prior art keywords
area
wafer
height
silicon carbide
exposure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018136668A
Other languages
English (en)
Other versions
JP7135531B2 (ja
Inventor
真也 武井
Shinya Takei
真也 武井
周平 箕谷
Shuhei Minotani
周平 箕谷
治人 市川
Haruhito ICHIKAWA
治人 市川
一平 高橋
Ippei Takahashi
一平 高橋
幸宏 若杉
Yukihiro Wakasugi
幸宏 若杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Toyota Motor Corp
Original Assignee
Denso Corp
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp, Toyota Motor Corp filed Critical Denso Corp
Priority to JP2018136668A priority Critical patent/JP7135531B2/ja
Priority to PCT/JP2019/028317 priority patent/WO2020017601A1/ja
Priority to CN201980047401.3A priority patent/CN112424402B/zh
Publication of JP2020011878A publication Critical patent/JP2020011878A/ja
Priority to US17/151,821 priority patent/US11348844B2/en
Application granted granted Critical
Publication of JP7135531B2 publication Critical patent/JP7135531B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/36—Carbides
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02634—Homoepitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/0465—Making n or p doped regions or layers, e.g. using diffusion using ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0475—Changing the shape of the semiconductor body, e.g. forming recesses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】ＳｉＣウェハの表面の「うねり」に起因したデフォーカスを抑制できるようにする。【解決手段】フォーカス測定範囲を評価エリアとして決められる表面基準面に対して、露光エリア内で最も高い位置の高さと最も低い位置の高さの高低差を「うねり値」として、「うねり値」≦１μｍの条件を満たす半導体ウェハ１０を用意する。そして、この半導体ウェハ１０に対してレジスト１１を成膜し、露光によってレジスト１１のパターニングを行って露光マスクを形成する。【選択図】図１

Description

本発明は、縮小投影型露光装置であるステッパを用いてパターニングを行う炭化珪素（以下、ＳｉＣという）ウェハを含む半導体ウェハおよびＳｉＣ半導体装置の製造方法に関するものである。
従来より、ＳｉＣウェハに対して、不純物層や絶縁膜、さらには電極を形成することで半導体素子が作り込んだのち、ウェハをチップ単位に分割することでＳｉＣ半導体装置が製造される。このとき、不純物層、トレンチ、絶縁膜や電極の形成の際などのフォトマスクとして用いるレジストのパターニングは、ステッパを用いて行われる。そして、ステッパによるレジストのパターニングが良好に行われるように、予めＳｉＣウェハに対して平坦度の評価を行い、評価が良好であったＳｉＣウェハがＳｉＣ半導体装置の製造に用いられる（例えば、特許文献１参照）。
特表２０１６−５０１８０９号公報
しかしながら、ＳｉＣ半導体装置の製造において、ステッパを用いてパターニングを行った場合、一定の割合でデフォーカスと呼ばれる型崩れが発生することが確認されている。また、一般に、フォトマスク寸法が微細なパターンになるほどフォーカス裕度（以下、ＤＯＦ（Depth of Focus）という）が狭くなることが分かっており、特に微細パターンにおいて、デフォーカス発生割合が増加する。
この原因について鋭意検討を行ったところ、ＳｉＣウェハの表面形状がシリコン（以下、Ｓｉという）ウェハの表面形状と異なり、表面に「うねり」があることが原因であることが判った。ＳｉＣウェハの表面の「うねり」は、例えばワイヤソーを用いてＳｉＣインゴットからスライスする際に、ＳｉＣがダイヤモンドに次ぐ硬い材質であるためにワイヤソーに撓みが発生すること等に起因して発生する。
ステッパは、ウェハ表面の傾斜などを計測するフォーカス計測を行うことで、表面基準面を求め、フォーカス計測結果に基づき、ウェハ表面が露光用の照射光の入射方向に対して表面基準面が垂直になるよう傾ける傾き補正を行う。この状態で露光を行えば、表面基準面を基準としてウェハ表面の高低差を少なくした状態で露光が行えるため、デフォーカスの発生を抑制できる。
Ｓｉウェハでは、表面が傾斜していたとしても、その表面自体はほぼ平坦面となっているため、上記の傾き補正によってデフォーカスの発生を抑制できる。ところが、ＳｉＣウェハでは、表面に「うねり」があるために、単に傾き補正を行っただけでは、ＤＯＦの範囲外となる部分が発生し、それによりデフォーカスを発生させてしまう。
本発明は上記点に鑑みて、ＳｉＣウェハの表面の「うねり」に起因したデフォーカスを抑制できる半導体ウェハおよびＳｉＣ半導体装置の製造方法を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明は、炭化珪素ウェハ（１０ａ）の表面に炭化珪素にて構成されたエピタキシャル層（１０ｂ）を備えた半導体ウェハであって、エピタキシャル層の表面の平坦度の評価を行う表面形状測定装置にて、評価エリア内においてエピタキシャル層の複数点での高さ測定を行うと共に、該測定した高さに基づく最小二乗法での演算を行うことで表面基準面を決定し、評価エリアと中心位置が同じとされ、かつ、評価エリアと異なる範囲とされた露光エリア内において、表面基準面を基準として最も高い位置の高さをα、最も低い位置の高さをβとし、うねり値を｜α｜＋｜β｜としたときに、うねり値が１μｍ以下の条件を満たしている。
このように、「うねり値」≦１μｍの条件を満たす半導体ウェハとしている。このような半導体ウェハを用いれば、半導体ウェハに対して形成したレジストの露光において、露光光に対して表面基準面が垂直になるように傾き補正された際に、露光エリア内において「うねり」がＤＯＦの範囲内に収まる。したがって、デフォーカスの発生を抑制することが可能となる。
なお、各構成要素等に付された括弧付きの参照符号は、その構成要素等と後述する実施形態に記載の具体的な構成要素等との対応関係の一例を示すものである。
第１実施形態で説明するステッパの概略構成を示した図である。 ステッパによるフォーカス測定範囲と１ショットの露光エリアの関係を示した図である。 ＳｉウェハのＬＴＶ（Local Thickness Value）評価の様子を示した図である。 ＳｉＣウェハのＬＴＶ評価の様子を示した図である。 ＳｉウェハとＳｉＣウェハの表面形状とＬＴＶ評価結果を示した図表である。 エピ層形成前のＳｉＣウェハの様子を示した図である。 エピ層形成後のＳｉＣウェハの様子を示した図である。 ＬＴＩＲを説明する図である。 露光エリアが評価エリアとされた場合のＬＴＩＲについて説明した図である。 フォーカス測定範囲が評価エリアとされた場合のＬＴＩＲについて説明した図である。 「うねり値」について、ＬＴＩＲと比較して説明した図である。 フィゾー干渉計による表面高さ測定の様子を示した図である。 ステッパで露光したレジストを露光マスクとして用いてトレンチを形成したときの様子を示す断面図である。 デフォーカスが発生した場合のトレンチの様子を示した断面図である。 ＳｉＣ半導体装置に形成される半導体素子の一例である縦型ＭＯＳＦＥＴの断面図である。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
第１実施形態について説明する。ここでは、ステッパを用いたＳｉＣ半導体装置の製造方法について説明する。
ＳｉＣ半導体装置を製造する際には、ステッパを用いて、露光マスクのパターニングを行っており、さらにその露光マスクを用いて、イオン注入用マスクの形成やトレンチ形成用マスクの形成、層間絶縁膜のパターニング用マスクの形成等を行う。
まず、図１を参照して、ステッパの構成について説明する。なお、図１中の紙面左右方向をＸ方向、紙面垂直方向をＹ方向、紙面上下方向をＺ方向として説明する。
ステッパ１は、不純物層のイオン注入用マスク、トレンチ形成用マスク、絶縁膜や電極のパターニング用マスクを作成する際のフォトマスクとして用いるレジストのパターニングに用いられるものである。図１に示すように、ステッパ１は、ウェハステージ２、レチクルステージ３、露光光源４、照明光学系５、投影光学系６、投光部７、受光部８および制御部９を有した構成とされている。
ウェハステージ２は、加工対象となる半導体ウェハ１０の表面にレジスト１１を形成したものを搭載し、レジスト１１の露光が良好に行われるように、位置や傾き補正を行うためのものである。ここでは、半導体ウェハ１０の一例として、ＳｉＣウェハ１０ａの表面にＳｉＣエピタキシャル層（以下、単にエピ層という）１０ｂを成膜したものを図示している。ウェハステージ２は、制御部９からの制御信号に基づいて、Ｘ方向およびＹ方向に平行なＸＹ平面上における走査や半導体ウェハ１０の傾き補正などを行うことが可能となっている。このため、ステッパ１による１ショット、つまり１回の露光工程によって露光される四角形状の範囲（以下、露光エリアという）毎に、ウェハステージ２を制御して半導体ウェハ１０のアライメント調整や傾き補正などが行えるようになっている。
ここで、半導体ウェハ１０としては、後述する「うねり値」による平坦度の評価、つまり「うねり値」≦１μｍの条件を満たしたものを用いるようにしている。具体的には、ＳｉＣウェハ１０ａの表面にエピ層１０ｂを形成した後の状態において、「うねり値」≦１μｍの条件を満たすものを半導体ウェハ１０として用いている。これは、ステッパ１によるレジスト１１の露光のデフォーカスを抑制するためである。「うねり値」は、ＳｉＣウェハ１０ａを用いた半導体ウェハ１０に対して、ステッパ１にてレジストの露光を行う際のデフォーカスを抑制するための平坦度の評価指標として定義したものである。この「うねり値」については、後で詳細に説明する。
レチクルステージ３は、レチクル３ａの支持台であり、ＸＹ平面において移動可能に構成されている。レチクル３ａは、被転写対象となるレジスト１１に対して露光によってパターン転写を行うための原版となるフォトマスクであり、半導体ウェハ１０に対してパターン転写する形状と対応する所望パターンが形成されている。レチクルステージ３には開口部３ｂが形成されており、レチクルステージ３上において開口部３ｂを跨ぐように所望パターンが形成されたレチクル３ａが配置される。そして、レチクル３ａに対して照明光学系５から照射された露光光が開口部３ｂを通過して投影光学系６に入射されるようになっている。
露光光源４は、レジスト１１の露光を行うための露光光を発生するものである。この露光光源４で発生させられた露光光が照明光学系５に伝えられるようになっている。
照明光学系５は、露光光源４から伝えられた露光光を集光し、レチクル３ａに向けて照射するものである。
投影光学系６は、投影レンズなどを備えたものであり、所望パターンが形成されたレチクル３ａを通過した通過光を入光し、それを投影レンズにより所定割合に縮小してレジスト１１に投光する。
投光部７は、フォーカス測定のためのスキャン光を出力するものであり、半導体ウェハ１０の表面のフォーカス測定範囲内においてスキャン光の照射を行う。ステッパ１では、仕様上、フォーカス測定範囲が固定エリアとして決まっている。投光部７は、そのフォーカス測定範囲内の複数点、例えば中心位置と４隅の合計５点において高さ測定のためのスキャン光の照射を行うようになっている。
なお、ステッパ１において、「フォーカス測定範囲」は、１ショットの「露光エリア」と異なった範囲となっている。例えば、図２中に示したように、「フォーカス測定範囲」は、「露光エリア」と中心位置が同じで、かつ、「露光エリア」と異なるサイズとされている。また、「フォーカス測定範囲」は、「露光エリア」ごとに設定され、両者のステップピッチは同じとされる。図２の例では、「フォーカス測定範囲」が「露光エリア」を囲むサイズとされた場合を示しており、ここでは「フォーカス測定範囲」が１．４ｃｍ□、「露光エリア」が１ｃｍ□とされている。逆に、「露光エリア」の方が「フォーカス測定範囲」を囲むサイズとされていても良い。フォーカス測定は、半導体ウェハ１０のうち、チップとして利用される有効エリア内において、ショット数と同じ数行われる。ここでは、半導体ウェハ１０のエッジから５μｍの幅分、好ましくは１０μｍの幅分を除いた範囲を有効エリアとし、それよりも外側の部分をチップとして取り出さない無効エリアとしている。
受光部８は、投光部７から半導体ウェハ１０に対して照射したスキャン光の反射光を受光し、それによる受光結果を示す検出信号を制御部９に伝える。
制御部９は、受光部８から伝えられる受光結果に基づいて、フォーカス測定範囲での表面基準面の算出や、フォーカス高さの算出などのフォーカス測定に関する各種演算を行う。表面基準面については、例えば、フォーカス測定範囲内においてスキャンした複数点での高さに基づいて最小二乗法による演算を行うことで行われる。また、制御部９は、レチクルステージ３の制御や、ウェハステージ２の制御、露光光源４からの露光光の照射の制御などを行う。これにより、レチクル３ａのＸＹ平面上での移動や、加工対象となる半導体ウェハ１０のＸＹ平面上での移動およびフォーカス測定に基づく傾き補正などが行われるようになっている。
このようなステッパ１を用いて半導体ウェハ１０の表面に形成したレジスト１１を所望パターンに露光する。このとき、半導体ウェハ１０について、「うねり値」≦１μｍの条件を満たしたものを用いるようにすることで、露光時におけるデフォーカスの発生を抑制している。以下、ここでいう「うねり値」の詳細について説明する。
「うねり値」は、ステッパ１による露光に先立ち、ＳｉＣウェハ１０ａの上にエピ層１０ｂを形成した半導体ウェハ１０の表面の平坦度を示す評価指標として用いた値であり、表面形状測定装置で測定される。以下、現在より定義されているウェハの平坦度の評価指標の規格と比較しながら、本実施形態で特定するＳｉＣ表面の「うねり値」の定義について説明する。
まず、現在、ウェハの平坦度、換言すればウェハの表面形状の評価指標として、「ＬＴＶ」や「ＬＴＩＲ（Local Total Indicated Reading）」がある。
「ＬＴＶ」は、裏面基準で平坦度を評価する手法である。ＬＴＶは、ウェハを表面形状測定装置のサセプタ上に吸着し、裏面に対して平行な基準平面を設定し、評価エリア内において基準平面に対してウェハ表面の最も高い位置と最も低い位置との高さの絶対値の合計であり、高低差を表す値である。評価エリアは、例えば１．４ｃｍ□のようにユーザによって選択可能な四角形状の範囲とされている。
図３Ａに示すように、Ｓｉウェハの場合、表面および裏面がほぼ平坦面となる。このため、裏面に対して表面が傾斜していた場合、その傾斜に応じて基準平面から最も高い位置の高さａ１と最も低い位置の高さｂ１の絶対値の和、つまりＬＴＶ＝｜ａ１｜＋｜ｂ１｜となる。そして、ＬＴＶの値に基づき、傾き補正を行うときの角度、換言すれば近似平面が決まる。
一方、図３Ｂに示すように、ＳｉＣウェハの場合、「うねり」があるため、評価エリア内において様々な高さが存在することになる。しかしながら、最も高い位置の高さと最も低い位置の高さのみによってＬＴＶが決まるため、それ以外の位置での「うねり」は加味されること無くＬＴＶが決まる。図示例の場合、裏面から最も高い位置の高さａ２と最も低い位置の高さｂ２の絶対値の和、つまりＬＴＶ＝｜ａ２｜＋｜ｂ２｜となる。
したがって、図３Ａに示すようにＳｉウェハのように裏面に対して表面が傾斜した平坦面であっても、図３Ｂに示すようにＳｉＣウェハのように「うねり」がある表面であっても、ＬＴＶが同じになることがある。このような場合、ステッパで露光を行う際のフォーカス測定の際にも、同様の手法によってＬＴＶが求められ、それに基づいてウェハステージが動かされて傾き補正が行われることで、近似平面が露光用の照射光の入射方向に対して垂直とされる。したがって、ＬＴＶが同じであれば、図３Ａの場合と図３Ｂの場合、共に、同様の傾き補正が行われることになる。このため、実際には「うねり」があるＳｉＣウェハについては、その「うねり」の影響が加味されていない傾き補正になってしまう。
特に、ＳｉＣウェハでは、裏面側の「うねり」の影響もあり、ウェハステージ上にＳｉＣウェハを吸着させた際に、裏面側の「うねり」が縮まるように吸着されることになるため、その影響が表面側にも現れる。このため、より「うねり」の影響が大きくなり得る。
実際に、ＳｉウェハとＳｉＣウェハそれぞれに対してエピ層を成膜したときのウェハの様子と、ＬＴＶのウェハ面内分布を測定したところ、図４に示す結果となった。
この図に示されるように、Ｓｉウェハでは、エピ層を成膜した後にも表面が比較的平坦面となっていた。また、ＬＴＶについては、面内分布に一定の傾向があった。このため、ステッパでの露光を行う際に傾き補正を行い、近似平面が露光用の照射光の入射方向に対して垂直となるようにすれば、表面の高低差は少なく、ほぼデフォーカスも発生しない。
一方、ＳｉＣウェハでは、エピ層を成膜した後に、表面に大きな「うねり」が生じていた。これは、ＳｉＣインゴットからＳｉＣウェハを切り出す際に生じる「うねり」に起因して生じていると考えられる。
すなわち、ＳｉＣがダイヤモンドに次ぐ硬い材質であるために、ワイヤソーを用いてＳｉＣインゴットからスライスしてＳｉＣウェハを作成する際に、ワイヤソーの撓みに起因する「うねり」が生じる。このため、その「うねり」を低減するために、ＣＭＰ（chemical mechanical polishing）などの平坦化が行われる。
しかしながら、ＳｉＣウェハを平坦化する際に、大きな応力が掛けられた状態で平坦化が行われることから、エピ層の形成時の加熱処理などにおいて、残留応力が解放されて「うねり」が生じる。このため、エピ層を成膜した後に、表面に大きな「うねり」が生じてしまう。さらに、表面形状測定装置ではサセプタ上にＳｉＣウェハを吸着した状態で、ステッパではウェハステージ上にＳｉＣウェハを吸着した状態で、それぞれ表面形状の評価を行うことになる。このため、ＳｉＣウェハの裏面の「うねり」による高低差の影響がウェハ表面にも現れ、さらに表面側の「うねり」が大きく現れる。
実際に、図５Ａに示すように、エピ層の形成前に表面形状が概ね平坦であったＳｉＣウェハの上にエピ層を成膜したときに、図５Ｂに示すように、エピ層の表面に大きな「うねり」が現れていた。なお、図５Ａおよび図５Ｂは、裏面を表面形状測定装置のサセプタ上に吸着した状態で表面形状の調査を行ったときの様子を示している。
このように、ＳｉＣウェハでは、エピ層を成膜した後に、表面に大きな「うねり」が生じる。このため、ステッパでの露光を行う際に傾き補正を行って、近似平面が露光用の照射光の入射方向に対して垂直となるようにしても、近似平面からの高低差が大きくなり、ＤＯＦの範囲外となる部分が発生し、デフォーカスを発生させてしまう。したがって、ＳｉＣウェハを用いてＳｉＣ半導体装置を製造する際に、ＬＴＶを平坦度の評価指標として用いた評価を行っても、精度良い素子形成が行えない。
「ＬＴＩＲ」は、所定の表面基準面を基準として平坦度を評価する手法であり、ＳＦＱＲ（Site front least squares range）のことである。ＬＴＩＲは、図６に示すように、評価エリア毎に求められる表面基準面を基準として、評価エリア内において、表面基準面から最も高い位置の高さａ３と最も低い位置の高さｂ３との和、つまりＬＴＩＲ＝｜ａ３｜＋｜ｂ３｜で表される。表面形状測定装置は、評価エリア内の多数点、例えば数千点の位置において表面高さ測定を行い、最小二乗法によって表面基準面を求める。このような評価手法としているため、ＬＴＩＲでは、ＳｉＣの表面の「うねり」も加味して平坦度を評価することができる。
表面形状測定装置においては、ＬＴＩＲを評価する際の評価エリアをユーザが調整できるようになっており、例えば２．０ｃｍ□や１．４ｃｍ□のように設定可能となっている。これに対して、ステッパでは、仕様上、フォーカス測定範囲と１ショットの露光エリアとが一致していない状態となっている。このため、表面形状測定装置は、フォーカス測定範囲と露光エリアのいずれかを評価エリアに設定して、ＬＴＩＲによる平坦度の評価を行うことになる。
なお、露光エリアは、１チップ分や四角形状に並んだ隣り合う４チップ分など、ステッパの仕様で決まっており、固定エリアとなっていて、例えば０．５ｃｍ□となっている。また、フォーカス測定範囲についても、ステッパの仕様で決まった固定エリアとなっており、例えば１．４ｃｍ□となっている。
ここで、ＤＯＦが関係するのは実際に露光される範囲であるため、露光エリア内においてＳｉＣの表面の高低差がＤＯＦの範囲内になっていれば良いと考えられる。しかしながら、表面形状測定装置で露光エリアを評価エリアに設定してＬＴＩＲ測定すると、露光エリアにおいてＬＴＩＲの値がＤＯＲの範囲内であっても、ステッパで露光したときに、ある程度の割合でデフォーカスが発生することが判った。この現象について、図７Ａおよび図７Ｂを参照して説明する。
例えば、フォーカス測定範囲が１．４ｃｍ□とされ、露光エリアが０．５ｃｍ□であるとする。その場合において、ＳｉＣウェハ等の表面形状が図７Ａおよび図７Ｂに示すような形状であったとする。
表面形状測定装置では、評価エリア内の全域において例えば数千点の位置において表面高さ測定を行うことで表面基準面を求め、その評価エリア内において最も高い位置の高さと最も低い位置の高さの高低差を求める。この場合において、図７Ａに示すように、評価エリアを露光エリアに合わせて０．５ｃｍ□とすると、標準基準面が直線Ｌ１となる。そして、ＬＴＩＲは、最も高い位置の高さα１と最も低い位置の高さβ１との高低差となるため、ＬＴＩＲ＝｜α１｜＋｜β１｜となる。この例の場合、露光エリア内におけるＬＴＩＲはＤＯＦの範囲内となる。
一方、表面形状測定装置で評価したＬＴＩＲがＤＯＦの範囲内であったことから、そのＳｉＣウェハを用いてステッパによる露光を行う場合、フォーカス測定範囲が１．４ｃｍ□となる。ステッパでは、フォーカス測定時に、表面形状測定装置がＬＴＩＲを求める際に表面基準面を決めるのと同様の手法によって、標準基準面を決めると共に、フォーカス位置、つまりフォーカス高さを決めている。例えば、ステッパの場合、フォーカス測定範囲の中心位置および４隅の５点において高さ測定が行われ、これに基づいて表面基準面が設定されると共にフォーカス高さが決められる。
このため、ステッパでのフォーカス測定によって決められる表面基準面は、図７Ｂ中の直線Ｌ２となる。したがって、ステッパでのフォーカス測定範囲で考えると、フォーカス測定範囲での表面基準面から最も高い位置の高さα２と最も低い位置β２との高低差として、ＬＴＩＲ＝｜α２｜＋｜β２｜となっているのと等価になる。よって、表面形状測定装置で評価したＬＴＩＲ＝｜α１｜＋｜β１｜であったとしても、結果的に、ステッパにおいてはＬＴＩＲ＝｜α２｜＋｜β２｜となっているＳｉＣウェハに対して露光を行うことになる。このため、露光エリアにおいて、フォーカス測定範囲で設定された表面基準面を基準とするフォーカス高さに対するＤＯＦの範囲から外れる部分が発生する。これにより、デフォーカスを発生させてしまう。
よって、表面形状測定装置での平坦度の評価指標として、ＬＴＩＲではなく、ステッパでのフォーカス測定範囲に対応する評価指標を規定することが必要となる。そこで、その新しい評価指標として、「うねり値」という概念を規定した。
「うねり値」は、フォーカス測定範囲を評価エリアとして決められる表面基準面に対して、露光エリア内で最も高い位置の高さと最も低い位置の高さの高低差として定義している。表面基準面の決め方は、ＬＴＩＲと同様であり、評価エリア内において多数点、例えば数千点の位置でＳｉＣウェハの表面の高さ測定を行い、最小二乗法による各点の高さに基づく演算を行うことで表面基準面を求める。
例えば、図８に示すように、フォーカス測定範囲を評価エリアとして、評価エリアにおいて決められる表面基準面が直線Ｌ３になったとする。この場合において、ＬＴＩＲの場合、評価エリアで最も高い位置の高さα３と最も低い位置の高さβ３とで、ＬＴＩＲ＝｜α３｜＋｜β３｜となる。これに対して、「うねり値」の場合、評価エリアと異なる露光エリア内で最も高い位置の高さαと最も低い位置の高さβとで、「うねり値」＝｜α｜＋｜β｜となる。
このような「うねり値」を定義することで、ステッパでのフォーカス測定範囲でのＤＯＦに対応した平坦度のＳｉＣウェハを得ることができる。具体的には、ステッパにおけるＤＯＦが表面基準面を中心として±０．５μｍの高さとなっていることから、「うねり値」≦１μｍであれば、所望の平坦度を満たしているとしている。
そして、このように平坦度が規定されたＳｉＣウェハを用いれば、ステッパにて露光する際にデフォーカスが発生しないようにできる。すなわち、ステッパにて露光を行う際にフォーカス測定が行われ、表面基準面が露光用の照射光の入射方向に対して垂直となるような傾き補正が行われて露光が行われる。このとき、露光エリア内はＤＯＦに対応した平坦度となっており、「うねり」の大きさ、つまり露光エリア内における最も高い位置と最も低い位置の高低差がＤＯＦよりも小さくなっている。したがって、いるため、デフォーカスが発生しないようにできる。
次に、ステッパ１を用いて露光マスクを形成するまでの工程について説明する。
まず、「うねり値」≦１μｍの条件を満たす半導体ウェハ１０を製造する工程を行う。加工対象となる半導体ウェハ１０は、少なくともＳｉＣウェハ１０ａの上にエピ層１０ｂを形成したものである。ここでは、例えばエピ層１０ｂに対してトレンチを形成するために、ステッパ１により、レジスト１１を露光することで露光マスクを形成する場合について説明するが、エピ層１０ｂの上の他のマスク形成のための露光マスクを形成する場合でも良い。
「うねり値」≦１μｍの条件を満たす半導体ウェハ１０を用意するには、ＳｉＣウェハ１０ａの「うねり」が少ないこと、および、エピ層１０ｂを形成後の「うねり」が少ないことが求められる。
上記したように、ＳｉＣウェハ１０ａについては、ワイヤソーを用いてＳｉＣインゴットからスライスする際に、ＳｉＣが硬い材質であることから、ワイヤソーに撓みが発生すること等に起因して「うねり」が発生する。このときにはＳｉＣウェハ１０ａの表面全面において最も高い位置と最も低い位置での高低差として、「うねり」が３０〜５０μｍ発生した状態となる。このため、スライス後のＳｉＣウェハ１０ａに対してラップ、研削などを行って、ＳｉＣウェハ１０ａの表面全面における「うねり」を低減している。ただし、ラップ、研削などを行っても、ＳｉＣウェハ１０ａの表裏面に加工変層と呼ばれるダメージ層、つまり結晶の歪みが生じた層が形成される。この加工変層も、エピ層１０ｂを形成した後に発生する「うねり」の要因になるため、この加工変層ができるだけ薄くなるように、例えば５μｍ以下の厚みとなるようにラップ、研削を制御している。その後、加工変層を削減、好ましくは無くすべく、平坦化処理を行っている。
具体的には、ＳｉＣウェハ１０ａの表裏面について、平坦化処理を行っている。このとき、ＳｉＣウェハ１０ａの表面のみについて平坦化処理を行うようにしても良いが、上記したように裏面側の「うねり」も影響するため、裏面側についても平坦化処理を行うようにしている。
平坦化処理についてはＣＭＰによって行っている。例えば、まずは第１の平坦化処理として、比較的粗い平坦化が行える高速ＣＭＰを行い、その後、第２の平坦化処理として、第１の平坦化処理よりも細かい平坦化が行える低速ＣＭＰによるフィニッシュ工程を行う。
高速ＣＭＰは、例えば過マンガン酸カリウムを用いて行われ、加工速度を１．０〜５．０μｍ／ｈｒ、ここでは２．０μｍ／ｈｒとしている。加工変層の厚みについては５μｍ以下とされているため、高速ＣＭＰによってＳｉＣウェハ１０ａの表裏面それぞれについて、５μｍの厚み分が除去されるようにしている。
低速ＣＭＰは、高速ＣＭＰよりもＳｉＣの除去速度が遅いＣＭＰであり、高速ＣＭＰによって除去しきれない加工変層、もしくは高速ＣＭＰによって発生する加工変層を削減、好ましくは無くすべく行われる。上記した高速ＣＭＰにより、加工変層を削減できるものの、比較的粗い平坦化であるため、加工変層がある程度残る。もしくは、高速ＣＭＰによる加工変層が発生することもあり得る。この加工変層を低速ＣＭＰにより、削減、好ましくは無くすようにする。低速ＣＭＰは、例えばコロイダルシリカを用いて行われ、加工速度を０．０５〜１．０μｍ／ｈｒとしている。高速ＣＭＰ後に残る加工変層は概ね１μｍ以下の厚みとなることから、低速ＣＭＰによってＳｉＣウェハ１０ａの表裏面それぞれについて、１μｍの厚み分が除去されるようにしている。これにより、加工変層が０．１μｍ以下の厚みに削減され、好ましくは無くすことが可能となる。
このように、第１の平坦化として比較的粗い平坦化を行った後に、第２の平坦化として第１の平坦化よりも細かい平坦化を行うようにしている。このため、第１の平坦化によって速くダメージ層を除去できるようにしつつ、第２の平坦化によって表裏面をより平坦化できるようにしている。これにより、スループットを高めつつ、精度良くＳｉＣウェハ１０ａの表裏面を平坦化することが可能となる。
そして、このようにして、表裏面の平坦化が行われたＳｉＣウェハ１０ａに対してＣＶＤ（chemical vapor deposition）装置などを用いてエピ層１０ｂをエピタキシャル成長させる。
ここで、ＳｉＣウェハ１０ａの表裏面に対して平坦化処理を行っているため、見かけ上はＳｉＣウェハ１０ａの表裏面は平坦面となっている。しかしながら、ＳｉＣは硬い材質であるため、平坦化処理においても、大きな圧力を掛けた状態で行われることになり、その後の加熱処理を伴う工程において、高温になるとＳｉＣウェハ１０ａ中の残留応力が解放され、「うねり」が生じ得る。そして、ＳｉＣウェハ１０ａを用いた半導体素子製造において、最初に加熱処理を伴う工程として行われるエピタキシャル成長工程である。したがって、ＳｉＣウェハ１０ａの表面にエピ層１０ｂを形成すると、エピタキシャル成長時の高温に基づいて残留応力が解放され、エピ層１０ｂの表面は残留応力が解放された後の状態での「うねり」が発生したものとなる。
このため、この状態において、「うねり値」≦１μｍの条件を満たすようにすれば、その後にステッパ１を用いて露光マスクを形成しようとしたときにも、この「うねり値」が引き継がれた下地表面に対して露光マスクを形成することになる。
続いて、ＳｉＣウェハ１０ａの表面にエピ層１０ｂを形成した後の半導体ウェハ１０における「うねり値」の測定を行う。「うねり値」の測定は、表面形状測定装置を用いて行っている。
表面形状測定装置としては、例えばフィゾー干渉計を用いている。フィゾー干渉計は、図９に示すように、測定対象の表面から所定間隔開けてプリズム１５を配置し、プリズム１５を介して測定対象の表面に対して光源から半導体レーザ光を照射たときの干渉光に基づいて表面高さを測定するものである。干渉光については、プリズム１５のうち半導体レーザ光が入力された辺および測定対象と対向配置された辺と異なる辺から出力されるため、その位置に受光部１６、例えばＣＣＤカメラを配置することによって測定している。
また、表面形状測定装置では、評価エリアを任意に調整可能であるため、評価エリアをステッパ１のフォーカス測定範囲と同じ範囲に設定する。ここでは、評価エリアを１．４ｃｍ□としている。そして、評価エリア内において多数点、例えば数千点の位置で測定対象となる半導体ウェハ１０の表面高さ測定（以下、評価エリア高さ測定という）を行い、各点の高さに基づく最小二乗法による演算によって表面基準面を求める。
さらに、ステッパ１による１ショットの露光エリアにおいて多数点、例えば数千点の位置で測定対象となる半導体ウェハ１０の表面高さ測定（以下、露光エリア高さ測定という）を行う。ここでは露光エリアを１ｃｍ□としている。この露光エリア高さ測定については、評価エリア高さ測定で測定した各点のうち露光エリア内の各点の高さデータを用いても良いが、路面形状測定装置の評価エリアを露光エリアと同じ範囲に設定し、再度高さ測定を行うようにしている。さらに、評価エリア高さ測定に基づいて求めた表面基準面と露光エリア高さ測定により求めた露光エリア内の各点の高さに基づいて、「うねり値」を求める。
そして、このような「うねり値」の測定を、半導体ウェハ１０のうち後に露光される対象となる範囲、つまりチップとして利用する有効エリアの全域において、ショット毎に行う。
このとき、上記したような平坦化処理を行ったＳｉＣウェハ１０ａの表面にエピ層１０ｂを形成しているため、エピタキシャル成長時の高温によって「うねり」が発生しても、その程度は小さい。このため、「うねり値」≦１μｍの条件を満たす半導体ウェハ１０とすることが可能となる。
なお、ここでいう「うねり値」≦１μｍの条件については、ウェハ表面全面において満たしている必要はなく、有効エリア内において満たしていれば良い。例えば、有効エリアは、無効エリアを除いた半導体ウェハ１０の内側領域とされる。半導体ウェハ１０の外縁のエッジから５μｍ以上、例えば１０μｍの幅分が無効エリアとされることから、それよりも内側が有効エリアとされ、その有効エリア内において「うねり値」≦１μｍとなっていれば良い。これは、無効エリアは、平坦化を行ったとしても「うねり」の影響が有効エリアよりも影響が大きくなり易い反面、チップとして利用される領域ではなく、「うねり値」≦１μｍの条件を満たしていなくても問題無いためである。また、有効エリアのうちの全域において「うねり値」≦１μｍの条件を満たしていなくても良い。例えば、有効エリアにおいて取り出される全チップ数のうちの９０％以上のチップ数において、「うねり値」≦１μｍの条件を満たしていれば、高い歩留まりで良品を製造することができる。
その後、上記のようにして、「うねり値」≦１μｍの条件を満たした半導体ウェハ１０のエピ層１０ｂの上にレジスト１１を成膜したのち、ステッパ１内のウェハステージ２上に設置する。
そして、ステッパ１においてフォーカス測定を行うべく、投光部７からスキャン光を出力し、半導体ウェハ１０の表面で反射させた反射光を受光部８で受光して、その受光結果を示す検出信号を制御部９に伝える。これにより、制御部９において、フォーカス測定範囲内の複数点の高さ測定が行われ、表面基準面の算出やフォーカス高さの算出などが行われて、フォーカス測定結果が得られる。その結果に基づいて、制御部９がレチクルステージ３の制御やウェハステージ２の制御、露光光源４からの露光光の照射の制御などが行われる。つまり、レチクル３ａのＸＹ平面上での移動や半導体ウェハ１０のＸＹ平面上の移動および傾き補正が行われ、露光光の照射が行われて、レジスト１１が所望パターンに露光される。
このとき、「うねり値」≦１μｍの条件を満たす半導体ウェハ１０を用いてレジスト１１を露光している。このため、露光光に対して表面基準面が垂直になるように傾き補正された際に、露光エリア内において「うねり」がＤＯＦの範囲内に収まる。したがって、デフォーカスの発生を抑制することが可能となる。
この後は、所望パターンとされたレジスト１１をマスクとして、例えば図１０に示すようにエピ層１０ｂに対してトレンチ１０ｃの形成を行ったりするなど、各種プロセスを実施することで、半導体素子形成が行われる。そして、各種プロセスにおいて、イオン注入用マスクや層間絶縁膜のパターニング用マスクなどの露光マスクを使用する際に、ステッパ１を用いた露光が行われることになる。このときにも、「うねり値」≦１μｍの条件を満たした半導体ウェハ１０を用いているため、どの工程においても、デフォーカスの発生を抑制することが可能となる。
これにより、トレンチ１０ｃやイオン注入層、さらには層間絶縁膜のコンタクトホールなどの線幅のバラツキを抑制でき、微細化に対応できる半導体素子形成を行うことが可能となる。すなわち、デフォーカスが発生しなかったときには図１０に示すようにレジスト１１のうち露光により開口させられた部分の側面の傾斜が急峻になる。これに対して、デフォーカスが発生すると図１１に示すようにレジスト１１のうち露光により開口させられた部分の側面の傾斜が緩やかになる。このため、例えばトレンチ１０ｃを形成したときの幅にバラツキが生じ、素子特性にバラツキが出るなど、微細化に対応できなくなる。特に、半導体素子の構成要素の最小加工寸法が０．３〜０．８μｍ、例えば０．５μｍ以下と狭いほどＤＯＦが小さくなって厳しくなり、デフォーカスの影響が大きい。
したがって、本実施形態で説明したように、半導体ウェハ１０を「うねり値」≦１μｍの条件を満たすものとすることで、ＳｉＣウェハの表面の「うねり」に起因したデフォーカスを抑制できる。そして、微細な露光工程を安定して行うことが可能となり、最小加工寸法が０．３〜０．８μｍのように微細な半導体素子についても、精度良く製造することができる。
例えば、図１２に示すような縦型ＭＯＳＦＥＴを有するＳｉＣ半導体装置の製造方法として、「うねり値」≦１μｍの条件を満たす半導体ウェハ１０を用いると好ましい。
ＳｉＣ半導体装置には、ＳｉＣからなるｎ＋型基板２１が用いられており、ｎ＋型基板２１の主表面上には、ｎ＋型基板２１よりも低不純物濃度のＳｉＣからなるｎ−型低濃度層２２がエピタキシャル成長させられている。このように、ＳｉＣウェハ１０ａに相当するｎ＋型基板２１の上にエピ層１０ｂに相当するｎ−型低濃度層２２が形成されたものが半導体ウェハ１０に相当するため、ｎ−型低濃度層２２の表面が「うねり値」≦１μｍの条件を満たすようにする。
ｎ−型低濃度層２２は、ｎ＋型基板２１から離れた位置において幅狭とされたＪＦＥＴ部２２ａと連結され、ＪＦＥＴ部２２ａの両側には、ＳｉＣからなるｐ型ディープ層２３が形成されている。ｐ型ディープ層２３は、ＪＦＥＴ部２２ａと同じ厚みで構成される。さらに、ＪＦＥＴ部２２ａおよびｐ型ディープ層２３の上には、ＳｉＣからなるｐ型ベース領域２４が形成され、ｐ型ベース領域２４の上には、ＳｉＣからなるｎ＋型ソース領域２５およびｐ＋型コンタクト領域２６が形成されている。ｎ＋型ソース領域２５は、ｐ型ベース領域２４のうちＪＦＥＴ部２２ａと対応する部分の上に形成されており、ｐ＋型コンタクト領域２６は、ｐ型ベース領域２４のうちｐ型ディープ層２３と対応する部分の上に形成されている。
ｐ型ベース領域２４およびｎ＋型ソース領域２５を貫通してＪＦＥＴ部２２ａに達するゲートトレンチ２７が形成されている。このゲートトレンチ２７の側面と接するように上述したｐ型ベース領域２４およびｎ＋型ソース領域２５が配置されている。ゲートトレンチ２７は、図１２の紙面左右方向を幅方向、紙面法線方向となる一方向を長手方向、紙面上下方向を深さ方向とするライン状のレイアウトで形成されている。また、図１２には１本しか示していないが、ゲートトレンチ２７は、複数本が紙面左右方向に等間隔に配置され、それぞれｐ型ディープ層２３の間に挟まれるように配置されていてストライプ状とされている。
また、ｐ型ベース領域２４のうちゲートトレンチ２７の側面に位置している部分を、縦型ＭＯＳＦＥＴの作動時にｎ＋型ソース領域２５とＪＦＥＴ部２２ａとの間を繋ぐチャネル領域として、チャネル領域を含むゲートトレンチ２７の内壁面にゲート絶縁膜２８が形成されている。そして、ゲート絶縁膜２８の表面にはドープドＰｏｌｙ−Ｓｉにて構成されたゲート電極２９が形成されており、これらゲート絶縁膜２８およびゲート電極２９によってゲートトレンチ２７内が埋め尽くされている。これにより、トレンチゲート構造が構成されている。
ｎ＋型ソース領域２５やｐ＋型コンタクト領域２６およびトレンチゲート構造の表面には、層間絶縁膜３０が形成されている。そして、層間絶縁膜３０の上に導体パターンとして、ソース電極３１や図示しないゲート配線層が形成されている。層間絶縁膜３０にはコンタクトホール３０ａが形成されており、ソース電極３１がｎ＋型ソース領域２５やｐ＋型コンタクト領域２６と電気的に接触させられている。また、図１２とは別断面において、さらに層間絶縁膜３０はコンタクトホールが形成されており、このコンタクトホールを通じてゲート電極２９とゲート配線層とが電気的に接続されている。
さらに、ｎ＋型基板２１の裏面側にはｎ＋型基板２１と電気的に接続されたドレイン電極３２が形成されている。このような構造により、ｎチャネルタイプの反転型のトレンチゲート構造の縦型ＭＯＳＦＥＴが構成されている。このような縦型ＭＯＳＦＥＴが複数セル配置されることでセル領域が構成されている。そして、このような縦型ＭＯＳＦＥＴが形成されたセル領域を囲むように図示しないガードリングなどによる外周耐圧構造が構成されることでＳｉＣ半導体装置が構成されている。
このようなＳｉＣ半導体装置において、各不純物層やゲートトレンチ２７の中で最小加工寸法となる部分、例えばゲートトレンチ２７の幅が０．３〜０．８μｍに設定される。そのような場合に、「うねり値」≦１μｍの条件を満たす半導体ウェハ１０を用いることで、精度良くＳｉＣ半導体装置を製造することができる。
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
例えば、上記実施形態では、ＳｉＣウェハ１０ａの上にエピ層１０ｂを形成した半導体ウェハ１０を用いて形成する半導体素子の一例として、縦型ＭＯＳＦＥＴを挙げたが、他のデバイス、例えばショットキーダイオードなどであっても良い。
また、上記各実施形態において言及した数値、例えば評価エリア、露光エリアおよびフォーカス測定範囲の具体的な寸法については一例を示したに過ぎず、他の数値であっても構わない。すなわち、フォーカス測定範囲と露光エリアとの寸法が異なっている場合において、「うねり値」を用いて平坦度の評価を行うものであれば、それらの寸法については任意である。上記実施形態で示した例とは逆に、露光エリアの方がフォーカス測定範囲よりも広い場合であっても良い。
１ ステッパ
２ ウェハステージ
４ 露光光源
７ 投光部
８ 受光部
９ 制御部
１０ 半導体ウェハ
１０ａ ＳｉＣウェハ
１０ｂ エピ層
１１ レジスト

Claims (6)

  1. 炭化珪素ウェハ（１０ａ）の表面に炭化珪素にて構成されたエピタキシャル層（１０ｂ）を備えた半導体ウェハであって、
    前記エピタキシャル層の表面の平坦度の評価を行う表面形状測定装置にて、評価エリア内において前記エピタキシャル層の複数点での高さ測定を行うと共に、該測定した高さに基づく最小二乗法での演算を行うことで表面基準面を決定し、前記評価エリアと中心位置が同じとされ、かつ、前記評価エリアと異なる範囲とされた露光エリア内において、前記表面基準面を基準として最も高い位置の高さをα、最も低い位置の高さをβとし、うねり値を｜α｜＋｜β｜としたときに、前記うねり値が１μｍ以下の条件を満たしている半導体ウェハ。
  2. 前記炭化珪素ウェハのうちの外縁の５μｍを含む領域を無効エリア、該無効エリアを除いた領域を有効エリアとして、前記有効エリア内において、複数の前記露光エリアが設定され、複数の前記露光エリアのうちの９０％以上において、前記うねり値が１μｍ以下の条件を満たしている請求項１に記載の半導体ウェハ。
  3. 炭化珪素ウェハ（１０ａ、２１）の表面に炭化珪素にて構成されたエピタキシャル層（１０ｂ、２２）を備えた半導体ウェハ（１０）を用いて半導体素子（２１〜３２）の形成を行う炭化珪素半導体装置の製造方法であって、
    前記炭化珪素ウェハを用意することと、
    前記炭化珪素ウェハの表面に前記エピタキシャル層をエピタキシャル成長させることと、
    表面形状測定装置にて、前記エピタキシャル層の表面の平坦度の評価を行うことと、
    前記平坦度の評価後の前記半導体ウェハを用いて、前記半導体素子の形成を行うことと、を含み、
    前記平坦度の評価を行うことは、前記表面形状測定装置により、評価エリア内において、前記エピタキシャル層の複数点での高さ測定を行った後、該測定した高さに基づく最小二乗法での演算を行うことで表面基準面を決定し、さらに、前記評価エリアと中心位置が同じとされ、かつ、前記評価エリアと異なる範囲とされた露光エリア内において、前記表面基準面を基準として最も高い位置の高さをα、最も低い位置の高さをβとし、うねり値を｜α｜＋｜β｜として、前記露光エリア毎の前記うねり値を求め、該うねり値が１μｍ以下の条件を満たしている前記半導体ウェハを得る炭化珪素半導体装置の製造方法。
  4. 前記平坦度の評価を行うことは、前記炭化珪素ウェハのうちの外縁の５μｍを含む領域を無効エリア、該無効エリアを除いた領域を有効エリアとして、前記有効エリア内において、複数の前記露光エリアを設定し、複数の前記露光エリアのうちの９０％以上において、前記うねり値が１μｍ以下の条件を満たしている前記半導体ウェハを得る請求項３に記載の炭化珪素半導体装置の製造方法。
  5. 前記半導体素子の形成を行うことでは、該半導体素子の構成要素の最小加工寸法が０．３〜０．８μｍとされている請求項３または４に記載の炭化珪素半導体装置の製造方法。
  6. 前記半導体素子の形成を行うことでは、前記半導体素子として縦型ＭＯＳＦＥＴを形成する請求項３ないし５のいずれか１つに記載の炭化珪素半導体装置の製造方法。
JP2018136668A 2018-07-20 2018-07-20 炭化珪素半導体装置の製造方法 Active JP7135531B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018136668A JP7135531B2 (ja) 2018-07-20 2018-07-20 炭化珪素半導体装置の製造方法
PCT/JP2019/028317 WO2020017601A1 (ja) 2018-07-20 2019-07-18 炭化珪素ウェハを含む半導体ウェハおよびＳｉＣ半導体装置の製造方法
CN201980047401.3A CN112424402B (zh) 2018-07-20 2019-07-18 包含碳化硅晶片的半导体晶片以及SiC半导体装置的制造方法
US17/151,821 US11348844B2 (en) 2018-07-20 2021-01-19 Semiconductor wafer including silicon carbide wafer and method for manufacturing silicon carbide semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018136668A JP7135531B2 (ja) 2018-07-20 2018-07-20 炭化珪素半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2020011878A true JP2020011878A (ja) 2020-01-23
JP7135531B2 JP7135531B2 (ja) 2022-09-13

Family

ID=69164448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018136668A Active JP7135531B2 (ja) 2018-07-20 2018-07-20 炭化珪素半導体装置の製造方法

Country Status (4)

Country Link
US (1) US11348844B2 (ja)
JP (1) JP7135531B2 (ja)
CN (1) CN112424402B (ja)
WO (1) WO2020017601A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021128949A (ja) * 2020-02-10 2021-09-02 株式会社デンソー ワイドバンドギャップ半導体装置の製造方法
WO2023218809A1 (ja) * 2022-05-11 2023-11-16 住友電気工業株式会社 炭化珪素基板、炭化珪素エピタキシャル基板、炭化珪素基板の製造方法および炭化珪素半導体装置の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016501809A (ja) * 2012-10-26 2016-01-21 ダウ コーニング コーポレーションＤｏｗ Ｃｏｒｎｉｎｇ Ｃｏｒｐｏｒａｔｉｏｎ 平坦なＳｉＣ半導体基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6057170A (en) * 1999-03-05 2000-05-02 Memc Electronic Materials, Inc. Method of measuring waviness in silicon wafers
JP5599547B2 (ja) * 2006-12-01 2014-10-01 Ｍｉｐｏｘ株式会社 硬質結晶基板研磨方法及び油性研磨スラリー
JP4937967B2 (ja) * 2008-06-09 2012-05-23 新日本製鐵株式会社 炭化珪素エピタキシャルウェハの製造方法
JP5542325B2 (ja) 2008-12-02 2014-07-09 昭和電工株式会社 半導体デバイスの製造方法
CN107532327B (zh) * 2015-05-11 2019-12-17 住友电气工业株式会社 碳化硅单晶衬底、碳化硅半导体器件以及制造碳化硅半导体器件的方法
JP6260603B2 (ja) * 2015-11-05 2018-01-17 住友電気工業株式会社 炭化珪素単結晶基板、炭化珪素エピタキシャル基板およびこれらの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016501809A (ja) * 2012-10-26 2016-01-21 ダウ コーニング コーポレーションＤｏｗ Ｃｏｒｎｉｎｇ Ｃｏｒｐｏｒａｔｉｏｎ 平坦なＳｉＣ半導体基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021128949A (ja) * 2020-02-10 2021-09-02 株式会社デンソー ワイドバンドギャップ半導体装置の製造方法
JP7287304B2 (ja) 2020-02-10 2023-06-06 株式会社デンソー ワイドバンドギャップ半導体装置の製造方法
WO2023218809A1 (ja) * 2022-05-11 2023-11-16 住友電気工業株式会社 炭化珪素基板、炭化珪素エピタキシャル基板、炭化珪素基板の製造方法および炭化珪素半導体装置の製造方法

Also Published As

Publication number Publication date
CN112424402A (zh) 2021-02-26
JP7135531B2 (ja) 2022-09-13
WO2020017601A1 (ja) 2020-01-23
US20210143070A1 (en) 2021-05-13
US11348844B2 (en) 2022-05-31
CN112424402B (zh) 2023-02-03

Similar Documents

Publication Publication Date Title
KR100533528B1 (ko) 웨이퍼의 형상 평가방법 및 장치 및 디바이스의 제조방법,웨이퍼 및 웨이퍼의 선별방법
JP4464033B2 (ja) 半導体ウエーハの形状評価方法及び形状評価装置
KR101584409B1 (ko) 오버레이 샘플링 방법론
US8804100B2 (en) Method and system for calibrating exposure system for manufacturing of integrated circuits
US11348844B2 (en) Semiconductor wafer including silicon carbide wafer and method for manufacturing silicon carbide semiconductor device
KR100513171B1 (ko) 소자성능측정에의해근접효과를정량화방법및장치
US20150015870A1 (en) Overlay Abnormality Gating by Z Data
TWI581306B (zh) 半導體裝置的製造方法
US10915017B2 (en) Multi-function overlay marks for reducing noise and extracting focus and critical dimension information
US20240012340A1 (en) Multi-Function Overlay Marks for Reducing Noise and Extracting Focus and Critical Dimension Information
JP2006294774A (ja) 半導体ウエーハの評価方法及び評価装置並びに半導体ウエーハの製造方法
US7147977B2 (en) Method for fabricating semiconductor device and method for fabricating semiconductor substrate used in the semiconductor device
JP7287304B2 (ja) ワイドバンドギャップ半導体装置の製造方法
JP2001332556A (ja) 半導体装置の製造方法
Balan et al. Die-level nano-topography metrology to characterize the stress-induced in-plane distortion contribution to overlay
JP2005294365A (ja) 研磨終点検出方法および研磨終点検出装置ならびに半導体装置
CN117410276B (zh) 一种半导体器件的光学量测结构及其量测方法
KR20190009772A (ko) 마스크 블랭크용 기판의 제조 방법, 마스크 블랭크의 제조 방법, 전사용 마스크의 제조 방법, 반도체 디바이스의 제조 방법, 마스크 블랭크용 기판, 마스크 블랭크 및 전사용 마스크
US9733574B2 (en) Multiple phase-shift photomask and semiconductor manufacturing method
KR20190125590A (ko) Ld 제작용 마스크 정렬 방법
US20120012857A1 (en) Wide-gap semiconductor substrate and method to fabricate wide-gap semiconductor device using the same
JP2024017321A (ja) 半導体装置の製造方法
JP2022039473A (ja) ワイドバンドギャップ半導体装置の製造方法
JP2012234886A (ja) 投影露光装置および投影露光方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20201030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20201030

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220201

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20220517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220705

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20220705

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20220712

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20220719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220815

R151 Written notification of patent or utility model registration

Ref document number: 7135531

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151