JP2019201113A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2019201113A JP2019201113A JP2018094976A JP2018094976A JP2019201113A JP 2019201113 A JP2019201113 A JP 2019201113A JP 2018094976 A JP2018094976 A JP 2018094976A JP 2018094976 A JP2018094976 A JP 2018094976A JP 2019201113 A JP2019201113 A JP 2019201113A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- insulating
- terminals
- resin frame
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 273
- 238000004519 manufacturing process Methods 0.000 title claims description 27
- 229920005989 resin Polymers 0.000 claims abstract description 194
- 239000011347 resin Substances 0.000 claims abstract description 194
- 239000004020 conductor Substances 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims description 31
- 238000007789 sealing Methods 0.000 claims description 22
- 238000005304 joining Methods 0.000 claims description 5
- 238000009413 insulation Methods 0.000 abstract description 36
- 229910052751 metal Inorganic materials 0.000 abstract description 36
- 239000002184 metal Substances 0.000 abstract description 36
- 230000015556 catabolic process Effects 0.000 abstract description 23
- 230000004048 modification Effects 0.000 description 29
- 238000012986 modification Methods 0.000 description 29
- 239000011888 foil Substances 0.000 description 20
- 239000000758 substrate Substances 0.000 description 16
- 239000000463 material Substances 0.000 description 13
- 239000000919 ceramic Substances 0.000 description 10
- 239000010949 copper Substances 0.000 description 10
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 6
- 230000001070 adhesive effect Effects 0.000 description 6
- 229910052782 aluminium Inorganic materials 0.000 description 5
- 239000003822 epoxy resin Substances 0.000 description 5
- 230000001151 other effect Effects 0.000 description 5
- 229920000647 polyepoxide Polymers 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 4
- 229920001296 polysiloxane Polymers 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 3
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- 229910000962 AlSiC Inorganic materials 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- 235000004522 Pentaglottis sempervirens Nutrition 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
Description
しかしこの導体ベースを用いる方法の場合、耐熱性が低いシリコーンゲル等の軟質な絶縁樹脂により封止が行われ、かつ、定格電圧が高い半導体装置では、内部で部分放電が発生すると、シリコーンゲル内に「トリー」と呼ばれる放電亀裂が進展し易く、容易に絶縁破壊に至るという問題がある。
また特許文献3には、樹脂封止体の上部の表面の一部に、上側に開口する凹部が設けられ、この凹部に差し込まれて上端が露出した端子を有する半導体装置が開示されている。特許文献3では、端子が凹部から露出することにより、樹脂封止体の表面近傍に発生する引張応力の、樹脂封止体と端子との境目への集中が低減され、機械的な信頼性が向上するとされている。また特許文献3では、端子の樹脂封止体から露出する部分と樹脂封止体との境目を、回路面側である下側に後退させて形成し、封止樹脂の表面上における沿面距離が確保され絶縁性が高まるとされている。その理由としては、封止樹脂の水平な表面に凹部の傾斜面が連続するように設けられているため、水平な表面だけで界面を構成した場合よりも沿面距離が長くなることと考えられる。
また特許文献2の場合も特許文献1と同様、一旦、封止樹脂の内部にひび等が生じたことに起因する絶縁破壊を抑制することは考慮されていない。また特許文献2では、同じユニット内で互いに離間して設けられ、ケースの蓋からそれぞれ突出する3本の端子が開示されているが、それぞれの端子の上端間には空隙が存在するだけであって、端子間の絶縁距離に関する考察は一切なされていない。
また、以下の説明における「左右」や「上下」の方向は、単に説明の便宜上の定義であって、本発明の技術的思想を限定するものではない。よって、例えば、紙面を90度回転すれば「左右」と「上下」とは交換して読まれ、紙面を180度回転すれば「左」が「右」に、「右」が「左」になることは勿論である。
−半導体装置−
第1の実施の形態に係る半導体装置は、図1に示すように、例えば導体ベースをなす金属ベース1と、金属ベース1上に接合された4個の半導体ユニット101,102,103,104と、を備える。4個の半導体ユニット101,102,103,104は、いずれも直方体状であり、短辺方向に沿って等間隔で配置され、第1絶縁ブスバー12a及び第2絶縁ブスバー12bによって並列接続されている。第1絶縁ブスバー12a及び第2絶縁ブスバー12bの上部には、外部電極用の板状の導体部22が上方に突出するように設けられている。4個の半導体ユニット101,102,103,104は互いに等価な構成であるため、図1中で左奥側の半導体ユニット101を代表例として、以下、4個の半導体ユニット101,102,103,104の構成を説明する。
絶縁基板2としては、例えばアルミナ(Al2O3)セラミクス、窒化アルミニウム(AlN)セラミクス、窒化ケイ素(Si3N4)セラミクス等を主材として作製できる。表面導電箔3は所望のパターンに形成され、表面導電箔3上には、Si,SiC或いはGaN等の半導体材料からなるパワー半導体素子が半導体チップ5a,5b,5c,5dとして接合されている。半導体チップ5a,5b,5c,5dの内部の半導体領域の積層構造や配置状態の図示は省略する。
また4本の第2ユニット端子6c,6d,6i,6jも、それぞれの上端面によって矩形の4隅が形成されるように配置され、いずれも例えばドレイン端子をなして互いに同電位である。4本の第2ユニット端子6c,6d,6i,6jにより、半導体チップ5a,5b,5c,5dと半導体ユニット101の外部との間でドレイン電流が導通される。
次に、第1の実施の形態に係る半導体装置の製造方法を、図4〜図11を用いて例示的に説明する。まず図4に示すように、半導体チップ5a,5b,5c,5dが搭載された絶縁回路基板(2,3,4)及び絶縁回路基板(2,3,4)と接続された上部回路基板(7,8)をそれぞれ備える4個の半導体モジュール101a,102a,103a,104aを用意する。絶縁回路基板(2,3,4)のセラミクス製の絶縁基板2上の表面導電箔3には導体回路パターンが形成されている。
すなわち第1の絶縁樹脂は第1ユニット端子6a,6b,6g,6h、第2ユニット端子6c,6d,6i,6j及び第3ユニット端子6e,6f,6k,6lの上端が埋まらない高さまで注入され、それぞれの端子の上部は第1の絶縁樹脂の上に露出する。尚、真空中で第1の絶縁樹脂を注入することで、絶縁不良の原因となるボイドが抑制できる。
図12に示すように、第1の実施の形態の第1変形例に係る半導体装置では、半導体ユニット101の矩形状の絶縁樹脂枠9xの天井部の第1貫通孔9a及び第2貫通孔9b間に、更に2個の追加貫通孔9d,9eが設けられる。また絶縁樹脂枠9xの第2貫通孔9b及び第3貫通孔9c間にも更に2個の追加貫通孔9f,9gが設けられる。すなわち第1変形例に係る半導体装置の絶縁樹脂枠9xの天井部には、大小合わせて7個の貫通孔(9a,9b,9c,9d,9e,9f,9g)が設けられている。
追加貫通孔9d,9e,9f,9gはいずれも平面パターンで矩形状であり、絶縁樹脂枠9xの短辺方向に沿って、第1貫通孔9a,第2貫通孔9b,第3貫通孔9cと同じ幅を有して延びている。追加貫通孔9d,9e、追加貫通孔9f,9gはそれぞれ等間隔で設けられている。
尚、第1変形例に係る半導体装置の絶縁樹脂枠9xの天井部の貫通孔の数は7個として説明したが、天井部の貫通孔の数は、絶縁樹脂枠の所定の強度が保持される限り、7個以上に増やすこともできる。貫通孔の数を増やして天井部の平面パターンをより微細化すれば、「一組の端子」間の沿面距離を一層伸ばすことが可能になる。
図14に示すように、第1の実施の形態の第2変形例に係る半導体装置の半導体ユニット101の矩形状の絶縁樹脂枠19には、天井部において、第1貫通孔9a及び第2貫通孔9b間に、平面パターンで楕円状の追加貫通孔19a,19b,19e,19fが設けられる。また第2貫通孔9b及び第3貫通孔9c間にも、楕円状の追加貫通孔19c,19d,19g,19hがそれぞれ設けられる。第2変形例に係る半導体装置の絶縁樹脂枠19の天井部には、11個の貫通孔9a,9b,9c,19a,19b,19c,19d,19e,19f,19g,19hが設けられている。
図15に示すように、第1の実施の形態の第3変形例に係る半導体装置の半導体ユニット101が接合される金属ベース1の上面には、絶縁樹脂枠29の側壁部の下端が嵌合する溝29aが設けられている。また金属ベース1の上面上の溝29aの、絶縁樹脂枠29の側壁部の厚み方向の両側には、絶縁樹脂枠29の側壁部の下端を挟み込むように盛り上がった凸部15,16,17,18が設けられている。
金属ベース1の上面上の溝29aの内側には例えば接着剤が塗布され、この接着剤を介して絶縁樹脂枠29と金属ベース1とが接合されている。凸部15,16,17,18はいずれも上側の絶縁樹脂枠に向かって突出し、絶縁樹脂枠29の側壁部の内壁面又は外側面の下部にそれぞれ接して側壁部を支持する。第3変形例に係る半導体装置の他の構造については、図1〜図11に示した半導体装置の場合と等価であるため、重複説明を省略する。
尚、溝29a及び凸部15,16,17,18は、いずれか一方のみで使用されてもよいし、凸部15,16,17,18が設けられる位置も絶縁樹脂枠29の4個すべての側壁部の下部に限らず、いずれか1個の側壁部の下部でもよく、適宜選択できる。また凸部15,16,17,18の材料は金属ベース1と同じ金属材料であってもよいし、或いは別の材料であってもよい。
図16に示すように、第1の実施の形態の第4変形例に係る半導体装置の半導体ユニット101の絶縁樹脂枠39の側壁部の下部には、下側の厚みが上側の厚みより薄い段差部39aが設けられている。段差部39aの形状は、例えば絶縁樹脂枠39を金型で成形して作製する場合に、金型から製品を抜き易いように、内側から外側に向かって薄くなるように考慮され、下側には上側より厚い箇所が設けられていない。第4変形例に係る半導体装置の他の構造については、図1〜図11に示した半導体装置の場合と等価であるため、重複説明を省略する。
図17に示すように、第1の実施の形態の第5変形例に係る半導体装置の半導体ユニットの絶縁樹脂枠(91,92,93,94,95)は、4枚の側壁部92,93,94,95と、4枚の側壁部92,93,94,95の上に被せて設けられる天井部91とが別部材である。天井部91には、図1〜11に示した半導体装置の場合と同様に、第1貫通孔9a,第2貫通孔9b,第3貫通孔9cが設けられる。
−半導体装置−
第2の実施の形態に係る半導体装置は、図1に示した半導体ユニット101,102,103,104と同様に、金属ベース1と、金属ベース1上に接合された4個の半導体ユニットと、を備える。図18中には、4個の半導体ユニットのうちの1個の半導体ユニットの内部構造が例示されている。半導体ユニットはそれぞれ、絶縁回路基板(2,3,4)と、絶縁回路基板(2,3,4)上に搭載された半導体チップ5a,5b,5c,5dと、を備える。半導体チップ5a,5b,5c,5dは、上部回路基板(7,8)の下面から延びるピン端子によって上部回路基板(7,8)と電気的に接続されている。
絶縁回路基板(2,3,4)の上には、半導体チップ5a,5b,5c,5dに接続して上側に延びる棒状の第1ユニット端子6a,6b,6g,6h、第2ユニット端子6c,6d,6i,6j及び第3ユニット端子6e,6f,6k,6lが設けられている。絶縁回路基板(2,3,4)の周囲には、直方体上で箱型の絶縁樹脂枠9yが設けられる。
第2の実施の形態に係る半導体装置の製造方法では、第1の実施の形態に係る半導体装置の製造方法の場合と同様に、まず、モールド樹脂を有さない状態の半導体モジュールを、高温の接合処理で金属ベース1上に接合する。その後、半導体モジュールの周囲に絶縁樹脂枠9yを、接着剤を介して設ける。そして絶縁樹脂枠9yの内部に、上側の開口部を介して第1の絶縁樹脂を、第1ユニット端子6a,6b,6g,6h、第2ユニット端子6c,6d,6i,6j及び第3ユニット端子6e,6f,6k,6lの上端より低い位置まで注入する。そして注入した第1の絶縁樹脂を固化することにより、図18中に示した第1の絶縁層10を積層する。
本発明は上記の開示した実施の形態によって説明したが、この開示の一部をなす論述及び図面は、本発明を限定するものであると理解すべきではない。本開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかになると考えられるべきである。
例えば図3中に例示した第1の絶縁層10、第2の絶縁層13a,13b及び第4の絶縁層としての絶縁樹脂枠9の梁部分の組み合わせパターンの場合を考える。図3に示した半導体装置の場合、梁部分の上側及び下側に形成される2つの沿面距離のうち、下側の沿面距離の方が上側の沿面距離より短かった。しかし本発明に係る半導体装置では、第1の絶縁層10、第2の絶縁層13a,13b及び第4の絶縁層となる絶縁樹脂枠9の梁部分の組み合わせパターンは、図3中の組み合わせパターンに限定されない。
また図1〜図19で示した半導体装置の構造を部分的に組み合わせても本発明に係る半導体装置を実現できる。以上のとおり本発明は、上記に記載していない様々な実施の形態等を含むとともに、本発明の技術的範囲は、上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
2 絶縁基板
3 表面導電箔
4 裏面導電箔
5a,5b,5c,5d 半導体チップ
6a,6b,6g,6h 第1ユニット端子
6c,6d,6i,6j 第2ユニット端子
6e,6f,6k,6l 第3ユニット端子
7 絶縁板
8 回路パターン
9 絶縁樹脂枠
9a 第1貫通孔
9b 第2貫通孔
9c 第3貫通孔
9d,9e,9f,9g 追加貫通孔
9x 絶縁樹脂枠
9y 絶縁樹脂枠
10 第1の絶縁層
11a,11b,11c,11d 連結部
12a 第1絶縁ブスバー
12b 第2絶縁ブスバー
13,13a,13b,13c 第2の絶縁層
15,16,17,18 凸部
19 絶縁樹脂枠
19a,19b,19c,19d,19e,19f,19g,19h 追加貫通孔
22 導体部
29 絶縁樹脂枠
29a 溝
39 絶縁樹脂枠
39a 段差部
91 天井部
92,93,94,95 側壁部
101 半導体ユニット
101a 半導体モジュール
101,102,103,104 半導体ユニット
101a,102a,103a,104a 半導体モジュール
BF1 第1界面
BF2 第2界面
BF3 第3界面
Claims (8)
- 導体ベースと、
前記導体ベース上に設けられ、絶縁回路基板、前記絶縁回路基板上に搭載された半導体チップ及び前記絶縁回路基板の上に前記半導体チップに接続して設けられ前記絶縁回路基板の前記導体ベースと反対側に延びる棒状の端子を備える複数の半導体モジュールと、
複数の前記半導体モジュール間で対応する前記端子同士を接続するブスバーと、
前記導体ベース上で、前記半導体モジュールの周囲に設けられた箱型の絶縁樹脂枠と、
前記絶縁樹脂枠の内側に設けられ、前記端子の上端よりも低い位置に上面を有して前記半導体モジュールを封止する第1の絶縁層と、
前記絶縁樹脂枠の内側で前記第1の絶縁層の上に、前記端子の前記上端が埋め込まれるように設けられた第2の絶縁層と、を備え、
前記絶縁樹脂枠の側壁部を第3の絶縁層とし、
前記端子と、接地位置をなす前記側壁部の下端との間に、前記第1の絶縁層、前記第2の絶縁層及び前記第3の絶縁層によって形成された界面が配置されることを特徴とする半導体装置。 - 前記絶縁樹脂枠は、梁部分及び前記梁部分の両側に形成された一対の貫通孔を有する天井部を更に備え、
前記一対の貫通孔のそれぞれの内側には前記端子が前記梁部分から離間し、一組の端子をなして配置され、
前記梁部分を第4の絶縁層とし、
前記一組の端子間に、前記第1の絶縁層、前記第2の絶縁層及び前記第4の絶縁層によって形成された界面が配置されることを特徴とする請求項1に記載の半導体装置。 - 前記導体ベースの上面には、前記絶縁樹脂枠の前記側壁部の下端が嵌合する溝、又は、前記側壁部の下端の壁面に接して前記絶縁樹脂枠を支持する凸部が設けられていることを特徴とする請求項1又は2に記載の半導体装置。
- 前記絶縁樹脂枠の前記側壁部の下部は、下側の厚みが上側の厚みより薄い段差部を有することを特徴とする請求項1〜3のいずれか一項に記載の半導体装置。
- 前記半導体装置の定格電圧は、3.3kV以上であることを特徴とする請求項1〜4のいずれか一項に記載の半導体装置。
- 導体ベース上に、絶縁回路基板、前記絶縁回路基板上に搭載された半導体チップ及び前記絶縁回路基板の上に前記半導体チップに接続して設けられ前記絶縁回路基板の前記導体ベースと反対側に延びる棒状の端子を備える複数の半導体モジュールを接合する工程と、
前記導体ベース上で、前記半導体モジュールの周囲に箱型の絶縁樹脂枠を配置し、前記絶縁樹脂枠を前記導体ベースに接合する工程と、
前記絶縁樹脂枠の内側に、前記端子の上端よりも低い位置に上面を有するように前記半導体モジュールを封止する第1の絶縁層を形成する工程と、
前記複数の半導体モジュール間で対応し、前記第1の絶縁層の上に露出する前記端子の上部同士を接続する工程と、
前記絶縁樹脂枠の内側で前記第1の絶縁層の上に、前記端子の前記上端が埋め込まれるように第2の絶縁層を形成する工程と、
を含み、
前記絶縁樹脂枠の側壁部を第3の絶縁層とし、
前記端子と、接地位置をなす前記側壁部の下端との間に、前記第1の絶縁層、前記第2の絶縁層及び前記第3の絶縁層によって形成された界面を配置することを特徴とする半導体装置の製造方法。 - 前記絶縁樹脂枠は、梁部分及び前記梁部分の両側に形成された一対の貫通孔を有する天井部を更に備え、
前記一対の貫通孔のそれぞれの内側には前記端子が前記梁部分から離間し、一組の端子をなして配置され、
前記梁部分を第4の絶縁層とし、
前記一組の端子間に、前記第1の絶縁層、前記第2の絶縁層及び前記第4の絶縁層によって形成された界面を配置することを特徴とする請求項6に記載の半導体装置の製造方法。 - 前記第1の絶縁層を形成する工程の後で、前記第2の絶縁層を形成する工程の前に、前記端子の上部同士を接続する工程を行うことを特徴とする請求項6又は7に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018094976A JP7067255B2 (ja) | 2018-05-16 | 2018-05-16 | 半導体装置及び半導体装置の製造方法 |
US16/377,084 US10825746B2 (en) | 2018-05-16 | 2019-04-05 | Semiconductor device and method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018094976A JP7067255B2 (ja) | 2018-05-16 | 2018-05-16 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019201113A true JP2019201113A (ja) | 2019-11-21 |
JP7067255B2 JP7067255B2 (ja) | 2022-05-16 |
Family
ID=68533010
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018094976A Active JP7067255B2 (ja) | 2018-05-16 | 2018-05-16 | 半導体装置及び半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10825746B2 (ja) |
JP (1) | JP7067255B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3961703A1 (de) * | 2020-08-25 | 2022-03-02 | Siemens Aktiengesellschaft | Halbleitermodul und halbleiteranordnung |
DE102021209438A1 (de) | 2021-08-27 | 2023-03-02 | Robert Bosch Gesellschaft mit beschränkter Haftung | Leistungshalbleiterbauteil und Verfahren zur Herstellung eines Leistungshalbleiterbauteils |
EP4187586A1 (en) * | 2021-11-24 | 2023-05-31 | Hitachi Energy Switzerland AG | Assembly for a power module, power module and method for producing an assembly for a power module |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05166950A (ja) * | 1991-12-16 | 1993-07-02 | Fuji Electric Co Ltd | 半導体装置のパッケージ構造 |
JPH08125071A (ja) * | 1994-10-25 | 1996-05-17 | Fuji Electric Co Ltd | 半導体装置 |
JP2014236150A (ja) * | 2013-06-04 | 2014-12-15 | 富士電機株式会社 | 半導体装置 |
JP2015130457A (ja) * | 2014-01-09 | 2015-07-16 | 三菱電機株式会社 | 半導体装置 |
JP2015198227A (ja) * | 2014-04-03 | 2015-11-09 | 富士電機株式会社 | 半導体装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0927590A (ja) | 1995-07-10 | 1997-01-28 | Nippon Inter Electronics Corp | 複合半導体装置 |
JP5171777B2 (ja) | 2009-09-30 | 2013-03-27 | 三菱電機株式会社 | 電力用半導体装置 |
JP5716637B2 (ja) * | 2011-11-04 | 2015-05-13 | 住友電気工業株式会社 | 半導体モジュール及び半導体モジュールの製造方法 |
CN104160504B (zh) * | 2012-03-28 | 2017-05-17 | 富士电机株式会社 | 半导体装置和半导体装置的制造方法 |
JP6202094B2 (ja) * | 2013-05-16 | 2017-09-27 | 富士電機株式会社 | 半導体装置 |
JP2017022346A (ja) * | 2015-07-15 | 2017-01-26 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
JP6750394B2 (ja) | 2016-08-18 | 2020-09-02 | 富士電機株式会社 | 半導体装置及び半導体装置製造方法 |
JP6946698B2 (ja) * | 2017-03-31 | 2021-10-06 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP6399272B1 (ja) * | 2017-09-05 | 2018-10-03 | 三菱電機株式会社 | パワーモジュール及びその製造方法並びに電力変換装置 |
JP7214966B2 (ja) * | 2018-03-16 | 2023-01-31 | 富士電機株式会社 | 半導体装置及び半導体装置の製造方法 |
JP7279324B2 (ja) * | 2018-09-14 | 2023-05-23 | 富士電機株式会社 | 半導体モジュール |
JP7188026B2 (ja) * | 2018-11-29 | 2022-12-13 | 富士電機株式会社 | 半導体集積回路 |
-
2018
- 2018-05-16 JP JP2018094976A patent/JP7067255B2/ja active Active
-
2019
- 2019-04-05 US US16/377,084 patent/US10825746B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05166950A (ja) * | 1991-12-16 | 1993-07-02 | Fuji Electric Co Ltd | 半導体装置のパッケージ構造 |
JPH08125071A (ja) * | 1994-10-25 | 1996-05-17 | Fuji Electric Co Ltd | 半導体装置 |
JP2014236150A (ja) * | 2013-06-04 | 2014-12-15 | 富士電機株式会社 | 半導体装置 |
JP2015130457A (ja) * | 2014-01-09 | 2015-07-16 | 三菱電機株式会社 | 半導体装置 |
JP2015198227A (ja) * | 2014-04-03 | 2015-11-09 | 富士電機株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP7067255B2 (ja) | 2022-05-16 |
US20190355632A1 (en) | 2019-11-21 |
US10825746B2 (en) | 2020-11-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9917031B2 (en) | Semiconductor device, and method for assembling semiconductor device | |
JP6485257B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6623811B2 (ja) | 半導体モジュールの製造方法及び半導体モジュール | |
WO2015174158A1 (ja) | パワー半導体モジュールおよび複合モジュール | |
JP5930070B2 (ja) | 半導体装置 | |
JP6149932B2 (ja) | 半導体装置 | |
CN110021590B (zh) | 电源芯片集成模块、其制造方法及双面散热电源模块封装 | |
TWI486105B (zh) | 封裝結構及其製造方法 | |
JP7210868B2 (ja) | 半導体装置 | |
JP2006253516A (ja) | パワー半導体装置 | |
JP7067255B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
CN110914975B (zh) | 功率半导体模块 | |
JP3764687B2 (ja) | 電力半導体装置及びその製造方法 | |
KR20200011890A (ko) | 중첩 전기 전도성 영역을 갖는 반도체 패키지 및 그 제조 방법 | |
JP5771136B2 (ja) | 樹脂封止型パワー半導体モジュール及びその製造方法 | |
JP3769228B2 (ja) | 電力半導体装置 | |
US6281579B1 (en) | Insert-molded leadframe to optimize interface between powertrain and driver board | |
US11694948B2 (en) | Semiconductor device and semiconductor module using same | |
CN111354709B (zh) | 半导体装置及其制造方法 | |
JP2012238737A (ja) | 半導体モジュール及びその製造方法 | |
JP2022012428A (ja) | 回路構成体 | |
JP2021082794A (ja) | 電子部品および電子装置 | |
JP2015228422A (ja) | 半導体装置の製造方法および半導体装置 | |
JP7483595B2 (ja) | 配線基板、電子装置及び配線基板の製造方法 | |
KR102603507B1 (ko) | 수직터미널단자를 구비한 반도체패키지 모듈 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20190401 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20190726 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210414 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220329 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220411 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7067255 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |