JP2019201097A

JP2019201097A - 半導体装置

Info

Publication number: JP2019201097A
Application number: JP2018094526A
Authority: JP
Inventors: 孝明飛岡; Takaaki Tobioka
Original assignee: Ablic Inc
Current assignee: Ablic Inc
Priority date: 2018-05-16
Filing date: 2018-05-16
Publication date: 2019-11-21
Also published as: KR20190131438A; EP3570338A1; CN110504353A; TW201947794A; US20190355899A1; EP3570338B1

Abstract

【課題】オフセット電圧を精度よく除去することが可能なホール素子を有する半導体装置を提供する。【解決手段】第１導電型の半導体基板１０に設けられた第２導電型の不純物拡散層からなり、平面視で四つの端部を有する磁気感受部２０と、磁気感受部の表面において四つの端部のそれぞれに設けられた磁気感受部よりも高濃度の第２導電型の不純物拡散層からなる四つの電極３１〜３４とを備え、磁気感受部である不純物拡散層は、半導体基板の表面から第１の深さＤ１を有し、半導体基板の表面から第１の深さより浅い第２の深さＤ２まで深さ方向へ向けて第２導電型の不純物濃度が高くなる第１の濃度勾配Ｓ１を有し、第２の深さから第１の深さまで深さ方向へ向けて第２導電型の不純物濃度が低くなる第２の濃度勾配Ｓ２を有し、第２の深さが第１の深さの半分以下であり、第１の濃度勾配が第２の濃度勾配よりも急峻である。【選択図】図１

Description

本発明は、半導体装置に関し、特に、ホール素子を有する半導体装置に関する。

ホール素子は、磁気センサとして非接触での位置検知や角度検知が可能であることから様々な用途に用いられている。

実際のホール素子では、磁場が印加されていないときでも、出力電圧が生じている。この磁場０のときに出力される電圧をオフセット電圧という。オフセット電圧が生じる原因は、外部から素子に加わる機械的な応力や製造過程でのアライメントずれなどの素子内部の電位分布の不均衡によるものであると考えられている。ホール素子を磁気センサとして用いる場合には、かかるオフセット電圧を除去する必要がある。

オフセット電圧を除去（キャンセル）するには、一般に、スピニングカレント法が用いられる。

ホール素子は、図３に示す等価回路で表すことができる。すなわち、ホール素子は、４つの端子Ｔ１、Ｔ２、Ｔ３、Ｔ４を４つの抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４で接続したブリッジ回路として表される。

かかる回路において、スピニングカレント法を行うには、まず、端子Ｔ１、Ｔ２を駆動電流供給電極とし、端子Ｔ３、Ｔ４をホール電圧出力電極として、端子Ｔ１−Ｔ２間に電圧Ｖｉｎを印加する。これにより、端子Ｔ３−Ｔ４間には、出力電圧Ｖｈ＋Ｖｏｓが発生する。次に、端子Ｔ３、Ｔ４を駆動電流供給電極とし、端子Ｔ１、Ｔ２をホール電圧出力電極として、端子Ｔ３−Ｔ４間に電圧Ｖｉｎを印加する。これにより、端子Ｔ１−Ｔ２間には、出力電圧−Ｖｈ＋Ｖｏｓが発生する。ここで、Ｖｈは、磁場に比例したホール素子のホール電圧、Ｖｏｓは、オフセット電圧を示している。

以上の二方向に電流を流したときの出力電圧を減算することによりオフセット電圧Ｖｏｓはキャンセルされ、磁場に比例した出力電圧２Ｖｈを得ることができる。

オフセット電圧Ｖｏｓは、素子内部の電位分布の不均衡により、抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４の抵抗値がばらつくために生じるが、上述のようにスピニングカレント法を行うことによりキャンセルすることが可能である。

しかし、電圧の印加方向によって抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４の値が変化する場合には、オフセット電圧を完全に除去することができなくなる。

一般的なホール素子では、ホール素子の磁気感受部となるＮ型の不純物領域の周辺部は、他の領域との分離のためＰ型の不純物領域によって囲まれている（特許文献１参照）。磁気感受部に電流を供給するために駆動電流供給電極に電圧を印加すると、ホール素子の磁気感受部とその周辺部との境界には空乏層が広がる。空乏層中には電流は流れないため、磁気感受部内において空乏層が広がっている領域では電流が抑制され、その部分の抵抗値が増加する。また、空乏層幅は、電圧の印加方向に依存して変化するため、図３に示す等価回路の抵抗Ｒ１、Ｒ２、Ｒ３、Ｒ４の値が電圧の印加方向により変化する。したがって、スピニングカレント法を実行しても、オフセット電圧をキャンセルしきれなくなってしまう。

このような問題に対し、特許文献２では、素子周辺及び素子上部に空乏層制御電極を配置し、各々の電極に印加する電圧を調節することにより空乏層がホール素子内へ延びることを抑制する方法が提案されている。これにより、スピニングカレント法によるオフセットキャンセルを可能としている。

国際公開第２００７／１１６８２３号特開平０８−３３０６４６号公報

しかしながら、特許文献２の方法では、複数の空乏層制御電極を用いなければならず、さらに複雑な制御回路が必要とされるため、チップサイズが大きくなり、コストアップにつながる等の難点がある。

したがって、本発明は、複雑な制御回路を用いずにオフセット電圧を精度よく除去することが可能なホール素子を有する半導体装置を提供することを目的とする。

本発明の半導体装置は、第１導電型の半導体基板と、前記半導体基板に設けられたホール素子とを有する半導体装置であって、前記ホール素子は、前記半導体基板に設けられた第２導電型の不純物拡散層からなり、平面視で四つの端部を有する磁気感受部と、前記磁気感受部の表面において前記四つの端部のそれぞれに設けられた前記磁気感受部よりも高濃度の第２導電型の不純物拡散層からなる四つの電極とを備え、前記磁気感受部である不純物拡散層は、前記半導体基板の表面から第１の深さを有し、前記半導体基板の表面から前記第１の深さより浅い第２の深さまで深さ方向へ向けて第２導電型の不純物濃度が高くなる第１の濃度勾配を有し、前記第２の深さから前記第１の深さまで深さ方向へ向けて第２導電型の不純物濃度が低くなる第２の濃度勾配を有し、前記第２の深さが前記第１の深さの半分以下であり、前記第１の濃度勾配が前記第２の濃度勾配よりも急峻であることを特徴とする。

本発明によれば、第１の深さを有する磁気感受部は、第２の深さにピークを持つ不純物濃度分布を有する。このため、四つの電極のうち対向する二つの電極間に電圧を印加して磁気感受部に電流を供給すると、その電流は、磁気感受部において最も不純物濃度の高い第２の深さ部分に集中して流れることになる。第２の深さは、第１の深さの半分以下の深さ、つまり磁気感受部の浅い部分であり、且つ、第２の濃度勾配Ｓ２が緩やかであることから、磁気感受部の底部と半導体基板との接合部から生じる空乏層のうち磁気感受部側に広がる空乏層が第２の深さまで到達することを防ぐことができる。よって、空乏層によって電流が抑制されて抵抗値が増加することを防止することが可能となる。すなわち、四つの電極のうち一方の対向する二つの電極間に電圧を印加したときと、他方の対向する二つの電極間に電圧を印加したときとで各電極間の抵抗値が変化することを防ぐことができる。したがって、スピニングカレント法により高精度にオフセット電圧を除去することが可能となる。また、空乏層抑制電極や複雑な回路を用いる必要がないため、チップサイズを小さくでき、コストを抑えることもできる。

（ａ）は、本発明の実施形態のホール素子を有する半導体装置の平面図であり、（ｂ）は、（ａ）のＬ−Ｌ線に沿った断面図である。図１に示すホール素子の別の例を示す平面図である。ホール素子の等価回路図である。

以下、図面を参照しながら本発明を実施するための形態について詳細に説明する。

図１は、本発明の一実施形態のホール素子１００を有する半導体装置を説明するための図であり、図１（ａ）は平面図、図１（ｂ）は、図１（ａ）のＬ−Ｌ線に沿った断面図である。図１に示すように、本実施形態の半導体装置は、Ｐ型（第１導電型）の半導体基板１０と、半導体基板１０に設けられたホール素子１００と、ホール素子１００の周囲を取り囲むように設けられたＰ型の素子分離拡散層５０とを備えている。

ホール素子１００は、半導体基板１０に設けられたＮ型（第２導電型）の不純物拡散層からなり、平面視で正方形状を有する磁気感受部２０と、磁気感受部２０の表面において、各端部に設けられた磁気感受部２０よりも高濃度のＮ型の不純物領域からなる電極３１〜３４とを備えて構成されている。

また、ホール素子１００において、磁気感受部２０の表面には、電極３１〜３４が設けられている領域を除く領域を覆うように、絶縁膜（例えばＳｉＯ₂膜）４０が設けられている。

図１（ｂ）の右側には、Ｐ型の半導体基板１０及びＮ型の磁気感受部２０に含まれる不純物の濃度プロファイルを示してある。

この濃度プロファイルからわかるように、磁気感受部２０は、半導体基板１０の表面から第１の深さＤ１を有し、半導体基板１０の表面から第１の深さＤ１より浅い第２の深さＤ２まで深さ方向へ向けてＮ型の不純物濃度が高くなる第１の濃度勾配Ｓ１を有し、第２の深さＤ２から第１の深さＤ１まで深さ方向へ向けてＮ型の不純物濃度が低くなる第２の濃度勾配Ｓ２を有している。

また、第２の深さＤ２は、第１の深さＤ１の半分以下であり、第１の濃度勾配Ｓ１は、第２の濃度勾配Ｓ２よりも急峻となっている。

このような濃度分布を有する磁気感受部２０は、例えば、半導体基板１０の磁気感受部２０が形成される領域において、Ｄ２の深さにＮ型不純物を注入し、このＮ型不純物をＤ１の深さまで拡散させることにより得られる。

Ｎ型の不純物濃度がピークとなる深さＤ２は、４００〜８００ｎｍ、その濃度は、１×１０¹⁶ａｔｏｍｓ／ｃｍ³から１×１０¹⁷ａｔｏｍｓ／ｃｍ³の間であることが望ましい。また、磁気感受部２０の深さＤ１は、２〜５μｍ程度であることが望ましい。

素子分離拡散層５０は、磁気感受部２０と離間して形成されており、ホール素子１００を半導体基板１０の他の領域（図示せず）から電気的に分離している。

Ｐ型の素子分離拡散層５０によってホール素子１００と電気的に分離された半導体基板１０の他の領域（図示せず）には、ホール素子１００からの出力信号を処理する、あるいはホール素子１００へ信号を供給するための回路を構成するトランジスタ等の素子が設けられる。かかる素子を形成するために、当該領域の少なくとも一部には、Ｎウェルが形成される。このＮウェルとＮ型不純物拡散層である磁気感受部２０とは、共通の工程で形成することができる。したがって、Ｎウェルは、磁気感受部２０と同一の深さ及び同一の濃度分布を有することとなる。このように、本実施形態によれば、製造プロセスを増加させることなく、磁気感受部２０を形成することができる。

以上のように構成された本実施形態の半導体装置によれば、電極３１〜３４のうち対向する電極３２−３３間に電圧を印加して磁気感受部２０に電流を供給すると、その電流は、磁気感受部２０において最も不純物濃度の高い第２の深さＤ２の部分に集中して流れることになる。第２の深さＤ２は、第１の深さＤ１の半分以下の深さ、つまり磁気感受部２０における浅い部分であり、且つ、上述の第２の濃度勾配Ｓ２が緩やかであることから、Ｎ型の磁気感受部２０の底部とＰ型の半導体基板１０との接合部から生じる空乏層のうち磁気感受部２０側に広がる空乏層が第２の深さＤ２まで到達することを防ぐことができる。これにより、空乏層の存在によって電流が抑制されて電流が流れる経路の抵抗値が増加することを防止できる。すなわち、四つの電極３１〜３４のうち対向する電極３２−３３間に電圧を印加したときと、対向する電極３１−３４間に電圧を印加したときとで抵抗値が変化することを防ぐことができる。したがって、スピニングカレント法により高精度にオフセット電圧を除去することが可能となる。

さらに、本実施形態によれば、Ｐ型の素子分離拡散層５０とＮ型の磁気感受部２０とを離間させ、素子分離拡散層５０と磁気感受部２０との間に素子分離拡散層５０よりも低濃度のＰ型の半導体基板１０を介在させていることにより、横方向からの磁気感受部２０への空乏層の広がりも抑制でき、該空乏層が磁気感受部２０内に流れる電流に影響を与えることを防ぐことができる。

また、空乏層抑制電極や複雑な回路を用いる必要がないため、チップサイズを小さく、コストを抑制することもできる。

さらに、本実施形態によれば、上述の効果に加え、ホール素子１００を高感度且つ低ノイズにすることができるという効果も得られる。以下、その理由について説明する。

ホール素子においては、磁気感受部の電子移動度を大きくすることにより、感度を高くできることが知られている。つまり、ホール素子を高感度化するためには、ホール素子の磁気感受部の不純物濃度を小さくする必要がある。

一方、ホール素子においては、そのシート抵抗を低くするほどホール素子の出力に対するノイズ比が小さくなる。

磁気感受部２０は、上述のとおり、半導体基板１０の表面から第２の深さＤ２まで深さ方向へ向けてＮ型の不純物濃度が高くなる第１の濃度勾配Ｓ１を有していることから、磁気感受部２０の表面付近のＮ型不純物濃度は非常に小さくなるため、そこには電流はほとんど流れなくなる。半導体基板１０（磁気感受部２０）の表面付近には、界面準位や格子欠陥が存在するため、電子移動度が低下するが、本実施形態によれば、磁気感受部２０表面付近に電流がほとんど流れないため、感度の低下を防ぐことができる。

さらに、ホール素子１００においては、上述のとおり、磁気感受部２０の表面の電極３１〜３４が設けられている領域を除く領域を覆うように、絶縁膜４０が設けられている。これにより、さらに確実に磁気感受部２０表面の電子移動度が小さい領域に電流が流れないようにすることができる。これにより、感度の低下を抑制できる。

また、磁気感受部２０の最大ピーク濃度を１×１０¹⁶ａｔｏｍｓ／ｃｍ³から１×１０¹⁷ａｔｏｍｓ／ｃｍ³程度とあまり高くしないことにより、電子移動度を大きくし、感度を高くすることができる。

また、上述のとおり、電子移動度を大きくするため磁気感受部２０の濃度を低めに設定しているが、その分、磁気感受部２０の深さを２〜５μｍ程度と比較的深くすることにより、ホール素子１００のシート抵抗を下げることができ、ホール素子１００の出力信号に対するノイズの比が小さくなり、安定した出力が得られる。

以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されず、本発明の趣旨を逸脱しない範囲において種々の変更が可能であることは言うまでもない。

例えば、上記実施形態においては、第１導電型をＰ型、第２導電型をＮ型として説明したが、導電型を入れ替えて、第１導電型をＮ型、第２導電型をＰ型としても構わない。

また、上記実施形態においては、磁気感受部２０が平面視で正方形状を有する例を示したが、磁気感受部２０の形状はこれに限らず、例えば、図２に示すように、十字型であっても構わない。

１００ホール素子
１０半導体基板
２０磁気感受部
３１、３２、３３、３４電極
４０絶縁膜
５０素子分離拡散層
Ｔ１、Ｔ２、Ｔ３、Ｔ４端子
Ｒ１、Ｒ２、Ｒ３、Ｒ４抵抗

Claims

第１導電型の半導体基板と、
前記半導体基板に設けられたホール素子とを有する半導体装置であって、
前記ホール素子は、
前記半導体基板に設けられた第２導電型の不純物拡散層からなり、平面視で四つの端部を有する磁気感受部と、
前記磁気感受部の表面において前記四つの端部のそれぞれに設けられた前記磁気感受部よりも高濃度の第２導電型の不純物拡散層からなる四つの電極とを備え、
前記磁気感受部である不純物拡散層は、前記半導体基板の表面から第１の深さを有し、前記半導体基板の表面から前記第１の深さより浅い第２の深さまで深さ方向へ向けて第２導電型の不純物濃度が高くなる第１の濃度勾配を有し、前記第２の深さから前記第１の深さまで深さ方向へ向けて第２導電型の不純物濃度が低くなる第２の濃度勾配を有し、前記第２の深さが前記第１の深さの半分以下であり、前記第１の濃度勾配が前記第２の濃度勾配よりも急峻であることを特徴とする半導体装置。
前記磁気感受部における第２導電型の不純物濃度は、前記半導体基板の表面からの深さが４００ｎｍから８００ｎｍの間にピークを持ち、該ピークの濃度が１×１０¹⁶ａｔｏｍｓ／ｃｍ³から１×１０¹⁷ａｔｏｍｓ／ｃｍ³の間であり、前記磁気感受部の深さが２〜５μｍであることを特徴とする請求項１に記載の半導体装置。
前記磁気感受部が平面視で正方形状もしくは十字型を有することを特徴とする請求項１又は２に記載の半導体装置。
前記磁気感受部の周囲を取り囲み、且つ前記磁気感受部と離間して前記半導体基板に設けられた前記半導体基板よりも高濃度の第１導電型の素子分離拡散層をさらに備えることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。
前記半導体基板及び前記磁気感受部の表面は、前記電極が設けられている領域を除いて絶縁膜で覆われていることを特徴とする請求項１乃至４のいずれか一項に記載の半導体装置。