JP2019186506A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2019186506A
JP2019186506A JP2018079323A JP2018079323A JP2019186506A JP 2019186506 A JP2019186506 A JP 2019186506A JP 2018079323 A JP2018079323 A JP 2018079323A JP 2018079323 A JP2018079323 A JP 2018079323A JP 2019186506 A JP2019186506 A JP 2019186506A
Authority
JP
Japan
Prior art keywords
insulating region
region
insulating
concentration
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018079323A
Other languages
English (en)
Other versions
JP6860522B2 (ja
Inventor
拓雄 菊地
Takuo Kikuchi
拓雄 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2018079323A priority Critical patent/JP6860522B2/ja
Priority to US16/357,597 priority patent/US10847649B2/en
Publication of JP2019186506A publication Critical patent/JP2019186506A/ja
Application granted granted Critical
Publication of JP6860522B2 publication Critical patent/JP6860522B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66727—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the source electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】特性を安定化できる半導体装置を提供する。【解決手段】実施形態によれば、半導体装置は、第１〜第３半導体領域と、第１〜第３電極と、第１〜第３絶縁領域を含む第１絶縁部と、を含む。第１絶縁領域及び第３絶縁領域は、第１〜第５条件の少なくともいずれかを満たす。第１条件において、第３絶縁領域は、窒素を含み、第１絶縁領域は、窒素を含まない。第２条件において、第１絶縁領域における窒素の濃度は、第３絶縁領域における窒素の濃度よりも低い。第３条件において、第３絶縁領域は、Ａｌなどの第１金属を含み、第１絶縁領域は、第１金属を含まない。第４条件において、第１絶縁領域における第１金属の濃度は、第３絶縁領域における第１金属の濃度よりも低い。第５条件において、第１絶縁領域は、ＳｉＯｚ１を含み、第３絶縁領域は、ＳｉＯｚ２（ｚ１＜ｚ２）を含む。【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
半導体装置において、特性の安定化が望まれる。
特開２００４−１５８６０３号公報
本発明の実施形態は、特性を安定化できる半導体装置を提供する。
本発明の実施形態によれば、半導体装置は、第１半導体領域と、第２半導体領域と、第３半導体領域と、第１電極と、第２電極と、第３電極と、第１絶縁部と、を含む。前記第１半導体領域は、第１部分領域及び第２部分領域を含み、第１導電形である。前記第２半導体領域は、前記第１導電形である。前記第２部分領域から前記第２半導体領域への第１方向は、前記第２部分領域から前記第１部分領域への第２方向と交差する。前記第３半導体領域は、前記第１方向において前記第２部分領域と前記第２半導体領域との間に設けられ、第２導電形である。前記第３半導体領域から前記第１電極への方向は、前記第２方向に沿う。前記第２電極は、前記第２半導体領域と電気的に接続される。前記第３電極は、前記第１半導体領域と電気的に接続される。前記第１絶縁部は、前記第２方向において前記第３半導体領域と前記第１電極との間に設けられた第１絶縁領域と、前記第１方向において前記第１部分領域と前記第１電極との間に設けられた第２絶縁領域と、前記第１方向において前記第１部分領域と前記第１絶縁領域との間に設けられた第３絶縁領域と、を含む。前記第１絶縁領域及び前記第３絶縁領域は、第１〜第５条件の少なくともいずれかを満たす。前記第１条件において、前記第３絶縁領域は、窒素を含み、前記第１絶縁領域は、窒素を含まない。前記第２条件において、前記第１絶縁領域及び前記第３絶縁領域は、窒素を含み、前記第１絶縁領域における窒素の濃度は、前記第３絶縁領域における窒素の濃度よりも低い。前記第３条件において、前記第３絶縁領域は、Ａｌ、Ｔｉ、Ｍｇ、Ｚｒ、Ｔａ、Ｃｅ、Ｉｒ、Ｒｕ、Ｒｅ、及びＳｒよりなる群から選ばれた少なくとも１つの第１金属を含み、前記第１絶縁領域は、前記第１金属を含まない。前記第４条件において、前記第１絶縁領域及び前記第３絶縁領域は、前記第１金属を含み、前記第１絶縁領域における前記第１金属の濃度は、前記第３絶縁領域における前記第１金属の濃度よりも低い。前記第５条件において、前記第１絶縁領域は、ＳｉＯｚ１を含み、前記第３絶縁領域は、ＳｉＯｚ２（ｚ１＜ｚ２）を含む。
第１実施形態に係る半導体装置を例示する模式的断面図である。 第１実施形態に係る別の半導体装置を例示する模式的断面図である。 図３（ａ）〜図３（ｄ）は、第１実施形態に係る別の半導体装置の製造方法を例示する模式的断面図である。 第２実施形態に係る半導体装置を例示する模式的断面図である。 第２実施形態に係る別の半導体装置を例示する模式的断面図である。 図６（ａ）〜図６（ｄ）は、第２実施形態に係る別の半導体装置の製造方法を例示する模式的断面図である。 第３実施形態に係る半導体装置を例示する模式的断面図である。 第３実施形態に係る別の半導体装置を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１は、第１実施形態に係る半導体装置を例示する模式的断面図である。
図１に示すように、実施形態に係る半導体装置１１０は、第１〜第３半導体領域１１〜１３、第１〜第３電極６１〜６３、及び第１絶縁部３１を含む。第１〜第３半導体領域１１〜１３は、例えば、シリコンを含む。
第１半導体領域１１及び第２半導体領域１２は、第１導電形である。第３半導体領域１３は、第２導電形である。
例えば、第１導電形はｎ形であり、第２導電形はｐ形である。第１導電形がｐ形であり、第２導電形がｎ形でも良い。以下の例では、第１導電形はｎ形であり、第２導電形はｐ形である。
ｎ形の不純物は、例えば、Ｐ及びＡｓよりなる群から選択された少なくともいずれかを含む。ｐ形の不純物は、例えば、Ｂ及びＡｌよりなる群から選ばれた少なくともいずれかを含む。
第１半導体領域１１は、第１部分領域１１ａ及び第２部分領域１１ｂを含む。第１部分領域１１ａは、第１方向において、第１電極６１から離れる。第１部分領域１１ａは、第１方向において、第１電極６１と第３電極６３との間に位置する。
第１方向をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＸ軸方向とする。Ｚ軸方向及びＸ軸方向に対して垂直な方向をＹ軸方向とする。
第２部分領域１１ｂから第１部分領域１１ａへの方向は、第２方向に沿う。第２方向は、第１方向（Ｚ軸方向）と交差する。第２方向は、例えば、Ｘ軸方向である。
第２半導体領域１２は、第１方向（Ｚ軸方向）において、第２部分領域１１ｂから離れる。
第３半導体領域１３は、第１方向（Ｚ軸方向）において、第２部分領域１１ｂと第２半導体領域１２との間に設けられる。
第３半導体領域１３から第１電極６１への方向は、第２方向(Ｘ軸方向)に沿う。
第２電極６２は、第２半導体領域１２と電気的に接続される。第２電極６２は、例えば、第１電極６１の上方に設けられる。第２半導体領域１２は、例えば、第１方向（Ｚ軸方向）において、第２電極６２の少なくとも一部と、第３半導体領域１３との間に位置する。
この例では、第２電極６２は、第１導電領域６２ａと第２導電領域６２ｂとを含む。第２導電領域６２ｂの一部は、第１方向（Ｚ軸方向）において、第１電極６１と第１導電領域６２ａとの間に位置する。第２導電領域６２ｂの別の一部は、第１方向（Ｚ軸方向）において、第３半導体領域１３と第１導電領域６２ａとの間に位置する。第２半導体領域１２の一部及び第３半導体領域１３の一部は、第２方向（Ｘ軸方向）において、第２導電領域６２ｂと第１電極６１との間に位置する。
第３電極６３は、第１半導体領域１１と電気的に接続される。第３電極６３は、例えば、第１半導体領域１１の下方に設けられる。第１部分領域１１ａは、例えば、第１方向（Ｚ軸方向）において、第３電極６３と第１電極６１との間に位置する。第２部分領域１１ｂは、例えば、第１方向（Ｚ軸方向）において、第３電極６３と第３半導体領域１３との間に位置する。
第１絶縁部３１は、第１〜第５絶縁領域３１ａ〜３１ｅを含む。第１絶縁領域３１ａは、第２方向（Ｘ軸方向）において、第３半導体領域１３と第１電極６１との間に設けられる。第１絶縁領域３１ａは、第１方向（Ｚ軸方向）において、第３絶縁領域３１ｃと第４絶縁領域３１ｄとの間に設けられる。第２絶縁領域３１ｂは、第１方向（Ｚ軸方向）において、第１部分領域１１ａと第１電極６１との間に設けられる。第３絶縁領域３１ｃは、第１方向（Ｚ軸方向）において、第１部分領域１１ａと第１絶縁領域３１ａとの間に設けられる。この例では、第３絶縁領域３１ｃは、第２方向（Ｘ軸方向）において、第２部分領域１１ｂと第２絶縁領域３１ｂとの間に設けられる。第３絶縁領域３１ｃは、第１方向（Ｚ軸方向）において、第２絶縁領域３１ｂと第１絶縁領域３１ａとの間に設けられても良い。第４絶縁領域３１ｄは、第１方向（Ｚ軸方向）において、第１絶縁領域３１ａと第２電極６２との間に設けられる。この例では、第４絶縁領域３１ｄは、第２方向（Ｘ軸方向）において、第２半導体領域１２と第５絶縁領域３１ｅとの間に設けられる。第４絶縁領域３１ｄは、第１方向（Ｚ軸方向）において、第１絶縁領域３１ａと第５絶縁領域３１ｅとの間に設けられても良い。第５絶縁領域３１ｅは、第１方向（Ｚ軸方向）において、第１電極６１と第２電極６２との間に設けられる。
例えば、第３電極６３の上に、第１部分領域１１ａが位置する。第１部分領域１１ａの上に、第２絶縁領域３１ｂ及び第３絶縁領域３１ｃが位置する。第２絶縁領域３１ｂの上に、第１電極６１が位置する。第３絶縁領域３１ｃの上に、第１絶縁領域３１ａが位置する。第１絶縁領域３１ａの上に、第４絶縁領域３１ｄが位置する。第１電極６１の上に第５絶縁領域３１ｅが位置する。第４絶縁領域３１ｄ及び第５絶縁領域３１ｅの上に、第２電極６２が位置する。第１部分領域１１ａの横に、第２部分領域１１ｂが位置する。第２部分領域１１ｂの上に、第３半導体領域１３が位置する。第３半導体領域１３の上に第２半導体領域１２が位置する。第２半導体領域１２の上に、第２電極６２が位置する。
この例では、半導体装置１１０は、第２絶縁部３２をさらに含む。第２絶縁部３２の一部は、第１方向（Ｚ軸方向）において、第４絶縁領域３１ｄと第２電極６２との間、及び、第５絶縁領域３１ｅと第２電極６２との間に設けられる。第２絶縁部３２の別の一部は、第１方向（Ｚ軸方向）において、第２半導体領域１２と第２電極６２との間に設けられる。
半導体装置１１０は、例えば、トランジスタである。第１電極６１は、例えば、ゲート電極として機能する。第２電極６２は、例えば、ソース電極として機能する。第２電極６２の第２導電領域６２ｂは、例えば、バリアメタルとして機能する。第３電極６３は、例えば、ドレイン電極として機能する。第１絶縁部３１の第１〜第４絶縁領域３１ａ〜３１ｄ及び第６〜第８絶縁領域３１ｆ〜３１ｈは、例えば、ゲート絶縁膜として機能する。第１絶縁部３１の第５絶縁領域３１ｅ及び第２絶縁部３２は、例えば、層間絶縁膜として機能する。
第１半導体領域１１は、例えば、ドリフト領域として機能する。第２半導体領域１２及び第３半導体領域１３を含む領域は、例えば、チャネル領域として機能する。第２半導体領域１２は、第２電極６２とのコンタクト領域として機能する。半導体装置１１０は、例えば、トレンチ型トランジスタである。
この例では、半導体装置１１０は、半導体層１０Ｌをさらに含む。半導体層１０Ｌは、第１方向（Ｚ軸方向）において、第３電極６３と第１半導体領域１１との間に位置する。半導体層１０Ｌは、第１導電形または第２導電形である。半導体層１０Ｌが第１導電形である場合、半導体装置１１０は、ＭＯＳ型トランジスタとして機能する。半導体層１０Ｌが第２導電形である場合、半導体装置１１０は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）として機能する。
第１電極６１は、第２方向（Ｘ軸方向）において、第１半導体領域１１と重なる。例えば、第１絶縁部３１の第１絶縁領域３１ａの一部は、第２方向（Ｘ軸方向）において、第２部分領域１１ｂと第１電極６１との間に位置する。例えば、第１電極６１の下端は、第３半導体領域１３の下端よりも下に位置する。
第１電極６１は、第２方向（Ｘ軸方向）において、第２半導体領域１２と重なる。例えば、第１絶縁部３１の第１絶縁領域３１ａの別の一部は、第２方向（Ｘ軸方向）において、第２半導体領域１２と第１電極６１との間に位置する。例えば、第１電極６１の上端は、第３半導体領域１３の上端よりも上に位置する。
実施形態において、第１絶縁領域３１ａ及び第３絶縁領域３１ｃは、第１〜第５条件の少なくともいずれかを満たす。第１条件において、第３絶縁領域３１ｃは、窒素を含み、第１絶縁領域３１ａは、窒素を含まない。第２条件において、第１絶縁領域３１ａ及び第３絶縁領域３１ｃは、窒素を含み、第１絶縁領域３１ａにおける窒素の濃度は、第３絶縁領域３１ｃにおける窒素の濃度よりも低い。第３条件において、第３絶縁領域３１ｃは、Ａｌ、Ｔｉ、Ｍｇ、Ｚｒ、Ｔａ、Ｃｅ、Ｉｒ、Ｒｕ、Ｒｅ、及びＳｒよりなる群から選ばれた少なくとも１つの第１金属を含み、第１絶縁領域３１ａは、第１金属を含まない。第４条件において、第１絶縁領域３１ａ及び第３絶縁領域３１ｃは、第１金属を含み、第１絶縁領域３１ａにおける第１金属の濃度は、第３絶縁領域３１ｃにおける第１金属の濃度よりも低い。第５条件において、第１絶縁領域３１ａは、ＳｉＯｚ１を含み、第３絶縁領域３１ｃは、ＳｉＯｚ２（ｚ１＜ｚ２）を含む。
第１電極６１（例えば、ゲート電極）に負電圧を長時間印加すると、閾値電圧が負側にシフトする場合がある。例えば、負電圧を印加したときに、第２半導体領域１２（例えば、基板）と第１絶縁領域３１ａ（例えば、ゲート絶縁膜）との界面に誘起されるホールによりＳｉ−Ｈ結合が切断され、界面に正電荷のトラップが生成される。これにより、閾値電圧のシフトが発生すると考えられる。Ｓｉ−Ｈ結合の切断により遊離した水素が拡散すると、第１絶縁領域３１ａ（界面近傍）の水素濃度が低下し、上記のＳｉ−Ｈ結合の切断が起こりやすくなる。
実施形態においては、第１〜第５条件の少なくともいずれかを満たす第３絶縁領域３１ｃにおいて、第１絶縁領域３１ａよりも、水素の拡散を抑制することができる。第３絶縁領域３１ｃを設けることで、第３絶縁領域３１ｃを設けない場合よりも、半導体装置の特性を安定化できる。例えば、閾値電圧の負側へのシフトが抑制される。第１絶縁領域３１ａにおいて、水素の拡散を抑制できても良い。
実施形態において、第３絶縁領域３１ｃは、Ｓｉ３Ｎ４、ＡｌＮ、ＷＮ、ＡｌｘＯｙ、ＴｉＯｘ、ＭｇＯｘ、ＺｒＯｘ、Ｔａ５Ｏ３、ＣｅＯ２、ＩｒＯｘ、ＲｕＯｘ、ＲｅＯｘ、ＡｌｘＳｉｙＯｚ、ＭｇＴｉＯｘ、及びＳｒＲｕＯ３よりなる群から選ばれる少なくとも１つの第１化合物を含んでも良い。ＡｌｘＯｙは、例えば、Ａｌ２Ｏ３を含む。ＴｉＯｘは、例えば、ＴｉＯ２を含む。ＺｒＯｘは、例えば、ＺｒＯ２を含む。第１絶縁領域３１ａは、例えば、第１化合物を含まない。第１絶縁領域３１ａは、例えば、第１化合物を含んでも良い。この場合、第１絶縁領域３１ａにおける第１化合物の濃度は、第３絶縁領域３１ｃにおける第１化合物の濃度よりも低い。
上記の第１〜第５条件の少なくともいずれかを満たす場合、第３絶縁領域３１ｃにおける水素の拡散係数は、第１絶縁領域３１ａにおける水素の拡散係数よりも低い。第３絶縁領域３１ｃにおける水素の拡散係数は、例えば、１×１０−１３ｃｍ２／ｓ以下である。
図１に示すように、半導体装置１１０は、第４半導体領域１４及び第５半導体領域１５をさらに含んでも良い。第１半導体領域１１は、第３部分領域１１ｃをさらに含んでも良い。第１絶縁部３１は、第６〜第８絶縁領域３１ｆ〜３１ｈをさらに含んでも良い。
第４半導体領域１４は、第１導電形である。第１電極６１の一部は、第２方向（Ｘ軸方向）において、第２半導体領域１２と第４半導体領域１４との間に位置する。
第５半導体領域１５は、第２導電形である。第１電極６１は、第２方向（Ｘ軸方向）において、第３半導体領域１３と第５半導体領域１５との間に位置する。第５半導体領域１５は、第１方向（Ｚ軸方向）において、第３部分領域１１ｃと第４半導体領域１４との間に位置する。
第６絶縁領域３１ｆは、第２方向（Ｘ軸方向）において、第１電極６１と第５半導体領域１５との間に設けられる。第６絶縁領域３１ａは、第１方向（Ｚ軸方向）において、第７絶縁領域３１ｇと第８絶縁領域３１ｈとの間に設けられる。第７絶縁領域３１ｇは、第１方向（Ｚ軸方向）において、第１部分領域１１ａと第６絶縁領域３１ｆとの間に設けられる。この例では、第７絶縁領域３１ｆは、第２方向（Ｘ軸方向）において、第２絶縁領域３１ｂと第３部分領域１１ｃとの間に設けられる。第７絶縁領域３１ｇは、第１方向（Ｚ軸方向）において、第２絶縁領域３１ｂと第６絶縁領域３１ｆとの間に設けられても良い。第８絶縁領域３１ｈは、第１方向（Ｚ軸方向）において、第６絶縁領域３１ｆと第２電極６２との間に設けられる。この例では、第８絶縁領域３１ｈは、第２方向（Ｘ軸方向）において、第５絶縁領域３１ｅと第４半導体領域１４との間に設けられる。第８絶縁領域３１ｈは、第１方向（Ｚ軸方向）において、第６絶縁領域３１ｆと第５絶縁領域３１ｅとの間に設けられても良い。
実施形態において、第６絶縁領域３１ｆ及び第７絶縁領域３１ｇは、例えば、第１１〜第１５条件の少なくともいずれかを満たす。第１１条件において、第７絶縁領域３１ｇは、窒素を含み、第６絶縁領域３１ｆは、窒素を含まない。第１２条件において、第６絶縁領域３１ｆ及び第７絶縁領域３１ｇは、窒素を含み、第６絶縁領域３１ｆにおける窒素の濃度は、第７絶縁領域３１ｇにおける窒素の濃度よりも低い。第１３条件において、第７絶縁領域３１ｇは、第１金属を含み、第６絶縁領域３１ｆは、第１金属を含まない。第１４条件において、第６絶縁領域３１ｆ及び第７絶縁領域３１ｇは、第１金属を含み、第６絶縁領域３１ｆにおける第１金属の濃度は、第７絶縁領域３１ｇにおける第１金属の濃度よりも低い。第１５条件において、第６絶縁領域３１ｆは、ＳｉＯｚ１を含み、第７絶縁領域３１ｇは、ＳｉＯｚ２（ｚ１＜ｚ２）を含む。
実施形態において、第６絶縁領域３１ｆの組成は、第１絶縁領域３１ａの組成と実質的に同じでも良い。第６絶縁領域３１ｆにおける窒素の濃度は、第１絶縁領域３１ａにおける窒素の濃度と実質的に同じでも良い。第６絶縁領域３１ｆにおける第１金属の濃度は、第１絶縁領域３１ａにおける第１金属の濃度と実質的に同じでも良い。
実施形態において、第７絶縁領域３１ｇの組成は、第３絶縁領域３１ｃの組成と実質的に同じでも良い。第７絶縁領域３１ｇにおける窒素の濃度は、第３絶縁領域３１ｃにおける窒素の濃度と実質的に同じでも良い。第７絶縁領域３１ｇにおける第１金属の濃度は、第３絶縁領域３１ｃにおける第１金属の濃度と実質的に同じでも良い。
実施形態において、第１絶縁領域３１ａ及び第２絶縁領域３１ｂは、例えば、第２１〜第２５条件の少なくともいずれかを満たす。第２１条件において、第２絶縁領域３１ｂは、窒素を含み、第１絶縁領域３１ａは、窒素を含まない。第２２条件において、第１絶縁領域３１ａ及び第２絶縁領域３１ｂは、窒素を含み、第１絶縁領域３１ａにおける窒素の濃度は、第２絶縁領域３１ｂにおける窒素の濃度よりも低い。第２３条件において、第２絶縁領域３１ｂは、第１金属を含み、第１絶縁領域３１ａは、第１金属を含まない。第２４条件において、第１絶縁領域３１ａ及び第２絶縁領域３１ｂは、第１金属を含み、第１絶縁領域３１ａにおける第１金属の濃度は、第２絶縁領域３１ｂにおける第１金属の濃度よりも低い。第２５条件において、第１絶縁領域３１ａは、ＳｉＯｚ１を含み、第２絶縁領域３１ｂは、ＳｉＯｚ２（ｚ１＜ｚ２）を含む。
第２１〜第２５条件は、第１〜第５条件に対応している。第１絶縁領域３１ａ及び第３絶縁領域３１ｃが満たす条件と、第１絶縁領域３１ａ及び第２絶縁領域３１ｂが満たす条件と、の組み合わせは、特に限定されない。例えば、第１絶縁領域３１ａ及び第３絶縁領域３１ｃが第１条件を満たし、第１絶縁領域３１ａ及び第２絶縁領域３１ｂが第２３条件を満たしてもよい。一方で、第１絶縁領域３１ａ及び第３絶縁領域３１ｃが第１条件を満たし、第１絶縁領域３１ａ及び第２絶縁領域３１ｂが第２１条件を満たす場合など、対応する条件を満たす場合は、第１絶縁部３１の形成が容易になる。
実施形態において、第２絶縁領域３１ｂの組成は、第３絶縁領域３１ｃの組成及び第７絶縁領域３１ｇの組成の少なくともいずれかと実質的に同じでも良い。第２絶縁領域３１ｂにおける窒素の濃度は、第３絶縁領域３１ｃにおける窒素の濃度、及び、第７絶縁領域３１ｇにおける窒素の濃度の少なくともいずれかと実質的に同じでも良い。例えば、第２絶縁領域３１ｂにおける窒素の濃度は、第１絶縁領域３１ａにおける窒素の濃度、及び、第６絶縁領域３１ｆにおける窒素の濃度の少なくともいずれかよりも高い。第２絶縁領域３１ｂにおける第１金属の濃度は、第３絶縁領域３１ｃにおける第１金属の濃度、及び、第７絶縁領域３１ｇにおける第１金属の濃度と実質的に同じでも良い。例えば、第２絶縁領域３１ｂにおける第１金属の濃度は、第１絶縁領域３１ａにおける第１金属の濃度、及び、第６絶縁領域３１ｆにおける第１金属の濃度の少なくともいずれかよりも高い。第２絶縁領域３１ｂは、ＳｉＯｚ２を含んでも良い。
実施形態において、第１電極６１は、例えば、ポリシリコンを含む。第２電極６２及び第３電極６３の少なくともいずれかは、アルミニウムなどの金属を含む。第１絶縁部３１及び第２絶縁部３２の少なくともいずれかは、金属化合物（酸化シリコン及び酸化アルミニウムなど）を含む。実施形態において、上記は例であり、材料は種々の変形が可能である。
図２は、第１実施形態に係る別の半導体装置を例示する模式的断面図である。
図２に示すように、半導体装置１１１は、第３絶縁部３３及び第４電極６４をさらに含む。第３絶縁部３３は、第１方向（Ｚ軸方向）において、第１部分領域１１ａと第２絶縁領域３１ｂとの間、及び、第１部分領域１１ａと第３絶縁領域３１ｃとの間に設けられる。第４電極６４は、第１方向（Ｚ軸方向）において、第２絶縁領域３１ｂと第３絶縁部３３との間に設けられる。第３絶縁部３３の一部は、第２方向（Ｘ軸方向）において、第２部分領域１１ｂと第４電極６４との間に位置する。それ以外は、図１に示す半導体装置１１０と同様である。第４電極６４は、例えば、第２のソース電極として機能する。この場合、例えば、第４電極６４は、第２電極６２と電気的に接続される。第３絶縁部３３は、例えば、層間絶縁膜として機能する。
以下では、半導体装置１１１の製造方法の例について説明する。
図３（ａ）〜図３（ｄ）は、第１実施形態に係る別の半導体装置の製造方法を例示する模式的断面図である。
図３（ａ）に示すように、基材７０を準備する。基材７０は、第１〜第５半導体領域１１〜１５、半導体層１０Ｌ、第３絶縁部３３、及び第４電極６４を含む。例えば、半導体層１０Ｌの上に、第１半導体領域１１が設けられる。第１半導体領域１１の上に、第３半導体領域１３及び第５半導体領域１５が設けられる。第３半導体領域１３の上に、第２半導体領域１２が設けられる。第５半導体領域１５の上に、第４半導体領域１４が設けられる。第１半導体領域１１に設けられた凹部内に、第３絶縁部３３が設けられる。第３絶縁部３３に設けられた凹部内に、第４電極６４が設けられる。
図３（ｂ）に示すように、第１絶縁膜３１Ｆを形成する。第１絶縁膜３１Ｆは、第３絶縁部３３の上面及び第４電極６４の上面に形成される。第１絶縁膜３１Ｆは、第１〜第５半導体領域１１〜１５の側面、第２半導体領域１２の上面、及び第４半導体領域１４の上面に形成されても良い。第１絶縁膜３１Ｆは、例えば、Ｓｉ３Ｎ４を含む。
図３（ｃ）に示すように、第１絶縁膜３１Ｆのうちの、第３絶縁部３３の上面及び第４電極６４の上面に設けられた部分の厚さを減少させる。この厚さの減少は、例えば、ドライエッチングなどにより行われる。第１絶縁膜３１Ｆのうちの、第１〜第５半導体領域１１〜１５の側面、第２半導体領域１２の上面、及び第４半導体領域１４の上面に設けられた部分の厚さが減少されても良い。第１絶縁膜３１Ｆのうちの、第３絶縁部３３の上面及び第４電極６４の上面に設けられた部分が残る。残った第１絶縁膜３１Ｆは、第１絶縁部３１の第２絶縁領域３１ｂ、第３絶縁領域３１ｃ、及び第７絶縁領域３１ｇになる。
図３（ｄ）に示すように、第１絶縁膜３１Ｆの上に、第１電極６１が設けられる。第１電極６１と第１〜第５半導体領域１１〜１５の側面との間、及び、第１電極６１の上面に第２絶縁膜３１Ｇが形成される。第２絶縁膜３１Ｇは、第１絶縁部３１の第１絶縁領域３１ａ、第４絶縁領域３１ｄ、第５絶縁領域３１ｅ、第６絶縁領域３１ｆ、及び第８絶縁領域３１ｈになる。第２絶縁膜３１Ｇは、例えば、酸化シリコンなどを含む。第２絶縁膜３１Ｇは、例えば、実質的にＳｉ３Ｎ４を含まない。さらに、第２絶縁膜３１Ｇの上面、第２半導体領域１２の上面、及び、第４半導体領域１４の上面に、第２絶縁部３２が形成される。第２絶縁膜３１Ｇの形成と第２絶縁部３２の形成とは連続して行われても良い。第２絶縁部３２の一部、及び、第２〜５半導体領域１２〜５の一部が除去される。この除去は、例えば、ドライエッチングなどにより行われる。第３半導体領域１３の上面の一部と側面の一部、第５半導体領域１５の上面の一部と側面の一部、第２半導体領域１２の側面、第４半導体領域１４の側面、及び、第２絶縁部３２の上面と側面に、第２導電領域６２ｂが形成される。第２導電領域６２ｂの上面に、第１導電領域６２ａが形成される。第１導電領域６２ａ及び第２導電領域６２ｂは、第２電極６２になる。これにより、半導体装置１１１が得られる。
上記の例では、第１条件を満たす第１絶縁領域３１ａ及び第３絶縁領域３１ｃが設けられる。第１絶縁膜３１Ｆ及び第２絶縁膜３１Ｇの組成を変えることで、第２〜第５条件を満たす第１絶縁領域３１ａ及び第３絶縁領域３１ｃを設けることができる。上記の例では、第１１条件を満たす第６絶縁領域３１ｆ及び第７絶縁領域３１ｇが設けられる。第１絶縁膜３１Ｆ及び第２絶縁膜３１Ｇの組成を変えることで、第１２〜第１５条件を満たす第６絶縁領域３１ｆ及び第７絶縁領域３１ｇを設けることができる。
上記の製造方法によれば、特性を安定化できる半導体装置の製造方法を提供できる。
半導体装置１１０は、例えば、基材７０に第３絶縁部３３及び第４電極６４を設けない以外は、図３（ａ）〜図３（ｄ）に示す方法と同様の方法で製造することができる。
（第２実施形態）
図４は、第２実施形態に係る半導体装置を例示する模式的断面図である。
図４に示すように、半導体装置１２０は、第１〜第５半導体領域１１〜１５、半導体層１０Ｌ、第１〜第３電極６１〜６３、第１絶縁部３１、及び第２絶縁部３２を含む。第１絶縁部３１は、第１〜第８絶縁領域３１ａ〜３１ｈを含む。
実施形態において、第１絶縁部３１の第５絶縁領域３１ｅは、第１〜第３部分ｐ１〜ｐ３を含む。第１部分ｐ１は、第１方向（Ｚ軸方向）において、第１電極６１と第２電極６２との間に位置する。第１部分ｐ１は、第２方向（Ｘ軸方向）において、第２半導体領域１２と第４半導体領域１４との間に位置する。この例では、第１部分ｐ１は、第２方向（Ｘ軸方向）において、第４絶縁領域３１ｄと第８絶縁領域３１ｈとの間に位置する。第２部分ｐ２の一部は、第１方向（Ｚ軸方向）において、第２半導体領域１２と第２電極６２との間に位置する。第２部分ｐ２の別の一部は、第１方向（Ｚ軸方向）において、第４絶縁領域３１ｄと第２電極６２との間に位置する。第３部分ｐ３の一部は、第１方向（Ｚ軸方向）において、第４半導体領域１４と第２電極６２との間に位置する。第３部分ｐ３の別の一部は、第１方向（Ｚ軸方向）において、第８絶縁領域３１ｈと第２電極６２との間に位置する。第２絶縁部３２の一部は、第２方向（Ｘ軸方向）において、第２部分ｐ２と第３部分ｐ３との間に位置する。
実施形態において、第１絶縁領域３１ａ及び第４絶縁領域３１ｄは、第６〜第１０条件の少なくともいずれかを満たす。第６条件において、第４絶縁領域３１ｄは、窒素を含み、第１絶縁領域３１ａは、窒素を含まない。第７条件において、第１絶縁領域３１ａ及び第４絶縁領域３１ｄは、窒素を含み、第１絶縁領域３１ａにおける窒素の濃度は、第４絶縁領域３１ｄにおける窒素の濃度よりも低い。第８条件において、第４絶縁領域３１ｄは、Ａｌ、Ｔｉ、Ｍｇ、Ｚｒ、Ｔａ、Ｃｅ、Ｉｒ、Ｒｕ、Ｒｅ、及びＳｒよりなる群から選ばれた少なくとも１つの第２金属を含み、第１絶縁領域３１ａは、第２金属を含まない。第９条件において、第１絶縁領域３１ａ及び第４絶縁領域３１ｄは、第２金属を含み、第１絶縁領域３１ａにおける第２金属の濃度は、第４絶縁領域３１ｄにおける第２金属の濃度よりも低い。第１０条件において、第１絶縁領域３１ａは、ＳｉＯｚ１を含み、第４絶縁領域３１ｄは、ＳｉＯｚ２（ｚ１＜ｚ２）を含む。
実施形態においては、第６〜第１０条件の少なくともいずれかを満たす第４絶縁領域３１ｄにおいて、第１絶縁領域３１ａよりも水素の拡散を抑制することができる。第４絶縁領域３１ｄを設けることで、第４絶縁領域３１ｄを設けない場合よりも、半導体装置の特性を安定化できる。例えば、閾値電圧の負側へのシフトが抑制される。第１絶縁領域３１ａにおいて、水素の拡散を抑制できても良い。
実施形態において、第４絶縁領域３１ｄは、Ｓｉ３Ｎ４、ＡｌＮ、ＷＮ、ＡｌｘＯｙ、ＴｉＯｘ、ＭｇＯｘ、ＺｒＯｘ、Ｔａ５Ｏ３、ＣｅＯ２、ＩｒＯｘ、ＲｕＯｘ、ＲｅＯｘ、ＡｌｘＳｉｙＯｚ、ＭｇＴｉＯｘ、及びＳｒＲｕＯ３よりなる群から選ばれる少なくとも１つの第１化合物を含んでも良い。ＡｌｘＯｙは、例えば、Ａｌ２Ｏ３を含む。ＴｉＯｘは、例えば、ＴｉＯ２を含む。ＺｒＯｘは、例えば、ＺｒＯ２を含む。第１絶縁領域３１ａは、例えば、第１化合物を含まない。第１絶縁領域３１ａは、例えば、第１化合物を含んでも良い。この場合、第１絶縁領域３１ａにおける第１化合物の濃度は、第４絶縁領域３１ｄにおける第１化合物の濃度よりも低い。
上記の第６〜第１０条件の少なくともいずれかを満たす場合、第４絶縁領域３１ｄにおける水素の拡散係数は、第１絶縁領域３１ａにおける水素の拡散係数よりも低い。第４絶縁領域３１ｄにおける水素の拡散係数は、例えば、１×１０−１３ｃｍ２／ｓ以下である。
実施形態において、第６絶縁領域３１ｆ及び第８絶縁領域３１ｈは、例えば、第１６〜第２０条件の少なくともいずれかを満たす。第１６条件において、第８絶縁領域３１ｈは、窒素を含み、第６絶縁領域３１ｆは、窒素を含まない。第１７条件において、第６絶縁領域３１ｆ及び第８絶縁領域３１ｈは、窒素を含み、第６絶縁領域３１ｆにおける窒素の濃度は、第８絶縁領域３１ｈにおける窒素の濃度よりも低い。第１８条件において、第８絶縁領域３１ｈは、第２金属を含み、第６絶縁領域３１ｆは、第２金属を含まない。第１９条件において、第６絶縁領域３１ｆ及び第８絶縁領域３１ｈは、第２金属を含み、第６絶縁領域３１ｆにおける第２金属の濃度は、第８絶縁領域３１ｈにおける第２金属の濃度よりも低い。第２０条件において、第６絶縁領域３１ｆは、ＳｉＯｚ１を含み、第８絶縁領域３１ｈは、ＳｉＯｚ２（ｚ１＜ｚ２）を含む。
実施形態において、第８絶縁領域３１ｈの組成は、第４絶縁領域３１ｄの組成と実質的に同じでも良い。第８絶縁領域３１ｈにおける窒素の濃度は、第４絶縁領域３１ｄにおける窒素の濃度と実質的に同じでも良い。第８絶縁領域３１ｈにおける第２金属の濃度は、第４絶縁領域３１ｄにおける第２金属の濃度と実質的に同じでも良い。
第１絶縁領域３１ａ及び第５絶縁領域３１ｅは、例えば、第２６〜第３０条件の少なくともいずれかを満たす。第２６条件において、第５絶縁領域３１ｅは、窒素を含み、第１絶縁領域３１ａは、窒素を含まない。第２７条件において、第１絶縁領域３１ａ及び第５絶縁領域３１ｅは、窒素を含み、第１絶縁領域３１ａにおける窒素の濃度は、第５絶縁領域３１ｅにおける窒素の濃度よりも低い。第２８条件において、第５絶縁領域３１ｅは、第２金属を含み、第１絶縁領域３１ａは、第２金属を含まない。第２９条件において、第１絶縁領域３１ａ及び第５絶縁領域３１ｅは、第２金属を含み、第１絶縁領域３１ａにおける第２金属の濃度は、第５絶縁領域３１ｅにおける第２金属の濃度よりも低い。第３０条件において、第１絶縁領域３１ａは、ＳｉＯｚ１を含み、第５絶縁領域３１ｅは、ＳｉＯｚ２（ｚ１＜ｚ２）を含む。
第２６〜第３０条件は、第６〜第１０条件に対応している。第１絶縁領域３１ａ及び第４絶縁領域３１ｄが満たす条件と、第１絶縁領域３１ａ及び第５絶縁領域３１ｅが満たす条件と、の組み合わせは、特に限定されない。例えば、第１絶縁領域３１ａ及び第４絶縁領域３１ｄが第６条件を満たし、第１絶縁領域３１ａ及び第５絶縁領域３１ｅが第２８条件を満たしてもよい。一方で、第１絶縁領域３１ａ及び第４絶縁領域３１ｄが第６条件を満たし、第１絶縁領域３１ａ及び第５絶縁領域３１ｅが第２６条件を満たす場合など、対応する条件を満たす場合は、第１絶縁部３１の形成が容易になる。
実施形態において、第５絶縁領域３１ｅの組成は、第４絶縁領域３１ｄの組成及び第８絶縁領域３１ｈの組成の少なくともいずれかと実質的に同じでも良い。第５絶縁領域３１ｅにおける窒素の濃度は、第４絶縁領域３１ｄにおける窒素の濃度、及び、第８絶縁領域３１ｈにおける窒素の濃度の少なくともいずれかと実質的に同じでも良い。例えば、第５絶縁領域３１ｅにおける窒素の濃度は、第１絶縁領域３１ａにおける窒素の濃度、及び、第６絶縁領域３１ｆにおける窒素の濃度の少なくともいずれかよりも高い。第５絶縁領域３１ｅにおける第２金属の濃度は、第４絶縁領域３１ｄにおける第２金属の濃度、及び、第８絶縁領域３１ｈにおける第２金属の濃度と実質的に同じでも良い。例えば、第５絶縁領域３１ｅにおける第２金属の濃度は、第１絶縁領域３１ａにおける第２金属の濃度、及び、第６絶縁領域３１ｆにおける第２金属の濃度の少なくともいずれかよりも高い。第５絶縁領域３１ｅは、ＳｉＯｚ２を含んでも良い。
図５は、第２実施形態に係る別の半導体装置を例示する模式的断面図である。
図５に示すように、半導体装置１２１は、第３絶縁部３３及び第４電極６４をさらに含む。第３絶縁部３３は、第１方向（Ｚ軸方向）において、第１部分領域１１ａと第２絶縁領域３１ｂとの間、及び、第１部分領域１１ａと第３絶縁領域３１ｃとの間に設けられる。第４電極６４は、第１方向（Ｚ軸方向）において、第２絶縁領域３１ｂと第３絶縁部３３との間に設けられる。第３絶縁部３３の一部は、第２方向（Ｘ軸方向）において、第２部分領域１１ｂと第４電極６４との間に位置する。それ以外は、図４に示す半導体装置１２０と同様である。第４電極６４は、例えば、第２のソース電極として機能する。この場合、例えば、第４電極６４は、第２電極６２と電気的に接続される。第３絶縁部３３は、例えば、層間絶縁膜として機能する。
以下では、半導体装置１２１の製造方法の例について説明する。
図６（ａ）〜図６（ｄ）は、第２実施形態に係る別の半導体装置の製造方法を例示する模式的断面図である。
図６（ａ）に示すように、基材７１を準備する。基材７１は、第１〜第５半導体領域１１〜１５、半導体層１０Ｌ、第３絶縁部３３、第４電極６４、第１絶縁膜３１Ｆ、及び第１電極６１を含む。例えば、半導体層１０Ｌの上に、第１半導体領域１１が設けられる。第１半導体領域１１の上に、第３半導体領域１３及び第５半導体領域１５が設けられる。第３半導体領域１３の上に、第２半導体領域１２が設けられる。第５半導体領域１５の上に、第４半導体領域１４が設けられる。第１半導体領域１１に設けられた凹部内に、第３絶縁部３３が設けられる。第３絶縁部３３に設けられた凹部内に、第４電極６４が設けられる。第３絶縁部３３の上及び第４電極６４の上に、第１絶縁膜３１Ｆが設けられる。第１絶縁膜３１Ｆに設けられた凹部内に、第１電極６１が設けられる。第１絶縁膜３１Ｆは、例えば、酸化シリコンなどを含む。第１絶縁膜３１Ｆは、例えば、実質的にＳｉ３Ｎ４を含まない。第１絶縁膜３１Ｆは、第１絶縁部３１の第１絶縁領域３１ａ、第２絶縁領域３１ｂ、第３絶縁領域３１ｃ、第６絶縁領域３１ｆ、及び第７絶縁領域３１ｇになる。
図６（ｂ）に示すように、第２絶縁膜３１Ｇを形成する。第２絶縁膜３１Ｇは、第２半導体領域１２の上面、第４半導体領域１４の上面、第１電極６１の上面、及び第１電極６１の上面に形成される。第２絶縁膜３１Ｇは、例えば、Ｓｉ３Ｎ４を含む。さらに、第２絶縁膜３１Ｇの上面に、第２絶縁部３２が形成される。
図６（ｃ）に示すように、第２絶縁部３２の一部、第２絶縁膜３１Ｇの一部、及び、第２〜５半導体領域１２〜１５の一部が除去される。この除去は、例えば、ドライエッチングなどにより行われる。第２絶縁膜３１Ｇは、第１絶縁部３１の第４絶縁領域３１ｄ、第５絶縁領域３１ｅ、及び第８絶縁領域３１ｈになる。
図６（ｄ）に示すように、第３半導体領域１３の上面の一部と側面の一部、第５半導体領域１５の上面の一部と側面の一部、第２半導体領域１２の側面、第４半導体領域１４の側面、第２絶縁膜３１Ｇの側面、及び、第２絶縁部３２の上面と側面に、第２導電領域６２ｂが形成される。第２導電領域６２ｂの上面に、第１導電領域６２ａが形成される。第１導電領域６２ａ及び第２導電領域６２ｂは、第２電極６２になる。これにより、半導体装置１２１が得られる。
上記の例では、第６条件を満たす第１絶縁領域３１ａ及び第４絶縁領域３１ｄが設けられる。第１絶縁膜３１Ｆ及び第２絶縁膜３１Ｇの組成を変えることで、第７〜第１０条件を満たす第１絶縁領域３１ａ及び第４絶縁領域３１ｄを設けることができる。上記の例では、第１６条件を満たす第６絶縁領域３１ｆ及び第８絶縁領域３１ｈが設けられる。第１絶縁膜３１Ｆ及び第２絶縁膜３１Ｇの組成を変えることで、第１７〜第２０条件を満たす第６絶縁領域３１ｆ及び第８絶縁領域３１ｈを設けることができる。
上記の製造方法によれば、特性を安定化できる半導体装置の製造方法を提供できる。
半導体装置１２０は、例えば、基材７１に第３絶縁部３３及び第４電極６４を設けない以外は、図６（ａ）〜図６（ｄ）に示す方法と同様の方法で製造することができる。
（第３実施形態）
図７は、第３実施形態に係る半導体装置を例示する模式的断面図である。
図７に示すように、半導体装置１３０は、第１〜第５半導体領域１１〜１５、半導体層１０Ｌ、第１〜第３電極６１〜６３、第１絶縁部３１、及び第２絶縁部３２を含む。第１絶縁部３１は、第１〜第８絶縁領域３１ａ〜３１ｈを含む。
実施形態において、第１絶縁領域３１ａ及び第３絶縁領域３１ｃは、上記の第１〜第５条件の少なくともいずれかを満たす。第１絶縁領域３１ａ及び第４絶縁領域３１ｄは、上記の第６〜第１０条件の少なくともいずれかを満たす。
実施形態においては、第１〜第５条件の少なくともいずれかを満たす第３絶縁領域３１ｃ、及び、第６〜第１０条件の少なくともいずれかを満たす第４絶縁領域３１ｄにおいて、第１絶縁領域３１ａよりも水素の拡散を抑制することができる。第３絶縁領域３１ｃ及び第４絶縁領域３１ｄを設けることで、第３絶縁領域３１ｃ及び第４絶縁領域３１ｄを設けない場合よりも、半導体装置の特性をさらに安定化できる。例えば、閾値電圧の負側へのシフトがさらに抑制される。第１絶縁領域３１ａにおいて、水素の拡散を抑制できても良い。
実施形態において、第６絶縁領域３１ｆ及び第７絶縁領域３１ｇは、例えば、上記の第１１〜第１５条件の少なくともいずれかを満たす。第６絶縁領域３１ｆ及び第８絶縁領域３１ｈは、例えば、上記の第１６〜第２０条件の少なくともいずれかを満たす。第１絶縁領域３１ａ及び第２絶縁領域３１ｂは、例えば、上記の第２１〜第２５条件の少なくともいずれかを満たす。第１絶縁領域３１ａ及び第５絶縁領域３１ｅは、例えば、上記の第２６〜第３０条件の少なくともいずれかを満たす。
実施形態において、第３絶縁領域３１ｃの組成は、第４絶縁領域３１ｄの組成と実質的に同じでも良い。第３絶縁領域３１ｃにおける窒素の濃度は、第４絶縁領域３１ｄにおける窒素の濃度と実質的に同じでも良い。第３絶縁領域３１ｃにおける第１金属の濃度は、第４絶縁領域３１ｄにおける第２金属の濃度と実質的に同じでも良い。第１金属と第２金属は同じでも良い。
実施形態において、第７絶縁領域３１ｇの組成は、第８絶縁領域３１ｈの組成と実質的に同じでも良い。第７絶縁領域３１ｇにおける窒素の濃度は、第８絶縁領域３１ｈにおける窒素の濃度と実質的に同じでも良い。第７絶縁領域３１ｇにおける第１金属の濃度は、第８絶縁領域３１ｈにおける第２金属の濃度と実質的に同じでも良い。第１金属と第２金属は同じでも良い。
実施形態において、第２絶縁領域３１ｂの組成は、第５絶縁領域３１ｅの組成と実質的に同じでも良い。第２絶縁領域３１ｂにおける窒素の濃度は、第５絶縁領域３１ｅにおける窒素の濃度と実質的に同じでも良い。第２絶縁領域３１ｂにおける第１金属の濃度は、第５絶縁領域３１ｅにおける第２金属の濃度と実質的に同じでも良い。第１金属と第２金属は同じでも良い。
半導体装置１３０は、例えば、上述の半導体装置１１０の製造方法と上述の半導体装置１２０の製造方法とを組み合わせた方法で製造することができる。
図８は、第３実施形態に係る別の半導体装置を例示する模式的断面図である。
図８に示すように、半導体装置１３１は、第３絶縁部３３及び第４電極６４をさらに含む。第３絶縁部３３は、第１方向（Ｚ軸方向）において、第１部分領域１１ａと第２絶縁領域３１ｂとの間、及び、第１部分領域１１ａと第３絶縁領域３１ｃとの間に設けられる。第４電極６４は、第１方向（Ｚ軸方向）において、第２絶縁領域３１ｂと第３絶縁部３３との間に設けられる。第３絶縁部３３の一部は、第２方向（Ｘ軸方向）において、第２部分領域１１ｂと第４電極６４との間に位置する。それ以外は、図７に示す半導体装置１３０と同様である。第４電極６４は、例えば、第２のソース電極として機能する。この場合、例えば、第４電極６４は、第２電極６２と電気的に接続される。第３絶縁部３３は、例えば、層間絶縁膜として機能する。
半導体装置１３１は、例えば、上述の半導体装置１１１の製造方法と上述の半導体装置１２１の製造方法とを組み合わせた方法で製造することができる。
実施形態によれば、特性を安定化できる半導体装置を提供することができる。
本願明細書において、「電気的に接続される状態」は、複数の導電体が物理的に接してこれら複数の導電体の間に電流が流れる状態を含む。「電気的に接続される状態」は、複数の導電体の間に、別の導電体が挿入されて、これらの複数の導電体の間に電流が流れる状態を含む。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる、半導体領域、電極、及び絶縁部などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０Ｌ…半導体層、 １１〜１５…第１〜第５半導体領域、 １１ａ〜１１ｃ…第１〜第３部分領域、 ３１〜３３…第１〜第３絶縁部、 ３１ａ〜３１ｈ…第１〜第８絶縁領域、 ３１Ｆ、３１Ｇ…第１、第２絶縁膜、 ６１〜６４…第１〜第４電極、 ６２ａ、６２ｂ…第１、第２導電領域、 ７０、７１…基材、 １１０、１１１、１２０、１２１、１３０、１３１…半導体装置、 ｐ１〜ｐ３…第１〜第３部分

Claims (10)

  1. 第１部分領域及び第２部分領域を含み、第１導電形の第１半導体領域と、
    前記第１導電形の第２半導体領域であって、前記第２部分領域から前記第２半導体領域への第１方向は、前記第２部分領域から前記第１部分領域への第２方向と交差した、前記第２半導体領域と、
    前記第１方向において前記第２部分領域と前記第２半導体領域との間に設けられた第２導電形の第３半導体領域と、
    第１電極であって、前記第３半導体領域から前記第１電極への方向は、前記第２方向に沿う、前記第１電極と、
    前記第２半導体領域と電気的に接続された第２電極と、
    前記第１半導体領域と電気的に接続された第３電極と、
    第１絶縁部であって、
    前記第２方向において前記第３半導体領域と前記第１電極との間に設けられた第１絶縁領域と、
    前記第１方向において前記第１部分領域と前記第１電極との間に設けられた第２絶縁領域と、
    前記第１方向において前記第１部分領域と前記第１絶縁領域との間に設けられた第３絶縁領域と、
    を含む、前記第１絶縁部と、
    を備え、
    前記第１絶縁領域及び前記第３絶縁領域は、第１〜第５条件の少なくともいずれかを満たし、
    前記第１条件において、前記第３絶縁領域は、窒素を含み、前記第１絶縁領域は、窒素を含まず、
    前記第２条件において、前記第１絶縁領域及び前記第３絶縁領域は、窒素を含み、前記第１絶縁領域における窒素の濃度は、前記第３絶縁領域における窒素の濃度よりも低く、
    前記第３条件において、前記第３絶縁領域は、Ａｌ、Ｔｉ、Ｍｇ、Ｚｒ、Ｔａ、Ｃｅ、Ｉｒ、Ｒｕ、Ｒｅ、及びＳｒよりなる群から選ばれた少なくとも１つの第１金属を含み、前記第１絶縁領域は、前記第１金属を含まず、
    前記第４条件において、前記第１絶縁領域及び前記第３絶縁領域は、前記第１金属を含み、前記第１絶縁領域における前記第１金属の濃度は、前記第３絶縁領域における前記第１金属の濃度よりも低く、
    前記第５条件において、前記第１絶縁領域は、ＳｉＯｚ１を含み、前記第３絶縁領域は、ＳｉＯｚ２（ｚ１＜ｚ２）を含む、半導体装置。
  2. 前記第３絶縁領域における水素の拡散係数は、１×１０−１３ｃｍ２／ｓ以下である、請求項１記載の半導体装置。
  3. 前記第３絶縁領域は、Ｓｉ３Ｎ４、ＡｌＮ、ＷＮ、ＡｌｘＯｙ、ＴｉＯｘ、ＭｇＯｘ、ＺｒＯｘ、Ｔａ５Ｏ３、ＣｅＯ２、ＩｒＯｘ、ＲｕＯｘ、ＲｅＯｘ、ＡｌｘＳｉｙＯｚ、ＭｇＴｉＯｘ、及びＳｒＲｕＯ３よりなる群から選ばれる少なくとも１つの第１化合物を含み、
    前記第１絶縁領域は、前記第１化合物を含まない、または、前記第１化合物を含み、前記第１絶縁領域における前記第１化合物の濃度は、前記第３絶縁領域における前記第１化合物の濃度よりも低い、請求項１または２に記載の半導体装置。
  4. 前記第１絶縁領域及び前記第２絶縁領域は、第２１〜第２５条件の少なくともいずれかを満たし、
    前記第２１条件において、前記第２絶縁領域は、窒素を含み、前記第１絶縁領域は、窒素を含まず、
    前記第２２条件において、前記第１絶縁領域及び前記第２絶縁領域は、窒素を含み、前記第１絶縁領域における窒素の濃度は、前記第２絶縁領域における窒素の濃度よりも低く、
    前記第２３条件において、前記第２絶縁領域は、前記第１金属を含み、前記第１絶縁領域は、前記第１金属を含まず、
    前記第２４条件において、前記第１絶縁領域及び前記第２絶縁領域は、前記第１金属を含み、前記第１絶縁領域における前記第１金属の濃度は、前記第２絶縁領域における前記第１金属の濃度よりも低く、
    前記第２５条件において、前記第１絶縁領域は、ＳｉＯｚ１を含み、前記第２絶縁領域は、ＳｉＯｚ２（ｚ１＜ｚ２）を含む、請求項１〜３のいずれか１つに記載の半導体装置。
  5. 第１部分領域及び第２部分領域を含み、第１導電形の第１半導体領域と、
    前記第１導電形の第２半導体領域であって、前記第２部分領域から前記第２半導体領域への第１方向は、前記第２部分領域から前記第１部分領域への第２方向と交差した、前記第２半導体領域と、
    前記第１方向において前記第２部分領域と前記第２半導体領域との間に設けられた第２導電形の第３半導体領域と、
    第１電極であって、前記第３半導体領域から前記第１電極への方向は、前記第２方向に沿う、前記第１電極と、
    前記第２半導体領域と電気的に接続された第２電極と、
    前記第１半導体領域と電気的に接続された第３電極と、
    第１絶縁部であって、
    前記第２方向において前記第３半導体領域と前記第１電極との間に設けられた第１絶縁領域と、
    前記第１方向において前記第１部分領域と前記第１電極との間に設けられた第２絶縁領域と、
    前記第１方向において前記第１部分領域と前記第１絶縁領域との間に設けられた第３絶縁領域と、
    第４絶縁領域であって、前記第１方向において前記第１絶縁領域は前記第３絶縁領域と前記第４絶縁領域との間に位置する、前記第４絶縁領域と、
    を含む、前記第１絶縁部と、
    を備え、
    前記第１絶縁領域及び前記第４絶縁領域は、第６〜第１０条件の少なくともいずれかを満たし、
    前記第６条件において、前記第４絶縁領域は、窒素を含み、前記第１絶縁領域は、窒素を含まず、
    前記第７条件において、前記第１絶縁領域及び前記第４絶縁領域は、窒素を含み、前記第１絶縁領域における窒素の濃度は、前記第４絶縁領域における窒素の濃度よりも低く、
    前記第８条件において、前記第４絶縁領域は、Ａｌ、Ｔｉ、Ｍｇ、Ｚｒ、Ｔａ、Ｃｅ、Ｉｒ、Ｒｕ、Ｒｅ、及びＳｒよりなる群から選ばれた少なくとも１つの第２金属を含み、前記第１絶縁領域は、前記第２金属を含まず、
    前記第９条件において、前記第１絶縁領域及び前記第４絶縁領域は、前記第２金属を含み、前記第１絶縁領域における前記第２金属の濃度は、前記第４絶縁領域における前記第２金属の濃度よりも低く、
    前記第１０条件において、前記第１絶縁領域は、ＳｉＯｚ１を含み、前記第４絶縁領域は、ＳｉＯｚ２（ｚ１＜ｚ２）を含む、半導体装置。
  6. 前記第４絶縁領域における水素の拡散係数は、１×１０−１３ｃｍ２／ｓ以下である、請求項５記載の半導体装置。
  7. 前記第４絶縁領域は、Ｓｉ３Ｎ４、ＡｌＮ、ＷＮ、ＡｌｘＯｙ、ＴｉＯｘ、ＭｇＯｘ、ＺｒＯｘ、Ｔａ５Ｏ３、ＣｅＯ２、ＩｒＯｘ、ＲｕＯｘ、ＲｅＯｘ、ＡｌｘＳｉｙＯｚ、ＭｇＴｉＯｘ、及びＳｒＲｕＯ３よりなる群から選ばれる少なくとも１つの第１化合物を含み、
    前記第１絶縁領域は、前記第１化合物を含まない、または、前記第１化合物を含み、前記第１絶縁領域における前記第１化合物の濃度は、前記第４絶縁領域における前記第１化合物の濃度よりも低い、請求項５または６に記載の半導体装置。
  8. 前記第１絶縁領域及び前記第５絶縁領域は、第２６〜第３０条件の少なくともいずれかを満たし、
    前記第２６条件において、前記第５絶縁領域は、窒素を含み、前記第１絶縁領域は、窒素を含まず、
    前記第２７条件において、前記第１絶縁領域及び前記第５絶縁領域は、窒素を含み、前記第１絶縁領域における窒素の濃度は、前記第５絶縁領域における窒素の濃度よりも低く、
    前記第２８条件において、前記第５絶縁領域は、前記第２金属を含み、前記第１絶縁領域は、前記第２金属を含まず、
    前記第２９条件において、前記第１絶縁領域及び前記第５絶縁領域は、前記第２金属を含み、前記第１絶縁領域における前記第２金属の濃度は、前記第５絶縁領域における前記第２金属の濃度よりも低く、
    前記第３０条件において、前記第１絶縁領域は、ＳｉＯｚ１を含み、前記第５絶縁領域は、ＳｉＯｚ２（ｚ１＜ｚ２）を含む、半導体装置。
  9. 前記第１絶縁領域及び前記第３絶縁領域は、第１〜第５条件の少なくともいずれかを満たし、
    前記第１条件において、前記第３絶縁領域は、窒素を含み、前記第１絶縁領域は、窒素を含まず、
    前記第２条件において、前記第１絶縁領域及び前記第３絶縁領域は、窒素を含み、前記第１絶縁領域における窒素の濃度は、前記第３絶縁領域における窒素の濃度よりも低く、
    前記第３条件において、前記第３絶縁領域は、Ａｌ、Ｔｉ、Ｍｇ、Ｚｒ、Ｔａ、Ｃｅ、Ｉｒ、Ｒｕ、Ｒｅ、及びＳｒよりなる群から選ばれた少なくとも１つの第１金属を含み、前記第１絶縁領域は、前記第１金属を含まず、
    前記第４条件において、前記第１絶縁領域及び前記第３絶縁領域は、前記第１金属を含み、前記第１絶縁領域における前記第１金属の濃度は、前記第３絶縁領域における前記第１金属の濃度よりも低く、
    前記第５条件において、前記第１絶縁領域は、ＳｉＯｚ１を含み、前記第３絶縁領域は、ＳｉＯｚ２（ｚ１＜ｚ２）を含む、請求項５〜８のいずれか１つに記載の半導体装置。
  10. 前記第１絶縁領域及び前記第２絶縁領域は、第２１〜第２５条件の少なくともいずれかを満たし、
    前記第２１条件において、前記第２絶縁領域は、窒素を含み、前記第１絶縁領域は、窒素を含まず、
    前記第２２条件において、前記第１絶縁領域及び前記第２絶縁領域は、窒素を含み、前記第１絶縁領域における窒素の濃度は、前記第２絶縁領域における窒素の濃度よりも低く、
    前記第２３条件において、前記第２絶縁領域は、前記第１金属を含み、前記第１絶縁領域は、前記第１金属を含まず、
    前記第２４条件において、前記第１絶縁領域及び前記第２絶縁領域は、前記第１金属を含み、前記第１絶縁領域における前記第１金属の濃度は、前記第２絶縁領域における前記第１金属の濃度よりも低く、
    前記第２５条件において、前記第１絶縁領域は、ＳｉＯｚ１を含み、前記第２絶縁領域は、ＳｉＯｚ２（ｚ１＜ｚ２）を含む、請求項９記載の半導体装置。
JP2018079323A 2018-04-17 2018-04-17 半導体装置 Active JP6860522B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018079323A JP6860522B2 (ja) 2018-04-17 2018-04-17 半導体装置
US16/357,597 US10847649B2 (en) 2018-04-17 2019-03-19 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018079323A JP6860522B2 (ja) 2018-04-17 2018-04-17 半導体装置

Publications (2)

Publication Number Publication Date
JP2019186506A true JP2019186506A (ja) 2019-10-24
JP6860522B2 JP6860522B2 (ja) 2021-04-14

Family

ID=68162024

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018079323A Active JP6860522B2 (ja) 2018-04-17 2018-04-17 半導体装置

Country Status (2)

Country Link
US (1) US10847649B2 (ja)
JP (1) JP6860522B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022048752A (ja) * 2020-09-15 2022-03-28 株式会社東芝 半導体装置及びその製造方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04188877A (ja) * 1990-11-22 1992-07-07 Yokogawa Electric Corp 高耐圧パワーｍｏｓｆｅｔ
JPH09312395A (ja) * 1996-05-23 1997-12-02 Toshiba Corp 半導体装置の製造方法
JP2001210821A (ja) * 2000-01-21 2001-08-03 Denso Corp 半導体装置およびその製造方法
JP2009212299A (ja) * 2008-03-04 2009-09-17 Fujitsu Ltd 半導体装置及びその製造方法
JP2010003828A (ja) * 2008-06-19 2010-01-07 Toyota Central R&D Labs Inc 半導体装置
JP2011233701A (ja) * 2010-04-27 2011-11-17 Toshiba Corp 電力用半導体素子
JP2013069791A (ja) * 2011-09-21 2013-04-18 Toshiba Corp 半導体装置およびその製造方法
JP2014154667A (ja) * 2013-02-07 2014-08-25 Sumitomo Electric Ind Ltd 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004158603A (ja) 2002-11-06 2004-06-03 Toyota Central Res & Dev Lab Inc 半導体素子とその製造方法
JP2005327799A (ja) 2004-05-12 2005-11-24 Sanyo Electric Co Ltd 半導体装置の製造方法
JP6300262B2 (ja) * 2013-09-18 2018-03-28 株式会社東芝 半導体装置及びその製造方法
JP6702556B2 (ja) * 2016-10-31 2020-06-03 株式会社東芝 半導体装置及びその製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04188877A (ja) * 1990-11-22 1992-07-07 Yokogawa Electric Corp 高耐圧パワーｍｏｓｆｅｔ
JPH09312395A (ja) * 1996-05-23 1997-12-02 Toshiba Corp 半導体装置の製造方法
JP2001210821A (ja) * 2000-01-21 2001-08-03 Denso Corp 半導体装置およびその製造方法
JP2009212299A (ja) * 2008-03-04 2009-09-17 Fujitsu Ltd 半導体装置及びその製造方法
JP2010003828A (ja) * 2008-06-19 2010-01-07 Toyota Central R&D Labs Inc 半導体装置
JP2011233701A (ja) * 2010-04-27 2011-11-17 Toshiba Corp 電力用半導体素子
JP2013069791A (ja) * 2011-09-21 2013-04-18 Toshiba Corp 半導体装置およびその製造方法
JP2014154667A (ja) * 2013-02-07 2014-08-25 Sumitomo Electric Ind Ltd 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2022048752A (ja) * 2020-09-15 2022-03-28 株式会社東芝 半導体装置及びその製造方法
JP7414677B2 (ja) 2020-09-15 2024-01-16 株式会社東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US10847649B2 (en) 2020-11-24
JP6860522B2 (ja) 2021-04-14
US20190319125A1 (en) 2019-10-17

Similar Documents

Publication Publication Date Title
JP5662367B2 (ja) 窒化物半導体装置およびその製造方法
JP6378220B2 (ja) 半導体装置
US10411087B2 (en) Semiconductor capacitor and power supply module
JP6640691B2 (ja) 半導体装置及びその製造方法
JP6416056B2 (ja) 半導体装置
JP6178927B2 (ja) 半導体装置
US10290707B2 (en) Semiconductor device
JP5145694B2 (ja) ＳｉＣ半導体縦型ＭＯＳＦＥＴの製造方法。
JP6817895B2 (ja) 半導体装置
JP2012009490A (ja) 半導体装置およびその製造方法
JP2017038015A (ja) 半導体装置
JP6702556B2 (ja) 半導体装置及びその製造方法
JP2014175470A (ja) 炭化珪素半導体装置の製造方法
JPWO2017169447A1 (ja) 半導体装置及び半導体装置の製造方法
JP5556863B2 (ja) ワイドバンドギャップ半導体縦型ｍｏｓｆｅｔ
JP4631268B2 (ja) 半導体装置
JP6860522B2 (ja) 半導体装置
US20140103365A1 (en) Semiconductor device and method for manufacturing same
JP2008227237A (ja) 半導体装置
JP2017017145A (ja) 半導体装置
JP2019075472A (ja) 半導体装置及びその製造方法
JP2017092191A (ja) 炭化珪素半導体装置
JP2022140659A (ja) 半導体装置および半導体装置の製造方法
JP2016167559A (ja) 半導体装置
JP2013122953A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201002

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210128

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210128

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210208

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210209

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210226

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210326

R150 Certificate of patent or registration of utility model

Ref document number: 6860522

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150