JP2019176043A - 回路基板及びその製造方法 - Google Patents

回路基板及びその製造方法 Download PDF

Info

Publication number
JP2019176043A
JP2019176043A JP2018063751A JP2018063751A JP2019176043A JP 2019176043 A JP2019176043 A JP 2019176043A JP 2018063751 A JP2018063751 A JP 2018063751A JP 2018063751 A JP2018063751 A JP 2018063751A JP 2019176043 A JP2019176043 A JP 2019176043A
Authority
JP
Japan
Prior art keywords
circuit board
wiring pattern
thickness
separate
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018063751A
Other languages
English (en)
Inventor
典弘 西道
Norihiro Nishimichi
典弘 西道
悠貴 山田
Yuki Yamada
悠貴 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Priority to JP2018063751A priority Critical patent/JP2019176043A/ja
Priority to US16/282,133 priority patent/US20190306971A1/en
Priority to DE102019203789.5A priority patent/DE102019203789A1/de
Priority to CN201910218084.9A priority patent/CN110324964A/zh
Publication of JP2019176043A publication Critical patent/JP2019176043A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0266Marks, test patterns or identification means
    • H05K1/0268Marks, test patterns or identification means for electrical inspection or testing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/141One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/14Structural association of two or more printed circuits
    • H05K1/144Stacked arrangements of planar printed circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/36Assembling printed circuits with other printed circuits
    • H05K3/368Assembling printed circuits with other printed circuits parallel to each other

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Abstract

【課題】歩留りの低下を抑えることができると共に、劣化を検出することができる回路基板、及びその製造方法を提供すること。【解決手段】回路基板10は、絶縁部材に配線パターンが形成されたものである。この回路基板10は、第1回路基板11と、第2回路基板12と、を備えている。第1回路基板11は、第1絶縁基板110に第1配線パターン111が設けられたものである。第1配線パターン111は、許容最大厚みT11から許容最小厚みT12までの範囲に収まる第1厚みT1を有する。第2回路基板12は、第2絶縁基板120に第2配線パターン121が設けられたものである。第2配線パターン121は、第1配線パターン111の許容最小厚みT12よりも薄い第2厚みT2を有する。【選択図】図4

Description

本発明は、回路基板及びその製造方法に関する。
従来、工作機械が使用される環境下では、切削液がミスト化することで、切削液が電気・電子機器内の回路基板に付着する。これによって、配線パターンが腐食(電食)により断線し、機器の故障を招く。配線パターンの電食は、切削液に起因する場合に限られず、湿気(水分)に起因する場合にも、発生することがある。
このような配線パターンの電食や腐食による故障を予防するために、回路基板の劣化を検出する手法が種々提案されている。
一つの手法として、通常の配線パターンよりも劣化し易い構造を有する劣化検出用パターンを回路基板に設ける技術がある。例えば、特許文献1には、他の配線パターンよりも導体の幅の狭いパターンや、導体同士の絶縁間隔の狭いパターンを設けた回路基板が開示されている。
特許第3952660号公報
しかしながら、他の配線パターンよりも導体の幅の狭いパターンや、導体同士の絶縁間隔の狭いパターンがあると、回路基板の製造工程における歩留りが低下する。
本発明は、上記課題を鑑みてなされたものであり、歩留りの低下を抑えることができると共に、劣化を検出することができる回路基板、及びその製造方法を提供することを目的とする。
(1)本発明は、絶縁部材に配線パターンが設けられた回路基板(例えば、後述の回路基板10)であって、前記配線パターンは、許容最大厚み(例えば、後述の許容最大厚みT11)から許容最小厚み(例えば、後述の許容最小厚みT12)までの範囲に収まる第1厚み(例えば、後述の第1厚みT1)を有する第1配線パターン(例えば、後述の第1配線パターン111)と、前記許容最小厚みよりも薄い第2厚み(例えば、後述の第2厚みT2)を有する第2配線パターン(例えば、後述の第2配線パターン121)と、を備えていることを特徴とする、回路基板に関する。
(2) (1)の回路基板において、前記第2配線パターンは、前記第2配線パターンを構成する導体(例えば、後述の導体122)の幅(例えば、後述の幅W2)が前記第1配線パターンを構成する導体(例えば、後述の導体112)の幅(例えば、後述の幅W1)と略同一であると共に、前記第2配線パターンを構成する導体同士の間隔の大きさ(例えば、後述の間隔の大きさG2)が前記第1配線パターンを構成する導体同士の間隔の大きさ(例えば、後述の間隔の大きさG1)と略同一であってもよい。
(3) (1)又は(2)の回路基板は、第1絶縁基板(例えば、後述の第1絶縁基板110)に前記第1配線パターンが設けられた第1回路基板(例えば、後述の第1回路基板11)と、別体絶縁部材(例えば、後述の第2絶縁基板120)に前記第2配線パターンが設けられた別体回路体(例えば、後述の第2回路基板12)であって、前記第1回路基板とは別体で前記第1回路基板に接続された別体回路体と、を備えていてもよい。
(4) 第1絶縁基板に、許容最大厚みから許容最小厚みまでの範囲に収まる第1厚みを有する第1配線パターンを形成して第1回路基板を作製する工程(例えば、第1基板作製工程S11)と、別体絶縁部材に、前記許容最小厚みよりも薄い第2厚みを有する第2配線パターンを形成して別体回路体を作製する工程(例えば、後述の第2基板作製工程S12)と、前記第1回路基板に前記別体回路体を接続する工程(例えば、後述の基板接続工程S13)と、を備えていることを特徴とする、回路基板の製造方法に関する。
本発明によれば、歩留りの低下を抑えることができると共に、劣化を検出することができる回路基板、及びその製造方法を提供することを目的とする。
本発明の実施形態に係る回路基板の平面図である。 図1に示す回路基板の側断面図である。 図1に示す回路基板における第1回路基板の側断面図である。 図1に示す回路基板における第2回路基板の側断面図である。 第1配線パターンの第1厚みと第2配線パターンの第2厚みとの関係を示す断面図である。 図1に示す回路基板の製造方法を説明するフローチャートである。
以下、図面を参照して本発明の実施形態に係る回路基板について説明する。
まず、図1〜図4を用いて、回路基板10の構成について説明する。図1は、回路基板10の平面図である。図2は、回路基板10の側断面図である。図3Aは、回路基板10における第1回路基板11の側断面図である。図3Bは、回路基板10における第2回路基板12の側断面図である。図4は、第1配線パターンの第1厚みと第2配線パターンの第2厚みとの関係を示す断面図である。
図1及び図2に示すように、回路基板10は、配線パターンが設けられた基板であり、工作機械やロボットコントローラ等に適用される。配線パターンが設けられる絶縁基板は、絶縁性を有する基板であり、配線パターンが設けられることで回路基板を形成できるものであれば、制限されない。絶縁基板の代表例としては、樹脂を主体とする樹脂製基板が挙げられる。他の例としては、セラミックを主体とするセラミック基板が挙げられる。この回路基板10は、第1回路基板11と、別体回路体としての第2回路基板12と、パッド13と、はんだ接合部14と、を備えている。
図3Aに示すように、第1回路基板11は、第1絶縁基板110に第1配線パターン111が設けられたものである。図3A及び図4に示すように、第1配線パターン111は、許容最大厚みT11から許容最小厚みT12までの範囲に収まる第1厚みT1を有する導体112から構成される。「許容最大厚みT11」及び「許容最小厚みT12」は、それぞれ、例えば、厚みの製造公差上の上限値及び下限値である。図3Aにおいて、W1は導体112の幅を示し、G1は導体112同士の間隔の大きさを示す。図1に示すように、平面視において、第1回路基板11の外形は回路基板10の外形に一致している。
図3Bに示すように、第2回路基板12は、別体絶縁部材としての第2絶縁基板120に、第2配線パターン121が設けられたものである。図3B及び図4に示すように、第2配線パターン121は、第1配線パターン111の許容最小厚みT12よりも薄い第2厚みT2(の上限値T21)を有する。第1配線パターン111の第1厚みT1の許容最小厚みT12と、第2配線パターン121の第2厚みT2の上限値T21との差T3は、配線パターンの厚みの製造公差を考慮しても両厚みの差を有意に識別できる程度の差であることが好ましい。
配線パターンの導体は、一般的に厚み方向に、銅箔層とメッキ層とを有している。導体の厚みを異ならせる場合には、銅箔層の厚みを異ならせてもよく、若しくはメッキ層の厚みを異ならせてもよく、又は両方の厚みを異ならせてもよい。
図3A及び図3Bに示すように、第2配線パターン121は、第2配線パターン121を構成する導体122の幅W2が第1配線パターン111を構成する導体112の幅W1と略同一であるとともに、この第2配線パターン121を構成する導体122同士の間隔の大きさG2が第1配線パターン111を構成する導体112同士の間隔の大きさG1と略同一(G2≒G1)である。ここで「略同一」とは、本発明の実施形態の効果を奏する範囲で同一とみなせることをいい、その範囲において異なっていてもよい。
図1に示すように、平面視において第2回路基板12は、回路基板10の隅部(コーナー部)よりも内側に位置している。なお、第1回路基板11と第2回路基板12とが接続されていれば、第2回路基板12の位置は、この位置に制限されない。
第2回路基板12において劣化検出用パターンとしての第2配線パターン121が配置される位置は、切削液に由来するオイルミストが付着しやすい位置であることが望ましい。
次に、図5を用いて、回路基板10の製造方法について説明する。図5は、図1に示す回路基板10の製造方法を説明するフローチャートである。
図5に示すように、回路基板10(図1〜図4参照)の製造方法は、第1基板作製工程S11と、第2基板作製工程S12と、基板接続工程S13と、を備えている。
第1基板作製工程S11は、第1絶縁基板110に第1配線パターン111を形成して第1回路基板11を作製する工程である。
第2基板作製工程S12は、第2絶縁基板120に第2配線パターン121を形成して第2回路基板12を作製する工程である。
基板接続工程S13は、第1回路基板11に、パッド13及びはんだ接合部14で第2回路基板12を接続する工程である。
以上の工程S11〜S13を経ることで、回路基板10が完成する。
本実施形態の回路基板10によれば、例えば以下の効果が奏される。
本実施形態の回路基板10は、絶縁基板に配線パターンが設けられた回路基板10であって、配線パターンは、許容最大厚みT11と許容最小厚みT12との範囲に収まる第1厚みT1を有する第1配線パターン111と、許容最小厚みT12よりも薄い第2厚みT2を有する第2配線パターン121と、を備えている。
従って、第2回路基板12の第2配線パターン121を劣化検出用パターンとして用いることで、他の配線パターンよりも導体の幅の狭いパターンや、導体同士の絶縁間隔の狭いパターンを備えることなく、劣化を検出することができる。このため、他の配線パターンよりも導体の幅の狭いパターンや、導体同士の絶縁間隔の狭いパターンを備えている場合と比較して、配線構造がシンプルとなり、歩留りの低下を抑えることができる。
また、本実施形態の回路基板10において、第2配線パターン121は、この第2配線パターン121を構成する導体122の幅W2が第1配線パターン111を構成する導体112の幅W1と略同一であると共に、この第2配線パターン121を構成する導体122同士の間隔の大きさG2が第1配線パターン111を構成する導体112同士の間隔の大きさG1と略同一である。従って、第1配線パターン111と第2配線パターン121との相違が、主として厚みの相違となる。そのため、主として厚みの差に基づいて、劣化を検出することができる。
また、本実施形態の回路基板10は、第1絶縁基板110に第1配線パターン111が設けられた第1回路基板11と、第1絶縁基板110に第2配線パターン121が設けられた第2回路基板12であって、第1回路基板11とは別体で第1回路基板11に接続された第2回路基板12と、を備えている。従って、厚みを異ならせるためのマスキング等を行わなくても、第1配線パターン111とは厚さが異なる第2配線パターン121を容易に作成することができる。
本発明は、上記各実施形態に限定されるものではなく、種々の変更及び変形が可能である。
例えば、前記実施形態においては、第1回路基板11に、パッド13及びはんだ接合部14で第2回路基板12を接続させているが、これに制限されない。第2配線パターン121が形成される領域をマスキングテープ(フィルム等)で覆い、第1配線パターン111が形成された後に、第1配線パターン111が形成されたマスキングテープ(フィルム等)を覆い、第1配線パターン111とは厚みが異なる第2配線パターン121を形成することができる。
別体回路基板は、実施形態では、第2絶縁基板120に第2配線パターン121が設けられたものであるが、これに制限されない。別体回路基板は、別体絶縁部材としての絶縁性の非板状の部材(例えば、肉厚の部材やブロック状の部材)に、第2配線パターンが設けられたものであってもよい。前述の絶縁基板に関する説明は、別体絶縁部材にも適用される。
10 回路基板
11 第1回路基板
110 第1絶縁基板
111 第1配線パターン
112 導体
12 第2回路基板(別体回路体)
120 第2絶縁基板(別体絶縁部材)
121 第2配線パターン
122 導体
13 パッド
14 はんだ接合部
T1 第1厚み
T11 許容最大厚み
T12 許容最小厚み
T2 第2厚み
T21 第2厚みの上限値
W1,W2 幅
G1,G2 間隔の大きさ

Claims (4)

  1. 絶縁部材に配線パターンが設けられた回路基板であって、
    前記配線パターンは、許容最大厚みから許容最小厚みまでの範囲に収まる第1厚みを有する第1配線パターンと、前記許容最小厚みよりも薄い第2厚みを有する第2配線パターンと、を備えていることを特徴とする、回路基板。
  2. 前記第2配線パターンは、前記第2配線パターンを構成する導体の幅が前記第1配線パターンを構成する導体の幅と略同一であると共に、前記第2配線パターンを構成する導体同士の間隔の大きさが前記第1配線パターンを構成する導体同士の間隔の大きさと略同一であることを特徴とする、請求項1に記載の回路基板。
  3. 前記回路基板は、第1絶縁基板に前記第1配線パターンが設けられた第1回路基板と、別体絶縁部材に前記第2配線パターンが設けられた別体回路体であって、前記第1回路基板とは別体で前記第1回路基板に接続された別体回路体と、を備えていることを特徴とする、請求項1又は2に記載の回路基板。
  4. 第1絶縁基板に、許容最大厚みから許容最小厚みまでの範囲に収まる第1厚みを有する第1配線パターンを形成して第1回路基板を作製する工程と、
    別体絶縁部材に、前記許容最小厚みよりも薄い第2厚みを有する第2配線パターンを形成して別体回路体を作製する工程と、
    前記第1回路基板に前記別体回路体を接続する工程と、を備えていることを特徴とする、回路基板の製造方法。
JP2018063751A 2018-03-29 2018-03-29 回路基板及びその製造方法 Pending JP2019176043A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018063751A JP2019176043A (ja) 2018-03-29 2018-03-29 回路基板及びその製造方法
US16/282,133 US20190306971A1 (en) 2018-03-29 2019-02-21 Circuit board and manufacturing method thereof
DE102019203789.5A DE102019203789A1 (de) 2018-03-29 2019-03-20 Schaltungsplatine und deren Herstellverfahren
CN201910218084.9A CN110324964A (zh) 2018-03-29 2019-03-21 电路基板及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018063751A JP2019176043A (ja) 2018-03-29 2018-03-29 回路基板及びその製造方法

Publications (1)

Publication Number Publication Date
JP2019176043A true JP2019176043A (ja) 2019-10-10

Family

ID=67909876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018063751A Pending JP2019176043A (ja) 2018-03-29 2018-03-29 回路基板及びその製造方法

Country Status (4)

Country Link
US (1) US20190306971A1 (ja)
JP (1) JP2019176043A (ja)
CN (1) CN110324964A (ja)
DE (1) DE102019203789A1 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014165478A (ja) * 2013-02-28 2014-09-08 Denso Corp プリント基板、電子制御装置、及びプリント基板の検査方法
JP2018041837A (ja) * 2016-09-07 2018-03-15 ファナック株式会社 プリント板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5342207A (en) * 1992-12-14 1994-08-30 Hughes Aircraft Company Electrical interconnection method and apparatus utilizing raised connecting means
JP3819576B2 (ja) * 1997-12-25 2006-09-13 沖電気工業株式会社 半導体装置及びその製造方法
US6164979A (en) * 1999-03-12 2000-12-26 Motorola, Inc. System for providing a removable high density electrical interconnect for flexible circuits
JP3952660B2 (ja) 2000-03-06 2007-08-01 株式会社日立製作所 制御盤
US20140362550A1 (en) * 2013-06-11 2014-12-11 Nvidia Corporation Selective wetting process to increase solder joint standoff

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014165478A (ja) * 2013-02-28 2014-09-08 Denso Corp プリント基板、電子制御装置、及びプリント基板の検査方法
JP2018041837A (ja) * 2016-09-07 2018-03-15 ファナック株式会社 プリント板

Also Published As

Publication number Publication date
US20190306971A1 (en) 2019-10-03
DE102019203789A1 (de) 2019-10-02
CN110324964A (zh) 2019-10-11

Similar Documents

Publication Publication Date Title
KR101195685B1 (ko) 배선 회로 기판 및 그 제조 방법
TWI430724B (zh) 配線電路基板與電子零件之連接構造
US8866025B2 (en) Multilayer wiring board
TWI712346B (zh) 復合電路板及其製造方法
JP6121965B2 (ja) 劣化検出用配線パターンを備えたプリント板およびその製造方法
US20200365418A1 (en) Printed wiring board and method for manufacturing printed wiring board
US20150382456A1 (en) Printed circuit board and manufacturing method thereof
US10051734B2 (en) Wiring board and method for manufacturing the same
KR20190124128A (ko) 플렉시블 프린트 배선판, 접속체의 제조 방법 및 접속체
JP2019176043A (ja) 回路基板及びその製造方法
TWI661751B (zh) 電路板及其製作方法
CN110225645B (zh) 电路基板和电路基板的制造方法
TWI507108B (zh) 柔性電路板及其製作方法
JP5351830B2 (ja) 配線回路基板およびその製造方法
US8720053B2 (en) Process of fabricating a circuit board
KR101600202B1 (ko) 회로기판의 구조
CN112752390B (zh) 多层电路板及其制作方法
KR20090130441A (ko) 고 신뢰성 리기드 플렉시블 피씨비 구조
WO2021100471A1 (ja) 配線回路基板
TW201801586A (zh) 具有段差結構的多層電路板及其製作方法
WO2013150816A1 (ja) フレキシブルプリント配線板及びフレキシブルプリント配線板の製造方法
CN104754853A (zh) 具有收音孔的电路板及其制作方法
JP2005093502A (ja) 半導体装置用テープキャリア
JP2010010325A (ja) プリント配線基板及びプリント配線基板におけるソルダーレジストの形成方法
JPH04186731A (ja) 回路部品搭載用端子を備えた回路基板及びその製造法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190808

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20191120

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20191203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200218

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200901