JP2019153415A - Anisotropic conductive member, method for manufacturing the same, and method for manufacturing bonded body - Google Patents

Anisotropic conductive member, method for manufacturing the same, and method for manufacturing bonded body Download PDF

Info

Publication number
JP2019153415A
JP2019153415A JP2018036301A JP2018036301A JP2019153415A JP 2019153415 A JP2019153415 A JP 2019153415A JP 2018036301 A JP2018036301 A JP 2018036301A JP 2018036301 A JP2018036301 A JP 2018036301A JP 2019153415 A JP2019153415 A JP 2019153415A
Authority
JP
Japan
Prior art keywords
conductive member
anisotropic conductive
insulating base
sectional area
base material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018036301A
Other languages
Japanese (ja)
Other versions
JP6887396B2 (en
Inventor
齋江 俊之
Toshiyuki Saie
俊之 齋江
堀田 吉則
Yoshinori Hotta
吉則 堀田
俊次 黒岡
Shunji Kurooka
俊次 黒岡
広祐 山下
Kosuke Yamashita
広祐 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2018036301A priority Critical patent/JP6887396B2/en
Publication of JP2019153415A publication Critical patent/JP2019153415A/en
Application granted granted Critical
Publication of JP6887396B2 publication Critical patent/JP6887396B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Abstract

To provide an anisotropic conductive member excellent in bondability with a bonding target, a method for manufacturing the same, and a method for manufacturing a bonded body.SOLUTION: The anisotropic conductive member includes: an insulating base and a plurality of conduction paths provided penetrating in a thickness direction of the insulating base. The conduction path is made of a conductive material and includes: a penetration part in the insulating base and a protrusion part protruding from at least one surface of the insulating base. When a height from a surface of the insulating base from which the protrusion part protrudes is denoted as h, a cross-sectional area at a position corresponding to 0.8 h from the surface of the insulating base from which the protrusion portion protrudes is denoted as S, and a cross-sectional area of a through portion of the conduction path is denoted as Sd, S<Sd is satisfied.SELECTED DRAWING: Figure 3

Description

本発明は、絶縁性基材を貫通する複数の導電性を備える導通路を有する異方導電性部材、異方導電性部材の製造方法、および異方導電性部材を有する接合体の製造方法に関し、特に、導通路が突出部を有し、突出部の先端側の断面積が小さい異方導電性部材、異方導電性部材の製造方法、および接合体の製造方法に関する。   The present invention relates to an anisotropic conductive member having a conductive path having a plurality of conductivity penetrating an insulating substrate, a method for manufacturing an anisotropic conductive member, and a method for manufacturing a joined body having an anisotropic conductive member. In particular, the present invention relates to an anisotropic conductive member having a projecting portion and a small cross-sectional area on the tip side of the projecting portion, a method for manufacturing the anisotropic conductive member, and a method for manufacturing a joined body.

絶縁性基材に設けられた複数の貫通孔に金属等の導電性物質が充填されてなる構造体は、近年ナノテクノロジーでも注目されている分野のひとつであり、例えば、異方導電性部材としての用途が期待されている。
異方導電性部材は、半導体素子等の電子部品と回路基板との間に挿入し、加圧するだけで電子部品と回路基板間の電気的接続が得られるため、半導体素子等の電子部品等の電気的接続部材、および機能検査を行う際の検査用コネクタ等として広く使用されている。
特に、半導体素子等の電子部品は、ダウンサイジング化が顕著である。従来のワイヤーボンディングのような配線基板を直接接続する方式、フリップチップボンディング、およびサーモコンプレッションボンディング等では、電子部品の電気的な接続の安定性を十分に保証することができないため、電子接続部材として異方導電性部材が注目されている。
A structure in which a plurality of through-holes provided in an insulating base material are filled with a conductive material such as metal is one of the fields that have been attracting attention in nanotechnology in recent years. For example, as an anisotropic conductive member The use of is expected.
An anisotropic conductive member is inserted between an electronic component such as a semiconductor element and a circuit board, and electrical connection between the electronic component and the circuit board can be obtained simply by applying pressure. It is widely used as an electrical connection member and a connector for inspection when performing a function inspection.
In particular, downsizing is remarkable in electronic components such as semiconductor elements. In the conventional method of directly connecting a wiring board such as wire bonding, flip chip bonding, and thermo compression bonding, etc., it is not possible to sufficiently guarantee the stability of electrical connection of electronic components. Anisotropic conductive members are attracting attention.

例えば、特許文献1には、1000万個/mm2以上の密度でマイクロポア貫通孔を有する基材からなり、一部のマイクロポア貫通孔が、基材の材料以外の物質で充填されている、微細構造体の製造方法が記載されている。特許文献1の微細構造体の製造方法では、基材がアルミナであり、アルミニウム基板に、少なくとも、(A)陽極酸化処理によりマイクロポアを有する酸化皮膜を形成する処理、(B)上述の(A)処理で得られた酸化皮膜から、アルミニウムを除去する処理、(C)上述の(B)処理でアルミニウムが除去された酸化皮膜に存在するマイクロポアの一部を貫通させる処理、(D)上述の(C)処理で貫通させたマイクロポア内に、酸化皮膜以外の物質を充填させる処理、(E)上述の(D)処理後の酸化皮膜の表面および裏面を、化学機械研磨処理によって平滑化する表面平滑化処理、をこの順に施している。 For example, Patent Document 1 includes a base material having micropore through holes at a density of 10 million pieces / mm 2 or more, and some of the micropore through holes are filled with a substance other than the material of the base material. A method for manufacturing a microstructure is described. In the manufacturing method of the fine structure of Patent Document 1, the base material is alumina, and at least (A) a process of forming an oxide film having micropores by anodizing treatment on an aluminum substrate, (B) the above-described (A ) Treatment for removing aluminum from the oxide film obtained by the treatment, (C) treatment for penetrating a part of the micropores present in the oxide film from which aluminum has been removed by the treatment (B) described above, and (D) the treatment described above. (C) The process of filling the micropores penetrated by the process with a substance other than the oxide film, (E) The surface and the back surface of the oxide film after the process (D) are smoothed by the chemical mechanical polishing process. Surface smoothing treatment is performed in this order.

また、特許文献2には、絶縁性基材の厚み方向に設けられた複数の貫通孔の内部に導電性材料を有する異方導電性部材が記載されている。特許文献2の異方導電性部材は、貫通孔の内部に、導電性材料とともに樹脂が存在し、貫通孔が導電性材料によって絶縁性基材の厚み方向に導通されており、樹脂の熱膨張率が100× 10-6-1以上である。 Patent Document 2 describes an anisotropic conductive member having a conductive material inside a plurality of through holes provided in the thickness direction of the insulating base material. In the anisotropic conductive member of Patent Document 2, a resin is present together with a conductive material inside the through hole, and the through hole is conducted in the thickness direction of the insulating base material by the conductive material. The rate is 100 × 10 −6 K −1 or more.

特開2013−167023号公報JP2013-177023A 特開2014−71962号公報JP 2014-71962 A

上述の特許文献1は、導通路の設置密度を飛躍的に向上させ、高集積化が一層進んだ現在においても半導体素子等の電子部品の検査用コネクタ等として使用することができる。上述の特許文献2は、電極との密着力が高く、優れた導通信頼性を達成することができる。
しかしながら、異方導電性部材と接続対象とを接合する場合、接合条件として、より低い接合温度であること、より低い接合圧力であることが望まれているのが現状である。上述の特許文献1および特許文献2では、上述の接合条件のように、より低い接合温度、より低い接合圧力では接続対象との十分な接合が得られない虞がある。
The above-mentioned Patent Document 1 can be used as a connector for inspection of electronic parts such as semiconductor elements, etc. even at the present time when the integration density of the conduction paths is dramatically improved and the high integration is further advanced. The above-mentioned Patent Document 2 has high adhesion with the electrode and can achieve excellent conduction reliability.
However, when joining an anisotropically conductive member and a connection object, the present condition is that lower joining temperature and lower joining pressure are desired as joining conditions. In Patent Document 1 and Patent Document 2 described above, there is a possibility that sufficient bonding with the connection target cannot be obtained at a lower bonding temperature and lower bonding pressure as in the above-described bonding conditions.

本発明の目的は、接合対象との接合性に優れる異方導電性部材、異方導電性部材の製造方法、および接合体の製造方法を提供することにある。   An object of the present invention is to provide an anisotropic conductive member excellent in bondability with a bonding target, a method for manufacturing an anisotropic conductive member, and a method for manufacturing a joined body.

上述の目的を達成するために、本発明は、絶縁性基材と、絶縁性基材の厚み方向に貫通して設けられた、複数の導通路とを有し、導通路は、導電性物質で構成されており、絶縁性基材内の貫通部と、絶縁性基材の少なくとも一方の面から突出した突出部とを備え、導通路は、突出部が突出する絶縁性基材の面からの高さをhとし、突出部が突出する絶縁性基材の面から0.8hに相当する位置における断面積をSとし、導通路の貫通部の断面積をSdとするとき、S<Sdである、異方導電性部材を提供するものである。   In order to achieve the above-mentioned object, the present invention has an insulating base material and a plurality of conductive paths provided penetrating in the thickness direction of the insulating base material. Comprising a penetrating portion in the insulating base material and a protruding portion protruding from at least one surface of the insulating base material, and the conduction path extends from the surface of the insulating base material from which the protruding portion protrudes. Where S is the cross-sectional area at a position corresponding to 0.8 h from the surface of the insulating base material from which the protruding portion protrudes, and Sd is the cross-sectional area of the through portion of the conduction path. An anisotropic conductive member is provided.

絶縁性基材は、バルブ金属の陽極酸化膜であり、導通路は、陽極酸化膜の厚み方向に貫通して設けられたマイクロポアに充填された金属で構成されていることが好ましい。
絶縁性基材は、厚みが1μm以上30μm以下であることが好ましい。
0.8hに相当する位置における断面積Sと、貫通部の断面積Sdとは、0.1Sd<S≦0.95Sdの関係にあることが好ましい。
突出部の0.8hに相当する位置における断面積は、突出部1つにつき2000nm以上35000nm以下であることが好ましい。
突出部の高さhは、100nm以上であることが好ましい。
突出部は、絶縁性基材の面から延びるに従い断面積が減少していることが好ましい。
突出部は、その先端に凹部が形成されていることが好ましい。
The insulating base material is an anodized film of valve metal, and the conduction path is preferably composed of a metal filled in micropores penetrating in the thickness direction of the anodized film.
The insulating substrate preferably has a thickness of 1 μm or more and 30 μm or less.
The cross-sectional area S at a position corresponding to 0.8 h and the cross-sectional area Sd of the penetrating portion are preferably in a relationship of 0.1 Sd <S ≦ 0.95 Sd.
Cross-sectional area at a position corresponding to 0.8h the projections are preferably per protrusions one at 2000 nm 2 or more 35000Nm 2 or less.
The height h of the protrusion is preferably 100 nm or more.
The projecting portion preferably has a reduced cross-sectional area as it extends from the surface of the insulating substrate.
It is preferable that the protrusion has a recess at its tip.

本発明は、絶縁性基材と、絶縁性基材の厚み方向に貫通して設けられた、複数の導通路とを有し、導通路は、導電性物質で構成されており、絶縁性基材内の貫通部と、絶縁性基材の少なくとも一方の面から突出した突出部とを備える、異方導電性部材の製造方法であって、導通路が設けられ突出部が突出した絶縁性基材を形成する工程と、突出部が突出する絶縁性基材の面からの高さをhとし、突出部が突出する絶縁性基材の面から0.8hに相当する位置における断面積を貫通部の断面積よりも小さくする工程とを有する異方導電性部材の製造方法を提供するものである。
0.8hに相当する位置における断面積を貫通部の断面積よりも小さくする工程は、ドライエッチング処理、ウエットエッチング処理、ガス還元処理および摩擦処理のうち、少なくとも1つの処理を実施することが好ましい。
導通路が設けられ突出部が突出した絶縁性基材を形成する工程の前に、厚み方向に貫通するマイクロポアを有する絶縁性基材を形成する工程と、マイクロポアに導電性物質を充填する工程と、充填した導電性物質を絶縁性基材から突出させ、絶縁性基材の面から突出した突出部を形成する工程とを有することが好ましい。
The present invention has an insulating base material and a plurality of conductive paths provided penetrating in the thickness direction of the insulating base material, and the conductive paths are made of a conductive material, A method for manufacturing an anisotropic conductive member, comprising: a penetrating part in a material; and a protruding part protruding from at least one surface of an insulating base material, wherein a conductive path is provided and the protruding part protrudes. The height from the surface of the insulating base material from which the protrusion protrudes and h from the surface of the insulating base material from which the protrusion protrudes, and through the cross-sectional area at a position corresponding to 0.8 h from the surface of the insulating base material from which the protrusion protrudes The manufacturing method of the anisotropically conductive member which has the process made smaller than the cross-sectional area of a part is provided.
The step of making the cross-sectional area at a position corresponding to 0.8 h smaller than the cross-sectional area of the penetrating portion is preferably performed by at least one of dry etching, wet etching, gas reduction, and friction. .
Before the step of forming the insulating base material in which the conductive path is provided and the protruding portion protrudes, the step of forming the insulating base material having the micropores penetrating in the thickness direction, and filling the micropores with the conductive material It is preferable to include a step and a step of projecting the filled conductive material from the insulating base material to form a protruding portion protruding from the surface of the insulating base material.

本発明は、導電性を有する導電部を有する導電部材と、本発明の異方導電性部材とを、導電部と異方導電性部材の突出部とを接触させて接合する接合工程を有する、接合体の製造方法を提供するものである。
導電部を有する導電部材は、電極を有する基板であることが好ましい。
The present invention has a joining step of joining the conductive member having a conductive part having conductivity and the anisotropic conductive member of the present invention by bringing the conductive part and the projecting part of the anisotropic conductive member into contact with each other. A method for producing a joined body is provided.
The conductive member having the conductive portion is preferably a substrate having electrodes.

本発明によれば、接合対象との接合性に優れる異方導電性部材を得ることができ、更には異方導電性部材の製造方法を提供できる。また、異方導電性部材を有する接合体の製造方法を提供できる。   ADVANTAGE OF THE INVENTION According to this invention, the anisotropically conductive member excellent in bondability with a joining object can be obtained, and also the manufacturing method of an anisotropically conductive member can be provided. Moreover, the manufacturing method of the conjugate | zygote which has an anisotropic conductive member can be provided.

本発明の実施形態の異方導電性部材の第1の例を示す模式的断面である。It is a typical section showing the 1st example of the anisotropic conductive member of the embodiment of the present invention. 本発明の実施形態の異方導電性部材の第1の例を示す平面図である。It is a top view which shows the 1st example of the anisotropically conductive member of embodiment of this invention. 本発明の実施形態の異方導電性部材の第1の例を拡大して示す模式的断面図である。It is a typical sectional view expanding and showing the 1st example of the anisotropic conductive member of the embodiment of the present invention. 本発明の実施形態の異方導電性部材の第2の例を示す模式図である。It is a schematic diagram which shows the 2nd example of the anisotropically conductive member of embodiment of this invention. 本発明の実施形態の異方導電性部材の第3の例を示す模式図である。It is a schematic diagram which shows the 3rd example of the anisotropically conductive member of embodiment of this invention. 本発明の実施形態の異方導電性部材の第4の例を示す模式図である。It is a schematic diagram which shows the 4th example of the anisotropically conductive member of embodiment of this invention. 本発明の実施形態の異方導電性部材の第5の例を示す模式的断面図である。It is a typical sectional view showing the 5th example of an anisotropic conductive member of an embodiment of the present invention. 本発明の実施形態の異方導電性部材の製造方法の第1の例の一工程を示す模式的断面図である。It is typical sectional drawing which shows 1 process of the 1st example of the manufacturing method of the anisotropically conductive member of embodiment of this invention. 本発明の実施形態の異方導電性部材の製造方法の第1の例の一工程を示す模式的断面図である。It is typical sectional drawing which shows 1 process of the 1st example of the manufacturing method of the anisotropically conductive member of embodiment of this invention. 本発明の実施形態の異方導電性部材の製造方法の第1の例の一工程を示す模式的断面図である。It is typical sectional drawing which shows 1 process of the 1st example of the manufacturing method of the anisotropically conductive member of embodiment of this invention. 本発明の実施形態の異方導電性部材の製造方法の第1の例の一工程を示す模式的断面図である。It is typical sectional drawing which shows 1 process of the 1st example of the manufacturing method of the anisotropically conductive member of embodiment of this invention. 本発明の実施形態の異方導電性部材の製造方法の第1の例の一工程を示す模式的断面図である。It is typical sectional drawing which shows 1 process of the 1st example of the manufacturing method of the anisotropically conductive member of embodiment of this invention. 本発明の実施形態の異方導電性部材の製造方法の第1の例の一工程を示す模式的断面図である。It is typical sectional drawing which shows 1 process of the 1st example of the manufacturing method of the anisotropically conductive member of embodiment of this invention. 本発明の実施形態の異方導電性部材の製造方法の第1の例の一工程を示す模式的断面図である。It is typical sectional drawing which shows 1 process of the 1st example of the manufacturing method of the anisotropically conductive member of embodiment of this invention. 本発明の実施形態の異方導電性部材の製造方法の第1の例の一工程を示す模式的断面図である。It is typical sectional drawing which shows 1 process of the 1st example of the manufacturing method of the anisotropically conductive member of embodiment of this invention. 本発明の実施形態の異方導電性部材の製造方法の第2の例の一工程を示す模式的断面図である。It is typical sectional drawing which shows 1 process of the 2nd example of the manufacturing method of the anisotropically conductive member of embodiment of this invention. 本発明の実施形態の異方導電性部材の製造方法の第2の例の一工程を示す模式的断面図である。It is typical sectional drawing which shows 1 process of the 2nd example of the manufacturing method of the anisotropically conductive member of embodiment of this invention. 本発明の実施形態の異方導電性部材の供給形態の一例を示す模式的斜視図である。It is a typical perspective view which shows an example of the supply form of the anisotropically conductive member of embodiment of this invention. 本発明の実施形態の異方導電性部材の供給形態の一例を示す模式的斜視図である。It is a typical perspective view which shows an example of the supply form of the anisotropically conductive member of embodiment of this invention. 本発明の実施形態の接合体の第1の例を示す模式図である。It is a schematic diagram which shows the 1st example of the conjugate | zygote of embodiment of this invention. 本発明の実施形態の接合体の第2の例を示す模式図である。It is a schematic diagram which shows the 2nd example of the conjugate | zygote of embodiment of this invention. 本発明の実施形態の接合体の製造方法の一工程を示す模式的断面図である。It is typical sectional drawing which shows 1 process of the manufacturing method of the conjugate | zygote of embodiment of this invention. 本発明の実施形態の接合体の製造方法の一工程を示す模式的断面図である。It is typical sectional drawing which shows 1 process of the manufacturing method of the conjugate | zygote of embodiment of this invention. 本発明の実施形態の接合体の製造方法の一工程を拡大して示す模式的断面図である。It is typical sectional drawing which expands and shows 1 process of the manufacturing method of the conjugate | zygote of embodiment of this invention. 本発明の実施形態の接合体の本接合条件の第1の例を示すグラフである。It is a graph which shows the 1st example of this joining conditions of the conjugate | zygote of embodiment of this invention. 本発明の実施形態の接合体の本接合条件の第2の例を示すグラフである。It is a graph which shows the 2nd example of this joining conditions of the joined object of the embodiment of the present invention. 本発明の実施形態の接合体の本接合条件の第3の例を示すグラフである。It is a graph which shows the 3rd example of this joining conditions of the conjugate | zygote of embodiment of this invention. 本発明の実施形態の接合体の本接合条件の第4の例を示すグラフである。It is a graph which shows the 4th example of this joining conditions of a joined object of an embodiment of the present invention. 本発明の実施形態の接合体の本接合条件の第5の例を示すグラフである。It is a graph which shows the 5th example of this joining conditions of the conjugate | zygote of embodiment of this invention. 本発明の実施形態の接合体の本接合条件の第6の例を示すグラフである。It is a graph which shows the 6th example of the main joining conditions of the conjugate | zygote of embodiment of this invention. 本発明の実施形態の接合体の本接合条件の第7の例を示すグラフである。It is a graph which shows the 7th example of this joining conditions of a joined object of an embodiment of the present invention. 半導体パッケージの第1の例を示す模式的断面図である。It is a typical sectional view showing the 1st example of a semiconductor package. 半導体パッケージの第2の例を示す模式的断面図である。It is a typical sectional view showing the 2nd example of a semiconductor package. 半導体パッケージの第3の例を示す模式的断面図である。It is typical sectional drawing which shows the 3rd example of a semiconductor package. 半導体パッケージの第4の例を示す模式的断面図である。It is typical sectional drawing which shows the 4th example of a semiconductor package. 半導体パッケージの第5の例を示す模式的断面図である。It is typical sectional drawing which shows the 5th example of a semiconductor package. 半導体パッケージ基板を積層した構成を示す模式的断面図である。It is typical sectional drawing which shows the structure which laminated | stacked the semiconductor package board | substrate. 半導体パッケージの第6の例を示す模式的断面図である。It is typical sectional drawing which shows the 6th example of a semiconductor package. 半導体パッケージの第7の例を示す模式的断面図である。It is typical sectional drawing which shows the 7th example of a semiconductor package. 同軸構造を説明するための模式的断面図である。It is typical sectional drawing for demonstrating a coaxial structure. 同軸構造を説明するための模式的平面図である。It is a schematic plan view for demonstrating a coaxial structure. 本発明の実施形態の電子デバイスの第1の例を示す模式図である。It is a schematic diagram which shows the 1st example of the electronic device of embodiment of this invention. 本発明の実施形態の電子デバイスの第2の例を示す模式図である。It is a schematic diagram which shows the 2nd example of the electronic device of embodiment of this invention. 本発明の実施形態の電子デバイスの第3の例を示す模式図である。It is a schematic diagram which shows the 3rd example of the electronic device of embodiment of this invention. 本発明の実施形態の電子デバイスの第4の例を示す模式図である。It is a schematic diagram which shows the 4th example of the electronic device of embodiment of this invention. 本発明の実施形態の電子デバイスの第5の例を示す模式図である。It is a schematic diagram which shows the 5th example of the electronic device of embodiment of this invention. 本発明の実施形態の電子デバイスの第6の例を示す模式図である。It is a schematic diagram which shows the 6th example of the electronic device of embodiment of this invention.

以下に、添付の図面に示す好適実施形態に基づいて、本発明の異方導電性部材、異方導電性部材の製造方法、および接合体の製造方法を詳細に説明する。
なお、以下に説明する図は、本発明を説明するための例示的なものであり、以下に示す図に本発明が限定されるものではない。
なお、以下において数値範囲を示す「〜」とは両側に記載された数値を含む。例えば、εが数値α〜数値βとは、εの範囲は数値αと数値βを含む範囲であり、数学記号で示せばα≦ε≦βである。
「直交」等の角度は、特に記載がなければ、該当する技術分野で一般的に許容される誤差範囲を含む。また、「同一」とは、該当する技術分野で一般的に許容される誤差範囲を含む。まず、異方導電性部材について説明する。
Below, based on the preferred embodiment shown in an accompanying drawing, the anisotropic conductive member of the present invention, the manufacturing method of an anisotropic conductive member, and the manufacturing method of a joined object are explained in detail.
In addition, the figure demonstrated below is an illustration for demonstrating this invention, and this invention is not limited to the figure shown below.
In the following, “to” indicating a numerical range includes numerical values written on both sides. For example, when ε is a numerical value α to a numerical value β, the range of ε is a range including the numerical value α and the numerical value β.
An angle such as “orthogonal” includes an error range generally allowed in the corresponding technical field unless otherwise specified. Further, “same” includes an error range generally allowed in the corresponding technical field. First, the anisotropic conductive member will be described.

(異方導電性部材)
図1は本発明の実施形態の異方導電性部材の第1の例を示す模式的断面であり、図2は本発明の実施形態の異方導電性部材の第1の例を示す平面図であり、図3は本発明の実施形態の異方導電性部材の第1の例を拡大して示す模式的断面図である。なお、図2および図3では樹脂層19の図示を省略している。
(Anisotropic conductive member)
FIG. 1 is a schematic cross-sectional view showing a first example of the anisotropic conductive member of the embodiment of the present invention, and FIG. 2 is a plan view showing a first example of the anisotropic conductive member of the embodiment of the present invention. FIG. 3 is an enlarged schematic sectional view showing a first example of the anisotropically conductive member according to the embodiment of the present invention. 2 and 3, the illustration of the resin layer 19 is omitted.

図1に示す異方導電性部材10は、絶縁性基材12と、絶縁性基材12に設けられ、絶縁性基材12の厚み方向Dtに貫通して設けられた複数の貫通孔14と、複数の貫通孔14に設けられた導通路16とを有する。
複数の導通路16は、絶縁性基材12の厚み方向Dtに貫通して設けられている。複数の導通路16は、それぞれ絶縁性基材12の厚み方向に貫通して設けられた柱状部材である。
複数の導通路16は、それぞれ金属等の導通性物質で構成されおり、導電性を有し、電気の導通路として機能し、電気信号を伝達するものである。後述の接合体および電子デバイスにおいても導通路16は電気信号を伝達するものとして機能する。複数の導通路16は絶縁性基材12によって互いに電気的に絶縁された状態で存在する。
ここで、「互いに電気的に絶縁された状態」とは、絶縁性基材の内部に存在している各導通路16が絶縁性基材12の内部において互いに各導通路間の導通性が十分に低い状態であることを意味する。
異方導電性部材10は、絶縁性基材12の厚み方向Dtと直交する方向xには導電性が十分に低く、厚み方向Dtに導電性を有する。
An anisotropic conductive member 10 shown in FIG. 1 includes an insulating base 12 and a plurality of through holes 14 provided in the insulating base 12 and penetrating in the thickness direction Dt of the insulating base 12. And a conduction path 16 provided in the plurality of through holes 14.
The plurality of conductive paths 16 are provided so as to penetrate in the thickness direction Dt of the insulating base material 12. Each of the plurality of conductive paths 16 is a columnar member provided so as to penetrate in the thickness direction of the insulating base 12.
The plurality of conductive paths 16 are each made of a conductive material such as metal, have conductivity, function as electrical conductive paths, and transmit electrical signals. Also in the joined body and the electronic device described later, the conduction path 16 functions as one that transmits an electrical signal. The plurality of conductive paths 16 exist in a state where they are electrically insulated from each other by the insulating base material 12.
Here, “the state of being electrically insulated from each other” means that each conduction path 16 existing inside the insulating base material has sufficient conductivity between each conduction path inside the insulating base material 12. It means that it is in a low state.
The anisotropic conductive member 10 has a sufficiently low conductivity in the direction x orthogonal to the thickness direction Dt of the insulating substrate 12 and has a conductivity in the thickness direction Dt.

導通路16は、絶縁性基材12内の貫通部16aと、絶縁性基材12の厚み方向Dtの表面12aから突出した突出部16bと、厚み方向Dtの裏面12bから突出した突出部16cとを備えるものである。また、導通路16の突出部16bおよび突出部16cを埋設する樹脂層19が設けられている。
貫通部16aは、導通路16のうち絶縁性基材12内にある部位、すなわち、貫通孔14の部分に相当する部位である。貫通部16aと、突出部16b、16cとは一体構成である。
図2に示すように、導通路16は、絶縁性基材12に対して、中心間距離pで配置されている。導通路16の中心間距離p、および密度等については後に詳細に説明する。
The conduction path 16 includes a penetrating portion 16a in the insulating substrate 12, a protruding portion 16b protruding from the surface 12a in the thickness direction Dt of the insulating substrate 12, and a protruding portion 16c protruding from the back surface 12b in the thickness direction Dt. Is provided. Further, a resin layer 19 is provided to embed the protrusions 16 b and 16 c of the conduction path 16.
The through portion 16 a is a portion in the insulating base 12 in the conduction path 16, that is, a portion corresponding to the through hole 14. The penetration part 16a and the protrusion parts 16b and 16c are integral structures.
As shown in FIG. 2, the conduction path 16 is arranged at a center-to-center distance p with respect to the insulating base material 12. The center-to-center distance p and the density of the conduction path 16 will be described in detail later.

図3に示すように導通路16の突出部16bは、突出部16bが突出する絶縁性基材12の表面12aからの高さをhとする。導通路16の突出部16cについても、突出部16cが突出する絶縁性基材12の裏面12bからの高さをhとする。
図3に示す導通路16の突出部16bの高さhと、導通路16の突出部16cの高さhとは同じである。なお、高さhは、部材の寸法を示すものであるが、特定の数値に限定されるものではない。このため、図3に示す導通路16の突出部16bの高さhと、導通路16の突出部16cの高さhとは同じ記号で表わしているが、突出部16bと突出部16cとでは高さhは異なっていてもよい。
As shown in FIG. 3, the protrusion 16b of the conduction path 16 has a height from the surface 12a of the insulating base 12 from which the protrusion 16b protrudes h. The height from the back surface 12b of the insulating base material 12 from which the protruding portion 16c protrudes is also set to h for the protruding portion 16c of the conduction path 16.
The height h of the protrusion 16b of the conduction path 16 shown in FIG. 3 is the same as the height h of the protrusion 16c of the conduction path 16. In addition, although the height h shows the dimension of a member, it is not limited to a specific numerical value. For this reason, although the height h of the protrusion 16b of the conduction path 16 and the height h of the protrusion 16c of the conduction path 16 shown in FIG. The height h may be different.

異方導電性部材10では、突出部が突出する絶縁性基材の面から0.8hに相当する位置における断面積をSとする。すなわち、突出部16bの表面12aから0.8hに相当する位置における断面積がSであり、突出部16cの裏面12bから0.8hに相当する位置における断面積がSである。
また、導通路16の貫通部16aの断面積をSdとする。このとき、S<Sdである。すなわち、突出部16b、16cの先端16e側の断面積Sは、導通路16の貫通部16aの断面積Sdよりも小さい。断面積を小さくすることにより、導通路16の突出部16b、16cの変形応力を小さくすることができ、突出部16b、16cの変形に必要な荷重を小さくすることができる。
また、S<Sdであると突出部16b、16cの変形応力が小さくなり、突出部16b、16cが変形しやすくなる。このため、突出部16b、16cが半導体素子等の接合対象に対して接触しやすくなり、突出部16b、16cと接合対象との接触状態が良好になり、十分な導通面積を確保でき電気抵抗を小さくできる。突出部と接合対象との接触状態が良好になることから、さらには、接合対象との接合強度も高くでき、異方導電性部材と接合対象との剥離等が抑制される。このように、異方導電性部材10は、接合対象との接合性に優れたものとなる。
In the anisotropic conductive member 10, S is a cross-sectional area at a position corresponding to 0.8 h from the surface of the insulating base material from which the protruding portion protrudes. That is, the cross-sectional area at a position corresponding to 0.8 h from the front surface 12 a of the protrusion 16 b is S, and the cross-sectional area at a position corresponding to 0.8 h from the rear surface 12 b of the protrusion 16 c is S.
The cross-sectional area of the through portion 16a of the conduction path 16 is Sd. At this time, S <Sd. That is, the cross-sectional area S of the protrusions 16 b and 16 c on the tip end 16 e side is smaller than the cross-sectional area Sd of the penetrating part 16 a of the conduction path 16. By reducing the cross-sectional area, the deformation stress of the protrusions 16b and 16c of the conduction path 16 can be reduced, and the load necessary for the deformation of the protrusions 16b and 16c can be reduced.
Further, when S <Sd, the deformation stress of the protrusions 16b and 16c is reduced, and the protrusions 16b and 16c are easily deformed. For this reason, the protruding portions 16b and 16c can easily come into contact with a bonding target such as a semiconductor element, the contact state between the protruding portions 16b and 16c and the bonding target becomes good, and a sufficient conduction area can be ensured and electric resistance can be secured. Can be small. Since the contact state between the projecting portion and the bonding target is improved, the bonding strength between the protruding object and the bonding target can be increased, and separation between the anisotropic conductive member and the bonding target is suppressed. As described above, the anisotropic conductive member 10 has excellent bondability with the bonding target.

突出部16b、16cについては、好ましくは0.1Sd<S≦0.95Sdの関係にある。突出部16b、16cの断面積が貫通部16aの断面積より5%以上小さければ、すなわち、S≦0.95Sdであれば、突出部16b、16cの変形に必要な荷重を小さくすることができる。なお、突出部16b、16cの断面積の下限値は、0.1Sd<Sであることが好ましい。
より好ましくは、0.3Sd≦S≦0.6Sdである。0.3Sd≦S≦0.6Sdであると、変形に必要な荷重を小さくできる上に、接合対象との電気抵抗が小さくなり、かつ接合対象との接合強度も高くなる。
The protrusions 16b and 16c are preferably in a relationship of 0.1Sd <S ≦ 0.95Sd. If the cross-sectional area of the protrusions 16b and 16c is 5% or more smaller than the cross-sectional area of the through-hole 16a, that is, if S ≦ 0.95Sd, the load necessary for deformation of the protrusions 16b and 16c can be reduced. . In addition, it is preferable that the lower limit of the cross-sectional area of the protrusion parts 16b and 16c is 0.1Sd <S.
More preferably, 0.3Sd ≦ S ≦ 0.6Sd. When 0.3 Sd ≦ S ≦ 0.6 Sd, the load required for deformation can be reduced, the electrical resistance with the object to be joined is reduced, and the joint strength with the object to be joined is also increased.

なお、突出部16b、16cを含め、導通路16を細くして、突出部16b、16cの断面積を小さくした場合でも、上述のように導通路16の突出部16b、16cの変形応力を小さくすることができ、突出部16b、16cの変形に必要な荷重を小さくすることができる。しかしながら、導通路16は貫通孔14に設けられるものである。この場合、細い貫通孔を作製し、細い貫通孔に導電性物質を充填する必要がある。導電性物質が細い貫通孔に充填されないこともあり、十分に細い導通路16を形成することが困難である。
これに対して、異方導電性部材10では、上述のように0.8hに相当する位置における断面積Sを貫通部16aの断面積Sdよりも小さくすることにより、突出部16b、16cの変形応力を小さくし、突出部16b、16cの変形に必要な荷重を小さくしており、細い導通路16を形成する必要がない。
図3に示す突出部16b、16cは、いずれも周面16dの断面の輪郭形状が、貫通部16aから突出部16b、16cの先端16eに向かって傾斜する直線であり、先端16eが平面になっている。
Even when the conduction path 16 including the protrusions 16b and 16c is narrowed to reduce the cross-sectional area of the protrusions 16b and 16c, the deformation stress of the protrusions 16b and 16c of the conduction path 16 is reduced as described above. It is possible to reduce the load required for the deformation of the protrusions 16b and 16c. However, the conduction path 16 is provided in the through hole 14. In this case, it is necessary to produce a thin through hole and fill the thin through hole with a conductive substance. The conductive material may not be filled into the thin through hole, and it is difficult to form a sufficiently thin conductive path 16.
On the other hand, in the anisotropic conductive member 10, the protrusions 16b and 16c are deformed by making the cross-sectional area S at the position corresponding to 0.8h smaller than the cross-sectional area Sd of the penetrating part 16a as described above. The stress is reduced and the load necessary for the deformation of the protrusions 16b and 16c is reduced, and it is not necessary to form the thin conduction path 16.
In the protrusions 16b and 16c shown in FIG. 3, the contour shape of the cross section of the peripheral surface 16d is a straight line inclined from the penetrating part 16a toward the tip 16e of the protrusions 16b and 16c, and the tip 16e is flat. ing.

複数の導通路16は、それぞれ突出部16bの長さ、すなわち、突出部16bの高さhは同じであること、全ての先端16eが平面PL上にあり、先端16eが略同一平面上に位置するように設けられていることが好ましい。
また、突出部16cについても長さ、すなわち、突出部16bの高さhが同じであり、全ての先端16eの先端が平面PL上にあり、先端16eが略同一平面上に位置するように設けられていることが好ましい。
上述の突出部16bの長さが同じ、すなわち、先端16eが略同一平面上に位置するとは、全ての突出部16bの先端16eの位置が±100nmの範囲内にあることをいう。すなわち、突出部16bの先端16eの変動が±100nmの範囲内である。
また、上述の突出部16cの長さが同じ、すなわち、先端16eが略同一平面上に位置するとは、全ての突出部16cの先端の高低差が±50nmの範囲内にあることをいう。すなわち、突出部16cの先端部21の先端の変動が±50nmの範囲内である。
The plurality of conduction paths 16 have the same length of the protruding portion 16b, that is, the height h of the protruding portion 16b, all the tips 16e are on the plane PL, and the tips 16e are positioned on substantially the same plane. It is preferable to be provided.
Further, the length of the protrusion 16c, that is, the height h of the protrusion 16b is the same, the tips of all the tips 16e are on the plane PL, and the tips 16e are located on the substantially same plane. It is preferable that
The above-mentioned protrusions 16b have the same length, that is, the tips 16e are located on substantially the same plane, which means that the positions of the tips 16e of all the protrusions 16b are within a range of ± 100 nm. That is, the fluctuation of the tip 16e of the protrusion 16b is within a range of ± 100 nm.
In addition, the above-described protrusions 16c have the same length, that is, the tips 16e are located on substantially the same plane, that means that the height differences of the tips of all the protrusions 16c are within a range of ± 50 nm. That is, the variation of the tip of the tip portion 21 of the protruding portion 16c is within a range of ± 50 nm.

図1に示す異方導電性部材10の構成では、絶縁性基材12の表面12aから突出した突出部16bと、裏面12bから突出した突出部16cとがある構成としたが、これに限定されるものではない。異方導電性部材10は、絶縁性基材12の少なくとも一方の面に突出部があればよく、すなわち、異方導電性部材10としては、突出部16bおよび突出部16cのうち、いずれか一方がある構成でもよい。
しかしながら、異方導電性部材10を接続対象と接合する際、上述のように1つの導通路16の突出部16bと突出部16cの両方に、貫通部16aの断面積Sdよりも小さい断面積Sを有する方が好ましい。この場合、突出部16bと突出部16cのいずれか一方の断面積Sを小さくするよりも、接合の際に突出部16bと突出部16cが小さい荷重で変形する。このため、より小さな荷重で接合できる。
In the configuration of the anisotropic conductive member 10 shown in FIG. 1, there is a configuration in which there are a protruding portion 16 b protruding from the front surface 12 a of the insulating substrate 12 and a protruding portion 16 c protruding from the back surface 12 b. It is not something. The anisotropic conductive member 10 only needs to have a protruding portion on at least one surface of the insulating substrate 12, that is, the anisotropic conductive member 10 has one of the protruding portion 16b and the protruding portion 16c. There may be a configuration with.
However, when the anisotropic conductive member 10 is joined to the connection target, the cross-sectional area S smaller than the cross-sectional area Sd of the penetrating part 16a is present in both the projecting part 16b and the projecting part 16c of one conduction path 16 as described above. It is preferable to have In this case, the projecting portion 16b and the projecting portion 16c are deformed with a smaller load at the time of joining rather than reducing the cross-sectional area S of either the projecting portion 16b or the projecting portion 16c. For this reason, it can join with a smaller load.

なお、異方導電性部材10の突出部の構成は、図1〜図3に示す構成に限定されるものではない。
図4は本発明の実施形態の異方導電性部材の第2の例を示す模式図であり、図5は本発明の実施形態の異方導電性部材の第3の例を示す模式図であり、図6は本発明の実施形態の異方導電性部材の第4の例を示す模式図である。図7は本発明の実施形態の異方導電性部材の第5の例を示す模式的断面図である。
なお、図4〜図7において、図1〜図3に示す異方導電性部材10と同一構成物に同一符号を付して、その詳細な説明は省略する。図4〜図6は、異方導電性部材10の全体を示すものではなく、異方導電性部材10のうち、突出部を示するものである。図4〜図7では、突出部16bと突出部16cのうち、代表して突出部16bを示しているが、突出部16cも突出部16bと同様の構成とすることができる。
また、図4〜図7に示す突出部16bは、電界放射型走査電子顕微鏡(FE−SEM)により、断面形状を得ることができる。
In addition, the structure of the protrusion part of the anisotropically conductive member 10 is not limited to the structure shown in FIGS.
FIG. 4 is a schematic diagram showing a second example of the anisotropic conductive member of the embodiment of the present invention, and FIG. 5 is a schematic diagram showing a third example of the anisotropic conductive member of the embodiment of the present invention. FIG. 6 is a schematic view showing a fourth example of the anisotropic conductive member of the embodiment of the present invention. FIG. 7 is a schematic cross-sectional view showing a fifth example of the anisotropic conductive member according to the embodiment of the present invention.
4-7, the same code | symbol is attached | subjected to the same structure as the anisotropically conductive member 10 shown in FIGS. 1-3, and the detailed description is abbreviate | omitted. 4 to 6 do not show the entire anisotropic conductive member 10 but show a protruding portion of the anisotropic conductive member 10. 4-7, the protrusion part 16b is typically shown among the protrusion part 16b and the protrusion part 16c, but the protrusion part 16c can also be set as the structure similar to the protrusion part 16b.
Moreover, the protrusion part 16b shown in FIGS. 4-7 can obtain cross-sectional shape with a field emission scanning electron microscope (FE-SEM).

上述のS<Sdを満たすものであれば、突出部は、絶縁性基材12の面から延びるに従い断面積が減少する構成でもよい。
例えば、図4に示す突出部16bのように、突出部16bは、周面16dの断面の輪郭形状が曲線で構成され、絶縁性基材12の表面12aから先端16eに向かうに従い突出部16bの断面積が連続的に減少する構成でもよい。
また、図5に示す突出部16bのように、周面16dの断面の輪郭形状が曲線と直線とで構成され、絶縁性基材12の表面12aから先端16eに向かうに従い突出部16bの断面積が連続的に減少した後、最も小さい断面積を維持して状態で先端16eに向かって伸びた構成でもよい。
さらには、図6に示す突出部16bのように、上述のS<Sdを満たすが、0.8hに相当する位置よりも先端16eに近い側の断面積が断面積Sよりも大きくなっている構成でもよい。図6では周面16dの断面の輪郭形状が直線で構成され、絶縁性基材12の表面12aから先端16eに向かうに従い突出部16bの断面積が連続的に単調に減少した後、0.8hに相当する位置から先端16eに向かうに従い断面積が連続的に単調に増加する構成でもよい。この場合でも、先端16eの断面積が大きくなるが、突出部16bの変形に要する応力が小さくなり、変形に必要な荷重を小さくすることができる。図6に示す突出部16bは、周面16dの断面の輪郭形状が直線で構成されるものに限定されるものではなく、絶縁性基材12の表面12aから0.8hに相当する位置迄と、0.8hに相当する位置から先端16e迄とのそれぞれの範囲を、いずれも曲線で構成されていてもよく、直線と曲線との組合せで構成されていてもよい。
As long as the above S <Sd is satisfied, the protrusion may have a configuration in which the cross-sectional area decreases as it extends from the surface of the insulating base 12.
For example, like the protrusion part 16b shown in FIG. 4, the protrusion part 16b is configured by a curved outline shape of the cross section of the peripheral surface 16d, and the protrusion part 16b extends from the surface 12a of the insulating substrate 12 toward the tip end 16e. A configuration in which the cross-sectional area continuously decreases may be used.
Moreover, like the protrusion part 16b shown in FIG. 5, the outline shape of the cross section of the surrounding surface 16d is comprised with a curve and a straight line, and the cross-sectional area of the protrusion part 16b is approached from the surface 12a of the insulating base material 12 to the front-end | tip 16e. After continuously decreasing, it may be configured to extend toward the tip 16e while maintaining the smallest cross-sectional area.
Furthermore, as in the protrusion 16b shown in FIG. 6, the above-described S <Sd is satisfied, but the cross-sectional area closer to the tip 16e than the position corresponding to 0.8h is larger than the cross-sectional area S. It may be configured. In FIG. 6, the contour shape of the cross section of the peripheral surface 16 d is constituted by a straight line, and after the cross-sectional area of the projecting portion 16 b continuously monotonously decreases from the surface 12 a of the insulating base 12 toward the tip 16 e, 0.8 h A configuration in which the cross-sectional area continuously and monotonously increases from the position corresponding to 1 to the tip 16e may be employed. Even in this case, the cross-sectional area of the tip 16e is increased, but the stress required for the deformation of the protruding portion 16b is reduced, and the load required for the deformation can be reduced. The protruding portion 16b shown in FIG. 6 is not limited to the one in which the contour shape of the cross section of the peripheral surface 16d is constituted by a straight line, but from the surface 12a of the insulating substrate 12 to a position corresponding to 0.8h. , Each range from the position corresponding to 0.8h to the tip 16e may be configured by a curve or a combination of a straight line and a curve.

上述のS<Sdを満たすものであれば、周面16dの形状変化により断面積を小さくすることに限定されるものではない。図7に示す突出部16bのように、貫通部16aと突出部16bの外径は同じ状態で、突出部16bの先端16eに凹部16gが形成された構成でもよい。凹部16gは、例えば、表面12aに対して凸であるが、凹部16gの形状は特に限定されるものではなく、例えば、半球状でも、三角錐状でも、四角錐状でも、四角錐台状でもよい。凹部16gを設けること、すなわち、先端16eの一部を除去して断面積を小さくする構成でもよい。この場合でも、突出部16bは上述のS<Sdを満たしており、突出部16bの変形に要する応力が小さくなり、変形に必要な荷重を小さくすることができる。
上述の図4〜図7に示す突出部を有する異方導電性部材10は、上述の図1〜図3に示す異方導電性部材10と同様に接合対象との接合性に優れたものとなる。
As long as S <Sd is satisfied, the cross-sectional area is not limited to be reduced by the shape change of the peripheral surface 16d. Like the protrusion part 16b shown in FIG. 7, the structure where the outer diameter of the penetration part 16a and the protrusion part 16b is the same state, and the recessed part 16g was formed in the front-end | tip 16e of the protrusion part 16b may be sufficient. For example, the concave portion 16g is convex with respect to the surface 12a, but the shape of the concave portion 16g is not particularly limited. Good. A configuration in which the recess 16g is provided, that is, the cross-sectional area is reduced by removing a part of the tip 16e may be employed. Even in this case, the projecting portion 16b satisfies the above-described S <Sd, and the stress required for the deformation of the projecting portion 16b is reduced, and the load required for the deformation can be reduced.
The anisotropic conductive member 10 having the protrusions shown in FIGS. 4 to 7 described above has excellent bondability with the object to be joined, similar to the anisotropic conductive member 10 shown in FIGS. 1 to 3. Become.

次に、異方導電性部材の製造方法について説明する。
(異方導電性部材の製造方法)
<異方導電性部材の製造方法の第1の例>
図8〜図15は、本発明の実施形態の異方導電性部材の製造方法の第1の例を工程順に示す模式的断面図である。
異方導電性部材は、絶縁性基材を有するものである。絶縁性基材は、特に限定されるものではなく、例えば、バルブ金属の陽極酸化膜で構成される。絶縁性基材として、アルミニウムの陽極酸化膜を例に説明する。
まず、図8に示すように、アルミニウム基板20を用意する。
最終的に得られる異方導電性部材10(図1参照)の絶縁性基材12(図1参照)の厚み、すなわち、陽極酸化膜24の厚み、および加工する装置等に応じて、アルミニウム基板20は、大きさおよび厚みが適宜決定されるものである。アルミニウム基板20は、例えば、矩形状の板材である。
Next, a method for manufacturing the anisotropic conductive member will be described.
(Method of manufacturing anisotropic conductive member)
<First Example of Manufacturing Method for Anisotropic Conductive Member>
8-15 is typical sectional drawing which shows the 1st example of the manufacturing method of the anisotropically conductive member of embodiment of this invention to process order.
The anisotropic conductive member has an insulating base material. The insulating substrate is not particularly limited, and is composed of, for example, an anodized film of a valve metal. As an insulating substrate, an aluminum anodic oxide film will be described as an example.
First, as shown in FIG. 8, an aluminum substrate 20 is prepared.
Depending on the thickness of the insulating base material 12 (see FIG. 1) of the anisotropically conductive member 10 (see FIG. 1) finally obtained, that is, the thickness of the anodic oxide film 24, the processing apparatus, etc., the aluminum substrate In 20, the size and thickness are appropriately determined. The aluminum substrate 20 is a rectangular plate material, for example.

次に、アルミニウム基板20の片側の表面20a(図8参照)を陽極酸化処理する。これにより、アルミニウム基板20の片側の表面20a(図8参照)が陽極酸化されて、図9に示すように、厚み方向Dtに延在する複数のマイクロポア22が形成され、マイクロポア22の底部に存在するバリア層23を有する陽極酸化膜24が形成される。上述の陽極酸化する工程を陽極酸化処理工程という。陽極酸化処理工程により、複数のマイクロポア22を有する陽極酸化膜24が形成される。
複数のマイクロポア22を有する陽極酸化膜24には、上述のようにマイクロポア22の底部にバリア層23(図9参照)が存在するが、図10に示すようにバリア層23(図9参照)を除去する。このバリア層23を除去する工程をバリア層除去工程という。
バリア層除去工程において、アルミニウムよりも水素過電圧の高い金属M1のイオンを含むアルカリ水溶液を用いることにより、陽極酸化膜24のバリア層23を除去すると同時に、マイクロポア22の底部に金属(金属M1)からなる金属層25aを形成する。これにより、マイクロポア22の底のアルミニウム基板20は金属層25aで被覆される。
Next, the surface 20a (see FIG. 8) on one side of the aluminum substrate 20 is anodized. As a result, the surface 20a (see FIG. 8) on one side of the aluminum substrate 20 is anodized to form a plurality of micropores 22 extending in the thickness direction Dt as shown in FIG. An anodic oxide film 24 having a barrier layer 23 is formed. The above-described anodizing process is called an anodizing process. An anodized film 24 having a plurality of micropores 22 is formed by the anodizing process.
The anodic oxide film 24 having a plurality of micropores 22 has the barrier layer 23 (see FIG. 9) at the bottom of the micropore 22 as described above, but the barrier layer 23 (see FIG. 9) as shown in FIG. ) Is removed. The step of removing the barrier layer 23 is called a barrier layer removing step.
In the barrier layer removing step, an alkaline aqueous solution containing ions of the metal M1 having a hydrogen overvoltage higher than that of aluminum is used to remove the barrier layer 23 of the anodic oxide film 24 and, at the same time, a metal (metal M1) at the bottom of the micropore 22. A metal layer 25a made of is formed. Thereby, the aluminum substrate 20 at the bottom of the micropore 22 is covered with the metal layer 25a.

次に、図11に示すように、陽極酸化膜24のマイクロポア22の内部に金属25bを充填する。マイクロポア22の内部に、導電性物質として、例えば、金属25bを充填することにより、導電性を有する導通路16が形成される。この場合、金属(金属M1)からなる金属層25aを電解めっきの電極として用いることができる。
マイクロポア22の内部に金属25bを充填することを金属充填工程という。金属充填工程には、電解めっきが用いられ、金属充填工程については後に詳細に説明する。
なお、上述のように複数のマイクロポア22を有する絶縁性基材12を形成することができれば、アルミニウム基板20に限定されるものではない。
Next, as shown in FIG. 11, the inside of the micropores 22 of the anodic oxide film 24 is filled with a metal 25b. The inside of the micropore 22 is filled with, for example, a metal 25b as a conductive substance, thereby forming a conductive path 16 having conductivity. In this case, the metal layer 25a made of metal (metal M1) can be used as an electrode for electrolytic plating.
Filling the inside of the micropore 22 with the metal 25b is called a metal filling step. Electrolytic plating is used for the metal filling step, and the metal filling step will be described in detail later.
Note that the insulating substrate 12 is not limited to the aluminum substrate 20 as long as the insulating base 12 having the plurality of micropores 22 can be formed as described above.

金属充填工程の前のバリア層除去工程において、アルミニウムよりも水素過電圧の高い金属M1のイオンを含むアルカリ水溶液を用いてバリア層を除去することにより、バリア層23を除去するだけでなく、マイクロポア22の底部に露出したアルミニウム基板20にアルミニウムよりも水素ガスが発生しにくい金属M1の金属層25aが形成される。その結果、金属充填の面内均一性が良好となる。これは、めっき液による水素ガスの発生が抑制され、電解めっきによる金属充填が進行しやすくなったと考えられる。
また、バリア層除去工程において、陽極酸化処理工程における電圧の30%未満の範囲から選択される電圧(保持電圧)の95%以上105%以下の電圧に通算5分以上保持する保持工程を設け、金属M1のイオンを含むアルカリ水溶液を適用することを組み合わせることにより、めっき処理時の金属充填の均一性が大きく良化することを見出している。
詳しいメカニズムは不明だが、バリア層除去工程において、金属M1のイオンを含むアルカリ水溶液を用いることでバリア層下部に金属M1の層が形成され、これによりアルミニウム基板と陽極酸化膜との界面がダメージを受けることを抑制することができ、バリア層の溶解の均一性が向上したためと考えられる。
In the barrier layer removing step prior to the metal filling step, not only the barrier layer 23 but also the micropores are removed by removing the barrier layer using an alkaline aqueous solution containing ions of the metal M1 having a hydrogen overvoltage higher than that of aluminum. A metal layer 25a of metal M1, which is less liable to generate hydrogen gas than aluminum, is formed on the aluminum substrate 20 exposed at the bottom of 22. As a result, the in-plane uniformity of metal filling is improved. It is considered that this is because the generation of hydrogen gas by the plating solution is suppressed, and the metal filling by the electrolytic plating easily proceeds.
Further, in the barrier layer removing step, a holding step of holding at a voltage of 95% to 105% of a voltage (holding voltage) selected from a range of less than 30% of the voltage in the anodizing step for a total of 5 minutes or more is provided. It has been found that the uniformity of metal filling during plating treatment is greatly improved by combining the application of an alkaline aqueous solution containing ions of the metal M1.
Although the detailed mechanism is unknown, in the barrier layer removal process, a metal M1 layer is formed under the barrier layer by using an alkaline aqueous solution containing ions of the metal M1, thereby damaging the interface between the aluminum substrate and the anodic oxide film. This is considered to be because the uniformity of dissolution of the barrier layer was improved.

なお、バリア層除去工程において、マイクロポア22の底部に金属(金属M1)からなる金属層25aを形成したが、これに限定されるものではなく、バリア層23だけを除去し、マイクロポア22の底にアルミニウム基板20を露出させる。アルミニウム基板20を露出させた状態で、アルミニウム基板20を電解めっきの電極として用いてもよい。   In the barrier layer removing step, the metal layer 25a made of metal (metal M1) is formed on the bottom of the micropore 22; however, the present invention is not limited to this, and only the barrier layer 23 is removed. The aluminum substrate 20 is exposed at the bottom. With the aluminum substrate 20 exposed, the aluminum substrate 20 may be used as an electrode for electrolytic plating.

次に、金属充填工程の後、図12に示すように陽極酸化膜24のアルミニウム基板20が設けられていない側の表面を厚み方向に一部除去し、金属充填工程で充填した金属25を陽極酸化膜24の表面24aよりも突出させる。すなわち、マイクロポア22に充填された導電性物質を絶縁性基材12から突出させる。これにより、導通路16を陽極酸化膜24の表面24aよりも突出させ、陽極酸化膜24の表面24aから突出した突出部16bを得る。充填した金属25を陽極酸化膜24の表面24aよりも突出させることを、表面突出工程という。図12では導通路16は柱状部材であり、突出部16bを含め直径が一定である。   Next, after the metal filling step, as shown in FIG. 12, the surface of the anodic oxide film 24 on the side where the aluminum substrate 20 is not provided is partially removed in the thickness direction, and the metal 25 filled in the metal filling step is anoded. It protrudes from the surface 24 a of the oxide film 24. That is, the conductive material filled in the micropores 22 is protruded from the insulating substrate 12. Thereby, the conduction path 16 is protruded from the surface 24 a of the anodic oxide film 24, and the protruding portion 16 b protruding from the surface 24 a of the anodic oxide film 24 is obtained. Protruding the filled metal 25 from the surface 24a of the anodic oxide film 24 is referred to as a surface projecting step. In FIG. 12, the conduction path 16 is a columnar member, and the diameter is constant including the protrusion 16b.

表面突出工程の後に、突出部16bが突出する絶縁性基材の面からの高さをhとし、突出部が突出する絶縁性基材の面から0.8hに相当する位置における断面積S(図3参照)を貫通部16a(図3参照)の断面積Sd(図3参照)よりも小さくする。これにより、図13に示すように、突出部16bが縮径した導通路16を得ることができる。
上述の0.8hに相当する位置における断面積S(図3参照)を貫通部16a(図3参照)の断面積Sd(図3参照)よりも小さくする工程を縮径工程という。縮径工程は、ドライエッチング処理、ウエットエッチング処理、ガス還元処理および摩擦処理のうち、少なくとも1つの処理を実施することによりなされる。
After the surface projecting step, the height from the surface of the insulating base material from which the projecting portion 16b projects is defined as h, and the cross-sectional area S (at a position corresponding to 0.8 h from the surface of the insulating base material from which the projecting portion projects. 3) is made smaller than the cross-sectional area Sd (see FIG. 3) of the penetrating portion 16a (see FIG. 3). Thereby, as shown in FIG. 13, the conduction path 16 in which the protrusion 16b has a reduced diameter can be obtained.
The step of making the cross-sectional area S (see FIG. 3) at the position corresponding to 0.8h described above smaller than the cross-sectional area Sd (see FIG. 3) of the penetrating portion 16a (see FIG. 3) is called a diameter reduction step. The diameter reduction process is performed by performing at least one of a dry etching process, a wet etching process, a gas reduction process, and a friction process.

表面突出工程の後に、図14に示すようにアルミニウム基板20を除去する。アルミニウム基板20を除去する工程を基板除去工程という。一方の突出部16bだけの構成の場合、図14に示す状態のものが異方導電性部材10である。   After the surface protruding step, the aluminum substrate 20 is removed as shown in FIG. The step of removing the aluminum substrate 20 is called a substrate removal step. In the case of a configuration having only one protrusion 16b, the anisotropic conductive member 10 is in the state shown in FIG.

次に、図14に示すように、基板除去工程の後に陽極酸化膜24のアルミニウム基板20が設けられていた側の表面を厚み方向に一部除去し、金属充填工程で充填した金属25、すなわち、導通路16を陽極酸化膜24の裏面24bよりも突出させ、突出部16c(図15参照)を得る。次に、上述の突出部16bと同様に縮径工程を施し、図15に示すように、突出部16cにおいても、上述の0.8hに相当する位置における断面積S(図3参照)を貫通部16a(図3参照)の断面積Sd(図3参照)よりも小さくする。
これにより、図15に示す突出部16bと突出部16cとを有する異方導電性部材10が得られる。
充填した金属25を陽極酸化膜24の裏面24bよりも突出させることを、裏面突出工程という。
上述の表面突出工程および裏面突出工程は、両方の工程を有する態様であってもよいが、表面突出工程および裏面突出工程のうち、一方の工程を有する態様であってもよい。表面突出工程および裏面突出工程をまとめて「突出工程」ともいう。
Next, as shown in FIG. 14, after the substrate removal step, the surface of the anodic oxide film 24 on the side where the aluminum substrate 20 was provided is partially removed in the thickness direction, and the metal 25 filled in the metal filling step, Then, the conduction path 16 is protruded from the back surface 24b of the anodic oxide film 24 to obtain a protrusion 16c (see FIG. 15). Next, the diameter reduction process is performed similarly to the above-mentioned protrusion part 16b, and as shown in FIG. 15, also in the protrusion part 16c, cross-sectional area S (refer FIG. 3) in the position equivalent to the above-mentioned 0.8h is penetrated. The sectional area Sd (see FIG. 3) of the portion 16a (see FIG. 3) is made smaller.
Thereby, the anisotropic conductive member 10 which has the protrusion part 16b and the protrusion part 16c shown in FIG. 15 is obtained.
Protruding the filled metal 25 from the back surface 24b of the anodic oxide film 24 is called a back surface projecting process.
Although the aspect which has both processes may be sufficient as the above-mentioned surface protrusion process and back surface protrusion process, the aspect which has one process among a surface protrusion process and a back surface protrusion process may be sufficient. The front surface protrusion process and the back surface protrusion process are collectively referred to as a “protrusion process”.

<異方導電性部材の製造方法の第2の例>
図16および図17は、本発明の実施形態の異方導電性部材の製造方法の第2の例を工程順に示す模式的断面図である。
なお、図16および図17において、図8〜図13に示す構成と同一構成物には、同一符号を付して、その詳細な説明は省略する。なお、図16は、上述の図13の後の状態を示す。
第2の例は、上述の第1の例に比して、以下に示す工程が異なる。図16に示すように、金属充填工程の後に陽極酸化膜24のアルミニウム基板20が設けられていない側の表面に樹脂層29を設ける。樹脂層29を設けることを樹脂層形成工程という。
<Second Example of Method for Manufacturing Anisotropic Conductive Member>
16 and 17 are schematic cross-sectional views illustrating a second example of the method for manufacturing the anisotropic conductive member according to the embodiment of the present invention in the order of steps.
16 and 17, the same components as those illustrated in FIGS. 8 to 13 are denoted by the same reference numerals, and detailed description thereof is omitted. FIG. 16 shows a state after FIG. 13 described above.
The second example differs from the first example described above in the steps shown below. As shown in FIG. 16, a resin layer 29 is provided on the surface of the anodized film 24 on the side where the aluminum substrate 20 is not provided after the metal filling step. Providing the resin layer 29 is called a resin layer forming step.

次に、図17に示すように、樹脂層形成工程の後にアルミニウム基板20を除去する(基板除去工程)。これにより、図14に示す突出部16bだけを有する異方導電性部材10が得られる。
第2の例では、図18に示すように製造された異方導電性部材10が巻き芯31にロール状に巻き取られた状態で供給することを意図した態様である。異方導電性部材10の使用時に樹脂層29(図19参照)を剥離することにより、例えば、異方導電性部材として使用することができる。
Next, as shown in FIG. 17, the aluminum substrate 20 is removed after the resin layer forming step (substrate removing step). Thereby, the anisotropic conductive member 10 which has only the protrusion part 16b shown in FIG. 14 is obtained.
In the second example, the anisotropic conductive member 10 manufactured as shown in FIG. 18 is an aspect intended to be supplied in a state of being wound around the winding core 31 in a roll shape. By peeling off the resin layer 29 (see FIG. 19) when using the anisotropic conductive member 10, it can be used as, for example, an anisotropic conductive member.

<他の製造工程>
製造方法としては、例えば、上述の陽極酸化処理工程、保持工程、バリア層除去工程、金属充填工程、表面突出工程、樹脂層形成工程、基板除去工程および裏面突出工程をこの順に実施してもよい。
また、所望の形状のマスク層を用いてアルミニウム基板の表面の一部に陽極酸化処理を施してもよい。
<Other manufacturing processes>
As a manufacturing method, for example, the above-described anodizing process, holding process, barrier layer removing process, metal filling process, front surface projecting process, resin layer forming process, substrate removing process and back surface projecting process may be performed in this order. .
Moreover, you may anodize a part of surface of an aluminum substrate using the mask layer of a desired shape.

〔絶縁性基材〕
絶縁性基材は、無機材料からなり、従来公知の異方導電性フィルム等を構成する絶縁性基材と同程度の電気抵抗率(1014Ω・cm程度)を有するものであれば特に限定されない。
なお、「無機材料からなり」とは、後述する樹脂層を構成する高分子材料と区別するための規定であり、無機材料のみから構成された絶縁性基材に限定する規定ではなく、無機材料を主成分(50質量%以上)とする規定である。
[Insulating substrate]
The insulating base material is made of an inorganic material and is particularly limited as long as it has an electrical resistivity (about 10 14 Ω · cm) comparable to that of an insulating base material that constitutes a conventionally known anisotropic conductive film or the like. Not.
In addition, “consisting of an inorganic material” is a rule for distinguishing from a polymer material constituting a resin layer described later, and is not a rule limited to an insulating base material composed only of an inorganic material, but an inorganic material. Is the main component (50% by mass or more).

絶縁性基材としては、例えば、金属酸化物基材、金属窒化物基材、ガラス基材、シリコンカーバイド、シリコンナイトライド等のセラミックス基材、ダイヤモンドライクカーボン等のカーボン基材、ポリイミド基材、これらの複合材料等が挙げられる。絶縁性基材としては、これ以外に、例えば、貫通孔を有する有機素材上に、セラミックス材料またはカーボン材料を50質量%以上含む無機材料で成膜したものであってもよい。   Examples of the insulating substrate include metal oxide substrates, metal nitride substrates, glass substrates, ceramic substrates such as silicon carbide, silicon nitride, carbon substrates such as diamond-like carbon, polyimide substrates, These composite materials are exemplified. In addition to this, for example, the insulating base material may be a film formed of an inorganic material containing 50% by mass or more of a ceramic material or a carbon material on an organic material having a through hole.

絶縁性基材としては、所望の平均開口径を有するマイクロポアが貫通孔として形成され、後述する導通路を形成しやすいという理由から、金属酸化物基材であることが好ましく、バルブ金属の陽極酸化膜であることがより好ましい。
ここで、バルブ金属としては、具体的には、例えば、アルミニウム、タンタル、ニオブ、チタン、ハフニウム、ジルコニウム、亜鉛、タングステン、ビスマス、アンチモン等が挙げられる。これらのうち、寸法安定性がよく、比較的安価であることからアルミニウムの陽極酸化膜(基材)であることが好ましい。このため、アルミニウム基板を用いて、絶縁性基材である陽極酸化膜を形成し、異方導電性部材を製造することが好ましい。
The insulating base material is preferably a metal oxide base material because micropores having a desired average opening diameter are formed as through-holes, and it is easy to form a conduction path described later. An oxide film is more preferable.
Specific examples of the valve metal include aluminum, tantalum, niobium, titanium, hafnium, zirconium, zinc, tungsten, bismuth, and antimony. Of these, an anodic oxide film (base material) of aluminum is preferable because it has good dimensional stability and is relatively inexpensive. For this reason, it is preferable to produce an anisotropic conductive member by forming an anodic oxide film which is an insulating substrate using an aluminum substrate.

〔アルミニウム基板〕
アルミニウム基板は、特に限定されず、その具体例としては、純アルミニウム板;アルミニウムを主成分とし微量の異元素を含む合金板;低純度のアルミニウム(例えば、リサイクル材料)に高純度アルミニウムを蒸着させた基板;シリコンウエハ、石英、ガラス等の表面に蒸着、スパッタ等の方法により高純度アルミニウムを被覆させた基板;アルミニウムをラミネートした樹脂基板;等が挙げられる。
[Aluminum substrate]
The aluminum substrate is not particularly limited, and specific examples thereof include a pure aluminum plate; an alloy plate containing aluminum as a main component and containing a trace amount of foreign elements; Examples of the substrate include a substrate in which high purity aluminum is coated on the surface of a silicon wafer, quartz, glass or the like by a method such as vapor deposition or sputtering; a resin substrate in which aluminum is laminated;

アルミニウム基板のうち、陽極酸化処理工程により陽極酸化膜を設ける表面は、アルミニウム純度が、99.5質量%以上であることが好ましく、99.9質量%以上であることがより好ましく、99.99質量%以上であることが更に好ましい。アルミニウム純度が上述の範囲であると、貫通孔配列の規則性が十分となる。   Of the aluminum substrate, the surface on which the anodized film is provided by the anodizing treatment step has an aluminum purity of preferably 99.5% by mass or more, more preferably 99.9% by mass or more, and 99.99%. More preferably, it is at least mass%. When the aluminum purity is in the above range, the regularity of the through-hole arrangement is sufficient.

また、アルミニウム基板のうち陽極酸化処理工程を施す片側の表面は、あらかじめ熱処理、脱脂処理および鏡面仕上げ処理が施されることが好ましい。
ここで、熱処理、脱脂処理および鏡面仕上げ処理については、特開2008−270158号公報の[0044]〜[0054]段落に記載された各処理と同様の処理を施すことができる
Moreover, it is preferable that the surface of one side which performs an anodizing process process among aluminum substrates is heat-processed, a degreasing process, and a mirror surface finishing process previously.
Here, with respect to the heat treatment, degreasing treatment, and mirror finishing treatment, the same treatments as those described in paragraphs [0044] to [0054] of JP-A-2008-270158 can be performed.

〔陽極酸化処理工程〕
陽極酸化工程は、上述のアルミニウム基板の片面に陽極酸化処理を施すことにより、上述のアルミニウム基板の片面に、厚み方向に貫通する貫通孔と貫通孔の底部に存在するバリア層とを有する陽極酸化膜を形成する工程である。
陽極酸化処理は、従来公知の方法を用いることができるが、貫通孔配列の規則性を高くし、異方導電性部材の異方導電性を担保する観点から、自己規則化法または定電圧処理を用いることが好ましい。
ここで、陽極酸化処理の自己規則化法および定電圧処理については、特開2008−270158号公報の[0056]〜[0108]段落および[図3]に記載された各処理と同様の処理を施すことができる。
[Anodizing treatment process]
In the anodizing step, anodization is performed on one surface of the above-described aluminum substrate, whereby an anodizing process having a through-hole penetrating in the thickness direction and a barrier layer existing at the bottom of the through-hole on one surface of the above-described aluminum substrate. This is a step of forming a film.
A conventionally known method can be used for the anodizing treatment. From the viewpoint of increasing the regularity of the through-hole arrangement and ensuring the anisotropic conductivity of the anisotropic conductive member, the self-ordering method or the constant voltage treatment is used. Is preferably used.
Here, as for the self-ordering method and the constant voltage process of the anodizing process, the same processes as those described in paragraphs [0056] to [0108] and [FIG. 3] of Japanese Patent Application Laid-Open No. 2008-270158 are performed. Can be applied.

<陽極酸化処理>
陽極酸化処理における電解液の平均流速は、0.5〜20.0m/minであることが好ましく、1.0〜15.0m/minであることがより好ましく、2.0〜10.0m/minであることが更に好ましい。
また、電解液を上述の条件で流動させる方法は、特に限定されないが、例えば、スターラーのような一般的なかくはん装置を使用する方法が用いられる。特に、かくはん速度をデジタル表示でコントロールできるようなスターラーを用いると、平均流速が制御できるため好ましい。このようなかくはん装置としては、例えば、「マグネティックスターラーHS−50D(AS ONE製)」等が挙げられる。
<Anodizing treatment>
The average flow rate of the electrolytic solution in the anodizing treatment is preferably 0.5 to 20.0 m / min, more preferably 1.0 to 15.0 m / min, and 2.0 to 10.0 m / min. More preferably, it is min.
Moreover, the method of flowing the electrolytic solution under the above-mentioned conditions is not particularly limited, but for example, a method using a general stirring device such as a stirrer is used. In particular, it is preferable to use a stirrer that can control the stirring speed by digital display because the average flow velocity can be controlled. Examples of such a stirring apparatus include “Magnetic Stirrer HS-50D (manufactured by AS ONE)” and the like.

陽極酸化処理は、例えば、酸濃度1〜10質量%の溶液中で、アルミニウム基板を陽極として通電する方法を用いることができる。
陽極酸化処理に用いられる溶液としては、酸溶液であることが好ましく、硫酸、リン酸、クロム酸、シュウ酸、スルファミン酸、ベンゼンスルホン酸、アミドスルホン酸、グリコール酸、酒石酸、りんご酸、クエン酸等がより好ましく、中でも硫酸、リン酸、シュウ酸が特に好ましい。これらの酸は単独でまたは2種以上を組み合わせて用いることができる。
For the anodizing treatment, for example, a method in which an aluminum substrate is used as an anode in a solution having an acid concentration of 1 to 10% by mass can be used.
The solution used for the anodizing treatment is preferably an acid solution, sulfuric acid, phosphoric acid, chromic acid, oxalic acid, sulfamic acid, benzenesulfonic acid, amidosulfonic acid, glycolic acid, tartaric acid, malic acid, citric acid. Of these, sulfuric acid, phosphoric acid, and oxalic acid are particularly preferable. These acids can be used alone or in combination of two or more.

陽極酸化処理の条件は、使用される電解液によって種々変化するので一概に決定され得ないが、一般的には、電解液濃度0.1〜20質量%、液温−10〜30℃、電流密度0.01〜20A/dm2、電圧3〜300V、電解時間0.5〜30時間であることが好ましく、電解液濃度0.5〜15質量%、液温−5〜25℃、電流密度0.05〜15A/dm2、電圧5〜250V、電解時間1〜25時間であることがより好ましく、電解液濃度1〜10質量%、液温0〜20℃、電流密度0.1〜10A/dm2、電圧10〜200V、電解時間2〜20時間であることが更に好ましい。 The conditions of the anodizing treatment cannot be determined unconditionally because they vary depending on the electrolytic solution used. In general, the electrolytic solution concentration is 0.1 to 20% by mass, the liquid temperature is −10 to 30 ° C., the current is It is preferable that the density is 0.01 to 20 A / dm 2 , the voltage is 3 to 300 V, the electrolysis time is 0.5 to 30 hours, the electrolytic solution concentration is 0.5 to 15% by mass, the liquid temperature is −5 to 25 ° C., and the current density. It is more preferable that it is 0.05-15A / dm < 2 >, voltage 5-250V, electrolysis time 1-25 hours, electrolyte concentration 1-10 mass%, liquid temperature 0-20 degreeC, current density 0.1-10A. / Dm 2 , voltage of 10 to 200 V, and electrolysis time of 2 to 20 hours are more preferable.

上述の陽極酸化処理工程は、例えば、異方導電性部材10を図18に示すように所定径および所定幅の巻き芯31に巻き取られた形状で供給する観点から、陽極酸化処理により形成される陽極酸化膜の厚みが30μm以下であることが好ましく、5〜20μmであることがより好ましい。なお、陽極酸化膜の厚みは、陽極酸化膜を厚さ方向に対して集束イオンビーム(FIB)で切削加工し、その断面を電界放射型走査電子顕微鏡(FE−SEM)により表面写真(倍率5万倍)を撮影し、10点測定した平均値として算出した。   The above-described anodizing treatment step is formed by anodizing treatment from the viewpoint of supplying the anisotropic conductive member 10 in a shape wound around the winding core 31 having a predetermined diameter and a predetermined width as shown in FIG. The thickness of the anodic oxide film is preferably 30 μm or less, and more preferably 5 to 20 μm. The thickness of the anodic oxide film was determined by cutting the anodic oxide film with a focused ion beam (FIB) in the thickness direction, and using a field emission scanning electron microscope (FE-SEM) to obtain a surface photograph (magnification 5). Was taken as an average value of 10 points.

〔保持工程〕
異方導電性部材の製造方法は保持工程を有してもよい。保持工程は、上述の陽極酸化処理工程の後に、1V以上かつ上述の陽極酸化処理工程における電圧の30%未満の範囲から選択される保持電圧の95%以上105%以下の電圧に通算5分以上保持する工程である。言い換えると、保持工程は、上述の陽極酸化処理工程の後に、1V以上かつ上述の陽極酸化処理工程における電圧の30%未満の範囲から選択される保持電圧の95%以上105%以下の電圧で通算5分以上電解処理を施す工程である。
ここで、「陽極酸化処理における電圧」とは、アルミニウムと対極間に印加する電圧であり、例えば、陽極酸化処理による電解時間が30分であれば、30分の間に保たれている電圧の平均値をいう。
[Holding process]
The method for manufacturing the anisotropic conductive member may include a holding step. In the holding step, after the above-described anodizing treatment step, a voltage of 95% to 105% of the holding voltage selected from the range of 1 V or more and less than 30% of the voltage in the above-described anodizing treatment step is 5 minutes or more in total. It is the process of holding. In other words, the holding step is a total of 95% to 105% of the holding voltage selected from the range of 1 V or more and less than 30% of the voltage in the above-described anodizing step after the above-described anodizing step. This is a step of performing electrolytic treatment for 5 minutes or more.
Here, the “voltage in the anodizing process” is a voltage applied between the aluminum and the counter electrode. For example, if the electrolysis time by the anodizing process is 30 minutes, the voltage maintained for 30 minutes. Mean value.

陽極酸化膜の側壁厚み、すなわち、貫通孔の深さに対してバリア層の厚みを適切な厚みに制御する観点から、保持工程における電圧が、陽極酸化処理における電圧の5%以上25%以下であることが好ましく、5%以上20%以下であることがより好ましい。   From the viewpoint of controlling the thickness of the barrier layer to an appropriate thickness with respect to the thickness of the side wall of the anodized film, that is, the depth of the through hole, the voltage in the holding process is 5% to 25% of the voltage in the anodizing process. Preferably, it is 5% or more and 20% or less.

また、面内均一性がより向上する理由から、保持工程における保持時間の合計が、5分以上20分以下であることが好ましく、5分以上15分以下であることがより好ましく、5分以上10分以下であることが更に好ましい。
また、保持工程における保持時間は、通算5分以上であればよいが、連続5分以上であることが好ましい。
Further, for the reason that the in-plane uniformity is further improved, the total holding time in the holding step is preferably 5 minutes or more and 20 minutes or less, more preferably 5 minutes or more and 15 minutes or less, and more preferably 5 minutes or more. More preferably, it is 10 minutes or less.
The holding time in the holding step may be 5 minutes or more in total, but is preferably 5 minutes or more continuously.

更に、保持工程における電圧は、陽極酸化処理工程における電圧から保持工程における電圧まで連続的または段階的に降下させて設定してもよいが、面内均一性が更に向上する理由から、陽極酸化処理工程の終了後、1秒以内に、上述の保持電圧の95%以上105%以下の電圧に設定することが好ましい。   Furthermore, the voltage in the holding process may be set by continuously or stepwise dropping from the voltage in the anodizing process to the voltage in the holding process, but for the reason that the in-plane uniformity is further improved, the anodizing process is performed. It is preferable to set the voltage to 95% or more and 105% or less of the above holding voltage within one second after the completion of the process.

上述の保持工程は、例えば、上述の陽極酸化処理工程の終了時に電解電位を降下させることにより、上述の陽極酸化処理工程と連続して行うこともできる。
上述の保持工程は、電解電位以外の条件については、上述の従来公知の陽極酸化処理と同様の電解液および処理条件を採用することができる。
特に、保持工程と陽極酸化処理工程とを連続して施す場合は、同様の電解液を用いて処理することが好ましい。
The above-mentioned holding process can also be performed continuously with the above-mentioned anodizing process by, for example, lowering the electrolytic potential at the end of the above-described anodizing process.
In the above-described holding step, the same electrolyte solution and processing conditions as those of the above-described conventionally known anodizing treatment can be adopted for conditions other than the electrolytic potential.
In particular, when the holding step and the anodizing treatment step are successively performed, it is preferable to perform treatment using the same electrolytic solution.

〔バリア層除去工程〕
バリア層除去工程は、例えば、アルミニウムよりも水素過電圧の高い金属M1のイオンを含むアルカリ水溶液を用いて、陽極酸化膜のバリア層を除去する工程である。
上述のバリア層除去工程により、バリア層が除去され、かつ、図3にも示す通り、マイクロポア22の底部に、金属M1からなる金属層25aが形成されることになる。
ここで、水素過電圧(hydrogen overvoltage)とは、水素が発生するのに必要な電圧をいい、例えば、アルミニウム(Al)の水素過電圧は−1.66Vである(日本化学学会誌,1982、(8),p1305−1313)。なお、アルミニウムの水素過電圧よりも高い金属M1の例およびその水素過電圧の値を以下に示す。
<金属M1および水素(1N H2SO4)過電圧>
・白金(Pt):0.00V
・金(Au):0.02V
・銀(Ag):0.08V
・ニッケル(Ni):0.21V
・銅(Cu):0.23V
・錫(Sn):0.53V
・亜鉛(Zn):0.70V
[Barrier layer removal process]
The barrier layer removing step is a step of removing the barrier layer of the anodic oxide film using, for example, an alkaline aqueous solution containing ions of the metal M1 having a hydrogen overvoltage higher than that of aluminum.
The barrier layer is removed by the above-described barrier layer removing step, and the metal layer 25a made of the metal M1 is formed at the bottom of the micropore 22 as shown in FIG.
Here, the hydrogen overvoltage is a voltage necessary for generating hydrogen. For example, the hydrogen overvoltage of aluminum (Al) is −1.66 V (Journal of the Chemical Society of Japan, 1982, (8). ), P1305-1313). In addition, the example of the metal M1 higher than the hydrogen overvoltage of aluminum and the value of the hydrogen overvoltage are shown below.
<Metal M1 and hydrogen (1N H 2 SO 4 ) overvoltage>
Platinum (Pt): 0.00V
・ Gold (Au): 0.02V
Silver (Ag): 0.08V
Nickel (Ni): 0.21V
Copper (Cu): 0.23V
-Tin (Sn): 0.53V
・ Zinc (Zn): 0.70V

後述する陽極酸化処理工程において充填する金属M2と置換反応を起こし、貫通孔の内部に充填される金属の電気的な特性に与える影響が少なくなる理由から、上述のバリア層除去工程で用いる金属M1は、金属充填工程で用いる金属M2よりもイオン化傾向が高い金属であることが好ましい。
具体的には、金属充填工程の金属M2として銅(Cu)を用いる場合には、上述のバリア層除去工程で用いる金属M1としては、例えば、Zn、Fe、Ni、Sn等が挙げられ、中でも、Zn、Niを用いることが好ましく、Znを用いるのがより好ましい。
また、金属充填工程の金属M2としてNiを用いる場合には、上述のバリア層除去工程で用いる金属M1としては、例えば、Zn、Fe等が挙げられ、中でも、Znを用いることが好ましい。
The metal M1 used in the above-described barrier layer removing step because a substitution reaction is caused with the metal M2 to be filled in the anodizing process described later, and the influence on the electrical characteristics of the metal filled in the through hole is reduced. Is preferably a metal having a higher ionization tendency than the metal M2 used in the metal filling step.
Specifically, when copper (Cu) is used as the metal M2 in the metal filling step, examples of the metal M1 used in the barrier layer removing step include Zn, Fe, Ni, Sn, etc. Zn, Ni are preferably used, and Zn is more preferably used.
Further, when Ni is used as the metal M2 in the metal filling step, examples of the metal M1 used in the barrier layer removing step include Zn and Fe. Among these, Zn is preferably used.

このような金属M1のイオンを含むアルカリ水溶液を用いてバリア層を除去する方法は特に限定されず、例えば、従来公知の化学エッチング処理と同様の方法が挙げられる。   A method of removing the barrier layer using such an alkaline aqueous solution containing metal M1 ions is not particularly limited, and examples thereof include a method similar to a conventionally known chemical etching treatment.

<化学エッチング処理>
化学エッチング処理によるバリア層の除去は、例えば、陽極酸化処理工程後の構造物をアルカリ水溶液に浸漬させ、貫通孔の内部にアルカリ水溶液を充填させた後に、陽極酸化膜の貫通孔の開口部側の表面にpH(水素イオン指数)緩衝液に接触させる方法等により、バリア層のみを選択的に溶解させることができる。
<Chemical etching process>
The removal of the barrier layer by chemical etching treatment is performed, for example, by immersing the structure after the anodizing treatment step in an alkaline aqueous solution, filling the through hole with the alkaline aqueous solution, and then opening the through hole side of the through hole of the anodized film Only the barrier layer can be selectively dissolved by, for example, a method in which the surface is contacted with a pH (hydrogen ion index) buffer.

ここで、上述の金属M1のイオンを含むアルカリ水溶液としては、水酸化ナトリウム、水酸化カリウムおよび水酸化リチウムからなる群から選ばれる少なくとも一つのアルカリの水溶液を用いることが好ましい。また、アルカリ水溶液の濃度は0.1〜5質量%であることが好ましい。アルカリ水溶液の温度は、10〜60℃が好ましく、更に15〜45℃が好ましく、更に20〜35℃であることが好ましい。
具体的には、例えば、50g/L、40℃のリン酸水溶液、0.5g/L、30℃の水酸化ナトリウム水溶液、0.5g/L、30℃の水酸化カリウム水溶液等が好適に用いられる。
なお、pH緩衝液としては、上述のアルカリ水溶液に対応した緩衝液を適宜使用することができる。
Here, it is preferable to use at least one alkaline aqueous solution selected from the group consisting of sodium hydroxide, potassium hydroxide and lithium hydroxide as the alkaline aqueous solution containing the ions of the metal M1. Moreover, it is preferable that the density | concentration of aqueous alkali solution is 0.1-5 mass%. The temperature of the alkaline aqueous solution is preferably 10 to 60 ° C, more preferably 15 to 45 ° C, and further preferably 20 to 35 ° C.
Specifically, for example, 50 g / L, 40 ° C. phosphoric acid aqueous solution, 0.5 g / L, 30 ° C. sodium hydroxide aqueous solution, 0.5 g / L, 30 ° C. potassium hydroxide aqueous solution, etc. are preferably used. It is done.
In addition, as a pH buffer solution, the buffer solution corresponding to the above-mentioned alkaline aqueous solution can be used suitably.

また、アルカリ水溶液への浸漬時間は、5〜120分であることが好ましく、8〜120分であることがより好ましく、8〜90分であることが更に好ましく、10〜90分であることが特に好ましい。なかでも、10〜60分であることが好ましく、15〜60分であることがより好ましい。   The immersion time in the alkaline aqueous solution is preferably 5 to 120 minutes, more preferably 8 to 120 minutes, still more preferably 8 to 90 minutes, and preferably 10 to 90 minutes. Particularly preferred. Especially, it is preferable that it is 10 to 60 minutes, and it is more preferable that it is 15 to 60 minutes.

〔バリア層除去工程の他の例〕
バリア層除去工程は、上述以外に、陽極酸化膜のバリア層を除去し、貫通孔の底にアルミニウム基板の一部が露出する工程でもよい。
この場合、バリア層を除去する方法は特に限定されず、例えば、陽極酸化処理工程の陽極酸化処理における電位よりも低い電位でバリア層を電気化学的に溶解する方法(以下、「電解除去処理」ともいう。);エッチングによりバリア層を除去する方法(以下、「エッチング除去処理」ともいう。);これらを組み合わせた方法(特に、電解除去処理を施した後に、残存するバリア層をエッチング除去処理で除去する方法);等が挙げられる。
[Other examples of barrier layer removal step]
In addition to the above, the barrier layer removing step may be a step in which the barrier layer of the anodized film is removed and a part of the aluminum substrate is exposed at the bottom of the through hole.
In this case, the method for removing the barrier layer is not particularly limited. For example, a method of dissolving the barrier layer electrochemically at a potential lower than the potential in the anodizing treatment in the anodizing treatment step (hereinafter referred to as “electrolytic removal treatment”). A method of removing the barrier layer by etching (hereinafter, also referred to as “etching removal treatment”); a combination of these methods (particularly, after the electrolytic removal treatment is performed, the remaining barrier layer is subjected to the etching removal treatment). And the like).

〈電解除去処理〉
電解除去処理は、陽極酸化処理工程の陽極酸化処理における電位(電解電位)よりも低い電位で施す電解処理であれば特に限定されない。
電解溶解処理は、例えば、陽極酸化処理工程の終了時に電解電位を降下させることにより、陽極酸化処理と連続して施すことができる。
<Electrolytic removal treatment>
The electrolytic removal treatment is not particularly limited as long as it is an electrolytic treatment performed at a potential lower than the potential (electrolytic potential) in the anodizing treatment in the anodizing treatment step.
The electrolytic dissolution treatment can be performed continuously with the anodizing treatment, for example, by lowering the electrolytic potential at the end of the anodizing treatment step.

電解除去処理は、電解電位以外の条件については、上述した従来公知の陽極酸化処理と同様の電解液および処理条件を採用することができる。
特に、上述したように電解除去処理と陽極酸化処理とを連続して施す場合は、同様の電解液を用いて処理するのが好ましい。
The electrolytic removal treatment can employ the same electrolytic solution and treatment conditions as those of the above-described conventionally known anodizing treatment except for the electrolytic potential.
In particular, when the electrolytic removal treatment and the anodic oxidation treatment are successively performed as described above, it is preferable to perform treatment using the same electrolytic solution.

(電解電位)
電解除去処理における電解電位は、陽極酸化処理における電解電位よりも低い電位に、連続的または段階的に降下させるのが好ましい。
ここで、電解電位を段階的に降下させる際の下げ幅、すなわち、ステップ幅は、バリア層の耐電圧の観点から、10V以下であることが好ましく、5V以下であることがより好ましく、2V以下であることが更に好ましい。
また、電解電位を連続的または段階的に降下させる際の電圧降下速度は、生産性等の観点から、いずれも1V/秒以下が好ましく、0.5V/秒以下がより好ましく、0.2V/秒以下が更に好ましい。
(Electrolytic potential)
The electrolytic potential in the electrolytic removal treatment is preferably lowered continuously or stepwise to a potential lower than the electrolytic potential in the anodizing treatment.
Here, the reduction width when the electrolytic potential is lowered stepwise, that is, the step width is preferably 10 V or less, more preferably 5 V or less, and more preferably 2 V or less from the viewpoint of the withstand voltage of the barrier layer. More preferably.
In addition, the voltage drop rate when dropping the electrolytic potential continuously or stepwise is preferably 1 V / second or less, more preferably 0.5 V / second or less, and 0.2 V / second from the viewpoint of productivity. More preferred is less than a second.

〈エッチング除去処理〉
エッチング除去処理は特に限定されないが、酸水溶液またはアルカリ水溶液を用いて溶解する化学エッチング処理であってもよく、ドライエッチング処理であってもよい。
<Etching removal treatment>
The etching removal process is not particularly limited, but may be a chemical etching process that dissolves using an acid aqueous solution or an alkali aqueous solution, or may be a dry etching process.

(化学エッチング処理)
化学エッチング処理によるバリア層の除去は、例えば、陽極酸化処理工程後の構造物を酸水溶液またはアルカリ水溶液に浸漬させ、マイクロポアの内部に酸水溶液またはアルカリ水溶液を充填させた後に、陽極酸化膜のマイクロポアの開口部側の表面にpH(水素イオン指数)緩衝液に接触させる方法等であり、バリア層のみを選択的に溶解させることができる。
(Chemical etching process)
The removal of the barrier layer by the chemical etching treatment is performed, for example, by immersing the structure after the anodizing treatment step in an acid aqueous solution or an alkali aqueous solution, filling the inside of the micropore with an acid aqueous solution or an alkali aqueous solution, and then removing the anodized film. For example, the surface on the opening side of the micropore is brought into contact with a pH (hydrogen ion index) buffer solution, and only the barrier layer can be selectively dissolved.

ここで、酸水溶液を用いる場合は、硫酸、リン酸、硝酸、塩酸等の無機酸またはこれらの混合物の水溶液を用いることが好ましい。また、酸水溶液の濃度は1質量%〜10質量%であることが好ましい。酸水溶液の温度は、15℃〜80℃が好ましく、更に20℃〜60℃が好ましく、更に30℃〜50℃が好ましい。
一方、アルカリ水溶液を用いる場合は、水酸化ナトリウム、水酸化カリウムおよび水酸化リチウムからなる群から選ばれる少なくとも一つのアルカリの水溶液を用いることが好ましい。また、アルカリ水溶液の濃度は0.1質量%〜5質量%であることが好ましい。アルカリ水溶液の温度は、10℃〜60℃が好ましく、更に15℃〜45℃が好ましく、更に20℃〜35℃であることが好ましい。なお、アルカリ水溶液には、亜鉛および他の金属を含有していてもよい。
具体的には、例えば、50g/L、40℃のリン酸水溶液、0.5g/L、30℃の水酸化ナトリウム水溶液、0.5g/L、30℃の水酸化カリウム水溶液等が好適に用いられる。
なお、pH緩衝液としては、上述した酸水溶液またはアルカリ水溶液に対応した緩衝液を適宜使用することができる。
Here, when an acid aqueous solution is used, it is preferable to use an aqueous solution of an inorganic acid such as sulfuric acid, phosphoric acid, nitric acid, hydrochloric acid, or a mixture thereof. The concentration of the acid aqueous solution is preferably 1% by mass to 10% by mass. The temperature of the acid aqueous solution is preferably 15 ° C to 80 ° C, more preferably 20 ° C to 60 ° C, and further preferably 30 ° C to 50 ° C.
On the other hand, when using an alkaline aqueous solution, it is preferable to use an aqueous solution of at least one alkali selected from the group consisting of sodium hydroxide, potassium hydroxide and lithium hydroxide. Moreover, it is preferable that the density | concentration of aqueous alkali solution is 0.1 mass%-5 mass%. The temperature of the alkaline aqueous solution is preferably 10 ° C to 60 ° C, more preferably 15 ° C to 45 ° C, and further preferably 20 ° C to 35 ° C. The alkaline aqueous solution may contain zinc and other metals.
Specifically, for example, 50 g / L, 40 ° C. phosphoric acid aqueous solution, 0.5 g / L, 30 ° C. sodium hydroxide aqueous solution, 0.5 g / L, 30 ° C. potassium hydroxide aqueous solution, etc. are preferably used. It is done.
In addition, as a pH buffer solution, the buffer solution corresponding to the acid aqueous solution or alkali aqueous solution mentioned above can be used suitably.

また、酸水溶液またはアルカリ水溶液への浸せき時間は、8分〜120分であることが好ましく、10分〜90分であることがより好ましく、15分〜60分であることが更に好ましい。   The immersion time in the acid aqueous solution or alkaline aqueous solution is preferably 8 minutes to 120 minutes, more preferably 10 minutes to 90 minutes, and further preferably 15 minutes to 60 minutes.

(ドライエッチング処理)
ドライエッチング処理は、例えば、Cl2/Ar混合ガス等のガス種を用いることが好ましい。
(Dry etching process)
For the dry etching treatment, for example, a gas species such as a Cl 2 / Ar mixed gas is preferably used.

〔金属充填工程〕
金属充填工程は、上述のバリア層除去工程の後に、電解めっきを用いて、陽極酸化膜のマイクロポアの内部に、例えば、導電性物質として金属M2を充填する工程である。金属充填工程により、導通路が形成される。
[Metal filling process]
The metal filling step is a step of filling the inside of the micropores of the anodic oxide film with, for example, a metal M2 as a conductive substance using electrolytic plating after the above-described barrier layer removing step. A conduction path is formed by the metal filling step.

<金属M2>
上述の金属M2は、電気抵抗率が103Ω・cm以下の材料であるのが好ましく、その具体例としては、金(Au)、銀(Ag)、銅(Cu)、アルミニウム(Al)、マグネシウム(Mg)、ニッケル(Ni)、亜鉛(Zn)等が好適に例示される。
中でも、電気伝導性の観点から、Cu、Au、Al、Niが好ましく、Cu、Auがより好ましく、Cuが更に好ましい。
なお、金属充填工程では金属を充填しているが、導通路は金属に限定されるものではなく、導電性物質であれば酸化物導電体等でもよい。このため、金属にかえて、例えば、インジウムがドープされたスズ酸化物(ITO)等を充填してもよい。
しかしながら、金属は酸化物導電体に比して延性等に優れ変形しやすく、接合際の圧縮でも変形しやすいため、導通路は金属で構成することが好ましい。金属の中でも、Cu、Auは、上述の電気伝導性以外にも、圧縮により変形しやすい性質を有する金属であることからより好ましく、コスト等を考慮すると、Cuが更に好ましい。
<Metal M2>
The metal M2 is preferably a material having an electrical resistivity of 10 3 Ω · cm or less, and specific examples thereof include gold (Au), silver (Ag), copper (Cu), aluminum (Al), Suitable examples include magnesium (Mg), nickel (Ni), zinc (Zn), and the like.
Among these, from the viewpoint of electrical conductivity, Cu, Au, Al, and Ni are preferable, Cu and Au are more preferable, and Cu is more preferable.
In addition, although the metal is filled in the metal filling step, the conduction path is not limited to metal, and may be an oxide conductor or the like as long as it is a conductive substance. Therefore, instead of metal, for example, tin oxide (ITO) doped with indium may be filled.
However, since a metal is excellent in ductility and the like and easily deformed as compared with an oxide conductor, and is easily deformed even in compression at the time of joining, it is preferable that the conduction path is made of metal. Among metals, Cu and Au are more preferable because they are easily deformable by compression in addition to the above-described electrical conductivity, and Cu is more preferable in consideration of cost and the like.

<金属充填方法>
上述の金属M2をマイクロポアの内部に充填するめっき処理の方法としては、例えば、電解めっき法または無電解めっき法を用いることができる。
ここで、着色等に用いられる従来公知の電解めっき法では、選択的に孔中に金属を高アスペクトで析出(成長)させることは困難である。これは、析出金属が孔内で消費され一定時間以上電解を行なってもめっきが成長しないためと考えられる。
<Metal filling method>
For example, an electrolytic plating method or an electroless plating method can be used as a plating method for filling the inside of the micropores with the metal M2.
Here, in the conventionally known electroplating method used for coloring or the like, it is difficult to selectively deposit (grow) a metal in a hole at a high aspect. This is presumably because the deposited metal is consumed in the holes and the plating does not grow even if electrolysis is performed for a certain period of time.

そのため、本発明の製造方法においては、電解めっき法により金属を充填する場合は、パルス電解または定電位電解の際に休止時間をもうける必要がある。休止時間は、10秒以上必要で、30〜60秒であるのが好ましい。
また、電解液のかくはんを促進するため、超音波を加えることも望ましい。
更に、電解電圧は、通常20V以下であって望ましくは10V以下であるが、使用する電解液における目的金属の析出電位を予め測定し、その電位+1V以内で定電位電解を行なうことが好ましい。なお、定電位電解を行なう際には、サイクリックボルタンメトリを併用できるものが望ましく、Solartron社、BAS社、北斗電工社、IVIUM社等のポテンショスタット装置を用いることができる。
For this reason, in the production method of the present invention, when a metal is filled by an electrolytic plating method, it is necessary to provide a downtime during pulse electrolysis or constant potential electrolysis. The pause time is required to be 10 seconds or longer, and is preferably 30 to 60 seconds.
It is also desirable to add ultrasonic waves to promote stirring of the electrolyte.
Furthermore, the electrolysis voltage is usually 20 V or less, preferably 10 V or less, but it is preferable to measure the deposition potential of the target metal in the electrolytic solution to be used in advance and perform constant potential electrolysis within the potential of +1 V. In addition, when performing constant potential electrolysis, what can use cyclic voltammetry together is desirable, and potentiostat apparatuses, such as Solartron, BAS, Hokuto Denko, IVIUM, etc., can be used.

めっき液は、従来公知のめっき液を用いることができる。
具体的には、銅を析出させる場合には硫酸銅水溶液が一般的に用いられるが、硫酸銅の濃度は、1〜300g/Lであるのが好ましく、100〜200g/Lであるのがより好ましい。また、電解液中に塩酸を添加すると析出を促進することができる。この場合、塩酸濃度は10〜20g/Lであるのが好ましい。
また、金を析出させる場合、テトラクロロ金の硫酸溶液を用い、交流電解でめっきを行なうのが望ましい。
A conventionally well-known plating solution can be used for a plating solution.
Specifically, when copper is precipitated, an aqueous copper sulfate solution is generally used, but the concentration of copper sulfate is preferably 1 to 300 g / L, more preferably 100 to 200 g / L. preferable. Moreover, precipitation can be promoted by adding hydrochloric acid to the electrolytic solution. In this case, the hydrochloric acid concentration is preferably 10 to 20 g / L.
In addition, when gold is deposited, it is desirable to perform plating by alternating current electrolysis using a sulfuric acid solution of tetrachlorogold.

なお、無電解めっき法では、アスペクトの高いマイクロポアからなる孔中に金属を完全に充填には長時間を要するので、本発明の製造方法においては、電解めっき法により金属を充填するのが望ましい。   In addition, in the electroless plating method, it takes a long time to completely fill the hole made of micropores with a high aspect. Therefore, in the manufacturing method of the present invention, it is desirable to fill the metal by the electrolytic plating method. .

本発明においては、上述のバリア層除去工程によりバリア層を除去し、かつ、マイクロポアの底部に上述した金属M1からなる金属層が形成されているため、上述した通り、めっき液による水素ガスの発生が抑制され、めっき処理による金属充填が進行しやすくなったと考えられる。   In the present invention, the barrier layer is removed by the above-described barrier layer removing step, and the metal layer made of the above-described metal M1 is formed at the bottom of the micropore. Generation | occurrence | production was suppressed and it is thought that the metal filling by a plating process progressed easily.

〔基板除去工程〕
基板除去工程は、金属充填工程の後に、上述のアルミニウム基板を除去する工程である。アルミニウム基板を除去する方法は特に限定されず、例えば、溶解により除去する方法等が好適に挙げられる。
[Substrate removal process]
The substrate removal step is a step of removing the above-described aluminum substrate after the metal filling step. A method for removing the aluminum substrate is not particularly limited, and for example, a method for removing the aluminum substrate by dissolution, and the like are preferable.

<アルミニウム基板の溶解>
上述のアルミニウム基板の溶解は、陽極酸化膜を溶解しにくく、アルミニウムを溶解しやすい処理液を用いることが好ましい。
このような処理液は、アルミニウムに対する溶解速度が、1μm/分以上であることが好ましく、3μm/分以上であることがより好ましく、5μm/分以上であることが更に好ましい。同様に、陽極酸化膜に対する溶解速度が、0.1nm/分以下となることが好ましく、0.05nm/分以下となるのがより好ましく、0.01nm/分以下となるのが更に好ましい。
具体的には、アルミよりもイオン化傾向の低い金属化合物を少なくとも1種含み、かつ、pHが4以下または8以上となる処理液であることが好ましく、そのpHが3以下または9以上であることがより好ましく、2以下または10以上であることが更に好ましい。
<Dissolution of aluminum substrate>
For the above-described dissolution of the aluminum substrate, it is preferable to use a treatment liquid that hardly dissolves the anodic oxide film and easily dissolves aluminum.
Such a treatment solution has a dissolution rate with respect to aluminum of preferably 1 μm / min or more, more preferably 3 μm / min or more, and further preferably 5 μm / min or more. Similarly, the dissolution rate with respect to the anodic oxide film is preferably 0.1 nm / min or less, more preferably 0.05 nm / min or less, and further preferably 0.01 nm / min or less.
Specifically, the treatment liquid preferably contains at least one metal compound having a lower ionization tendency than aluminum and has a pH of 4 or less or 8 or more, and the pH is 3 or less or 9 or more. Is more preferable, and 2 or less or 10 or more is more preferable.

アルミニウムを溶解する処理液としては、酸またはアルカリ水溶液をベースとし、例えば、マンガン、亜鉛、クロム、鉄、カドミウム、コバルト、ニッケル、スズ、鉛、アンチモン、ビスマス、銅、水銀、銀、パラジウム、白金、金の化合物(例えば、塩化白金酸)、これらのフッ化物、これらの塩化物等を配合したものであることが好ましい。
中でも、酸水溶液ベースが好ましく、塩化物をブレンドすることが好ましい。
特に、塩酸水溶液に塩化水銀をブレンドした処理液(塩酸/塩化水銀)、塩酸水溶液に塩化銅をブレンドした処理液(塩酸/塩化銅)が、処理ラチチュードの観点から好ましい。
なお、アルミニウムを溶解する処理液の組成は、特に限定されるものではく、例えば、臭素/メタノール混合物、臭素/エタノール混合物、および王水等を用いることができる。
The treatment solution for dissolving aluminum is based on an acid or alkaline aqueous solution, for example, manganese, zinc, chromium, iron, cadmium, cobalt, nickel, tin, lead, antimony, bismuth, copper, mercury, silver, palladium, platinum Gold compounds (for example, chloroplatinic acid), fluorides thereof, chlorides thereof, and the like are preferable.
Among them, an acid aqueous solution base is preferable, and it is preferable to blend a chloride.
In particular, a treatment liquid (hydrochloric acid / mercury chloride) in which mercury chloride is blended with an aqueous hydrochloric acid solution and a treatment liquid (hydrochloric acid / copper chloride) in which copper chloride is blended with an aqueous hydrochloric acid solution are preferable from the viewpoint of treatment latitude.
The composition of the treatment solution for dissolving aluminum is not particularly limited, and for example, a bromine / methanol mixture, a bromine / ethanol mixture, aqua regia and the like can be used.

また、アルミニウムを溶解する処理液の酸またはアルカリ濃度は、0.01〜10mol/Lが好ましく、0.05〜5mol/Lがより好ましい。
更に、アルミニウムを溶解する処理液を用いた処理温度は、−10℃〜80℃が好ましく、0℃〜60℃が好ましい。
Moreover, 0.01-10 mol / L is preferable and, as for the acid or alkali concentration of the process liquid which melt | dissolves aluminum, 0.05-5 mol / L is more preferable.
Furthermore, the processing temperature using the processing solution for dissolving aluminum is preferably −10 ° C. to 80 ° C., and preferably 0 ° C. to 60 ° C.

また、上述のアルミニウム基板の溶解は、上述の金属充填工程後のアルミニウム基板を上述の処理液に接触させることにより行う。接触させる方法は、特に限定されず、例えば、浸漬法、スプレー法が挙げられる。中でも、浸漬法が好ましい。このときの接触時間としては、10秒〜5時間が好ましく、1分〜3時間がより好ましい。   Further, the above-described aluminum substrate is dissolved by bringing the aluminum substrate after the above-described metal filling step into contact with the above-described processing liquid. The method of making it contact is not specifically limited, For example, the immersion method and the spray method are mentioned. Of these, the dipping method is preferred. The contact time at this time is preferably 10 seconds to 5 hours, and more preferably 1 minute to 3 hours.

〔突出工程〕
突出部を設けるために、表面突出工程および裏面突出工程のうち、少なくとも1つの工程を有する。
ここで、表面突出工程とは、上述の金属充填工程の後であって上述の基板除去工程の前に、上述の陽極酸化膜の上述のアルミニウム基板が設けられていない側の表面を厚み方向に一部除去し、上述の金属充填工程で充填した上述の金属M2を上述の陽極酸化膜の表面よりも突出させる工程である。
また、裏面突出工程とは、上述の基板除去工程の後に、上述の陽極酸化膜の上述のアルミニウム基板が設けられていた側の表面を厚み方向に一部除去し、上述の金属充填工程で充填した上述の金属M2を上述の陽極酸化膜の表面よりも突出させる工程である。
[Projection process]
In order to provide a protrusion part, it has at least 1 process among a surface protrusion process and a back surface protrusion process.
Here, the surface protruding step is the surface in the thickness direction on the side where the aluminum substrate is not provided of the anodized film after the metal filling step and before the substrate removing step. In this step, the metal M2 that has been partially removed and filled in the metal filling step is protruded from the surface of the anodic oxide film.
Further, the back surface protruding step is a step of removing a part of the surface of the anodic oxide film on the side where the aluminum substrate is provided after the substrate removing step, and filling the metal filling step. In this step, the metal M2 is protruded from the surface of the anodic oxide film.

突出工程における陽極酸化膜の一部除去は、例えば、上述の金属M1および金属M2(特に金属M2)を溶解せず、陽極酸化膜、すなわち、酸化アルミニウムを溶解する酸水溶液またはアルカリ水溶液に対して、金属が充填された貫通孔を有する陽極酸化膜を接触させることにより行うことができる。接触させる方法は、特に限定されず、例えば、浸漬法、スプレー法が挙げられる。中でも、浸漬法が好ましい。   The partial removal of the anodic oxide film in the projecting step is performed, for example, on an anodic oxide film, that is, an acid aqueous solution or an alkaline aqueous solution that dissolves aluminum oxide without dissolving the metal M1 and metal M2 (particularly metal M2). It can be performed by contacting an anodic oxide film having a through hole filled with metal. The method of making it contact is not specifically limited, For example, the immersion method and the spray method are mentioned. Of these, the dipping method is preferred.

酸水溶液を用いる場合は、硫酸、リン酸、硝酸、塩酸等の無機酸またはこれらの混合物の水溶液を用いることが好ましい。中でも、クロム酸を含有しない水溶液が安全性に優れる点で好ましい。酸水溶液の濃度は1〜10質量%であることが好ましい。酸水溶液の温度は、25〜60℃であることが好ましい。
また、アルカリ水溶液を用いる場合は、水酸化ナトリウム、水酸化カリウムおよび水酸化リチウムからなる群から選ばれる少なくとも一つのアルカリの水溶液を用いることが好ましい。アルカリ水溶液の濃度は0.1〜5質量%であることが好ましい。アルカリ水溶液の温度は、20〜35℃であることが好ましい。
具体的には、例えば、50g/L、40℃のリン酸水溶液、0.5g/L、30℃の水酸化ナトリウム水溶液または0.5g/L、30℃の水酸化カリウム水溶液が好適に用いられる。
酸水溶液またはアルカリ水溶液への浸漬時間は、8〜120分であることが好ましく、10〜90分であることがより好ましく、15〜60分であることが更に好ましい。ここで、浸漬時間は、短時間の浸漬処理を繰り返した場合には、各浸漬時間の合計をいう。なお、各浸漬処理の間には、洗浄処理を施してもよい。
In the case of using an acid aqueous solution, it is preferable to use an aqueous solution of an inorganic acid such as sulfuric acid, phosphoric acid, nitric acid, hydrochloric acid or a mixture thereof. Especially, the aqueous solution which does not contain chromic acid is preferable at the point which is excellent in safety | security. The concentration of the acid aqueous solution is preferably 1 to 10% by mass. The temperature of the acid aqueous solution is preferably 25 to 60 ° C.
Moreover, when using alkaline aqueous solution, it is preferable to use the aqueous solution of the at least 1 alkali selected from the group which consists of sodium hydroxide, potassium hydroxide, and lithium hydroxide. The concentration of the alkaline aqueous solution is preferably 0.1 to 5% by mass. The temperature of the alkaline aqueous solution is preferably 20 to 35 ° C.
Specifically, for example, 50 g / L, 40 ° C. phosphoric acid aqueous solution, 0.5 g / L, 30 ° C. sodium hydroxide aqueous solution or 0.5 g / L, 30 ° C. potassium hydroxide aqueous solution is preferably used. .
The immersion time in the acid aqueous solution or alkali aqueous solution is preferably 8 to 120 minutes, more preferably 10 to 90 minutes, and still more preferably 15 to 60 minutes. Here, the immersion time means the total of each immersion time when a short immersion treatment is repeated. In addition, you may perform a washing process between each immersion process.

〔縮径工程〕
縮径工程は、上述のように導通路16の突出部16b、16cについて、0.8hに相当する位置における断面積S(図3参照)を貫通部16a(図3参照)の断面積Sd(図3参照)よりも小さくする工程である。縮径工程により、導通路16の突出部16b、16cの変形応力を小さくし、突出部16b、16cの変形に必要な荷重を小さくすることができる。
縮径工程は、上述のようにS<Sdにできれば、特に限定されるものではなく、上述のようにドライエッチング処理、ウエットエッチング処理、ガス還元処理および摩擦処理のうち、少なくとも1つの処理を実施する工程である。
ドライエッチング処理は、プラズマを用い、ガスによって突出部を加工して、突出部16b、16cの断面積Sを小さくする処理である。
ウエットエッチング処理は、エッチング液を用いて突出部を溶解して、突出部16b、16cの断面積Sを小さくする処理である。
[Diametering process]
In the diameter reduction process, as described above, the cross-sectional area Sd (see FIG. 3) at the position corresponding to 0.8 h is used as the cross-sectional area Sd (see FIG. 3) of the penetrating part 16a (see FIG. 3). This is a step of making the size smaller than that shown in FIG. By the diameter reducing step, the deformation stress of the projecting portions 16b and 16c of the conduction path 16 can be reduced, and the load necessary for the deformation of the projecting portions 16b and 16c can be reduced.
The diameter reducing process is not particularly limited as long as S <Sd as described above, and at least one of dry etching, wet etching, gas reduction, and friction is performed as described above. It is a process to do.
The dry etching process is a process in which the projecting portions are processed with gas using plasma to reduce the cross-sectional area S of the projecting portions 16b and 16c.
The wet etching process is a process for reducing the cross-sectional area S of the protrusions 16b and 16c by dissolving the protrusion using an etching solution.

ガス還元処理は、所定の温度の加熱下において、金属酸化物にガスを付与して金属酸化物を還元して突出部16b、16cの断面積Sを小さくする処理である。ガス還元処理では、ガス還元処理には、例えば、蟻酸、または水素ガス、もしくはアルゴンガスと水素ガスの混合ガスが用いられる。
摩擦処理は、物理的に突出部を変形させて、突出部16b、16cの断面積Sを小さくする処理である。摩擦処理は、例えば、縮径前の状態の突出部の先端と平板との接合し、平板を、突出部16b、16cの高さ方向に引張り、突出部を延ばすことにより突出部16b、16cの断面積Sを小さくする処理である。
なお、縮径工程は、異方導電性部材として用いた場合、電気抵抗が小さく、かつ高い接合強度が得られることから、ドライエッチング処理、ウエットエッチング処理、およびガス還元処理が好ましい。
The gas reduction process is a process for reducing the cross-sectional area S of the protrusions 16b and 16c by applying a gas to the metal oxide to reduce the metal oxide under heating at a predetermined temperature. In the gas reduction process, formic acid, hydrogen gas, or a mixed gas of argon gas and hydrogen gas is used for the gas reduction process, for example.
The friction process is a process of physically deforming the protrusions to reduce the cross-sectional area S of the protrusions 16b and 16c. The friction treatment is performed, for example, by joining the tip of the projecting portion before the diameter reduction and the flat plate, pulling the flat plate in the height direction of the projecting portions 16b and 16c, and extending the projecting portion, thereby extending the projecting portions 16b and 16c. This is a process of reducing the cross-sectional area S.
Note that when the diameter reducing step is used as an anisotropic conductive member, a dry etching process, a wet etching process, and a gas reduction process are preferable because an electrical resistance is small and a high bonding strength is obtained.

図7に示すように突出部の先端16eに凹部16gを設ける場合、上述の方法以外に、縮径工程において、突出部の先端16eを電極に接触させた状態で、電極に電流をパルス状に印加して凹部16gを形成する処理、または突出部を先端の一部を除いて樹脂等のエッチング液で溶けないもので覆い、突出部の先端16eをエッチング液につけて、凹部を形成する処理を用いることもできる。   As shown in FIG. 7, when the recess 16g is provided on the tip 16e of the protruding portion, in addition to the above-described method, in the diameter reducing step, the current is pulsed to the electrode while the tip 16e of the protruding portion is in contact with the electrode. The process of forming the recess 16g by applying, or the process of forming the recess by covering the protrusion with an etching solution such as resin except for a part of the tip and applying the tip 16e of the protrusion to the etchant It can also be used.

〔樹脂層形成工程〕
作製される異方導電性部材10の搬送性が向上する理由から、上述の樹脂層形成工程を有していることが好ましい。
ここで、樹脂層形成工程とは、上述の金属充填工程の後(上述の表面突出工程を有している場合は表面突出工程の後)であって上述の基板除去工程の前に、上述の陽極酸化膜の上述のアルミニウム基板が設けられていない側の表面に、樹脂層を設ける工程である。
[Resin layer forming step]
In order to improve the transportability of the anisotropically conductive member 10 to be produced, it is preferable to have the above-described resin layer forming step.
Here, the resin layer forming step is after the above-described metal filling step (after the above-described surface protruding step if it has the above-described surface protruding step) and before the above-described substrate removing step. This is a step of providing a resin layer on the surface of the anodized film on the side where the above-mentioned aluminum substrate is not provided.

上述の樹脂層を構成する樹脂材料としては、具体的には、例えば、エチレン系共重合体、ポリアミド樹脂、ポリエステル樹脂、ポリウレタン樹脂、ポリオレフィン系樹脂、アクリル系樹脂、及びセルロース系樹脂等を挙げることができるが、搬送性の観点と、異方導電性部材として使用しやすくする観点から、上述の樹脂層は、剥離可能な粘着層付きフィルムであることが好ましく、加熱処理または紫外線露光処理により粘着性が弱くなり、剥離可能となる粘着層付きフィルムであることがより好ましい。   Specific examples of the resin material constituting the resin layer include an ethylene copolymer, a polyamide resin, a polyester resin, a polyurethane resin, a polyolefin resin, an acrylic resin, and a cellulose resin. However, from the viewpoint of transportability and ease of use as an anisotropic conductive member, the above resin layer is preferably a peelable film with an adhesive layer, and is adhesive by heat treatment or ultraviolet exposure treatment. It is more preferable that the film has a pressure-sensitive adhesive layer that becomes weak and peelable.

上述の粘着層付きフィルムは特に限定されず、熱剥離型の樹脂層、および紫外線(ultraviolet:UV)剥離型の樹脂層等が挙げられる。
ここで、熱剥離型の樹脂層は、常温では粘着力があり、加熱するだけで容易に剥離可能なもので、主に発泡性のマイクロカプセル等を用いたものが多い。
また、粘着層を構成する粘着剤としては、具体的には、例えば、ゴム系粘着剤、アクリル系粘着剤、ビニルアルキルエーテル系粘着剤、シリコーン系粘着剤、ポリエステル系粘着剤、ポリアミド系粘着剤、ウレタン系粘着剤、スチレン−ジエンブロック共重合体系粘着剤等が挙げられる。
The above-mentioned film with an adhesive layer is not particularly limited, and examples thereof include a heat release resin layer and an ultraviolet (UV) release resin layer.
Here, the heat-peelable resin layer has adhesive strength at room temperature and can be easily peeled off only by heating, and many of them use mainly foamable microcapsules.
Specific examples of the pressure-sensitive adhesive constituting the pressure-sensitive adhesive layer include a rubber-based pressure-sensitive adhesive, an acrylic pressure-sensitive adhesive, a vinyl alkyl ether-based pressure-sensitive adhesive, a silicone-based pressure-sensitive adhesive, a polyester-based pressure-sensitive adhesive, and a polyamide-based pressure-sensitive adhesive. , Urethane adhesives, styrene-diene block copolymer adhesives, and the like.

また、UV剥離型の樹脂層は、UV硬化型の接着層を有するもので硬化により粘着力が失われて剥離可能になるというものである。
UV硬化型の接着層としては、ベースポリマーに、炭素−炭素二重結合をポリマー側鎖又は主鎖中もしくは主鎖末端に導入したポリマー等が挙げられる。炭素−炭素二重結合を有するベースポリマーとしては、アクリル系ポリマーを基本骨格とするもことが好ましい。
更に、アクリル系ポリマーは、架橋させるため、多官能性モノマー等も、必要に応じて共重合用モノマー成分として含むことができる。
炭素−炭素二重結合を有するベースポリマーは単独で使用することができるが、UV硬化性のモノマーまたはオリゴマーを配合することもできる。
UV硬化型の接着層は、UV照射により硬化させるために光重合開始剤を併用することが好ましい。光重合開始剤としては、ベンゾインエーテル系化合物;ケタール系化合物;芳香族スルホニルクロリド系化合物;光活性オキシム系化合物;ベンゾフェノン系化合物;チオキサンソン系化合物;カンファーキノン;ハロゲン化ケトン;アシルホスフィノキシド;アシルホスフォナート等が挙げられる。
Further, the UV peelable resin layer has a UV curable adhesive layer, and loses the adhesive force upon curing and can be peeled off.
Examples of the UV curable adhesive layer include a polymer in which a carbon-carbon double bond is introduced into the polymer side chain, main chain, or main chain terminal in the base polymer. As the base polymer having a carbon-carbon double bond, an acrylic polymer is preferably used as a basic skeleton.
Further, since the acrylic polymer is crosslinked, a polyfunctional monomer or the like can be included as a monomer component for copolymerization as necessary.
The base polymer having a carbon-carbon double bond can be used alone, but a UV curable monomer or oligomer can also be blended.
The UV curable adhesive layer is preferably used in combination with a photopolymerization initiator in order to be cured by UV irradiation. Photopolymerization initiators include benzoin ether compounds; ketal compounds; aromatic sulfonyl chloride compounds; photoactive oxime compounds; benzophenone compounds; thioxanthone compounds; camphorquinones; halogenated ketones; Phosphonate etc. are mentioned.

熱剥離型の樹脂層の市販品としては、例えば、WS5130C02、WS5130C10等のインテリマー〔登録商標〕テープ(ニッタ株式会社製);ソマタック〔登録商標〕TEシリーズ(ソマール株式会製);No.3198、No.3198LS、No.3198M、No.3198MS、No.3198H、No.3195、No.3196、No.3195M、No.3195MS、No.3195H、No.3195HS、No.3195V、No.3195VS、No.319Y−4L、No.319Y−4LS、No.319Y−4M、No.319Y−4MS、No.319Y−4H、No.319Y−4HS、No.319Y−4LSC、No.31935MS、No.31935HS、No.3193M、No.3193MS等のリバアルファ〔登録商標〕シリーズ(日東電工株式会社製);等が挙げられる。   Commercially available products of the heat-peelable resin layer include, for example, Intellimer [registered trademark] tape (manufactured by Nitta Co., Ltd.) such as WS5130C02 and WS5130C10; 3198, no. 3198LS, no. 3198M, no. 3198MS, no. 3198H, no. 3195, no. 3196, no. 3195M, no. 3195MS, no. 3195H, no. 3195HS, no. 3195V, no. 3195VS, no. 319Y-4L, no. 319Y-4LS, no. 319Y-4M, no. 319Y-4MS, no. 319Y-4H, no. 319Y-4HS, no. 319Y-4LSC, no. 31935MS, no. 31935HS, no. 3193M, no. Ribaalpha [registered trademark] series (manufactured by Nitto Denko Corporation) such as 3193MS;

UV剥離型の樹脂層の市販品としては、例えば、ELP DU−300、ELP DU−2385KS、ELP DU−2187G、ELP NBD−3190K、ELP UE−2091J等のエレップホルダー〔登録商標〕(日東電工株式会社製);Adwill D−210、Adwill D−203、Adwill D−202、Adwill D−175、Adwill D−675(いずれもリンテック株式会社製);スミライト〔登録商標〕FLSのN8000シリーズ(住友ベークライト株式会社製);UC353EP−110(古河電気工業株式会社製);等のダイシングテープ、ELP RF−7232DB、ELP UB−5133D(いずれも日東電工株式会社製);SP−575B−150、SP−541B−205、SP−537T−160、SP−537T−230(いずれも古河電気工業株式会社製);等のバックグラインドテープを利用することができる。   Examples of commercially available UV peelable resin layers include ELP DU-300, ELP DU-2385KS, ELP DU-2187G, ELP NBD-3190K, ELP UE-2091J and other ELEP holders (registered trademark) (Nitto Denko). Manufactured by); Adwill D-210, Adwill D-203, Adwill D-202, Adwill D-175, Adwill D-675 (all manufactured by Lintec Co., Ltd.); Sumitite [registered trademark] FLS N8000 series (Sumitomo Bakelite) UC353EP-110 (Furukawa Electric Co., Ltd.); Dicing tape such as ELP RF-7232DB, ELP UB-5133D (all manufactured by Nitto Denko Corporation); SP-575B-150, SP-541B -205, SP-5 7T-160, SP-537T-230 (all manufactured by Furukawa Electric Co.); and the like can be utilized back grinding tape.

また、上述の粘着層付きフィルムを貼り付ける方法は特に限定されず、従来公知の表面保護テープ貼付装置およびラミネーターを用いて貼り付けることができる。   Moreover, the method of affixing the above-mentioned film with an adhesive layer is not specifically limited, It can affix using a conventionally well-known surface protection tape sticking apparatus and a laminator.

〔巻取工程〕
作製される異方導電性部材10の搬送性が更に向上する理由から、上述の任意の樹脂層形成工程の後に上述の樹脂層を有する状態で異方導電性部材10をロール状に巻き取る巻取工程を有していることが好ましい。
ここで、上述の巻取工程における巻き取り方法は特に限定されず、例えば、所定径および所定幅の巻き芯31(図18参照)に巻き取る方法が挙げられる。
[Winding process]
For the purpose of further improving the transportability of the anisotropically conductive member 10 to be produced, winding in which the anisotropically conductive member 10 is wound in a roll shape in the state having the above-described resin layer after the above-described arbitrary resin layer forming step. It is preferable to have a taking step.
Here, the winding method in the above-described winding step is not particularly limited, and examples thereof include a method of winding around a winding core 31 (see FIG. 18) having a predetermined diameter and a predetermined width.

また、上述の巻取工程における巻き取りやすさの観点から、樹脂層29(図19参照)を除く異方導電性部材10の平均厚みが30μm以下であることが好ましく、5〜20μmであることがより好ましい。なお、平均厚みは、樹脂層を除く異方導電性部材10を厚さ方向に対してFIBで切削加工し、その断面をFE−SEMにより表面写真(倍率50000倍)を撮影し、10点測定した平均値とする等の方法で算出できる。   Moreover, from the viewpoint of ease of winding in the winding step described above, the average thickness of the anisotropic conductive member 10 excluding the resin layer 29 (see FIG. 19) is preferably 30 μm or less, and 5 to 20 μm. Is more preferable. The average thickness of the anisotropic conductive member 10 excluding the resin layer was cut with FIB in the thickness direction, and a cross-sectional photograph of the cross section was taken with an FE-SEM (magnification 50000 times). The average value can be calculated by a method such as

〔その他の処理工程〕
本発明の製造方法は、上述の各工程以外に、国際公開第2015/029881号の[0049]〜[0057]段落に記載された研磨工程、表面平滑化工程、保護膜形成処理、水洗処理を有していてもよい。
また、製造上のハンドリング性、および異方導電性部材10を異方導電性部材として用いる観点から、以下に示すような、種々のプロセスおよび形式を適用することができる。
[Other processing steps]
In addition to the above steps, the production method of the present invention includes the polishing step, surface smoothing step, protective film forming treatment, and water washing treatment described in paragraphs [0049] to [0057] of International Publication No. 2015/029881. You may have.
Further, from the viewpoint of handling in manufacturing and using the anisotropic conductive member 10 as the anisotropic conductive member, various processes and types as shown below can be applied.

<仮接着剤を使用したプロセス例>
本発明においては、上述の基板除去工程によって異方導電性部材10を得た後に、異方導電性部材10を仮接着剤(Temporary Bonding Materials)を用いてシリコンウエハ上に固定し、研磨により薄層化する工程を有していてもよい。
次いで、薄層化の工程の後、表面を十分に洗浄した後に、上述の表面突出工程を行うことができる。
次いで、金属を突出させた表面に、先の仮接着剤よりも接着力の強い仮接着剤を塗布してシリコンウエハ上に固定した後、先の仮接着剤で接着していたシリコンウエハを剥離し、剥離した異方導電性部材10側の表面に対して、上述の裏面突出工程を行うことができる。
<Example of process using temporary adhesive>
In the present invention, after the anisotropic conductive member 10 is obtained by the above-described substrate removal step, the anisotropic conductive member 10 is fixed on a silicon wafer using a temporary bonding material and thinned by polishing. You may have the process of stratifying.
Next, after the thinning step, the surface is sufficiently washed, and then the above-described surface protrusion step can be performed.
Next, a temporary adhesive having a stronger adhesive strength than that of the previous temporary adhesive is applied to the surface from which the metal is protruded and fixed on the silicon wafer, and then the silicon wafer bonded with the previous temporary adhesive is peeled off. And the above-mentioned back surface protrusion process can be performed with respect to the surface by the side of the anisotropically conductive member 10 which peeled.

<ワックスを使用したプロセス例>
本発明においては、上述の基板除去工程によって異方導電性部材10を得た後に、異方導電性部材10をワックスを用いてシリコンウエハ上に固定し、研磨により薄層化する工程を有していてもよい。
次いで、薄層化の工程の後、表面を十分に洗浄した後に、上述の表面突出工程を行うことができる。
次いで、金属を突出させた表面に、仮接着剤を塗布してシリコンウエハ上に固定した後、加熱により先のワックスを溶解させてシリコンウエハを剥離し、剥離した異方導電性部材10側の表面に対して、上述の裏面突出工程を行うことができる。
なお、固形ワックスを使っても構わないが、スカイコート(日化精工社製)等の液体ワックスを使うと塗布厚均一性の向上を図ることができる。
<Example of process using wax>
In the present invention, after the anisotropic conductive member 10 is obtained by the above-described substrate removing step, the anisotropic conductive member 10 is fixed on a silicon wafer using wax and thinned by polishing. It may be.
Next, after the thinning step, the surface is sufficiently washed, and then the above-described surface protrusion step can be performed.
Next, a temporary adhesive is applied to the surface from which the metal is protruded and fixed on the silicon wafer, and then the wax is dissolved by heating to peel off the silicon wafer. The above-mentioned back surface protrusion process can be performed with respect to the surface.
Although solid wax may be used, the use of liquid wax such as Skycoat (manufactured by Nikka Seiko Co., Ltd.) can improve the coating thickness uniformity.

<基板除去処理を後から行うプロセス例>
本発明においては、上述の金属充填工程の後であって上述の基板除去工程の前に、アルミニウム基板を仮接着剤、ワックスまたは機能性吸着フィルムを用いて剛性基板(例えば、シリコンウエハ、ガラス基板等)に固定した後に、上述の陽極酸化膜の上述のアルミニウム基板が設けられていない側の表面を研磨により薄層化する工程を有していてもよい。
次いで、薄層化の工程の後、表面を十分に洗浄した後に、上述の表面突出工程を行うことができる。
次いで、金属を突出させた表面に、絶縁性材料である樹脂材料(例えば.エポキシ樹脂、ポリイミド樹脂等)を塗布したのち、その表面に上述と同様の手法で剛性基板を貼り付けることができる。樹脂材料による貼り付けは、接着力が仮接着剤等による接着力よりも大きくなるようなものを選択し、樹脂材料による貼り付けの後に、最初に貼り付けた剛性基板を剥離し、上述の基板除去工程、研磨工程および裏面突出処理工程を順に行うことにより行なうことができる。
なお、機能性吸着フィルムとしては、Q−chuck(登録商標)(丸石産業株式会社製)等を使用することができる。
<Example of a process for performing substrate removal processing later>
In the present invention, after the metal filling step and before the substrate removal step, the aluminum substrate is rigid substrate (for example, silicon wafer, glass substrate) using a temporary adhesive, wax or functional adsorption film. Etc.), the surface of the above-mentioned anodic oxide film on the side where the above-mentioned aluminum substrate is not provided may be thinned by polishing.
Next, after the thinning step, the surface is sufficiently washed, and then the above-described surface protrusion step can be performed.
Next, after applying a resin material (eg, epoxy resin, polyimide resin, etc.) that is an insulating material to the surface from which the metal is projected, a rigid substrate can be attached to the surface by the same method as described above. For the pasting with the resin material, select the one whose adhesive strength is larger than the adhesive strength with the temporary adhesive, etc., and after pasting with the resin material, peel off the rigid substrate that was pasted first, The removal step, the polishing step, and the back surface protrusion treatment step can be performed in order.
In addition, as a functional adsorption film, Q-chuck (trademark) (made by Maruishi Sangyo Co., Ltd.) etc. can be used.

本発明においては、異方導電性部材10が剥離可能な層によって剛体基板(例えば、シリコンウエハ、ガラス基板等)に貼り付けられた状態で製品として供されることが好ましい。
このような供給形態においては、異方導電性部材10を接合部材として利用する場合には、異方導電性部材10の表面をデバイス表面に仮接着し、剛体基板を剥離した後に接続対象となるデバイスを適切な場所に設置し、加熱圧着することで上下のデバイスを異方導電性部材10によって接合することができる。
また、剥離可能な層には、熱剥離層を用いても構わないし、ガラス基板との組合せで光剥離層を用いても構わない。
In the present invention, it is preferable that the anisotropic conductive member 10 is provided as a product in a state where it is attached to a rigid substrate (for example, a silicon wafer, a glass substrate, etc.) by a peelable layer.
In such a supply form, when the anisotropic conductive member 10 is used as a joining member, the surface of the anisotropic conductive member 10 is temporarily bonded to the device surface, and after the rigid substrate is peeled off, it becomes a connection target. The upper and lower devices can be joined by the anisotropic conductive member 10 by installing the device in an appropriate place and thermocompression bonding.
Further, as the peelable layer, a heat peeling layer may be used, or a photo peeling layer may be used in combination with a glass substrate.

また、上述の各工程は、各工程を枚葉で行うことも可能であるし、アルミニウムのコイルを原反としてウェブで連続処理することもできる。
また、連続処理する場合には各工程間に適切な洗浄工程、乾燥工程を設置することが好ましい。
Moreover, each process mentioned above can also perform each process by a sheet | seat, and can also process continuously with a web by using an aluminum coil as a raw fabric.
Moreover, when performing a continuous process, it is preferable to install an appropriate washing | cleaning process and drying process between each process.

上述の各処理工程を有する製造方法により、アルミニウム基板の陽極酸化膜からなる絶縁性基材に設けられた貫通孔由来の貫通孔の内部に金属が充填されてなる異方導電性部材10が得られる。
具体的には、上述の製造方法により、例えば、特開2008−270158号公報に記載された異方導電性部材、すなわち、絶縁性基材(貫通孔を有するアルミニウム基板の陽極酸化膜)中に、導電性部材(金属)からなる複数の導通路が、互いに絶縁された状態で上述の絶縁性基材を厚み方向に貫通し、かつ、上述の各導通路の一端が上述の絶縁性基材の一方の面において露出し、上述の各導通路の他端が上述の絶縁性基材の他方の面において露出した状態で設けられる異方導電性部材を得ることができる。
By the manufacturing method having each processing step described above, an anisotropic conductive member 10 is obtained in which a metal is filled in a through hole derived from a through hole provided in an insulating base material made of an anodized film of an aluminum substrate. It is done.
Specifically, by the above-described manufacturing method, for example, in the anisotropic conductive member described in Japanese Patent Application Laid-Open No. 2008-270158, that is, an insulating base material (an anodic oxide film of an aluminum substrate having a through hole). A plurality of conductive paths made of conductive members (metals) penetrate the insulating base in the thickness direction in a state of being insulated from each other, and one end of each of the conductive paths is the insulating base It is possible to obtain an anisotropic conductive member that is exposed on one surface of the substrate and is provided in a state where the other end of each of the conductive paths is exposed on the other surface of the insulating base.

以下、異方導電性部材10の構成についてより具体的に説明する。
〔絶縁性基材〕
絶縁性基材の物性、および組成は上述のとおりである。
絶縁性基材12の厚みhtは、1〜1000μmの範囲内であるのが好ましく、5〜500μmの範囲内であるのがより好ましく、10〜300μmの範囲内であるのが更に好ましく、1μm以上30μm以下であることが最も好ましい。絶縁性基材の厚みが最も好ましい範囲であると、絶縁性基材の取り扱い性が良好となり、かつ電気抵抗が小さくなり、接合強度も増す。
絶縁性基材12の厚みhtは、絶縁性基材12を、厚み方向Dtに対して集束イオンビーム(FIB)で切削加工し、その断面を電解放出形走査型電子顕微鏡により20万倍の倍率で観察し、絶縁性基材12の輪郭形状を取得し、厚みhtに相当する領域について10点測定した平均値のことである。
Hereinafter, the configuration of the anisotropic conductive member 10 will be described more specifically.
[Insulating substrate]
The physical properties and composition of the insulating substrate are as described above.
The thickness ht of the insulating substrate 12 is preferably in the range of 1 to 1000 μm, more preferably in the range of 5 to 500 μm, still more preferably in the range of 10 to 300 μm, and 1 μm or more. Most preferably, it is 30 μm or less. When the thickness of the insulating substrate is within the most preferable range, the handling property of the insulating substrate is improved, the electric resistance is reduced, and the bonding strength is increased.
The thickness ht of the insulating base material 12 is obtained by cutting the insulating base material 12 with a focused ion beam (FIB) in the thickness direction Dt, and a cross section of the insulating base material 12 with a field emission scanning electron microscope at a magnification of 200,000 times. It is an average value obtained by measuring 10 points in the region corresponding to the thickness ht.

絶縁性基材における各貫通孔の間隔は、5nm〜800nmであることが好ましく、10nm〜200nmであることがより好ましく、50nm〜140nmであることが更に好ましい。絶縁性基材における各貫通孔の間隔がこの範囲であると、絶縁性基材が絶縁性の隔壁として十分に機能する。貫通孔の間隔は、導通路の間隔と同じである。
ここで、貫通孔の間隔、すなわち、導通路の間隔とは、隣接する導通路間の幅w(図1参照)をいい、異方導電性部材の断面を電界放出形走査型電子顕微鏡により20万倍の倍率で観察し、隣接する導通路間の幅を10点で測定した平均値をいう。
The interval between the through holes in the insulating substrate is preferably 5 nm to 800 nm, more preferably 10 nm to 200 nm, and still more preferably 50 nm to 140 nm. When the interval between the through holes in the insulating base is within this range, the insulating base functions sufficiently as an insulating partition. The interval between the through holes is the same as the interval between the conduction paths.
Here, the interval between the through holes, that is, the interval between the conductive paths refers to the width w (see FIG. 1) between the adjacent conductive paths. This is an average value obtained by observing at a magnification of 10,000 and measuring the width between adjacent conductive paths at 10 points.

〔導通路〕
導通路は、導電性物質で構成される。導電性物質としては、特に限定されるものではなく、金属充填工程で例示したものが挙げられる。導通路は、上述の金属充填工程で説明したようにCuで構成することが好ましい。
[Conduction path]
The conduction path is made of a conductive material. The conductive material is not particularly limited, and examples thereof include those exemplified in the metal filling step. The conduction path is preferably made of Cu as described in the above metal filling step.

<突出部>
異方導電性部材と電極とを圧着等の手法により電気的接続、または物理的に接合する際に、突出部が潰れた場合の面方向の絶縁性を十分に確保できる理由から、導通路の突出部のアスペクト比(突出部の高さ/突出部の直径)が0.5以上50未満であることが好ましく、0.8〜20であることがより好ましく、1〜10であることが更に好ましい。
<Projection>
When the anisotropic conductive member and the electrode are electrically connected or physically joined by a technique such as crimping, the insulation in the surface direction when the protrusion is crushed can be sufficiently secured. The aspect ratio of the protrusion (height of the protrusion / diameter of the protrusion) is preferably 0.5 or more and less than 50, more preferably 0.8 to 20, and further preferably 1 to 10. preferable.

接続対象の半導体部材等の表面形状に追従する観点から、導通路の突出部の高さh(図1および図3参照)は、100nm以上であることが好ましく、より好ましくは100nm〜7000nmであり、更に好ましくは100nm〜1000nmであり、更により好ましくは100nm〜300nmである。
導通路の突出部の高さhは、異方導電性部材の断面を電解放出形走査型電子顕微鏡により2万倍の倍率で観察し、導通路の突出部の高さを10点で測定した平均値をいう。
導通路の突出部の直径は、異方導電性部材の断面を電解放出形走査型電子顕微鏡により観察して得る。断面積Sdを求めるための、導通路の貫通部の直径、および断面積Sを求めるための0.8hに相当する位置(図3参照)における突出部の直径は、10個の導通路の平均値である。
上述の0.8hに相当する位置における突出部の断面積Sは、突出部1つにつき2000nm以上35000nm以下であることが好ましい。1つの突出部の断面積Sが2000nm以上35000nm以下であれば、電気抵抗を小さくでき、かつ接合強度を高くできる。
このため、1つの突出部において、上述の0.8hに相当する位置における突出部の直径は、50nm以上200nm以下であることが好ましい。
From the viewpoint of following the surface shape of the semiconductor member or the like to be connected, the height h (see FIGS. 1 and 3) of the protruding portion of the conduction path is preferably 100 nm or more, more preferably 100 nm to 7000 nm. More preferably, the thickness is 100 nm to 1000 nm, and still more preferably 100 nm to 300 nm.
The height h of the projecting portion of the conduction path was measured by observing the cross section of the anisotropic conductive member at a magnification of 20,000 times with a field emission scanning electron microscope, and the height of the projecting portion of the conduction path was measured at 10 points. Mean value.
The diameter of the protrusion part of a conduction path is obtained by observing the cross section of an anisotropically conductive member with a field emission scanning electron microscope. The diameter of the through portion of the conduction path for obtaining the cross-sectional area Sd and the diameter of the protrusion at a position corresponding to 0.8 h (see FIG. 3) for obtaining the cross-sectional area S are the average of the ten conduction paths. Value.
Sectional area S of the projecting portion at a position corresponding to the above 0.8h is preferably per protrusions one at 2000 nm 2 or more 35000Nm 2 or less. If the cross-sectional area S of the one protrusion is 2000 nm 2 or more 35000Nm 2 or less, the electric resistance can be reduced, and possible to increase the bonding strength.
For this reason, in one protrusion part, it is preferable that the diameter of the protrusion part in the position corresponding to the above-mentioned 0.8h is 50 nm or more and 200 nm or less.

<他の形状>
導通路16は柱状部材で構成されており、導通路16の貫通部16a(図1参照)の直径R(図1参照)は貫通孔14(図1参照)の内径に相当する。
導通路の貫通部の直径Rは、例えば、導通路で最も径が大きい。貫通部の直径Rは、上述のS<Sdを満たす必要があるが、5nm超10μm以下であることが好ましく、20nm〜1000nmであることがより好ましい。
上述のように導通路16は絶縁性基材12によって互いに電気的に絶縁された状態で存在するものであるが、その密度は、2万個/mm2以上であることが好ましく、200万個/mm2以上であることがより好ましく、1000万個/mm2以上であることが更に好ましく、5000万個/mm2以上であることが特に好ましく、1億個/mm2以上であることが最も好ましい。
更に、隣接する各導通路16の中心間距離p(図1参照)は、20nm〜500nmであることが好ましく、40nm〜200nmであることがより好ましく、50nm〜140nmであることが更に好ましい。
<Other shapes>
The conduction path 16 is composed of a columnar member, and the diameter R (see FIG. 1) of the through portion 16a (see FIG. 1) of the conduction path 16 corresponds to the inner diameter of the through hole 14 (see FIG. 1).
The diameter R of the through portion of the conduction path is, for example, the largest in the conduction path. The diameter R of the penetrating portion needs to satisfy the above S <Sd, but is preferably more than 5 nm and not more than 10 μm, and more preferably 20 nm to 1000 nm.
As described above, the conduction paths 16 exist in a state of being electrically insulated from each other by the insulating base material 12, and the density is preferably 20,000 pieces / mm 2 or more, and 2 million pieces. / Mm 2 or more is more preferable, 10 million pieces / mm 2 or more is more preferable, 50 million pieces / mm 2 or more is particularly preferable, and 100 million pieces / mm 2 or more is preferable. Most preferred.
Furthermore, the center-to-center distance p (see FIG. 1) of each adjacent conduction path 16 is preferably 20 nm to 500 nm, more preferably 40 nm to 200 nm, and even more preferably 50 nm to 140 nm.

〔樹脂層〕
上述のように、樹脂層は、絶縁性基材の表面と裏面に設けられ、上述のように導通路の突出部を埋設するものである。すなわち、樹脂層は絶縁性基材から突出した導通路の突出部を被覆し、突出部を保護する。
樹脂層は、上述の樹脂層形成工程により形成されるものである。樹脂層は、例えば、50℃〜200℃の温度範囲で流動性を示し、200℃以上で硬化するものであることが好ましい。
樹脂層は、上述の樹脂層形成工程により形成されるものであるが、以下に示す、樹脂剤の組成を用いることもできる。以下、樹脂層の組成について説明する。樹脂層は、高分子材料を含有するものである。樹脂層は酸化防止材料を含有してもよい。
[Resin layer]
As described above, the resin layer is provided on the front and back surfaces of the insulating base material, and embeds the protruding portion of the conduction path as described above. That is, the resin layer covers the protruding portion of the conduction path protruding from the insulating base material and protects the protruding portion.
The resin layer is formed by the above-described resin layer forming step. For example, the resin layer preferably exhibits fluidity in a temperature range of 50 ° C. to 200 ° C. and is cured at 200 ° C. or higher.
The resin layer is formed by the above-described resin layer forming step, but the composition of the resin agent shown below can also be used. Hereinafter, the composition of the resin layer will be described. The resin layer contains a polymer material. The resin layer may contain an antioxidant material.

<高分子材料>
樹脂層に含まれる高分子材料としては特に限定されないが、半導体チップまたは半導体ウエハと異方導電性部材との隙間を効率よく埋めることができ、半導体チップまたは半導体ウエハとの密着性がより高くなる理由から、熱硬化性樹脂であることが好ましい。
熱硬化性樹脂としては、具体的には、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリエステル樹脂、ポリウレタン樹脂、ビスマレイミド樹脂、メラミン樹脂、イソシアネート系樹脂等が挙げられる。
なかでも、絶縁信頼性がより向上し、耐薬品性に優れる理由から、ポリイミド樹脂および/またはエポキシ樹脂を用いるのが好ましい。
<Polymer material>
The polymer material contained in the resin layer is not particularly limited, but the gap between the semiconductor chip or the semiconductor wafer and the anisotropic conductive member can be efficiently filled, and the adhesion with the semiconductor chip or the semiconductor wafer becomes higher. For the reason, a thermosetting resin is preferable.
Specific examples of the thermosetting resin include epoxy resins, phenol resins, polyimide resins, polyester resins, polyurethane resins, bismaleimide resins, melamine resins, and isocyanate resins.
Among them, it is preferable to use a polyimide resin and / or an epoxy resin because the insulation reliability is further improved and the chemical resistance is excellent.

<酸化防止材料>
樹脂層に含まれる酸化防止材料としては、具体的には、例えば、1,2,3,4−テトラゾール、5−アミノ−1,2,3,4−テトラゾール、5−メチル−1,2,3,4−テトラゾール、1H−テトラゾール−5−酢酸、1H−テトラゾール−5−コハク酸、1,2,3−トリアゾール、4−アミノ−1,2,3−トリアゾール、4,5−ジアミノ−1,2,3−トリアゾール、4−カルボキシ−1H−1,2,3−トリアゾール、4,5−ジカルボキシ−1H−1,2,3−トリアゾール、1H−1,2,3−トリアゾール−4−酢酸、4−カルボキシ−5−カルボキシメチル−1H−1,2,3−トリアゾール、1,2,4−トリアゾール、3−アミノ−1,2,4−トリアゾール、3,5−ジアミノ−1,2,4−トリアゾール、3−カルボキシ−1,2,4−トリアゾール、3,5−ジカルボキシ−1,2,4−トリアゾール、1,2,4−トリアゾール−3−酢酸、1H−ベンゾトリアゾール、1H−ベンゾトリアゾール−5−カルボン酸、ベンゾフロキサン、2,1,3−ベンゾチアゾール、o−フェニレンジアミン、m−フェニレンジアミン、カテコール、o−アミノフェノール、2−メルカプトベンゾチアゾール、2−メルカプトベンゾイミダゾール、2−メルカプトベンゾオキサゾール、メラミン、およびこれらの誘導体が挙げられる。
これらのうち、ベンゾトリアゾールおよびその誘導体が好ましい。
ベンゾトリアゾール誘導体としては、ベンゾトリアゾールのベンゼン環に、ヒドロキシル基、アルコキシ基(例えば、メトキシ基、エトキシ基等)、アミノ基、ニトロ基、アルキル基(例えば、メチル基、エチル基、ブチル基等)、ハロゲン原子(例えば、フッ素、塩素、臭素、ヨウ素等)等を有する置換ベンゾトリアゾールが挙げられる。また、ナフタレントリアゾール、ナフタレンビストリアゾール、と同様に置換された置換ナフタレントリアゾール、置換ナフタレンビストリアゾール等も挙げることができる。
<Antioxidant materials>
Specific examples of the antioxidant material contained in the resin layer include 1,2,3,4-tetrazole, 5-amino-1,2,3,4-tetrazole, and 5-methyl-1,2, 3,4-tetrazole, 1H-tetrazole-5-acetic acid, 1H-tetrazole-5-succinic acid, 1,2,3-triazole, 4-amino-1,2,3-triazole, 4,5-diamino-1 , 2,3-triazole, 4-carboxy-1H-1,2,3-triazole, 4,5-dicarboxy-1H-1,2,3-triazole, 1H-1,2,3-triazole-4- Acetic acid, 4-carboxy-5-carboxymethyl-1H-1,2,3-triazole, 1,2,4-triazole, 3-amino-1,2,4-triazole, 3,5-diamino-1,2 , 4-triazole, -Carboxy-1,2,4-triazole, 3,5-dicarboxy-1,2,4-triazole, 1,2,4-triazole-3-acetic acid, 1H-benzotriazole, 1H-benzotriazole-5 Carboxylic acid, benzofuroxane, 2,1,3-benzothiazole, o-phenylenediamine, m-phenylenediamine, catechol, o-aminophenol, 2-mercaptobenzothiazole, 2-mercaptobenzoimidazole, 2-mercaptobenzoxazole , Melamine, and derivatives thereof.
Of these, benzotriazole and its derivatives are preferred.
Examples of benzotriazole derivatives include a hydroxyl group, an alkoxy group (eg, methoxy group, ethoxy group, etc.), an amino group, a nitro group, an alkyl group (eg, methyl group, ethyl group, butyl group, etc.) on the benzene ring of benzotriazole. And substituted benzotriazole having a halogen atom (for example, fluorine, chlorine, bromine, iodine and the like). In addition, substituted naphthalenetriazole, substituted naphthalenebistriazole and the like substituted in the same manner as naphthalenetriazole and naphthalenebistriazole can also be mentioned.

また、樹脂層に含まれる酸化防止材料の他の例としては、一般的な酸化防止剤である、高級脂肪酸、高級脂肪酸銅、フェノール化合物、アルカノールアミン、ハイドロキノン類、銅キレート剤、有機アミン、有機アンモニウム塩等が挙げられる。   Other examples of the antioxidant material contained in the resin layer include general antioxidants, higher fatty acids, higher fatty acid copper, phenolic compounds, alkanolamines, hydroquinones, copper chelating agents, organic amines, organic An ammonium salt etc. are mentioned.

樹脂層に含まれる酸化防止材料の含有量は特に限定されないが、防食効果の観点から、樹脂層の全質量に対して0.0001質量%以上が好ましく、0.001質量%以上がより好ましい。また、本接合プロセスにおいて適切な電気抵抗を得る理由から、5.0質量%以下が好ましく、2.5質量%以下がより好ましい。   Although content of the antioxidant material contained in a resin layer is not specifically limited, 0.0001 mass% or more is preferable with respect to the total mass of a resin layer, and 0.001 mass% or more is more preferable from a viewpoint of the anticorrosion effect. Moreover, from the reason for obtaining an appropriate electrical resistance in this joining process, 5.0 mass% or less is preferable and 2.5 mass% or less is more preferable.

<マイグレーション防止材料>
樹脂層は、樹脂層に含有し得る金属イオン、ハロゲンイオン、ならびに半導体チップおよび半導体ウエハに由来する金属イオンをトラップすることによって絶縁信頼性がより向上する理由から、マイグレーション防止材料を含有しているのが好ましい。
<Migration prevention material>
The resin layer contains a migration prevention material because the insulation reliability is further improved by trapping metal ions, halogen ions, and metal ions derived from the semiconductor chip and the semiconductor wafer that can be contained in the resin layer. Is preferred.

マイグレーション防止材料としては、例えば、イオン交換体、具体的には、陽イオン交換体と陰イオン交換体との混合物、または、陽イオン交換体のみを使用することができる。
ここで、陽イオン交換体および陰イオン交換体は、それぞれ、例えば、後述する無機イオン交換体および有機イオン交換体の中から適宜選択することができる。
As the migration preventing material, for example, an ion exchanger, specifically, a mixture of a cation exchanger and an anion exchanger, or only a cation exchanger can be used.
Here, the cation exchanger and the anion exchanger can be appropriately selected from, for example, an inorganic ion exchanger and an organic ion exchanger described later.

(無機イオン交換体)
無機イオン交換体としては、例えば、含水酸化ジルコニウムに代表される金属の含水酸化物が挙げられる。
金属の種類としては、例えば、ジルコニウムのほか、鉄、アルミニウム、錫、チタン、アンチモン、マグネシウム、ベリリウム、インジウム、クロム、ビスマス等が知られている。
これらの中でジルコニウム系のものは、陽イオンのCu2+、Al3+について交換能を有している。また、鉄系のものについても、Ag+、Cu2+について交換能を有している。同様に、錫系、チタン系、アンチモン系のものは、陽イオン交換体である。
一方、ビスマス系のものは、陰イオンのCl-について交換能を有している。
また、ジルコニウム系のものは条件に製造条件によっては陰イオンの交換能を示す。アルミニウム系、錫系のものも同様である。
これら以外の無機イオン交換体としては、リン酸ジルコニウムに代表される多価金属の酸性塩、モリブドリン酸アンモニウムに代表されるヘテロポリ酸塩、不溶性フェロシアン化物等の合成物が知られている。
これらの無機イオン交換体の一部は既に市販されており、例えば、東亜合成株式会社の商品名イグゼ「IXE」における各種のグレードが知られている。
なお、合成品のほか、天然物のゼオライト、またはモンモリロン石のような無機イオン交換体の粉末も使用可能である。
(Inorganic ion exchanger)
Examples of the inorganic ion exchanger include metal hydrated oxides typified by hydrous zirconium oxide.
As the types of metals, for example, in addition to zirconium, iron, aluminum, tin, titanium, antimony, magnesium, beryllium, indium, chromium, bismuth, and the like are known.
Among these, zirconium-based ones have exchangeability for the cationic Cu 2+ and Al 3+ . Also, iron-based ones have exchange ability for Ag + and Cu 2+ . Similarly, those based on tin, titanium and antimony are cation exchangers.
On the other hand, those of bismuth-based, anion Cl - has exchange capacity for.
Zirconium-based ones exhibit anion exchange capacity depending on the production conditions. The same applies to aluminum-based and tin-based ones.
As inorganic ion exchangers other than these, synthetic compounds such as acid salts of polyvalent metals typified by zirconium phosphate, heteropolyacid salts typified by ammonium molybdophosphate, insoluble ferrocyanides, and the like are known.
Some of these inorganic ion exchangers are already on the market, and for example, various grades under the trade name IXE “IXE” of Toa Gosei Co., Ltd. are known.
In addition to synthetic products, natural product zeolites or inorganic ion exchanger powders such as montmorillonite can also be used.

(有機イオン交換体)
有機イオン交換体には、陽イオン交換体としてスルホン酸基を有する架橋ポリスチレンが挙げられ、そのほかカルボン酸基、ホスホン酸基またはホスフィン酸基を有するものも挙げられる。
また、陰イオン交換体として四級アンモニウム基、四級ホスホニウム基または三級スルホニウム基を有する架橋ポリスチレンが挙げられる。
(Organic ion exchanger)
Examples of the organic ion exchanger include crosslinked polystyrene having a sulfonic acid group as a cation exchanger, and those having a carboxylic acid group, a phosphonic acid group, or a phosphinic acid group.
Moreover, the crosslinked polystyrene which has a quaternary ammonium group, a quaternary phosphonium group, or a tertiary sulfonium group as an anion exchanger is mentioned.

これらの無機イオン交換体および有機イオン交換体は、捕捉したい陽イオン、陰イオンの種類、そのイオンについての交換容量を考慮して適宜選択すればよい。勿論、無機イオン交換体と有機イオン交換体とを混合して使用してもよいことはいうまでもない。
電子素子の製造工程では加熱するプロセスを含むため、無機イオン交換体が好ましい。
These inorganic ion exchangers and organic ion exchangers may be appropriately selected in consideration of the type of cation to be captured, the type of anion, and the exchange capacity for the ion. Of course, it goes without saying that an inorganic ion exchanger and an organic ion exchanger may be mixed and used.
Since the manufacturing process of an electronic device includes a heating process, an inorganic ion exchanger is preferable.

また、マイグレーション防止材料と上述の高分子材料との混合比は、例えば、機械的強度の観点から、マイグレーション防止材料を10質量%以下とすることが好ましく、マイグレーション防止材料を5質量%以下とすることがより好ましく、更にマイグレーション防止材料を2.5質量%以下とすることが更に好ましい。また、半導体チップまたは半導体ウエハと異方導電性部材とを接合した際のマイグレーションを抑制する観点から、マイグレーション防止材料を0.01質量%以上とすることが好ましい。   The mixing ratio of the migration preventing material and the above-described polymer material is preferably, for example, 10% by mass or less for the migration preventing material and 5% by mass or less for the migration preventing material from the viewpoint of mechanical strength. More preferably, the migration preventing material is further preferably 2.5% by mass or less. Moreover, it is preferable that a migration prevention material shall be 0.01 mass% or more from a viewpoint of suppressing the migration at the time of joining a semiconductor chip or a semiconductor wafer, and an anisotropic conductive member.

<無機充填剤>
樹脂層は、無機充填剤を含有しているのが好ましい。
無機充填剤としては特に制限はなく、公知のものの中から適宜選択することができ、例えば、カオリン、硫酸バリウム、チタン酸バリウム、酸化ケイ素粉、微粉状酸化ケイ素、気相法シリカ、無定形シリカ、結晶性シリカ、溶融シリカ、球状シリカ、タルク、クレー、炭酸マグネシウム、炭酸カルシウム、酸化アルミニウム、水酸化アルミニウム、マイカ、窒化アルミニウム、酸化ジルコニウム、酸化イットリウム、炭化ケイ素、窒化ケイ素等が挙げられる。
<Inorganic filler>
The resin layer preferably contains an inorganic filler.
The inorganic filler is not particularly limited and can be appropriately selected from known ones. For example, kaolin, barium sulfate, barium titanate, silicon oxide powder, finely divided silicon oxide, gas phase method silica, and amorphous silica , Crystalline silica, fused silica, spherical silica, talc, clay, magnesium carbonate, calcium carbonate, aluminum oxide, aluminum hydroxide, mica, aluminum nitride, zirconium oxide, yttrium oxide, silicon carbide, silicon nitride and the like.

導通路間に無機充填剤が入ることを防ぎ、導通信頼性がより向上する理由から、無機充填剤の平均粒子径が、各導通路の間隔よりも大きいことが好ましい。
無機充填剤の平均粒子径は、30nm〜10μmであることが好ましく、80nm〜1μmであることがより好ましい。
ここで、平均粒子径は、レーザー回折散乱式粒子径測定装置(日機装(株)製マイクロトラックMT3300)で測定される、一次粒子径を平均粒子径とする。
In order to prevent the inorganic filler from entering between the conduction paths and improve the conduction reliability, it is preferable that the average particle diameter of the inorganic filler is larger than the interval between the conduction paths.
The average particle size of the inorganic filler is preferably 30 nm to 10 μm, and more preferably 80 nm to 1 μm.
Here, the average particle size is defined as a primary particle size measured by a laser diffraction / scattering particle size measuring device (Microtrack MT3300 manufactured by Nikkiso Co., Ltd.).

<硬化剤>
樹脂層は、硬化剤を含有していてもよい。
硬化剤を含有する場合、接続対象の半導体チップまたは半導体ウエハの表面形状との接合不良を抑制する観点から、常温で固体の硬化剤を用いず、常温で液体の硬化剤を含有しているのがより好ましい。
ここで、「常温で固体」とは、25℃で固体であることをいい、例えば、融点が25℃より高い温度である物質をいう。
<Curing agent>
The resin layer may contain a curing agent.
When it contains a curing agent, it does not use a solid curing agent at room temperature, but contains a curing agent that is liquid at room temperature, from the viewpoint of suppressing poor bonding with the surface shape of the semiconductor chip or semiconductor wafer to be connected. Is more preferable.
Here, “solid at normal temperature” means solid at 25 ° C., for example, a substance having a melting point higher than 25 ° C.

硬化剤としては、具体的には、例えば、ジアミノジフェニルメタン、ジアミノジフェニルスルホンのような芳香族アミン、脂肪族アミン、4−メチルイミダゾール等のイミダゾール誘導体、ジシアンジアミド、テトラメチルグアニジン、チオ尿素付加アミン、メチルヘキサヒドロフタル酸無水物等のカルボン酸無水物、カルボン酸ヒドラジド、カルボン酸アミド、ポリフェノール化合物、ノボラック樹脂、ポリメルカプタン等が挙げられ、これらの硬化剤から、25℃で液体のものを適宜選択して用いることができる。なお、硬化剤は1種単独で用いてもよく、2種以上を併用してもよい。   Specific examples of the curing agent include aromatic amines such as diaminodiphenylmethane and diaminodiphenylsulfone, aliphatic amines, imidazole derivatives such as 4-methylimidazole, dicyandiamide, tetramethylguanidine, thiourea-added amine, and methyl. Examples include carboxylic acid anhydrides such as hexahydrophthalic anhydride, carboxylic acid hydrazides, carboxylic acid amides, polyphenol compounds, novolak resins, polymercaptans, and the like. Can be used. In addition, a hardening | curing agent may be used individually by 1 type, and may use 2 or more types together.

樹脂層には、その特性を損なわない範囲内で、広く一般に半導体パッケージの樹脂絶縁膜に添加されている分散剤、緩衝剤、粘度調整剤等の種々の添加剤を含有させてもよい。   The resin layer may contain various additives such as a dispersant, a buffer agent, and a viscosity modifier that are generally added to the resin insulating film of the semiconductor package as long as the characteristics are not impaired.

<形状>
導通路を保護する理由から、樹脂層の厚みは、導通路の突出部の高さh(図1および図3参照)よりも高く、1μm〜5μmであることが好ましい。
なお、異方導電性部材10の厚みH(図1参照)は、例えば、30μm以下である。また、異方導電性部材10は、TTV(Total Thickness Variation)が10μm以下であることが好ましい。異方導電性部材10の厚みHは、異方導電性部材10を、電解放出形走査型電子顕微鏡により20万倍の倍率で観察し、異方導電性部材10の輪郭形状を取得し、異方導電性部材10の厚みHに相当する領域について10点測定した平均値のことである。
<Shape>
For the reason of protecting the conduction path, the thickness of the resin layer is higher than the height h (see FIGS. 1 and 3) of the protruding part of the conduction path, and is preferably 1 μm to 5 μm.
In addition, the thickness H (refer FIG. 1) of the anisotropically conductive member 10 is 30 micrometers or less, for example. The anisotropic conductive member 10 preferably has a total thickness variation (TTV) of 10 μm or less. The thickness H of the anisotropic conductive member 10 is determined by observing the anisotropic conductive member 10 with a field emission scanning electron microscope at a magnification of 200,000 times to obtain the contour shape of the anisotropic conductive member 10. It is an average value obtained by measuring 10 points in a region corresponding to the thickness H of the conductive member 10.

[接合体]
次に、接合体について説明する。接合体は、導電性を有する導電部を有する導電部材と、異方導電性部材とを有するものであり、導電部と異方導電性部材の突出部とを接触させて接合されたものである。接合体とは、例えば、単体で特定の機能を発揮するものである。なお、複数のものが集まって特定の機能を発揮するものも接合体に含まれる。
図20は本発明の実施形態の接合体の第1の例を示す模式図であり、図21は本発明の実施形態の接合体の第2の例を示す模式図である。なお、図20および図21において、図1〜図3に示す異方導電性部材10と同一構成物には同一符号を付してその詳細な説明は省略する。
[Joint]
Next, the joined body will be described. The joined body has a conductive member having a conductive portion having conductivity and an anisotropic conductive member, and is joined by bringing the conductive portion and the projecting portion of the anisotropic conductive member into contact with each other. . The joined body is, for example, a substance that exhibits a specific function by itself. In addition, what joins several things and exhibits a specific function is also contained in a conjugate | zygote.
FIG. 20 is a schematic diagram illustrating a first example of the joined body according to the embodiment of the present invention, and FIG. 21 is a schematic diagram illustrating a second example of the joined body according to the embodiment of the present invention. 20 and 21, the same components as those of the anisotropic conductive member 10 shown in FIGS. 1 to 3 are denoted by the same reference numerals, and detailed description thereof is omitted.

図20に示す接合体40は、例えば、半導体素子42と異方導電性部材10と半導体素子44とがこの順で接合され、かつ電気的に接続されたものである。図示はしないが、半導体素子42の導電を担う電極または端子等の導電部と異方導電性部材10の突出部とを接触させて接合されている。
接合体40は、1つの半導体素子42に対して1つの半導体素子44を接合する形態であるが、これ限定されるものではない。図21に示す接合体40のように、異方導電性部材10を介して、3つの半導体素子42、44、46を接合する形態でもよい。この場合でも、図示はしないが、半導体素子42、44、46の導電を担う電極または端子等と異方導電性部材10の突出部とを接触させて接合されている。
上述の図20および図21に示す接合体40は、いずれも半導体デバイス、または電子デバイス等と呼ばれるものである。
上述の半導体素子42、44、46が、導電性を有する導電部を有する導電部材である。導電性を有する導電部を有する導電部材は、半導体素子に限定されるものではなく、電極を有する基板であってもよい。電極を有する基板は、例えば、配線基板、およびインターポーザー等である。
In the joined body 40 shown in FIG. 20, for example, the semiconductor element 42, the anisotropic conductive member 10, and the semiconductor element 44 are joined and electrically connected in this order. Although not shown, the conductive portion such as an electrode or terminal that conducts the semiconductor element 42 and the projecting portion of the anisotropic conductive member 10 are brought into contact with each other and joined.
The bonded body 40 has a form in which one semiconductor element 44 is bonded to one semiconductor element 42, but is not limited thereto. Like the joined body 40 shown in FIG. 21, the form which joins the three semiconductor elements 42, 44, and 46 via the anisotropic conductive member 10 may be sufficient. Even in this case, although not shown in the figure, the electrodes or terminals responsible for the conduction of the semiconductor elements 42, 44, 46 and the projecting portions of the anisotropic conductive member 10 are brought into contact with each other and bonded.
20 and 21 described above are both called semiconductor devices or electronic devices.
The above-described semiconductor elements 42, 44, and 46 are conductive members having conductive portions having conductivity. The conductive member having a conductive part having conductivity is not limited to a semiconductor element, and may be a substrate having electrodes. The board | substrate which has an electrode is a wiring board, an interposer, etc., for example.

[接合体の製造方法]
次に、図20に示す異方導電性部材10を有する接合体40の製造方法について説明する。
図22および図23は本発明の実施形態の接合体の製造方法を工程順に示す模式図である。図24は本発明の実施形態の接合体の製造方法の一工程を拡大して示す模式的断面図である。図22〜図24において、図1〜図6に示す接合体40および半導体素子42、44と同一構成物には同一符号を付してその詳細な説明は省略する。
なお、図22および図23に示す接合体40の製造方法の例は、チップオンチップに関するものである。
[Method of manufacturing joined body]
Next, a method for manufacturing the joined body 40 having the anisotropic conductive member 10 shown in FIG. 20 will be described.
22 and 23 are schematic views showing the method of manufacturing the joined body according to the embodiment of the present invention in the order of steps. FIG. 24 is an enlarged schematic cross-sectional view showing one step of the method of manufacturing the joined body according to the embodiment of the present invention. 22-24, the same code | symbol is attached | subjected to the same structure as the conjugate | zygote 40 shown in FIGS. 1-6, and the semiconductor elements 42 and 44, and the detailed description is abbreviate | omitted.
In addition, the example of the manufacturing method of the conjugate | zygote 40 shown to FIG. 22 and FIG. 23 is related with a chip-on-chip.

図20に示す接合体40の製造に際して、まず、図22に示す半導体素子42、半導体素子44および異方導電性部材10を用意する。半導体素子42は、例えば、半導体素子部50に、外部との信号のやり取り、または電圧もしくは電流の授受を行うための電極52が複数設けられたものである。各電極52は絶縁層54により電気的に絶縁されている。電極52の表面52aは、例えば、絶縁層54の表面54aよりも突出している。   When manufacturing the joined body 40 shown in FIG. 20, first, the semiconductor element 42, the semiconductor element 44, and the anisotropic conductive member 10 shown in FIG. 22 are prepared. The semiconductor element 42 is, for example, one in which a plurality of electrodes 52 for exchanging signals with the outside or transferring voltage or current are provided on the semiconductor element unit 50. Each electrode 52 is electrically insulated by an insulating layer 54. For example, the surface 52 a of the electrode 52 protrudes from the surface 54 a of the insulating layer 54.

半導体素子44は、半導体素子42と同様の構成である。半導体素子44は、例えば、インターポーザー基板51に、外部との信号のやり取り、または電圧もしくは電流の授受を行うための電極53が複数設けられたものである。各電極53は絶縁層55により電気的に絶縁されている。電極53の表面53aは、例えば、絶縁層55の表面55aよりも突出している。インターポーザー基板51は、例えば、引出配線層を有しており、また、電極53により、接合体40は、外部と電気的に接続される。   The semiconductor element 44 has the same configuration as the semiconductor element 42. The semiconductor element 44 is, for example, one in which a plurality of electrodes 53 for exchanging signals with the outside or transferring voltage or current are provided on an interposer substrate 51. Each electrode 53 is electrically insulated by an insulating layer 55. The surface 53a of the electrode 53 protrudes from the surface 55a of the insulating layer 55, for example. The interposer substrate 51 has, for example, a lead wiring layer, and the joined body 40 is electrically connected to the outside by the electrode 53.

異方導電性部材10は、上述の図1に示す構成であり、導電性を有する導通路16(図22および図24参照)を複数備える。例えば、異方導電性部材10には、樹脂層19(図1参照)等の接着する機能を有する部材はない構成を示しているが、樹脂層19(図1参照)があってもよい。   The anisotropic conductive member 10 has the configuration shown in FIG. 1 and includes a plurality of conductive paths 16 (see FIGS. 22 and 24) having conductivity. For example, although the anisotropic conductive member 10 has a configuration in which there is no member having a function of bonding, such as the resin layer 19 (see FIG. 1), the resin layer 19 (see FIG. 1) may be provided.

図22に示すように、異方導電性部材10を挟んで、半導体素子42と半導体素子44とを電極53と電極52と電極53とを対向して配置する。
このとき、半導体素子42、44と異方導電性部材10とに、それぞれ設けられたアライメントマーク(図示せず)を用いて位置合せされている。
なお、アライメントマークを用いた位置合せは、例えば、アライメントマークの画像または反射像を取得し、アライメントマークの位置情報を求めることができれば、特に限定されるものではなく、公知の位置合せの手法を適宜利用可能である。
As shown in FIG. 22, the semiconductor element 42 and the semiconductor element 44 are arranged with the electrode 53, the electrode 52, and the electrode 53 facing each other with the anisotropic conductive member 10 interposed therebetween.
At this time, the semiconductor elements 42 and 44 and the anisotropic conductive member 10 are aligned using alignment marks (not shown) respectively provided.
The alignment using the alignment mark is not particularly limited as long as, for example, an alignment mark image or reflection image can be obtained and the alignment mark position information can be obtained. A known alignment method is used. It can be used as appropriate.

次に、半導体素子42と異方導電性部材10と半導体素子44とを近づけ、半導体素子42と異方導電性部材10と半導体素子44とを積層し、半導体素子42と異方導電性部材10と半導体素子44とを位置合せした状態で、半導体素子42と異方導電性部材10と半導体素子44とを接合する。これにより、図23に示すように、半導体素子42と異方導電性部材10と半導体素子44とが接合され、接合体40を得ることができる。
なお、上述の半導体素子42と異方導電性部材10と半導体素子44とを接合する工程が接合工程である。接合工程では、例えば、仮接合した状態で、予め定めた条件にて接合してもよいが、仮接合を省略してもよい。なお、仮接合する工程を仮接合工程といい、接合工程の仮接合以外の接合のことを本接合ともいう。
Next, the semiconductor element 42, the anisotropic conductive member 10 and the semiconductor element 44 are brought close to each other, the semiconductor element 42, the anisotropic conductive member 10 and the semiconductor element 44 are stacked, and the semiconductor element 42 and the anisotropic conductive member 10 are stacked. The semiconductor element 42, the anisotropic conductive member 10, and the semiconductor element 44 are joined in a state where the semiconductor element 44 and the semiconductor element 44 are aligned. Thereby, as shown in FIG. 23, the semiconductor element 42, the anisotropic conductive member 10, and the semiconductor element 44 are joined, and the joined body 40 can be obtained.
The step of bonding the semiconductor element 42, the anisotropic conductive member 10, and the semiconductor element 44 is a bonding step. In the joining step, for example, the joint may be joined under a predetermined condition in a temporarily joined state, but the provisional joining may be omitted. In addition, the process of temporary joining is called a temporary joining process, and joining other than temporary joining of a joining process is also called this joining.

上述の接合工程で製造された接合体40は、図24に示すように電極52の表面52aに異方導電性部材10の導通路16の突出部16bが接触しており、接触状態が良好であり、かつ十分な導通面積が確保されている。なお、図24では示していないが、異方導電性部材10の導通路16の突出部16cが電極53の表面53aに接触しており、接触状態が良好であり、かつ十分な導通面積が確保されている。
上述の接合工程では、電極52等の導電部と異方導電性部材10の突出部16bとを接触させ、電極53等の導電部と異方導電性部材10の突出部16cとを接触させて接合する。
異方導電性部材10は、上述のように突出部16b、16cの構成を断面積についてS<Sdとしており、突出部16b、16cの変形に必要な荷重を小さくしている。このため、接合する際に、小さな荷重で接合できる。これにより、接合に用いる装置として最大荷重が小さな装置を用いることができ、製造設備を小型化でき、しかもコストを下げることができる。
As shown in FIG. 24, the bonded body 40 manufactured in the above-described bonding process has a good contact state because the surface 52a of the electrode 52 is in contact with the protruding portion 16b of the conduction path 16 of the anisotropic conductive member 10. And a sufficient conduction area is secured. Although not shown in FIG. 24, the protrusion 16c of the conduction path 16 of the anisotropic conductive member 10 is in contact with the surface 53a of the electrode 53, so that the contact state is good and a sufficient conduction area is secured. Has been.
In the above-described joining step, the conductive portion such as the electrode 52 and the projecting portion 16b of the anisotropic conductive member 10 are brought into contact with each other, and the conductive portion such as the electrode 53 and the projecting portion 16c of the anisotropic conductive member 10 are brought into contact with each other. Join.
In the anisotropic conductive member 10, the configuration of the protrusions 16b and 16c is S <Sd with respect to the cross-sectional area as described above, and the load necessary for the deformation of the protrusions 16b and 16c is reduced. For this reason, when joining, it can join by a small load. Thereby, an apparatus with a small maximum load can be used as an apparatus used for joining, manufacturing equipment can be downsized, and cost can be reduced.

以下、接合体の製造方法についてより具体的に説明する。
〔仮接合工程〕
仮接合工程の仮接合とは、接合する対象物に対して位置合せした状態で、接合する対象物上に固定することをいう。仮接合は、位置合せした状態が保たれているが、永久に固定された状態ではない。異方導電性部材と接合対象の半導体素子とでは、仮固定されている場合、半導体素子に異方導電性部材が位置合せした状態で固定されている状態にある。
仮接合工程では、少なくとも2つの部材を近づけて接触させることにより実施する。この場合、加圧条件は、特に限定されるものではないが、10MPa以下であることが好ましく、5MPa以下であることがより好ましく、1MPa以下であることが特に好ましい。
同様に、仮接合工程における温度条件は、特に限定されるものではないが、0℃〜300℃であることが好ましく、10℃〜200℃であることがより好ましく、常温(23℃)〜100℃であることが特に好ましい。
仮接合工程には、東レエンジニアリング、渋谷工業株式会社、株式会社新川、およびヤマハ発動機株式会社等の各社の装置を用いることができる。
Hereinafter, the manufacturing method of the joined body will be described more specifically.
[Temporary joining process]
The temporary joining in the temporary joining step means fixing on the objects to be joined in a state of being aligned with the objects to be joined. Temporary joining is maintained in an aligned state but is not permanently fixed. When the anisotropic conductive member and the semiconductor element to be joined are temporarily fixed, the anisotropic conductive member is fixed in a state of being aligned with the semiconductor element.
The temporary joining step is performed by bringing at least two members into close contact with each other. In this case, the pressurizing condition is not particularly limited, but is preferably 10 MPa or less, more preferably 5 MPa or less, and particularly preferably 1 MPa or less.
Similarly, the temperature condition in the temporary bonding step is not particularly limited, but is preferably 0 ° C to 300 ° C, more preferably 10 ° C to 200 ° C, and normal temperature (23 ° C) to 100 ° C. It is particularly preferable that the temperature is C.
In the temporary joining step, devices of various companies such as Toray Engineering, Shibuya Kogyo Co., Ltd., Shinkawa Co., Ltd., and Yamaha Motor Co., Ltd. can be used.

〔接合工程〕
上述のように接合工程の接合を本接合ともいう。本接合に際して、本接合時の雰囲気、加熱温度、加圧力(荷重)、および処理時間が制御因子として挙げられるが用いる半導体素子等のデバイスに適合した条件を選ぶことができる。
本接合における温度条件は、特に限定されるものではないが、仮接合の温度よりも高い温度であることが好ましく、具体的には、150℃〜350℃であることがより好ましく、200℃〜300℃であることが特に好ましい。
また、本接合における加圧条件は、特に限定されるものではないが、30MPa以下であることが好ましく、0.1MPa〜20MPaであることがより好ましい。加圧条件の最大荷重は1MN以下であることが好ましい。より好ましくは、0.1MN以下である。
また、本接合の時間は特に限定されるものではないが、1秒〜60分であることが好ましく、5秒〜10分であることがより好ましい。
[Jointing process]
As described above, the joining in the joining process is also referred to as main joining. At the time of the main bonding, conditions suitable for a device such as a semiconductor element to be used can be selected although the atmosphere, the heating temperature, the applied pressure (load), and the processing time during the main bonding can be cited as control factors.
Although the temperature condition in this joining is not specifically limited, It is preferable that it is a temperature higher than the temperature of temporary joining, Specifically, it is more preferable that it is 150 to 350 degreeC, and 200 to A temperature of 300 ° C. is particularly preferable.
Moreover, although the pressurization conditions in this joining are not specifically limited, It is preferable that it is 30 MPa or less, and it is more preferable that they are 0.1 MPa-20 MPa. The maximum load under pressure is preferably 1 MN or less. More preferably, it is 0.1 MN or less.
Moreover, the time of this joining is although it does not specifically limit, It is preferable that it is 1 second-60 minutes, and it is more preferable that it is 5 seconds-10 minutes.

また、上述の本接合に用いる装置としては、例えば、三菱重工工作機械、ボンドテック、株式会社PMT、アユミ工業、東京エレクトロン(TEL)、EVG、ズースマイクロテック株式会社(SUSS)、ムサシノエンジニアリング等各社のウエハ接合装置を用いることができる。
本接合時の雰囲気としては、大気下を始め、窒素雰囲気等の不活性雰囲気、および真空雰囲気を含む減圧雰囲気から選ぶことができる。
加熱温度は、上述のものに特に限定されるものではなく、温度100℃〜400℃まで種々選択可能であり、かつ昇温速度に関しても10℃/分〜10℃/秒まで加熱ステージの性能、または加熱方式に従って選択することができる。冷却に関しても同様である。またステップ状に加熱することも可能であり、数段に分け、順次加熱温度を上げて接合することも可能である。
圧力(荷重)に関しても、上述のものに特に限定されるものではなく、接合対象の強度等の物理特性等に応じて急速に加圧したり、ステップ状に加圧したりすることを選択できる。
Moreover, as an apparatus used for the above-mentioned main joining, each company such as Mitsubishi Heavy Industries Machine Tool, Bond Tech, PMT Co., Ltd., Ayumi Industry, Tokyo Electron (TEL), EVG, SUSS Microtech Co., Ltd. (SUSS), Musashino Engineering, etc. The wafer bonding apparatus can be used.
The atmosphere at the time of the main bonding can be selected from an atmosphere under air, an inert atmosphere such as a nitrogen atmosphere, and a reduced pressure atmosphere including a vacuum atmosphere.
The heating temperature is not particularly limited to the above, and various temperatures from 100 ° C. to 400 ° C. can be selected. Or it can select according to a heating system. The same applies to cooling. Further, it is possible to heat in steps, and it is possible to perform joining in several stages and sequentially increase the heating temperature.
Also regarding the pressure (load), it is not particularly limited to the above-mentioned ones, and it can be selected to pressurize rapidly or in steps according to physical characteristics such as the strength of the bonding target.

本接合時の雰囲気、加熱および加圧それぞれの保持時間、および変更時間は適宜設定することができる。また、その順序についても適宜変更することができる。例えば、真空状態になったのち第1段の加圧を行い、その後加熱して昇温したところで第2段の加圧を行って一定時間保持し、除荷すると同時に冷却を行い一定温度以下になった段階で大気下に戻すといった手順を組むことができる。
このような手順は、様々に組み替えることができ、大気下で加圧後、真空状態にして加熱してもよいし、真空化、加圧、加熱を一気に行ってもよい。これらの組合せの例を図25〜図31に示す。
また、面内の加圧分布、加熱分布を接合時に個別に制御する機構を利用すれば接合の歩留まり向上につなげられる。
仮接合に関しても同じように変更可能で、例えば、不活性雰囲気で行うことにより、半導体素子の電極表面の酸化を抑制できる。さらに超音波を付加しながら接合を行うことも可能である。
The atmosphere at the time of the main bonding, the holding time for heating and pressurizing, and the changing time can be set as appropriate. Further, the order can be changed as appropriate. For example, after the vacuum state is reached, the first stage of pressurization is performed, and then the temperature is raised by heating, and then the second stage of pressurization is performed and held for a certain period of time. At this stage, a procedure can be set up such as returning to the atmosphere.
Such a procedure can be modified in various ways. After pressurizing in the atmosphere, it may be heated in a vacuum state, or vacuuming, pressurizing, and heating may be performed all at once. Examples of these combinations are shown in FIGS.
Further, if a mechanism for individually controlling the in-plane pressure distribution and heating distribution at the time of bonding is used, the yield of bonding can be improved.
The temporary bonding can be similarly changed. For example, by performing in an inert atmosphere, the oxidation of the electrode surface of the semiconductor element can be suppressed. It is also possible to perform bonding while applying ultrasonic waves.

図25〜図31は本発明の実施形態の接合体の本接合条件の第1の例〜第7の例を示すグラフである。図25〜図31は、接合時の雰囲気、加熱温度、加圧力(荷重)、および処理時間を示しており、符号Vは真空度を示し。符号Lは荷重を示し、符号Tは温度を示す。図25〜図31において真空度が高いとは、圧力が低くなることを示す。
接合時の雰囲気、加熱温度、および荷重については、例えば、図25〜図27に示すように、圧力を減圧した状態で荷重をかけた後に、温度を上昇させてもよい。また、図28、図30および図31に示すように、荷重を加えるタイミングと温度を上げるタイミングとを合わせてもよい。図29に示すように温度を上昇させた後、荷重を加えるようにしてもよい。また、図28および図29に示すように、圧力の減圧のタイミングと温度を上げるタイミングとを合わせてもよい。
温度の上昇も、図25、図26および図30に示すように、ステップ状に上昇させてもよいし、図31に示すように2段階で加熱してもよい。荷重も図27および図30に示すようにステップ状に加えてもよい。
また、圧力を減圧するタイミングは、図25、図27、図29、図30および図31に示すように減圧してから荷重を加えてもよく、図26および図28に示すように減圧のタイミングと荷重を加えるタイミングとを合わせてもよい。この場合、減圧と接合を同時並行する。
25 to 31 are graphs showing first to seventh examples of the main joining conditions of the joined body according to the embodiment of the present invention. 25 to 31 show the atmosphere at the time of joining, the heating temperature, the applied pressure (load), and the processing time, and the symbol V indicates the degree of vacuum. A symbol L indicates a load, and a symbol T indicates a temperature. In FIGS. 25 to 31, a high degree of vacuum indicates that the pressure is low.
About the atmosphere at the time of joining, heating temperature, and a load, as shown in FIGS. 25-27, for example, you may raise temperature, after applying a load in the state which pressure-reduced. Further, as shown in FIGS. 28, 30 and 31, the timing of applying the load and the timing of raising the temperature may be matched. As shown in FIG. 29, the load may be applied after the temperature is raised. Further, as shown in FIGS. 28 and 29, the timing of pressure reduction and the timing of raising the temperature may be matched.
The temperature rise may be increased stepwise as shown in FIGS. 25, 26 and 30, or may be heated in two stages as shown in FIG. The load may be applied stepwise as shown in FIGS.
Further, the pressure may be reduced by applying a load after reducing the pressure as shown in FIGS. 25, 27, 29, 30 and 31. As shown in FIGS. And the timing of applying the load may be combined. In this case, decompression and joining are performed in parallel.

以下、異方導電性部材10(図1〜7等参照)を用いた半導体パッケージについて説明する。
(半導体パッケージ)
〔半導体パッケージの製造方法1〕
例えば、上述の〔金属充填工程〕の後に、絶縁性基材の表面に半導体素子を搭載して、上述の金属M2と半導体素子の電極を接合する半導体素子実装工程と、樹脂でモールドするモールド工程と、上述の〔基板除去工程〕をこの順に有する製造方法により、図32に示す半導体パッケージ60を作製することができる。
図32は半導体パッケージの第1の例を示す模式的断面図である。なお、以下に示す図32〜図41において、上述の図1〜3に示す異方導電性部材10と同一構成物には同一符号を付して、その詳細な説明は省略する。
図32に示す半導体パッケージ60は、異方導電性部材10の表面10aに半導体素子62が載置され、異方導電性部材10と半田ボール65により電気的に接続されている。異方導電性部材10の表面10aは半導体素子62を含めてモールド樹脂64で覆われている。
Hereinafter, a semiconductor package using the anisotropic conductive member 10 (see FIGS. 1 to 7 and the like) will be described.
(Semiconductor package)
[Semiconductor package manufacturing method 1]
For example, after the above [metal filling step], a semiconductor element mounting step of mounting a semiconductor element on the surface of an insulating base material and bonding the metal M2 and the electrode of the semiconductor element, and a molding step of molding with resin Then, the semiconductor package 60 shown in FIG. 32 can be manufactured by the manufacturing method having the above-mentioned [substrate removing step] in this order.
FIG. 32 is a schematic cross-sectional view showing a first example of a semiconductor package. 32 to 41 shown below, the same components as those of the anisotropic conductive member 10 shown in FIGS. 1 to 3 described above are denoted by the same reference numerals, and detailed description thereof is omitted.
A semiconductor package 60 shown in FIG. 32 has a semiconductor element 62 mounted on the surface 10 a of the anisotropic conductive member 10 and is electrically connected to the anisotropic conductive member 10 by solder balls 65. The surface 10 a of the anisotropic conductive member 10 is covered with a mold resin 64 including the semiconductor element 62.

[半導体素子実装工程]
本発明の異方導電性部材に半導体素子を実装する場合、加熱による実装を伴うが、半田リフローを含めての熱圧着による実装、およびフリップチップによる実装では、均一かつ確実な実装を施す観点から、最高到達温度は220〜350℃が好ましく、240〜320℃がより好ましく、260〜300℃が特に好ましい。
これらの最高到達温度を維持する時間としては、同観点から2秒〜10分が好ましく、5秒〜5分がより好ましく、10秒〜3分が特に好ましい。
また、アルミニウム基板と陽極酸化膜との熱膨張率差に起因して陽極酸化膜内に発生するクラックを抑制する観点から、上述の最高到達温度に到達する前に、所望の一定温度で5秒〜10分、より好ましくは10秒〜5分、特に好ましくは20秒〜3分の熱処理を施す方法をとることもできる。所望の一定温度としては、80〜200℃であることが好ましく、100〜180℃がより好ましく、120〜160℃が特に好ましい。
また、ワイヤーボンディングでの実装時の温度としては、確実な実装を施す観点から、80〜300℃が好ましく、90〜250℃がより好ましく、100〜200℃が特に好ましい。加熱時間としては、2秒〜10分が好ましく、5秒〜5分がより好ましく、10秒〜3分が特に好ましい。
[Semiconductor element mounting process]
When mounting a semiconductor element on the anisotropic conductive member of the present invention, it is accompanied by mounting by heating. However, in mounting by thermocompression including solder reflow and mounting by flip chip, from the viewpoint of providing uniform and reliable mounting. The highest temperature reached is preferably 220 to 350 ° C, more preferably 240 to 320 ° C, and particularly preferably 260 to 300 ° C.
The time for maintaining these maximum temperatures is preferably from 2 seconds to 10 minutes, more preferably from 5 seconds to 5 minutes, and particularly preferably from 10 seconds to 3 minutes.
Further, from the viewpoint of suppressing cracks generated in the anodic oxide film due to the difference in thermal expansion coefficient between the aluminum substrate and the anodic oxide film, the desired constant temperature is reached for 5 seconds before the above-mentioned maximum temperature is reached. A method of performing a heat treatment for 10 minutes to 10 minutes, more preferably 10 seconds to 5 minutes, and particularly preferably 20 seconds to 3 minutes can be used. The desired constant temperature is preferably 80 to 200 ° C, more preferably 100 to 180 ° C, and particularly preferably 120 to 160 ° C.
Moreover, as temperature at the time of mounting by wire bonding, from a viewpoint of performing reliable mounting, 80-300 degreeC is preferable, 90-250 degreeC is more preferable, and 100-200 degreeC is especially preferable. The heating time is preferably 2 seconds to 10 minutes, more preferably 5 seconds to 5 minutes, and particularly preferably 10 seconds to 3 minutes.

〔半導体パッケージの製造方法2〕
上述の〔金属充填工程〕の後に、上述の絶縁性基材の表面に半田もしくは銀ペースト、またはフィラーが充填された樹脂ペーストによって半導体素子を搭載する素子搭載工程と、樹脂でモールドするモールド工程と、上述のモールド樹脂に穴を開けて素子電極と上述の金属M2を露出する穴あけ工程と、上述の金属M2と半導体素子の電極を電気的に導通させる配線形成工程と、上述の配線を覆う絶縁層を形成する絶縁層形成工程と、上述の〔基板除去工程〕をこの順に有する製造方法により、図33に示す半導体パッケージ60を作製することができる。
図33は半導体パッケージの第2の例を示す模式的断面図である。
図33に示す半導体パッケージ60は、異方導電性部材10の表面10aに半導体素子62が載置されて電気的に接続されている。異方導電性部材10の表面10aは半導体素子62を含めてモールド樹脂64で覆われている。モールド樹脂64には、半導体素子62の電極と、異方導電性部材10の導通路16とを電気的に導通させる配線を形成するための穴66が形成されている。穴66を通る配線67が設けられている。配線67により半導体素子62の電極と、異方導電性部材10の金属M2とが電気的に導通される。また、モールド樹脂64の上面に、配線67を覆う絶縁層68が設けられている。
[Semiconductor package manufacturing method 2]
After the above [metal filling step], an element mounting step for mounting a semiconductor element with a resin paste in which solder or silver paste or filler is filled on the surface of the insulating base, and a molding step for molding with a resin A hole forming step for exposing the element electrode and the metal M2 by opening a hole in the mold resin, a wiring forming step for electrically connecting the metal M2 and the electrode of the semiconductor element, and insulation for covering the wiring The semiconductor package 60 shown in FIG. 33 can be manufactured by the manufacturing method which has the insulating layer formation process which forms a layer, and the above-mentioned [substrate removal process] in this order.
FIG. 33 is a schematic cross-sectional view showing a second example of a semiconductor package.
A semiconductor package 60 shown in FIG. 33 has a semiconductor element 62 mounted on and electrically connected to the surface 10 a of the anisotropic conductive member 10. The surface 10 a of the anisotropic conductive member 10 is covered with a mold resin 64 including the semiconductor element 62. A hole 66 is formed in the mold resin 64 for forming a wiring that electrically connects the electrode of the semiconductor element 62 and the conduction path 16 of the anisotropic conductive member 10. A wiring 67 passing through the hole 66 is provided. The wiring 67 electrically connects the electrode of the semiconductor element 62 and the metal M2 of the anisotropic conductive member 10. An insulating layer 68 that covers the wiring 67 is provided on the upper surface of the mold resin 64.

<配線形成工程>
上述の配線形成工程は、上述の異方導電性部材の少なくとも一面に配線を形成する工程である。
ここで、上述の配線を形成する方法は、例えば、電解めっき処理、無電解めっき処理、置換めっき処理等の種々めっき処理;スパッタリング処理;蒸着処理;等を施す方法が挙げられる。これらのうち、耐熱性が高い観点から、金属のみの層形成であることが好ましく、厚膜、均一形成化および高密着性の観点から、めっき処理による層形成が特に好ましい。上述のめっき処理は、非導電性物質(複合材料)に対するめっき処理になるため、シード層と呼ばれる還元金属層を設けた後、その金属層を利用して厚い金属層を形成する手法を用いるのが好ましい。
上述のシード層は、スパッタリング処理により形成するのが好ましい。また、上述のシード層の形成には、無電解めっきを用いてもよく、めっき液としては、例えば、金属塩、還元剤等の主成分と、例えば、pH調整剤、緩衝剤、錯化剤、促進剤、安定剤および改良剤等の補助成分とから構成される溶液を用いるのが好ましい。
なお、めっき液としては、SE−650・666・680、SEK−670・797、SFK−63(いずれも日本カニゼン社製)、メルプレートNI−4128、エンプレートNI−433、エンプレートNI−411(いずれもメルテックス社製)等の市販品を適宜用いることができる。
また、上述の配線の材料として銅を用いる場合、硫酸、硫酸銅、塩酸、ポリエチレングリコールおよび界面活性剤を主成分とし、その他各種添加剤を加えた種々の電解液を用いることができる。
<Wiring formation process>
The wiring formation process described above is a process of forming a wiring on at least one surface of the anisotropic conductive member described above.
Here, examples of the method for forming the wiring include a method of performing various plating processes such as an electrolytic plating process, an electroless plating process, and a displacement plating process; a sputtering process; a vapor deposition process; Among these, from the viewpoint of high heat resistance, it is preferable to form a layer only of metal, and from the viewpoint of thick film, uniform formation and high adhesion, layer formation by plating is particularly preferable. Since the plating process described above is a plating process for a non-conductive substance (composite material), a method of forming a thick metal layer using the metal layer after providing a reduced metal layer called a seed layer is used. Is preferred.
The above seed layer is preferably formed by a sputtering process. In addition, electroless plating may be used for the formation of the seed layer, and examples of the plating solution include main components such as metal salts and reducing agents, and pH adjusting agents, buffering agents, and complexing agents. It is preferable to use a solution composed of auxiliary components such as accelerators, stabilizers and improvers.
In addition, as a plating solution, SE-650 * 666 * 680, SEK-670 * 797, SFK-63 (all manufactured by Nippon Kanisen Co., Ltd.), Melplate NI-4128, Enplate NI-433, Enplate NI-411 Commercial products such as those manufactured by Meltex can be used as appropriate.
In addition, when copper is used as the wiring material described above, various electrolytic solutions containing sulfuric acid, copper sulfate, hydrochloric acid, polyethylene glycol, and a surfactant as main components and various other additives can be used.

このようにして形成される配線は、半導体素子等の実装の設計に応じ、公知の方法でパターン形成される。また、実際に半導体素子等が実装される箇所には、再度、半田も含む金属を設け、熱圧着、フリップチップ、またはワイヤーボンディング等で接続しやすい様に適宜加工することができる。
好適な金属としては、半田、または金(Au)、銀(Ag)、銅(Cu)、アルミニウム(Al)、マグネシウム(Mg)、ニッケル(Ni)等の金属素材が好ましく、加熱による半導体素子等の実装の観点では、半田、またはNiを介してAu、またはAgを設ける方法が接続信頼性の観点から好ましい。
具体的には、パターンが形成された銅(Cu)配線上に、ニッケル(Ni)を介して金(Au)を形成する方法としては、Niストライクめっきを施し、その後にAuめっきを施す方法が挙げられる。
ここで、Niストライクめっきは、Cu配線の表面酸化層の除去とAu層密着性確保を目的に施される。
また、Niストライクめっきには、一般的なNi/塩酸混合液を用いてもよく、NIPS−100(日立化成工業製)等の市販品を用いてもよい。
一方、Auめっきは、Niストライクめっきを施した後に、ワイヤーボンディングまたは半田の濡れ性を向上させる目的で施される。また、Auめっきは無電解めっきで生成させるのが好ましく、HGS−5400(日立化成工業社製)、ミクロファブAuシリーズ、ガルバノマイスターGBシリーズ、プレシャスハブIGシリーズ(いずれも田中貴金属社製)等の市販の処理液を用いることができる。
The wiring formed in this way is patterned by a known method according to the mounting design of a semiconductor element or the like. Further, a metal including solder is again provided at a place where a semiconductor element or the like is actually mounted, and can be appropriately processed so as to be easily connected by thermocompression bonding, flip chip, wire bonding, or the like.
As a suitable metal, a metal material such as solder or gold (Au), silver (Ag), copper (Cu), aluminum (Al), magnesium (Mg), nickel (Ni) is preferable. From the viewpoint of mounting reliability, a method of providing Au or Ag via solder or Ni is preferable from the viewpoint of connection reliability.
Specifically, as a method of forming gold (Au) via nickel (Ni) on a copper (Cu) wiring on which a pattern is formed, Ni strike plating is performed, and then Au plating is performed. Can be mentioned.
Here, the Ni strike plating is performed for the purpose of removing the surface oxide layer of the Cu wiring and ensuring the adhesion of the Au layer.
For Ni strike plating, a general Ni / hydrochloric acid mixed solution may be used, or a commercially available product such as NIPS-100 (manufactured by Hitachi Chemical Co., Ltd.) may be used.
On the other hand, Au plating is performed for the purpose of improving wire bonding or solder wettability after performing Ni strike plating. The Au plating is preferably generated by electroless plating, such as HGS-5400 (manufactured by Hitachi Chemical Co., Ltd.), microfab Au series, galvanomister GB series, precious hub IG series (all manufactured by Tanaka Kikinzoku). A commercially available processing solution can be used.

この他、上述の配線を用いて本発明の異方導電性部材と半導体素子等とを接続する態様としては、例えば、C4(Controlled Collapse Chip Connection)バンプ、はんだボール、およびCuピラー等によるフリップチップ接続、ならびに導電粒子配列型の異方導電膜(ACF)を用いた接続等も挙げられるが、本発明の態様がこれらに限定されるものではない。   In addition, as an aspect for connecting the anisotropic conductive member of the present invention and a semiconductor element or the like using the above-described wiring, for example, a flip chip using a C4 (Controlled Collapse Chip Connection) bump, a solder ball, a Cu pillar, or the like Examples include connection and connection using an anisotropic conductive film (ACF) of a conductive particle arrangement type, but embodiments of the present invention are not limited to these.

[同軸構造]
この他、上述の配線を、例えば、図40および図41に示すように、信号電流が流れる複数の線状導体100の周囲に、所定の間隔を空けてグランド配線103に接続された複数の線状導体100を配置することもできる。この構造は、同軸線路と同等の構造であるため、シールド(遮蔽)効果を奏することができる。また、隣接して配置され、異なる信号電流が流れる複数の線状導体100間には、グランド配線103に接続された複数の線状導体100が配置されることになる。このため、隣接して配置され、異なる信号電流が流れる複数の線状導体100間に生じる電気的結合(容量結合)を低減することができ、信号電流が流れる複数の線状導体100自体がノイズ源となることを抑制することができる。図40では、信号電流が流れる複数の線状導体100は、絶縁性基材101に形成され互いに電気的に絶縁されており、かつ信号配線102に電気的に接続されている。信号配線102およびグランド配線103には、それぞれ絶縁層104により電気的に絶縁された配線層105に、電気的に接続されている。
[Coaxial structure]
In addition, for example, as shown in FIGS. 40 and 41, the above-described wiring is connected to the ground wiring 103 at a predetermined interval around the plurality of linear conductors 100 through which the signal current flows. A shaped conductor 100 can also be disposed. Since this structure is equivalent to a coaxial line, a shielding (shielding) effect can be achieved. Further, a plurality of linear conductors 100 connected to the ground wiring 103 are arranged between the plurality of linear conductors 100 that are arranged adjacent to each other and through which different signal currents flow. For this reason, it is possible to reduce electrical coupling (capacitive coupling) between the plurality of linear conductors 100 arranged adjacent to each other and through which different signal currents flow, and the plurality of linear conductors 100 themselves through which the signal currents flow are noises. It can suppress becoming a source. In FIG. 40, a plurality of linear conductors 100 through which a signal current flows are formed on an insulating substrate 101, are electrically insulated from each other, and are electrically connected to a signal wiring 102. Each of the signal wiring 102 and the ground wiring 103 is electrically connected to a wiring layer 105 that is electrically insulated by an insulating layer 104.

<絶縁層形成工程>
上述の絶縁層形成工程は、上述の絶縁層を形成する工程である。
上述の絶縁層を形成する方法としては特に限定されないが、上述の絶縁層として後述の樹脂を用いる場合、例えば、ラミネーター装置を用いて上述の異方導電性部材の上に積層させる方法、スピンコータ装置を用いて上述の異方導電性部材の上に塗布する方法、フリップチップボンディング装置を用いて上述の異方導電性部材と上述の半導体素子の接合と同時に絶縁層を形成する方法等が挙げられる。
<Insulating layer formation process>
The above insulating layer forming step is a step of forming the above insulating layer.
The method for forming the insulating layer is not particularly limited. However, when the resin described later is used as the insulating layer, for example, a method of laminating the above anisotropic conductive member using a laminator device, a spin coater device The method of apply | coating on the above-mentioned anisotropic conductive member using a method, the method of forming an insulating layer simultaneously with joining of the above-mentioned anisotropic conductive member and the above-mentioned semiconductor element using a flip chip bonding apparatus, etc. are mentioned. .

(絶縁層)
絶縁層の材料としては、絶縁性が高い素材であれば特に限定されず、その具体例としては、例えば、空気、ガラス、アルミナ等の無機絶縁体、樹脂等の有機絶縁体等が挙げられ、これらを1種単独で使用してもよく2種以上を併用してもよい。これらのうち、安価であり熱伝導率が高い理由から樹脂を用いるのが好ましい。
(Insulating layer)
The material of the insulating layer is not particularly limited as long as it is a highly insulating material, and specific examples thereof include inorganic insulators such as air, glass and alumina, organic insulators such as resins, and the like. These may be used alone or in combination of two or more. Among these, it is preferable to use a resin because it is inexpensive and has high thermal conductivity.

上述の樹脂の材質は、熱硬化性樹脂が好ましい。上述の熱硬化性樹脂としては、エポキシ樹脂、変性エポキシ樹脂、シリコーン樹脂、変性シリコーン樹脂、アクリレート樹脂、ウレタン樹脂、および、ポリイミド樹脂からなる群から選択される少なくとも1種が好ましく、エポキシ樹脂、変性エポキシ樹脂、シリコーン樹脂、変性シリコーン樹脂がより好ましい。
また、上述の樹脂としては、耐熱性、耐候性、耐光性に優れた樹脂を用いることが好ましい。
また、上述の樹脂には、所定の機能を持たせるため、フィラー、拡散剤、顔料、蛍光物質、反射性物質、紫外線吸収剤、および、酸化防止剤からなる群から選択される少なくとも1種を混合することもできる。
また、上述の樹脂として接着性組成物を用いることもでき、例えば、通称:アンダーフィル材(液体)、NCP(Non Conductive Paste)(ペースト状)、NCF(Non Conductive Film)(フィルム状)と呼称される半導体用の接着剤が挙げられ、ドライフィルムレジスト等も使用できる。
さらに、上述の絶縁層としては、上述の配線としても記載した導電粒子配列型の異方導電膜(ACF)を使用してもよい。
もっとも、本発明において、上述の絶縁層の態様としては上述のものに限定されない。
The material of the above resin is preferably a thermosetting resin. The thermosetting resin is preferably at least one selected from the group consisting of epoxy resins, modified epoxy resins, silicone resins, modified silicone resins, acrylate resins, urethane resins, and polyimide resins. Epoxy resins, silicone resins, and modified silicone resins are more preferable.
Moreover, it is preferable to use resin excellent in heat resistance, a weather resistance, and light resistance as said resin.
Moreover, in order to give the above-mentioned resin a predetermined function, at least one selected from the group consisting of a filler, a diffusing agent, a pigment, a fluorescent material, a reflective material, an ultraviolet absorber, and an antioxidant is used. It can also be mixed.
Moreover, an adhesive composition can also be used as the above-mentioned resin, for example, commonly referred to as underfill material (liquid), NCP (Non Conductive Paste) (paste form), NCF (Non Conductive Film) (film form) For example, a dry film resist can be used.
Furthermore, as the above-mentioned insulating layer, a conductive particle array type anisotropic conductive film (ACF) described also as the above-mentioned wiring may be used.
However, in the present invention, the above-described insulating layer is not limited to the above-described embodiment.

<穴あけ工程>
穴あけ工程は、レーザー加工、ドリル加工、ドライエッチング等物理的な方法、およびウエットエッチングによる化学的な方法が考えられるが、これらの方法に限定されない。
<Drilling process>
The drilling process may be a physical method such as laser processing, drilling, or dry etching, or a chemical method using wet etching, but is not limited to these methods.

〔半導体パッケージの製造方法3〕
上述の半導体パッケージの製造方法1、および半導体パッケージの製造方法2に記載の、上述の金属充填工程と上述の半導体素子実装工程、または半導体素子搭載工程の間に、異方導電性部材の表面にマスク層を形成するマスク層形成工程と、上述の陽極酸化膜に充填した上述の金属M2、金属M1を除去する充填金属除去工程と、上述のマスク層を除去するマスク層除去工程とをこの順に有する製造方法により、図34に示す半導体パッケージ60を作製することができる。
図34は半導体パッケージの第3の例を示す模式的断面図である。
図34に示す半導体パッケージ60は、図32に示す半導体パッケージ60に比して異方導電性部材10の構成が異なる点以外は同じ構成である。異方導電性部材10は、充填金属除去工程により金属M2、金属M1が除去された部分に樹脂69が充填されている。異方導電性部材10と半導体素子62とは除去されていない導通路16に設けられた半田ボール65により電気的に接続されている。
[Semiconductor Package Manufacturing Method 3]
Between the above-described metal filling step and the above-described semiconductor element mounting step or the semiconductor element mounting step described in the semiconductor package manufacturing method 1 and the semiconductor package manufacturing method 2 described above, A mask layer forming step for forming a mask layer, a metal removal step for removing the metal M2 and the metal M1 filled in the anodic oxide film, and a mask layer removal step for removing the mask layer in this order. The semiconductor package 60 shown in FIG. 34 can be manufactured by the manufacturing method having the above.
FIG. 34 is a schematic cross-sectional view showing a third example of a semiconductor package.
The semiconductor package 60 shown in FIG. 34 has the same configuration except that the configuration of the anisotropic conductive member 10 is different from that of the semiconductor package 60 shown in FIG. In the anisotropic conductive member 10, the resin 69 is filled in the portion where the metal M2 and the metal M1 are removed in the filling metal removing step. The anisotropic conductive member 10 and the semiconductor element 62 are electrically connected by solder balls 65 provided in the conduction path 16 that is not removed.

〔半導体パッケージの製造方法4〕
上述の半導体パッケージの製造方法1、および半導体パッケージ2に記載の上述の金属充填工程と上述の半導体素子実装工程、または半導体素子搭載工程の間に、上述の異方導電性部材の表面にマスク層を形成するマスク層形成工程と、上述の異方導電性部材の一部を除去する異方導電性部材除去工程と、上述の異方導電性部材の一部を除去した部分に樹脂を充填する樹脂充填工程と、上述のマスク層を除去するマスク層除去工程とをこの順に有する製造方法により、図35に示す半導体パッケージ60を作製することができる。
図35は半導体パッケージの第4の例を示す模式的断面図である。
図35に示す半導体パッケージ60は、図32に示す半導体パッケージ60に比して異方導電性部材10の構成が異なる点以外は同じ構成である。異方導電性部材10は、異方導電性部材除去工程により除去された部分に、樹脂充填工程により樹脂79が充填されている。異方導電性部材10と半導体素子62とは除去されていない導通路16に設けられた半田ボール65により電気的に接続されている。
[Semiconductor Package Manufacturing Method 4]
A mask layer is formed on the surface of the anisotropic conductive member between the metal filling step described in the semiconductor package manufacturing method 1 and the semiconductor package 2 and the semiconductor element mounting step or the semiconductor element mounting step. A mask layer forming step for forming the anisotropic conductive member, an anisotropic conductive member removing step for removing a portion of the anisotropic conductive member, and a portion where the anisotropic conductive member is partially removed are filled with resin. A semiconductor package 60 shown in FIG. 35 can be manufactured by a manufacturing method having a resin filling step and a mask layer removing step for removing the mask layer in this order.
FIG. 35 is a schematic cross-sectional view showing a fourth example of a semiconductor package.
The semiconductor package 60 shown in FIG. 35 has the same configuration except that the configuration of the anisotropic conductive member 10 is different from that of the semiconductor package 60 shown in FIG. In the anisotropic conductive member 10, the resin 79 is filled in the portion removed by the anisotropic conductive member removing step by the resin filling step. The anisotropic conductive member 10 and the semiconductor element 62 are electrically connected by solder balls 65 provided in the conduction path 16 that is not removed.

<マスク層形成工程>
上述のマスク層形成工程は、上述の〔金属充填工程〕の後に、絶縁性基材の表面に、所定の開口パターン(開口部)を有するマスク層を形成する工程である。
上述のマスク層は、例えば、上述の絶縁性基材の表面に画像記録層を形成した後に、上述の画像記録層に対して露光または加熱によりエネルギーを付与して所定の開口パターンに現像する方法等により形成することができる。ここで、上述の画像記録層を形成する材料は特に限定されず、従来公知の感光層(フォトレジスト層)または感熱層を形成する材料を用いることができ、必要に応じて、赤外線吸収剤等の添加剤も含有していてもよい。
<Mask layer forming step>
The above-described mask layer forming step is a step of forming a mask layer having a predetermined opening pattern (opening) on the surface of the insulating base material after the above [metal filling step].
The mask layer described above is, for example, a method in which an image recording layer is formed on the surface of the above-described insulating substrate, and then energy is applied to the image recording layer by exposure or heating to develop it into a predetermined opening pattern. Or the like. Here, the material for forming the above-mentioned image recording layer is not particularly limited, and a conventionally known material for forming a photosensitive layer (photoresist layer) or a heat-sensitive layer can be used. If necessary, an infrared absorber or the like These additives may also be contained.

<マスク層除去工程>
上述のマスク層除去工程は、上述のマスク層を除去する工程である。
ここで、上述のマスク層を除去する方法は特に限定されず、例えば、上述のマスク層を溶解し、かつ、上述のアルミニウム基板および上述の陽極酸化膜を溶解しない液体を用いて、上述のマスク層溶解し、除去する方法が挙げられる。このような液体としては、例えば、上述のマスク層に感光層および感熱層を用いる場合は、公知の現像液が挙げられる。
<Mask layer removal process>
The above-described mask layer removing step is a step of removing the above-described mask layer.
Here, the method for removing the above-described mask layer is not particularly limited. For example, the above-described mask is prepared using a liquid that dissolves the above-described mask layer and does not dissolve the above-described aluminum substrate and the above-described anodic oxide film. A method of dissolving and removing the layer can be mentioned. As such a liquid, for example, when a photosensitive layer and a heat-sensitive layer are used for the above-described mask layer, a known developer may be used.

<充填金属除去工程>
上述の充填金属除去工程は、上述のマスク層の開口部の下部に存在する異方導電性部材中の導通路16を構成する金属M2、金属M1を除去する工程である。ここで、上述の金属M2、金属M1を除去する方法は特に限定されず、例えば、過酸化水素水もしくは酸性水溶液、またはそれらの混合液を用いて金属M2、金属M1を溶解させる方法等が挙げられる。
<Filling metal removal process>
The above-described filling metal removing step is a step of removing the metal M2 and the metal M1 that constitute the conduction path 16 in the anisotropic conductive member existing under the opening of the mask layer. Here, the method for removing the metal M2 and the metal M1 is not particularly limited, and examples thereof include a method for dissolving the metal M2 and the metal M1 using a hydrogen peroxide solution, an acidic aqueous solution, or a mixture thereof. It is done.

<異方導電性部材除去工程>
上述の異方導電性部材除去工程は、上述のマスク層の開口部の下部に存在する異方導電性部材を除去する工程である。
ここで、上述の異方導電性部材を除去する方法は特に限定されず、例えば、アルカリエッチング水溶液または酸性水溶液を用いて異方導電性部材の陽極酸化膜を溶解させる方法等が挙げられる。
<Anisotropic conductive member removal process>
The anisotropic conductive member removing step described above is a step of removing the anisotropic conductive member existing under the opening of the mask layer.
Here, the method for removing the anisotropic conductive member is not particularly limited, and examples thereof include a method of dissolving the anodic oxide film of the anisotropic conductive member using an alkaline etching aqueous solution or an acidic aqueous solution.

<水洗処理>
上述の各処理の工程終了後には水洗を行うのが好ましい。水洗には、純水、井水、および水道水等を用いることができる。処理液の次工程への持ち込みを防ぐためにニップ装置を用いてもよい。
<Washing treatment>
It is preferable to carry out water washing after the above-described processes. For washing, pure water, well water, tap water, or the like can be used. A nip device may be used to prevent the processing liquid from being brought into the next process.

〔半導体パッケージの製造方法5〕
上述の〔基板除去工程〕の後に、露出した異方導電性部材の表面に少なくとも1層以上の配線層を形成する配線層形成工程を有する製造方法により、図36に示す半導体パッケージ60を作製することができる。
図36は半導体パッケージの第3の例を示す模式的断面図である。
図36に示す半導体パッケージ60は、図32に示す半導体パッケージ60に比して異方導電性部材10の裏面10bに配線基板70が設けられている点が異なる以外は同じ構成である。
配線基板70は、電気絶縁性を有する絶縁性基材72に配線層74が設けられている。配線層74は、一方が異方導電性部材10の導通路16と電気的に接続され、他方が半田ボール65に電気的に接続されている。これにより、半導体素子62から信号等を半導体パッケージ60の外部に取り出すことができる。また、半導体パッケージ60の外部から半導体素子62に信号、電圧、または電流等を供給することができる。
[Semiconductor package manufacturing method 5]
A semiconductor package 60 shown in FIG. 36 is manufactured by a manufacturing method including a wiring layer forming step of forming at least one wiring layer on the surface of the exposed anisotropically conductive member after the above [substrate removing step]. be able to.
FIG. 36 is a schematic cross-sectional view showing a third example of a semiconductor package.
The semiconductor package 60 shown in FIG. 36 has the same configuration as the semiconductor package 60 shown in FIG. 32 except that the wiring substrate 70 is provided on the back surface 10b of the anisotropic conductive member 10.
The wiring board 70 is provided with a wiring layer 74 on an insulating base 72 having electrical insulation. One of the wiring layers 74 is electrically connected to the conduction path 16 of the anisotropic conductive member 10, and the other is electrically connected to the solder ball 65. Thereby, a signal or the like can be taken out from the semiconductor package 60 from the semiconductor element 62. Further, a signal, voltage, current, or the like can be supplied to the semiconductor element 62 from the outside of the semiconductor package 60.

〔半導体パッケージの製造方法6〕
上述の〔半導体パッケージの製造方法5〕の配線層形成工程の後に、上述の半導体パッケージと半導体素子が搭載されたパッケージ基板の接合を少なくとも1回以上行う工程を有する製造方法により、図37に示すように半導体パッケージ基板を積層したPoP(Package on Package)基板41を作製することができる。
[Semiconductor Package Manufacturing Method 6]
FIG. 37 shows a manufacturing method including a step of bonding the semiconductor package and the package substrate on which the semiconductor element is mounted at least once after the wiring layer forming step of [Semiconductor package manufacturing method 5]. Thus, a PoP (Package on Package) substrate 41 in which semiconductor package substrates are stacked can be produced.

図37は半導体パッケージ基板を積層した構成を示す模式的断面図である。
図37に示すPoP基板41は、半導体パッケージ基板60aと半導体パッケージ基板60bとが積層され、半田ボール88により電気的に接続されている。半導体パッケージ基板60aは、異方導電性部材10の表面10aに配線層78が設けられている。配線層78は絶縁層77に、例えば、2つの配線58が設けられている。各配線58は、半田ボール65により1つの半導体素子62と電気的に接続されている。配線層78および1つの半導体素子62はモールド樹脂64で覆われている。
また、異方導電性部材10の裏面10bに配線層80が設けられている。配線層80は絶縁性基材81に、2つの配線層82が設けられている。各配線層82は、それぞれ異方導電性部材10の導通路16を介して半田ボール65と電気的に接続されている。
半導体パッケージ基板60bは、例えば、基板84の両側に電極85が設けられ、中央部に2つの電極86が設けられている。中央部の各電極86は、それぞれ半田ボール65を介して半導体素子62と電気的に接続されている。基板84の両側の電極85は、それぞれ半田ボール88を介して半導体パッケージ基板60aの配線層82と電気的に接続されている。
FIG. 37 is a schematic cross-sectional view showing a configuration in which semiconductor package substrates are stacked.
In the PoP substrate 41 shown in FIG. 37, a semiconductor package substrate 60 a and a semiconductor package substrate 60 b are laminated and electrically connected by solder balls 88. The semiconductor package substrate 60 a is provided with a wiring layer 78 on the surface 10 a of the anisotropic conductive member 10. For example, two wirings 58 are provided on the insulating layer 77 in the wiring layer 78. Each wiring 58 is electrically connected to one semiconductor element 62 by a solder ball 65. The wiring layer 78 and one semiconductor element 62 are covered with a mold resin 64.
A wiring layer 80 is provided on the back surface 10 b of the anisotropic conductive member 10. In the wiring layer 80, two wiring layers 82 are provided on an insulating substrate 81. Each wiring layer 82 is electrically connected to the solder ball 65 via the conduction path 16 of the anisotropic conductive member 10.
In the semiconductor package substrate 60b, for example, electrodes 85 are provided on both sides of the substrate 84, and two electrodes 86 are provided in the center. Each electrode 86 in the central portion is electrically connected to the semiconductor element 62 via a solder ball 65. The electrodes 85 on both sides of the substrate 84 are electrically connected to the wiring layer 82 of the semiconductor package substrate 60a via solder balls 88, respectively.

〔半導体パッケージの製造方法7〕
上述の〔半導体パッケージの製造方法2〕に記載の絶縁層形成工程の後に、上述の絶縁層の下にある上述の配線を露出するために絶縁層に穴をあける工程を有する製造方法により、図38に示す半導体パッケージ60を作製することができる。こうして、部品内蔵基板を作製することができる。
図38は半導体パッケージの第4の例を示す模式的断面図である。
図38に示す半導体パッケージ60は、図33に示す半導体パッケージ60に比して絶縁層68に配線67を露出する穴69が設けられている点以外は同じ構成である。
[Semiconductor package manufacturing method 7]
After the insulating layer forming step described in [Semiconductor Package Manufacturing Method 2], the manufacturing method includes a step of forming a hole in the insulating layer to expose the above-described wiring under the insulating layer. The semiconductor package 60 shown in FIG. 38 can be manufactured. In this way, a component built-in substrate can be manufactured.
FIG. 38 is a schematic cross-sectional view showing a fourth example of a semiconductor package.
The semiconductor package 60 shown in FIG. 38 has the same configuration as the semiconductor package 60 shown in FIG. 33 except that a hole 69 for exposing the wiring 67 is provided in the insulating layer 68.

なお、本発明は、上述の実施形態に限られるものではなく、実装形態としては、例えば、SoC(System on a chip)、SiP(System in Package)、PoP(Package on Package)、PiP(Polysilicon Insulater Polysilicon)、CSP(Chip Scale Package)、TSV(Through Silicon Via)等が挙げられる。   The present invention is not limited to the above-described embodiment, and examples of mounting forms include SoC (System on a chip), SiP (System in Package), PoP (Package on Package), and PiP (Polysilicon Insulater). Polysilicon), CSP (Chip Scale Package), TSV (Through Silicon Via), and the like.

より詳細には、例えば、本発明の異方導電性部材は、半導体素子単体のデータ信号、および電源の接続に加えて、グランド部および熱伝導部としても使用できる。   More specifically, for example, the anisotropic conductive member of the present invention can be used as a ground part and a heat conduction part in addition to a data signal of a semiconductor element alone and a connection of a power source.

また、本発明の異方導電性部材は、2個以上の半導体素子間のデータ信号または電源の接続に加えて、グランド部および熱伝導部としても使用できる。このような態様としては、例えば、以下の例におけるインターポーザーとして本発明の異方導電性部材を使用したものが挙げられる。
・3次元SoCのロジックデバイス(例えば、ホモジニアス基板(インターポーザー上にFPGA(Field Programmable Gate Array)を複数層積層したもの)、ヘテロジニアス基板(インターポーザー上にデジタルデバイスと、アナログデバイスと、RFデバイスと、MEMSと、メモリとを積層したもの)等)
・ロジックとメモリとを組み合わせた3次元SiP(Wide I/O)(例えば、インターポーザーの上または上下にCPUとDRAMとを積層したもの、インターポーザーの上または上下にGPUとDRAMとを積層したもの、インターポーザーの上または上下にASIC/FPGAとWideI/Oメモリとを積層したもの、インターポーザーの上または上下にAPEとWideI/Oメモリとを積層したもの等)
・SoCとDRAMとを組み合わせた2.5次元ヘテロジニアス基板
Further, the anisotropic conductive member of the present invention can be used as a ground part and a heat conduction part in addition to connection of a data signal or a power source between two or more semiconductor elements. Examples of such an embodiment include those using the anisotropic conductive member of the present invention as an interposer in the following examples.
・ 3D SoC logic devices (for example, homogeneous substrates (multiple layers of FPGA (Field Programmable Gate Array) stacked on an interposer), heterogeneous substrates (digital devices, analog devices, and RF devices on an interposer) , MEMS and memory stacked)
3D SiP (Wide I / O) combining logic and memory (for example, a stack of CPU and DRAM above or below the interposer, and a stack of GPU and DRAM above or below the interposer , ASIC / FPGA and Wide I / O memory stacked above or below the interposer, APE and Wide I / O memory stacked above or below the interposer, etc.)
・ 2.5-dimensional heterogeneous substrate combining SoC and DRAM

また、本発明の異方導電性部材は、図39に示すように半導体パッケージ60とプリント配線基板90との電気的な接続にも使用できる。プリント配線基板90は、半導体パッケージ60の異方導電性部材10の裏面10bに設けられる。プリント配線基板90は、例えば、樹脂で構成された絶縁性基材92に配線層94が設けられている。配線層94は異方導電性部材10の裏面10bの導通路16と電気的に接続されている。   The anisotropic conductive member of the present invention can also be used for electrical connection between the semiconductor package 60 and the printed wiring board 90 as shown in FIG. The printed wiring board 90 is provided on the back surface 10 b of the anisotropic conductive member 10 of the semiconductor package 60. In the printed wiring board 90, for example, a wiring layer 94 is provided on an insulating base material 92 made of resin. The wiring layer 94 is electrically connected to the conduction path 16 on the back surface 10 b of the anisotropic conductive member 10.

また、本発明の異方導電性部材は、2個以上の半導体パッケージ同士の接続(PoP)にも使用でき、この場合における態様としては、例えば、本発明の異方導電性部材が、その上下面側に配置された2個の半導体パッケージと、所定の配線を介して接続された態様が挙げられる。
また、本発明の異方導電性部材は、2個以上の半導体素子を基板上に積み重ねる態様または平置きにする態様によってパッケージングしたマルチチップパッケージにも使用でき、この場合における態様としては、例えば、本発明の異方導電性部材上に、2個の半導体素子を積層し、所定の配線を介して接続された態様が挙げられる。
Further, the anisotropic conductive member of the present invention can also be used for connection (PoP) between two or more semiconductor packages. As an aspect in this case, for example, the anisotropic conductive member of the present invention is There is an embodiment in which two semiconductor packages arranged on the lower surface side are connected via a predetermined wiring.
The anisotropic conductive member of the present invention can also be used in a multichip package packaged in a mode in which two or more semiconductor elements are stacked on a substrate or in a flat mode. The aspect which laminated | stacked two semiconductor elements on the anisotropic conductive member of this invention, and was connected through the predetermined | prescribed wiring is mentioned.

(電子デバイス)
以下、異方導電性部材を用いた電子デバイスについて説明する。電子デバイスは、接合体の一種である。
図42は本発明の実施形態の電子デバイスの第1の例を示す模式図であり、図43は本発明の実施形態の電子デバイスの第2の例を示す模式図である。
図42に示す電子デバイス110のように、インターポーザー117と異方導電性部材10を用いて、半導体素子114と半導体素子116と半導体素子118を積層方向Dsに積層して接合し、かつ電気的に接続した構成としてもよい。
(Electronic device)
Hereinafter, an electronic device using an anisotropic conductive member will be described. An electronic device is a type of joined body.
FIG. 42 is a schematic diagram illustrating a first example of an electronic device according to an embodiment of the present invention, and FIG. 43 is a schematic diagram illustrating a second example of an electronic device according to an embodiment of the present invention.
Like the electronic device 110 shown in FIG. 42, the semiconductor element 114, the semiconductor element 116, and the semiconductor element 118 are stacked in the stacking direction Ds using the interposer 117 and the anisotropic conductive member 10, and are electrically connected. It is good also as a structure connected to.

また、図43に示す電子デバイス110のように光学センサーとして機能するものでもよい。図43に示す電子デバイス110は、半導体素子120とセンサチップ122とが異方導電性部材10を介して積層方向Dsに積層されている。また、センサチップ122にはレンズ124が設けられている。
半導体素子120は、ロジック回路が形成されたものであり、センサチップ122で得られる信号を処理することができれば、その構成は特に限定されるものではない。
センサチップ122は、光を検出する光センサーを有するものである。光センサーは、光を検出することができれば、特に限定されるものではなく、例えば、CCD(Charge Coupled Device)イメージセンサーまたはCMOS(Complementary Metal Oxide Semiconductor)イメージセンサーが用いられる。
レンズ124は、センサチップ122に光を集光することができれば、その構成は特に限定されるものではなく、例えば、マイクロレンズと呼ばれるものが用いられる。
Further, the electronic device 110 illustrated in FIG. 43 may function as an optical sensor. In the electronic device 110 shown in FIG. 43, the semiconductor element 120 and the sensor chip 122 are stacked in the stacking direction Ds via the anisotropic conductive member 10. The sensor chip 122 is provided with a lens 124.
The semiconductor element 120 is formed with a logic circuit, and the structure thereof is not particularly limited as long as signals obtained by the sensor chip 122 can be processed.
The sensor chip 122 has an optical sensor that detects light. The optical sensor is not particularly limited as long as it can detect light. For example, a charge coupled device (CCD) image sensor or a complementary metal oxide semiconductor (CMOS) image sensor is used.
The configuration of the lens 124 is not particularly limited as long as the light can be condensed on the sensor chip 122. For example, a lens called a microlens is used.

なお、上述の半導体素子114、半導体素子116および半導体素子118は、素子領域(図示せず)を有する。
素子領域とは、電子素子として機能するための、コンデンサ、抵抗およびコイル等の各種の素子構成回路等が形成された領域である。素子領域には、例えば、フラッシュメモリ等のようなメモリ回路、マイクロプロセッサおよびFPGA(field-programmable gate array)等のような論理回路が形成された領域、無線タグ等の通信モジュールならびに配線が形成された領域がある。素子領域には、これ以外に、発信回路、またはMEMS(Micro Electro Mechanical Systems)が形成されてもよい。MEMSとは、例えば、センサー、アクチュエーターおよびアンテナ等である。センサーには、例えば、加速度、音および光等の各種のセンサーが含まれる。
Note that the semiconductor element 114, the semiconductor element 116, and the semiconductor element 118 described above have element regions (not shown).
The element region is a region where various element constituent circuits such as capacitors, resistors, and coils for functioning as electronic elements are formed. In the element region, for example, a memory circuit such as a flash memory, a region where a logic circuit such as a microprocessor and an FPGA (field-programmable gate array) is formed, a communication module such as a wireless tag, and wiring are formed. There are areas. In addition to this, a transmission circuit or MEMS (Micro Electro Mechanical Systems) may be formed in the element region. The MEMS is, for example, a sensor, an actuator, an antenna, or the like. Examples of the sensor include various sensors such as acceleration, sound, and light.

上述のように、素子領域は素子構成回路等が形成されており、半導体素子には、例えば、再配線層(図示せず)が設けられている。
積層デバイスでは、例えば、論理回路を有する半導体素子と、メモリ回路を有する半導体素子の組合せとすることができる。また、半導体素子を全てメモリ回路を有するものとしてもよく、また、全て論理回路を有するものとしてもよい。また、電子デバイス110における半導体素子の組合せとしては、センサー、アクチュエーターおよびアンテナ等と、メモリ回路と論理回路との組み合わせでもよく、電子デバイス110の用途等に応じて適宜決定されるものである。
As described above, an element configuration circuit or the like is formed in the element region, and a rewiring layer (not shown) is provided in the semiconductor element, for example.
In a stacked device, for example, a combination of a semiconductor element having a logic circuit and a semiconductor element having a memory circuit can be used. Further, all the semiconductor elements may have a memory circuit, and all the semiconductor elements may have a logic circuit. Further, the combination of the semiconductor elements in the electronic device 110 may be a combination of a sensor, an actuator, an antenna, and the like, a memory circuit, and a logic circuit, and is appropriately determined according to the use of the electronic device 110 and the like.

〔半導体素子〕
半導体素子は、上述の半導体パッケージおよび電子デバイスに用いられるものである。半導体素子としては、特に限定されず、上述のもの以外に、例えば、ロジックLSI(Large Scale Integration)(例えば、ASIC(Application Specific Integrated Circuit)、FPGA(Field Programmable Gate Array)、ASSP(Application Specific Standard Product)等)、マイクロプロセッサ(例えば、CPU(Central Processing Unit)、GPU(Graphics Processing Unit)等)、メモリ(例えば、DRAM(Dynamic Random Access Memory)、HMC(Hybrid Memory Cube)、MRAM(MagneticRAM:磁気メモリ)とPCM(Phase-Change Memory:相変化メモリ)、ReRAM(Resistive RAM:抵抗変化型メモリ)、FeRAM(Ferroelectric RAM:強誘電体メモリ)、フラッシュメモリ(NAND(Not AND)フラッシュ)等)、LED(Light Emitting Diode)、(例えば、携帯端末のマイクロフラッシュ、車載用、プロジェクタ光源、LCDバックライト、一般照明等)、パワー・デバイス、アナログIC(Integrated Circuit)、(例えば、DC(Direct Current)−DC(Direct Current)コンバータ、絶縁ゲートバイポーラトランジスタ(IGBT)等)、MEMS(Micro Electro Mechanical Systems)、(例えば、加速度センサー、圧力センサー、振動子、ジャイロセンサ等)、ワイヤレス(例えば、GPS(Global Positioning System)、FM(Frequency Modulation)、NFC(Nearfieldcommunication)、RFEM(RF Expansion Module)、MMIC(Monolithic Microwave Integrated Circuit)、WLAN(WirelessLocalAreaNetwork)等)、ディスクリート素子、BSI(Back Side Illumination)、CIS(Contact Image Sensor)、カメラモジュール、CMOS(Complementary Metal Oxide Semiconductor)、Passiveデバイス、SAW(Surface Acoustic Wave)フィルタ、RF(Radio Frequency)フィルタ、RFIPD(Radio Frequency Integrated Passive Devices)、BB(Broadband)等が挙げられる。
半導体素子は、例えば、1つで完結したものであり、半導体素子単体で、回路またはセンサー等の特定の機能を発揮するものである。
[Semiconductor element]
The semiconductor element is used for the above-described semiconductor package and electronic device. The semiconductor element is not particularly limited, and other than those described above, for example, logic LSI (Large Scale Integration) (for example, ASIC (Application Specific Integrated Circuit), FPGA (Field Programmable Gate Array), ASSP (Application Specific Standard Product). )), Microprocessor (for example, CPU (Central Processing Unit), GPU (Graphics Processing Unit), etc.), memory (for example, DRAM (Dynamic Random Access Memory), HMC (Hybrid Memory Cube), MRAM (Magnetic RAM: magnetic memory) ) And PCM (Phase-Change Memory), ReRAM (Resistive RAM), FeRAM (Ferroelectric RAM), flash memory (NAND (Not AND) flash), etc.), LED (Light Emitting Diode), (e.g., mobile device microflash, in-car, Projector light source, LCD backlight, general lighting, etc.), power device, analog IC (Integrated Circuit), (eg DC (Direct Current) -DC (Direct Current) converter, insulated gate bipolar transistor (IGBT), etc.), MEMS (Micro Electro Mechanical Systems) (for example, acceleration sensor, pressure sensor, vibrator, gyro sensor, etc.), wireless (for example, GPS (Global Positioning System), FM (Frequency Modulation), NFC (Nearfield communication), RFEM (RF Expansion) Module), MMIC (Monolithic Microwave Integrated Circuit), WLAN (Wireless Local Area Network), etc.), discrete element, BSI (Back Side Illumination), CIS (Contact Image Sensor), camera module, CMOS (Complementary Metal Oxide Semiconductor), Passive device, SAW (Surfac An e Acoustic Wave (RF) filter, an RF (Radio Frequency) filter, an RFIPD (Radio Frequency Integrated Passive Devices), a BB (Broadband), and the like can be given.
For example, a single semiconductor element is completed, and a single semiconductor element exhibits a specific function such as a circuit or a sensor.

電子デバイスとしては、1つの半導体素子に複数の半導体素子を接合する形態である1対複数の形態に限定されるものではなく、複数の半導体素子と複数の半導体素子とを接合する形態である複数対複数の形態でもよい。
図44は本発明の実施形態の電子デバイスの第3の例を示す模式図であり、図45は本発明の実施形態の電子デバイスの第4の例を示す模式図であり、図46は本発明の実施形態の電子デバイスの第5の例を示す模式図であり、図47は本発明の実施形態の電子デバイスの第6の例を示す模式図である。
The electronic device is not limited to a one-to-multiple form in which a plurality of semiconductor elements are joined to one semiconductor element, but a plurality of forms in which a plurality of semiconductor elements and a plurality of semiconductor elements are joined. Multiple forms may be used.
44 is a schematic diagram showing a third example of the electronic device according to the embodiment of the present invention, FIG. 45 is a schematic diagram showing a fourth example of the electronic device according to the embodiment of the present invention, and FIG. FIG. 47 is a schematic diagram illustrating a fifth example of the electronic device according to the embodiment of the invention, and FIG. 47 is a schematic diagram illustrating a sixth example of the electronic device according to the embodiment of the present invention.

複数対複数の形態としては、例えば、図44に示すように、1つの半導体素子114に対して、異方導電性部材10を用いて半導体素子116と半導体素子118とが接合され、かつ電気的に接続された形態の電子デバイス110aが例示される。半導体素子114は、インターポーザー機能を有するものであってもよい。
また、例えば、インターポーザー機能を有するデバイス上に、論理回路を有する論理チップ、およびメモリーチップ等の複数のデバイスを積層することも可能である。また、この場合、それぞれのデバイスごとに電極サイズが異なっていても接合することができる。
図45に示す電子デバイス110bでは、電極128の大きさは同じではなく、大きさが異なるものが混在しているが、1つの半導体素子114に対して、異方導電性部材10を用いて半導体素子116と半導体素子118とが接合され、かつ電気的に接続されている。さらに半導体素子116に半導体素子126が異方導電性部材10を用いて接合され、かつ電気的に接続されている。半導体素子116と半導体素子118とに跨って半導体素子127が異方導電性部材10を用いて接合され、かつ電気的に接続されている。
As a multiple-to-multiple configuration, for example, as shown in FIG. 44, a semiconductor element 116 and a semiconductor element 118 are bonded to one semiconductor element 114 using an anisotropic conductive member 10 and are electrically The electronic device 110a in a form connected to the is illustrated. The semiconductor element 114 may have an interposer function.
For example, a plurality of devices such as a logic chip having a logic circuit and a memory chip can be stacked on a device having an interposer function. In this case, bonding can be performed even if the electrode size is different for each device.
In the electronic device 110b shown in FIG. 45, the electrodes 128 are not the same in size but are mixed in different sizes, but a semiconductor element 114 is used for the semiconductor element 114 by using the anisotropic conductive member 10. The element 116 and the semiconductor element 118 are joined and electrically connected. Further, the semiconductor element 126 is joined to the semiconductor element 116 using the anisotropic conductive member 10 and is electrically connected thereto. The semiconductor element 127 is joined and electrically connected across the semiconductor element 116 and the semiconductor element 118 using the anisotropic conductive member 10.

また、図46に示す電子デバイス110cのように、1つの半導体素子114に対して、異方導電性部材10を用いて半導体素子116と半導体素子118とが接合され、かつ電気的に接続されている。さらに半導体素子116に半導体素子126と半導体素子127とが異方導電性部材10を用いて接合され、半導体素子118に半導体素子131が異方導電性部材10を用いて接合され、かつ電気的に接続されている構成とすることもできる。   In addition, as in the electronic device 110c shown in FIG. 46, the semiconductor element 116 and the semiconductor element 118 are joined and electrically connected to one semiconductor element 114 using the anisotropic conductive member 10. Yes. Further, the semiconductor element 126 and the semiconductor element 127 are bonded to the semiconductor element 116 using the anisotropic conductive member 10, the semiconductor element 131 is bonded to the semiconductor element 118 using the anisotropic conductive member 10, and electrically A connected configuration can also be adopted.

上述のような構成の場合に、光導波路を含むようなデバイス表面にVCSEL(Vertical Cavity Surface Emitting Laser)のような発光素子、およびCMOS(Complementary Metal Oxide Semiconductor)イメージセンサーのような受光素子を積層することで高周波を想定したシリコンフォトニクスへの対応も可能となる。
例えば、図47に示す電子デバイス110dのように、1つの半導体素子114に対して、異方導電性部材10を用いて半導体素子116と半導体素子118とが接合され、かつ電気的に接続されている。さらに半導体素子116に半導体素子126と半導体素子127とが異方導電性部材10を用いて接合され、半導体素子118に半導体素子131が異方導電性部材10を用いて接合され、かつ電気的に接続されている。半導体素子114には光導波路133が設けられている。半導体素子118には発光素子135が設けられ、半導体素子116には受光素子136が設けられている。半導体素子118の発光素子135から出力された光Loは、半導体素子114の光導波路133を通過し、半導体素子116の受光素子136に出射光Ldとして出射される。これにより、上述のシリコンフォトニクスに対応することができる。
なお、異方導電性部材10には、光Loおよび出射光Ldの光路に相当する箇所に穴132が形成されている。
In the case of the configuration described above, a light emitting element such as a VCSEL (Vertical Cavity Surface Emitting Laser) and a light receiving element such as a CMOS (Complementary Metal Oxide Semiconductor) image sensor are stacked on the device surface including the optical waveguide. This makes it possible to support silicon photonics that assumes high frequencies.
For example, as in the electronic device 110d shown in FIG. 47, the semiconductor element 116 and the semiconductor element 118 are joined and electrically connected to one semiconductor element 114 using the anisotropic conductive member 10. Yes. Further, the semiconductor element 126 and the semiconductor element 127 are bonded to the semiconductor element 116 using the anisotropic conductive member 10, the semiconductor element 131 is bonded to the semiconductor element 118 using the anisotropic conductive member 10, and electrically It is connected. The semiconductor element 114 is provided with an optical waveguide 133. The semiconductor element 118 is provided with a light emitting element 135, and the semiconductor element 116 is provided with a light receiving element 136. The light Lo output from the light emitting element 135 of the semiconductor element 118 passes through the optical waveguide 133 of the semiconductor element 114 and is emitted as the emitted light Ld to the light receiving element 136 of the semiconductor element 116. Thereby, it can respond to the above-mentioned silicon photonics.
In the anisotropic conductive member 10, holes 132 are formed at locations corresponding to the optical paths of the light Lo and the emitted light Ld.

本発明は、基本的に以上のように構成されるものである。以上、本発明の異方導電性部材、異方導電性部材の製造方法、および接合体の製造方法について詳細に説明したが、本発明は上述の実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良または変更をしてもよいのはもちろんである。   The present invention is basically configured as described above. As mentioned above, although the anisotropic conductive member of the present invention, the manufacturing method of the anisotropic conductive member, and the manufacturing method of the joined body were explained in detail, the present invention is not limited to the above-mentioned embodiment, and the gist of the present invention. It goes without saying that various improvements or changes may be made without departing from the scope.

以下に実施例を挙げて本発明の特徴をさらに具体的に説明する。以下の実施例に示す材料、試薬、物質量とその割合、および、操作等は本発明の趣旨から逸脱しない限り適宜変更することができる。従って、本発明の範囲は以下の実施例に限定されるものではない。
本実施例では、以下に示すTEGチップと異方導電性部材とインターポーザーとを接合し、以下に示す実施例1〜実施例15ならびに比較例1〜比較例3の接合体を得た。実施例1〜実施例15ならびに比較例1〜比較例3の接合体のそれぞれについて、電気抵抗および強度を評価した。電気抵抗および強度の結果を下記表1に示す。なお、下記表1には、導通路の突出部の断面積と貫通部の断面積との関係を示すS/Sdの値も合わせて示す。
The features of the present invention will be described more specifically with reference to the following examples. The materials, reagents, substance amounts and ratios thereof, and operations shown in the following examples can be appropriately changed without departing from the spirit of the present invention. Therefore, the scope of the present invention is not limited to the following examples.
In this example, the TEG chip, the anisotropic conductive member, and the interposer shown below were joined to obtain joined bodies of Examples 1 to 15 and Comparative Examples 1 to 3 shown below. For each of the joined bodies of Examples 1 to 15 and Comparative Examples 1 to 3, the electrical resistance and strength were evaluated. The results of electrical resistance and strength are shown in Table 1 below. Table 1 below also shows the value of S / Sd indicating the relationship between the cross-sectional area of the protruding portion of the conduction path and the cross-sectional area of the penetrating portion.

以下、評価項目である電気抵抗および強度について説明する。
電気抵抗は、導通抵抗を用いて評価した。導通抵抗について説明する。
<抵抗の評価>
インターポーザーのデイジーチェインパターン部分の引出し配線パッドにプローブを接触させ、大気中で導通評価を行った。測定装置としてケースレー社ソースメーターを用い、抵抗値の測定を行った。
抵抗値の結果に基づき、以下に示す評価基準にて評価した。評価結果を下記表1の電気抵抗の欄に示す。
「A」:抵抗値が設計抵抗の10倍未満
「B」:抵抗値が設計抵抗の10倍以上100倍未満
「C」:抵抗値が設計抵抗の100倍以上1000倍未満
「D」:抵抗値が設計抵抗の1000倍以上
Hereinafter, the electrical resistance and strength, which are evaluation items, will be described.
The electrical resistance was evaluated using a conduction resistance. The conduction resistance will be described.
<Evaluation of resistance>
The probe was brought into contact with the lead-out wiring pad of the daisy chain pattern portion of the interposer, and continuity was evaluated in the atmosphere. The resistance value was measured using a Keithley source meter as a measuring device.
Based on the result of resistance value, it evaluated by the evaluation criteria shown below. The evaluation results are shown in the electric resistance column of Table 1 below.
“A”: resistance value is less than 10 times the design resistance “B”: resistance value is 10 to 100 times the design resistance “C”: resistance value is 100 to 1000 times the design resistance “D”: resistance Value is more than 1000 times the design resistance

<強度の評価>
強度は、接合強度を用いて評価した。
接合強度は、万能型ボンドテスターDage-4000(ノードソンアドバンストテクノロジー株式会社製)を用いて、各実施例および比較例のTEGチップと異方導電性部材とインターポーザーとの接合体のシェア強度を測定して評価した。
接合強度は、得られた破壊荷重から半導体素子の面積当たりの接合強度値を求めた。接合強度は、以下に示す評価基準により評価した。評価結果を下記表1の強度の欄に示す。
「A」:20MPa≦接合強度
「B」:10MPa≦接合強度<20MPa
「C」:接合強度<10MPa
<Strength evaluation>
The strength was evaluated using the bonding strength.
The bonding strength is measured using the universal bond tester Dage-4000 (manufactured by Nordson Advanced Technology Co., Ltd.) to measure the shear strength of the joined body of the TEG chip, anisotropic conductive member and interposer of each example and comparative example. And evaluated.
As the bonding strength, the bonding strength value per area of the semiconductor element was determined from the obtained breaking load. The bonding strength was evaluated according to the following evaluation criteria. The evaluation results are shown in the strength column of Table 1 below.
“A”: 20 MPa ≦ joining strength “B”: 10 MPa ≦ joining strength <20 MPa
“C”: bonding strength <10 MPa

<TEGチップ>
Cuパッドを有するTEGチップ(Test Element Group chip)とインターポーザーを用意した。これらの内部には、導通抵抗を測定するデイジーチェインパターンと絶縁抵抗を測定する櫛歯パターンを含む。これらの、絶縁層はSiNである。TEGチップは、チップサイズが8mm四方であり、チップ面積に対する電極面積(銅ポスト)の比率が25%のチップを用意した。電極は直径5μm、高さ7μmとし、電極間に存在する絶縁層の厚みを2μmとした。TEGチップが半導体部材に相当する。インターポーザーは周囲に取出し配線を含むためチップサイズは10mm四方のものを用意した。
なお、接合に際しては、TEGチップ、異方導電性部材およびインターポーザーをこの順で積層して、チップボンダー(DB250、澁谷工業株式会社製)を用いて温度270℃、10分の接合条件で接合した。この際TEGチップとインターポーザーのCuパッドの位置がズレないよう予めチップの角に形成したアライメントマークにより位置を合わせて接合した。
<TEG chip>
A TEG chip (Test Element Group chip) having a Cu pad and an interposer were prepared. These include a daisy chain pattern for measuring conduction resistance and a comb pattern for measuring insulation resistance. These insulating layers are SiN. The TEG chip was prepared with a chip size of 8 mm square and a ratio of the electrode area (copper post) to the chip area of 25%. The electrodes were 5 μm in diameter and 7 μm in height, and the thickness of the insulating layer existing between the electrodes was 2 μm. The TEG chip corresponds to a semiconductor member. Since the interposer includes lead-out wiring around it, a chip size of 10 mm square was prepared.
In joining, a TEG chip, an anisotropic conductive member, and an interposer are laminated in this order, and joined at a temperature of 270 ° C. for 10 minutes using a chip bonder (DB250, manufactured by Kasuya Kogyo Co., Ltd.). did. At this time, the positions of the TEG chip and the Cu pad of the interposer were aligned and joined by using alignment marks formed in advance at the corners of the chip.

以下、異方導電性部材について説明する。
[異方導電性部材]
<アルミニウム基板の作製>
Si:0.06質量%、Fe:0.30質量%、Cu:0.005質量%、Mn:0.001質量%、Mg:0.001質量%、Zn:0.001質量%、Ti:0.03質量%を含有し、残部はAlと不可避不純物のアルミニウム合金を用いて溶湯を調製し、溶湯処理およびろ過を行った上で、厚さ500mm、幅1200mmの鋳塊をDC(Direct Chill)鋳造法で作製した。
次いで、表面を平均10mmの厚さで面削機により削り取った後、550℃で、約5時間均熱保持し、温度400℃に下がったところで、熱間圧延機を用いて厚さ2.7mmの圧延板とした。
さらに、連続焼鈍機を用いて熱処理を500℃で行った後、冷間圧延で、厚さ1.0mmに仕上げ、JIS(日本工業規格) 1050材のアルミニウム基板を得た。
アルミニウム基板を、直径200mm(8インチ)のウエハ状に形成した後、以下に示す各処理を施した。
Hereinafter, the anisotropic conductive member will be described.
[Anisotropic conductive member]
<Preparation of aluminum substrate>
Si: 0.06 mass%, Fe: 0.30 mass%, Cu: 0.005 mass%, Mn: 0.001 mass%, Mg: 0.001 mass%, Zn: 0.001 mass%, Ti: It contains 0.03% by mass, and the balance is prepared using Al and an inevitable impurity aluminum alloy. After the molten metal treatment and filtration, an ingot having a thickness of 500 mm and a width of 1200 mm is converted into DC (Direct Chill). ) Made by casting.
Next, the surface was shaved with a chamfering machine with an average thickness of 10 mm, soaked at 550 ° C. for about 5 hours, and when the temperature dropped to 400 ° C., the thickness was 2.7 mm using a hot rolling mill. A rolled plate was used.
Furthermore, after performing heat processing using a continuous annealing machine at 500 degreeC, it finished by cold rolling to 1.0 mm in thickness, and obtained the aluminum substrate of JIS (Japanese Industrial Standards) 1050 materials.
An aluminum substrate was formed into a wafer shape having a diameter of 200 mm (8 inches) and then subjected to the following processes.

<電解研磨処理>
上述のアルミニウム基板に対して、以下組成の電解研磨液を用いて、電圧25V、液温度65℃、液流速3.0m/分の条件で電解研磨処理を施した。
陰極はカーボン電極とし、電源は、GP0110−30R(株式会社高砂製作所社製)を用いた。また、電解液の流速は渦式フローモニターFLM22−10PCW(アズワン株式会社製)を用いて計測した。
(電解研磨液組成)
・85質量%リン酸(和光純薬社製試薬) 660mL
・純水 160mL
・硫酸 150mL
・エチレングリコール 30mL
<Electropolishing treatment>
The above-mentioned aluminum substrate was subjected to electropolishing using an electropolishing liquid having the following composition under the conditions of a voltage of 25 V, a liquid temperature of 65 ° C., and a liquid flow rate of 3.0 m / min.
The cathode was a carbon electrode, and GP0110-30R (manufactured by Takasago Seisakusho Co., Ltd.) was used as the power source. Further, the flow rate of the electrolyte was measured using a vortex flow monitor FLM22-10PCW (manufactured by ASONE Corporation).
(Electrolytic polishing liquid composition)
-660 mL of 85 mass% phosphoric acid (Wako Pure Chemical Industries, Ltd. reagent)
・ Pure water 160mL
・ Sulfuric acid 150mL
・ Ethylene glycol 30mL

<陽極酸化処理工程>
次いで、電解研磨処理後のアルミニウム基板に、特開2007−204802号公報に記載の手順にしたがって自己規則化法による陽極酸化処理を施した。
電解研磨処理後のアルミニウム基板に、0.50mol/Lシュウ酸の電解液で、電圧40V、液温度16℃、液流速3.0m/分の条件で、5時間のプレ陽極酸化処理を施した。
その後、プレ陽極酸化処理後のアルミニウム基板を、0.2mol/L無水クロム酸、0.6mol/Lリン酸の混合水溶液(液温:50℃)に12時間浸漬させる脱膜処理を施した。
その後、0.50mol/Lシュウ酸の電解液で、電圧40V、液温度16℃、液流速3.0m/分の条件の条件で、3時間45分の再陽極酸化処理を施し、膜厚30μmの陽極酸化膜を得た。
なお、プレ陽極酸化処理および再陽極酸化処理は、いずれも陰極はステンレス電極とし、電源はGP0110−30R(株式会社高砂製作所製)を用いた。また、冷却装置にはNeoCool BD36(ヤマト科学株式会社製)、かくはん加温装置にはペアスターラー PS−100(EYELA東京理化器械株式会社製)を用いた。さらに、電解液の流速は渦式フローモニターFLM22−10PCW(アズワン株式会社製)を用いて計測した。
<Anodizing process>
Subsequently, the aluminum substrate after the electrolytic polishing treatment was subjected to an anodizing treatment by a self-ordering method according to the procedure described in JP-A-2007-204802.
The aluminum substrate after the electropolishing treatment was pre-anodized for 5 hours with an electrolyte solution of 0.50 mol / L oxalic acid at a voltage of 40 V, a liquid temperature of 16 ° C., and a liquid flow rate of 3.0 m / min. .
Thereafter, a film removal treatment was performed in which the aluminum substrate after the pre-anodizing treatment was immersed in a mixed aqueous solution (liquid temperature: 50 ° C.) of 0.2 mol / L chromic anhydride and 0.6 mol / L phosphoric acid for 12 hours.
Thereafter, reanodization treatment was performed for 3 hours and 45 minutes with an electrolyte solution of 0.50 mol / L oxalic acid under conditions of a voltage of 40 V, a liquid temperature of 16 ° C., and a liquid flow rate of 3.0 m / min, and a film thickness of 30 μm. An anodic oxide film was obtained.
In both the pre-anodizing treatment and the re-anodizing treatment, the cathode was a stainless electrode, and the power supply was GP0110-30R (manufactured by Takasago Seisakusho Co., Ltd.). Further, NeoCool BD36 (manufactured by Yamato Scientific Co., Ltd.) was used as the cooling device, and Pair Stirrer PS-100 (manufactured by EYELA Tokyo Rika Kikai Co., Ltd.) was used as the stirring and heating device. Furthermore, the flow rate of the electrolyte was measured using a vortex flow monitor FLM22-10PCW (manufactured by ASONE CORPORATION).

<バリア層除去工程>
次いで、上述の陽極酸化処理と同様の処理液および処理条件で、電圧を40Vから0Vまで連続的に電圧降下速度0.2V/secで降下させながら電解処理(電解除去処理)を施した。
その後、5質量%リン酸に30℃、30分間浸漬させるエッチング処理(エッチング除去処理)を施し、陽極酸化膜のマイクロポアの底部にあるバリア層を除去し、マイクロポアを介してアルミニウムを露出させた。
<Barrier layer removal process>
Next, electrolytic treatment (electrolytic removal treatment) was performed using the same treatment liquid and treatment conditions as in the above-described anodizing treatment while the voltage was continuously lowered from 40 V to 0 V at a voltage drop rate of 0.2 V / sec.
After that, an etching process (etching removal process) is performed by immersing in 5% by mass phosphoric acid at 30 ° C. for 30 minutes to remove the barrier layer at the bottom of the micropore of the anodized film, and to expose aluminum through the micropore. It was.

ここで、バリア層除去工程後の陽極酸化膜に存在するマイクロポアの平均開口径は60nmであった。なお、平均開口径は、FE−SEM(Field emission - Scanning Electron Microscope)により表面写真(倍率50000倍)を撮影し、50点測定した平均値として算出した。
また、バリア層除去工程後の陽極酸化膜の平均厚みは80μmであった。なお、平均厚みは、陽極酸化膜を厚さ方向に対してFIB(Focused Ion Beam)で切削加工し、その断面をFE−SEMにより表面写真(倍率50000倍)を撮影し、10点測定した平均値として算出した。
また、陽極酸化膜に存在するマイクロポアの密度は、約1億個/mm2であった。なお、マイクロポアの密度は、特開2008−270158号公報の[0168]および[0169]段落に記載された方法で測定し、算出した。
また、陽極酸化膜に存在するマイクロポアの規則化度は、92%であった。なお、規則化度は、FE−SEMにより表面写真(倍率20000倍)を撮影し、特開2008−270158号公報の[0024]〜[0027]段落に記載された方法で測定し、算出した。
Here, the average opening diameter of the micropores present in the anodized film after the barrier layer removing step was 60 nm. In addition, the average opening diameter was calculated as an average value obtained by taking a surface photograph (magnification 50000 times) with an FE-SEM (Field emission-Scanning Electron Microscope) and measuring 50 points.
The average thickness of the anodic oxide film after the barrier layer removing step was 80 μm. The average thickness is an average obtained by cutting the anodized film with FIB (Focused Ion Beam) in the thickness direction, photographing a surface photograph (magnification 50000 times) with FE-SEM, and measuring 10 points. Calculated as value.
The density of micropores present in the anodic oxide film was about 100 million / mm 2 . The micropore density was measured and calculated by the method described in paragraphs [0168] and [0169] of JP-A-2008-270158.
Further, the degree of ordering of the micropores present in the anodic oxide film was 92%. The degree of ordering was calculated by taking a surface photograph (magnification of 20000 times) with FE-SEM, measuring by the method described in paragraphs [0024] to [0027] of JP-A-2008-270158.

<金属充填工程>
次いで、アルミニウム基板を陰極にし、白金を正極にして電解めっき処理を施した。
具体的には、以下に示す組成の銅めっき液を使用し、定電流電解を施すことにより、マイクロポアの内部に銅が充填された金属充填微細構造体を作製した。
ここで、定電流電解は、株式会社山本鍍金試験器社製のめっき装置を用い、北斗電工株式会社製の電源(HZ−3000)を用い、めっき液中でサイクリックボルタンメトリを行って析出電位を確認した後に、以下に示す条件で処理を施した。
(銅めっき液組成および条件)
・硫酸銅 100g/L
・硫酸 50g/L
・塩酸 15g/L
・温度 25℃
・電流密度 10A/dm2
<Metal filling process>
Next, electrolytic plating was performed using the aluminum substrate as the cathode and platinum as the positive electrode.
Specifically, a metal-filled microstructure in which copper was filled in the micropores was produced by performing constant current electrolysis using a copper plating solution having the composition shown below.
Here, the constant current electrolysis is performed by cyclic voltammetry in a plating solution using a power source (HZ-3000) manufactured by Hokuto Denko Co., Ltd. using a plating apparatus manufactured by Yamamoto Metal Testing Co., Ltd. After confirming the potential, the treatment was performed under the following conditions.
(Copper plating composition and conditions)
・ Copper sulfate 100g / L
・ Sulfuric acid 50g / L
・ Hydrochloric acid 15g / L
・ Temperature 25 ℃
・ Current density 10A / dm 2

マイクロポアに金属を充填した後の陽極酸化膜の表面をFE−SEMで観察し、1000個のマイクロポアにおける金属による封孔の有無を観察して封孔率(封孔マイクロポアの個数/1000個)を算出したところ、96%であった。
また、マイクロポアに金属を充填した後の陽極酸化膜を厚さ方向に対してFIBで切削加工し、その断面をFE−SEMにより表面写真(倍率50000倍)を撮影し、マイクロポアの内部を確認したところ、封孔されたマイクロポアにおいては、その内部が金属で完全に充填されていることが分かった。
The surface of the anodic oxide film after filling the micropores with metal was observed with FE-SEM, and the presence or absence of sealing by metal in 1000 micropores was observed to determine the sealing rate (number of sealed micropores / 1000 ) Was calculated to be 96%.
In addition, the anodic oxide film after filling the micropores with metal was cut with FIB in the thickness direction, and a cross-sectional photograph of the surface was taken by FE-SEM (magnification 50000 times), and the inside of the micropores was taken. As a result of confirmation, it was found that the inside of the sealed micropore was completely filled with metal.

<基板除去工程>
次いで、20質量%塩化水銀水溶液(昇汞)に20℃、3時間浸漬させることによりアルミニウム基板を溶解して除去することにより、金属充填微細構造体を作製した。
<Substrate removal process>
Next, a metal-filled microstructure was prepared by dissolving and removing the aluminum substrate by immersing it in a 20 mass% mercury chloride aqueous solution (raised) at 20 ° C. for 3 hours.

<突出工程>
基板除去工程後の金属充填微細構造体を、水酸化ナトリウム水溶液(濃度:5質量%、液温度:20℃)に浸漬させ、突出部分の高さが300nmとなるように浸漬時間を調整してアルミニウムの陽極酸化膜の表面を選択的に溶解し、次いで、水洗し、乾燥して、導通路である銅の円柱を突出させた。
同様に、アルミニウムの陽極酸化膜の裏面についても、突出部分の高さが300nmとなるように、導通路である銅の円柱を突出させた。
<Projection process>
The metal-filled microstructure after the substrate removal step is immersed in an aqueous sodium hydroxide solution (concentration: 5 mass%, liquid temperature: 20 ° C.), and the immersion time is adjusted so that the height of the protruding portion is 300 nm. The surface of the aluminum anodic oxide film was selectively dissolved, then washed with water and dried to project a copper cylinder as a conduction path.
Similarly, on the back surface of the aluminum anodic oxide film, a copper cylinder as a conduction path was projected so that the height of the protruding portion was 300 nm.

<縮径工程>
アルミニウムの陽極酸化膜の貫通部の断面積Sdに対して、縮径後の0.8hに相当する位置の断面積Sと貫通部の断面積Sdとが、S<Sdとなるように、銅の円柱が突出した金属充填微細構造体に対して、異方導電性部材を得た。なお、異方導電性部材の絶縁性基材の厚みは、15μmとした。
<Reducing diameter process>
The copper cross-sectional area Sd at the position corresponding to 0.8 h after the diameter reduction and the cross-sectional area Sd of the penetrating part are S <Sd with respect to the cross-sectional area Sd of the penetrating part of the anodized film of aluminum. An anisotropic conductive member was obtained with respect to the metal-filled microstructure with the protruding cylinder. In addition, the thickness of the insulating base material of the anisotropic conductive member was 15 μm.

(実施例1)
実施例1は、上述のインターポーザーと異方導電性部材とTEGチップとを位置合せした後に、接合して接合体を作製した。接合圧力は1サンプル当たり50MPaとした。
実施例1は、縮径工程において、突出部の0.8hに相当する位置における断面積Sと、貫通部の断面積Sdとの関係が、S=0.5Sdとなるように、H(1%)、クエン酸(1%)、水(98%)の液を用いたウエットエッチング処理を実施した。なお、実施例1は、突出部の高さを300nmとし、断面積Sは2800nmとした。
Example 1
In Example 1, the above-described interposer, anisotropic conductive member, and TEG chip were aligned, and then joined to produce a joined body. The joining pressure was 50 MPa per sample.
In Example 1, in the diameter reduction process, the relationship between the cross-sectional area S at the position corresponding to 0.8 h of the protruding portion and the cross-sectional area Sd of the penetrating portion is H 2 O so that S = 0.5Sd. A wet etching process using a solution of 2 (1%), citric acid (1%), and water (98%) was performed. In Example 1, the height of the protrusion was 300 nm, and the cross-sectional area S was 2800 nm 2 .

(実施例2)
実施例2は、実施例1に比して、絶縁性基材の構成と、突出部の高さと、突出部の断面積とが異なり、それ以外は実施例1と同じとした。
実施例2では、絶縁性基材がシリコン(Si)で構成されている。また、実施例2は、S=0.7Sdとし、突出部の高さを500nmとした。
(実施例3)
実施例3は、実施例1に比して、突出部の高さと、突出部の断面積とが異なり、さらに突出部の構成が異なり、それ以外は実施例1と同じとした。実施例3は、S=0.2Sdとし、突出部の高さを200nmとした。また、実施例3では、突出部をCuではなく、ITO(Indium Tin Oxide)で構成した。
(Example 2)
Example 2 was different from Example 1 in the configuration of the insulating base material, the height of the protruding portion, and the cross-sectional area of the protruding portion, and was otherwise the same as Example 1.
In Example 2, the insulating base material is made of silicon (Si). In Example 2, S = 0.7Sd, and the height of the protruding portion was 500 nm.
(Example 3)
The third embodiment is the same as the first embodiment except that the height of the protrusion and the cross-sectional area of the protrusion are different from those of the first embodiment, and the configuration of the protrusion is different. In Example 3, S = 0.2Sd, and the height of the protruding portion was 200 nm. Moreover, in Example 3, the protrusion part was comprised with ITO (Indium Tin Oxide) instead of Cu.

(実施例4)
実施例4は、実施例1に比して、突出部の高さと、突出部の断面積と、絶縁性基材の厚みとが異なり、それ以外は実施例1と同じとした。実施例4は、S=0.5Sdとし、突出部の高さを200nmとした。また、実施例4は、絶縁性基材の厚みを0.8μmとした。
(実施例5)
実施例5は、実施例1に比して、突出部の高さと、突出部の断面積と、絶縁性基材の厚みとが異なり、それ以外は実施例1と同じとした。実施例5は、S=0.5Sdとし、突出部の高さを500nmとした。また、実施例5は、絶縁性基材の厚みを50μmとした。
(実施例6)
実施例6は、実施例1に比して、突出部の断面積が異なり、それ以外は実施例1と同じとした。実施例6は、S=0.97Sdとした。
Example 4
Example 4 was different from Example 1 in the height of the protruding portion, the cross-sectional area of the protruding portion, and the thickness of the insulating base material, and was otherwise the same as Example 1. In Example 4, S = 0.5Sd, and the height of the protruding portion was 200 nm. In Example 4, the thickness of the insulating base material was 0.8 μm.
(Example 5)
Example 5 was the same as Example 1 except for the height of the protrusion, the cross-sectional area of the protrusion, and the thickness of the insulating base material as compared with Example 1. In Example 5, S = 0.5Sd and the height of the protruding portion was 500 nm. In Example 5, the thickness of the insulating base material was 50 μm.
(Example 6)
Example 6 was the same as Example 1 except that the cross-sectional area of the protrusions was different from that of Example 1. In Example 6, S = 0.97Sd.

(実施例7)
実施例7は、実施例1に比して、突出部の断面積が小さい点が異なり、それ以外は実施例1と同じとした。実施例7は、S=0.2Sdとし、突出部の高さを300nmとした。また、実施例7は、突出部の断面積Sを700nmとした。
(実施例8)
実施例8は、実施例1に比して、突出部の高さと、突出部の断面積が大きい点が異なり、それ以外は実施例1と同じとした。実施例8は、S=0.9Sdとし、突出部の高さを200nmとした。また、実施例8は、突出部の断面積Sを50000nmとした。
(実施例9)
実施例9は、実施例1に比して、突出部の高さと、突出部の断面積とが異なり、それ以外は実施例1と同じとした。実施例9は、S=0.95Sdとし、突出部の高さを50nmとした。
(Example 7)
Example 7 is the same as Example 1 except that the cross-sectional area of the protrusion is smaller than that of Example 1. In Example 7, S = 0.2Sd, and the height of the protruding portion was 300 nm. In Example 7, the cross-sectional area S of the protruding portion was set to 700 nm 2 .
(Example 8)
Example 8 is different from Example 1 in that the height of the protruding portion and the cross-sectional area of the protruding portion are large, and other than that, it is the same as Example 1. In Example 8, S = 0.9Sd and the height of the protruding portion was 200 nm. In Example 8, the cross-sectional area S of the protruding portion was set to 50000 nm 2 .
Example 9
Example 9 is the same as Example 1 except for the height of the protrusion and the cross-sectional area of the protrusion, as compared with Example 1. In Example 9, S = 0.95Sd, and the height of the protruding portion was 50 nm.

(実施例10)
実施例10は、実施例1に比して、縮径工程に摩擦処理を用いた点が異なり、それ以外は実施例1と同じとした。実施例10の摩擦処理は、縮径前の状態の突出部を、面方向に引張って延ばすことにより縮径する処理である。方法としてはディスコ社製サーフェスプレーナーを用い、突出部を摩擦することにより引張って伸ばすことができる。
実施例10は、S=0.5Sdとし、突出部の高さを500nmとした。
(実施例11)
実施例11は、実施例1に比して、突出部を絶縁性基材の一方にだけ設けた点が異なり、それ以外は実施例1と同じとした。
(実施例12)
実施例12は、実施例1に比して、縮径工程にドライエッチング処理を用いた点が異なり、それ以外は実施例1と同じとした。
ドライエッチング方法としては、基板温度を80℃とし、高周波パワーを600W、エッチングチャンバー内の圧力を4.0Pa(30mtorr)として、四塩化ケイ素ガスを1.69×10−2Pa・m/秒(100sccm(standard cubic centimeter per minute))、アンモニアガスを8.45×10−4Pa・m/秒(5sccm)、マイクロ波パワー800Wとして所定の径になるまで処理を行った。
(Example 10)
Example 10 was different from Example 1 in that friction treatment was used for the diameter reduction process, and the other examples were the same as Example 1. The friction process of Example 10 is a process of reducing the diameter by pulling and extending the protrusion in the state before the diameter reduction in the surface direction. As a method, a surface planer manufactured by Disco Co., Ltd. can be used, and the protrusion can be pulled and stretched by rubbing.
In Example 10, S = 0.5Sd, and the height of the protruding portion was 500 nm.
(Example 11)
Example 11 was different from Example 1 in that the protruding portion was provided only on one side of the insulating base material, and other than that, Example 11 was the same as Example 1.
(Example 12)
Example 12 differs from Example 1 in that a dry etching process was used for the diameter reduction process, and the other examples were the same as Example 1.
As a dry etching method, the substrate temperature is set to 80 ° C., the high frequency power is set to 600 W, the pressure in the etching chamber is set to 4.0 Pa (30 mtorr), and silicon tetrachloride gas is 1.69 × 10 −2 Pa · m 3 / sec. (100 sccm (standard cubic centimeter per minute)), ammonia gas was processed to 8.45 × 10 −4 Pa · m 3 / sec (5 sccm), microwave power 800 W until a predetermined diameter was obtained.

(実施例13)
実施例13は、実施例1に比して、突出工程の前に酸化処理を行い、縮径工程にガス還元処理を用いた点が異なり、それ以外は実施例1と同じとした。
酸化処理としては、大気雰囲気下において金属充填微細構造体を100℃で1分間加熱する処理を用いた。ガス還元処理としてはユニテンプ社製ギ酸還元装置を用いて、ギ酸雰囲気で基盤を250℃の温度に、5分間保持することにより突出部表面を縮径化した。
(実施例14)
実施例14は、実施例1に比して、縮径工程に突出部の先端に凹部を形成する処理を用いた点が異なり、それ以外は実施例1と同じとした。
実施例14では、突出部の先端を電極に接触させた状態で、電極に電流をパルス状に印加して凹部を形成した。
(実施例15)
実施例15は、実施例1に対して接合圧力を5MPaとした点が異なり、それ以外は実施例1と同じとした。
(Example 13)
Example 13 is the same as Example 1 except that the oxidation process was performed before the protruding process and the gas reduction process was used for the diameter reduction process, as compared with Example 1.
As the oxidation treatment, a treatment in which the metal-filled microstructure is heated at 100 ° C. for 1 minute in an air atmosphere was used. As the gas reduction treatment, the surface of the projecting portion was reduced in diameter by holding the base at a temperature of 250 ° C. for 5 minutes in a formic acid atmosphere using a formic acid reduction device manufactured by Unitemp.
(Example 14)
Example 14 is the same as Example 1 except that a process of forming a recess at the tip of the protruding part is used in the diameter reduction process as compared with Example 1.
In Example 14, a recess was formed by applying a current to the electrode in a pulsed manner with the tip of the protruding portion in contact with the electrode.
(Example 15)
Example 15 was different from Example 1 in that the bonding pressure was 5 MPa, and other than that, Example 15 was the same as Example 1.

(比較例1)
比較例1は、実施例1に比して、縮径工程がない点が異なり、それ以外は実施例1と同じにした。比較例1は、突出部の直径が同じであり、断面積の変化がない。
(比較例2)
比較例2は、実施例11に比して、縮径工程がない点が異なり、それ以外は実施例1と同じにした。比較例2は突出部が片側にだけある構成である。比較例2は、縮径工程がなく突出部の直径が同じであり、断面積の変化がない。
(比較例3)
比較例3は、実施例15に比して、縮径工程がない点が異なり、それ以外は実施例15と同じにした。比較例3は、突出部の直径が同じであり、断面積の変化がない。
(Comparative Example 1)
Comparative Example 1 was different from Example 1 in that there was no diameter reduction step, and other than that, it was the same as Example 1. In Comparative Example 1, the diameter of the protruding portion is the same, and there is no change in the cross-sectional area.
(Comparative Example 2)
Comparative Example 2 was different from Example 11 in that there was no diameter reduction step, and other than that, it was the same as Example 1. The comparative example 2 is a structure which has a protrusion part only on one side. In Comparative Example 2, there is no diameter reduction process, the diameter of the protrusion is the same, and there is no change in the cross-sectional area.
(Comparative Example 3)
Comparative Example 3 was different from Example 15 in that there was no diameter reduction step, and the rest was the same as Example 15. In Comparative Example 3, the protrusions have the same diameter, and there is no change in the cross-sectional area.

表1に示すように、実施例1〜10、12、13および14は、比較例1に比して、電気抵抗の結果が良好であった。
また、実施例11と比較例2とは、いずれも突出部が絶縁性基材の一方にだけ設けた構成であるが、実施例11の方が電気抵抗の結果が良好であった。
また、実施例15と比較例3とは、いずれも接合圧力が5MPaであり、他よりも接合圧力が低い。接合圧力が低い場合でも、実施例15は比較例3に比して電気抵抗および強度の結果が良好であった。このように、本発明では、低い接合圧力でも電気抵抗および強度について良好な結果を得ることができた。
As shown in Table 1, Examples 1 to 10, 12, 13, and 14 had better electrical resistance results than Comparative Example 1.
Moreover, although both Example 11 and the comparative example 2 are the structures which provided the protrusion part only in one side of the insulating base material, the result of the electrical resistance of Example 11 was favorable.
Moreover, as for Example 15 and the comparative example 3, all have a joining pressure of 5 Mpa, and a joining pressure is lower than others. Even when the bonding pressure was low, Example 15 had better electrical resistance and strength results than Comparative Example 3. As described above, in the present invention, good results with respect to electric resistance and strength can be obtained even at a low bonding pressure.

実施例1と実施例2の電気抵抗の結果から、絶縁性基材はバルブ金属の陽極酸化膜であることが好ましい。
実施例1と実施例3の電気抵抗の結果から、導通路は金属で構成することが好ましい。
実施例1と実施例4および実施例5から、絶縁性基材の厚みは薄すぎると強度が低くなり、絶縁性基材の厚みが厚すぎると電気抵抗が増した。
実施例1と実施例6の電気抵抗の結果から、突出部は0.8hに相当する位置の断面積がS<0.95Sdであることが好ましい。
実施例1と実施例7および実施例8から、突出部の0.8hに相当する位置の断面積が小さすぎると強度が低くなり、突出部の0.8hに相当する位置の断面積が大きすぎると電気抵抗が増した。
実施例1と実施例9の電気抵抗および強度の結果から、突出部の高さは100nm以上であることが好ましい。
実施例1と実施例10、実施例12および実施例13との電気抵抗および強度の結果から、縮径工程は、ウエットエッチング処理、ドライエッチング処理およびガス還元処理を実施することが好ましい。
From the results of the electrical resistance of Example 1 and Example 2, the insulating base material is preferably an anodized film of valve metal.
From the result of the electrical resistance of Example 1 and Example 3, it is preferable that the conduction path is made of metal.
From Example 1, Example 4, and Example 5, when the thickness of the insulating substrate was too thin, the strength was lowered, and when the thickness of the insulating substrate was too thick, the electrical resistance was increased.
From the results of the electrical resistances of Example 1 and Example 6, it is preferable that the cross-sectional area of the protrusion corresponding to 0.8 h is S <0.95Sd.
From Example 1, Example 7 and Example 8, if the cross-sectional area at the position corresponding to 0.8 h of the protrusion is too small, the strength is lowered, and the cross-sectional area at the position corresponding to 0.8 h of the protrusion is large. If too much, the electrical resistance increased.
From the results of the electrical resistance and strength of Example 1 and Example 9, the height of the protrusion is preferably 100 nm or more.
From the results of electrical resistance and strength of Example 1, Example 10, Example 12 and Example 13, it is preferable that the diameter reduction process is performed by wet etching, dry etching and gas reduction.

10 異方導電性部材
10a、12a、20a、24a 表面
10b、12b、24b 裏面
12 絶縁性基材
14 貫通孔
16 導通路
16a 貫通部
16b、16c 突出部
16d 周面
16e 先端
16g 凹部
19 樹脂層
20 アルミニウム基板
22 マイクロポア
23 バリア層
24 陽極酸化膜
25、25b 金属
25a 金属層
29 樹脂層
31 巻き芯
40 接合体
41 PoP基板
42、44,46 半導体素子
50 半導体素子部
51 インターポーザー基板
52、53 電極
52a、53a、54a、55a 表面
54、55、77 絶縁層
58 配線
60、60a、60b 半導体パッケージ
62 半導体素子
64 モールド樹脂
65 半田ボール
66 穴
67 配線
68 絶縁層
69 穴
70 配線基板
72 絶縁性基材
74 配線層
78 配線層
80 配線層
81 絶縁性基材
82 配線層
84 基板
85、86 基板
88 半田ボール
90 プリント配線基板
92 絶縁性基材
94 配線層
100 線状導体
101 絶縁性基材
102 信号配線
103 グランド配線
104 絶縁層
105 配線層
110、110a、110b、110c、110d 電子デバイス
114、116、118、120、126、127、131 半導体素子
117 インターポーザー
122 センサチップ
124 レンズ
128 電極
132 穴
133 光導波路
135 発光素子
136 受光素子
Ds 積層方向
Dt 厚み方向
Ld 出射光
Lo 光
H 厚み
h 高さ
ht 厚み
p 中心間距離
PL 平面
R 直径
S、Sd 断面積
x 方向
DESCRIPTION OF SYMBOLS 10 Anisotropic conductive member 10a, 12a, 20a, 24a Surface 10b, 12b, 24b Back surface 12 Insulating base material 14 Through-hole 16 Conducting path 16a Through-hole 16b, 16c Protrusion 16d Peripheral surface 16e Tip 16g Recess 19 Resin layer 20 Aluminum substrate 22 Micropore 23 Barrier layer 24 Anodized film 25, 25b Metal 25a Metal layer 29 Resin layer 31 Core 40 Joint 41 PoP substrate 42, 44, 46 Semiconductor element 50 Semiconductor element part 51 Interposer substrate 52, 53 Electrode 52a, 53a, 54a, 55a Surface 54, 55, 77 Insulating layer 58 Wiring 60, 60a, 60b Semiconductor package 62 Semiconductor element 64 Mold resin 65 Solder ball 66 Hole 67 Wiring 68 Insulating layer 69 Hole 70 Wiring substrate 72 Insulating substrate 74 Wiring layer 78 Line layer 80 Wiring layer 81 Insulating base material 82 Wiring layer 84 Substrate 85, 86 Substrate 88 Solder ball 90 Printed wiring substrate 92 Insulating base material 94 Wiring layer 100 Linear conductor 101 Insulating base material 102 Signal wiring 103 Ground wiring 104 Insulating layer 105 Wiring layer 110, 110a, 110b, 110c, 110d Electronic device 114, 116, 118, 120, 126, 127, 131 Semiconductor element 117 Interposer 122 Sensor chip 124 Lens 128 Electrode 132 Hole 133 Optical waveguide 135 Light emitting element 136 Light receiving element Ds Stacking direction Dt Thickness direction Ld Emission light Lo Light H Thickness h Height ht Thickness p Center distance PL Planar R Diameter S, Sd Cross section x direction

Claims (13)

絶縁性基材と、
前記絶縁性基材の厚み方向に貫通して設けられた、複数の導通路とを有し、
前記導通路は、導電性物質で構成されており、前記絶縁性基材内の貫通部と、前記絶縁性基材の少なくとも一方の面から突出した突出部とを備え、
前記導通路は、前記突出部が突出する前記絶縁性基材の前記面からの高さをhとし、前記突出部が突出する前記絶縁性基材の前記面から0.8hに相当する位置における断面積をSとし、前記導通路の前記貫通部の断面積をSdとするとき、S<Sdである、異方導電性部材。
An insulating substrate;
A plurality of conductive paths provided through the insulating base material in the thickness direction;
The conduction path is made of a conductive material, and includes a penetrating portion in the insulating base material, and a protruding portion protruding from at least one surface of the insulating base material,
The conductive path is at a position corresponding to 0.8 h from the surface of the insulating substrate from which the protruding portion protrudes, where h is the height from the surface of the insulating substrate from which the protruding portion protrudes. An anisotropic conductive member in which S <Sd, where S is a cross-sectional area and Sd is a cross-sectional area of the through portion of the conduction path.
前記絶縁性基材は、バルブ金属の陽極酸化膜であり、
前記導通路は、前記陽極酸化膜の厚み方向に貫通して設けられたマイクロポアに充填された金属で構成されている、請求項1に記載の異方導電性部材。
The insulating substrate is an anodized film of a valve metal,
2. The anisotropic conductive member according to claim 1, wherein the conduction path is made of a metal filled in a micropore provided penetrating in a thickness direction of the anodic oxide film.
前記絶縁性基材は、厚みが1μm以上30μm以下である、請求項1または2に記載の異方導電性部材。   The anisotropic conductive member according to claim 1, wherein the insulating base has a thickness of 1 μm to 30 μm. 前記0.8hに相当する位置における前記断面積Sと、前記貫通部の前記断面積Sdとは、0.1Sd<S≦0.95Sdの関係にある、請求項1〜3のいずれか1項に記載の異方導電性部材。   The cross-sectional area S at a position corresponding to 0.8 h and the cross-sectional area Sd of the penetrating portion are in a relationship of 0.1Sd <S ≦ 0.95Sd. An anisotropic conductive member as described in 1. 前記突出部の0.8hに相当する位置における断面積は、突出部1つにつき2000nm以上35000nm以下である、請求項1〜4のいずれか1項に記載の異方導電性部材。 The cross-sectional area at a position corresponding to 0.8h of protrusions per protrusions one at 2000 nm 2 or more 35000Nm 2 or less, the anisotropic conductive member according to any one of claims 1 to 4. 前記突出部の高さhは、100nm以上である、請求項1〜5のいずれか1項に記載の異方導電性部材。   The anisotropic conductive member according to claim 1, wherein a height h of the protruding portion is 100 nm or more. 前記突出部は、前記絶縁性基材の前記面から延びるに従い断面積が減少している、請求項1〜6のいずれか1項に記載の異方導電性部材。   The anisotropic conductive member according to claim 1, wherein the protruding portion has a cross-sectional area that decreases from the surface of the insulating base. 前記突出部は、その先端に凹部が形成されている、請求項1〜6のいずれか1項に記載の異方導電性部材。   The anisotropically conductive member according to claim 1, wherein the protruding portion has a recess formed at a tip thereof. 絶縁性基材と、前記絶縁性基材の厚み方向に貫通して設けられた、複数の導通路とを有し、前記導通路は、導電性物質で構成されており、前記絶縁性基材内の貫通部と、前記絶縁性基材の少なくとも一方の面から突出した突出部とを備える、異方導電性部材の製造方法であって、
前記導通路が設けられ前記突出部が突出した前記絶縁性基材を形成する工程と、
前記突出部が突出する前記絶縁性基材の前記面からの高さをhとし、前記突出部が突出する前記絶縁性基材の前記面から0.8hに相当する位置における断面積を前記貫通部の断面積よりも小さくする工程とを有する異方導電性部材の製造方法。
An insulating base material, and a plurality of conductive paths provided penetrating in a thickness direction of the insulating base material, wherein the conductive path is made of a conductive material, and the insulating base material A method for producing an anisotropic conductive member, comprising: a penetrating portion inside; and a protruding portion protruding from at least one surface of the insulating base material,
Forming the insulating base material provided with the conduction path and projecting the projecting portion; and
The height from the surface of the insulating base material from which the protruding portion protrudes is h, and the cross-sectional area at a position corresponding to 0.8 h from the surface of the insulating base material from which the protruding portion protrudes passes through the through-hole. And a method of manufacturing an anisotropic conductive member having a step of reducing the cross-sectional area of the portion.
前記0.8hに相当する位置における前記断面積を前記貫通部の前記断面積よりも小さくする工程は、ドライエッチング処理、ウエットエッチング処理、ガス還元処理および摩擦処理のうち、少なくとも1つの処理を実施する、請求項9に記載の異方導電性部材の製造方法。   The step of making the cross-sectional area at the position corresponding to 0.8h smaller than the cross-sectional area of the penetrating portion includes at least one of dry etching processing, wet etching processing, gas reduction processing, and friction processing. The method for producing an anisotropic conductive member according to claim 9. 前記導通路が設けられ前記突出部が突出した前記絶縁性基材を形成する工程の前に、
厚み方向に貫通するマイクロポアを有する前記絶縁性基材を形成する工程と、
前記マイクロポアに導電性物質を充填する工程と、
充填した前記導電性物質を前記絶縁性基材から突出させ、前記絶縁性基材の面から突出した前記突出部を形成する工程とを有する、請求項9または10に記載の異方導電性部材の製造方法。
Prior to the step of forming the insulating base material in which the conductive path is provided and the protruding portion protrudes,
Forming the insulating substrate having micropores penetrating in the thickness direction;
Filling the micropores with a conductive material;
The anisotropic conductive member according to claim 9, further comprising a step of projecting the filled conductive material from the insulating base material and forming the protruding portion projecting from the surface of the insulating base material. Manufacturing method.
導電性を有する導電部を有する導電部材と、請求項1〜8のいずれか1項に記載の異方導電性部材とを、前記導電部と前記異方導電性部材の突出部とを接触させて接合する接合工程を有する、接合体の製造方法。   A conductive member having a conductive portion having conductivity, and the anisotropic conductive member according to any one of claims 1 to 8, wherein the conductive portion and a protruding portion of the anisotropic conductive member are brought into contact with each other. The manufacturing method of a joined body which has a joining process to join. 前記導電部を有する前記導電部材は、電極を有する基板である、請求項12に記載の接合体の製造方法。   The method for manufacturing a joined body according to claim 12, wherein the conductive member having the conductive portion is a substrate having an electrode.
JP2018036301A 2018-03-01 2018-03-01 Manufacturing method of anisotropic conductive member Active JP6887396B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018036301A JP6887396B2 (en) 2018-03-01 2018-03-01 Manufacturing method of anisotropic conductive member

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018036301A JP6887396B2 (en) 2018-03-01 2018-03-01 Manufacturing method of anisotropic conductive member

Publications (2)

Publication Number Publication Date
JP2019153415A true JP2019153415A (en) 2019-09-12
JP6887396B2 JP6887396B2 (en) 2021-06-16

Family

ID=67946682

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018036301A Active JP6887396B2 (en) 2018-03-01 2018-03-01 Manufacturing method of anisotropic conductive member

Country Status (1)

Country Link
JP (1) JP6887396B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021261122A1 (en) * 2020-06-23 2021-12-30 富士フイルム株式会社 Structure and method for manufacturing structure
WO2022181300A1 (en) * 2021-02-25 2022-09-01 富士フイルム株式会社 Structure and method for manufacturing structure
WO2022260365A1 (en) * 2021-06-07 2022-12-15 (주)포인트엔지니어링 Micro bump, interposer for electrical connection having same, semiconductor package, multi-layer stacked semiconductor device, and display
WO2023018043A1 (en) * 2021-08-12 2023-02-16 Point Engineering Co., Ltd. Micro-bump, interposer for electrical connection having same, semiconductor package having same, multi-stacked semiconductor device having same, and display having same
WO2023096312A1 (en) * 2021-11-26 2023-06-01 Point Engineering Co., Ltd. Micro bump array

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023140610A1 (en) * 2022-01-19 2023-07-27 삼성전자 주식회사 Electronic device comprising interposer and manufacturing method thereof

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0547428A (en) * 1991-08-12 1993-02-26 Ricoh Co Ltd Anisotropic conductive film and connecting method for electronic parts using the same
JPH07220539A (en) * 1994-01-27 1995-08-18 Hitachi Chem Co Ltd Manufacture of anisotropic conductive sheet
JP2000294043A (en) * 1999-04-06 2000-10-20 Nitto Denko Corp Anisotropic conductive connector
JP2001511602A (en) * 1997-07-22 2001-08-14 コミツサリア タ レネルジー アトミーク Method for producing anisotropic conductive film having conductive insert
JP2004363220A (en) * 2003-06-03 2004-12-24 Matsushita Electric Ind Co Ltd Method of manufacturing packaging structure, and connector
JP2009289730A (en) * 2008-04-28 2009-12-10 Fujifilm Corp Structure and its manufacturing method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0547428A (en) * 1991-08-12 1993-02-26 Ricoh Co Ltd Anisotropic conductive film and connecting method for electronic parts using the same
JPH07220539A (en) * 1994-01-27 1995-08-18 Hitachi Chem Co Ltd Manufacture of anisotropic conductive sheet
JP2001511602A (en) * 1997-07-22 2001-08-14 コミツサリア タ レネルジー アトミーク Method for producing anisotropic conductive film having conductive insert
JP2000294043A (en) * 1999-04-06 2000-10-20 Nitto Denko Corp Anisotropic conductive connector
JP2004363220A (en) * 2003-06-03 2004-12-24 Matsushita Electric Ind Co Ltd Method of manufacturing packaging structure, and connector
JP2009289730A (en) * 2008-04-28 2009-12-10 Fujifilm Corp Structure and its manufacturing method

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021261122A1 (en) * 2020-06-23 2021-12-30 富士フイルム株式会社 Structure and method for manufacturing structure
JPWO2021261122A1 (en) * 2020-06-23 2021-12-30
JP7402981B2 (en) 2020-06-23 2023-12-21 富士フイルム株式会社 Structure and method for manufacturing the structure
WO2022181300A1 (en) * 2021-02-25 2022-09-01 富士フイルム株式会社 Structure and method for manufacturing structure
WO2022260365A1 (en) * 2021-06-07 2022-12-15 (주)포인트엔지니어링 Micro bump, interposer for electrical connection having same, semiconductor package, multi-layer stacked semiconductor device, and display
WO2023018043A1 (en) * 2021-08-12 2023-02-16 Point Engineering Co., Ltd. Micro-bump, interposer for electrical connection having same, semiconductor package having same, multi-stacked semiconductor device having same, and display having same
WO2023096312A1 (en) * 2021-11-26 2023-06-01 Point Engineering Co., Ltd. Micro bump array

Also Published As

Publication number Publication date
JP6887396B2 (en) 2021-06-16

Similar Documents

Publication Publication Date Title
JP6887396B2 (en) Manufacturing method of anisotropic conductive member
JP7100166B2 (en) Anodizing method and manufacturing method of anisotropic conductive member
JP6808815B2 (en) Laminated device, laminate and manufacturing method of laminated device
JP5752741B2 (en) Multilayer substrate and semiconductor package
JP6818707B2 (en) Metal film, structure, composite material, method of manufacturing structure, and method of manufacturing composite material
JP6976883B2 (en) Anotropically conductive member, manufacturing method of anisotropically conductive member, bonded body and electronic device
KR102235224B1 (en) Method for manufacturing metal-filled microstructures
WO2019039071A1 (en) Structure, structure manufacturing method, laminate, and semiconductor package
JP7394956B2 (en) Metal-filled microstructure and method for manufacturing metal-filled microstructure
WO2021153112A1 (en) Method for manufacturing metal-filled microstructure
US20220165619A1 (en) Method for manufacturing structure
WO2022163260A1 (en) Structure, method for producing anisotropic conductive member and composition for forming protective layer
JP7305770B2 (en) Method for manufacturing structure and method for manufacturing joined body
JP6890668B2 (en) Manufacturing method of metal-filled microstructure and insulating base material
TW202208695A (en) Manufacturing method for metal filled microstructure
TW202209352A (en) Structure, method for manufacturing structure, method for manufacturing assembly, and method for manufacturing device
KR20230012969A (en) Method of manufacturing the structure
WO2019065118A1 (en) Semiconductor device manufacturing method and joint member

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200114

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20200629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201104

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201217

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210310

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210310

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20210318

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20210323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210427

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210518

R150 Certificate of patent or registration of utility model

Ref document number: 6887396

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250