JP2019087682A - 半導体チップの製造方法 - Google Patents

半導体チップの製造方法 Download PDF

Info

Publication number
JP2019087682A
JP2019087682A JP2017216087A JP2017216087A JP2019087682A JP 2019087682 A JP2019087682 A JP 2019087682A JP 2017216087 A JP2017216087 A JP 2017216087A JP 2017216087 A JP2017216087 A JP 2017216087A JP 2019087682 A JP2019087682 A JP 2019087682A
Authority
JP
Japan
Prior art keywords
semiconductor wafer
material layer
mask
mask material
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017216087A
Other languages
English (en)
Other versions
JP6647267B2 (ja
Inventor
具朗 内山
Tomoro Uchiyama
具朗 内山
阿久津　晃
Akira Akutsu
晃 阿久津
啓時 横井
Hirotoki Yokoi
啓時 横井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2017216087A priority Critical patent/JP6647267B2/ja
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to KR1020197015994A priority patent/KR102294737B1/ko
Priority to PCT/JP2018/041218 priority patent/WO2019093338A1/ja
Priority to EP18877091.1A priority patent/EP3709338B1/en
Priority to CN201880005022.3A priority patent/CN110073469B/zh
Priority to TW107139663A priority patent/TWI717654B/zh
Publication of JP2019087682A publication Critical patent/JP2019087682A/ja
Priority to US16/539,687 priority patent/US10916441B2/en
Application granted granted Critical
Publication of JP6647267B2 publication Critical patent/JP6647267B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/38—Removing material by boring or cutting
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J201/00—Adhesives based on unspecified macromolecular compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Adhesive Tapes (AREA)

Abstract

【課題】フォトリソグラフィプロセスを必要とせず、また、プラズマ照射によってウェハをチップへとより確実に分割（個別化）することができ、不良チップの発生を高度に抑えることができる半導体チップの製造方法を提供する。【解決手段】表面Ｓ側から、ＳＦ６ガスプラズマ１５を照射することにより、ストリート部分で剥き出しになった半導体ウェハ１をエッチングし、個々の半導体のチップ７に分割して個片化する。次いで、表面Ｓ側から、除去剤１６を供給する。この際、チップ７に分割された半導体ウェハ１を高速回転させることが望ましい。以上により、表面Ｓに残ったマスク材層３ｂが除去剤１６によって取り除かれる。なお、除去剤１６としては、有機溶剤であることが望ましく、特に、メチルエチルケトン、エタノールまたは酢酸エチル、若しくはこれらの組合せであることが望ましい。【選択図】 図４

Description

本発明は、半導体チップの製造方法に関する。
最近の半導体チップの薄膜化・小チップ化への進化はめざましく、特に、メモリカードやスマートカードの様な半導体ＩＣチップが内蔵されたＩＣカードでは薄膜化が要求され、また、ＬＥＤ・ＬＣＤ駆動用デバイスなどでは小チップ化が要求されている。今後これらの需要が増えるにつれ半導体チップの薄膜化・小チップ化のニーズはより一層高まるものと考えられる。
これらの半導体チップは、半導体ウェハをバックグラインド工程やエッチング工程等において所定厚みに薄膜化した後、ダイシング工程を経て個々のチップに分割することにより得られる。このダイシング工程においては、ダイシングブレードにより切断されるブレードダイシング方式が用いられてきた。ブレードダイシング方式では、切断時にブレードによる切削抵抗が半導体ウェハに直接かかる。そのため、この切削抵抗によって半導体チップに微小な欠け（チッピング）が発生することがある。チッピング発生は半導体チップの外観を損なうだけでなく、場合によっては抗折強度不足によるピックアップ時のチップ破損を招き、チップ上の回路パターンまで破損する可能性がある。また、ブレードによる物理的なダイシング工程では、チップ同士の間隔であるカーフ（スクライブライン、ストリートともいう）の幅を厚みのあるブレード幅よりも狭小化することができない。この結果、一枚のウェハから取ることができるチップの数（収率）は少なくなる。さらにウェハの加工時間が長いことも問題であった。
ブレードダイシング方式以外にもダイシング工程には様々な方式が利用されている。例えば、ウェハを薄膜化した後にダイシングを行う難しさに鑑みて、先に所定の厚み分だけウェハに溝を形成しておき、その後に研削加工を行って薄膜化とチップへの個片化を同時に行うＤＢＧ（先ダイシング）方式がある。この方式によれば、カーフ幅はブレードダイシング工程と同様だが、チップの抗折強度がアップしチップの破損を抑えることができるというメリットがある。
また、ダイシングをレーザーで行うレーザーダイシング方式がある。レーザーダイシング方式によればカーフ幅を狭くでき、またドライプロセスとなるメリットもある。しかし、レーザーによる切断時の昇華物でウェハ表面が汚れるという不都合があり、所定の液状保護材でウェハ表面を保護する前処理を要する場合がある。また、ドライプロセスといっても完全なドライプロセスを実現するには至っていない。さらに、レーザーダイシング方式はブレードダイシング方式よりも処理速度を高速化できる。しかし、１ラインずつ加工することには変わりはなく、極小チップの製造にはそれなりに時間がかかる。
また、ダイシングを水圧で行うウオータージェット方式などのウェットプロセスを用いる方式もある。この方式では、ＭＥＭＳデバイスやＣＭＯＳセンサーなど表面汚染を高度に抑えることが必要な材料において問題が起きる可能性がある。またカーフ幅の狭小化には制約があり、得られるチップの収率も低いものとなる。
また、ウェハの厚み方向にレーザーで改質層を形成し、エキスパンドして分断し個片化するステルスダイシング方式も知られている。この方式は、カーフ幅をゼロにでき、ドライで加工できるというメリットがある。しかしながら、改質層形成時の熱履歴によりチップ抗折強度が低下する傾向があり、また、エキスパンドして分断する際にシリコン屑が発生する場合がある。さらに、隣接チップとのぶつかりが抗折強度不足を引き起こす可能性がある。
さらにステルスダイシングと先ダイシングを併せた方式として、薄膜化の前に先に所定の厚み分だけ改質層を形成しておき、その後に裏面から研削加工を行って薄膜化とチップへの個片化を同時に行う狭スクライブ幅対応チップ個片化方式がある。この技術は、上記プロセスのデメリットを改善したものであり、ウェハ裏面研削加工中に応力でシリコンの改質層が劈開し個片化するため、カーフ幅がゼロでありチップ収率は高く、抗折強度もアップするというメリットがある。しかし、裏面研削加工中に個片化されるため、チップ端面が隣接チップとぶつかってチップコーナーが欠ける現象が見られる場合がある。
また、プラズマダイシング方式によるダイシング技術も提案されている（例えば、特許文献１参照）。プラズマダイシング方式は、マスクで覆っていない箇所をプラズマで選択的にエッチングすることで、半導体ウェハを分割する方法である。このダイシング方法を用いると、選択的にチップの分断が可能であり、スクライブラインが曲がっていても問題なく分断できる。また、エッチングレートが非常に高いことから近年ではチップの分断に最適なプロセスの１つとされてきた。
特開２００７−１９３８５号公報
プラズマダイシング方式では、六フッ化硫黄（ＳＦ６）や四フッ化炭素（ＣＦ４）など、ウェハとの反応性が非常に高いフッ素系のガスをプラズマ発生用ガスとして用いている。そのためエッチングレートが高く、エッチングしない面に対してはマスクによる保護が必須となる。
このマスク形成には、特許文献１にも記載があるように、ウェハの表面にレジストを塗布した後、ストリートに相当する部分をフォトリソグラフィプロセスで除去してマスクとする技術が一般的に用いられる。そのため、プラズマダイシングを行うためには、プラズマダイシング設備以外のフォトリソ工程設備が必要で、チップコストが上昇するという問題がある。また、レジストによるマスキング工程を経るため、全体の処理プロセスが長くなるという不都合もあった。
本発明は、ここのような問題に鑑みてなされたもので、フォトリソグラフィプロセスを必要とせず、また、プラズマ照射によってウェハをチップへとより確実に分割（個別化）することができ、不良チップの発生を高度に抑えることが可能な半導体チップの製造方法を提供することを目的とする。
前述した目的を達するために本発明は、半導体チップの製造方法であって、表面保護テープと、前記表面保護テープ上に設けられたマスク材層とを有するマスク一体型表面保護テープを、半導体ウェハのパターン面側に貼り合わせ、前記半導体ウェハの裏面を研削し、研削した前記半導体ウェハの裏面にウェハ固定テープを貼り合わせ、リングフレームで支持固定する工程ａと、前記マスク一体型表面保護テープから前記表面保護テープを剥離して、前記マスク材層を表面に露出させた後、前記マスク材層のうち、前記半導体ウェハのストリートに相当する部分をレーザーにより切断して前記半導体ウェハのストリートを開口する工程ｂと、プラズマ照射により前記半導体ウェハを前記ストリートで分断して半導体チップに個片化するプラズマダイシング工程ｃと、前記マスク材層を除去剤によって除去する工程ｄと、を具備することを特徴とする半導体チップ製造方法である。
前記除去剤は、有機溶剤であることが望ましい。
前記有機溶剤が、メチルエチルケトン、エタノールまたは酢酸エチル、若しくはこれらの組合せであることが望ましい。
前記工程ｄにおいて、分断された前記半導体ウェハを回転させながら、上方から前記除去剤を供給することが望ましい。
本発明によれば、プラズマ照射によってウェハをチップへと分割することができるため、不良チップの発生を抑えることができる。この際、表面保護テープ上にマスク材層を有するマスク一体型表面保護テープを用いて、マスクを形成するため、フォトリソグラフィプロセスが不要である。このため、フォトリソ工程設備が不要であり、チップコストを抑制することができる。また、レジストによるマスキング工程が不要であるため、全体の処理プロセスを短くすることができる。
また、マスク材層を除去剤によって除去するため、例えば、マスク材層をアッシングで除去する場合と比較して、半導体ウェハの回路面に対するダメージを回避することができる。
また、除去剤として、有機溶剤を用いることで、マスク材層を確実に除去することができ、特に、メチルエチルケトン、エタノールまたは酢酸エチル、若しくはこれらの組合せであれば、より効率よく、マスク材層を確実に除去することができる。
また、マスク材層を除去する際に、分断された半導体ウェハを回転させながら、上方から除去剤を供給すれば、除去剤がウェハ固定テープ上に溜まることを防止し、ウェハ固定テープへの除去剤の影響を抑制することができるとともに、溶解または剥離したマスク材層を容易に、半導体ウェハ上から除去することができる。
本発明によれば、フォトリソグラフィプロセスを必要とせず、また、プラズマ照射によってウェハをチップへとより確実に分割（個別化）することができ、不良チップの発生を高度に抑えることが可能な半導体チップの製造方法を提供することができる。
半導体ウェハ１へのマスク一体型表面保護テープ３の貼合までの工程を説明する概略断面図であり、（ａ）は半導体ウェハ１を示し、（ｂ）はマスク一体型表面保護テープ３を貼合する様子を示し、（ｃ）はマスク一体型表面保護テープ３を貼合した半導体ウェハ１を示す。 半導体ウェハ１の薄膜化と固定までの工程を説明する概略断面図であり、（ａ）は半導体ウェハ１の薄膜化処理を示し、（ｂ）はウェハ固定テープ４を貼合する様子を示し、（ｃ）は半導体ウェハ１をリングフレーム１３に固定した状態を示す。 マスク形成までの工程を説明する概略断面図であり、（ａ）はマスク一体型表面保護テープ３からマスク材層３ｂを残して表面保護テープ３ａを引き剥がす様子を示し、（ｂ）はマスク一体型表面保護テープ３のマスク材層３ｂが剥き出しになった状態を示し、（ｃ）はレーザーＬでストリートに相当するマスク材層３ｂを切除する工程を示す。 プラズマダイシング工程とマスク除去工程を説明する概略断面図であり、（ａ）はプラズマダイシングを行う様子を示し、（ｂ）はチップ７に個片化された状態を示し、（ｃ）は除去剤１６でマスク材層３ｂを除去する様子を示す。 チップをピックアップするまでの工程を説明する概略断面図であり、（ａ）はマスク材層３ｂが除去された状態を示し、（ｂ）はチップ７をピックアップする様子を示す。 他の実施形態における紫外線照射処理を行う前後の状態を説明する概略断面図であり、（ａ）は半導体ウェハの表裏両面をそれぞれマスク一体型表面保護テープとウェハ固定テープとで被覆し固定した状態を示し、（ｂ）は紫外線が照射される様子を示し、（ｃ）はマスク一体型表面保護テープからマスク材層を残して表面保護テープを引き剥がす様子を示す。
［本発明の半導体チップの製造方法］
以下に、本発明の半導体チップの製造方法（以下、単に「本発明の製造方法」という。）について説明する。本発明の製造方法は、半導体ウェハをプラズマダイシングして半導体チップを得る方法である。以下に説明するように、本発明の製造方法はフォトリソグラフィプロセスが不要であり、半導体チップないし半導体製品の製造コストを大幅に抑えることができる。
本発明の製造方法は、少なくとも下記の（ａ）〜（ｄ）の工程を含む。
（ａ）表面保護テープと、表面保護テープ上に設けられたマスク材層とを有するマスク一体型表面保護テープを、半導体ウェハのパターン面側に貼り合わせ、半導体ウェハの裏面を研削し、研削した半導体ウェハの裏面にウェハ固定テープを貼り合わせ、リングフレームで支持固定する工程、
（ｂ）マスク一体型表面保護テープから表面保護テープを剥離して、マスク材層を表面に露出させた後、マスク材層のうち、半導体ウェハのストリートに相当する部分をレーザーにより切断して半導体ウェハのストリートを開口する工程、
（ｃ）プラズマ照射により半導体ウェハをストリートで分断して半導体チップに個片化するプラズマダイシング工程、及び、
（ｄ）マスク材層を除去剤によって除去する工程。
除去剤は、有機溶剤であることが好ましく、特に、有機溶剤が、メチルエチルケトン、エタノールまたは酢酸エチル、若しくはこれらの組合せであることが望ましい。
工程ｄにおいて、分断された前記半導体ウェハを回転させながら、上方から前記除去剤を供給することが好ましい。
以下、図面を参照しながら、本発明の実施形態について説明するが、本発明は、本発明で規定されること以外は下記実施形態に限定されるものではない。また、各図面に示される形態は、本発明の理解を容易にするための模式図であり、各部材のサイズ、厚み、ないしは相対的な大小関係等は説明の便宜上大小を変えている場合があり、実際の関係をそのまま示すものではない。また、本発明で規定する事項以外はこれらの図面に示された外形、形状に限定されるものでもない。
なお、下記の実施形態に用いる装置及び材料等は、特に断りのない限り、従来から半導体ウェハの加工に用いられている通常の装置及び材料等を使用することができ、その使用条件も通常の使用方法の範囲内で目的に応じて適宜に設定、好適化することができる。また、各実施形態で共通する材質、構造、方法、効果などについては重複記載を省略する。
＜第１実施形態＞
本発明の製造方法の第１の実施形態を図１〜図５を参照して説明する。半導体ウェハ１は、その表面Ｓに半導体素子の回路などが形成されたパターン面２を有している（図１(ａ)参照）。半導体ウェハ１のパターン面２側には、マスク一体型表面保護テープ３が貼合される（図１(ｂ)参照）。以上により、パターン面２がマスク一体型表面保護テープ３で被覆された半導体ウェハ１が得られる（図１(ｃ)参照）。
なお、マスク一体型表面保護テープ３は、基材フィルム３ａａに粘着剤層３ａｂを設けた表面保護テープ３ａの粘着剤層３ａｂ上に、さらにマスク材層３ｂが設けられて構成される。すなわち、マスク一体型表面保護テープ３は、表面保護テープ３ａと、表面保護テープ３ａ上に設けられたマスク材層３ｂとを有する。なお、マスク一体型表面保護テープ３において、基材フィルム３ａａ、粘着剤層３ａｂ、マスク材層３ｂは、それぞれ単層構造でも２層以上の複層構造でもよい。粘着剤層３ａｂ及びマスク材層３ｂは好ましくは単層構造である。また、マスク材層３ｂ自体の粘着力を利用可能であれば、粘着剤層３ａｂは、必ずしも必要ではない。
次に、半導体ウェハ１の裏面Ｂをウェハ研削装置１２で研削し、半導体ウェハ１の厚みを薄くする（図２(ａ)参照）。その研削した裏面Ｂにはウェハ固定テープ４を貼り合わせて（図２(ｂ)参照）、半導体ウェハ１をリングフレーム１３に支持固定する（図２(ｃ)参照）。
次に、半導体ウェハ１からマスク一体型表面保護テープ３の表面保護テープ３ａを剥離するとともに、そのマスク材層３ｂは半導体ウェハ１に残して（図３(ａ)参照）、マスク材層３ｂを露出させる（図３(ｂ)参照）。そして、表面Ｓの側からパターン面２に格子状等に適宜形成された複数のストリート（図示せず）に対してレーザーＬを照射して、マスク材層３ｂの、半導体ウェハ１のストリートに相当する部分を除去し、半導体ウェハ１のストリートを開口する（図３(ｃ)参照）。なお、レーザーＬは特に限定されないが、例えば、ＣＯ２レーザーやＹＡＧレーザーなどを適用することができる。
次に、表面Ｓ側から、ＳＦ６ガスプラズマ１５を照射することにより、ストリート部分で剥き出しになった半導体ウェハ１をエッチングし（図４(ａ)参照）、個々の半導体のチップ７に分割して個片化する（プラズマダイシング工程）（図４(ｂ)参照）。
ここで、ＳＦ６ガスを用いた半導体ウェハのＳｉのエッチングプロセスはＢＯＳＣＨプロセスとも呼ばれ、露出したＳｉと、ＳＦ６をプラズマ化して生成したＦ原子とを反応させ、四フッ化ケイ素（ＳｉＦ４）として除去するものであり、リアクティブイオンエッチング（ＲＩＥ）とも呼ばれる。
次いで、表面Ｓ側から、除去剤１６を供給する（図４(ｃ)参照）。この際、チップ７に分割された半導体ウェハ１を高速回転させることが望ましい。このようにすることで、除去剤１６が、ウェハ固定テープ４上に溜まることを防止することができ、ウェハ固定テープ４への除去剤１６の影響を抑制することができる。また、分割された半導体ウェハ１を高速回転させることで、溶解または剥離したマスク材層３ｂを、遠心力でパターン面２上から容易に除去することができる。
なお、除去剤１６としては、マスク材層３ｂ自体を溶解するか、または、マスク材層３ｂとパターン面２との接着面の接着力を低下させて剥離することができれば、いずれの液体であってもよい。このような除去剤１６としては、有機溶剤であることが望ましく、特に、メチルエチルケトン、エタノールまたは酢酸エチル、若しくはこれらの組合せであることが望ましい。
以上により、表面Ｓに残ったマスク材層３ｂが除去剤１６によって取り除かれる（図５(ａ)参照）。そして最後に個片化されたチップ７をピン１７により突き上げコレット１８により吸着してピックアップする（図５(ｂ)参照）。以上により、半導体チップを製造することができる。
次に、本発明の製造方法で用いる材料について説明する。これらの材料は、後述する第２実施形態においても好適に用いることができる。半導体ウェハ１は、片面に半導体素子の回路などが形成されたパターン面２を有するシリコンウェハなどであり、パターン面２は、半導体素子の回路などが形成された面であって、平面視においてストリートを有する。
（マスク一体型表面保護テープ３）
マスク一体型表面保護テープ３は、基材フィルム３ａａ上に粘着剤層３ａｂが設けられ、さらに粘着剤層３ａｂ上にマスク材層３ｂが設けられた構成を有し、パターン面２に形成された半導体素子を保護する機能を有する。即ち、後工程のウェハ薄膜化工程ではパターン面２で半導体ウェハ１を支持してウェハの裏面が研削されるために、この研削時の負荷に耐える必要がある。そのため、マスク一体型表面保護テープ３は単なるレジスト膜等とは異なり、パターン面２に形成される素子を被覆するだけの厚みがあって、その押圧抵抗は低く、また研削時のダストや研削水などの浸入が起こらないように素子を密着できるだけの密着性が高いものである。
（基材フィルム３ａａ）
マスク一体型表面保護テープ３のうち基材フィルム３ａａはプラスチックやゴム等からなり、例えばポリエチレン、ポリプロピレン、エチレン−プロピレン共重合体、ポリブテン−１、ポリ−４−メチルペンテン−１、エチレン−酢酸ビニル共重合体、エチレン−アクリル酸共重合体、アイオノマー等のα−オレフィンの単独重合体または共重合体、あるいはこれらの混合物、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリフェニレンサルファイド、ポリエーテルイミド、ポリイミド、ポリカーボネート、ポリメチルメタクリレート、ポリウレタン、スチレン−エチレン−ブテン−もしくはペンテン系共重合体等の単体もしくは２種以上を混合させたもの、さらにこれらにこれら以外の樹脂や充填材、添加剤等が配合された樹脂組成物をその材質として挙げることができ、要求特性に応じて適宜に選ぶことができる。低密度ポリエチレンとエチレン酢酸ビニル共重合体の積層体や、ポリプロピレンとポリエチレンテレフタレートの積層体、ポリエチレンテレフタレート、ポリエチレンナフタレートは好適な材質の一つである。
これらの基材フィルム３ａａは、一般的な押出し法を用いて製造できる。基材フィルム３ａａを種々の樹脂を積層して得る場合には、共押出し法、ラミネート法などで製造される。この際、通常のラミネートフィルムの製法に於いて普通に行われている様に、樹脂と樹脂の間に接着層を設けても良い。この様な基材フィルム３ａａの厚さは、強度、伸度等の特性、放射線透過性の観点から２０〜２００μｍが好ましい。
（粘着剤層３ａｂ）
粘着剤層３ａｂは、マスク材層３ｂと共に、パターン面２に形成される素子の凹凸を吸収してパターン面２との密着性を高め、パターン面２を保護する役割を担う。マスク一体型表面保護テープ３をウェハ薄膜化工程（裏面研削工程）の負荷に耐えるものとするために、ウェハ薄膜化工程においては、粘着剤層３ａｂと、マスク材層３ｂないし基材フィルム３ａａとの密着性が高いことが好ましい。一方、ウェハ薄膜化工程後においては、基材フィルム３ａａと一体となってマスク材層３ｂと剥離されるために、粘着剤層３ａｂとマスク材層３ｂとの密着性は低いことが好ましい（剥離性が高いことが好ましい）。
かかる特性をより高いレベルで実現するために、粘着剤層３ａｂには放射線硬化型の粘着剤を採用することが好ましい。粘着剤層３ａｂを放射線硬化型粘着剤層とすることにより、放射線照射によって粘着剤層３ａｂが三次元網状化して粘着力が低下するため、ウェハ薄膜化工程後に放射線を照射することによりマスク材層３ｂとの強固な密着性が解かれてマスク材層３ｂから簡単に剥離することが可能となる（この具体的実施形態は後述する）。粘着剤層３ａｂを放射線硬化型粘着剤層とする場合、本発明の製造方法は後述する第２実施形態とすることが好ましい。なお、本発明において粘着剤層３ａｂは放射線硬化型粘着剤に限られず、所望の特性を有する範囲で非放射線硬化型の粘着剤（感圧型粘着剤）を用いてもよく、この場合、本発明の製造方法は上述した第１実施形態とすることが好ましい。本明細書において「放射線」とは紫外線のような光線や電子線のような電離性放射線の双方を含む意味に用いる、本発明に用いる放射線は紫外線が好ましい。
粘着剤層３ａｂが放射線硬化型粘着剤で構成される場合、アクリル系粘着剤と放射線重合性化合物とを含有してなる粘着剤を好適に用いることができる。アクリル系粘着剤は、（メタ）アクリル系共重合体、あるいは（メタ）アクリル系共重合体と硬化剤との混合物である。（メタ）アクリル系共重合体は、例えば（メタ）アクリル酸エステルを構成成分として有する共重合体、あるいは（メタ）アクリル酸エステルを構成成分として有する２種以上の共重合体の混合物等が挙げられる。これらの共重合体の重量平均分子量は、通常は３０万〜１００万程度である。（メタ）アクリル系共重合体の全モノマー成分中、（メタ）アクリル酸エステル成分の割合は７０モル％以上が好ましく、８０モル％以上がより好ましく、９０モル％以上がさらに好ましい。
また、（メタ）アクリル系共重合体のモノマー成分中、（メタ）アクリル酸
エステル成分の割合が１００モル％でない場合、残部のモノマー成分は（メタ）アクリロイル基を重合性基として重合した形態で存在するモノマー成分（（メタ）アクリル酸由来の構成成分等）であることが好ましい。また、（メタ）アクリル系共重合体の全モノマー成分中、後述する硬化剤と反応する官能基（例えばヒドロキシ基）を有する（メタ）アクリル酸エステル成分の割合は、１モル％以上が好ましく、２モル％以上がより好ましく、５モル％以上がより好ましく、１０モル％以上がより好ましい。また当該（メタ）アクリル酸エステル成分の割合は３５モル％以下が好ましく、２５モル％以下がより好ましい。また、（メタ）アクリル系共重合体の全モノマー成分中、後述する硬化剤と反応する官能基（例えばヒドロキシ基）を有する構成成分（モノマー成分）の割合は、５モル％以上が好ましく、１０モル％以上がより好ましい。当該割合の上限値は３５モル％以下が好ましく、２５モル％以下がより好ましい。
上記（メタ）アクリル酸エステル成分は、（メタ）アクリル酸アルキルエステル（アルキル（メタ）アクリレートともいう）であることが好ましい。この（メタ）アクリル酸アルキルエステルを構成するアルキル基の炭素数は、１〜２０が好ましく、１〜１５がより好ましく、１〜１２がさらに好ましい。
硬化剤は、（メタ）アクリル系共重合体が有する官能基と反応させて粘着力及び凝集力を調整するために用いられるものである。例えば、１，３−ビス（Ｎ，Ｎ−ジグリシジルアミノメチル）シクロヘキサン、１，３−ビス（Ｎ，Ｎ−ジグリシジルアミノメチル）トルエン、１，３−ビス（Ｎ，Ｎ−ジグリシジルアミノメチル）ベンゼン、Ｎ，Ｎ，Ｎ，Ｎ’−テトラグリシジル−ｍ−キシレンジアミンなどの分子中に２個以上のエポキシ基を有するエポキシ化合物、２，４−トリレンジイソシアネート、２，６−トリレンジイソシアネート、１，３−キシリレンジイソシアネート、１，４−キシレンジイソシアネート、ジフェニルメタン−４，４’−ジイソシアネートなどの分子中に２個以上のイソシアネート基を有するイソシアネート系化合物、テトラメチロール−トリ−β−アジリジニルプロピオネート、トリメチロール−トリ−β−アジリジニルプロピオネート、トリメチロールプロパン−トリ−β−アジリジニルプロピオネート、トリメチロールプロパン−トリ−β−（２−メチルアジリジン）プロピオネートなどの分子中に２個以上のアジリジニル基を有するアジリジン系化合物等が挙げられる。硬化剤の添加量は、所望の粘着力に応じて調整すればよく、（メタ）アクリル系共重合体１００質量部に対して０．１〜５．０質量部が適当である。本発明に用いるマスク一体型表面保護テープ３の粘着剤層３ａｂにおいて、硬化剤は（メタ）アクリル系共重合体と反応した状態にある。
上記放射線重合性化合物としては、放射線の照射によって三次元網状化しうる、分子内に光重合性炭素−炭素二重結合を少なくとも２個以上有する低分量化合物が広く用いられる。具体的には、トリメチロールプロパントリアクリレート、テトラメチロールメタンテトラアクリレート、ペンタエリスリトールトリアクリレート、ペンタエリスリトールテトラアクリレート、ジペンタエリスリトールモノヒドロキシペンタアクリレート、ジペンタエリスリトールヘキサアクリレート、１，４−ブチレングリコールジアクリレート、１，６−ヘキサンジオールジアクリレート、ポリエチレングリコールジアクリレートや、オリゴエステルアクリレート等のアクリレート系化合物を広く適用可能である。
また、上記アクリレート系化合物のほかに、ウレタンアクリレート系オリゴマーを用いる事も出来る。ウレタンアクリレート系オリゴマーは、ポリエステル型またはポリエーテル型などのポリオール化合物と、多価イソシアナート化合物（例えば、２，４−トリレンジイソシアナート、２，６−トリレンジイソシアナート、１，３−キシリレンジイソシアナート、１，４−キシリレンジイソシアナート、ジフェニルメタン４，４−ジイソシアナートなど）を反応させて得られる末端イソシアナートウレタンプレポリマーに、ヒドロキシ基を有するアクリレートあるいはメタクリレート（例えば、２−ヒドロキシエチルアクリレート、２−ヒドロキシエチルメタクリレート、２−ヒドロキシプロピルアクリレート、２−ヒドロキシプロピルメタクリレート、ポリエチレングリコールアクリレート、ポリエチレングリコールメタクリレートなど）を反応させて得られる。
放射線硬化型粘着剤中のアクリル系粘着剤と放射線重合性化合物との配合比としては、アクリル系粘着剤１００質量部に対して放射線重合性化合物を５０〜２００質量部、好ましくは５０〜１５０質量部の範囲で配合されるのが望ましい。この配合比の範囲である場合、放射線照射後に粘着剤層３ａｂの粘着力を大きく低下させることが可能となる。
また、粘着剤層３ａｂに用いる放射線硬化型粘着剤として、上記（メタ）アクリル系共重合体自体を放射線重合性とした、放射線重合性（メタ）アクリル系共重合体を用いることも好ましい。この場合において、放射線硬化型粘着剤は硬化剤を含んでいてもよい。
放射線重合性（メタ）アクリル系共重合体は、共重合体の分子中に、放射線、特に紫外線照射で重合反応することが可能な反応性の基を有する共重合体である。このような反応性の基としては、エチレン性不飽和基、すなわち、炭素−炭素二重結合を有する基が好ましい。かかる基の例として、ビニル基、アリル基、スチリル基、（メタ）アクリロイルオキシ基、（メタ）アクリロイルアミノ基などが挙げられる。
上記反応性基の共重合体中への導入は、例えば、ヒドロキシ基を有する共重合体と、ヒドロキシ基と反応する基（例えば、イソシアネート基）を有し、かつ上記反応性基を有する化合物（代表的には、２−（メタ）アクリロイルオキシエチルイソシアネート）とを反応させることにより行うことができる。
また、上記放射線重合性（メタ）アクリル系共重合体を構成する全モノマー成分中、上記の反応性の基を有するモノマー成分の割合は２〜４０モル％が好ましく、５〜３０モル％がより好ましく、１０〜３０モル％がさらに好ましい。
また、放射線により粘着剤層３ａｂを重合硬化させる場合には、光重合開始剤、例えばイソプロピルベンゾインエーテル、イソブチルベンゾインエーテル、ベンゾフェノン、ミヒラーズケトン、クロロチオキサントン、ベンジルメチルケタール、α−ヒドロキシシクロヘキシルフェニルケトン、２−ヒドロキシメチルフェニルプロパン等を用いることが出来る。これらのうち少なくとも１種類を粘着剤層３ａｂに添加することにより、効率よく重合反応を進行させることが出来る。
上記粘着剤層３ａｂは、さらに光増感剤、従来公知の粘着付与剤、軟化剤、酸化防止剤等を含有していてもよい。
上記粘着剤層３ａｂとして、特開２０１４−１９２２０４号公報の段落番号００３６〜００５５に記載されている形態を採用することも好ましい。
粘着剤層３ａｂの厚さは、パターン面２に形成された素子等の保護能をより高め、またパターン面２への密着性をより高める観点から、５〜１００μｍが好ましく、１０〜１００μｍがより好ましく、２〜５０μｍがさらに好ましい。なお、デバイスの種類にもよるが、パターン表面の凹凸は概ね数μｍ〜１５μｍ程度であるため、粘着剤層３ａｂの厚さは５〜３０μｍがより好ましい。
（マスク材層３ｂ）
マスク材層３ｂは、パターン面２への貼着に際し半導体素子等を傷つけにくく、また、その除去の際に半導体素子等の破損や表面への粘着剤残留を生じにくいものである。マスク材層３ｂには、非放射線硬化型である、いわゆる感圧型の粘着剤が好適に用いられる。この感圧型の粘着剤としては、上述した、（メタ）アクリル系共重合体と硬化剤との混合物を好適に用いることができる。
また、好ましくは放射線、より好ましくは紫外線照射によりマスク材層３ｂが三次元網状化を呈し、紫外線硬化型、あるいは電子線のような電離性放射線硬化型等の放射線重合型のマスク材層３ｂを用いることができる。
こうしたマスク材層３ｂとしては、アクリル系粘着剤や、このアクリル系粘着剤と放射線重合性化合物とを含有してなるマスク材を好適に用いることができる。上記アクリル系粘着剤は、（メタ）アクリル系共重合体、あるいは（メタ）アクリル系共重合体と硬化剤との混合物であり、前述の粘着剤層３ａｂで記載するアクリル系粘着剤を好適に用いることができる。なお、密着性の観点から、（メタ）アクリル系共重合体の全モノマー成分中、硬化剤と反応する官能基（例えば、ヒドロキシ基）を有する（メタ）アクリル酸エステル成分の割合は、０．１モル％以上が好ましく、０．５モル％以上がより好ましい。上限値は、２０モル％以下であることが好ましく、１５モル％以下であることがより好ましい。（メタ）アクリル系共重合体の質量平均分子量は、１０万〜１００万程度が好ましい。
前述したように、マスク材層３ｂとしては、放射線で硬化する放射線硬化型粘着剤や、放射線で硬化しない感圧型粘着剤を好適に用いることができる。上記放射線硬化型粘着剤としては、上記アクリル系粘着剤と、分子内に１または２個の光重合性炭素−炭素二重結合を有するアクリレート化合物とを含有してなる粘着剤が好適である。上記放射線硬化型粘着剤中、分子内に１または２個の光重合性炭素−炭素二重結合を有するアクリレート化合物の含有量は１５質量％以上が好ましく、１５〜７０質量％がより好ましく、１５〜６５質量％がさらに好ましい。また、分子内に１または２個の光重合性炭素−炭素二重結合を有するアクリレート化合物は、分子内に１個の光重合性炭素−炭素二重結合を有するアクリレート化合物であることが好ましい。
上記分子内に１または２個の光重合性炭素−炭素二重結合を有するアクリレート化合物は、具体的には、２−ヒドロキシ−３−フェノキシプロピルアクリレート、１，４−ブチレングリコールジアクリレート、１，６−ヘキサンジオールジアクリレート、ポリエチレングリコールジアクリレート等を広く適用可能である。また、分子内に１または２個の光重合性炭素−炭素二重結合を有する、ウレタンアクリレートオリゴマーを好適に用いる事ができ、前述の粘着剤層３ａｂに記載する方法で得られるウレタンアクリレートオリゴマーを好ましく用いることができる。
上記放射線硬化型粘着剤中のアクリル系粘着剤と、分子内に１または２個の光重合性炭素−炭素二重結合を有するアクリレート化合物との配合比としては、アクリル系粘着剤１００質量部に対して、分子内に１または２個の光重合性炭素−炭素二重結合を有するアクリレート化合物を１０〜２５０質量部、好ましくは１５〜２００質量部の範囲で配合されるのが好ましい。上記上限値以下であると、裏面研削時にマスク材層３ｂが過度に変形することなく、半導体ウェハ１の破損をより効果的に防止することができる。
また、マスク材層３ｂには、前述の粘着剤層３ａｂにおける放射線重合性（メタ）アクリル酸エステル共重合体、光重合開始剤、その他の含有成分（光増感剤、従来公知の粘着付与剤、軟化剤、酸化防止剤等）を好ましく適用することができる。
本発明のマスク一体型表面保護テープ３において、マスク材層３ｂの厚さは、パターン面２に形成された素子等の保護能をより高め、またパターン面２への密着性をより高めることでＳＦ６ガスの侵入を防止し、マスク材層３ｂの除去性をより高める観点から、１〜１００μｍが好ましく、５〜３０μｍがより好ましい。なお、デバイスの種類にもよるが、パターン表面の凹凸は概ね数μｍ〜１５μｍ程度であるため、マスク材層３ｂの厚さは５〜３０μｍがより好ましく、さらに５〜２０μｍがより好ましい。
さらに、本発明のマスク一体型表面保護テープ３において、マスク材層３ｂは、波長１０μｍ及び３５５ｎｍでの光線透過率（以下、それぞれ光線透過率１０μｍ、光線透過率３５５ｎｍとも称す。）が７０％以下であり、波長４００〜７００ｎｍでの可視光線透過率（以下、可視光線透過率４００−７００μｍとも称す。）が５０％以上であることが好ましい。光線透過率１０μｍ及び３５５ｎｍは、６９％以下であることがより好ましく、５０％以下であることがさらに好ましい。下限値の制限は特にないが、５％以上であることが現実的である。可視光線透過率４００−７００μｍは、７０％以上であることがより好ましく、５０％以上であることがさらに好ましい。上限値の制限は特にないが、１００％以下であることが現実的である。
光線透過率１０μｍと光線透過率３５５ｎｍが上記好ましい範囲内にあることで、マスク材層３ｂのうち、半導体ウェハ１のストリートに相当する部分を、レーザーにより効率的に切断することができる。また、可視光線透過率４００−７００μｍが上記好ましい範囲内にあることで、半導体ウェハ１のパターン面２を適切に認識することができ、ストリート開口する際の誤認識を防止することができる。
なお、光線透過率は、以下のように測定される。まず、マスク一体型表面保護テープ３を、易接着処理したＰＥＴフィルムに貼合しＵＶ照射して表面保護テープ３ａのみを剥離する。得られたＰＥＴフィルムとマスク材層３ｂからなる積層体の透過率を、分光光度計（商品名：ＵＶ−１８００、島津製作所製）で測定し、得られた透過率から、ＰＥＴフィルム単体の透過率を差し引くことで、マスク材層３ｂの透過率が算出される。
（ウェハ固定テープ４）
ウェハ固定テープ４は、半導体ウェハ１を保持し、プラズマダイシング工程にさらされても耐えうるプラズマ耐性が必要である。またピックアップ工程においては良好なピックアップ性や場合によってはエキスパンド性等も要求されるものである。こうしたウェハ固定テープ４には、上記表面保護テープ３ａと同様のテープを用いることができる。また一般的にダイシングテープと称される従来のプラズマダイシング方式で利用される公知のダイシングテープを用いることができる。また、ピックアップ後のダイボンディング工程への移行を容易にするために、粘着剤層３ａｂと基材フィルム３ａａとの間にダイボンディング用接着剤を積層したダイシングダイボンディングテープを用いることもできる。
マスク材層３ｂを切断するレーザーには、紫外線または赤外線のレーザー光を照射するレーザー照射装置を用いることができる。このレーザー照射装置は、半導体ウェハ１のストリートに沿って移動可能にレーザー照射部が配設されており、マスク材層３ｂを除去するために適切に制御された出力のレーザーＬを照射できる。なかでもＣＯ２レーザーは数Ｗ〜数十Ｗの大出力を得ることが可能であり、本発明に好適に利用できる。
プラズマダイシングを行うにはプラズマエッチング装置を用いることができる。プラズマエッチング装置は、半導体ウェハ１に対してドライエッチングを行い得る装置であって、真空チャンバ内に密閉処理空間をつくり、高周波側電極に半導体ウェハ１が載置され、その高周波側電極に対向して設けられたガス供給電極側からプラズマ発生用ガスが供給されるものである。高周波側電極に高周波電圧が印加されればガス供給電極と高周波側電極との間にプラズマが発生するため、このプラズマを利用する。発熱する高周波電極内には冷媒を循環させて、プラズマの熱による半導体ウェハ１の昇温を防止している。
上記半導体チップの製造方法（半導体ウェハの処理方法）によれば、パターン面２を保護する表面保護テープ３ａにプラズマダイシングにおけるマスク機能を持たせたことで、従来のプラズマダイシングプロセスで用いられていたレジストを設けるためのフォトリソ工程等が不要となる。特に表面保護テープ３ａを用いたため、マスクの形成に印刷や転写等の高度な位置合わせが要求される技術が不要で簡単に半導体ウェハ１の表面Ｓに貼合でき、レーザー装置により簡単にマスクを形成できる。
また、マスク材層３ｂを除去剤１６で除去できるため、特殊な装置を使用せずにマスク材層３ｂを除去することができる。加えてパターン面２側（表面Ｓ側）からプラズマダイシングを行うため、ピッキング作業前にチップ７の上下を反転させる必要がない。これらの理由から設備を簡易化でき、プロセスコストを大幅に抑えることができる。
＜第２実施形態＞
図６に示す第２実施形態では、前述した第１実施形態における表面保護テープ３ａを剥離する工程の前に、マスク一体型表面保護テープ３に紫外線等の放射線を照射して粘着剤層３ａｂを硬化させる工程を含む点で第１実施形態と異なる。その他の工程は第１実施形態と同じである。
即ち、まず、半導体ウェハ１の表面Ｓ側にはマスク一体型表面保護テープ３を貼合し、半導体ウェハ１の研削した裏面Ｂ側にはウェハ固定テープ４を貼合し、リングフレーム１３に支持固定する（図２(ｃ)、図６(ａ)参照）。その後、表面Ｓ側からマスク一体型表面保護テープ３に向けて紫外線（ＵＶ１９）を照射する（図６(ｂ)参照）。そして、マスク一体型表面保護テープ３の粘着剤層３ａｂを硬化させた後、表面保護テープ３ａを取り除いて（図６(ｃ)参照）マスク材層３ｂを剥き出しにする。そしてレーザーＬにより半導体ウェハ１のストリートに相当する部分のマスク材層３ｂを切除する工程に移る。
第２実施形態で用いるマスク一体型表面保護テープ３は、第１実施形態で示したマスク一体型表面保護テープ３の中でも紫外線等の放射線で硬化可能な材質を粘着剤層３ａｂに用いたものである。粘着剤層３ａｂを紫外線等で硬化させることにより、表面保護テープ３ａとマスク材層３ｂとの剥離が容易になる。
上記各実施形態は本発明の一例であり、こうした形態に限定されるものではなく、本発明の趣旨に反しない限度において、各プロセスにおける公知のプロセスの付加や削除、変更等を行い得るものである。
以下、実施例に基づき本発明をさらに詳細に説明するが、本発明はこれに限定されるものでない。
（表面保護テープ３ａ）
構成単位として、ラウリルアクリレート：７４ｍｏｌ％、アクリル酸メチル：６ｍｏｌ％、２-ヒドロキシエチルアクリレート：２０ｍｏｌ％由来の構成単位を各モル比で有するアクリルポリマーＢ（Ｍｗ：３５万、酸価：７ｍｇＫＯＨ／ｇ、水酸基価：６０ｍｇＫＯＨ／ｇ）１００質量部に対し、イソシアネート硬化剤（商品名：Ｌ‐４５、東ソー株式会社製）を１．０質量部配合して粘着剤組成物Ａを得た。
別途、低密度ポリエチレン（ＬＤＰＥ）樹脂（商品名：ニポロンハード２０５、東ソー株式会社製）とエチレン−酢酸ビニル共重合体（ＥＶＡ）樹脂（商品名：ウルトラセン５４０、東ソー株式会社製）からなる基材フィルム３ａａを押出法により厚さが１１０μｍとなるように製膜した。
前記粘着剤組成物Ａを、乾燥後の厚さが２０μｍとなるように前記基材フィルム３ａａのＥＶＡ樹脂層上に塗布、乾燥して粘着剤層３ａｂを形成し、表面保護テープ３ａを得た。
（マスク材層３ｂ）
構成単位として、２−エチルヘキシルアクリレート：８０ｍｏｌ％、アクリル酸メチル：１ｍｏｌ％、２-ヒドロキシエチルアクリレート：１９ｍｏｌ％由来の構成単位を各モル比で有するアクリルポリマー１００質量部に対し、分子中に光重合性の炭素−炭素二重結合とイソシアネート基を有する２−イソシアナトエチルメタクリレート（商品名：ＭＯＩ、昭和電工社製）を反応させ、分子中に光重合性の炭素−炭素二重結合を有するアクリルポリマーＡ（Ｍｗ：７５万、酸価：６ｍｇＫＯＨ／ｇ、水酸基価：３０ｍｇＫＯＨ／ｇ）を得た。
前記アクリルポリマーＡに、イソシアネート硬化剤（商品名：Ｌ‐４５、東ソー株式会社製）を２．０質量部、光重合開始剤（商品名：エザキュア ＫＩＰ １００Ｆ、Ｌａｍｂｅｒｔｉ社製）を５．０質量部配合し、マスク材組成物Ａを得た。
前記マスク材組成物Ａを、乾燥後の厚さが１０μｍとなるように前記表面保護テープ３ａの粘着剤層３ａｂ上に積層して、マスク一体型表面保護テープ３を得た。
（実施例１）
上記で得られたマスク一体型表面保護テープ３を用いて半導体ウェハ１を加工した。マスク材層３ｂの除去剤１６としてメチルエチルケトン（ＭＥＫ）を噴射した。
（実施例２）
除去剤１６を酢酸エチルとした以外は、実施例１と同じ方法でマスク除去を行った。
（実施例３）
除去剤１６をエタノールとした以外は、実施例１と同じ方法でマスク除去を行った。
（比較例１）
除去方法として、酸素ガスをプラズマ化したアッシング工程を適用した以外は実施例１と同様の方法でマスク除去を行った。
（除去性評価）
各除去方法を使用したのち、半導体ウェハ１の表面を顕微鏡で観察した。ウェハ上にマスク材層３ｂが残っているものを「Ａ」、それ以外のものを「Ｃ」として評価した。
（ウェハダメージ評価）
マスク除去後のウェハについて、表面状態を光学顕微鏡で観察した。加工前と変化無いものをＡ、表面に荒れが見られたものをＣとした。
Figure 2019087682
結果より、マスク材層３ｂを除去剤１６である有機溶剤によって除去した実施例１〜実施例３は、マスク材層３ｂ除去後の半導体ウェハ１の表面Ｓにはダメージが見られなかった。一方、マスク材層３ｂをアッシングによって除去した比較例１では、アッシングによって半導体ウェハ１の表面Ｓに荒れが見られた。
以上、添付図を参照しながら、本発明の実施の形態を説明したが、本発明の技術的範囲は、前述した実施の形態に左右されない。当業者であれば、特許請求の範囲に記載された技術的思想の範疇内において各種の変更例または修正例に想到し得ることは明らかであり、それらについても当然に本発明の技術的範囲に属するものと了解される。
１………半導体ウェハ
２………パターン面
３………マスク一体型表面保護テープ
３ａ………表面保護テープ
３ａａ………基材フィルム
３ａｂ………粘着剤層
３ｂ………マスク材層
４………ウェハ固定テープ
７………チップ
１２………ウェハ研削装置
１３………リングフレーム
１５………ＳＦ６ガスプラズマ
１６………除去剤
１７………ピン
１８………コレット
Ｓ………表面
Ｂ………裏面
Ｌ………レーザー

Claims (4)

  1. 半導体チップの製造方法であって、
    表面保護テープと、前記表面保護テープ上に設けられたマスク材層とを有するマスク一体型表面保護テープを、半導体ウェハのパターン面側に貼り合わせ、前記半導体ウェハの裏面を研削し、研削した前記半導体ウェハの裏面にウェハ固定テープを貼り合わせ、リングフレームで支持固定する工程ａと、
    前記マスク一体型表面保護テープから前記表面保護テープを剥離して、前記マスク材層を表面に露出させた後、前記マスク材層のうち、前記半導体ウェハのストリートに相当する部分をレーザーにより切断して前記半導体ウェハの前記ストリートを開口する工程ｂと、
    プラズマ照射により前記半導体ウェハを前記ストリートで分断して半導体チップに個片化するプラズマダイシング工程ｃと、
    前記マスク材層を除去剤によって除去する工程ｄと、
    を具備することを特徴とする半導体チップの製造方法。
  2. 前記除去剤は、有機溶剤であることを特徴とする請求項１記載の半導体チップの製造方法。
  3. 前記有機溶剤が、メチルエチルケトン、エタノールまたは酢酸エチル、若しくはこれらの組合せであることを特徴とする請求項２記載の半導体チップの製造方法。
  4. 前記工程ｄにおいて、分断された前記半導体ウェハを回転させながら、上方から前記除去剤を供給することを特徴とする請求項１から請求項３のいずれかに記載の半導体チップの製造方法。
JP2017216087A 2017-11-09 2017-11-09 半導体チップの製造方法 Active JP6647267B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2017216087A JP6647267B2 (ja) 2017-11-09 2017-11-09 半導体チップの製造方法
PCT/JP2018/041218 WO2019093338A1 (ja) 2017-11-09 2018-11-06 半導体チップの製造方法
EP18877091.1A EP3709338B1 (en) 2017-11-09 2018-11-06 Method for producing semiconductor chips
CN201880005022.3A CN110073469B (zh) 2017-11-09 2018-11-06 半导体芯片的制造方法
KR1020197015994A KR102294737B1 (ko) 2017-11-09 2018-11-06 반도체 칩의 제조 방법
TW107139663A TWI717654B (zh) 2017-11-09 2018-11-08 半導體晶片之製造方法
US16/539,687 US10916441B2 (en) 2017-11-09 2019-08-13 Method for producing semiconductor chips

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017216087A JP6647267B2 (ja) 2017-11-09 2017-11-09 半導体チップの製造方法

Publications (2)

Publication Number Publication Date
JP2019087682A true JP2019087682A (ja) 2019-06-06
JP6647267B2 JP6647267B2 (ja) 2020-02-14

Family

ID=66438819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017216087A Active JP6647267B2 (ja) 2017-11-09 2017-11-09 半導体チップの製造方法

Country Status (7)

Country Link
US (1) US10916441B2 (ja)
EP (1) EP3709338B1 (ja)
JP (1) JP6647267B2 (ja)
KR (1) KR102294737B1 (ja)
CN (1) CN110073469B (ja)
TW (1) TWI717654B (ja)
WO (1) WO2019093338A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021005605A (ja) * 2019-06-25 2021-01-14 パナソニックＩｐマネジメント株式会社 素子チップの洗浄方法、素子チップの洗浄装置ならびに素子チップの製造方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6582013B2 (ja) * 2017-03-31 2019-09-25 古河電気工業株式会社 剥離ライナー付マスク一体型表面保護テープ
JP6782215B2 (ja) * 2017-10-18 2020-11-11 古河電気工業株式会社 プラズマダイシング用マスク材、マスク一体型表面保護テープおよび半導体チップの製造方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62101678A (ja) * 1985-10-30 1987-05-12 Nitto Electric Ind Co Ltd 半導体ウエハの保護部材
JPS63153814A (ja) * 1986-07-09 1988-06-27 F S K Kk ウエハ貼着用粘着シ−ト
JPH10226776A (ja) * 1997-02-14 1998-08-25 Lintec Corp 粘着剤組成物およびその利用方法
JP2003332310A (ja) * 2002-05-08 2003-11-21 Sony Corp 有機膜パターンの形成方法及び固体撮像素子の製造方法
JP2010161212A (ja) * 2009-01-08 2010-07-22 Hitachi Cable Ltd 半導体発光素子用ウェハの製造方法
JP2010165963A (ja) * 2009-01-19 2010-07-29 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法
JP2011023396A (ja) * 2009-07-13 2011-02-03 Nitto Denko Corp 表面保護シート
JP2013076782A (ja) * 2011-09-29 2013-04-25 Fujifilm Corp カラーフィルタの製造方法、及びそれにより製造されるカラーフィルタ
JP2014203954A (ja) * 2013-04-04 2014-10-27 株式会社タムラ製作所 半導体素子の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3690619B2 (ja) * 1996-01-12 2005-08-31 忠弘 大見 洗浄方法及び洗浄装置
JP2005116610A (ja) * 2003-10-03 2005-04-28 Nitto Denko Corp 半導体ウエハの加工方法および半導体ウエハ加工用粘着シート
JP2005191550A (ja) * 2003-12-01 2005-07-14 Tokyo Ohka Kogyo Co Ltd 基板の貼り付け方法
JP4333649B2 (ja) 2005-07-11 2009-09-16 パナソニック株式会社 半導体チップの製造方法
JP5202832B2 (ja) * 2006-10-12 2013-06-05 東京応化工業株式会社 ウエハ回路面の保護方法及びウエハ薄化方法
CN103165544A (zh) * 2011-12-12 2013-06-19 日东电工株式会社 层叠片、及使用层叠片的半导体装置的制造方法
JP5901422B2 (ja) * 2012-05-15 2016-04-13 古河電気工業株式会社 半導体ウェハのダイシング方法およびこれに用いる半導体加工用ダイシングテープ
JP2014192204A (ja) 2013-03-26 2014-10-06 Furukawa Electric Co Ltd:The 半導体ウエハ表面保護用粘着テープ及び半導体ウエハの加工方法
JP6522998B2 (ja) * 2015-03-13 2019-05-29 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。
JP6217711B2 (ja) * 2015-08-21 2017-10-25 日亜化学工業株式会社 発光装置の製造方法
WO2017036512A1 (en) * 2015-08-31 2017-03-09 Karl Heinz Priewasser Method of processing wafer and protective sheeting for use in this method
KR20170122185A (ko) * 2015-11-09 2017-11-03 후루카와 덴키 고교 가부시키가이샤 반도체 칩의 제조방법 및 이것에 이용하는 마스크 일체형 표면 보호 테이프
JP6800213B2 (ja) * 2016-03-31 2020-12-16 古河電気工業株式会社 マスク一体型表面保護テープ

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62101678A (ja) * 1985-10-30 1987-05-12 Nitto Electric Ind Co Ltd 半導体ウエハの保護部材
JPS63153814A (ja) * 1986-07-09 1988-06-27 F S K Kk ウエハ貼着用粘着シ−ト
JPH10226776A (ja) * 1997-02-14 1998-08-25 Lintec Corp 粘着剤組成物およびその利用方法
JP2003332310A (ja) * 2002-05-08 2003-11-21 Sony Corp 有機膜パターンの形成方法及び固体撮像素子の製造方法
JP2010161212A (ja) * 2009-01-08 2010-07-22 Hitachi Cable Ltd 半導体発光素子用ウェハの製造方法
JP2010165963A (ja) * 2009-01-19 2010-07-29 Furukawa Electric Co Ltd:The 半導体ウェハの処理方法
JP2011023396A (ja) * 2009-07-13 2011-02-03 Nitto Denko Corp 表面保護シート
JP2013076782A (ja) * 2011-09-29 2013-04-25 Fujifilm Corp カラーフィルタの製造方法、及びそれにより製造されるカラーフィルタ
JP2014203954A (ja) * 2013-04-04 2014-10-27 株式会社タムラ製作所 半導体素子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021005605A (ja) * 2019-06-25 2021-01-14 パナソニックＩｐマネジメント株式会社 素子チップの洗浄方法、素子チップの洗浄装置ならびに素子チップの製造方法
JP7296601B2 (ja) 2019-06-25 2023-06-23 パナソニックＩｐマネジメント株式会社 素子チップの洗浄方法および素子チップの製造方法

Also Published As

Publication number Publication date
CN110073469A (zh) 2019-07-30
TWI717654B (zh) 2021-02-01
KR20190071816A (ko) 2019-06-24
EP3709338B1 (en) 2024-04-24
US10916441B2 (en) 2021-02-09
EP3709338A1 (en) 2020-09-16
CN110073469B (zh) 2023-08-04
WO2019093338A1 (ja) 2019-05-16
KR102294737B1 (ko) 2021-08-26
US20190371618A1 (en) 2019-12-05
TW201923862A (zh) 2019-06-16
EP3709338A4 (en) 2021-08-11
JP6647267B2 (ja) 2020-02-14

Similar Documents

Publication Publication Date Title
JP6469854B2 (ja) 半導体チップの製造方法及びこれに用いるマスク一体型表面保護テープ
US10418267B2 (en) Method of processing a semiconductor wafer, semiconductor chip, and surface protective tape
JP6522998B2 (ja) 半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。
WO2019092935A1 (ja) 半導体チップの製造方法
JP6845135B2 (ja) マスク一体型表面保護フィルム
US11707804B2 (en) Mask-integrated surface protective tape
KR102155028B1 (ko) 마스크 일체형 표면 보호 테이프
US10916441B2 (en) Method for producing semiconductor chips
JP6928850B2 (ja) マスク一体型表面保護テープ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191023

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191205

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200114

R151 Written notification of patent or utility model registration

Ref document number: 6647267

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350