JP2019068032A - 撮像素子実装基板、その製造方法、および、実装基板集合体 - Google Patents

撮像素子実装基板、その製造方法、および、実装基板集合体 Download PDF

Info

Publication number
JP2019068032A
JP2019068032A JP2018071825A JP2018071825A JP2019068032A JP 2019068032 A JP2019068032 A JP 2019068032A JP 2018071825 A JP2018071825 A JP 2018071825A JP 2018071825 A JP2018071825 A JP 2018071825A JP 2019068032 A JP2019068032 A JP 2019068032A
Authority
JP
Japan
Prior art keywords
insulating layer
mounting substrate
metal
wiring
imaging element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018071825A
Other languages
English (en)
Other versions
JP7357436B2 (ja
Inventor
周作 柴田
Shusaku Shibata
周作 柴田
良広 河邨
Yoshihiro Kawamura
良広 河邨
隼人 高倉
Hayato Takakura
隼人 高倉
誉大 ▲高▼野
誉大 ▲高▼野
Takahiro Takano
秀一 若木
Shuichi Wakagi
秀一 若木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to US16/499,987 priority Critical patent/US11081437B2/en
Priority to KR1020197029442A priority patent/KR102515701B1/ko
Priority to CN201880022488.4A priority patent/CN110494980B/zh
Priority to PCT/JP2018/014380 priority patent/WO2018190215A1/ja
Priority to TW107112243A priority patent/TWI772403B/zh
Publication of JP2019068032A publication Critical patent/JP2019068032A/ja
Priority to JP2023016297A priority patent/JP2023041968A/ja
Application granted granted Critical
Publication of JP7357436B2 publication Critical patent/JP7357436B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/51—Housings
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/50—Constructional details
    • H04N23/54—Mounting of pick-up tubes, electronic image sensors, deviation or focusing coils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Structure Of Printed Boards (AREA)
  • Camera Bodies And Camera Details Or Accessories (AREA)

Abstract

【課題】反りの発生を抑制することができ、薄型化可能な撮像素子実装基板、その製造方法、および、実装基板集合体を提供すること。【解決手段】撮像素子実装基板１は、撮像素子２１を実装するための撮像素子実装基板１であって、ベース絶縁層４と、ベース絶縁層の上側に配置される金属配線９と、金属配線９の上側に配置されるカバー絶縁層６とを備える配線領域１６を有し、配線領域１６の等価弾性率が、５ＧＰａ以上、５５ＧＰａ以下である。【選択図】図２

Description

本発明は、撮像素子実装基板、その製造方法、および、実装基板集合体に関する。
従来より、携帯電話などに搭載されているカメラモジュールなどの撮像装置は、一般的に、光学レンズと、光学レンズを収容および保持するハウジングと、ＣＭＯＳセンサやＣＣＤセンサなどの撮像素子と、撮像素子を実装し、外部配線に電気的に接続するための撮像素子実装基板とを備えている。撮像素子実装基板の略中央部の上に、撮像素子が実装されており、撮像素子を取り囲むように撮像素子実装基板の周端部の上に、ハウジングが配置されている。特許文献１には、そのような基板が開示されている。
特開２００５−２１０６２８号公報
携帯電話などに用いられる撮像装置は、携帯電話の小型化の要求に伴い、より一層の薄型化（低背化）が求められている。撮像装置の低背化の手段の一つとしては、撮像素子実装基板の薄型化が挙げられる。
ところで、撮像素子実装基板には、一般的に、金属板で裏面全面を補強した厚いリジット型配線回路基板と、金属板で裏面全体を補強されていない薄いフレキシブル型配線回路基板（ＦＰＣ）との２種類が用いられている。
ＦＰＣは、金属板で補強しないため、リジッド型配線回路基板よりも薄型化が可能である。しかしながら、その反面、撮像素子および撮像素子実装基板の材料は、互いに異なるため、撮像素子および撮像素子実装基板を備える撮像ユニットを、高温および低温を繰り返す外部環境下に置くと、熱歪みが生じて、撮像ユニットに反りが生じる場合がある。その結果、撮像素子と光学レンズとの位置にずれが生じ、像が歪む不具合が生じる。
本発明の目的は、薄型化可能であり、反りの発生を抑制することができる撮像素子実装基板、その製造方法および実装基板集合体を提供することにある。
本発明［１］は、撮像素子を実装するための撮像素子実装基板であって、第１絶縁層と、第１絶縁層の厚み方向一方側に配置される金属配線と、前記金属配線の厚み方向一方側に配置される第２絶縁層とを備える配線領域を有し、前記配線領域の等価弾性率が、５ＧＰａ以上、５５ＧＰａ以下である、撮像素子実装基板を含んでいる。
この撮像素子実装基板によれば、等価弾性率が、５ＧＰａ以上、５５ＧＰａ以下であるため、撮像素子および撮像素子実装基板を備える撮像ユニットを高温および低温を繰り返す環境下に置いた際に、撮像素子と撮像素子実装基板との間に生じる熱歪みを緩和することができ、その結果、撮像ユニットの反りを低減することができる。また、金属支持板などの支持基板を要しないため、薄型化が可能である。
本発明［２］は、前記金属配線の厚みが、１μｍ以上、８μｍ以下である、［１］に記載の撮像素子実装基板を含んでいる。
この撮像素子実装基板によれば、反りをより一層低減することができるとともに、薄膜化を図ることができる。
本発明［３］は、前記撮像素子実装基板の総厚みが、４０μｍ以下である、［１］または［２］に記載の撮像素子実装基板を含んでいる。
この撮像素子実装基板によれば、反りをより一層低減することができるとともに、薄膜化を図ることができる。
本発明［４］は、前記配線領域が、前記第２絶縁層の厚み方向一方側に配置され、金属シールド層と、前記金属シールド層の厚み方向一方側に配置される第３絶縁層とをさらに備える、［１］〜［３］のいずれか一項に記載の撮像素子実装基板を含んでいる。
この撮像素子実装基板によれば、外部から生じる電磁波を金属シールド層で遮蔽することができるため、撮像装置の信頼性を向上させることができる。
本発明［５］は、前記撮像素子実装基板が、端子および前記金属配線を有する導体パターンを備え、前記金属配線は、グランド配線を備え、前記金属シールド層が、前記グランド配線に電気的に接続されている、［４］に記載の撮像素子実装基板を含んでいる。
この撮像素子実装基板によれば、第１絶縁層の厚み方向一方側に、グランド配線が配置されているため、別途、グランド配線のための層を設ける必要がない。その結果、撮像素子実装基板の薄膜化を図ることができる。
本発明［６］は、前記金属シールド層が、厚み方向に対して傾斜する傾斜方向に延び、前記グランド配線と接触する傾斜部を備える、［５］に記載の撮像素子実装基板を含んでいる。
この撮像素子実装基板によれば、傾斜するように金属シールド層が形成されているため、スパッタリングや蒸着などによって金属シールド層が形成されることができる。よって、シールド層の薄膜化を図ることができる。
本発明［７］は、前記配線領域において、絶縁層の合計厚みに対する金属の合計厚みの割合が、０．１０以上、０．７０以下である、［１］〜［６］のいずれか一項に記載の撮像素子実装基板を含んでいる。
この撮像素子実装基板によれば、反りをより一層低減することができるとともに、薄膜化を図ることができる。
本発明［８］は、前記配線領域において、絶縁層の合計厚みに対する金属の合計厚みの割合が、０．２０以上、０．７０以下である、［７］に記載の撮像素子実装基板を含んでいる。
この撮像素子実装基板によれば、電気特性を良好にしながら、配線幅を狭くすることができるため、配線設計の自由度を向上させることができる。
本発明［９］は、支持体および粘着剤層をさらに備える、［１］〜［８］のいずれか一項に記載の撮像素子実装基板を含んでいる。
この撮像素子実装基板によれば、撮像素子実装基板の汚染やブロッキングを抑制することができる。
本発明［１０］は、［１］〜［９］のいずれかに記載の撮像素子実装基板を複数備える、実装基板集合体を含んでいる。
この実装基板集合体によれば、複数の撮像素子を複数の撮像素子実装基板に同時に実装することができるため、生産効率が向上する。
本発明［１１］は、ロール状に巻回されている、［１０］に記載の実装基板集合体を含んでいる。
この実装基板集合体によれば、ロールトゥロール工程で、撮像素子を撮像素子実装基板に実装することができるため、生産効率が向上する。
本発明［１２］は、［１］〜［９］のいずれか一項に記載の撮像素子実装基板の製造方法であって、金属支持板を用意する工程、前記金属支持板の厚み方向一方側に、第１絶縁層を形成する工程、前記第１絶縁層の厚み方向一方側に、金属配線を形成する工程、前記金属配線の厚み方向一方側に、第２絶縁層を形成する工程、および、前記金属支持板を除去する工程を備える、撮像素子実装基板の製造方法を含んでいる。
この撮像素子実装基板の製造方法によれば、撮像ユニットの反りを低減することができる撮像素子実装基板を製造することができる。また、金属支持板の上で、撮像素子実装基板を製造するため、ハンドリングが容易である。また、撮像素子実装基板を形成した後、金属支持板を除去するため、撮像素子実装基板の薄膜化を図ることができる。
本発明［１３］は、前記第２絶縁層を形成する工程の後、前記金属支持板を除去する工程の前に、前記第２絶縁層の厚み方向一方側に、金属シールド層を形成する工程、および、前記金属シールド層の厚み方向一方側に、第３絶縁層を形成する工程をさらに備える、［１２］に記載の撮像素子実装基板の製造方法を含んでいる。
この製造方法によれば、外部から生じる電磁波を遮蔽できる撮像素子実装基板を製造することができる。
本発明の撮像素子実装基板および実装基板集合体は、薄型化を図ることができ、また、反りの発生を抑制することができる。本発明の製造方法は、反りの発生を抑制した薄膜の撮像素子実装基板を確実に製造することができる。
図１は、本発明の撮像素子実装基板の第１実施形態の底面図を示す。 図２は、図１に示す撮像素子実装基板におけるＡ−Ａ断面図を示す。 図３Ａ〜図３Ｈは、図１に示す撮像素子実装基板の製造工程図を示し、図３Ａは、金属支持板用意工程、図３Ｂは、ベース絶縁層形成工程、図３Ｃは、金属薄膜形成工程、図３Ｄは、フォトレジスト形成工程、図３Ｅは、導体パターン形成工程、図３Ｆは、フォトレジスト・金属薄膜除去工程、図３Ｇは、カバー絶縁層形成工程、図３Ｈは、金属支持板除去工程を示す。 図４は、図１に示す撮像素子実装基板を備える撮像装置を示す。 図５は、図１に示す撮像素子実装基板を備える実装基板集合体の底面図を示す。 図６は、図１に示す撮像素子実装基板の変形例（粘着剤層および支持体を備える形態）の断面図を示す。 図７は、図５に示す実装基板集合体の変形例（集合部を複数備える形態）の底面図を示す。 図８は、図５に示す実装基板集合体の変形例（ロール状に形成されている形態）の斜視図を示す。 図９は、本発明の撮像素子実装基板の第２実施形態（第２導体パターンおよび第２カバー絶縁層を備える形態）の断面図を示す。 図１０は、本発明の撮像素子実装基板の第３実施形態（金属シールド層および第２カバー絶縁層を備える形態）の断面図を示す。 図１１Ａ〜図１１Ｄは、図１０に示す撮像素子実装基板の製造工程図を示し、図１１Ａは、第１カバー絶縁層形成工程、図１１Ｂは、シールド層形成工程、図１１Ｃは、第２カバー絶縁層形成工程、図１１Ｄは、金属支持板除去工程を示す。 図１２は、本発明の撮像素子実装基板の第４実施形態（第２導体パターン、第２カバー絶縁層、第３導体パターンおよび第３カバー絶縁層を備える形態）の断面図を示す。
図１において、紙面上下方向は、前後方向（第１方向）であって、紙面上側が前側（第１方向一方側）、紙面下側が後側（第１方向他方側）である。紙面左右方向は、左右方向（第１方向と直交する第２方向）であって、紙面左側が左側（第２方向一方側）、紙面右側が右側（第２方向他方側）である。紙面紙厚方向は、上下方向（厚み方向、第１方向および第２方向と直交する第３方向）であって、紙面奥側が上側（厚み方向一方側、第３方向一方側）、紙面手前側が下側（厚み方向他方側、第３方向他方側）である。具体的には、各図の方向矢印に準拠する。
＜第１実施形態＞
１．撮像素子実装基板
図１Ａ〜図４を参照して、本発明の撮像素子実装基板の第１実施形態である撮像素子実装基板１（以下、単に実装基板とも略する。）を説明する。
実装基板１は、撮像素子２１（後述）を実装するためのフレキシブル配線回路基板（ＦＰＣ）であって、撮像素子２１を未だ備えていない。実装基板１は、図１に示すように、前後方向および左右方向（面方向）に延びる平面視略矩形（長方形状）の平板形状（シート形状）を有する。
実装基板１は、図１に示すように、ハウジング配置部２、および、外部部品接続部３を備える。
ハウジング配置部２は、ハウジング２２（後述）や撮像素子２１が配置される部分である。具体的には、ハウジング２２が実装基板１に配置された場合において、厚み方向に投影したときに、ハウジング２２と重複する部分である。ハウジング配置部２の略中央部には、撮像素子２１と電気的に接続するための撮像素子接続端子１０（後述）が複数配置されている。ハウジング配置部２は、後述する金属支持板１９を有しない。
外部部品接続部３は、ハウジング配置部２以外の領域であって、外部部品と接続するための部分である。外部部品接続部３は、外部部品接続部３の前端縁がハウジング配置部２の後端縁と連続するように、ハウジング配置部２の後側に配置されている。外部部品接続部３の後端縁には、外部部品と電気的に接続するための外部部品接続端子１１（後述）が複数配置されている。
実装基板１は、図２に示すように、第１絶縁層としてのベース絶縁層４と、導体パターン５と、第２絶縁層としてのカバー絶縁層６とを備える。好ましくは、実装基板１は、ベース絶縁層４、導体パターン５およびカバー絶縁層６のみからなる。
ベース絶縁層４は、実装基板１の外形をなし、底面視略矩形状に形成されている。ベース絶縁層４の下面は、平坦となるように形成されている。ベース絶縁層４には、複数の撮像素子開口部７、および、複数の外部部品開口部８が形成されている。
複数の撮像素子開口部７は、撮像素子接続端子１０を下面から露出するための開口部である。複数の撮像素子開口部７は、ハウジング配置部２の中央部に、矩形枠状となるように、互いに間隔を隔てて整列配置されている。撮像素子開口部７は、ベース絶縁層４を厚み方向に貫通し、底面視略円形状を有する。撮像素子開口部７は、下側に向かうに従って断面積が小さくなるテーパ形状を有する。
複数の外部部品開口部８は、外部部品接続端子１１を下面から露出するための開口部である。外部部品開口部８は、外部部品接続部３の後端縁に、左右方向に互いに間隔を隔てて整列配置されている。外部部品開口部８は、ベース絶縁層４を厚み方向に貫通し、底面視略矩形状（長方形状）を有する。外部部品開口部８は、底面視において、外部部品接続部３の後端縁から前側に向かって延びるように、形成されている。
ベース絶縁層４は、絶縁性材料から形成されている。絶縁性材料としては、例えば、ポリイミド樹脂、ポリアミドイミド樹脂、アクリル樹脂、ポリエーテルニトリル樹脂、ポリエーテルスルホン樹脂、ポリエチレンテレフタレート樹脂、ポリエチレンナフタレート樹脂、ポリ塩化ビニル樹脂などの合成樹脂などが挙げられる。好ましくは、ベース絶縁層４は、ポリイミド樹脂から形成されている。
ポリイミド樹脂としては、例えば、特開平０７−１７９６０４号公報、特開２０１０−２７６７７５号公報、特開２０１３−１００４４１号公報などに記載の材料が挙げられる。
ベース絶縁層４の弾性率は、例えば、１ＧＰａ以上、好ましくは、５ＧＰａ以上であり、また、例えば、２０ＧＰａ以下、好ましくは、１５ＧＰａ以下である。絶縁層などの樹脂層の弾性率は、例えば、動的粘弾性測定により、ＪＩＳ Ｋ７２４４やＩＳＯ ６７２１に準拠して測定することができる。
ベース絶縁層４の熱膨張係数は、例えば、１ｐｐｍ／Ｋ以上、好ましくは、５ｐｐｍ／Ｋ以上であり、また、例えば、５０ｐｐｍ／Ｋ以下、好ましくは、３０ｐｐｍ／Ｋ以下である。絶縁層などの樹脂層の熱膨張係数は、面方向の線熱膨張係数であって、例えば、熱機械分析により、ＪＩＳ Ｋ７１９７の条件にて測定することができる。
ベース絶縁層４の厚みＴ１は、例えば、１μｍ以上、好ましくは、５μｍ以上であり、また、例えば、３０μｍ以下、好ましくは、１０μｍ以下、より好ましくは、８μｍ以下である。
導体パターン５は、ベース絶縁層４の上面と接触するように、ベース絶縁層４の上側に設けられている。導体パターン５は、複数の撮像素子接続端子１０、複数の外部部品接続端子１１、および、複数の金属配線９を備える。
複数の撮像素子接続端子１０は、ハウジング配置部２の中央部に、矩形枠状となるように、互いに間隔を隔てて整列配置されている。すなわち、複数の撮像素子接続端子１０は、実装される撮像素子２１の複数の端子２５（後述）に対応するように、設けられている。また、複数の撮像素子接続端子１０は、複数の撮像素子開口部７に対応して設けられている。撮像素子接続端子１０は、底面視略円形状を有する。撮像素子接続端子１０は、側断面視において、下側に凸となるように形成されている。具体的には、撮像素子接続端子１０は、撮像素子開口部７の外周に配置される外周部１２と、外周部１２から内側に窪むように撮像素子開口部７内に配置される内側部１３とを一体的に備える。内側部１３の下面（露出面）は、撮像素子開口部７から露出しており、平坦となるように形成されている。また、内側部１３の下面は、ベース絶縁層４の下面と面一となるように形成されている。
複数の外部部品接続端子１１は、外部部品接続部３の後端縁に、左右方向に互いに間隔を隔てて整列配置されている。すなわち、外部部品の複数の端子（図示せず）と対応するように設けられている。また、複数の外部部品接続端子１１は、複数の外部部品開口部８に対応して設けられている。外部部品接続端子１１は、平面視略矩形状（長方形状）を有する。外部部品接続端子１１は、外部部品開口部８内に配置され、その下面は、外部部品開口部８から露出している。
複数の金属配線９は、複数の接続配線１４および複数のグランド配線１５を備える。
複数の接続配線１４は、電気信号を流すための配線であって、複数の撮像素子接続端子１０および複数の外部部品接続端子１１に対応するように設けられている。具体的には、接続配線１４は、撮像素子接続端子１０と外部部品接続端子１１とを接続するように、これらと一体的に形成されている。すなわち、接続配線１４の一端は、撮像素子接続端子１０と連続し、接続配線１４の他端は、外部部品接続端子１１と連続して、これらを電気的に接続している。
複数のグランド配線１５は、複数の接続配線１４に対応するように設けられている。具体的には、複数のグランド配線１５は、複数の接続配線１４の外側に、これらに沿うように設けられている。グランド配線１５の一端には、図示しないグランド端子が一体的に接続されている。
なお、実装基板１を厚み方向に投影したときに、金属配線９が存在する平面視または底面視の領域を、配線領域１６とする。
導体パターン５の材料としては、例えば、銅、銀、金、ニッケルまたはそれらを含む合金、半田などの金属材料が挙げられる。好ましくは、銅が挙げられる。
導体パターン５の弾性率は、例えば、５０ＧＰａ以上、好ましくは、１００ＧＰａ以上であり、また、例えば、２００ＧＰａ以下、好ましくは、１５０ＧＰａ以下である。導体パターンなどの金属の弾性率は、例えば、引っ張り試験測定により、ＪＩＳ Ｚ ２２４１に準拠して測定することができる。
導体パターン５の熱膨張係数は、例えば、１ｐｐｍ／Ｋ以上、好ましくは、５ｐｐｍ／Ｋ以上であり、また、例えば、３０ｐｐｍ／Ｋ以下、好ましくは、２０ｐｐｍ／Ｋ以下である。導体パターンなどの金属の熱膨張係数は、面方向の線熱膨張係数であって、例えば、熱機械分析装置や光走査式測定装置により、ＪＩＳ Ｚ ２２８５に準拠して測定することができる。
導体パターン５の熱膨張係数とベース絶縁層４の熱膨張係数との差は、例えば、２０ｐｐｍ／Ｋ以下、好ましくは、１０ｐｐｍ／Ｋ以下、より好ましくは、５ｐｐｍ／Ｋ以下である。これらの熱膨張係数の差を上記範囲とすることにより、リフローなどの撮像素子実装工程において、実装基板１の反りを抑制できるため、撮像素子２１を実装基板１に容易に実装することができる。
導体パターン５（金属配線９、各接続端子１０、１１）の厚みＴ２は、反りの抑制および取扱い性の観点から、例えば、１μｍ以上、好ましくは、３μｍ以上であり、また、例えば、１５μｍ以下、好ましくは、１０μｍ以下、より好ましくは、８μｍ以下である。
金属配線９において、接続配線１４の幅は、例えば、５μｍ以上、好ましくは、１０μｍ以上であり、また、例えば、２００μｍ以下、好ましくは、１００μｍ以下、より好ましくは、５０μｍ以下である。
グランド配線１５の幅は、例えば、５０μｍ以上、好ましくは、１００μｍ以上であり、また、例えば、５０００μｍ以下、好ましくは、３０００μｍ以下、より好ましくは,
１０００μｍ以下である。
カバー絶縁層６は、導体パターン５を被覆するように、ベース絶縁層４および導体パターン５の上側に設けられている。すなわち、カバー絶縁層６は、導体パターン５の上面および側面、および、導体パターン５から露出するベース絶縁層４の上面と接触するように、配置されている。カバー絶縁層６の外形は、外部部品接続端子１１の形成部分を除いて、ベース絶縁層４と同一となるように形成されている。
カバー絶縁層６は、ベース絶縁層４で上記した絶縁性材料と同様の絶縁性材料から形成され、好ましくは、ポリイミド樹脂から形成されている。
カバー絶縁層６の弾性率は、例えば、１ＧＰａ以上、好ましくは、５ＧＰａ以上であり、また、例えば、２０ＧＰａ以下、好ましくは、１５ＧＰａ以下である。
カバー絶縁層６の熱膨張係数は、例えば、１ｐｐｍ／Ｋ以上、好ましくは、５ｐｐｍ／Ｋ以上であり、また、例えば、５０ｐｐｍ／Ｋ以下、好ましくは、３０ｐｐｍ／Ｋ以下である。
カバー絶縁層６の熱膨張係数と導体パターン５の熱膨張係数との差は、例えば、２０ｐｐｍ／Ｋ以下、好ましくは、１０ｐｐｍ／Ｋ以下、より好ましくは、５ｐｐｍ／Ｋ以下である。これらの熱膨張係数の差を上記範囲とすることにより、リフローなどの撮像素子実装工程において、実装基板１の反りを抑制できるため、撮像素子２１を実装基板１に容易に実装することができる。
カバー絶縁層６の厚みＴ３は、例えば、１μｍ以上、好ましくは、２μｍ以上であり、また、例えば、３０μｍ以下、好ましくは、１０μｍ以下、より好ましくは、５μｍ以下である。
実装基板１の配線領域１６における等価弾性率は、５ＧＰａ以上、５５ＧＰａ以下である。好ましくは、１０ＧＰａ以上であり、また、好ましくは、５０ＧＰａ以下、より好ましくは、４０ＧＰａ以下、さらに好ましくは、３０ＧＰａ以下、とりわけ好ましくは、２０ＧＰａ以下である。配線領域１６の等価弾性率を上記範囲とすることにより、反りの発生を抑制することができる。また、実装基板１の取り扱い性に優れる。
等価弾性率Ｄは、配線領域１６を構成する各層（ベース絶縁層４、金属配線９、カバー絶縁層６）の弾性率のそれぞれに、その各層の厚み分率を掛けて、これらを合算したものである。具体的には、図１の実施形態では、下記の計算式にて得られる。
Ｄ＝｛Ｄ１×Ｔ１＋Ｄ２×Ｔ２＋Ｄ３×Ｔ３｝／{Ｔ１＋Ｔ２＋Ｔ３}
Ｄ１は、ベース絶縁層４の弾性率を示し、Ｔ１は、ベース絶縁層４の厚みを示す。
Ｄ２は、金属配線９の弾性率を示し、Ｔ２は、金属配線９の厚みを示す。
Ｄ３は、カバー絶縁層６の弾性率を示し、Ｔ３は、カバー絶縁層６の厚みを示す。
なお、上記等価弾性率Ｄは、第１層および第２層が積層された平行平板モデルにおけるＶｏｉｇｔ則：Ｅｙ＝Ｖ１Ｅ１＋Ｖ２Ｅ２（Ｅｙは、全体のヤング率、Ｖ１は、第１層の体積、Ｅ１は、第１層の材料のヤング率、Ｖ２は、第２層の体積、Ｅ２は、第２層の材料のヤング率を示す。）から近似的に導出される。
配線領域１６において、絶縁層の合計厚みに対する金属の合計厚みの割合、すなわち、ベース絶縁層４およびカバー絶縁層６の合計厚みに対する金属配線９の厚みの割合（Ｔ２／（Ｔ１＋Ｔ３））が、例えば、０．０５以上、好ましくは、０．１０以上、より好ましくは、０．２０以上であり、また、例えば、０．９０以下、好ましくは、０．７０以下、より好ましくは、０．５０以下、さらに好ましくは、０．２０以下である。上記割合を上記範囲とすることにより、等価弾性率を適正な範囲（例えば、５ＧＰａ以上、５５ＧＰａ以下）に容易に調整することができ、その結果、反りの発生をより確実に抑制することができる。加えて、上記割合を０．２０以上、０．７０以下の範囲にすると、金属配線９の電気特性を良好にしながら、接続配線１４の配線幅をより確実に狭くすることができる。そのため、配線設計の自由度を向上させることができ、少ない導体パターン５の数（層数）であっても実装基板１として機能することができる。
金属の総厚み（最大厚み：図２では、金属配線９の厚み）は、反りの抑制および取扱い性の観点から、例えば、１５μｍ以下、好ましくは、１０μｍ以下、より好ましくは、８μｍ以下であり、また、例えば、１μｍ以上である。
実装基板１の総厚み（最大厚み）は、反りの抑制および取扱い性の観点から、例えば、５０μｍ以下、好ましくは、４０μｍ以下、より好ましくは、３０μｍ以下、さらに好ましくは、２０μｍ以下、とりわけ好ましくは、１０μｍ以下であり、また、例えば、１μｍ以上、好ましくは、５μｍ以上である。
２．撮像素子実装基板の製造方法
実装基板１は、図３Ａ〜図３Ｈに示すように、例えば、金属支持板用意工程、ベース絶縁層形成工程、金属薄膜形成工程、フォトレジスト形成工程、導体パターン形成工程、フォトレジスト・金属薄膜除去工程、カバー絶縁層形成工程、および、金属支持板除去工程を順次実施することにより、得られる。
金属支持板用意工程では、図３Ａに示すように、金属支持板１９を用意する。
金属支持板１９は、例えば、ステンレス、４２アロイ、アルミニウム、銅合金などの金属材料から形成されている。好ましくは、ステンレスから形成されている。
金属支持板１９の厚みは、例えば、５μｍ以上、好ましくは、１０μｍ以上であり、例えば、５０μｍ以下、好ましくは、３０μｍ以下である。
金属支持板１９の上面は、平坦（平滑）となるように形成されている。
ベース絶縁層形成工程では、図３Ｂに示すように、ベース絶縁層４を、金属支持板１９の上面に形成する。すなわち、開口部（撮像素子開口部７および外部部品開口部８）を有するベース絶縁層４を、金属支持板１９の上面に形成する。
具体的には、感光性の絶縁性材料のワニス（例えば、感光性ポリイミド）を金属支持板１９の上面全面に塗布して乾燥させて、ベース皮膜（ベース絶縁層）を形成する。その後、ベース皮膜を、開口部（撮像素子開口部７および外部部品開口部８）に対応するパターンを有するフォトマスクを介して露光する。その後、ベース皮膜を現像し、必要により加熱硬化させる。
金属薄膜形成工程では、図３Ｃに示すように、ベース絶縁層４の上面、および、開口部７から露出する金属支持板１９の上面に、金属薄膜１７（種膜）を形成する。
金属薄膜１７としては、銅、クロム、ニッケルおよびそれらの合金などの金属材料が用いられる。
金属薄膜１７は、例えば、金属支持板１９の上に形成されたベース絶縁層４に対して、スパッタリング、めっきなどの薄膜形成方法を実施することにより、形成する。好ましくは、スパッタリングにより金属薄膜１７を形成する。
金属薄膜１７の厚みは、例えば、１０ｎｍ以上、３００ｎｍ以下である。
フォトレジスト形成工程では、図３Ｄに示すように、金属薄膜１７にフォトレジスト１８を形成する。すなわち、導体パターン５に対応する開口部を有するフォトレジスト１８を形成する。
具体的には、ドライフィルムレジストを金属薄膜の上面全面に配置する。その後、ドライフィルムレジストを、導体パターン５に対応するパターンを有するフォトマスクを介して露光する。その後、ドライフィルムレジストを現像し、必要により加熱硬化させることにより、フォトレジスト１８をめっきレジストとして形成する。
これにより、導体パターン５に対応する部分の金属薄膜１７をフォトレジスト１８から露出させる。
導体パターン形成工程では、図３Ｅに示すように、フォトレジスト１８から露出した金属薄膜１７の表面に、導体パターン５を形成する。
具体的には、例えば、金属薄膜１７から給電する電解めっきを実施する。
これにより、撮像素子接続端子１０、外部部品接続端子１１および金属配線９を有する導体パターン５が形成される。なお、導体パターン５に対応する金属薄膜１７は、電解めっきによるめっき層２８と一体化されて、めっき層２８とともに導体パターン５を形成する。すなわち、図３Ｄ〜図３Ｈにおいて、撮像素子接続端子１０および金属配線９は、それぞれ、めっき層２８と金属薄膜１７との２層となるように図示されているが、これらは、完全に一体化されて、一層となっていてもよい（図２参照）。
フォトレジスト・金属薄膜除去工程では、図３Ｆに示すように、フォトレジスト１８および金属薄膜１７を除去する。
具体的には、まず、残存するフォトレジスト１８を除去する。例えば、ウェットエッチングにより除去する。その後、残存するフォトレジスト１８に対向した金属薄膜１７を除去する。例えば、剥離またはウェットエッチングにより除去する。
カバー絶縁層形成工程は、図３Ｇに示すように、導体パターン５およびベース絶縁層４の上面に、カバー絶縁層６を配置する。
具体的には、例えば、ベース絶縁層形成工程と同様に実施する。
これにより、ベース絶縁層４と、導体パターン５と、カバー絶縁層６とを備える実装基板１を、金属支持板１９に支持された状態で得る。
金属支持板除去工程では、図３Ｈに示すように、金属支持板１９を除去する。
除去方法としては、例えば、金属支持板１９を実装基板１の下面から剥離する方法、金属支持板１９をウェットエッチングにて処理する方法などが挙げられる。
これにより、ベース絶縁層４と、導体パターン５と、カバー絶縁層６とを備える実装基板１を得る。
このような実装基板１は、例えば、撮像素子を実装するための配線回路基板に用いられる。すなわち、実装基板１は、カメラモジュールなどの撮像装置に用いられる。
３．撮像装置
図４を参照して、実装基板１を備える撮像装置２０を説明する。
撮像装置２０は、実装基板１、撮像素子２１、ハウジング２２、光学レンズ２３、および、フィルター２４を備える。
実装基板１は、図２の状態と上下反転して用いる。すなわち、実装基板１は、ベース絶縁層４を上側とし、カバー絶縁層６を下側となるように、配置される。
撮像素子２１は、光を電気信号に変換する半導体素子であって、例えば、ＣＭＯＳセンサ、ＣＣＤセンサなどの固体撮像素子が挙げられる。
撮像素子２１は、平面視略矩形の平板形状に形成されており、図示しないが、Ｓｉ基板などのシリコンと、その上に配置されるフォトダイオード（光電変換素子）およびカラーフィルターとを備える。撮像素子２１の下面には、実装基板１の撮像素子接続端子１０と対応する端子２５が複数設けられている。
撮像素子２１（特にＳｉ基板）の弾性率は、例えば、１００ＧＰａ以上、好ましくは、１２０ＧＰａ以上であり、また、例えば、２００ＧＰａ以下、好ましくは、１５０ＧＰａ以下である。撮像素子２１の弾性率は、例えば、引っ張り試験測定により、ＪＩＳ Ｚ ２２４１に準拠して測定することができる。
撮像素子２１（特にＳｉ基板）の熱膨張係数は、例えば、１ｐｐｍ／Ｋ以上、好ましくは、２ｐｐｍ／Ｋ以上であり、また、例えば、１０ｐｐｍ／Ｋ以下、好ましくは、５ｐｐｍ／Ｋ以下である。撮像素子２１の熱膨張係数は、面方向の線熱膨張係数であって、例えば、熱機械分析装置や光走査式測定装置により、ＪＩＳ Ｚ ２２８５に準拠して測定することができる。
撮像素子２１の厚みは、例えば、１０μｍ以上、好ましくは、５０μｍ以上であり、また、例えば、１０００μｍ以下、好ましくは、５００μｍ以下である。
撮像素子２１は、実装基板１に実装されている。すなわち、撮像素子２１の端子２５は、対応する実装基板１の撮像素子接続端子１０と、ソルダーバンプ２６などを介して、フリップチップ実装されている。これにより、撮像素子２１は、実装基板１のハウジング配置部２の中央部に配置され、実装基板１の撮像素子接続端子１０および外部部品接続端子１１と電気的に接続されている。
撮像素子２１は、実装基板１に実装されることにより、撮像ユニット２７を構成する。すなわち、撮像ユニット２７は、実装基板１と、それに実装される撮像素子２１とを備える。
ハウジング２２は、実装基板１のハウジング配置部２に、撮像素子２１と間隔を隔てて囲むように、配置されている。ハウジング２２は、平面視略矩形状の筒状を有する。ハウジング２２の上端には、光学レンズ２３を固定するための固定部が設けられている。
光学レンズ２３は、実装基板１の上側に、実装基板１および撮像素子２１と間隔を隔てて配置されている。光学レンズ２３は、平面視略円形状に形成され、外部からの光が、撮像素子２１に到達するように、固定部によって固定されている。
フィルター２４は、撮像素子２１および光学レンズ２３の上下方向中央に、これらと間隔を隔てて配置され、ハウジング２２に固定されている。
そして、この実装基板１は、ベース絶縁層４と、ベース絶縁層４の上側に配置される金属配線９と、金属配線９の上側に配置されるカバー絶縁層６とを備える配線領域１６を有する。配線領域１６の等価弾性率は、５ＧＰａ以上、５５ＧＰａ以下である。
このため、撮像ユニット２７を高温および低温を繰り返す環境下に置いた際に、撮像素子２１と実装基板１との間に生じる熱歪みを緩和することができ、その結果、撮像ユニット２７の反りを低減することができる。
従来の実装基板（ＦＰＣ基板）では、配線領域の熱膨張係数は、１５ｐｐｍ／Ｋを超過している。一方、撮像素子は、Ｓｉ基板などを備えるため、一般的に、その熱膨張係数は、１０ｐｐｍ／Ｋ未満である。これらの熱膨張係数に差があるため、撮像素子を熱処理によって実装基板に実装すると、実装基板は、大幅な反りが生じてしまう。
これに対し、この実装基板１では、配線領域１６の等価弾性率が、５ＧＰａ以上、５５ＧＰａ以下である。そのため、ヒートサイクル（例えば、温度差５０℃以上）に対して、撮像素子２１の熱膨張に合わせて、実装基板１は、柔軟に変形することができる。結果、反りの発生を抑制することができる。
また、金属支持板などの支持体を要しないため、薄型化が可能である。
また、実装基板１を実装する表面が平坦であるため、すなわち、図１に示すように、ベース絶縁層４の下面が平坦であり、ベース絶縁層４の下面と撮像素子接続端子１０の露出面（内側部１３）と面一である。よって、撮像素子２１を実装する際に、撮像素子２１の端子２５が、ベース絶縁層４の凸部に衝突することを抑制することができる。その結果、実装が容易である。
また、実装基板１は、アクリル接着剤などの接着剤層を要しないため、湿熱による接着剤層の劣化を抑制することでき、耐湿熱性に優れる。
この実装基板１の製造方法によれば、金属支持板１９を用意する工程、金属支持板１９の上面にベース絶縁層４を形成する工程、ベース絶縁層４の上面に金属配線９を形成する工程、金属配線９の上面にカバー絶縁層６を形成する工程、および、金属支持板１９を除去する工程を備える。
すなわち、硬い金属支持板１９の上で実装基板１を製造するため、ハンドリングが容易である。また、ベース絶縁層４の厚みを薄くしても、金属支持板１９がベース絶縁層４を支持するため、ベース絶縁層４の上に金属配線９やカバー絶縁層６を確実に配置できる。その結果、ベース絶縁層４の薄膜化、ひいては、実装基板１の薄膜化を図ることができる。
また、ベース絶縁層４やカバー絶縁層６を感光性の絶縁性材料を用いて形成すれば、ベース絶縁層４、導体パターン５およびカバー絶縁層６のそれぞれの間に、接着剤層を要せず、これらを積層できる。そのため、耐熱性の向上、および、より一層の薄膜化を図ることができる。
４．実装基板集合体
実装基板１は、工業的には複数の実装基板１の集合体として、製造及び使用する。実装基板集合体５０は、図５に示すように、面方向に延びる平面視略矩形（略正方形状）の平板形状（シート形状）を有しており、複数（９個）の実装基板１およびマージン部５１を備える。
複数の実装基板１は、前後方向および左右方向に間隔を隔てて均等に整列配置されている。
マージン部５１は、複数の実装基板１以外の部分であり、隣接する実装基板１の間、および、外側に配置される実装基板１の外側に配置されている。マージン部５１は、少なくともベース絶縁層４およびカバー絶縁層６を備える。
実装基板集合体５０では、等間隔に配置される複数（９個）の実装基板１とマージン部５１とが、一つの集合部５２を構成している。
この実装基板集合体５０によれば、複数の撮像素子２１を同時に複数の実装基板１に実装することにより、撮像ユニット２７を同時に製造することができる。そのため、撮像装置２０の生産効率が向上する。
実装基板集合体５０は、金属支持板用意工程において、複数の実装基板１を配置できる大きさの金属支持板１９を用意して、上記した実装基板１の製造方法と同様の工程で複数の実装基板１を同時に製造し、金属支持板除去工程において、金属支持板１９を除去することにより、製造することができる。
５．変形例
図２に示す実施形態の実装基板１では、金属配線９は、グランド配線１５を備えるが、例えば、図示しないが、グランド配線１５を備えなくてもよい。すなわち、金属配線９は、接続配線１４のみから構成することもできる。
図２に示す実施形態の実装基板１では、例えば、図示しないが、金属配線９は、電源配線などのその他の配線を備えていてもよい。なお、電源配線が存在する領域も、配線領域１６である。
図４に示す実施形態の撮像装置２０では、撮像素子２１は、実装基板１にフリップチップ実装されているが、例えば、図示しないが、撮像素子２１は、実装基板１にワイヤボンディングによって実装することもできる。
図２に示す実装基板１は、粘着剤層および支持体を備えていないが、例えば、図６に示すように、実装基板１は、粘着剤層６０および支持体６１を備えることもできる。
図６に示す実装基板１は、具体的には、ベース絶縁層４の下面に配置される粘着剤層６０と、粘着剤層６０の下面に配置される支持体６１とを備える。粘着剤層６０および支持体６１は、実装基板１の搬送時や保存時において実装基板１に配置されるものであり、撮像素子２１の実装時や実装基板１の使用時において、剥離される。
粘着剤層６０としては、例えば、両面粘着テープなどの公知の粘着剤層が挙げられる。
支持体６１としては、例えば、表面保護フィルム、離型フィルムなどの公知のフィルムが挙げられる。
また、粘着剤層６０および支持体６１の積層体として、公知の紫外線剥離テープなども挙げられる。
図６に示す実装基板１によれば、実装基板１の送搬時や保存時において、実装基板１の汚染やブロッキングを抑制することができる。
また、実装基板１では、図６の仮想線に示すように、ベース絶縁層４の下面に加えて、または、ベース絶縁層４の下面の代わりに、ベース絶縁層４の上面に、粘着剤層６０および支持体６１を備えることもできる。
図５に示す実装基板集合体５０では、一つの集合部５２からなるが、例えば、図７に示すように、実装基板集合体５０は、複数（９個）の集合部５２を備えることもできる。なお、図示しないが、図５および図７に示される一つの集合部５２内の実装基板１、および、集合部５２の数は限定されず、例えば、それぞれ、８個以下であってもよく、１０個以上であってもよい。
図５に示す実装基板集合体５０では、平面視略正方形状のシート（枚葉）に形成されているが、例えば、図８に示すように、実装基板集合体５０は、一方向に長尺なシートに形成されており、かつ、ロール状に巻回されていてもよい。
図８に示す実装基板集合体５０によれば、ロールトゥロール工程にて、撮像ユニット２７を製造することができるため、撮像装置２０の生産効率が向上する。
＜第２実施形態＞
図９を参照して、実装基板の第２実施形態について説明する。なお、第２実施形態の実装基板１において、上記した図２に示す第１実施形態と同様の部材には同様の符号を付し、その説明を省略する。
第１実施形態では、実装基板１は、ベース絶縁層４、導体パターン５およびカバー絶縁層６のみを備えるが、第２実施形態は、図９に示すように、第２導体パターン３０、および、第３絶縁層としての第２カバー絶縁層３１をさらに備える。
すなわち、第２実施形態は、ベース絶縁層４と、導体パターン（第１導体パターン）５と、カバー絶縁層（第１カバー絶縁層）６と、第２導体パターン３０と、第２カバー絶縁層３１とを備える。好ましくは、第２実施形態は、ベース絶縁層４、導体パターン５、カバー絶縁層６、第２導体パターン３０および第２カバー絶縁層３１のみからなる。
第２導体パターン３０は、カバー絶縁層６の上面と接触するように、カバー絶縁層６の上側に設けられている。第２導体パターン３０は、複数の第２撮像素子接続端子（図示せず）、複数の第２外部部品接続端子（図示せず）、および、複数の第２金属配線３２を備える。
複数の第２撮像素子接続端子は、ベース絶縁層４に形成された第２接続素子接続端子開口部（図示せず）から露出するように、形成されている。
複数の第２外部部品接続端子は、ベース絶縁層４に形成された第２外部部品接続端子開口部（図示せず）から露出するように、形成されている。
複数の第２金属配線３２は、複数の第２接続配線３３および複数の第２グランド配線３４を備える。複数の第２接続配線３３は、複数の第２撮像素子接続端子および複数の第２外部部品接続端子に対応して、これらを接続するように設けられている。複数の第２グランド配線３４は、複数の第２接続配線３３に対応するように設けられている。
第２導体パターン３０の材料、弾性率および熱膨張係数は、それぞれ、導体パターン５の材料、弾性率および熱膨張係数と同様である。
第２導体パターン３０の厚みＴ４、および、第２金属配線３２の幅は、それぞれ、導体パターン５の厚みＴ２、および、金属配線９の幅と同様である。
第２カバー絶縁層３１は、第２導体パターン３０を被覆するように、カバー絶縁層６および第２導体パターン３０の上側に設けられている。すなわち、第２カバー絶縁層３１は、第２導体パターン３０の上面および側面、および、第２導体パターン３０から露出するカバー絶縁層６の上面と接触するように、配置されている。第２カバー絶縁層３１の外形は、ベース絶縁層４と同一となるように形成されている。
第２カバー絶縁層３１の材料、弾性率、熱膨張係数および厚みＴ５は、それぞれ、カバー絶縁層６の材料、弾性率、熱膨張係数および厚みＴ３と同様である。
なお、実装基板１を厚み方向に投影したときに、金属配線９および第２金属配線３２の少なくとも一方が存在する平面視または底面視の領域を、配線領域１６とする（ただし、厚み方向に投影したときに、撮像素子接続端子１０や第２撮像素子接続端子などの端子が存在する端子領域は、除く）。
なお、第２実施形態の等価弾性率Ｄは、第１実施形態の等価弾性率Ｄと同様であって、５ＧＰａ以上、５５ＧＰａ以下である。好ましくは、１０ＧＰａ以上であり、また、好ましくは、５０ＧＰａ以下である。第２実施形態の等価弾性率Ｄは、ベース絶縁層４と、導体パターン５（金属配線９）と、カバー絶縁層６と、第２導体パターン３０（第２金属配線３２）と、第２カバー絶縁層３１とが積層されている配線領域では、下記式で示される。
Ｄ＝｛Ｄ１×Ｔ１＋Ｄ２×Ｔ２＋Ｄ３×Ｔ３＋Ｄ４×Ｔ４＋Ｄ５×Ｔ５｝／{Ｔ１＋Ｔ２＋Ｔ３＋Ｔ４＋Ｔ５}
Ｄ４は、第２金属配線３２の弾性率を示し、Ｔ４は、第２金属配線３２の厚みを示す。
Ｄ５は、第２カバー絶縁層３１の弾性率を示し、Ｔ５は、第２カバー絶縁層３１の厚みを示す。
また、配線領域１６において、絶縁層の合計厚みに対する金属の合計厚みの割合、すなわち、ベース絶縁層４、カバー絶縁層６および第２カバー絶縁層３１の合計厚みに対する金属配線９および第２金属配線３２の合計厚みの割合（Ｔ２＋Ｔ４／（Ｔ１＋Ｔ３＋Ｔ５））は、例えば、０．０５以上、好ましくは、０．１０以上、より好ましくは、０．２０以上であり、また、例えば、０．９０以下、好ましくは、０．７０以下である。
金属の総厚み（金属配線９および第２金属配線３２の合計厚み）も、第１実施形態の総厚みと同様である。
第２実施形態の実装基板１は、第１実施形態の実装基板１を金属支持板１９に支持された状態で得た後に、第２導体パターン３０および第２カバー絶縁層３１をこの順で、第１カバー絶縁層６の上面に形成し、続いて、金属支持板１９を除去することにより、製造することができる。
第２実施形態についても第１実施形態と同様の作用効果を奏する。また、第２実施形態についても第１実施形態と同様の変形例を適用できる。
＜第３実施形態＞
図１０を参照して、実装基板の第３実施形態について説明する。なお、第３実施形態の実装基板１において、上記した図２、図９などに示す第１〜２実施形態と同様の部材には同様の符号を付し、その説明を省略する。
第１実施形態では、実装基板１は、ベース絶縁層４、導体パターン５およびカバー絶縁層６のみを備えるが、例えば、第３実施形態は、図１０に示すように、実装基板１は、金属シールド層４０、および、第３絶縁層としての第２カバー絶縁層３１をさらに備える。好ましくは、第３実施形態は、ベース絶縁層４、導体パターン５、カバー絶縁層６、金属シールド層４０および第２カバー絶縁層３１のみからなる。
すなわち、第３実施形態は、ベース絶縁層４と、導体パターン５と、カバー絶縁層（第１カバー絶縁層）６と、金属シールド層４０と、第２カバー絶縁層３１とを備える。
金属シールド層４０は、カバー絶縁層６の上面と接触するように、カバー絶縁層６の上側に配置されている。金属シールド層４０は、外部からの電磁波を遮蔽する層であって、面方向（前後方向および左右方向）に延びるシート状に形成されている。
金属シールド層４０は、グランド配線１５と電気的に接続されている。すなわち、金属シールド層４０は、グランド配線１５と連続している。具体的には、金属シールド層４０は、グランド配線１５と対向する部分において、下側に凸形状を有し、グランド配線１５の上面に接触する接触部４１を備える。
接触部４１は、グランド配線１５に直接接触する平坦部４２と、平坦部４２の周囲に連続するように一体的に配置される傾斜部４３とを備える。
平坦部４２は、面方向に延びる平板状に形成されている。
傾斜部４３は、上下方向および面方向に交差（傾斜）する傾斜方向に延びている。
側断面視において、平坦部４２と傾斜部４３とのなす角度は、例えば、１００°以上、好ましくは、１２０°以上であり、また、例えば、１７０°以下、好ましくは、１６０°以下である。
これにより、金属シールド層４０は、グランド配線１５を介して、接地されている。
金属シールド層４０は、金属導体からなり、例えば、銅、クロム、ニッケル、金、銀、白金、パラジウム、チタン、タンタル、はんだ、またはこれらの合金などの金属材料が用いられる。好ましくは、銅が挙げられる。
金属シールド層４０の厚みＴ６は、例えば、０．０５μｍ以上、好ましくは、０．１μｍ以上であり、また、例えば、３μｍ以下、好ましくは、１μｍ以下である。
第２カバー絶縁層３１は、金属シールド層４０を被覆するように、金属シールド層４０の上側に設けられている。第２カバー絶縁層３１の外形は、カバー絶縁層６と同一となるように形成されている。
第３実施形態における第２カバー絶縁層３１の材料、弾性率、熱膨張係数および厚みＴ５は、それぞれ、第２実施形態における第２カバー絶縁層３１と同様であり、すなわち、カバー絶縁層６の材料、弾性率、熱膨張係数および厚みＴ３と同様である。
なお、第３実施形態の等価弾性率Ｄは、第１実施形態の等価弾性率Ｄと同様であって、５ＧＰａ以上、５５ＧＰａ以下である。好ましくは、１０ＧＰａ以上であり、また、好ましくは、５０ＧＰａ以下である。第３実施形態の等価弾性率Ｄは、ベース絶縁層４と、導体パターン５（金属配線９）と、カバー絶縁層６と、金属シールド層４０と、第２カバー絶縁層３１とが積層されている配線領域では、下記式で示される。
Ｄ＝｛Ｄ１×Ｔ１＋Ｄ２×Ｔ２＋Ｄ３×Ｔ３＋Ｄ６×Ｔ６＋Ｄ５×Ｔ５｝／{Ｔ１＋Ｔ２＋Ｔ３＋Ｔ６＋Ｔ５}
Ｄ６は、金属シールド層４０の弾性率を示し、Ｔ６は、金属シールド層４０の厚みを示す。
また、配線領域１６において、絶縁層の合計厚みに対する金属の合計厚みの割合、すなわち、ベース絶縁層４、カバー絶縁層６および第２カバー絶縁層３１の合計厚みに対する金属配線９および金属シールド層４０の合計厚みの割合（Ｔ２＋Ｔ６／（Ｔ１＋Ｔ３＋Ｔ５））は、例えば、０．０５以上、好ましくは、０．１０以上、より好ましくは、０．２０以上であり、また、例えば、０．９０以下、好ましくは、０．７０以下である。
金属の総厚み（金属配線９および金属シールド層４０の合計厚み）も、第１実施形態の総厚みと同様である。
第３実施形態の実装基板１は、第１実施形態の実装基板１を金属支持板１９で支持された状態で得た後に、金属シールド層４０および第２カバー絶縁層３１をこの順で、第１カバー絶縁層６の上面に形成し、続いて、金属支持板１９を除去することにより、製造することができる。
すなわち、金属支持板用意工程、ベース絶縁層形成工程、金属薄膜形成工程、フォトレジスト形成工程、導体パターン形成工程、フォトレジスト・金属薄膜除去工程、カバー絶縁層形成工程、シールド層形成工程、第２カバー絶縁層形成工程、および、金属支持板除去工程を実施する。
金属支持板用意工程、ベース絶縁層形成工程、金属薄膜形成工程、フォトレジスト形成工程、導体パターン形成工程、および、フォトレジスト・金属薄膜除去工程は、第１実施形態と同様である（図３Ａ〜図３Ｇ参照）。
カバー絶縁層形成工程では、図１１Ａに示すように、カバー絶縁層（第１カバー絶縁層）６を、導体パターン５およびベース絶縁層４の上面に配置する。
このとき、導体パターン５のグランド配線１５の上面が露出するように、グランド開口部４４を有するカバー絶縁層６を形成する。また、グランド開口部４４が、側断面視において、下側に向かって幅狭となるテーパ形状となるように、カバー絶縁層６を形成する。具体的には、例えば、ベース絶縁層形成工程と同様に実施する。
シールド層形成工程では、図１１Ｂに示すように、カバー絶縁層６の上に、金属シールド層４０を形成する。
金属シールド層４０の形成には、例えば、電解めっき、無電解めっきなどのめっき法、例えば、スパッタリング法、蒸着法、イオンプレーティング法、例えば、導電ペーストによる塗布法が挙げられる。好ましくは、薄膜化の観点から、スパッタリング、蒸着法が挙げられ、より好ましくは、スパッタリングが挙げられる。
第２カバー絶縁層形成工程は、図１１Ｃに示すように、金属シールド層４０の上面に、第２カバー絶縁層３１を配置する。具体的には、ベース絶縁層形成工程と同様に実施する。
これにより、ベース絶縁層４と、導体パターン５と、カバー絶縁層６と、金属シールド層４０と、第２カバー絶縁層３１とを備える実装基板１を、金属支持板１９に支持された状態で得る。
金属支持板除去工程では、図１１Ｄに示すように、金属支持板１９を除去する。具体的には、第１実施形態と同様の方法が挙げられる。
これにより、ベース絶縁層４と、導体パターン５と、カバー絶縁層６と、金属シールド層４０と、第２カバー絶縁層３１とを備える実装基板１を得る。
第３実施形態についても第１実施形態と同様の作用効果を奏する。また、第３実施形態についても第１実施形態と同様の変形例を適用できる。
また、第３実施形態では、配線領域１６は、カバー絶縁層６の上側に配置される金属シールド層４０と、金属シールド層４０の上側に配置される第２カバー絶縁層３１を備える。このため、外部から生じる電磁波を金属シールド層４０で遮蔽することができるため、撮像装置２０の信頼性を向上させることができる。
また、金属配線９が、接続配線１４およびグランド配線１５を備え、金属シールド層４０が、グランド配線１５に電気的に接続されている。
このため、ベース絶縁層４の上面に、すなわち、接続配線１４と同一の上下方向位置で、グランド配線１５が配置されている。よって、別途、グランド配線１５を設けるための層を設ける必要がない。その結果、実装基板１の薄膜化を図ることができる。
また、金属シールド層４０は、上下方向および面方向に傾斜する傾斜方向に延び、グランド配線１５と接触する傾斜部４３を備える。すなわち、金属シールド層４０は、その一部が傾斜するように形成されている。このため、スパッタリングや蒸着などによって金属シールド層４０を形成することができる。すなわち、金属シールド層４０をスパッタリング膜などとすることができる。よって、実装基板１の薄膜化を図ることができる。なお、金属シールド層４０の接触部４１において、傾斜部４３に代えて、上下方向に沿う垂直部とすることもできる。しかし、この垂直部を備える形態では、スパッタリングや蒸着などの成膜法によっては、均一な金属シールド層４０（垂直部）を形成することはできず、スパッタリング膜などによる薄膜化を図ることが困難となるおそれが生じる。
＜第４実施形態＞
図１２を参照して、実装基板の第４実施形態について説明する。なお、第４実施形態の実装基板１において、上記した図２、図９、図１１などに示す第１〜３実施形態と同様の部材には同様の符号を付し、その説明を省略する。
第２実施形態では、実装基板１は、ベース絶縁層４、導体パターン５、カバー絶縁層６、第２導体パターン３０および第２カバー絶縁層３１のみを備えるが、第４実施形態は、図１２に示すように、第３導体パターン７０、および、第３カバー絶縁層７１をさらに備える。
すなわち、第４実施形態は、ベース絶縁層４と、導体パターン（第１導体パターン）５と、カバー絶縁層（第１カバー絶縁層）６と、第２導体パターン３０と、第２カバー絶縁層３１と、第３導体パターン７０と、第３カバー絶縁層７１とを備える。好ましくは、第２実施形態は、ベース絶縁層４、導体パターン５、カバー絶縁層６、第２導体パターン３０、第２カバー絶縁層３１、第３導体パターン７０および第３カバー絶縁層７１のみからなる。
第３導体パターン７０は、第２カバー絶縁層３１の上面と接触するように、第２カバー絶縁層３１の上側に設けられている。第３導体パターン７０は、複数の第３撮像素子接続端子（図示せず）、複数の第３外部部品接続端子（図示せず）、および、複数の第３金属配線７２を備える。
複数の第３撮像素子接続端子は、ベース絶縁層４に形成された第３接続素子接続端子開口部（図示せず）から露出するように、形成されている。
複数の第３外部部品接続端子は、ベース絶縁層４に形成された第３外部部品接続端子開口部（図示せず）から露出するように、形成されている。
複数の第３金属配線７２は、複数の第３接続配線７３および複数の第３グランド配線７４を備える。複数の第３接続配線７３は、複数の第３撮像素子接続端子および複数の第３外部部品接続端子に対応して、これらを接続するように設けられている。複数の第３グランド配線７４は、複数の第３接続配線７３に対応するように設けられている。
第３導体パターン７０の材料、弾性率および熱膨張係数は、それぞれ、導体パターン５の材料、弾性率および熱膨張係数と同様である。
第３導体パターン７０の厚みＴ７、および、第３金属配線７２の幅は、それぞれ、導体パターン５の厚みＴ２、および、金属配線９の幅と同様である。
第３カバー絶縁層７１は、第３導体パターン７０を被覆するように、第２カバー絶縁層３１および第３導体パターン７０の上側に設けられている。第３カバー絶縁層７１の外形は、ベース絶縁層４と同一となるように形成されている。
第３カバー絶縁層７１の材料、弾性率、熱膨張係数および厚みＴ８は、それぞれ、カバー絶縁層６の材料、弾性率、熱膨張係数および厚みＴ３と同様である。
なお、実装基板１を厚み方向に投影したときに、金属配線９、第２金属配線３２および第３金属配線７２の少なくとも一方が存在する平面視または底面視の領域を、配線領域１６とする（ただし、厚み方向に投影したときに、撮像素子接続端子１０、第２撮像素子接続端子、第３撮像素子接続端子などの端子が存在する端子領域は、除く）。
なお、第４実施形態の等価弾性率Ｄは、第１実施形態の等価弾性率Ｄと同様であって、５ＧＰａ以上、５５ＧＰａ以下である。好ましくは、１０ＧＰａ以上であり、また、好ましくは、５０ＧＰａ以下である。第３実施形態の等価弾性率Ｄは、ベース絶縁層４と、導体パターン５（金属配線９）と、カバー絶縁層６と、第２導体パターン３０（第２金属配線３２）と、第２カバー絶縁層３１と、第３導体パターン７０（第３金属配線７２）と、第３カバー絶縁層７１とが積層されている配線領域（図１２の拡大図）では、下記式で示される。
Ｄ＝｛Ｄ１×Ｔ１＋Ｄ２×Ｔ２＋Ｄ３×Ｔ３＋Ｄ４×Ｔ４＋Ｄ５×Ｔ５＋Ｄ７×Ｔ７＋Ｄ８×Ｔ８｝／{Ｔ１＋Ｔ２＋Ｔ３＋Ｔ４＋Ｔ５＋Ｔ７＋Ｔ８}
Ｄ７は、第３金属配線７２の弾性率を示し、Ｔ７は、第３金属配線７２の厚みを示す。
Ｄ８は、第３カバー絶縁層７１の弾性率を示し、Ｔ８は、第３カバー絶縁層７１の厚みを示す。
また、配線領域１６において、絶縁層の合計厚みに対する金属の合計厚みの割合、すなわち、ベース絶縁層４、カバー絶縁層６、第２カバー絶縁層３１および第３カバー絶縁層７１の合計厚みに対する金属配線９、第２金属配線３２および第３金属配線７２の合計厚みの割合（Ｔ２＋Ｔ４＋Ｔ７／（Ｔ１＋Ｔ３＋Ｔ５＋Ｔ８））は、例えば、０．０５以上、好ましくは、０．１０以上、より好ましくは、０．２０以上であり、また、例えば、０．９０以下、好ましくは、０．７０以下である。
金属の総厚み（金属配線９、第２金属配線３２および第３金属配線７２の合計厚み）も、第１実施形態の総厚みと同様である。
第４実施形態の実装基板１は、第２実施形態の実装基板１を金属支持板１９に支持された状態で得た後に、第３導体パターン７０および第３カバー絶縁層７１をこの順で、第２カバー絶縁層６の上面に形成し、続いて、金属支持板１９を除去することにより、製造することができる。
第４実施形態についても第１実施形態と同様の作用効果を奏する。また、第４実施形態についても第１実施形態と同様の変形例を適用できる。また、第４実施形態について、第３導体パターン７０の代わりに、第３実施形態の金属シールド層４０を適用することもできる。
図１２に示す実施形態では、７層の全て（ベース絶縁層４、金属配線９、カバー絶縁層６、第２金属配線３２、第２カバー絶縁層３１、第３金属配線７２、第３カバー絶縁層７１）が上下方向に重複するように配置される配線領域が存在しているが、例えば、図示しないが、上記配線領域が存在しなくてよい。具体的には、金属配線９と第２金属配線３２と第３金属配線７２とが同一領域で上下方向に重複せず、これらの配線（９、３２、７２）のうち２つの配線が重複する。この場合、等価弾性率Ｄ、金属の合計厚みの割合などは、配線領域において、重複している層のみの弾性率および厚みを用いて計算する。
以下に実施例および比較例を示し、本発明をさらに具体的に説明する。なお、本発明は、何ら実施例および比較例に限定されない。以下の記載において用いられる配合割合（含有割合）、物性値、パラメータなどの具体的数値は、上記の「発明を実施するための形態」において記載されている、それらに対応する配合割合（含有割合）、物性値、パラメータなど該当記載の上限値(「以下」、「未満」として定義されている数値）または下限値(「以上」、「超過」として定義されている数値）に代替することができる。
（シミュレーションによる実施例）
実施例１
ベース絶縁層としての８ｍｍ×８ｍｍ×厚み１０μｍのポリイミド層と、その全面に配置される導体パターンとしての厚み８μｍの銅層と、その全面に配置されるカバー絶縁層としての厚み５μｍのポリイミド層とを順に備える実装基板を想定した。なお、ポリイミドの弾性率は、６．３ＧＰａ、線熱膨張係数は、１７ｐｐｍ／Ｋとした。銅の弾性率は、１２３ＧＰａ、線熱膨張係数は、１７ｐｐｍ／Ｋとした。
実施例２〜６
各層（ベース絶縁層、導体パターン、カバー絶縁層）の厚みを、表１のように変更した以外は、実施例１と同様にして、実装基板を想定した。
実施例７
ベース絶縁層としての８ｍｍ×８ｍｍ×厚み３μｍのポリイミド層と、その全面に配置される第１導体パターンとしての厚み３μｍの銅層と、その全面に配置される第１カバー絶縁層としての厚み５μｍのポリイミド層と、その全面に配置される第２導体パターンとしての３μｍの銅層と、その全面に配置される第２カバー絶縁層としての厚み３μｍのポリイミドとを備える実装基板を想定した。
実施例８
ベース絶縁層としての８ｍｍ×８ｍｍ×厚み５μｍのポリイミド層と、その全面に配置される第１導体パターンとしての厚み３μｍの銅層と、その全面に配置される第１カバー絶縁層としての厚み３μｍのポリイミド層と、その全面に配置される金属シールド層としての厚み０．１μｍの銅層と、その全面に配置される第２カバー絶縁層として厚み３μｍのポリイミドとを備える実装基板を想定した。
実施例９
ベース絶縁層としての８ｍｍ×８ｍｍ×厚み５μｍのポリイミド層と、その全面に配置される第１導体パターンとしての厚み３μｍの銅層と、その全面に配置される第１カバー絶縁層としての厚み３μｍのポリイミド層と、その全面に配置される第２導体パターンとしての厚み３μｍの銅層と、その全面に配置される第２カバー絶縁層として厚み３μｍのポリイミドと、その全面に配置される第３導体パターンとしての厚み３μｍの銅層と、その全面に配置される第３カバー絶縁層としての厚み３μｍのポリイミド層とを備える実装基板を想定した。
実施例１０
第３導体パターンの厚みを表１のように変更した以外は、実施例９と同様にして、実装基板を想定した。
比較例１
各層の厚みを表１のように変更した以外は実施例１と同様にして、実装基板を想定した。
比較例２
各層の厚みを表１のように変更した以外は実施例７と同様にして、実装基板を想定した。
（評価）
６ｍｍ×６ｍｍ×厚み１００μｍのＣＭＯＳセンサ（弾性率１３１ＧＰａ、線熱膨張係数２．８ｐｐｍ／Ｋ）を用意した。このＣＭＯＳセンサを、各実施例および各比較例の実装基板に積層した測定用サンプルに対して、温度差６５℃のヒートサイクルにおける反りを計算した。
反りの計算には、文献「Ｓ．Ｔｉｍｏｓｈｅｎｋｏ，“Ａｎａｌｙｓｉｓ ｏｆ Ｂｉ−Ｍｅｔａｌ Ｔｈｅｒｍｏｓｔａｔｓ”、Ｊ ｏｐｔｉｃａｌ ｓｏｃ．，ｐ２３３−２５５、１９２５」に示された反りＷの計算式を使用した。その結果を表１に示す。
Figure 2019068032
表１の結果から、等価弾性率が５ＧＰａ以上、５５ＧＰａ以下である場合は、実装基板の反りが小さいことが分かる。したがって、配線領域の等価弾性率が５ＧＰａ以上、５５ＧＰａ以下であると、その配線領域の反りが低減できるため、実装基板全体の反りを低減することができることが分かる。
１ 実装基板
４ ベース絶縁層
５ 導体パターン
６ カバー絶縁層
９ 金属配線
１４ 接続配線
１５ グランド配線
１６ 配線領域
１９ 金属支持板
２１ 撮像素子
３１ 第２カバー絶縁層
４０ 金属シールド層
４３ 傾斜部
５０ 実装基板集合体
６０ 粘着剤層
６１ 支持体

Claims (13)

  1. 撮像素子を実装するための撮像素子実装基板であって、
    第１絶縁層と、
    第１絶縁層の厚み方向一方側に配置される金属配線と、
    前記金属配線の厚み方向一方側に配置される第２絶縁層と
    を備える配線領域を有し、
    前記配線領域の等価弾性率が、５ＧＰａ以上、５５ＧＰａ以下であることを特徴とする、撮像素子実装基板。
  2. 前記金属配線の厚みが、１μｍ以上、８μｍ以下であることを特徴とする、請求項１に記載の撮像素子実装基板。
  3. 前記撮像素子実装基板の総厚みが、４０μｍ以下であることを特徴とする、請求項１または２に記載の撮像素子実装基板。
  4. 前記配線領域は、
    前記第２絶縁層の厚み方向一方側に配置される金属シールド層と、
    前記金属シールド層の厚み方向一方側に配置される第３絶縁層と
    をさらに備えることを特徴とする、請求項１〜３のいずれか一項に記載の撮像素子実装基板。
  5. 前記撮像素子実装基板は、端子および前記金属配線を有する導体パターンを備え、
    前記金属配線は、グランド配線を備え、
    前記金属シールド層が、前記グランド配線に電気的に接続されていることを特徴とする、請求項４に記載の撮像素子実装基板。
  6. 前記金属シールド層が、厚み方向に対して傾斜する傾斜方向に延び、前記グランド配線と接触する傾斜部を備えることを特徴とする、請求項５に記載の撮像素子実装基板。
  7. 前記配線領域において、絶縁層の合計厚みに対する金属の合計厚みの割合が、０．１０以上、０．７０以下であることを特徴とする、請求項１〜６のいずれか一項に記載の撮像素子実装基板。
  8. 前記配線領域において、絶縁層の合計厚みに対する金属の合計厚みの割合が、０．２０以上、０．７０以下であることを特徴とする、請求項７に記載の撮像素子実装基板。
  9. 支持体および粘着剤層をさらに備える、請求項１〜８のいずれか一項に記載の撮像素子実装基板。
  10. 請求項１〜９のいずれかに記載の撮像素子実装基板を複数備えることを特徴とする、実装基板集合体。
  11. ロール状に巻回されていることを特徴とする、請求項１０に記載の実装基板集合体。
  12. 請求項１〜９のいずれか一項に記載の撮像素子実装基板の製造方法であって、
    金属支持板を用意する工程、
    前記金属支持板の厚み方向一方側に、第１絶縁層を形成する工程、
    前記第１絶縁層の厚み方向一方側に、金属配線を形成する工程、
    前記金属配線の厚み方向一方側に、第２絶縁層を形成する工程、および、
    前記金属支持板を除去する工程
    を備えることを特徴とする、撮像素子実装基板の製造方法。
  13. 前記第２絶縁層を形成する工程の後、前記金属支持板を除去する工程の前に、
    前記第２絶縁層の厚み方向一方側に、金属シールド層を形成する工程、および、
    前記金属シールド層の厚み方向一方側に、第３絶縁層を形成する工程
    をさらに備えることを特徴とする、請求項１２に記載の撮像素子実装基板の製造方法。
JP2018071825A 2017-04-10 2018-04-03 撮像素子実装基板、その製造方法、および、実装基板集合体 Active JP7357436B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
US16/499,987 US11081437B2 (en) 2017-04-10 2018-04-04 Imaging element mounting board, producing method of imaging element mounting board, and mounting board assembly
KR1020197029442A KR102515701B1 (ko) 2017-04-10 2018-04-04 촬상 소자 실장 기판, 그 제조 방법 및 실장 기판 집합체
CN201880022488.4A CN110494980B (zh) 2017-04-10 2018-04-04 摄像元件安装基板及其制造方法以及安装基板集合体
PCT/JP2018/014380 WO2018190215A1 (ja) 2017-04-10 2018-04-04 撮像素子実装基板、その製造方法、および、実装基板集合体
TW107112243A TWI772403B (zh) 2017-04-10 2018-04-10 攝像元件安裝基板、其製造方法及安裝基板集合體
JP2023016297A JP2023041968A (ja) 2017-04-10 2023-02-06 撮像素子実装基板、その製造方法、および、実装基板集合体

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2017077542 2017-04-10
JP2017077542 2017-04-10
JP2017201977 2017-10-18
JP2017201977 2017-10-18

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023016297A Division JP2023041968A (ja) 2017-04-10 2023-02-06 撮像素子実装基板、その製造方法、および、実装基板集合体

Publications (2)

Publication Number Publication Date
JP2019068032A true JP2019068032A (ja) 2019-04-25
JP7357436B2 JP7357436B2 (ja) 2023-10-06

Family

ID=66337943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018071825A Active JP7357436B2 (ja) 2017-04-10 2018-04-03 撮像素子実装基板、その製造方法、および、実装基板集合体

Country Status (4)

Country Link
US (1) US11081437B2 (ja)
JP (1) JP7357436B2 (ja)
KR (1) KR102515701B1 (ja)
CN (1) CN110494980B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021068808A (ja) * 2019-10-23 2021-04-30 日東電工株式会社 粘着シート付き配線回路基板およびその製造方法
KR20220118417A (ko) 2019-12-18 2022-08-25 닛토덴코 가부시키가이샤 배선 회로 기판
WO2024143520A1 (ja) * 2022-12-28 2024-07-04 日東電工株式会社 配線回路基板、電気的要素実装基板、電子機器、配線回路基板の製造方法および電気的要素実装基板の製造方法
WO2024143364A1 (ja) * 2022-12-28 2024-07-04 日東電工株式会社 電気的要素実装基板の製造方法、電気的要素実装基板および電子機器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11749668B2 (en) * 2021-06-09 2023-09-05 STATS ChipPAC Pte. Ltd PSPI-based patterning method for RDL

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02241077A (ja) * 1989-03-15 1990-09-25 Cmk Corp シールド層を備えるプリント配線板
JP2002077683A (ja) * 2000-06-16 2002-03-15 Mitsubishi Electric Corp 固体撮像装置
JP2014175423A (ja) * 2013-03-07 2014-09-22 Sharp Corp フレキシブル基板及びその実装方法
WO2014174943A1 (ja) * 2013-04-26 2014-10-30 株式会社村田製作所 カメラモジュールの製造方法
JP2015038908A (ja) * 2012-03-06 2015-02-26 イビデン株式会社 フレックスリジッド配線板

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3332278B2 (ja) 1993-12-24 2002-10-07 日東電工株式会社 ポリイミド前駆体およびネガ型感光性材料、並びに感光性基材およびネガ型パターン形成方法
WO2001071806A1 (fr) * 2000-03-21 2001-09-27 Mitsubishi Denki Kabushiki Kaisha Dispositif a semi-conducteur, procede de realisation d'un dispositif electronique, dispositif electronique, et terminal d'informations portable
US20020189854A1 (en) * 2001-04-10 2002-12-19 Crumly William R. Design for long fatigue life in flexible circuits
JP2005210628A (ja) 2004-01-26 2005-08-04 Mitsui Chemicals Inc 撮像装置用半導体搭載用基板と撮像装置
JP4640819B2 (ja) * 2005-12-02 2011-03-02 日東電工株式会社 配線回路基板
JP5382995B2 (ja) * 2006-04-11 2014-01-08 日東電工株式会社 配線回路基板用両面粘着テープ又はシートおよび配線回路基板
JP4919755B2 (ja) * 2006-10-02 2012-04-18 日東電工株式会社 配線回路基板および電子機器
CN101784957B (zh) * 2007-08-30 2012-07-04 三井化学株式会社 负型感光性材料及电路基板
US20090071693A1 (en) * 2007-08-30 2009-03-19 Mitsui Chemicals, Inc. Negative photosensitive material and circuit board
JP2009238901A (ja) * 2008-03-26 2009-10-15 Toshiba Corp フレキシブルプリント配線板および電子機器
JP5199950B2 (ja) 2009-05-27 2013-05-15 日東電工株式会社 ネガ型感光性材料およびそれを用いた感光性基材、ならびにネガ型パターン形成方法
JP5582944B2 (ja) * 2009-09-28 2014-09-03 京セラ株式会社 配線基板、積層板及び積層シート
JP5709572B2 (ja) * 2011-02-18 2015-04-30 キヤノン株式会社 撮像装置および撮像システム
JP5814749B2 (ja) 2011-11-10 2015-11-17 日東電工株式会社 ポリイミド前駆体組成物およびそれを用いた配線回路基板
CN104756610B (zh) * 2012-10-30 2018-03-16 株式会社藤仓 印刷布线板
CN205005138U (zh) 2013-03-07 2016-01-27 株式会社村田制作所 相机模块及电子设备
CN204991657U (zh) 2013-04-26 2016-01-20 株式会社村田制作所 电子元器件及电路基板
JP5968514B1 (ja) * 2015-11-05 2016-08-10 株式会社フジクラ プリント配線板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02241077A (ja) * 1989-03-15 1990-09-25 Cmk Corp シールド層を備えるプリント配線板
JP2002077683A (ja) * 2000-06-16 2002-03-15 Mitsubishi Electric Corp 固体撮像装置
JP2015038908A (ja) * 2012-03-06 2015-02-26 イビデン株式会社 フレックスリジッド配線板
JP2014175423A (ja) * 2013-03-07 2014-09-22 Sharp Corp フレキシブル基板及びその実装方法
WO2014174943A1 (ja) * 2013-04-26 2014-10-30 株式会社村田製作所 カメラモジュールの製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021068808A (ja) * 2019-10-23 2021-04-30 日東電工株式会社 粘着シート付き配線回路基板およびその製造方法
KR20220118417A (ko) 2019-12-18 2022-08-25 닛토덴코 가부시키가이샤 배선 회로 기판
WO2024143520A1 (ja) * 2022-12-28 2024-07-04 日東電工株式会社 配線回路基板、電気的要素実装基板、電子機器、配線回路基板の製造方法および電気的要素実装基板の製造方法
WO2024143364A1 (ja) * 2022-12-28 2024-07-04 日東電工株式会社 電気的要素実装基板の製造方法、電気的要素実装基板および電子機器

Also Published As

Publication number Publication date
KR102515701B1 (ko) 2023-03-29
US20200105656A1 (en) 2020-04-02
CN110494980A (zh) 2019-11-22
KR20190139863A (ko) 2019-12-18
US11081437B2 (en) 2021-08-03
JP7357436B2 (ja) 2023-10-06
CN110494980B (zh) 2024-04-26

Similar Documents

Publication Publication Date Title
JP7357436B2 (ja) 撮像素子実装基板、その製造方法、および、実装基板集合体
US7665915B2 (en) Camera module, method of manufacturing the same, and printed circuit board for the camera module
EP3706405B1 (en) Image capture module of electronic device
JP2023041968A (ja) 撮像素子実装基板、その製造方法、および、実装基板集合体
JP7390779B2 (ja) フレキシブル配線回路基板および撮像装置
JP6576708B2 (ja) 固体撮像装置及びカメラモジュール
CN111164957B (zh) 基板层叠体和拍摄装置
US7964949B2 (en) Tenon-and-mortise packaging structure
US11183448B2 (en) Wiring circuit board and imaging device
JP2010238888A (ja) 固体撮像装置
JP7153438B2 (ja) 基板集合体シート
JP2006129255A (ja) 回路モジュール
WO2018199128A1 (ja) フレキシブル配線回路基板および撮像装置
WO2018199017A1 (ja) 配線回路基板、および、撮像装置
CN113543457B (zh) 摄像单元和摄像设备
JP2024046422A (ja) 電子部品およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220705

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20221115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230206

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20230206

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20230213

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20230214

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20230428

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230926

R150 Certificate of patent or registration of utility model

Ref document number: 7357436

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150