CN111295752A - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN111295752A
CN111295752A CN201880070746.6A CN201880070746A CN111295752A CN 111295752 A CN111295752 A CN 111295752A CN 201880070746 A CN201880070746 A CN 201880070746A CN 111295752 A CN111295752 A CN 111295752A
Authority
CN
China
Prior art keywords
conductive plate
semiconductor device
layer
conductive
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880070746.6A
Other languages
English (en)
Inventor
神田泽水
松尾昌明
高桥聪一郎
稻见嘉听
井上开人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN111295752A publication Critical patent/CN111295752A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0009—Devices or circuits for detecting current in a converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

半导体器件包括第1导电板、第2导电板、多个第1开关元件、多个第2开关元件、第1电源端子和第2电源端子。上述第1导电板、第2导电板在第1方向上彼此隔开间隔地配置。上述多个第1开关元件与上述第1导电板接合，且与上述第2导电板导通。上述多个第2开关元件与上述第2导电板接合。上述第1电源端子与上述第1导电板接合。在俯视时，上述第2电源端子具有与上述第1电源端子重叠的区域。上述第2电源端子在与上述第1方向正交的厚度方向上，与上述第1导电板和上述第1电源端子隔开间隔地配置。上述第2电源端子与上述多个第2开关元件导通。

Description

半导体器件
技术领域
本发明涉及具有多个开关元件的半导体器件。
背景技术
以往，提案有多种包括多个开关元件(功率MOSFET或IGBT)的半导体器件(功率模块)。这样的半导体器件能够用于构成DC-DC转换器这样的进行电力转换的装置的一部分。例如，下述专利文献1公开了包括多个开关元件的现有的半导体器件的一例。在该现有半导体器件中，在绝缘基片形成有由金属箔构成的导电层，该导电层与多个开关元件接合。
在开关元件工作时，从该元件产生热，由此，导电层的温度上升。在上述现有的半导体器件中，将较薄的金属箔用于导电层，因此，导电层的对于热传导的阻力较高。因此，在位于工作中的各开关元件的周边的导电层部分，存在高温状态持续的倾向。
现有技术文献
专利文献
专利文献1：日本特开2009-158787号公报
发明内容
发明所要解决的课题
本发明是鉴于上述情况而完成的，其课题在于提供散热性比以往提高的半导体器件。
用于解决课题的技术方案
由本发明的第1方面提供的半导体器件包括：绝缘层，其具有朝向厚度方向的主面；第1导电板和第2导电板，其与上述主面接合，且在相对于上述厚度方向正交的第1方向上彼此隔开间隔；多个第1开关元件，其与上述第1导电板电接合，且与上述第2导电板导通；多个第2开关元件，其与上述第2导电板电接合；第1电源端子，其与上述第1导电板电接合；和第2电源端子，其配置为在上述厚度方向上相对于上述第1导电板和上述第1电源端子的任一者均隔开间隔，且与多个上述第2开关元件导通，在上述结构中，上述第1导电板和上述第2导电板的厚度比上述绝缘层的厚度大。
由本发明的第2方面提供的半导体器件包括：第1导电板，其具有与该第1导电板的厚度方向正交的第1主面；第2导电板，其具有与上述厚度方向正交的第2主面，且在与上述厚度方向正交的第1方向上与上述第1导电板隔开间隔地配置；多个第1开关元件，其与上述第1导电板电接合，且与上述第2导电板导通；多个第2开关元件，其与上述第2导电板电接合；第1电源端子，其与上述第1导电板电接合；和第2电源端子，其具有从上述厚度方向观察时与上述第1电源端子重叠的区域，并且在上述厚度方向上相对于上述第1导电板和上述第1电源端子隔开间隔地配置，在上述结构中，上述第2电源端子与上述多个第2开关元件导通。
本发明的其他特征和优点通过基于附图在下文进行的详细说明将更为明确。
附图说明
图1是第1方面的第1实施方式的半导体器件的立体图。
图2是上述半导体器件的俯视图。
图3是上述半导体器件的仰视图。
图4是上述半导体器件的主视图。
图5是上述半导体器件的侧视图。
图6是上述半导体器件的俯视图，透视了密封树脂。
图7是与图6对应的俯视图，省略了第2电源端子，并且透视了端子绝缘部件。
图8是沿图6的VIII-VIII线的截面图。
图9是图8所示的一部分的放大图。
图10A是沿图6的X-X线的截面图，表示第1导电板周边。
图10B是沿图6的X-X线的截面图，表示第2导电板周边。
图11是图10B所示的一部分的放大图。
图12是第1开关元件的俯视图。
图13是第2开关元件的俯视图。
图14是上述半导体器件的电路图。
图15是说明上述半导体器件的使用例的概略图。
图16是第1方面的第2实施方式的半导体器件的俯视图，透视了密封树脂。
图17是沿图16的XVII-XVII线的截面图。
图18是图17所示的一部分的放大图。
图19是沿图16的XIX-XIX线的截面图。
图20是图19所示的一部分的放大图。
图21是第1方面的第3实施方式的半导体器件的俯视图，透视了密封树脂。
图22是沿图21的XXII-XXII线的截面图。
图23是图22所示的一部分的放大图。
图24是第1方面的第4实施方式的半导体器件的俯视图，透视了密封树脂。
图25是图24的半导体器件的仰视图。
图26是图24的半导体器件的主视图。
图27是图24的半导体器件的右侧视图。
图28A是沿图24的XXVIII-XXVIII线的截面图，表示第1导电板周边。
图28B是沿图24的XXVIII-XXVIII线的截面图，表示第2导电板周边。
图29是图28B所示的一部分的放大图。
图30是第1方面的第5实施方式的半导体器件的俯视图，透视了密封树脂。
图31A是沿图30的XXXI-XXXI线的截面图，表示第1导电板周边。
图31B是沿图30的XXXI-XXXI线的截面图，表示第2导电板周边。
图32是图31B所示的一部分的放大图。
图33是第2方面的第1实施方式的半导体器件的仰视图。
图34是图33所示的半导体器件的俯视图，透视了密封树脂。
图35是与图34对应的俯视图，省略了第2电源端子，且透视了端子绝缘部件。
图36是沿图34的XXXVI-XXXVI线的截面图。
图37是图36的局部放大图。
图38是沿图34的XXXVIII、XXXIX-XXXVIII、XXXIX线的截面图，表示第1导电板周边。
图39是沿图34的XXXVIII、XXXIX-XXXVIII、XXXIX线的截面图，表示第2导电板周边。
图40是图39所示的一部分的放大图。
图41是图34所示的第1开关元件的俯视图。
图42是图34所示的第2开关元件的俯视图。
图43是第2方面的第2实施方式的半导体器件的俯视图，透视了密封树脂。
图44是沿图43的XLIV-XLIV线的截面图。
图45是图44所示的一部分的放大图。
图46是沿图43的XLVI-XLVI线的截面图。
图47是图46所示的一部分的放大图。
图48是第2方面的第3实施方式的半导体器件的俯视图，透视了密封树脂。
图49是沿图48的XLIX-XLIX线的截面图。
图50是图49所示的一部分的放大图。
具体实施方式
基于附图对用于实施本发明的方式进行说明。
基于图1～图13对第1方面的第1实施方式的半导体器件A10进行说明。半导体器件A10包括绝缘层(绝缘基片)10、第1导电板11、第2导电板12、多个第1开关元件21、多个第2开关元件22、第1电源端子31和第2电源端子32。除此之外，半导体器件A10还包括绝缘件15(参照图9等)、端子绝缘部件39(参照图1等)、多个第1导通线411、多个第2导通线421和密封树脂50。在图6中，为便于理解，透视了密封树脂50。此外，在图7中，省略了第2电源端子32，并且透视了端子绝缘部件39。用虚拟线(双点划线)示出了图6和图7中透视的密封树脂50和图7中透视的端子绝缘部件39。
半导体器件A10是进行电力转换的功率模块。例如图1所示那样，半导体器件A10的厚度(厚度方向z的尺寸)较小。将相对于厚度方向z正交且第1电源端子31(或第2电源端子32)和输出端子33延伸的方向称为“第1方向x”。此外，将相对于厚度方向z和第1方向x两者正交的方向称为“第2方向y”。另外，在下文的说明中，“从厚度方向观察”与“俯视观察”的含义相同。
绝缘层10如图6～图11所示，是搭载第1导电板11和第2导电板12的平板状的电绝缘部件。绝缘层10由热传导率较高的材料构成。绝缘层10的构成材料例如为Al2O3(氧化铝)或AlN(氮化铝)等陶瓷、或者以合成树脂为主要成分的散热片。绝缘层10的厚度t0(在厚度方向z上的大小)在构成材料为陶瓷时为0.25～0.5mm，构成材料为散热片时，为100～200μm。由于绝缘层10，第1导电板11和第2导电板12相对于半导体器件A10的外部电绝缘。绝缘层10具有在厚度方向z上彼此隔开间隔的主面101和背面102。例如在图9中，主面101朝向上方，背面102朝向下方。
第1导电板11如图6～图10A所示，为搭载多个第1开关元件21的金属制且平板状的导电部件。第1导电板11与绝缘层10的主面101接合。第1导电板11的构成材料为Cu(铜)。第1导电板11的厚度t1被设为1.5～10mm，比绝缘层10的厚度t0大。或者，第1导电板11的厚度t1被设为绝缘层10的厚度t0的3～100倍。第1导电板11的厚度t1例如比由金属箔形成的导电层的厚度(0.25～0.8mm)大。
如图6～图10A(图9除外)所示，第1导电板11与具有电绝缘性的第1基片13接合。第1基片13在第1方向x上位于多个第1开关元件21与第1电源端子31之间，且沿第2方向y延伸。第1基片13是例如以Al2O3等为构成材料的陶瓷基片、或印刷配线基片。第1基片13利用粘接剂(图示省略)在厚度方向z上相对于第1导电板11在与绝缘层10相反的一侧接合。在第1基片13配置有第1栅极层131和第1检测层132。第1栅极层131和第1检测层132具有导电性，且沿第2方向y延伸。第1栅极层131和第1检测层132例如由Cu箔构成。在第1方向x上，第1栅极层131位于与第1检测层132相比距第1电源端子31较近的位置。在图示的例子中，第1栅极层131在第1方向x上与第1电源端子31相邻。同样地，第1检测层132在第1方向x上与多个第1开关元件21相邻。
第2导电板12如图6、图7、图10B和图11所示，是搭载多个第2开关元件22的金属制且平板状的导电部件。第2导电板12与绝缘层10的主面101接合。第2导电板12的构成材料与第1导电板11的构成材料相同。此外，第2导电板12的厚度t2与第1导电板11的厚度t1相同。因此，第2导电板12的厚度t2比绝缘层10的厚度t0大，且比由金属箔形成的导电层的厚度大。第2导电板12在第1方向x上与第1导电板11隔开间隔地配置，构成为相对于第1导电板11电绝缘。
如图6、图7和图10B所示，第2导电板12与具有电绝缘性的第2基片14接合。第2基片14在第1方向x上位于多个第2开关元件22与输出端子33之间，且沿第2方向y延伸。第2基片14的构成材料与第1基片13的构成材料相同。第2基片14利用粘接剂(图示省略)在厚度方向z上相对于第2导电板12在与绝缘层10相反的一侧接合。在第2基片14配置有第2栅极层141和第2检测层142。第2栅极层141和第2检测层142具有导电性，且沿第2方向y延伸。第2栅极层141和第2检测层142例如由Cu箔构成。在图示的例子中，第2栅极层141在第1方向x上与输出端子33相邻。第2检测层142在第1方向x上与多个第2开关元件22相邻。
如图6～图11所示，绝缘件15是在第1方向x上夹在第1导电板11与第2导电板12之间的电绝缘部件。绝缘件15与绝缘层10同样，由热传导率较高的材料构成。绝缘件15的构成材料例如为Al2O3、Si3N4(氮化硅)或AlN等陶瓷。
多个第1开关元件21分别为半导体元件，如图6～图9所示，与第1导电板11电接合(即，各开关元件21固定于第1导电板11，且与第1导电板11电导通)。此外，多个第1开关元件21与第2导电板12导通。多个第1开关元件21在厚度方向z上相对于第1导电板11在与绝缘层10相反的一侧接合。在半导体器件A10中，第1开关元件21经由第1导通线411与第2导电板12导通。在半导体器件A10中，多个第1开关元件21均为以SiC(碳化硅)为主要成分的功率MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor，金属-氧化物半导体场效应晶体管)。多个第1开关元件21也可以是IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极晶体管)。多个第1开关元件21沿第2方向y排列。在图示的例子中，多个第1开关元件21的个数为4个，但个数不限于此。各第1开关元件21具有主面21A和背面21B。
如图9所示，主面21A与绝缘层10的主面101朝向相同方向。在主面21A设有主面电极211和栅极电极213(参照图12)。背面21B朝向主面21A的相反侧，且与第1导电板11相对。在背面21B设有背面电极212。
源极电流(第1开关元件21为IGBT时为发射极电流)流经主面电极211。如图12所示，主面电极211在主面21A中分离为4个区域。形成为源极电流在各个区域流通的结构。
漏极电流(第1开关元件21为IGBT时为集电极电流)流经背面电极212。如图9所示，背面电极212经由元件接合层29与第1导电板11导通。
对栅极电极213施加用于驱动第1开关元件21的栅极电压。如图12所示，在半导体器件A10中，栅极电极213位于在第1方向x上彼此隔开间隔的主面电极211的两个区域之间。栅极电极213的大小比主面电极211的任一个区域都小。
多个第2开关元件22如图6、图7、图10B和图11所示，是与第2导电板12电接合的半导体元件。多个第2开关元件22在厚度方向z上相对于第2导电板12在与绝缘层10相反的一侧接合。各第2开关元件22经由第2导通线421与第2电源端子32导通。第2开关元件22是与第1开关元件21相同的元件。多个第2开关元件22沿第2方向y排列。在图示的例子中，多个第2开关元件22的个数为4个，但个数不限于此。各第2开关元件22具有主面22A和背面22B。
如图11所示，主面22A与绝缘层10的主面101朝向相同方向。在主面22A设有主面电极221和栅极电极223(参照图13)。背面22B朝向主面22A的相反侧，且与第2导电板12相对。在背面22B设有背面电极222。
源极电流(第2开关元件22为IGBT时为发射极电流)流经主面电极221。如图13所示，在半导体器件A10中，主面电极221在主面22A中分离为4个区域。形成为源极电流在各区域中流通的结构。
漏极电流(第2开关元件22为IGBT时为集电极电流)流经背面电极222。如图11所示，背面电极222经由元件接合层29与第2导电板12导通。
对栅极电极223施加用于驱动第2开关元件22的栅极电压。如图13所示，在半导体器件A10中，栅极电极223位于在第1方向x上彼此隔开间隔的主面电极221的两个区域之间。栅极电极223的大小比主面电极221的任一个区域都小。
如图9所示，元件接合层29位于各第1开关元件21的背面21B与第1导电板11之间。此外，如图11所示，元件接合层29位于各第2开关元件22的背面22B与第2导电板12之间。元件接合层29具有导电性。元件接合层29例如是以Sn(锡)为主要成分的无铅焊料。各第1开关元件21通过使用了元件接合层29的芯片键合与第1导电板11电接合。同样地，各第2开关元件22通过使用了元件接合层29的芯片键合与第2导电板12接合。
第1电源端子31如图3～图7(图6除外)所示，是与第1导电板11电接合的、金属制且平板状的导电部件。第1电源端子31为半导体器件A10的正极(P端子)。第1电源端子31的构成材料例如为Cu。也可以对第1电源端子31的表面实施镀Ni(镍)。第1电源端子31的厚度被设为0.5～1.5mm。第1电源端子31具有梳齿部311和外部连接部312(参照图7)。梳齿部311在第1方向x上与第1基片13相邻，且俯视时与第1导电板11重叠。梳齿部311在厚度方向z上相对于第1导电板11在与绝缘层10相反的一侧接合。作为梳齿部311相对于第1导电板11的接合方法，可列举焊料接合或超声波接合。外部连接部312是从梳齿部311在第1方向x上向朝向第2导电板12侧的相反侧延伸的带状。外部连接部312的一部分从半导体器件A10向外部露出。
第2电源端子32如图1～图6和图10A所示，是具有在俯视时与第1电源端子31重叠的区域的、金属制且平板状的导电部件。第2电源端子32配置为在厚度方向z上与第1导电板11、第2导电板12和第1电源端子31的任一者均隔开间隔(参照图10A)。因此，第2电源端子32相对于第1导电板11、第2导电板12和第1电源端子31的任一者均电绝缘。第2电源端子32与多个第2开关元件22导通(参照图6)。第2电源端子32是半导体器件A10的负极(N端子)。第2电源端子32的构成材料和厚度与第1电源端子31的构成材料和厚度相同。也可以对第2电源端子32的表面实施镀Ni。如图6所示，第2电源端子32具有第1带状部321(沿第2方向y延伸)、相互平行的多个第2带状部322(分别沿第1方向x延伸)、和外部连接部323(沿第1方向x延伸)。第1带状部321和外部连接部323在俯视时与第1电源端子31重叠。第1带状部321位于第1导电板11的周边缘(与第1电源端子31交叉的周边缘)与第1基片13之间。多个第2带状部322从第1带状部321向第2导电板12延伸，且在第2方向y上彼此隔开间隔地排列。在图示的例子中，多个第2带状部322的个数为4个，但个数不限于此。外部连接部323是从第1带状部321在第1方向x上向朝向第2导电板12侧的相反侧延伸的带状。外部连接部323的一部分从半导体器件A10向外部露出。
如图10A～图11所示，绝缘体324位于第2电源端子32的各第2带状部322的前端与第1导电板11之间。绝缘体324为具有电绝缘性的粘接剂。绝缘体324的构成材料例如为环氧树脂或聚酰亚胺。第2带状部322经由绝缘体324与第1导电板11接合。第2电源端子32与第1导电板11通过绝缘体324而接合，且与第1导电板11电绝缘。
端子绝缘部件39如图1～图6和图10A所示为平板状，且在厚度方向z上夹在第1电源端子31与第2电源端子32之间。端子绝缘部件39具有电绝缘性。端子绝缘部件39的构成材料例如为Al2O3等陶瓷。端子绝缘部件39的厚度被设为0.1～1.0mm。在半导体器件A10中，端子绝缘部件39与第1电源端子31和第2电源端子32这两者相接。更具体而言，端子绝缘部件39与第1电源端子31的上表面整体相接(参照图4、图7)，并且与第2电源端子32的下表面的一部分(即，外部连接部323的下表面整体和第1带状部321的下表面的一部分)相接(参照图4、图6、图7)。第2电源端子32的多个第2带状部322不与端子绝缘部件39相接(参照图10A)。
如图6所示，第2电源端子32的1个第2带状部322(的一部分)位于相邻的两个第1开关元件21之间。换句话说，在相邻的两个第1开关元件21之间，对应的1个第2带状部322向第2导电板12延伸。此外，在第1方向x上，各第2开关元件22与对应的一个第2带状部322相对。由此，多个第1开关元件21和多个第2开关元件22配置为交错状。在图示的例子中，多个第1开关元件21相对于多个第2开关元件22沿第2方向y错开位置。此外，各第1开关元件21在第1方向x观察时，呈与任一者的第2开关元件22均不重叠的配置。
输出端子33如图1～图7所示，为与第2导电板12电接合的金属制且平板状的导电部件。从第1电源端子31和第2电源端子32输入到半导体器件A10的电力通过多个第1开关元件21和多个第2开关元件22被转换，转换后的电力被输出至输出端子33。输出端子33的构成材料和厚度与第1电源端子31的构成材料和厚度相同。也可以对输出端子33的表面实施镀Ni。输出端子33具有梳齿部331和外部连接部332。梳齿部331在第1方向x上与第2基片14相邻，且在俯视时与第2导电板12重叠。梳齿部331在厚度方向z上相对于第2导电板12在与绝缘层10相反的一侧接合。作为梳齿部331相对于第2导电板12的接合方法，可列举焊料接合或超声波接合。外部连接部332为从梳齿部331在第1方向x上向朝向第1导电板11侧的相反侧延伸的带状。因此，外部连接部332向与第1电源端子31的外部连接部312和第2电源端子32的外部连接部323延伸侧相反的一侧延伸。外部连接部332的一部分从半导体器件A10向外部露出。
如图6等所示，半导体器件A10包括第1栅极端子341。第1栅极端子341具有导电性，并且在第2方向y上与第1栅极层131相对配置，且向朝向第1栅极层131侧的相反侧延伸。第1栅极端子341设置为与第1导电板11隔开间隔。此外，如图2和图3所示，第1栅极端子341的一部分向半导体器件A10的外部露出。第1栅极端子341的构成材料例如为Cu。对第1栅极端子341的表面实施了镀Sn。
如图6等所示，半导体器件A10包括第1端子导线451。第1端子导线451具有导电性，且将第1栅极端子341和第1栅极层131连接起来。第1端子导线451的构成材料例如为Al(铝)。第1栅极端子341经由第1端子导线451与第1栅极层131导通。
例如图12所示，半导体器件A10包括第1栅极导线431。第1栅极导线431具有导电性，且将第1开关元件21的栅极电极213和第1栅极层131连接起来。第1栅极导线431的构成材料例如为Al。栅极电极213经由第1栅极导线431与第1栅极层131导通。因而，第1栅极端子341与栅极电极213导通。在半导体器件A10中，钩成为在对第1栅极端子341施加栅极电压时，多个第1开关元件21驱动的结构。
如图7所示，半导体器件A10包括第2栅极端子342。第2栅极端子342具有导电性并且在第2方向y上与第2栅极层141相对地配置，且向朝向第2栅极层141侧的相反侧延伸。如图2和图3所示，第2栅极端子342的一部分向半导体器件A10的外部露出。第2栅极端子342的构成材料与第1栅极端子341的构成材料相同。对第2栅极端子342的表面实施了镀Sn。
如图7所示，半导体器件A10包括第2端子导线452。第2端子导线452具有导电性，且将第2栅极端子342和第2栅极层141连接起来。第2端子导线452的构成材料与第1端子导线451的构成材料相同。第2栅极端子342经由第2端子导线452与第2栅极层141导通。
如图7和图13所示，半导体器件A10包括第2栅极导线432。第2栅极导线432具有导电性，且将第2开关元件22的栅极电极223和第2栅极层141连接起来。第2栅极导线432的构成材料与第1栅极导线431的构成材料相同。栅极电极223经由第2栅极导线432与第2栅极层141导通。因而，第2栅极端子342与栅极电极223导通。在半导体器件A10中，在对第2栅极端子342施加栅极电压时，多个第2开关元件22驱动。
如图7所示，半导体器件A10包括第1检测端子351。第1检测端子351具有导电性，并且在第2方向y上与第1检测层132相对地配置，且向朝向第1检测层132侧的相反侧延伸。如图2和图3所示，第1检测端子351的一部分向半导体器件A10的外部露出。第1检测端子351在第1方向x上与第1栅极端子341隔开间隔。第1检测端子351的构成材料与第1栅极端子341的构成材料相同。对第1检测端子351的表面实施了镀Sn。
如图7所示，半导体器件A10包括第3端子导线453。第3端子导线453具有导电性，且将第1检测端子351和第1检测层132连接起来。第3端子导线453的构成材料与第1端子导线451的构成材料相同。第1检测端子351经由第3端子导线453与第1检测层132导通。
如图7和图12所示，半导体器件A10包括第1检测导线441。第1检测导线441具有导电性，且将第1开关元件21的主面电极211和第1检测层132连接起来。第1检测导线441的构成材料例如为Al。第1检测导线441与主面电极211中的某个区域连接。主面电极211经由第1检测导线441与第1检测层132导通。因而，第1检测端子351与主面电极211导通。在半导体器件A10中，能够检测出从第1检测端子351输入到多个第1开关元件21的源极电流(或发射极电流)。
如图7所示，半导体器件A10包括第2检测端子352。第2检测端子352具有导电性，并且在第2方向y上与第2检测层142相对地配置，且向朝向第2检测层142侧的相反侧延伸。如图2和图3所示，第2检测端子352的一部分向半导体器件A10的外部露出。第2检测端子352在第1方向x上与第2栅极端子342隔开间隔。第2检测端子352的构成材料与第1栅极端子341的构成材料相同。对第2检测端子352的表面实施了镀Sn。
如图7所示，半导体器件A10包括第4端子导线454。第4端子导线454具有导电性，且将第2检测端子352和第2检测层142连接起来。第4端子导线454的构成材料与第1端子导线451的构成材料相同。第2检测端子352经由第4端子导线454与第2检测层142导通。
如图7和图13所示，半导体器件A10包括第2检测导线442。第2检测导线442具有导电性，且将第2开关元件22的主面电极221和第2检测层142连接起来。第2检测导线442的构成材料与第1检测导线441的构成材料相同。第2检测导线442与主面电极221中的某个区域连接。主面电极221经由第2检测导线442与第2检测层142导通。因而，第2检测端子352与主面电极221导通。在半导体器件A10中，能够检测出从第2检测端子352输入到多个第2开关元件22的源极电流(或漏极电流)。
如图7所示，半导体器件A10包括装置电流检测端子36。装置电流检测端子36具有导电性，并且在第1方向x上位于第1检测端子351与第2检测端子352之间，且在第2方向y上与第1导电板11相对地配置。装置电流检测端子36在第2方向y上向朝向第1导电板11侧的相反侧延伸。如图2和图3所示，装置电流检测端子36的一部分向半导体器件A10的外部露出。装置电流检测端子36的构成材料与第1栅极端子341的构成材料相同。对装置电流检测端子36的表面实施了镀Sn。
如图7所示，半导体器件A10包括第5端子导线455。第5端子导线455具有导电性，且将装置电流检测端子36和第1导电板11连接起来。第5端子导线455的构成材料与第1端子导线451的构成材料相同。装置电流检测端子36经由第5端子导线455与第1导电板11导通。在半导体器件A10中，能够检测出从装置电流检测端子36流到第1导电板11的电流。
第1导通线411如图6～图9所示，是连接第1开关元件21的主面电极211和第2导电板12的导电部件。第1导通线411是在第1方向x延伸的金属细线。第1导通线411与主面电极211的某个区域连接。在半导体器件A10中，多个第1开关元件21经由第1导通线411与第2导电板12导通。第1导通线411的构成材料例如为Al。
第2导通线421如图6～图11(图8和图9除外)所示，是连接第2电源端子32的第2带状部322和第2开关元件22的主面电极221的导电部件。第2导通线421是在第1方向x延伸的金属细线。第2导通线421与主面电极221的某个区域连接。在半导体器件A10中，第2带状部322经由第2导通线421与主面电极221导通。第2导通线421的构成材料与第1导通线411的构成材料相同。
密封树脂50如图1～图11(图6和图7除外)所示，覆盖第1导电板11、第2导电板12、多个第1开关元件21和多个第2开关元件22。密封树脂50具有电绝缘性。密封树脂50的构成材料例如为黑色的环氧树脂。密封树脂50具有表面51、底面52、一对第1侧面531和一对第2侧面532。
如图1～图11(图3、图6和图7除外)所示，表面51与绝缘层10的主面101朝向相同方向。如图3～图11(图6和图7除外)所示，底面52与绝缘层10的背面102朝向相同方向。背面102从底面52露出。
如图1～图5所示，一对第1侧面531分别与表面51和底面52这两者相连接，且在第1方向x上彼此隔开间隔。第1电源端子31的外部连接部312、第2电源端子32的外部连接部323和端子绝缘部件39各自的一部分从一个第1侧面531露出。此外，输出端子33的外部连接部332的一部分从另一个第1侧面531露出。如图1～图5所示，一对第2侧面532分别与表面51和底面52这两者相连接，且在第2方向y上彼此隔开间隔。第2侧面532的在第1方向x上的两端与一对第1侧面531相连接。第1栅极端子341、第2栅极端子342、第1检测端子351、第2检测端子352和装置电流检测端子36各自的一部分从一个第2侧面532露出。
如图1、图3、图4、图10A和图10B所示，在密封树脂50形成有分别从底面52在厚度方向z上凹陷，且沿第2方向y延伸的多个槽54。多个槽54在第1方向x上位于底面52的两端。例如在图3所示的例子中，多个槽54被划分为第1组的多个槽(例如右侧组的多个槽)和第2组的多个槽(左侧组的多个槽)，这两个组配置为在第1方向x上彼此隔开间隔。在图示的例子中，右侧组的多个槽配置于底面52的右端附近，左侧组的多个槽配置于底面52的左端附近。此外，任一组的槽54均从一个第2侧面532至另一个第2侧面532为止连续地延伸。
接下来，基于图14对半导体器件A10中的电路结构进行说明。如该图所示，在半导体器件A10中，构成有上臂电路71和下臂电路72这两个开关电路。这些电路成为作为DC-DC转换器的构成要素之一的DC-AC转换器(逆变器)。上臂电路71由第1导电板11和多个第1开关元件21构成。在上臂电路71中，多个第1开关元件21均在第1电源端子31与输出端子33之间并联连接。设于第1开关元件21的栅极电极213均与第1栅极端子341并联连接。通过配置于半导体器件A10的外部的栅极驱动器等驱动电路对第1栅极端子341施加栅极电压，由此，多个第1开关元件21同时驱动。
此外，设于第1开关元件21的主面电极211均与第1检测端子351并联连接。流经多个第1开关元件21的源极电流(或发射极电流)经由第1检测端子351被输入到配置于半导体器件A10的外部的控制电路。
设于第1开关元件21的背面电极212均与装置电流检测端子36并联连接。流到多个第1开关元件21的漏极电流(或集电极电流)，即流到第1导电板11的电流经由装置电流检测端子36被输入到配置于半导体器件A10的外部的控制电路。
下臂电路72由第2导电板12和多个第2开关元件22构成。在下臂电路72中，多个第2开关元件22均在输出端子33和第2电源端子32之间并联连接。设于第2开关元件22的栅极电极223均与第2栅极端子342并联连接。利用配置于半导体器件A10的外部的栅极驱动器等驱动电路对第2栅极端子342施加栅极电压，由此，多个第2开关元件22同时驱动。
此外，设于第2开关元件22的主面电极221均与第2检测端子352并联连接。流到多个第2开关元件22的源极电流(或发射极电流)经由第2检测端子352被输入到配置于半导体器件A10的外部的控制电路。
第1电源端子31和第2电源端子32与直流电源连接，且通过多个第1开关元件21和多个第2开关元件22进行驱动，从而从输出端子33输出交流电压。例如在升压型的DC-DC转换器中，该交流电压依次经过变压器、整流器、平滑电路，由此被转换为比直流电源的电压高的高电压直流电力。
接下来，基于图15对半导体器件A10的使用例进行说明。该图是使用半导体器件A10的电动汽车B的概要图。电动汽车B包括DC-DC转换器81、车载充电器82、蓄电池83和驱动***84。半导体器件A10构成DC-DC转换器81的一部分(DC-AC转换器)。在从设于屋外且作为直流电源的急速供电设施80对电动汽车B供给直流电力时，由DC-DC转换器81转换为高电压直流电力。DC-DC转换器81向蓄电池83供给高电压直流电力。同时，从车载充电器82向蓄电池83供给电力。在车载充电器82中蓄存有从设置于屋外的通常的供电设施供给的电力。车载充电器82在将该电力转换为高电压直流电力后，对蓄电池83供电。像这样，蓄电池83从DC-DC转换器81和车载充电器82这两个***同时被供给高电压直流电力，因此，能够以短时间对蓄电池83充电。蓄存在蓄电池83中的电力向由逆变器、交流电动机和变速器构成的驱动***84供电。电动汽车B通过驱动***84而被驱动。
接下来，对半导体器件A10的作用效果进行说明。根据半导体器件A10的构成，第1导电板11和第2导电板12作为半导体器件A10中的散热部件和导电部件发挥作用。此外，第1导电板11的厚度t1和第2导电板12的厚度t2比搭载它们的绝缘层10的厚度t0大。由此，在相对于厚度方向z正交的第1方向x和第2方向y上，第1导电板11和第2导电板12的截面面积比例如由金属箔形成的导电层的截面面积大。因此，在第1方向x和第2方向y上，第1导电板11和第2导电板12的每单位长度的热阻比由金属箔形成的导电层的每单位长度的热阻低。换句话说，在第1方向x和第2方向y上，与由金属箔形成的导电层相比，第1导电板11和第2导电板12更易于大范围地传递热。因而，根据半导体器件A10，能够提高散热性。
通过提高半导体器件A10的散热性，能够使第1导电板11和第2导电板12的电阻减小。因此，根据半导体器件A10，能够抑制电力损失。
从降低第1导电板11和第2导电板12的在第1方向x和第2方向y上的每单位长度的热阻来看，优选第1导电板11的厚度t1和第2导电板12的厚度t2为1.5～10mm。或者，第1导电板11的厚度t1和第2导电板12的厚度t2为绝缘层10的厚度t0的3～1,000倍，从降低它们的在第1方向x和第2方向y的每单位长度的热阻来看是优选的。
半导体器件A10包括具有电绝缘性且在第1方向x上夹在第1导电板11与第2导电板12之间的绝缘件15。由此，热被传导至绝缘件15，因此，能够较广地确保热的传导路径，并且减小第1导电板11的热分布与第2导电板12的热分布的偏差。在半导体器件A10的电路结构上，构成上臂电路71的第1导电板11比构成下臂电路72的第2导电板12温度高。那么，通过具备绝缘件15，能够使第1导电板11的热传导至第2导电板12。
在第2电源端子32中，第1带状部321和多个第2带状部322在俯视时与第1导电板11重叠。此外，第2带状部322与第2开关元件22的主面电极221经由在第1方向x延伸的第2导通线421导通。由此，能够抑制半导体器件A10的俯视时的尺寸扩大。
多个第2开关元件22在第2方向y上排列，在第1方向x上，各第2开关元件22与对应的1个第2带状部322相对。由此，能够抑制半导体器件A10的第2方向y的尺寸扩大，并且缩短多个第2开关元件22与第2电源端子32的导通路径。该情况下，多个第1开关元件21在第2方向y上排列，第2带状部322的一部分位于相邻的两个第1开关元件21之间。由此，能够进一步抑制半导体器件A10的在第2方向y上的尺寸扩大。
半导体器件A10包括与第2电源端子32的第2带状部322和第2开关元件22的主面电极221连接、且在第1方向x延伸的第2导通线421。由此，多个第2开关元件22与第2电源端子32的导电路径成为沿着第1方向x的路径。此外，半导体器件A10包括与第1开关元件21和第2导电板12连接且在第1方向x延伸的第1导通线411。由此，多个第1开关元件21与第2导电板12的导电路径成为沿着第1方向x的路径。因而，在半导体器件A10中，构成沿着第1方向x的导电路径，因此，能够提高半导体器件A10的绝缘耐压。
第2电源端子32的第2带状部322经由具有电绝缘性的绝缘体324与第1导电板11接合。由此，能够使第2电源端子32支承于第1导电板11。此外，在通过引线键合使第2导通线421接合于第2带状部322时，第2带状部322从第1导电板11受到反作用力，因此，能够充分确保第2导通线421相对于第2带状部322的接合强度。
第1导电板11与具有电绝缘性的第1基片13接合。在第1基片13配置有与第1开关元件21的栅极电极213和第1栅极端子341这两者导通的第1栅极层131。进一步，与第1栅极层131导通的第1栅极端子341配置为距第1导电板11隔开间隔。由此，能够在第1栅极层131相对于第1导电板11电绝缘的状态下，在半导体器件A10构成用于使多个第1开关元件21驱动的导电路径。
在第2导电板12接合有具有电绝缘性的第2基片14。在第2基片14配置有与第2开关元件22的栅极电极223和第2栅极端子342这两者导通的第2栅极层141。进一步，与第2栅极层141导通的第2栅极端子342配置为与第2导电板12隔开间隔。由此，能够在第2栅极层141相对于第2导电板12电绝缘的状态下，在半导体器件A10构成用于使多个第2开关元件22驱动的导电路径。
半导体器件A10包括覆盖第1导电板11和第2导电板12等的密封树脂50。第1电源端子31和第2电源端子32在第1方向x上向朝向第2导电板12侧的相反侧延伸，且具有从密封树脂50露出的部分。此外，半导体器件A10包括与第2导电板12电接合的输出端子33。输出端子33在第1方向x上向朝向第1导电板11侧的相反侧延伸，且具有从密封树脂50露出的部分。由此，第1电源端子31以及第2电源端子32、和输出端子33构成为在与半导体器件A10的导电路径相同的方向即第1方向x上彼此隔开间隔。因而，能够进一步提高半导体器件A10的绝缘耐压。
基于图16～图20，对第1方面的第2实施方式的半导体器件A20进行说明。在这些图中，对与前述的半导体器件A10相同或类似的要素标注相同的符号，并适当地省略重复的说明。此外，为便于理解，这些图中，图16透视过了密封树脂50。
半导体器件A20在代替第1导通线411而包括第1导通引线412，且代替第2导通线421而包括第2导通引线422这点与前述半导体器件A10不同。
第1导通引线412如图16～图18所示，是连接第1开关元件21的主面电极211和第2导电板12的导电部件。第1导通引线412为在第1方向x延伸的带状的、且在厚度方向z上实施了钩状的弯曲加工的金属板。第1导通引线412的构成材料为Cu或Cu合金。第1导通引线412的一端经由导电接合层49与主面电极211电接合。第1导通引线412的另一端经由导电接合层49与第2导电板12电接合。导电接合层49具有导电性。导电接合层49为例如以Sn为主要成分的无铅焊料。
第2导通引线422如图16、图19和图20所示，是连接第2电源端子32的第2带状部322与第2开关元件22的主面电极221的导电部件。第2导通引线422为在第1方向x延伸的带状的、且在厚度方向z上实施了钩状的弯曲加工的金属板。第2导通引线422的构成材料与第1导通引线412的构成材料相同。第2导通引线422的一端经由导电接合层49与第2带状部322电接合。第2导通引线422的另一端经由导电接合层49与主面电极221电接合。
接下来，对半导体器件A20的作用效果进行说明。根据半导体器件A20的构成，与前述的半导体器件A10包括相同的绝缘层10、第1导电板11和第2导电板12。因此，第1导电板11和第2导电板12作为半导体器件A20的散热部件和导电部件发挥作用。因而，利用半导体器件A20也能够提高散热性。
半导体器件A20包括作为第1导通线411的替代物的第1导通引线412和作为第2导通线421的替代物的第2导通引线422。第1导通引线412和第2导通引线422的横截面积比第1导通线411和第2导通线421的横截面积大。因此，第1导通引线412和第2导通引线422的电阻比第1导通线411和第2导通线421的电阻低。因而，与半导体器件A10相比，能够进一步抑制半导体器件A20的电力损失。
基于图21～图23，对第1方面的第3实施方式的半导体器件A30进行说明。在这些图中，对与前述半导体器件A10相同或类似的要素标注相同的附图标记，并省略重复的说明。此外，为便于说明，这些图中，图21透视过了密封树脂50。
在半导体器件A30中，关于代替第1导通线411而包括第1导通引线412这一点和第2电源端子32的第2带状部322的构成方面，与前述半导体器件A10不同。另外，第1导通引线412的构成与前述半导体器件A20的第1导通引线412的构成相同，因此省略说明。
如图21所示，第2电源端子32的第2带状部322，其前端在俯视时延伸至与第2开关元件22的主面电极221重叠的位置。如图22和图23所示，对第2带状部322的前端在厚度方向z上实施了钩状的弯曲加工。第2带状部322的前端经由导电接合层49与主面电极211电接合。因此，主面电极221不经由第2导通线421和第2导通引线422的任一者地与第2电源端子32导通。另外，在半导体器件A30中，第2带状部322不与第1导电板11接合，因此，无需绝缘体324。
接下来，对半导体器件A30的作用效果进行说明。根据半导体器件A30的构成，包括与前述半导体器件A10相同的绝缘层10、第1导电板11和第2导电板12。因此，第1导电板11和第2导电板12作为半导体器件A30的散热部件和导电部件发挥作用。因而，根据半导体器件A30也能够提高散热性。
第2电源端子32的第2带状部322与第2开关元件22的主面电极221连接。由此，在半导体器件A30中，无需第2导通线421、第2导通引线422和绝缘体324任一者。因此，能够削减半导体器件A30的制造所涉及的部件个数。
基于图24～图29对第1方面的第4实施方式的半导体器件A40进行说明。在这些图中，对与前述半导体器件A10相同或类似的要素标注相同的附图标记，并省略重复的说明。此外，为便于理解，这些图中，图24透视过了密封树脂50。
在半导体器件A40中，包括金属层16和散热器60这一点与前述半导体器件A10不同。金属层16如图29所示，是与绝缘层10的背面102接合的导电层。金属层16的构成材料为Cu。金属层16的厚度t3设为0.25～0.8mm。因此，金属层16的厚度t3比第1导电板11的厚度t1和第2导电板12的厚度t2小。利用绝缘层10，金属层16相对于第1导电板11和第2导电板12被电绝缘。
散热器60如图24～图29所示，与金属层16接合。在半导体器件A40中，散热器60为平板状，但散热器60的形状不限于此。散热器60向半导体器件A40的外部露出。
如图24所示，半导体器件A40与半导体器件A10相同，包括第1导通线411和第2导通线421。在半导体器件A40的构成中，与半导体器件A20相同，也可以采用代替它们而包括第1导通引线412和第2导通引线422的结构。此外，在半导体器件A40的结构中，与半导体器件A30相同，也可以采用包括第1导通引线412，且第2电源端子32的第2带状部322与第2开关元件22的主面电极221连接的结构。
接下来，对半导体器件A40的作用效果进行说明。根据半导体器件A40的构成，包括与前述半导体器件A10相同的绝缘层10、第1导电板11和第2导电板12。因此，第1导电板11和第2导电板12作为半导体器件A40中的散热部件和导电部件发挥作用。因而，利用半导体器件A40也能够提高散热性。
半导体器件A40包括散热器60。由此，能够进一步提高半导体器件A40的散热性。此外，包括金属层16，由此，能够使散热器60利用例如焊料等容易地与金属层16接合。
基于图30～图32对第1方面的第5实施方式的半导体器件A50进行说明。在这些图中，对与前述半导体器件A10相同或类似的要素标注相同的附图标记，并省略重复的说明。此外，为便于理解，这些图中，图30透视过了密封树脂50。
在半导体器件A50中，关于包括金属层16和散热器60这一点、和第1导电板11和第2导电板12的结构方面，与前述半导体器件A10不同。另外，金属层16和散热器60的结构与前述半导体器件A40相同，因此省略说明。
如图31A～图32所示，第1导电板11具有第1层111和第2层112。第1层111与绝缘层10的主面101接合。第2层112在厚度方向z上相对于第1层111位于绝缘层10的相反侧，且通过导电接合层49与第1层111接合。第1层111和第2层112的构成材料均为Cu。第1层111的厚度设为0.25～0.8mm。第2层112的厚度设为2.0mm以上，比第1层111的厚度大。在半导体器件A50中，以第1层111和第2层112的厚度加上导电接合层49的厚度成为第1导电板11的厚度t1的方式构成。
如图31A～图32所示，第2导电板12具有第1层121和第2层122。第1层121与绝缘层10的主面101接合。第2层122在厚度方向z上相对于第1层121位于绝缘层10的相反侧，且通过导电接合层49与第1层121接合。第1层121和第2层122的构成材料均为Cu。第1层121的厚度与第1导电板11的第1层111的厚度相同。第2层122的厚度与第2导电板12的第2层122的厚度相同。因此，第2层122的厚度比第1层121的厚度大。在半导体器件A50中，以第1层121和第2层122的厚度加上导电接合层49的厚度成为第2导电板12的厚度t2的方式构成。
如图30所示，半导体器件A50与半导体器件A10相同，包括第1导通线411和第2导通线421。在半导体器件A50的结构中，与半导体器件A20同样，也可以采用代替它们而包括第1导通引线412和第2导通引线422的结构。此外，在半导体器件A50的构成中，也可以与半导体器件A30同样，采用包括第1导通引线412，且第2电源端子32的第2带状部322与第2开关元件22的主面电极221连接的结构。
接下来，对半导体器件A50的作用效果进行说明。根据半导体器件A50的结构，包括与前述半导体器件A10相同的绝缘层10、第1导电板11和第2导电板12。因此，第1导电板11和第2导电板12作为半导体器件A50中的散热部件和导电部件发挥作用。因而，利用半导体器件A50也能够提高散热性。
第1导电板11具有第1层111和第2层112，第2层112的厚度比第1层111的厚度大。此外，第2导电板12具有第1层121和第2层122，第2层122的厚度比第1层121的厚度大。这意味着在实施了图案化的已有的DBC(Direct Bonding Copper：注册商标)基片中，通过使金属板利用导电接合层49与单侧的金属箔层接合，能够容易地使绝缘层10、第1导电板11、第2导电板12和金属层16的构成成立。
在本发明中，也可以将构成与第1开关元件21对应的并联电路的多个二极管(肖特基势垒二极管等)与第1导电板11电接合。进一步，也可以将构成与第2开关元件22对应的并联电路的多个二极管与第2导电板12电接合。通过包括多个二极管，在多个第1开关元件21驱动时，即使因开关而产生反电动势也能够避免反向电流流到第1开关元件21。同样地，在多个第2开关元件22驱动时，也能够避免反向电流流到第2开关元件22。
上述第1方面所涉及的各种实施方式例如可作为以下附记来规定。
附记1：一种半导体器件，包括：
绝缘层，其具有朝向厚度方向的主面；
第1导电板和第2导电板，其与上述主面接合，且在相对于上述厚度方向正交的第1方向上彼此隔开间隔；
多个第1开关元件，其与上述第1导电板电接合，且与上述第2导电板导通；
多个第2开关元件，其与上述第2导电板电接合；
第1电源端子，其与上述第1导电板电接合；和
第2电源端子，其在上述厚度方向上相对于上述第1导电板和上述第1电源端子的任一者均隔开间隔地配置，且与多个上述第2开关元件导通，
在上述结构中，
上述第1导电板和上述第2导电板的厚度比上述绝缘层的厚度大。
附记2：如附记1所述的半导体器件，其中，上述第1导电板和上述第2导电板的上述厚度为1.5～10mm。
附记3：如附记1所述的半导体器件，其中，上述第1导电板和上述第2导电板的上述厚度为上述绝缘层的上述厚度的3～100倍。
附记4：如附记2或3所述的半导体器件，其中，上述第1导电板和上述第2导电板由含Cu的材料构成。
附记5：如附记2～4中任一项所述的半导体器件，还包括绝缘件，其在上述第1方向上夹在上述第1导电板与上述第2导电板之间。
附记6：如附记2至5中任一项所述的半导体器件，其中，
上述多个第2开关元件分别具有设有主面电极的元件主面，
上述第2电源端子具有第1带状部和多个第2带状部，上述第1带状部在相对于上述厚度方向和上述第1方向这两者正交的第2方向上延伸，上述多个第2带状部从上述第1带状部向上述第2导电板延伸，且在上述第2方向上彼此隔开间隔地配置，
上述多个第2带状部与上述多个第2开关元件各自的上述主面电极导通。
附记7：如附记6所述的半导体器件，
还包括多个导通线，其与上述多个第2带状部和上述多个第2开关元件各自的上述主面电极连接，
在上述结构中，
上述多个导通线在上述第1方向上延伸。
附记8：如附记6所述的半导体器件，
还包括多个导通引线，其与上述多个第2带状部和上述多个第2开关元件各自的上述主面电极连接，
在上述结构中，
上述多个导通引线在上述第1方向上延伸。
附记9：如附记7或8所述的半导体器件，其中，上述多个第2带状部分别经由绝缘体与上述第1导电板接合。
附记10：如附记6所述的半导体器件，其中，上述多个第2带状部与上述多个第2开关元件各自的上述主面电极接合。
附记11：如附记10所述的半导体器件，其中，上述多个第2开关元件在上述第2方向上彼此隔开间隔地配置，
在上述第1方向上，上述多个第2开关元件分别与上述多个第2带状部相对。
附记12：如附记11所述的半导体器件，
还包括基片、栅极层和栅极端子，
在上述结构中，
上述基片在上述第2方向延伸，具有电绝缘性，且与上述第2导电板接合，
上述栅极层在上述第2方向延伸，具有导电性，且配置于上述基片，
上述栅极端子与上述第2导电板隔开间隔地配置，且与上述栅极层导通，
在上述多个第2开关元件的各自的上述元件主面设有与上述主面电极隔开间隔且与上述栅极层导通的栅极电极。
附记13：如附记2至12中任一项所述的半导体器件，
还包括与上述绝缘层接合的金属层，
在上述结构中，
上述绝缘层具有与上述主面朝向相反侧的背面，上述金属层与上述绝缘层的上述背面接合，
上述金属层的厚度比上述第1导电板和上述第2导电板的上述厚度小。
附记14：如附记13所述的半导体器件，其中，上述第1导电板和上述第2导电板分别具有第1层和第2层，上述第1层与上述绝缘层的上述主面接合，上述第2层在上述厚度方向上相对于上述第1层位于与上述绝缘层相反侧，上述第2层的厚度比上述第1层的厚度大。
附记15：如附记13或14所述的半导体器件，其中，还包括与上述金属层接合的散热器。
附记16：如附记2至15中任一项所述的半导体器件，
还包括密封树脂，其覆盖上述第1导电板、上述第2导电板、上述多个第1开关元件和上述多个第2开关元件，
在上述结构中，
上述第1电源端子和上述第2电源端子在上述第1方向上向朝向上述第2导电板侧的相反侧延伸，且具有从上述密封树脂露出的部分。
附记17：如附记16所述的半导体器件，
还包括与上述第2导电板电接合的输出端子，
在上述结构中，
上述输出端子在上述第1方向上向朝向上述第1导电板侧的相反侧延伸，且具有从上述密封树脂露出的部分。
接下来，基于图33～图50对第2方面的实施方式的半导体器件B10～B30进行说明。另外，在下文的说明中，对与上述半导体器件A10～A50相同或者类似的要素标注相同的附图标记，并适当省略或者简化关于相同要素的说明。
基于图33～图42，对第2方面的第1实施方式的半导体器件B10进行说明。半导体器件B10包括第1导电板11、第2导电板12、多个第1开关元件21、多个第2开关元件22、第1电源端子31和第2电源端子32。除此之外，半导体器件B10还包括端子绝缘部件39、第1导通线411、第2导通线421、绝缘层10’和密封树脂50。为便于理解，这些图中，图34透视过了密封树脂50。为便于理解，图35省略了第2电源端子32，且透视过了端子绝缘部件39。用虚拟线(双点划线)示出了在图34和图35中被透视的密封树脂50和在图35中被透视的端子绝缘部件39。另外，半导体器件B10的立体图和俯视图与图1和图2相同。
第1导电板11如图34～图38所示，为搭载多个第1开关元件21的金属制且平板状的导电部件。第1导电板11的构成材料为Cu(铜)或Cu合金。第1导电板11的厚度被设为1.5～10mm。第1导电板11具有第1主面11a和第1背面11b。
如图34～图38(图37除外)所示，第1导电板11的第1主面11a与具有电绝缘性的第1基片13接合。第1基片13在第1方向x上位于多个第1开关元件21与第1电源端子31之间，且在第2方向y上延伸。第1基片13是例如以Al2O3(氧化铝)等为构成材料的陶瓷基片或印刷配线基片。第1基片13利用粘接剂(图示省略)与第1主面11a接合。在第1基片13配置有第1栅极层131和第1检测层132。第1栅极层131和第1检测层132具有导电性，且在第2方向y延伸。第1栅极层131和第1检测层132例如由Cu箔构成。
第2导电板12如图34、图35、图39和图40所示，为搭载多个第2开关元件22的金属制且平板状的导电部件。第2导电板12的构成材料和厚度与第1导电板11的构成材料和厚度相同。第2导电板12具有第2主面12a和第2背面12b。在第1方向x上，第2导电板12与第1导电板11隔开间隔地配置。例如图37所示，密封树脂50的一部分进入第1导电板11与第2导电板12之间的间隙，从而填充该间隙。
如图34、图35和图39所示，第2导电板12的第2主面12a与具有电绝缘性的第2基片14接合。第2基片14在第1方向x上位于多个第2开关元件22与输出端子33之间，且在第2方向y延伸。第2基片14的构成材料与第1基片13的构成材料相同。第2基片14利用粘接剂(图示省略)与第2主面12a接合。在第2基片14配置有第2栅极层141和第2检测层142。第2栅极层141和第2检测层142具有导电性，且在第2方向y延伸。第2栅极层141和第2检测层142例如由Cu箔构成。
多个第1开关元件21如图34～图37所示，与第1导电板11的第1主面11a电接合，且与第2导电板12导通。各第1开关元件21经由第1导通线411与第2导电板12导通。各第1开关元件21具有主面21A和背面21B。
多个第2开关元件22如图34、图35、图39和图40所示，为与第2导电板12(的第2主面12a)电接合的半导体元件。各第2开关元件22经由第2导通线421与第2电源端子32导通。第2开关元件22是与第1开关元件21相同的元件。多个第2开关元件22在第2方向y上排列。各第2开关元件22具有主面22A和背面22B。
如图40所示，主面22A与第2导电板12的第2主面12a朝向相同的方向。在主面22A设有主面电极221和栅极电极223。此外，背面22B朝向主面22A的相反侧，且与第2主面12a相对。在背面22B设有背面电极222。
对栅极电极223施加用于使第2开关元件22驱动的栅极电压。如图42所示，栅极电极223位于在第1方向x上彼此隔开间隔的两个主面电极221之间。栅极电极223的大小比任一者的主面电极221都小。
如图37所示，元件接合层29位于第1开关元件21的背面21B与第1导电板11的第1主面11a之间。此外，如图40所示，元件接合层29位于第2开关元件22的背面22B与第2导电板12的第2主面12a之间。元件接合层29具有导电性。元件接合层29为例如以Sn(锡)为主要成分的无铅焊料。第1开关元件21通过使用了元件接合层29的芯片键合而与第1主面11a电接合。同样地，第2开关元件22通过使用了元件接合层29的芯片键合而与第2主面12a接合。
第1电源端子31如图33和图35所示，为与第1导电板11电接合的金属制且平板状的导电部件。第1电源端子31为半导体器件B10的正极(P端子)。第1电源端子31的构成材料例如为Cu。也可以对第1电源端子31的表面实施镀Ni(镍)。第1电源端子31的厚度被设为0.5～1.5mm。第1电源端子31具有梳齿部311和外部连接部312。梳齿部311在第1方向x上与第1基片13相邻，且在俯视时与第1导电板11重叠。梳齿部311与第1导电板11的第1主面11a电接合。作为梳齿部311相对于第1主面11a的接合方法，可列举焊料接合或超声波接合。外部连接部312为从梳齿部311在第1方向x上向朝向第2导电板12侧的相反侧延伸的带状。外部连接部312的一部分从半导体器件B10向外部露出。
第2电源端子32如图34所示，为具有在俯视时与第1电源端子31重叠的区域的金属制且平板状的导电部件。第2电源端子32配置为在厚度方向z上相对于第1导电板11、第2导电板12和第1电源端子31均隔开间隔。因此，第2电源端子32相对于第1导电板11、第2导电板12和第1电源端子31均电绝缘。第2电源端子32与多个第2开关元件22导通。第2电源端子32为半导体器件B10的负极(N端子)。第2电源端子32的构成材料和厚度与第1电源端子31的构成材料和厚度相同。也可以对第2电源端子32的表面实施镀Ni。第2电源端子32具有第1带状部321、多个第2带状部322和外部连接部323。
如图38～图40所示，在第2带状部322(第2电源端子32)的前端与第1导电板11的第1主面11a之间具有绝缘体324。绝缘体324为具有电绝缘性的粘接剂。绝缘体324的构成材料例如为环氧树脂或聚酰亚胺。第2带状部322经由绝缘体324与第1主面11a接合。利用绝缘体324，第2电源端子32与第1导电板11接合，且确保第1导电板11与第2电源端子32电绝缘。
端子绝缘部件39如图33～图34和图38所示为平板状，且在厚度方向z上夹在第1电源端子31与第2电源端子32之间。端子绝缘部件39具有电绝缘性。端子绝缘部件39的构成材料例如为Al2O3等陶瓷。端子绝缘部件39的厚度被设为0.1～1.0mm。在半导体器件B10中，端子绝缘部件39与第1电源端子31和第2电源端子32这两者相接。
如图34所示，第2电源端子32的第2带状部322的一部分位于相邻的两个第1开关元件21之间。因此，在半导体器件B10中，第2带状部322在相邻的两个第1开关元件21之间向第2导电板12延伸。此外，在第1方向x上，各第2开关元件22与对应的1个第2带状部322相对。
输出端子33如图33～图35所示，为与第2导电板12电接合的金属制且平板状的导电部件。从第1电源端子31和第2电源端子32输入到半导体器件B10的电力由多个第1开关元件21和多个第2开关元件22转换，转换后的电力被输出至输出端子33。输出端子33的构成材料和厚度与第1电源端子31的构成材料和厚度相同。也可以对输出端子33的表面实施镀Ni。输出端子33具有梳齿部331和外部连接部332。梳齿部331在第1方向x上与第2基片14相邻，且在俯视时与第2导电板12重叠。梳齿部311与第2导电板12的第2主面12a电接合。作为梳齿部331相对于第2主面12a的接合方法，可列举焊料接合或超声波接合。外部连接部332为从梳齿部331在第1方向x上向朝向第1导电板11侧的相反侧延伸的带状。因此，外部连接部332向第1电源端子31的外部连接部312和第2电源端子32的外部连接部323延伸侧的相反侧延伸。外部连接部332的一部分从半导体器件B10向外部露出。
如图35所示，半导体器件B10包括第1栅极端子341。第1栅极端子341具有导电性，并且在第2方向y上与第1栅极层131相对地配置，且向朝向第1栅极层131侧的相反侧延伸。如图2和图33所示，第1栅极端子341的一部分向半导体器件B10的外部露出。第1栅极端子341的构成材料例如为Cu。对第1栅极端子341的表面实施了镀Sn。
如图35所示，包括第1端子导线451。第1端子导线451具有导电性，且将第1栅极端子341和第1栅极层131连接起来。第1端子导线451的构成材料例如为Al(铝)。第1栅极端子341经由第1端子导线451与第1栅极层131导通。
如图35和图41所示，半导体器件B10包括第1栅极导线431。第1栅极导线431具有导电性，且将第1开关元件21的栅极电极213和第1栅极层131连接起来。第1栅极导线431的构成材料例如为Al。栅极电极213经由第1栅极导线431与第1栅极层131导通。因而，第1栅极端子341与栅极电极213导通。在半导体器件B10中，形成为在对第1栅极端子341施加栅极电压时，多个第1开关元件21进行驱动的结构。
如图35所示，半导体器件B10包括第2栅极端子342。第2栅极端子342具有导电性，并且在第2方向y上与第2栅极层141相对地配置，且向朝向第2栅极层141侧的相反侧延伸。如图33所示，第2栅极端子342的一部分向半导体器件B10的外部露出。第2栅极端子342的构成材料与第1栅极端子341的构成材料相同。对第2栅极端子342的表面实施了镀Sn。
如图35所示，半导体器件B10包括第2端子导线452。第2端子导线452具有导电性，且将第2栅极端子342与第2栅极层141连接起来。第2端子导线452的构成材料与第1端子导线451的构成材料相同。第2栅极端子342经由第2端子导线452与第2栅极层141导通。
图35和图42所示，半导体器件B10包括第2栅极导线432。第2栅极导线432具有导电性，且将第2开关元件22的栅极电极223与第2栅极层141连接起来。第2栅极导线432的构成材料与第1栅极导线431的构成材料相同。栅极电极223经由第2栅极导线432与第2栅极层141导通。因而，第2栅极端子342与栅极电极223导通。在半导体器件B10中，在对第2栅极端子342施加栅极电压时，多个第2开关元件22进行驱动。
如图35所示，半导体器件B10包括第1检测端子351。第1检测端子351具有导电性，并且在第2方向y上与第1检测层132相对地配置，且向朝向第1检测层132侧的相反侧延伸。如图2和图33所示，第1检测端子351的一部分向半导体器件B10的外部露出。第1检测端子351在第1方向x上与第1栅极端子341隔开间隔。第1检测端子351的构成材料与第1栅极端子341的构成材料相同。对第1检测端子351的表面实施了镀Sn。
如图35所示，半导体器件B10包括第3端子导线453。第3端子导线453具有导电性，且将第1检测端子351和第1检测层132连接起来。第3端子导线453的构成材料与第1端子导线451的构成材料相同。第1检测端子351经由第3端子导线453与第1检测层132导通。
如图35和图41所示，半导体器件B10包括第1检测导线441。第1检测导线441具有导电性，且将第1开关元件21的主面电极211和第1检测层132连接起来。第1检测导线441的构成材料例如为Al。第1检测导线441与主面电极211中的某个区域连接。主面电极211经由第1检测导线441与第1检测层132导通。因而，第1检测端子351与主面电极211导通。在半导体器件B10中，能够检测从第1检测端子351输入到多个第1开关元件21的源极电流(或发射极电流)。
如图35所示，半导体器件B10包括第2检测端子352。第2检测端子352具有导电性，并且在第2方向y上与第2检测层142相对地配置，且向朝向第2检测层142侧的相反侧延伸。如图2和图33所示，第2检测端子352的一部分向半导体器件B10的外部露出。第2检测端子352在第1方向x上与第2栅极端子342隔开间隔。第2检测端子352的构成材料与第1栅极端子341的构成材料相同。对第2检测端子352的表面实施了镀Sn。
如图35所示，半导体器件B10包括第4端子导线454。第4端子导线454具有导电性，且将第2检测端子352和第2检测层142连接起来。第4端子导线454的构成材料与第1端子导线451的构成材料相同。第2检测端子352经由第4端子导线454与第2检测层142导通。
如图35和图42所示，半导体器件B10包括第2检测导线442。第2检测导线442具有导电性，且将第2开关元件22的主面电极221和第2检测层142连接起来。第2检测导线442的构成材料与第1检测导线441的构成材料相同。第2检测导线442与主面电极221中的某个区域连接。主面电极221经由第2检测导线442与第2检测层142导通。因而，第2检测端子352与主面电极221导通。在半导体器件B10中，能够检测从第2检测端子352输入到多个第2开关元件22的源极电流(或发射极电流)。
如图35所示，半导体器件B10包括装置电流检测端子36。装置电流检测端子36具有导电性，并且在第1方向x上位于第1检测端子351与第2检测端子352之间，且在第2方向y上与第1导电板11相对地配置。装置电流检测端子36在第2方向y上向朝向第1导电板11侧的相反侧延伸。如图33所示，装置电流检测端子36的一部向半导体器件B10的外部露出。装置电流检测端子36的构成材料与第1栅极端子341的构成材料相同。对装置电流检测端子36的表面实施了镀Sn。
如图35所示，半导体器件B10包括第5端子导线455。第5端子导线455具有导电性，且将装置电流检测端子36和第1导电板11的第1主面11a连接起来。第5端子导线455的构成材料与第1端子导线451的构成材料相同。装置电流检测端子36经由第5端子导线455与第1导电板11导通。在半导体器件B10中，能够检测从装置电流检测端子36流到第1导电板11的电流。
第1导通线411如图34～图37所示，是连接第1开关元件21的主面电极211和第2导电板12的第2主面12a的导电部件。第1导通线411为在第1方向x延伸的金属细线。第1导通线411与主面电极211的一个区域连接。在半导体器件B10中，多个第1开关元件21经由第1导通线411与第2导电板12导通。第1导通线411的构成材料例如为Al。
第2导通线421如图34所示，是连接第2电源端子32的第2带状部322和第2开关元件22的主面电极221的导电部件。第2导通线421为在第1方向x延伸的金属细线。第2导通线421与主面电极221的一个区域连接。在半导体器件B10中，第2带状部322经由第2导通线421与主面电极221导通。第2导通线421的构成材料与第1导通线411的构成材料相同。
如图38和图39所示，绝缘层10’包含两个独立区域(第1区域103、第2区域104)，分别与第1导电板11的第1背面11b和第2导电板12的第2背面12b接合。第1区域103和第2区域104在第1方向x上彼此隔开间隔。绝缘层10’(乃至第1区域103和第2区域104)具有电绝缘性和较高的热传导性。绝缘层10’的构成材料为例如Al2O3或AlN(氮化铝)等陶瓷、或者以合成树脂为主要成分的散热片。绝缘层10’的厚度与第1导电板11和第2导电板12的厚度相比较薄，被设为0.1～1.0mm。利用绝缘层10’，第1导电板11和第2导电板12相对于半导体器件B10的外部电绝缘。绝缘层10’能够省略。该情况下，成为第1背面11b和第2背面12b这两者被密封树脂50覆盖的结构。
密封树脂50如图33～图40所示，覆盖第1导电板11、第2导电板12、多个第1开关元件21和多个第2开关元件22。密封树脂50具有电绝缘性。密封树脂50的构成材料例如为黑色的环氧树脂。密封树脂50具有正面51、背面52、一对第1侧面531和一对第2侧面532。
如图36～图40所示，正面51与第1导电板11的第1主面11a和第2导电板12的第2主面12a朝向相同的方向。背面52与第1导电板11的第1背面11b和第2导电板12的第2背面12b朝向相同的方向。绝缘层10’(第1区域103和第2区域104)从背面52露出。也可以使散热部件与所露出的绝缘层10’的面接合。
一对第1侧面531分别与正面51和背面52这两者相连结，且在第1方向x上彼此隔开间隔(参照图4)。第1电源端子31的外部连接部312、第2电源端子32的外部连接部323和端子绝缘部件39各自的一部分从一个第1侧面531露出。输出端子33的外部连接部332的一部分从另一个第1侧面531露出。一对第2侧面532分别与表面51和背面52这两者相连接，且在第2方向y上彼此隔开间隔(参照图5)。各第2侧面532的在第1方向x上的两端与一对第1侧面531相连接。第1栅极端子341、第2栅极端子342、第1检测端子351、第2检测端子352和装置电流检测端子36的各自的一部分从一个第2侧面532露出(参照图33)。
如图33等所示，在密封树脂50的背面52分别形成有沿第2方向y延伸的多个槽54。多个槽54在第1方向x上位于背面52的两端。多个槽54的任一者均从一个第2侧面532到达另一个第2侧面532。
半导体器件B10的电路结构与图14所示的电路结构相同，构成该电路的开关元件等的工作方式也与参照图14所说明的内容相同。此外，半导体器件B10的使用例也与参照图15所说明的内容相同。
接下来，对半导体器件B10的作用效果进行说明。根据半导体器件B10的结构，第1导电板11和第2导电板12作为半导体器件B10的散热部件和导电部件发挥作用。第1导电板11和第2导电板12的厚度比例如由金属箔形成的导电层的厚度大。由此，在相对于厚度方向z正交的第1方向x和第2方向y上，第1导电板11和第2导电板12的截面面积比由金属箔形成的导电层的截面面积大。因此，在第1方向x和第2方向y上，第1导电板11和第2导电板12的每单位长度的热阻比由金属箔形成的导电层的每单位长度的热阻低。换句话说，在第1方向x和第2方向y上，第1导电板11和第2导电板12相比由金属箔形成的导电层，更易于大范围地传递热。因而，根据半导体器件B10，能够提高散热性。
通过提高半导体器件B10的散热性，能够减小第1导电板11和第2导电板12的电阻。因此，根据半导体器件B10，能够抑制电力损失。
此外，第2电源端子32具有在俯视时与第1电源端子31重叠的区域。根据该结构，从第2电源端子32发出的噪音与从第1电源端子31发出的噪音相干涉，由此，第1电源端子31的自感(固有电感)变小。同样地，从第1电源端子31发出的噪音与从第2电源端子32发出的噪音相干涉，由此，第2电源端子32的自感变小。像这样，在第1电源端子31和第2电源端子32的自感变小时，能够进一步抑制半导体器件B10的电力损失。此外，也能够减少施加于多个第1开关元件21和多个第2开关元件22的浪涌电压。另外，通过第1方面的各半导体器件也能够起到同样的技术效果。
半导体器件B10包括具有电绝缘性且由第1电源端子31和第2电源端子32夹着的端子绝缘部件39。由此，能够确保第1电源端子31和第2电源端子32的电绝缘，并且进一步缩短厚度方向z上的第1电源端子31与第2电源端子32的间隔。因而，能够进一步降低第1电源端子31和第2电源端子32的自感。
在第2电源端子32中，第1带状部321和多个第2带状部322在俯视时与第1导电板11重叠。相应地，第2带状部322经由在第1方向x延伸的第2导通线421与第2开关元件22的主面电极221导通。由此，能够抑制半导体器件B10的俯视时的尺寸扩大。
多个第1开关元件21沿第2方向y排列，第2带状部322的一部分位于相邻的两个第1开关元件21之间。由此，能够抑制半导体器件B10的在第2方向y上的尺寸扩大。该情况下，多个第2开关元件22在第2方向y排列，在第1方向x上，各第2开关元件22与对应的1个第2带状部322相对。由此，能够进一步抑制半导体器件B10的在第2方向y上的尺寸扩大，并能够缩短多个第2开关元件22与第2电源端子32的导通路径。
半导体器件B10包括与第2电源端子32的第2带状部322和第2开关元件22的主面电极221连接、且在第1方向x延伸的第2导通线421。由此，多个第2开关元件22与第2电源端子32的导电路径成为沿着第1方向x的路径。此外，半导体器件B10包括与第1开关元件21和第2导电板12的第2主面12a连接、且在第1方向x延伸的第1导通线411。由此，多个第1开关元件21与第2导电板12的导电路径成为沿着第1方向x的路径。因而，在半导体器件B10中，构成沿着第1方向x的导电路径，因此能够提高半导体器件B10的绝缘耐压。
第2电源端子32的第2带状部322经由具有电绝缘性的绝缘体324与第1导电板11的第1主面11a接合。由此，能够使第2电源端子32支承于第1导电板11。此外，在通过引线键合使第2导通线421与第2带状部322接合时，第2带状部322受到来自第1导电板11的反作用力，因此，能够充分确保第2导通线421相对于第2带状部322的接合强度。
第1导电板11的第1主面11a与具有电绝缘性的第1基片13接合。在第1基片13配置有与第1开关元件21的栅极电极213和第1栅极端子341这两者导通的第1栅极层131。进一步，与第1栅极层131导通的第1栅极端子341配置为与第1导电板11隔开间隔(参照图34等)。由此，能够在第1栅极层131相对于第1导电板11电绝缘的状态下，在半导体器件B10构成用于使多个第1开关元件21驱动的导电路径。
第2导电板12的第2主面12a与具有电绝缘性的第2基片14接合。在第2基片14配置有与第2开关元件22的栅极电极223和第2栅极端子342这两者导通的第2栅极层141。进一步，与第2栅极层141导通的第2栅极端子342配置为与第2导电板12隔开间隔。由此，能够在第2栅极层141相对于第2导电板12电绝缘的状态下，在半导体器件B10构成用于使多个第2开关元件22驱动的导电路径。
半导体器件B10包括覆盖第1导电板11和第2导电板12等的密封树脂50。第1电源端子31和第2电源端子32在第1方向x上向朝向第2导电板12侧的相反侧延伸，且具有从密封树脂50露出的部分。此外，半导体器件B10包括与第2导电板12电接合的输出端子33。输出端子33在第1方向x上向朝向第1导电板11侧的相反侧延伸，且具有从密封树脂50露出的部分。由此，构成为第1电源端子31以及第2电源端子32、和输出端子33在与半导体器件B10的导电路径相同的方向即第1方向x上彼此隔开间隔的结构。因而，能够进一步提高半导体器件B10的绝缘耐压。
半导体器件B10包括与第1导电板11的第1背面11b和第2导电板12的第2背面12b接合的绝缘层10’。绝缘层10’从密封树脂50的背面52露出。像这样，第1导电板11和第2导电板12相对于半导体器件B10的外部电绝缘。通过极力使绝缘层10’的厚度变薄，能够缩小半导体器件B10的厚度。
绝缘层10’具有与第1导电板11接合的第1区域103、和与第2导电板12接合的第2区域104，第1区域103和第2区域104在第1方向x上彼此隔开间隔。由此，在半导体器件B10的制造中，能够抑制在绝缘层10’产生的翘曲，避免在第1导电板11和第2导电板12产生过度的弯曲应变。
在密封树脂50形成有从背面52在厚度方向z上凹陷、且沿第2方向y延伸的多个槽54。多个槽54位于第1方向x上的背面52的两端。由此，包含多个槽54在内的在第1方向x上的背面52的表面延长进一步变长，因此，能够进一步提高半导体器件B10的绝缘耐压。
基于图43～图47，对第2方面的第2实施方式的半导体器件B20进行说明。这些图中，在图43中用虚拟线示出了密封树脂50。
在半导体器件B20中，代替第1导通线411使用了第1导通引线412，且代替第2导通线421使用了第2导通引线422。
第1导通引线412如图43～图45所示，是连接第1开关元件21的主面电极211和第2导电板12的第2主面12a的导电部件。第1导通引线412为在第1方向x延伸的带状的、且在厚度方向z上实施了钩状的弯曲加工的金属板。第1导通引线412的构成材料为Cu或Cu合金。第1导通引线412的一端经由导电接合层49与主面电极211电接合。第1导通引线412的另一端经由导电接合层49与第2主面12a电接合。导电接合层49具有导电性，为例如以Sn为主要成分的无铅焊料。
第2导通引线422如图43、图46和图47所示，是连接第2电源端子32的第2带状部322和第2开关元件22的主面电极221的导电部件。第2导通引线422为在第1方向x延伸的带状的、且在厚度方向z上实施了钩状的弯曲加工的金属板。第2导通引线422的构成材料与第1导通引线412的构成材料相同。第2导通引线422的一端经由导电接合层49与第2带状部322电接合。第2导通引线422的另一端经由导电接合层49与主面电极221电接合。
接下来，对半导体器件B20的作用效果进行说明。根据半导体器件B20的结构，包括与前述半导体器件B10相同的第1导电板11和第2导电板12。第1导电板11和第2导电板12作为半导体器件B20的散热部件(和导电部件)发挥作用，因此，根据半导体器件B20，也能够提高散热性。
半导体器件B20包括第1导通引线412和第2导通引线422。第1导通引线412和第2导通引线422的横截面积比第1导通线411和第2导通线421的横截面积大。因此，第1导通引线412和第2导通引线422的电阻比第1导通线411和第2导通线421的电阻低。因而，与半导体器件B10相比，能够更加抑制半导体器件B20的电力损失。
基于图48～图50对第2方面的第3实施方式的半导体器件B30进行说明。这些图中，在图48中用虚拟线示出了密封树脂50。
在半导体器件B30中，代替第1导通线411使用第1导通引线412，第2电源端子32的第2带状部322的结构与半导体器件B10的情况不同。第1导通引线412的结构与前述半导体器件B20的第1导通引线412的结构相同。
如图48所示，第2电源端子32的第2带状部322，其前端在俯视时延伸至与第2开关元件22的主面电极221重叠的位置。如图49和图50所示，在厚度方向z上对第2带状部322的前端实施了钩状的弯曲加工。第2带状部322的前端经由导电接合层49与主面电极211电接合。因此，主面电极221不经由第2导通线421和第2导通引线422的任一者地与第2电源端子32导通。在半导体器件B30中，第2带状部322不与第1导电板11的第1主面11a接合，因此，无需绝缘体324。
接下来，对半导体器件B30的作用效果进行说明。在半导体器件B30的结构中，第1导电板11和第2导电板12也作为散热部件(和导电部件)发挥作用，因此，能够提高散热性。
第2电源端子32的第2带状部322与第2开关元件22的主面电极221连接。由此，在半导体器件B30中，无需第2导通线421、第2导通引线422和绝缘体324任一者。因此，能够削减半导体器件B30的制造所涉及的部件个数。
在第2方面的实施方式中，也可以将构成与第1开关元件21对应的并联电路的多个二极管(肖特基势垒二极管等)与第1导电板11的第1主面11a电接合。进一步，也可以将构成与第2开关元件22对应的并联电路的多个二极管与第2导电板12的第2主面12a电接合。通过包括多个二极管，在多个第1开关元件21驱动时，即使因开关而产生了反电动势也能够避免反向电流流到第1开关元件21。同样地，在多个第2开关元件22驱动时，也能够避免反向电流流到第2开关元件22。
本发明不限于上述实施方式。本发明的各部分的具体的结构能够自由地进行各种设计变更。

Claims (23)

1.一种半导体器件，其特征在于：包括：
第1导电板，其具有与该第1导电板的厚度方向正交的第1主面；
第2导电板，其具有与所述厚度方向正交的第2主面，且在与所述厚度方向正交的第1方向上与所述第1导电板隔开间隔地配置；
多个第1开关元件，其与所述第1导电板电接合，且与所述第2导电板导通；
多个第2开关元件，其与所述第2导电板电接合；
第1电源端子，其与所述第1导电板电接合；和
第2电源端子，其具有从所述厚度方向观察时与所述第1电源端子重叠的区域，且在所述厚度方向上相对于所述第1导电板和所述第1电源端子隔开间隔地配置，
所述第2电源端子与所述多个第2开关元件导通。
2.如权利要求1所述的半导体器件，其特征在于：
还包括绝缘部件，其在所述厚度方向上夹在所述第1电源端子与所述第2电源端子之间。
3.如权利要求1或2所述的半导体器件，其特征在于：
所述第1导电板和所述第2导电板由含Cu的材料构成。
4.如权利要求1～3中任一项所述的半导体器件，其特征在于：
在所述多个第2开关元件分别设有主面电极，
所述第2电源端子具有第1带状部和多个第2带状部，所述第1带状部沿与所述厚度方向和所述第1方向正交的第2方向延伸，所述多个第2带状部从所述第1带状部向所述第2导电板延伸，并且在所述第2方向上彼此隔开间隔地配置，
所述多个第2带状部分别与所述多个第2开关元件的所述主面电极导通。
5.如权利要求4所述的半导体器件，其特征在于：
还包括多个导通线，其将所述多个第2带状部与所述多个第2开关元件连接，
所述多个导通线分别在所述第1方向上延伸。
6.如权利要求4所述的半导体器件，其特征在于：
还包括多个导通引线，其将所述多个第2带状部与所述多个第2开关元件连接，
所述多个导通引线分别在所述第1方向上延伸。
7.如权利要求4～6中任一项所述的半导体器件，其特征在于：
所述多个第2带状部分别经由绝缘体接合于所述第1导电板的所述第1主面。
8.如权利要求4所述的半导体器件，其特征在于：
所述多个第2带状部分别接合于所述多个第2开关元件中的对应的1个元件的所述主面电极。
9.如权利要求4～8中任一项所述的半导体器件，其特征在于：
所述多个第1开关元件在所述第2方向上彼此隔开间隔地配置，
所述多个第2带状部中的1个第2带状部位于所述多个第1开关元件中相邻的两个元件之间。
10.如权利要求1～9中任一项所述的半导体器件，其特征在于：
还包括第1基片、第1栅极层和第1栅极端子，
所述第1基片在所述第2方向延伸，具有电绝缘性，且接合于所述第1导电板的所述第1主面，
所述第1栅极层在所述第2方向延伸，具有导电性，且接合于所述第1基片，
所述第1栅极端子与所述第1导电板隔开间隔地配置，且与所述第1栅极层导通，
所述多个第1开关元件与所述第1栅极层导通。
11.如权利要求4～10中任一项所述的半导体器件，其特征在于：
所述多个第2开关元件在所述第2方向上彼此隔开间隔地配置，
在所述第1方向上，所述多个第2开关元件分别与所述多个第2带状部相对。
12.如权利要求10或11所述的半导体器件，其特征在于：
还包括第2基片、第2栅极层和第2栅极端子，
所述第2基片在所述第2方向延伸，具有电绝缘性，且接合于所述第2导电板的所述第2主面，
所述第2栅极层在所述第2方向延伸，具有导电性，且接合于所述第2基片，
所述第2栅极端子与所述第2导电板隔开间隔地配置，且与所述第2栅极层导通，
所述多个第2开关元件与所述第2栅极层导通。
13.如权利要求1～12中任一项所述的半导体器件，其特征在于：
还包括密封树脂，其覆盖所述第1导电板、所述第2导电板、所述多个第1开关元件和所述多个第2开关元件，
所述第1电源端子和所述第2电源端子分别具有从所述密封树脂露出的露出部分，该露出部分在所述第1方向上向朝向所述第2导电板侧的相反侧延伸。
14.如权利要求13所述的半导体器件，其特征在于：
还包括输出端子，其与所述第2导电板电接合，
所述输出端子具有从所述密封树脂露出的露出部分，所述输出端子的所述露出部分在所述第1方向上向朝向所述第1导电板侧的相反侧延伸。
15.如权利要求13或14所述的半导体器件，其特征在于：
还包括绝缘层，
所述第1导电板具有与所述第1主面为相反侧的第1背面，所述第2导电板具有与所述第2主面为相反侧的第2背面，所述密封树脂具有在所述厚度方向上与所述第1背面和所述第2背面朝向相同方向的背面，
所述绝缘层接合于所述第1背面和所述第2背面，且从所述密封树脂的所述背面露出。
16.如权利要求15所述的半导体器件，其特征在于：
所述绝缘层具有第1区域和第2区域，所述第1区域接合于所述第1背面，所述第2区域接合于所述第2背面，所述第1区域和所述第2区域在所述第1方向上彼此隔开间隔。
17.如权利要求15或16所述的半导体器件，其特征在于：
在所述密封树脂的所述背面形成有在所述第2方向延伸的多个槽，所述多个槽包含第1组的多个槽和第2组的多个槽，
所述第1组和所述第2组在所述第1方向上彼此隔开间隔地配置。
18.如权利要求1所述的半导体器件，其特征在于：
还包括绝缘层，其具有与所述厚度方向正交的主面，
所述第1导电板和所述第2导电板接合于所述绝缘层的所述主面，
所述第1导电板和所述第2导电板的厚度比所述绝缘层的厚度大。
19.如权利要求18所述的半导体器件，其特征在于：
所述第1导电板和所述第2导电板的所述厚度为1.5～10mm。
20.如权利要求18所述的半导体器件，其特征在于：
所述第1导电板和所述第2导电板的所述厚度为所述绝缘层的所述厚度的3～100倍。
21.如权利要求18～20中任一项所述的半导体器件，其特征在于：
还包括金属层，
所述绝缘层具有与所述主面为相反侧的背面，所述金属层接合于所述绝缘层的所述背面，
所述金属层的厚度比所述第1导电板和所述第2导电板的所述厚度小。
22.如权利要求18～21中任一项所述的半导体器件，其特征在于：
所述第1导电板和所述第2导电板分别具有第1层和第2层，所述第1层接合于所述绝缘层的所述主面，所述第2层在所述厚度方向上相对于所述第1层位于与所述绝缘层相反侧，
所述第2层的厚度比所述第1层的厚度大。
23.如权利要求21所述的半导体器件，其特征在于：
还包括散热器，其接合于所述金属层。
CN201880070746.6A 2017-11-20 2018-11-19 半导体器件 Pending CN111295752A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2017-222602 2017-11-20
JP2017222602 2017-11-20
JP2017223349 2017-11-21
JP2017-223349 2017-11-21
PCT/JP2018/042684 WO2019098368A1 (ja) 2017-11-20 2018-11-19 半導体装置

Publications (1)

Publication Number Publication Date
CN111295752A true CN111295752A (zh) 2020-06-16

Family

ID=66539841

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880070746.6A Pending CN111295752A (zh) 2017-11-20 2018-11-19 半导体器件

Country Status (5)

Country Link
US (3) US11211312B2 (zh)
JP (2) JP7267930B2 (zh)
CN (1) CN111295752A (zh)
DE (2) DE212018000087U1 (zh)
WO (1) WO2019098368A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116825768A (zh) * 2020-10-14 2023-09-29 罗姆股份有限公司 半导体模块

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11211312B2 (en) 2017-11-20 2021-12-28 Rohm Co., Ltd. Semiconductor device
US11955440B2 (en) 2018-09-12 2024-04-09 Rohm Co., Ltd. Semiconductor device with detection conductor
WO2020245996A1 (ja) * 2019-06-06 2020-12-10 三菱電機株式会社 半導体モジュールおよび電力変換装置
JP7372810B2 (ja) * 2019-10-17 2023-11-01 日立Astemo株式会社 電子制御装置
JP7019746B2 (ja) * 2020-05-21 2022-02-15 三菱電機株式会社 電力用半導体モジュール
KR20230002756A (ko) * 2020-07-14 2023-01-05 미쯔이가가꾸가부시끼가이샤 열교환 장치 및 열교환 장치의 제조 방법
DE212021000239U1 (de) * 2020-10-14 2022-06-07 Rohm Co., Ltd. Halbleitermodul
CN117795675A (zh) * 2021-08-10 2024-03-29 罗姆股份有限公司 半导体装置
JP2023106045A (ja) * 2022-01-20 2023-08-01 日立Astemo株式会社 半導体装置および半導体装置を備えたインバータ
WO2023189840A1 (ja) * 2022-03-30 2023-10-05 ローム株式会社 半導体装置
WO2024116924A1 (ja) * 2022-12-02 2024-06-06 ローム株式会社 半導体装置、および、半導体装置の製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03191554A (ja) * 1989-12-21 1991-08-21 Fuji Electric Co Ltd 半導体装置
JPH09102578A (ja) * 1995-10-09 1997-04-15 Hitachi Ltd 半導体装置
JP2006165498A (ja) * 2004-11-10 2006-06-22 Fuji Electric Holdings Co Ltd 半導体装置および、半導体装置の製造方法
CN1921105A (zh) * 2005-08-26 2007-02-28 株式会社日立制作所 半导体装置及使用该半导体装置的电力变换装置
US20070052072A1 (en) * 2005-09-07 2007-03-08 Denso Corporation Resin mold type semiconductor device
US20130105961A1 (en) * 2011-10-31 2013-05-02 Infineon Technologies Ag Low inductance power module
CN103531574A (zh) * 2012-07-06 2014-01-22 株式会社丰田自动织机 半导体单元
CN104412383A (zh) * 2012-06-29 2015-03-11 株式会社电装 半导体装置以及半导体装置的连接构造
JP2015076442A (ja) * 2013-10-07 2015-04-20 ローム株式会社 パワーモジュールおよびその製造方法
CN107155372A (zh) * 2014-11-28 2017-09-12 日产自动车株式会社 半桥功率半导体模块及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3997730B2 (ja) 2001-06-20 2007-10-24 株式会社日立製作所 電力変換装置及びそれを備えた移動体
JP4924411B2 (ja) 2007-12-27 2012-04-25 三菱電機株式会社 電力半導体装置
JP5626274B2 (ja) 2012-06-29 2014-11-19 株式会社デンソー 半導体装置
JP6988345B2 (ja) * 2017-10-02 2022-01-05 株式会社デンソー 半導体装置
US11211312B2 (en) 2017-11-20 2021-12-28 Rohm Co., Ltd. Semiconductor device

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03191554A (ja) * 1989-12-21 1991-08-21 Fuji Electric Co Ltd 半導体装置
JPH09102578A (ja) * 1995-10-09 1997-04-15 Hitachi Ltd 半導体装置
JP2006165498A (ja) * 2004-11-10 2006-06-22 Fuji Electric Holdings Co Ltd 半導体装置および、半導体装置の製造方法
CN1921105A (zh) * 2005-08-26 2007-02-28 株式会社日立制作所 半导体装置及使用该半导体装置的电力变换装置
US20070052072A1 (en) * 2005-09-07 2007-03-08 Denso Corporation Resin mold type semiconductor device
US20130105961A1 (en) * 2011-10-31 2013-05-02 Infineon Technologies Ag Low inductance power module
CN104412383A (zh) * 2012-06-29 2015-03-11 株式会社电装 半导体装置以及半导体装置的连接构造
CN103531574A (zh) * 2012-07-06 2014-01-22 株式会社丰田自动织机 半导体单元
JP2015076442A (ja) * 2013-10-07 2015-04-20 ローム株式会社 パワーモジュールおよびその製造方法
US20160218050A1 (en) * 2013-10-07 2016-07-28 Rohm Co., Ltd. Power module and fabrication method for the same
CN107155372A (zh) * 2014-11-28 2017-09-12 日产自动车株式会社 半桥功率半导体模块及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116825768A (zh) * 2020-10-14 2023-09-29 罗姆股份有限公司 半导体模块
CN116825768B (zh) * 2020-10-14 2024-02-23 罗姆股份有限公司 半导体模块

Also Published As

Publication number Publication date
DE112018005978T5 (de) 2020-08-06
JP2023089252A (ja) 2023-06-27
US20240079296A1 (en) 2024-03-07
DE212018000087U1 (de) 2019-05-10
US11670572B2 (en) 2023-06-06
JP7267930B2 (ja) 2023-05-02
US11211312B2 (en) 2021-12-28
US20220077032A1 (en) 2022-03-10
US20200266134A1 (en) 2020-08-20
WO2019098368A1 (ja) 2019-05-23
JPWO2019098368A1 (ja) 2020-10-08

Similar Documents

Publication Publication Date Title
JP7267930B2 (ja) 半導体装置
US9129932B2 (en) Semiconductor module
CN106158839B (zh) 半导体器件
US9129931B2 (en) Power semiconductor module and power unit device
US11127662B2 (en) Semiconductor device
US8546926B2 (en) Power converter
US9001518B2 (en) Power module with press-fit clamps
US11664298B2 (en) Semiconductor module
US11398448B2 (en) Semiconductor module
US20150206864A1 (en) Semiconductor Device
CN113169144B (zh) 半导体装置
US11955440B2 (en) Semiconductor device with detection conductor
US20200211954A1 (en) Semiconductor module
US12002794B2 (en) Semiconductor device
JP6906583B2 (ja) 半導体パワーモジュール
WO2020149225A1 (ja) 半導体装置
WO2020044668A1 (ja) 半導体装置
WO2021153447A1 (ja) 半導体装置
CN117458905A (zh) 半导体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination