JP2019054049A - 積層ウェーハの製造方法 - Google Patents

積層ウェーハの製造方法 Download PDF

Info

Publication number
JP2019054049A
JP2019054049A JP2017175836A JP2017175836A JP2019054049A JP 2019054049 A JP2019054049 A JP 2019054049A JP 2017175836 A JP2017175836 A JP 2017175836A JP 2017175836 A JP2017175836 A JP 2017175836A JP 2019054049 A JP2019054049 A JP 2019054049A
Authority
JP
Japan
Prior art keywords
wafer
liquid
wafers
manufacturing
laminated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017175836A
Other languages
English (en)
Other versions
JP6899293B2 (ja
Inventor
関家　一馬
Kazuma Sekiya
一馬 関家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2017175836A priority Critical patent/JP6899293B2/ja
Priority to US16/124,788 priority patent/US10522503B2/en
Priority to DE102018215397.3A priority patent/DE102018215397B4/de
Priority to TW107131997A priority patent/TWI791609B/zh
Publication of JP2019054049A publication Critical patent/JP2019054049A/ja
Application granted granted Critical
Publication of JP6899293B2 publication Critical patent/JP6899293B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H01L2224/75101—Chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/751—Means for controlling the bonding environment, e.g. valves, vacuum pumps
    • H01L2224/75101—Chamber
    • H01L2224/75102—Vacuum chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/757—Means for aligning
    • H01L2224/75703—Mechanical holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80004—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8012—Aligning
    • H01L2224/80143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83143—Passive alignment, i.e. self alignment, e.g. using surface energy, chemical reactions, thermal equilibrium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

【課題】ウェーハ同士の位置決めの難易度を抑制することができる積層ウェーハの製造方法を提供すること。【解決手段】積層ウェーハの製造方法は、ウェーハを２枚準備するウェーハ準備ステップＳＴ１と、２枚のウェーハに分割予定ラインに対応した格子状の溝を表面に形成して区画領域を形成する区画領域形成ステップＳＴ２と、一方のウェーハを区画領域が上面になるよう設置した後、区画領域の上面からこぼれない量の液体を供給する液体供給ステップＳＴ３と、液体が供給された一方のウェーハの区画領域に他方のウェーハの区画領域を対面させて載置し、間に挟まれた液体の表面張力で区画領域の中心位置が自立的に合致する載置ステップＳＴ４と、載置ステップＳＴ４を実施した後、液体を除去し一方のウェーハに他方のウェーハを密着させる液体除去ステップＳＴ５と、を備える。【選択図】図４

Description

本発明は、積層ウェーハの製造方法に関する。
近年、電気機器の小型化・薄型化を図るため、半導体デバイスを複数個積層して構成した積層型半導体デバイスが実用化されている。このような積層型半導体デバイスを製造する方法として、チップにチップを積層させたり、ウェーハにチップを積層させたりする各種積層方法がある（例えば、特許文献１及び特許文献２参照）。ウェーハにウェーハを積層させる積層方法として、例えばＴＳＶ（Through-Silicon Via）を用いる方法がある。
特開２００９−００４４０６号公報 特開２０１２−２０４５８９号公報
特許文献１及び特許文献２に記載された積層方法は、一度に多くのデバイスを積層出来るため非常に効率的であるが、対面するウェーハの全てのデバイス同士を正確に位置決めする必要があるため、非常に実施の難易度が高いという課題がある。
本発明は、かかる問題点に鑑みてなされたものであり、その目的は、ウェーハ同士の位置決めの難易度を抑制することができる積層ウェーハの製造方法を提供することである。
上述した課題を解決し、目的を達成するために、本発明の積層ウェーハの製造方法は、格子状の分割予定ラインに区画された複数の領域に電極を有するデバイスが形成された表面を有する２枚のウェーハを用いる積層ウェーハの製造方法であって、該ウェーハを２枚準備するウェーハ準備ステップと、２枚の該ウェーハに、該分割予定ラインに対応した格子状の溝を表面または裏面に形成し、それぞれのウェーハの表面又は裏面に該溝に区画された区画領域を形成する区画領域形成ステップと、表面または裏面に該区画領域が形成された一方のウェーハを、該区画領域が上面になるよう設置した後、該区画領域の上面からこぼれない量の液体を供給する液体供給ステップと、該液体が供給された該一方のウェーハの該区画領域に、該区画領域が形成された他方のウェーハの該区画領域を対面させて載置し、間に挟まれた該液体の表面張力で該区画領域の中心位置が自立的に合致する載置ステップと、該載置ステップを実施した後、該液体を除去し該一方のウェーハに該他方のウェーハを密着させる液体除去ステップと、を備えることを特徴とする。
前記積層ウェーハの製造方法において、該液体除去ステップでは、重ねた２枚の該ウェーハの外周に、該ウェーハが面方向にずれるのを規制する規制部が設置されても良い。
前記積層ウェーハの製造方法において、該液体除去ステップでは、重ねた２枚のウェーハを減圧チャンバに投入し、減圧することで該液体を蒸発させて除去しても良い。
前記積層ウェーハの製造方法において、該ウェーハの該デバイスは電極を備え、該液体除去ステップでは該一方のウェーハの電極と他方のウェーハの電極とが接続しても良い。
そこで、本願発明の積層ウェーハの製造方法では、液体の表面張力を利用して、自立的にウェーハ同士を位置決めするため、ウェーハ同士の位置決めの難易度を抑制することができるという効果を奏する。
図１は、実施形態１に係る積層ウェーハの製造方法により製造された積層ウェーハの要部の断面図である。 図２は、図１に示す積層ウェーハを構成するウェーハの斜視図である。 図３は、図２に示されたウェーハのデバイスの斜視図である。 図４は、実施形態１に係る積層ウェーハの流れを示すフローチャートである。 図５は、図４に示された積層ウェーハの製造方法の区画領域形成ステップを示す側面図である。 図６は、図４に示された積層ウェーハの製造方法の区画領域形成ステップ後のウェーハの斜視図である。 図７は、図６中のＶＩＩ−ＶＩＩ線に沿う断面図である。 図８は、図４に示された積層ウェーハの製造方法の液体供給ステップ後のウェーハの要部の断面図である。 図９は、図４に示された積層ウェーハの製造方法の載置ステップを示す斜視図である。 図１０は、図９に示されたウェーハの要部の断面図である。 図１１は、図４に示された積層ウェーハの製造方法の載置ステップ後のウェーハの要部の断面図である。 図１２は、図４に示された積層ウェーハの製造方法の液体除去ステップを示す斜視図である。 図１３は、実施形態２に係る積層ウェーハの製造方法により製造された積層ウェーハの要部の断面図である。 図１４は、実施形態２に係る積層ウェーハの製造方法の載置ステップのウェーハの要部の断面図である。 図１５は、実施形態２に係る積層ウェーハの製造方法の載置ステップ後のウェーハの要部の断面図である。 図１６は、実施形態３に係る積層ウェーハの製造方法の区画領域形成ステップ後のウェーハの斜視図である。 図１７は、図１６中のＸＶＩＩ−ＸＶＩＩ線に沿う断面図である。 図１８は、実施形態３に係る積層ウェーハの製造方法の液体供給ステップ後のウェーハの要部の断面図である。 図１９は、実施形態３に係る積層ウェーハの製造方法の載置ステップを示すウェーハの要部の断面図である。 図２０は、実施形態３に係る積層ウェーハの製造方法の載置ステップ後のウェーハの要部の断面図である。 図２１は、実施形態３に係る積層ウェーハの製造方法により製造された積層ウェーハの要部の断面図である。 図２２は、実施形態４に係る積層ウェーハの製造方法の区画領域形成ステップ後のウェーハの斜視図である。 図２３は、図２２中のＸＸＩＩＩ−ＸＸＩＩＩ線に沿う断面図である。 図２４は、実施形態４に係る積層ウェーハの製造方法の液体供給ステップ後のウェーハの要部の断面図である。 図２５は、実施形態４に係る積層ウェーハの製造方法の載置ステップを示すウェーハの要部の断面図である。 図２６は、実施形態４に係る積層ウェーハの製造方法の載置ステップ後のウェーハの要部の断面図である。 図２７は、実施形態４に係る積層ウェーハの製造方法により製造された積層ウェーハの要部の断面図である。 図２８は、実施形態１から実施形態４の変形例に係る積層ウェーハの製造方法の区画領域形成ステップ後のウェーハの要部の断面図である。
本発明を実施するための形態（実施形態）につき、図面を参照しつつ詳細に説明する。以下の実施形態に記載した内容により本発明が限定されるものではない。また、以下に記載した構成要素には、当業者が容易に想定できるもの、実質的に同一のものが含まれる。さらに、以下に記載した構成は適宜組み合わせることが可能である。また、本発明の要旨を逸脱しない範囲で構成の種々の省略、置換又は変更を行うことができる。
〔実施形態１〕
本発明の実施形態１に係る積層ウェーハの製造方法を図面に基づいて説明する。図１は、実施形態１に係る積層ウェーハの製造方法により製造された積層ウェーハの要部の断面図である。図２は、図１に示す積層ウェーハを構成するウェーハの斜視図である。図３は、図２に示されたウェーハのデバイスの斜視図である。
実施形態１に係る積層ウェーハの製造方法は、図１に示す積層ウェーハ１を製造する方法である。図１に示す積層ウェーハ１は、図２に示すウェーハ２により構成される。図２に示すウェーハ２は、実施形態１ではシリコン、サファイア、ガリウムヒ素などを基板２１とする円板状の半導体ウェーハや光デバイスウェーハである。ウェーハ２は、格子状の分割予定ライン２２に区画された複数の領域にデバイス２３が形成されたデバイス領域２４と、デバイス領域２４を囲繞しかつデバイス２３が形成されていない外周余剰領域２５とを表面２６に有する。デバイス２３は、図２及び図３に示すように、表面上から突出した電極であるバンプ２７を複数備えている。
実施形態１において、積層ウェーハ１は、分割予定ライン２２に対応した格子状の溝２８を表面２６に形成されたウェーハ２を２枚用い、これら２枚のウェーハ２の表面２６同士が対面しかつデバイス２３のバンプ２７が互いに接触した状態で、２枚のウェーハ２同士を固定して得られる。ウェーハ２同士の固定には、ウェーハ２の基板２１同士とデバイス２３同士との少なくとも一方を接着剤として機能する樹脂を用いて固定する。また、積層ウェーハ１は、デバイス２３のバンプ２７同士を導電性の接着剤等で固定しても良い。
次に、実施形態１に係る積層ウェーハの製造方法を説明する。図４は、実施形態１に係る積層ウェーハの流れを示すフローチャートである。実施形態１に係る積層ウェーハの製造方法は、２枚のウェーハ２を用いる積層ウェーハ１の製造方法であって、図４に示すように、ウェーハ準備ステップＳＴ１と、区画領域形成ステップＳＴ２と、液体供給ステップＳＴ３と、載置ステップＳＴ４と、液体除去ステップＳＴ５とを備える。
（ウェーハ準備ステップ）
ウェーハ準備ステップＳＴ１は、図２に示すウェーハ２を準備するステップである。ウェーハ準備ステップＳＴ１では、図２に示すウェーハ２を２枚準備する。
（区画領域形成ステップ）
図５は、図４に示された積層ウェーハの製造方法の区画領域形成ステップを示す側面図である。図６は、図４に示された積層ウェーハの製造方法の区画領域形成ステップ後のウェーハの斜視図である。図７は、図６中のＶＩＩ−ＶＩＩ線に沿う断面図である。
区画領域形成ステップＳＴ２は、２枚のウェーハ２に、分割予定ライン２２に対応した格子状の溝２８を表面２６に形成し、それぞれのウェーハ２の表面２６に溝２８により区画された区画領域３０を形成するステップである。区画領域形成ステップＳＴ２では、図５に示す切削装置４０を用いて、ウェーハ準備ステップＳＴ１において準備した２枚のウェーハ２に順に溝２８を形成する。
区画領域形成ステップＳＴ２では、２枚のウェーハ２それぞれに溝２８を形成する際には、図５に示すように、ウェーハ２の裏面２９側を切削装置４０のチャックテーブル４１に吸引保持する。区画領域形成ステップＳＴ２では、切削装置４０が、図５に示すように、スピンドル４２により回転される切削ブレード４３と、チャックテーブル４１に保持されたウェーハ２とを分割予定ライン２２に沿って相対的に移動させながら切削ブレード４３を裏面２９に至らない深さまで切り込ませる。
区画領域形成ステップＳＴ２では、切削装置４０が、図６及び図７に示すように、各分割予定ライン２２に表面２６側から裏面２９に至らない深さの溝２８を形成して、表面２６側において互いに隣り合う溝２８間に区画領域３０を形成する。実施形態１において、区画領域形成ステップＳＴ２では、デバイス領域２４に区画領域３０を形成する。外周余剰領域２５には、区画領域３０を形成しても良いし、しなくても良い。即ち、実施形態１では、区画領域形成ステップＳＴ２において形成される区画領域３０は、デバイス２３を含むこととなる。積層ウェーハの製造方法は、２枚のウェーハ２それぞれの全ての分割予定ライン２２に溝２８を形成すると、液体供給ステップＳＴ３に進む。
（液体供給ステップ）
図８は、図４に示された積層ウェーハの製造方法の液体供給ステップ後のウェーハの要部の断面図である。
液体供給ステップＳＴ３は、表面２６に区画領域３０が形成された２枚のウェーハ２のうちの一方のウェーハ２（以下、符号２−１と記す）を、区画領域３０が上面になるよう設置した後、区画領域３０の上面からこぼれない量の液体３１を区画領域３０上に供給するステップである。液体供給ステップＳＴ３では、区画領域形成ステップＳＴ２により溝２８及び区画領域３０が形成された２枚のウェーハ２のうちの一方のウェーハ２−１を、表面２６が露出するように裏面２９側を固定した上で一方のウェーハ２−１の表面２６の上方に図示しない液体供給用のノズルを位置付ける。
液体供給ステップＳＴ３では、ノズルは、液体３１を各区画領域３０の表面上に順に供給する。液体供給ステップＳＴ３では、ノズルは、表面張力により各区画領域３０を区画する溝２８に流れ出ることがない（流れ出ることが規制される）量の液体３１を各区画領域３０の表面上に供給する。即ち、液体供給ステップＳＴ３では、ノズルは、表面張力により各区画領域３０のみに付着することを維持できる量の液体３１を各区画領域３０の表面上に供給する。実施形態１において、液体供給ステップＳＴ３では、液体３１として純水を供給するが、本発明では、特に、２枚のウェーハ２のバンプ２７同士を接続する際には、液体３１として接着剤やアンダーフィル材を供給しても良い。積層ウェーハの製造方法は、図８に示すように、一方のウェーハ２−１の全ての区画領域３０の表面上に液体３１を供給すると、載置ステップＳＴ４に進む。
（載置ステップ）
図９は、図４に示された積層ウェーハの製造方法の載置ステップを示す斜視図である。図１０は、図９に示されたウェーハの要部の断面図である。図１１は、図４に示された積層ウェーハの製造方法の載置ステップ後のウェーハの要部の断面図である。
載置ステップＳＴ４は、液体３１が供給された一方のウェーハ２−１の区画領域３０に、区画領域３０が形成された他方のウェーハ２（以下、符号２−２と記す）の区画領域３０を対面させて載置し、間に挟まれた液体３１の表面張力で区画領域３０の中心位置が自立的に合致するステップである。載置ステップＳＴ４では、区画領域３０の表面上に液体３１が供給された一方のウェーハ２−１を表面２６が露出するように裏面２９側を固定した上で、図９及び図１０に示すように、２枚のウェーハ２−１，２−２を厚み方向に間隔をあけて重ねるとともに、他方のウェーハ２−２の区画領域３０を一方のウェーハ２−１の区画領域３０に対面させる。
載置ステップＳＴ４では、他方のウェーハ２−２の区画領域３０を一方のウェーハ２−１の区画領域３０に重ねる。このとき、他方のウェーハ２−２の区画領域３０を一方のウェーハ２−１の一つのみの区画領域３０の表面上の液体３１に接触させて、一方のウェーハ２−１の複数の区画領域３０の表面上の液体３１に接触させないようにする。すると、液体３１が、２枚のウェーハ２−１，２−２の区画領域３０に接触して、液体３１の表面張力により他方のウェーハ２−２が自立的に移動し、図１１に示すように、２枚のウェーハ２−１，２−２の対面する区画領域３０同士が厚み方向に重なる位置に自立的に２枚のウェーハ２−１，２−２同士が位置決めされることとなる。積層ウェーハの製造方法は、液体除去ステップＳＴ５に進む。
（液体除去ステップ）
図１２は、図４に示された積層ウェーハの製造方法の液体除去ステップを示す斜視図である。
液体除去ステップＳＴ５は、載置ステップＳＴ４を実施した後、液体３１を除去し一方のウェーハ２−１に他方のウェーハ２−２を密着させるステップである。液体除去ステップＳＴ５は、載置ステップＳＴ４後に、図１２に示すように、互いに重ねられ、かつ液体３１の表面張力により互いの相対的な位置が位置決めされた２枚のウェーハ２−１，２−２の外周に規制部５０を設置する。規制部５０は、２枚のウェーハ２−１，２−２の周方向に間隔をあけて複数（実施形態１では、３つ）配置され、２枚のウェーハ２−１，２−２の外周に当接して、これら２枚のウェーハ２−１，２−２が相対的に面方向である表面２６と平行な方向にずれるのを規制する。こうして、液体除去ステップＳＴ５では、重ねた２枚のウェーハ２−１，２−２の外周に規制部５０が設置される。
液体除去ステップＳＴ５は、図１２に示すように、規制部５０を設置した状態で、重ねた２枚のウェーハ２−１，２−２を減圧チャンバ５１内に投入し、減圧チャンバ５１内の気体を排出して、減圧チャンバ５１内を減圧する。液体除去ステップＳＴ５では、減圧チャンバ５１内を減圧することで、液体３１を蒸発させて除去し、図１に示すように、２枚のウェーハ２−１，２−２の互いに重なるデバイス２３のバンプ２７同士を密着させる。こうして、液体除去ステップＳＴ５では、一方のウェーハ２−１のバンプ２７と、他方のウェーハ２−２のバンプ２７とが接続する。そして、２枚のウェーハ２−１，２−２は、図示しない接着剤等により互いに固定されて、積層ウェーハ１が製造される。積層ウェーハ１は、２枚のウェーハ２−１，２−２の少なくとも一方が研削されて薄化されても良い。積層ウェーハ１は、２枚のウェーハ２−１，２−２の双方の分割予定ライン２２に沿って切削加工又はレーザー加工が施されて、２枚のデバイス２３が積層された積層チップに分割されても良い。
実施形態１に係る積層ウェーハの製造方法は、載置ステップＳＴ４において、デバイス２３の表面上に供給された液体３１の表面張力を利用して、自立的に２枚のウェーハ２−１，２−２同士が位置決めされるため、ウェーハ２−１，２−２同士の位置決めが容易に実施出来るという効果を奏する。その結果、実施形態１に係る積層ウェーハの製造方法は、ウェーハ２−１，２−２同士の位置決めの難易度を抑制することができる。
〔実施形態２〕
本発明の実施形態２に係る積層ウェーハの製造方法を図面に基づいて説明する。図１３は、実施形態２に係る積層ウェーハの製造方法により製造された積層ウェーハの要部の断面図である。図１４は、実施形態２に係る積層ウェーハの製造方法の載置ステップのウェーハの要部の断面図である。図１５は、実施形態２に係る積層ウェーハの製造方法の載置ステップ後のウェーハの要部の断面図である。なお、図１３、図１４及び図１５は、実施形態１と同一部分に同一符号を付して説明を省略する。
実施形態２に係る積層ウェーハ１−２の製造方法により製造される積層ウェーハ１−２は、図１３に示すように、２枚のウェーハ２−１，２−２のうち他方のウェーハ２−２が、電極である貫通電極（ＴＳＶ：Through-Silicon Via）２７−２を備え、貫通電極２７−２が一方のウェーハ２−１のデバイス２３に接続していること以外、実施形態１に係る積層ウェーハの製造方法により製造される積層ウェーハ１と構成が等しい。なお、貫通電極２７−２は、金属から構成された柱状に形成され、他方のウェーハ２−２の基板２１を表面２６と裏面２９とに亘って貫通しており、他方のウェーハ２−２の表面２６から突出した電極部２７−３を一体に備えている。
実施形態２に係る積層ウェーハの製造方法は、実施形態１と同様に、ウェーハ準備ステップＳＴ１と、区画領域形成ステップＳＴ２と、液体供給ステップＳＴ３と、載置ステップＳＴ４と、液体除去ステップＳＴ５とを備える。実施形態２に係る積層ウェーハの製造方法は、実施形態１と同様に、載置ステップＳＴ４において、図１４に示すように、一方のウェーハ２−１の区画領域３０に他方のウェーハ２−２の区画領域３０を対面させた後、図１５に示すように、一方のウェーハ２−１の区画領域３０の表面上に供給された液体３１に他方のウェーハ２−２の区画領域３０を載置する。すると、２枚のウェーハ２−１，２−２は、液体３１の表面張力により区画領域３０が互いに重なる位置に位置決めされる。
実施形態２に係る積層ウェーハの製造方法は、載置ステップＳＴ４において、デバイス２３の表面上に供給された液体３１の表面張力を利用して、自立的に２枚のウェーハ２−１，２−２同士が位置決めされるため、実施形態１と同様に、ウェーハ２−１，２−２同士の位置決めの難易度を抑制することができる。
〔実施形態３〕
本発明の実施形態３に係る積層ウェーハの製造方法を図面に基づいて説明する。図１６は、実施形態３に係る積層ウェーハの製造方法の区画領域形成ステップ後のウェーハの斜視図である。図１７は、図１６中のＸＶＩＩ−ＸＶＩＩ線に沿う断面図である。図１８は、実施形態３に係る積層ウェーハの製造方法の液体供給ステップ後のウェーハの要部の断面図である。図１９は、実施形態３に係る積層ウェーハの製造方法の載置ステップを示すウェーハの要部の断面図である。図２０は、実施形態３に係る積層ウェーハの製造方法の載置ステップ後のウェーハの要部の断面図である。図２１は、実施形態３に係る積層ウェーハの製造方法により製造された積層ウェーハの要部の断面図である。図１６から図２１は、実施形態１と同一部分に同一符号を付して説明を省略する。
実施形態３に係る積層ウェーハの製造方法は、実施形態１と同様に、ウェーハ準備ステップＳＴ１と、区画領域形成ステップＳＴ２と、液体供給ステップＳＴ３と、載置ステップＳＴ４と、液体除去ステップＳＴ５とを備える。
実施形態３に係る積層ウェーハの製造方法は、区画領域形成ステップＳＴ２において、図１６及び図１７に示すように、２枚のウェーハ２−１，２−２それぞれの外周余剰領域２５に分割予定ライン２２と平行な溝２８を形成して、外周余剰領域２５にも溝２８に区画された区画領域３０を形成する。
実施形態３に係る積層ウェーハの製造方法は、液体供給ステップＳＴ３において、図１８に示すように、２枚のウェーハ２の内の一方のウェーハ２−１の外周余剰領域２５に形成された区画領域３０の表面上に表面張力により各区画領域３０を区画する溝２８に流れ出ることがない（流れ出ることが規制される）量の液体３１を供給するとともに、デバイス領域２４に形成された区画領域３０の表面上に液体３１を供給しない。また、実施形態３に係る積層ウェーハの製造方法では、液体供給ステップＳＴ３において、デバイス領域２４に形成された区画領域３０の表面上に接着剤３５を塗布する。なお、本発明では、液体供給ステップＳＴ３において、デバイス領域２４に形成された区画領域３０の表面上に接着剤３５を必ずしも塗布しなくても良い。また、実施形態３において、デバイス領域２４に形成された区画領域３０の表面上に塗布した接着剤３５の厚さを外周余剰領域２５に形成された区画領域３０の表面上に供給された液体３１の厚さよりも薄くしているが、本発明では、接着剤３５の厚さを液体３１の厚さ以下とすれば良い。
実施形態３に係る積層ウェーハの製造方法は、実施形態１と同様に、載置ステップＳＴ４において、図１９に示すように、一方のウェーハ２−１の区画領域３０に他方のウェーハ２−２の区画領域３０を対面させた後、図２０に示すように、一方のウェーハ２−１の区画領域３０の表面上に供給された液体３１に他方のウェーハ２−２の区画領域３０を載置する。すると、２枚のウェーハ２−１，２−２は、液体３１の表面張力により区画領域３０が互いに重なる位置に位置決めされる。そして、実施形態３に係る積層ウェーハの製造方法は、実施形態１と同様に、液体除去ステップＳＴ５において液体３１を加熱又は減圧チャンバ５１にウェーハ２−１，２−２を収容することで除去し、２枚のウェーハ２−１，２−２のデバイス領域２４の区画領域３０同士を接着剤３５により互いに固定して、図２１に示すように、一方のウェーハ２−１のバンプ２７と他方のウェーハ２−２のバンプ２７とが接続した積層ウェーハ１−３が製造される。なお、実施形態３において、液体除去ステップＳＴ５において、液体３１を完全に除去したが、本発明では、接着剤３５が２枚のウェーハ２−１，２−２のデバイス領域２４の区画領域３０同士を固定できる程度に少なくとも液体３１を除去すればよい。
実施形態３に係る積層ウェーハの製造方法は、載置ステップＳＴ４において、液体３１の表面張力を利用して、自立的に２枚のウェーハ２−１，２−２同士が位置決めされるため、実施形態１と同様に、ウェーハ２−１，２−２同士の位置決めの難易度を抑制することができる。
〔実施形態４〕
本発明の実施形態４に係る積層ウェーハの製造方法を図面に基づいて説明する。図２２は、実施形態４に係る積層ウェーハの製造方法の区画領域形成ステップ後のウェーハの斜視図である。図２３は、図２２中のＸＸＩＩＩ−ＸＸＩＩＩ線に沿う断面図である。図２４は、実施形態４に係る積層ウェーハの製造方法の液体供給ステップ後のウェーハの要部の断面図である。図２５は、実施形態４に係る積層ウェーハの製造方法の載置ステップを示すウェーハの要部の断面図である。図２６は、実施形態４に係る積層ウェーハの製造方法の載置ステップ後のウェーハの要部の断面図である。図２７は、実施形態４に係る積層ウェーハの製造方法により製造された積層ウェーハの要部の断面図である。図２２から図２７は、実施形態１と同一部分に同一符号を付して説明を省略する。
実施形態４に係る積層ウェーハの製造方法は、実施形態１と同様に、ウェーハ準備ステップＳＴ１と、区画領域形成ステップＳＴ２と、液体供給ステップＳＴ３と、載置ステップＳＴ４と、液体除去ステップＳＴ５とを備える。
実施形態４に係る積層ウェーハの製造方法は、ウェーハ準備ステップＳＴ１において、デバイス領域２４の格子状の分割予定ライン２２に区画された複数の領域の一部の領域にデバイスが形成されていないウェーハ２−１，２−２を２枚準備する。実施形態４に係る積層ウェーハの製造方法は、区画領域形成ステップＳＴ２において、実施形態１と同様に、図２２及び図２３に示すように、２枚のウェーハ２−１，２−２それぞれのデバイス領域２４に溝２８を形成して、デバイス領域２４に溝２８に区画された区画領域３０を形成する。
実施形態４に係る積層ウェーハの製造方法は、液体供給ステップＳＴ３において、図２４に示すように、２枚のウェーハ２−１，２−２の内の一方のウェーハ２−１のデバイス領域２４のデバイス２３が形成されていない区画領域３０の表面上に表面張力により各区画領域３０を区画する溝２８に流れ出ることがない（流れ出ることが規制される）量の液体３１を供給するとともに、デバイス領域２４のデバイス２３が形成された区画領域３０の表面上に液体３１を供給しない。また、実施形態４に係る積層ウェーハの製造方法では、液体供給ステップＳＴ３において、デバイス領域２４のデバイス２３が形成された区画領域３０の表面上に接着剤３５を塗布する。なお、本発明では、液体供給ステップＳＴ３において、デバイス領域２４に形成された区画領域３０の表面上に接着剤３５を必ずしも塗布しなくても良い。また、実施形態４において、デバイス領域２４のデバイス２３が形成された区画領域３０の表面上に塗布した接着剤３５の厚さをデバイス２３が形成されていない区画領域３０の表面上に供給された液体３１の厚さよりも薄くしているが、本発明では、接着剤３５の厚さを液体３１の厚さ以下とすれば良い。
実施形態４に係る積層ウェーハの製造方法は、実施形態１と同様に、載置ステップＳＴ４において、図２５に示すように、一方のウェーハ２−１の区画領域３０に他方のウェーハ２−２の区画領域３０を対面させた後、図２６に示すように、一方のウェーハ２−１の区画領域３０の表面上に供給された液体３１に他方のウェーハ２−２の区画領域３０を載置する。すると、２枚のウェーハ２−１，２−２は、液体３１の表面張力により区画領域３０が互いに重なる位置に位置決めされる。そして、実施形態４に係る積層ウェーハの製造方法は、実施形態１と同様に、液体除去ステップＳＴ５において液体３１を加熱又は減圧チャンバ５１にウェーハ２−１，２−２を収容することで除去し、２枚のウェーハ２−１，２−２のデバイス領域２４の区画領域３０同士を接着剤３５により互いに固定して、図２７に示すように、一方のウェーハ２−１のバンプ２７と他方のウェーハ２−２のバンプ２７とが接続した積層ウェーハ１−４が製造される。なお、実施形態４において、液体除去ステップＳＴ５において、液体３１を完全に除去したが、本発明では、接着剤３５が２枚のウェーハ２−１，２−２のデバイス領域２４の区画領域３０同士を固定できる程度に少なくとも液体３１を除去すればよい。
実施形態４に係る積層ウェーハの製造方法は、載置ステップＳＴ４において、液体３１の表面張力を利用して、自立的に２枚のウェーハ２−１，２−２同士が位置決めされるため、実施形態１と同様に、ウェーハ２−１，２−２同士の位置決めの難易度を抑制することができる。
〔変形例〕
本発明の実施形態１から実施形態４の変形例に係る積層ウェーハの製造方法を図面に基づいて説明する。図２８は、実施形態１から実施形態４の変形例に係る積層ウェーハの製造方法の区画領域形成ステップ後のウェーハの要部の断面図である。図２８は、実施形態１から実施形態４と同一部分に同一符号を付して説明を省略する。
実施形態１から実施形態４の変形例に係る積層ウェーハの製造方法は、区画領域形成ステップＳＴ２において、図２８に示すように、少なくとの１枚のウェーハ２の裏面２９に分割予定ライン２２に対応した溝２８を形成すること以外、実施形態１から実施形態３に係る積層ウェーハの製造方法と同じである。なお、変形例に係る積層ウェーハの製造方法の区画領域形成ステップＳＴ２において裏面２９に形成される溝２８は、裏面２９の分割予定ライン２２と厚み方向に重なる位置に形成される。
変形例に係る積層ウェーハの製造方法は、載置ステップＳＴ４において、デバイス２３の表面上に供給された液体３１の表面張力を利用して、自立的に２枚のウェーハ２−１，２−２同士が位置決めされるため、実施形態１から実施形態３と同様に、ウェーハ２−１，２−２同士の位置決めの難易度を抑制することができる。
なお、本発明は、上記実施形態に限定されるものではない。即ち、本発明の骨子を逸脱しない範囲で種々変形して実施することができる。
１，１−２，１−３，１−４ 積層ウェーハ
２ ウェーハ
２−１ 一方のウェーハ
２−２ 他方のウェーハ
２２ 分割予定ライン
２３ デバイス
２６ 表面
２７ バンプ（電極）
２７−２ 貫通電極（電極）
２８ 溝
２９ 裏面
３０ 区画領域
３１ 液体
５０ 規制部
５１ 減圧チャンバ
ＳＴ１ ウェーハ準備ステップ
ＳＴ２ 区画領域形成ステップ
ＳＴ３ 液体供給ステップ
ＳＴ４ 載置ステップ
ＳＴ５ 液体除去ステップ

Claims (4)

  1. 格子状の分割予定ラインに区画された複数の領域に電極を有するデバイスが形成された表面を有する２枚のウェーハを用いる積層ウェーハの製造方法であって、
    該ウェーハを２枚準備するウェーハ準備ステップと、
    ２枚の該ウェーハに、該分割予定ラインに対応した格子状の溝を表面または裏面に形成し、それぞれのウェーハの表面又は裏面に該溝に区画された区画領域を形成する区画領域形成ステップと、
    表面または裏面に該区画領域が形成された一方のウェーハを、該区画領域が上面になるよう設置した後、該区画領域の上面からこぼれない量の液体を供給する液体供給ステップと、
    該液体が供給された該一方のウェーハの該区画領域に、該区画領域が形成された他方のウェーハの該区画領域を対面させて載置し、間に挟まれた該液体の表面張力で該区画領域の中心位置が自立的に合致する載置ステップと、
    該載置ステップを実施した後、該液体を除去し該一方のウェーハに該他方のウェーハを密着させる液体除去ステップと、を備える積層ウェーハの製造方法。
  2. 該液体除去ステップでは、重ねた２枚の該ウェーハの外周に、該ウェーハが面方向にずれるのを規制する規制部が設置される請求項１に記載の積層ウェーハの製造方法。
  3. 該液体除去ステップでは、重ねた２枚のウェーハを減圧チャンバに投入し、減圧することで該液体を蒸発させて除去する請求項１または請求項２に記載の積層ウェーハの製造方法。
  4. 該ウェーハの該デバイスは電極を備え、該液体除去ステップでは該一方のウェーハの電極と他方のウェーハの電極とが接続する請求項１、請求項２又は請求項３に記載の積層ウェーハの製造方法。
JP2017175836A 2017-09-13 2017-09-13 積層ウェーハの製造方法 Active JP6899293B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2017175836A JP6899293B2 (ja) 2017-09-13 2017-09-13 積層ウェーハの製造方法
US16/124,788 US10522503B2 (en) 2017-09-13 2018-09-07 Method of manufacturing stacked wafer assembly
DE102018215397.3A DE102018215397B4 (de) 2017-09-13 2018-09-11 Verfahren zum herstellen eines gestapelten waferaufbaus
TW107131997A TWI791609B (zh) 2017-09-13 2018-09-12 層積晶圓的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017175836A JP6899293B2 (ja) 2017-09-13 2017-09-13 積層ウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2019054049A true JP2019054049A (ja) 2019-04-04
JP6899293B2 JP6899293B2 (ja) 2021-07-07

Family

ID=65441574

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017175836A Active JP6899293B2 (ja) 2017-09-13 2017-09-13 積層ウェーハの製造方法

Country Status (4)

Country Link
US (1) US10522503B2 (ja)
JP (1) JP6899293B2 (ja)
DE (1) DE102018215397B4 (ja)
TW (1) TWI791609B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102072994B1 (ko) * 2017-12-06 2020-02-04 엘비세미콘 주식회사 사이드 몰딩을 이용한 반도체 패키지의 제조방법
CN112490212A (zh) * 2020-11-25 2021-03-12 通富微电子股份有限公司 多芯片封装器件

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119716A (ja) * 2002-09-26 2004-04-15 Dainippon Screen Mfg Co Ltd 基板保持機構および基板保持方法
WO2005045908A1 (ja) * 2003-11-06 2005-05-19 Matsushita Electric Industrial Co., Ltd. 基板貼り合わせ方法、その貼り合わせ基板及び直接接合基板
JP2010116531A (ja) * 2008-10-15 2010-05-27 Hitachi Chem Co Ltd 接着剤組成物、接着剤層及び多段パッケージ
JP2011060941A (ja) * 2009-09-09 2011-03-24 Tokyo Electron Ltd 半導体装置の製造方法
JP2013251405A (ja) * 2012-05-31 2013-12-12 Tadatomo Suga 金属領域を有する基板の接合方法
JP2015173168A (ja) * 2014-03-11 2015-10-01 株式会社ディスコ チップ整列方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6436793B1 (en) * 2000-12-28 2002-08-20 Xerox Corporation Methods of forming semiconductor structure
JP2009004406A (ja) 2007-06-19 2009-01-08 Disco Abrasive Syst Ltd 基板の加工方法
US8242543B2 (en) * 2009-08-26 2012-08-14 Qualcomm Incorporated Semiconductor wafer-to-wafer bonding for dissimilar semiconductor dies and/or wafers
JP2011205035A (ja) * 2010-03-26 2011-10-13 Sumitomo Bakelite Co Ltd 半導体ウエハー接合体の製造方法、半導体ウエハー接合体および半導体装置
JP5658898B2 (ja) * 2010-03-29 2015-01-28 株式会社日立製作所 ウェハ接合半導体装置の製造方法
JP2012204589A (ja) * 2011-03-25 2012-10-22 Disco Abrasive Syst Ltd 半導体デバイスウエーハの接合方法
US8912017B2 (en) * 2011-05-10 2014-12-16 Ostendo Technologies, Inc. Semiconductor wafer bonding incorporating electrical and optical interconnects

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119716A (ja) * 2002-09-26 2004-04-15 Dainippon Screen Mfg Co Ltd 基板保持機構および基板保持方法
WO2005045908A1 (ja) * 2003-11-06 2005-05-19 Matsushita Electric Industrial Co., Ltd. 基板貼り合わせ方法、その貼り合わせ基板及び直接接合基板
JP2010116531A (ja) * 2008-10-15 2010-05-27 Hitachi Chem Co Ltd 接着剤組成物、接着剤層及び多段パッケージ
JP2011060941A (ja) * 2009-09-09 2011-03-24 Tokyo Electron Ltd 半導体装置の製造方法
JP2013251405A (ja) * 2012-05-31 2013-12-12 Tadatomo Suga 金属領域を有する基板の接合方法
JP2015173168A (ja) * 2014-03-11 2015-10-01 株式会社ディスコ チップ整列方法

Also Published As

Publication number Publication date
US10522503B2 (en) 2019-12-31
DE102018215397A1 (de) 2019-03-14
DE102018215397B4 (de) 2021-04-01
TW201916149A (zh) 2019-04-16
US20190081021A1 (en) 2019-03-14
TWI791609B (zh) 2023-02-11
JP6899293B2 (ja) 2021-07-07

Similar Documents

Publication Publication Date Title
JP6391999B2 (ja) 積層デバイスの製造方法
KR102210294B1 (ko) 칩 정렬 방법
US10431555B2 (en) Method of manufacturing semiconductor package
JP6971093B2 (ja) マルチブレード、加工方法
TW201901876A (zh) 半導體封裝之製造方法
JP6298723B2 (ja) 貼り合わせウェーハ形成方法
JP2017041638A (ja) プレカットされウェハに塗布されるアンダーフィル膜
JP2019054049A (ja) 積層ウェーハの製造方法
US9362105B2 (en) Pre-cut wafer applied underfill film on dicing tape
JP2020092147A (ja) パッケージデバイスの製造方法
US8754532B2 (en) Semiconductor device and manufacturing method thereof
US20220336409A1 (en) Laminated device chip manufacturing method
JP2008120947A (ja) 転写テープ及びこの転写テープを用いた半導体装置の製造方法
JP6008576B2 (ja) 表面保護テープの貼着方法
TW201906028A (zh) 半導體封裝件的製造方法
JP6349121B2 (ja) 積層デバイスの製造方法
TW201304120A (zh) 組件載體複合物及用於製造複數個組件載體區域的方法
JP2009239195A (ja) 半導体装置の製法
US11222808B2 (en) Method of removing carrier plate
JP2014220443A (ja) パッケージ基板の加工方法
CN115579282B (zh) 晶圆的处理方法
TW202314791A (zh) 層積元件晶片的製造方法
JP4874769B2 (ja) 表面保護テープ及びこの表面保護テープを用いた半導体装置の製造方法
JP2011159838A (ja) 半導体装置の製造方法および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200703

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210520

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210525

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210614

R150 Certificate of patent or registration of utility model

Ref document number: 6899293

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250