JP2019050344A - 高電子移動度トランジスタの製造方法 - Google Patents
高電子移動度トランジスタの製造方法 Download PDFInfo
- Publication number
- JP2019050344A JP2019050344A JP2017174973A JP2017174973A JP2019050344A JP 2019050344 A JP2019050344 A JP 2019050344A JP 2017174973 A JP2017174973 A JP 2017174973A JP 2017174973 A JP2017174973 A JP 2017174973A JP 2019050344 A JP2019050344 A JP 2019050344A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- film
- manufacturing
- insulating film
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 239000004065 semiconductor Substances 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 19
- 238000001312 dry etching Methods 0.000 claims abstract description 13
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 12
- 239000007789 gas Substances 0.000 claims description 11
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 7
- 229910052731 fluorine Inorganic materials 0.000 claims description 7
- 239000011737 fluorine Substances 0.000 claims description 7
- 238000000992 sputter etching Methods 0.000 claims description 6
- 239000012495 reaction gas Substances 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 238000009713 electroplating Methods 0.000 claims description 2
- 238000009413 insulation Methods 0.000 abstract description 4
- 239000012212 insulator Substances 0.000 abstract 1
- 230000000149 penetrating effect Effects 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 24
- 229910052751 metal Inorganic materials 0.000 description 24
- 239000000758 substrate Substances 0.000 description 20
- 239000010931 gold Substances 0.000 description 16
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 11
- 239000012535 impurity Substances 0.000 description 11
- 125000006850 spacer group Chemical group 0.000 description 10
- 239000000463 material Substances 0.000 description 9
- 238000003475 lamination Methods 0.000 description 8
- 229910004298 SiO 2 Inorganic materials 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 6
- 238000005530 etching Methods 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000005533 two-dimensional electron gas Effects 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 3
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910008807 WSiN Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 125000004430 oxygen atom Chemical group O* 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000004969 ion scattering spectroscopy Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000006722 reduction reaction Methods 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- WNUPENMBHHEARK-UHFFFAOYSA-N silicon tungsten Chemical compound [Si].[W] WNUPENMBHHEARK-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 238000000927 vapour-phase epitaxy Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
- H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
- H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28581—Deposition of Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32131—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by physical means only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/47—Schottky barrier electrodes
- H01L29/475—Schottky barrier electrodes on AIII-BV compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
- H01L29/7785—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material with more than one donor layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Inorganic Chemistry (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【課題】絶縁膜に帯電した電荷が放電されることによる半導体層のダメージを低減できるHEMTの製造方法を提供する。【解決手段】この製造方法は、HEMTを製造する方法であって、チャネル層及び電子供給層を含む半導体積層部を絶縁膜で覆う工程と、絶縁膜上に導電性膜を形成する工程と、導電性膜及び絶縁膜を貫通し半導体積層部を露出するゲート開口をドライエッチングにより形成する工程と、ゲート開口内に半導体積層部に接触するゲート電極を形成する工程と、を含む。【選択図】図3
Description
本発明は、高電子移動度トランジスタの製造方法に関する。
特許文献1には、ゲート電極の形成方法が開示されている。この文献に記載された方法では、まず、シリコン酸化膜上にWSiN膜、金属中間層、及びAu膜を順次形成する。次に、金属中間層及びWSiN膜を所定の形状に加工する。続いて、Au膜の露出面を、有機溶剤に溶解し且つHF系エッチング溶液接触面で還元反応を起こさない材料の保護膜で覆う。HF系エッチング溶液を用いてシリコン酸化膜を除去した後、有機溶剤を用いて保護膜を除去する。
特許文献2には、半導体装置の製造方法が開示されている。この文献に記載された方法では、化合物半導体層上のT形ゲート電極の両側に形成される庇の下にだけ第1の絶縁膜を形成し、さらに閾値調整用のストレスを有する第2の絶縁膜により化合物半導体層、T形ゲート電極及び第1の絶縁膜を覆う。
電界効果トランジスタ(FET)にゲート電極を形成する際には、半導体層上に絶縁膜を形成したのちゲート電極のための開口(ゲート開口)を絶縁膜に形成する。そして、ゲート開口を介してゲート電極と半導体層とをショットキ接触させる。ゲート開口の形成には、例えば反応性イオンエッチング(RIE)などのドライエッチングが用いられる。ドライエッチングでは、エッチングガスをイオン化もしくはラジカル状態にした上で、被エッチング材と化学反応を生じさせて被エッチング材をエッチングする。このとき、被エッチング材が電荷(イオンまたは電子)によって帯電(チャージアップ)する。上記のFETの場合、絶縁膜が帯電することとなる。
FETの一種類として、高電子移動度トランジスタ(High Electron Mobility Transistor;HEMT)がある。HEMTは、チャネル層及び電子供給層を有し、チャネル層における電子供給層との界面近傍に生じる2次元電子ガス(2DEG:2Dimensional Electron Gas)によって、チャネル層内にチャネル領域を形成する。このようなHEMTに上記のゲート電極形成方法を用いると、絶縁膜に帯電した電荷がチャネル領域へ放電され、その放電の際に電子供給層などの半導体層がダメージを受けるおそれがある。半導体層がダメージを受けると、HEMTの動作特性にばらつきが生じる。
本発明は、このような問題点に鑑みてなされたものであり、絶縁膜に帯電した電荷が放電されることによる半導体層のダメージを低減できるHEMTの製造方法を提供することを目的とする。
上述した課題を解決するために、一実施形態に係るHEMTの製造方法は、チャネル層及び電子供給層を含む半導体積層部を絶縁膜で覆う工程と、絶縁膜上に導電性膜を形成する工程と、導電性膜及び絶縁膜を貫通し半導体積層部を露出するゲート開口をドライエッチングにより形成する工程と、ゲート開口内に半導体積層部に接触するゲート電極を形成する工程と、を含む。
本発明によるHEMTの製造方法によれば、絶縁膜に帯電した電荷が放電されることによる半導体層のダメージを低減できる。
本発明の実施形態に係るHEMTの製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
図1は、本実施形態に係る製造方法によって製造されるHEMTの一例を示す断面図である。図1に示されるように、HEMT1Aは、基板10、バッファ層11、電流ブロック層12、電子供給層13、チャネル層15、電子供給層17、コンタクト層18及び19、絶縁膜20、ゲート電極23、ドレイン電極24、並びにソース電極25を備える。このように、HEMT1Aは、チャネル層15を挟む2つの電子供給層13,17を備える、いわゆる2重HEMTである。HEMT1Aでは、チャネル層15と電子供給層13との界面、及びチャネル層15と電子供給層17との界面にそれぞれ2次元電子ガスが生じ、またこれら2つの2次元電子ガスが重なって形成される。なお、本実施形態において、バッファ層11及び12、電子供給層13、チャネル層15、及び電子供給層17は、半導体積層部30を構成する。
基板10は、結晶成長用の基板である。基板10としては、半導体積層部30の材料系に応じて種々の基板が選択される。例えば、半導体積層部30がGaAs系半導体からなる場合、基板10としてはGaAs基板が選択される。半導体積層部30がGaN系半導体からなる場合、基板10としてはSiC基板またはサファイア基板が選択される。本実施形態では、半導体積層部30はGaAs系半導体からなり、基板10はGaAs基板である。
バッファ層11は、電子供給層13、チャネル層15、及び電子供給層17の結晶性を良好にするために、基板10上にエピタキシャル成長した層である。バッファ層11は、例えばアンドープGaAs層であり、その不純物濃度は1×1015cm−3よりも小さい。バッファ層11の厚さは例えば10nmである。
電流ブロック層12は、基板10へのリーク電流を低減するために、バッファ層11上にエピタキシャル成長した層である。電流ブロック層12は、上下の半導体層(バッファ層11及び電子供給層13)よりも大きいバンドギャップを有する半導体を含む。電流ブロック層12は、例えばn型AlGaAs層であり、その厚さは例えば10nmであり、その不純物濃度は例えば1×1017cm−3である。一実施例では、電流ブロック層12は、n型Al0.28Ga0.72As層である。
電子供給層13は、チャネル層15に電子を供給するために、電流ブロック層12上にエピタキシャル成長した層である。電子供給層13は、チャネル層15よりも大きな電子親和力を有する半導体を含む。電子供給層13は、例えばn型AlGaAs層であり、その厚さは例えば11nmであり、その不純物濃度は例えば2.5×1018cm−3である。一実施例では、電子供給層13は、n型Al0.25Ga0.75As層である。
チャネル層15は、電子供給層13上にエピタキシャル成長した層である。上述したように、チャネル層15には2次元電子ガスが生じ、ドレイン電流が流れるチャネル領域が形成される。チャネル層15は、例えばアンドープInGaAs層であり、その不純物濃度は1×1015cm−3よりも小さい。なお、チャネル層15は不純物を含んでもよい。チャネル層15の厚さは、例えば14nmである。
電子供給層17は、チャネル層15に電子を供給するために、チャネル層15上にエピタキシャル成長した層である。電子供給層17は、チャネル層15よりも大きな電子親和力を有する半導体を含む。電子供給層17は、例えばn型AlGaAs層であり、その厚さは例えば11nmであり、その不純物濃度は例えば2.5×1018cm−3である。一実施例では、電子供給層17は、n型Al0.25Ga0.75As層である。
なお、電子供給層13とチャネル層15との間、及びチャネル層15と電子供給層17との間には、それぞれスペーサ層14,16が設けられてもよい。スペーサ層14は、チャネル層15の電子と電子供給層13に含まれる不純物とを空間的に分離する。また、スペーサ層16は、チャネル層15の電子と電子供給層17に含まれる不純物とを空間的に分離する。このため、チャネル層15の電子は電子供給層13,17に含まれる不純物によるイオン散乱を受けることがない。スペーサ層14,16は、例えばアンドープAlGaAs層であり、その不純物濃度は1×1016cm−3よりも小さい。一実施例では、スペーサ層14,16は、アンドープAl0.25Ga0.75As層である。
コンタクト層18は、電子供給層17上にエピタキシャル成長した層である。コンタクト層18は、例えばn型AlGaAs層であり、その厚さは例えば10nmであり、その不純物濃度は例えば1.0×1017cm−3である。コンタクト層19は、コンタクト層18上にエピタキシャル成長した層である。コンタクト層19は、例えばn型GaAs層である。コンタクト層18,19は、半導体積層部30の電子供給層17とソース電極25との間、及び電子供給層17とドレイン電極24との間に設けられ、電子供給層17とゲート電極23との間には設けられない。
絶縁膜20は、コンタクト層19上、及びコンタクト層18,19から露出した半導体積層部30上に設けられた絶縁性の膜であって、Siを含有する無機膜である。一例では、絶縁膜20はSiN膜とSiO2膜との二重構造を有する。その場合、SiN膜は、半導体積層部30の最表層(本実施形態では電子供給層17)及びコンタクト層19と接し、SiO2膜はSiN膜上に形成されて絶縁膜20の表面を構成する。SiN膜の厚さは例えば32nmであり、SiO2膜の厚さは例えば300nmである。なお、絶縁膜20は、単一のSiN膜からなってもよく、単一のSiO2膜からなってもよい。或いは、絶縁膜20は、SiON膜を含んでもよく、単一のSiON膜からなってもよい。
絶縁膜20は、ゲート電極23のための開口(ゲート開口)20aと、ドレイン電極24のための開口(ドレイン開口)20bと、ソース電極25のための開口(ソース開口)20cとを有する。ゲート開口20aは、ドレイン開口20bとソース開口20cとの間に位置する。ゲート開口20aからは、半導体積層部30の最表層(本実施形態では電子供給層17)が露出している。ドレイン開口20b及びソース開口20cからは、コンタクト層19が露出している。
ドレイン電極24及びソース電極25は、コンタクト層19上に設けられた金属電極である。ドレイン電極24は、ドレイン開口20bを介して電子供給層17に接する。ソース電極25は、ソース開口20cを介して電子供給層17に接する。ドレイン電極24及びソース電極25は、オーミック電極であり、例えばAuGe層とNi層との積層構造を合金化することにより得られる。
ゲート電極23は、絶縁膜20上に設けられると共に、半導体積層部30の最表層(本実施形態では電子供給層17)に接している。ゲート電極23と電子供給層17との接触長さ(ゲート長)は、例えば0.4μmである。このゲート長は、ゲート電極23の厚さ方向と垂直であってドレイン電極24からソース電極25へ向かう方向におけるゲート開口20aの開口幅と一致する。ゲート電極23は、該方向において、ドレイン電極24とソース電極25との間に設けられている。
ゲート電極23は、ショットキ金属層23aと金(Au)層23bとの積層構造を有する。ショットキ金属層23aは、電子供給層17とショットキ接触する導電性の層である。ショットキ金属層23aは、例えばタングステンシリサイド(WSi)層である。ショットキ金属層23aは、電子供給層17上、ゲート開口20aの側壁上、及び絶縁膜20の表面20d上にわたってAu層23bと比較して薄く形成されている。ショットキ金属層23aの厚さは例えば30nmである。Au層23bは、ゲート抵抗低減化のためにショットキ金属層23a上に設けられる。
ゲート電極23は、いわゆるT形ゲート電極であり、ゲート開口20a内及びその上に設けられた部分と、該部分からドレイン電極24及びソース電極25に向けて延びる庇状の部分とを有する。絶縁膜20の表面20d上に形成されたショットキ金属層23aは、庇状の部分の一部を構成する。本発明に係るHEMT1Aの特徴は、ゲート電極23の庇状の部分と絶縁膜20の表面20dとの間に、導電性膜21が設けられている点である。導電性膜21は、絶縁膜20に接している。導電性膜21は、HEMT1Aを製造する際に残存した層である。導電性膜21は、例えばSiを含有する無機膜であり、一例では、ショットキ金属層23aと同じ材料からなる膜(例えばWSi膜)である。導電性膜21とショットキ金属層23aとが互いに同じ材料からなることにより、HEMT1Aの製造工程を効率化できる。
以上の構成を備える本実施形態のHEMT1Aを製造する方法について以下に説明する。図2の(a)〜(c)、図3の(a)〜(c)、及び図4の(a),(b)は、HEMT1Aを製造する方法における各工程を示す断面図である。
まず、図2の(a)に示されるように、バッファ層11、電流ブロック層12、電子供給層13、スペーサ層14、チャネル層15、スペーサ層16、及び電子供給層17を含む半導体積層部30を、基板10上に成長する。例えば、有機金属気相成長法(Metal Organic Vapor Phase Epitaxy;MOVPE)によって、バッファ層11として機能するアンドープGaAs層、電流ブロック層12として機能するn型AlGaAs層、電子供給層13として機能するn型AlGaAs層、スペーサ層14として機能するアンドープAlGaAs層、チャネル層15として機能するアンドープInGaAs層、スペーサ層16として機能するアンドープAlGaAs層、及び電子供給層17として機能するn型AlGaAs層を、基板10として機能するGaAs基板上に順に成長する。
次に、図2の(b)に示されるように、半導体積層部30の表面上に、コンタクト層18,19を選択的に成長する。具体的には、半導体積層部30の表面上のゲート形成領域を含む領域にマスクを形成し、マスクから露出した半導体積層部30の表面上に、コンタクト層18として機能するn型AlGaAs層、及びコンタクト層19として機能するn型GaAs層を順に成長する。その後、マスクを除去する。
続いて、図2の(c)に示されるように、半導体積層部30及びコンタクト層18,19を絶縁膜20で覆う。例えば、シランガス及びアンモニアガスを用いたプラズマ化学気相成長法(プラズマCVD法)により、SiN膜を堆積する。基板温度は例えば300℃である。その後、常圧CVD法により、SiO2膜を堆積する。基板温度は例えば350℃である。さらに、絶縁膜20の上に、絶縁膜20に接する導電性膜21を形成する。導電性膜21が例えばWSi膜といったSiを含む無機膜である場合、導電性膜21は例えばスパッタリングにより形成する。
続いて、ドレイン電極24およびソース電極25のための開口を絶縁膜20及び導電性膜21に形成してコンタクト層19を露出させる。そして、ドレイン電極24およびソース電極25(図2では不図示。図1を参照)を、露出したコンタクト層19上に形成する。すなわち、ドレイン電極24およびソース電極25の金属材料(AuGe/Ni)を、リフトオフ法を用いてコンタクト層19上に堆積し、該金属材料を熱処理して合金化する。
続いて、図3の(a)に示されるように、開口M1aを有するレジストマスクM1を導電性膜21上に形成する。開口M1aは、絶縁膜20にゲート開口20aを形成するための開口である。具体的には、半導体積層部30上の全面にレジストを塗布し、フォトリソグラフィーにより開口M1aを形成する。レジストマスクM1の厚さは例えば1μmである。
続いて、図3の(b)に示されるように、開口M1aを介して導電性膜21及び絶縁膜20をドライエッチングすることにより、ゲート開口20aを形成する。ゲート開口20aは、導電性膜21及び絶縁膜20を貫通し、半導体積層部30を露出させる。ドライエッチングは、例えばRIEであり、一実施例では誘導結合型のRIE(ICP−RIE)である。また、反応ガスとしてフッ素含有ガス(例えばSF6/CHF3の混合ガス)を用いる。SF6とCHF3との流量比は例えば9sccm/40sccm(1sccmは常温(25℃)で1分あたり1ml)である。圧力は例えば4mTorr(1Torrは133.3Pa)である。RFパワーは例えば15Wである。導電性膜21及び絶縁膜20がSiを含有する無機膜である場合、フッ素含有ガスを用いたRIEによって、導電性膜21及び絶縁膜20を連続してエッチングすることができる。なお、反応ガスとして、SF6及びCHF3の一方のみを用いてもよい。また、反応ガスとして上記以外のフッ素含有ガス(例えばCF4)を用いてもよい。
続いて、ゲート開口20a内にゲート電極23を形成する。具体的には、まず、図3の(c)に示されるように、半導体積層部30上の全面にショットキ金属層23aを形成する。ショットキ金属層23aは、例えばスパッタリングといった物理蒸着法により形成され得る。次に、図4の(a)に示されるように、ゲート開口20aを埋め込むようにショットキ金属層23a上にAu層23bを形成する。Au層23bは、例えば、ゲート電極23の形成領域以外を覆う絶縁性のマスクを導電性膜21上に形成したのち、ショットキ金属層23aを一方の電極とする電界めっきを行うことにより形成される。その後、絶縁性のマスクを除去する。
続いて、図4の(b)に示されるように、Au層23bから露出したショットキ金属層23aをイオンミリングにより除去することにより、ゲート電極23を形成する。連続して、ゲート電極23から露出した導電性膜21を、イオンミリングにより除去する。なお、この工程ではイオンとして例えばArイオンが用いられる。また、この工程ではゲート電極23のAu層23bの表面も同時に削られるが、Au層23bはショットキ金属層23a及び導電性膜21と比較して十分に厚いので、Au層23bを残存させつつショットキ金属層23a及び導電性膜21の不要部分を除去することができる。以上の工程により、本実施形態のHEMT1Aが作製される。
以上に説明した本実施形態のHEMT1Aの製造方法によって得られる効果について説明する。従来の製造方法では、ドライエッチングにより絶縁膜20上にゲート開口20aを形成する際、図5の(a)の模式図に示されるように、絶縁膜20が電荷(イオンまたは電子)Aによって帯電(チャージアップ)する。絶縁膜20が帯電すると、帯電した電荷Aがチャネル領域へ放電され、その放電の際に電子供給層17等の半導体層がダメージを受けるおそれがある。特に、ゲート開口20aの面積(ゲート長とゲート幅との積)は年々小さくなっており、そのような微細なゲート開口20aを形成する場合には電荷Aがより集中するので、深刻なダメージが生じ易い。半導体層がダメージを受けると、HEMTの動作特性にばらつきが生じる。
これに対し、本実施形態の製造方法では、絶縁膜20に接する導電性膜21を絶縁膜20上に形成したのち、ドライエッチングによりゲート開口20aを形成する。この場合、図5の(b)に示されるように、ドライエッチングにより生じる電荷Aは導電性膜21を通じて放電される。従って、本実施形態の製造方法によれば、絶縁膜20の帯電を抑制し、半導体層のダメージを低減することができる。故に、HEMTの動作特性のばらつきを低減できる。
図6の(a)及び(b)は、本発明の効果を検証した結果を示すグラフである。図6の(a)はゲート幅Wg(単位:μm)と閾値電圧Vth(単位:V)との関係を示し、図6の(b)はゲート幅Wg(単位:μm)と閾値電圧Vthのばらつき(単位:V)との関係を示す。また、これらの図において、点P1は、導電性膜21を形成してからゲート開口20aを形成する本発明のプロセスに対応する。点P2は、導電性膜21を形成せずにゲート開口20aを形成した場合に対応する。図6の(a)及び(b)を参照すると、ゲート幅Wgが小さいほど(言い換えると、ゲート開口20aの面積が小さいほど)、閾値電圧Vthの絶対値は小さくなるが、そのばらつきは大きくなっている。そして、導電性膜21を形成する場合(点P1)と、導電性膜21を形成しない場合(点P2)を比較すると、閾値電圧Vthのばらつきが低減されている。これは、導電性膜21を形成することにより半導体層のダメージが低減されたことに因る。この効果は、ゲート幅Wgが小さいほど顕著となっている。すなわち、ゲート開口20aの面積が小さいほど顕著である。
また、本実施形態のように、導電性膜及び絶縁膜はSiを含有する無機膜でよく、その場合、ドライエッチングでは反応ガスとしてフッ素含有ガスを用いるとよい。フッ素系含有ガスは、Siを含む被エッチング材を良好にエッチングすることができる。したがって、導電性膜及び絶縁膜の双方がSiを含有することにより、一回のエッチング工程において導電性膜及び絶縁膜の双方をまとめてエッチングすることができる。
また、本実施形態のように、導電性膜21はWSi膜とすることができる。WSi膜は、純金属よりも高い抵抗値を有するものの、SiN、SiO2といった絶縁膜と比較してその値は十分に小さい。したがって、WSi膜は導電性膜21として好適に用いることができる。また、WSi膜は、Siを含む無機膜であるので、上述したように、Siを含む絶縁膜20と連続的に一回の工程でエッチングすることができる。
また、本実施形態のように、絶縁膜20はSiN膜を含み、SiN膜は半導体積層部30に接してもよい。SiN膜は、良好な絶縁性を有するので、半導体積層部30を保護することができる。また、酸素原子を含まないので、半導体積層部30への酸素原子の混入を回避して、HEMT1Aの動作特性を維持することができる。
また、本実施形態のように、ゲート電極23を形成する際に、ゲート電極23から露出した導電性膜21の除去をイオンミリングにより行うことができる。導電性膜21を除去する際には、絶縁膜20に対するエッチング選択性が重要となる。すなわち、絶縁膜20を残しつつ、導電性膜21を除去する必要がある。イオンミリングを用いることにより、絶縁膜20を残しつつ、導電性膜21のみを除去することができる。なお、イオンミリングにおいてもチャージアップは生じるが、既にAu層23bを形成した後なので半導体積層部30にダメージは生じない。
また、本実施形態のように、ゲート電極23はショットキ金属層23aとしてのWSi層と、Au層23bとの積層構造を有しており、WSi層をスパッタにより形成し、Au層23bを電界めっきにより形成することができる。このような方法により、半導体積層部30とショットキ接触を行うゲート電極23を形成することができる。
また、本実施形態では、半導体積層部30の最表層(電子供給層17)がGaAs系の半導体層である。この場合、ゲート電極23のショットキ金属層23aとしてWSi層を用いることができる。
本発明によるHEMTの製造方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上記実施形態では本発明により製造されるHEMTの一例として2重HEMTを示したが、本発明の製造方法によれば、通常のHEMT及び所謂逆HEMTを含む様々なHEMTを作製できる。また、上記実施形態ではGaAs系のHEMTを例示したが、本発明の製造方法は、GaN系のHEMTなど様々な材料系のHEMTに適用され得る。
また、上記実施形態では導電性膜としてWSi膜を例示したが、導電性膜にはWSi以外の様々な導電性材料(例えばTa,W)を使用し得る。導電性膜がTa膜若しくはW膜である場合であっても、フッ素系ガス(例えばSF6)を用いて導電性膜を好適にエッチングできる。この場合、例えば、導電性膜をSF6によりエッチングしたのち、CHF3を更に導入して混合ガスとし、絶縁膜(SiN/SiO2)をエッチングするとよい。
10…基板、11…バッファ層、12…電流ブロック層、13,17…電子供給層、14,16…スペーサ層、15…チャネル層、18,19…コンタクト層、20…絶縁膜、20a…ゲート開口、20b…ドレイン開口、20c…ソース開口、20d…表面、21…導電性膜、23…ゲート電極、23a…ショットキ金属層、23b…Au層、24…ドレイン電極、25…ソース電極、30…半導体積層部、A…電荷、M1…レジストマスク、M1a…開口。
Claims (7)
- 高電子移動度トランジスタを製造する方法であって、
チャネル層及び電子供給層を含む半導体積層部を絶縁膜で覆う工程と、
前記絶縁膜上に導電性膜を形成する工程と、
前記導電性膜及び前記絶縁膜を貫通し前記半導体積層部を露出するゲート開口をドライエッチングにより形成する工程と、
前記ゲート開口内に前記半導体積層部に接触するゲート電極を形成する工程と、
を含む、高電子移動度トランジスタの製造方法。 - 前記導電性膜及び前記絶縁膜はSiを含有する無機膜であり、前記ドライエッチングでは反応ガスとしてフッ素含有ガスを用いる、請求項1に記載の高電子移動度トランジスタの製造方法。
- 前記導電性膜はWSi膜である、請求項2に記載の高電子移動度トランジスタの製造方法。
- 前記絶縁膜はSiN膜を含み、前記SiN膜は前記半導体積層部に接している、請求項2または3に記載の高電子移動度トランジスタの製造方法。
- 前記ゲート電極を形成する工程は、前記ゲート電極から露出した前記導電性膜をイオンミリングにより除去する工程を含む、請求項1〜4のいずれか1項に記載の高電子移動度トランジスタの製造方法。
- 前記ゲート電極はWSi層とAu層との積層構造を有しており、前記WSi層をスパッタにより形成し、前記Au層を電界めっきにより形成する、請求項1〜5のいずれか1項に記載の高電子移動度トランジスタの製造方法。
- 前記半導体積層部の最表層がGaAs系の半導体層である、請求項1〜6のいずれか1項に記載の高電子移動度トランジスタの製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017174973A JP2019050344A (ja) | 2017-09-12 | 2017-09-12 | 高電子移動度トランジスタの製造方法 |
US16/127,896 US10686053B2 (en) | 2017-09-12 | 2018-09-11 | Process of forming high electron mobility transistor (HEMT) and HEMT formed by the same |
US16/849,836 US10896970B2 (en) | 2017-09-12 | 2020-04-15 | Process of forming high electron mobility transistor (HEMT) and HEMT formed by the same |
US17/118,502 US20210167188A1 (en) | 2017-09-12 | 2020-12-10 | Process of forming high electron mobility transistor (hemt) and hemt formed by the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017174973A JP2019050344A (ja) | 2017-09-12 | 2017-09-12 | 高電子移動度トランジスタの製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019050344A true JP2019050344A (ja) | 2019-03-28 |
Family
ID=65631660
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017174973A Pending JP2019050344A (ja) | 2017-09-12 | 2017-09-12 | 高電子移動度トランジスタの製造方法 |
Country Status (2)
Country | Link |
---|---|
US (3) | US10686053B2 (ja) |
JP (1) | JP2019050344A (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10790385B2 (en) * | 2018-04-25 | 2020-09-29 | Sumitomo Electric Device Innovations, Inc. | High electron mobility transistor with reverse arrangement of channel layer and barrier layer |
US11164874B2 (en) * | 2018-12-19 | 2021-11-02 | Xia Tai Xin Semiconductor (Qing Dao) Ltd. | Semiconductor device and method for fabricating the same |
CN113675270B (zh) * | 2021-08-27 | 2023-05-05 | 电子科技大学 | 一种具有逆向导通能力的GaN RC-HEMT |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06168962A (ja) * | 1992-08-19 | 1994-06-14 | Mitsubishi Electric Corp | 電界効果型半導体装置及びその製造方法 |
JPH07326632A (ja) * | 1994-05-30 | 1995-12-12 | Nec Corp | 半導体装置およびその製造方法 |
JPH11214404A (ja) * | 1998-01-20 | 1999-08-06 | Nec Corp | 半導体装置の製造方法 |
JPH11274174A (ja) * | 1998-03-20 | 1999-10-08 | Nec Corp | 電界効果トランジスタの製造方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0786310A (ja) | 1993-09-20 | 1995-03-31 | Mitsubishi Electric Corp | 高融点金属ゲート電極の形成方法 |
JP3380344B2 (ja) | 1994-11-30 | 2003-02-24 | 富士通株式会社 | 半導体装置及びその製造方法 |
JPH09312299A (ja) | 1996-05-23 | 1997-12-02 | Hitachi Ltd | 半導体装置およびその製造方法 |
JP2005191449A (ja) * | 2003-12-26 | 2005-07-14 | Matsushita Electric Ind Co Ltd | 電界効果トランジスタ |
US8330167B2 (en) * | 2008-11-26 | 2012-12-11 | Furukawa Electric Co., Ltd | GaN-based field effect transistor and method of manufacturing the same |
US8319310B2 (en) * | 2009-03-31 | 2012-11-27 | Freescale Semiconductor, Inc. | Field effect transistor gate process and structure |
JP6705383B2 (ja) * | 2014-11-04 | 2020-06-03 | ソニー株式会社 | 半導体装置、アンテナスイッチ回路および無線通信装置 |
JP2017011088A (ja) * | 2015-06-22 | 2017-01-12 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
-
2017
- 2017-09-12 JP JP2017174973A patent/JP2019050344A/ja active Pending
-
2018
- 2018-09-11 US US16/127,896 patent/US10686053B2/en active Active
-
2020
- 2020-04-15 US US16/849,836 patent/US10896970B2/en active Active
- 2020-12-10 US US17/118,502 patent/US20210167188A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06168962A (ja) * | 1992-08-19 | 1994-06-14 | Mitsubishi Electric Corp | 電界効果型半導体装置及びその製造方法 |
JPH07326632A (ja) * | 1994-05-30 | 1995-12-12 | Nec Corp | 半導体装置およびその製造方法 |
JPH11214404A (ja) * | 1998-01-20 | 1999-08-06 | Nec Corp | 半導体装置の製造方法 |
JPH11274174A (ja) * | 1998-03-20 | 1999-10-08 | Nec Corp | 電界効果トランジスタの製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20190081154A1 (en) | 2019-03-14 |
US10686053B2 (en) | 2020-06-16 |
US20200312982A1 (en) | 2020-10-01 |
US10896970B2 (en) | 2021-01-19 |
US20210167188A1 (en) | 2021-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2763179B1 (en) | High Electron Mobility Transistor (HEMT) | |
CN104218079B (zh) | 半导体器件以及制造半导体器件的方法 | |
US7811872B2 (en) | Method for manufacturing a field effect transistor having a field plate | |
JP7065370B2 (ja) | 半導体デバイス及びその製造方法 | |
US20080315256A1 (en) | Nitride semiconductor device | |
US8338862B2 (en) | Semiconductor device | |
TWI679687B (zh) | 用以改善氮化鎵間隔件厚度之均勻度之具有選擇性和非選擇性蝕刻層的增強型氮化鎵電晶體 | |
US11335797B2 (en) | Semiconductor devices and methods for fabricating the same | |
JP2009032796A (ja) | 窒化物半導体素子および窒化物半導体素子の製造方法 | |
US20210167188A1 (en) | Process of forming high electron mobility transistor (hemt) and hemt formed by the same | |
TWI680503B (zh) | 氮化鎵高電子移動率電晶體的閘極結構的製造方法 | |
CN103050511B (zh) | 半导体结构及形成半导体结构的方法 | |
US11296193B2 (en) | Nitride semiconductor device | |
WO2023276972A1 (ja) | 窒化物半導体装置 | |
US20240222423A1 (en) | GaN-BASED SEMICONDUCTOR DEVICE WITH REDUCED LEAKAGE CURRENT AND METHOD FOR MANUFACTURING THE SAME | |
JP2008172085A (ja) | 窒化物半導体装置及びその製造方法 | |
CN114981935A (zh) | 氮化物半导体装置的制造方法及氮化物半导体装置 | |
CN112750701A (zh) | 制造hemt器件的栅极端子的方法和hemt器件 | |
JP2009152349A (ja) | ヘテロ接合電界効果型トランジスタおよびその製造方法 | |
US20230155016A1 (en) | High electron mobility transistors having barrier liners and integration schemes | |
CN111668302B (zh) | 半导体装置及其制造方法 | |
US20230361198A1 (en) | Transistor with dielectric spacers and method of fabrication therefor | |
US20230361183A1 (en) | Transistor with dielectric spacers and field plate and method of fabrication therefor | |
TW202406148A (zh) | 氮化鎵元件以及高電子遷移率電晶體的製造方法 | |
CN116799051A (zh) | 高电子迁移率晶体管元件及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20200421 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210202 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210803 |