JP2019040898A - 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法 - Google Patents

半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法 Download PDF

Info

Publication number
JP2019040898A
JP2019040898A JP2017159232A JP2017159232A JP2019040898A JP 2019040898 A JP2019040898 A JP 2019040898A JP 2017159232 A JP2017159232 A JP 2017159232A JP 2017159232 A JP2017159232 A JP 2017159232A JP 2019040898 A JP2019040898 A JP 2019040898A
Authority
JP
Japan
Prior art keywords
semiconductor
plane
layer
main surface
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017159232A
Other languages
English (en)
Inventor
大樹 神野
Daiki Kamino
大樹 神野
上山　智
Satoshi Kamiyama
智 上山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koito Manufacturing Co Ltd
Meijo University
Original Assignee
Koito Manufacturing Co Ltd
Meijo University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koito Manufacturing Co Ltd, Meijo University filed Critical Koito Manufacturing Co Ltd
Priority to JP2017159232A priority Critical patent/JP2019040898A/ja
Priority to PCT/JP2018/029298 priority patent/WO2019039240A1/ja
Publication of JP2019040898A publication Critical patent/JP2019040898A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Led Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】結晶性が良好で表面平坦性に優れた高品質なａ面ＧａＮ層を成長させることが可能な半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法を提供する。【解決手段】サファイア（１）のｒ面を主面とし、主面にナノサイズの凹凸（１ａ）が形成されている半導体成長用基板。凹凸（１ａ）は、主面の面内方向における最大寸法が１μｍ未満である。【選択図】図４

Description

本発明は、半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法に関し、特にａ面ＧａＮ結晶層を成長させる半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法に関する。
照明用途に用いられる紫色から青色を発光するＬＥＤとしては、窒化ガリウム（ＧａＮ）系材料の化合物半導体が一般的に用いられている。近年になって、発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を用いた照明装置等が普及するにつれ、ＬＥＤチップの高輝度化が望まれるようになってきた。ＬＥＤを高輝度化するためには、電流密度を高くしても効率的に電子と正孔が発光再結合できるように、発光層の膜厚を厚くして発光層内部でのキャリア密度を下げる必要がある。
しかし、一般的に用いられているｃ面を主面とするＧａＮ系半導体材料では、ｃ軸方向にピエゾ電界が生じるため、厚膜化した発光層内に電位差が生じ電子と正孔が空間的に分離してしまい、発光再結合の効率が著しく低下してしまうドループ特性が問題となっている。
この問題を解決するため、非極性や半極性の面方位を主面としたＧａＮ系材料で発光層を形成することで、積層方向へのピエゾ電界の影響を無くして厚膜化を図り、大電流での発光を可能にする技術も提案されている。ＧａＮ系半導体層では、ａ面やｍ面が非極性面であり、反極性面の代表例としてｒ面がある。
特許文献１には、サファイア基板のｒ面上に有機金属気相成長法（ＭＯＣＶＤ法：ＭｅｔａｌＯｒｇａｎｉｃＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）を用いてａ面ＧａＮ層を成長させる技術が開示されている。ｒ面サファイア基板上に形成されたａ面ＧａＮ層を下地層として用い、ｎ型層と発光層とｐ型層とを順次成長させることで、発光層の主面をａ面として厚膜化とＬＥＤのドループ特性の改善を図ることができる。
また従来から、ｃ面サファイア基板上に窒化物系半導体層を成長する場合に、サファイア基板に凹凸構造を形成して（ＰＳＳ：Ｐａｔｔｅｒｎｅｄ Ｓａｐｐｈｉｒｅ Ｓｕｂｓｔｒａｔｅ）おくことで、窒化物半導体層の欠陥密度を低減する技術が用いられている。ｃ面を主面とするＰＳＳ基板では、成長する半導体層の主面も面内異方性の小さいｃ面であるため等方的に成長が進行し、凹凸構造上に横方向に成長する半導体層中で転位が屈曲して、半導体層の表面にまで継続する転位や欠陥が減少する。
特開２００８−２１４１３２号公報
しかし、ｒ面サファイア上に形成されるａ面ＧａＮでは、成長面内に＋ｃ軸方向、−ｃ軸方向、ｍ軸方向が存在して面内異方性が大きく、ｒ面を主面とするＰＳＳ基板を用いても凹凸構造上に異常成長が生じ、結晶性が良好で表面平坦性に優れた高品質なａ面ＧａＮ層を得ることが困難であった。
図９は、ｒ面サファイア基板の主面に数μｍサイズの凹凸を形成したＰＳＳ基板を用いた場合のａ面ＧａＮ層の状態を示すＳＥＭ像であり、図９（ａ）は凹凸を形成したｒ面サファイア基板の表面であり、図９（ｂ）はａ面ＧａＮ層の全体像であり、図９（ｃ）は部分拡大断面であり、図９（ｄ）は部分拡大表面である。図９（ａ）に示したように、ｒ面サファイア基板の主面に高さと幅が数μｍの円錐状の突起を複数形成し、ＡｌＮバッファ層とａ面ＧａＮ層を成長させたところ、図９（ｂ）のような表面状態のａ面ＧａＮ層が得られた。
図９（ｃ）の部分拡大断面において白い矢印で示したように、凹凸の上方にはａ面ＧａＮ層の内部に異常成長領域が生じている。また、図９（ｂ）中の黒抜き丸で示した領域を拡大したものが図９（ｄ）であり、ａ面ＧａＮ層の表面にも異常成長の影響が残っており、ａ面ＧａＮ層の結晶性と表面平坦性は良好ではないことがわかる。
そこで本発明は、上記従来の問題点に鑑みなされたものであり、結晶性が良好で表面平坦性に優れた高品質なａ面ＧａＮ層を成長させることが可能な半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法を提供することを目的とする。
上記課題を解決するために、本発明の半導体成長用基板は、サファイアのｒ面を主面とし、前記主面にナノサイズの凹凸が形成されていることを特徴とする。
このような本発明の半導体成長用基板では、サファイアのｒ面にナノサイズの凹凸を形成しているため、凹凸状の異常成長を抑制し結晶性が良好で表面平坦性に優れた高品質なａ面ＧａＮ層を成長させることが可能となる。
また本発明の一態様では、前記凹凸は、前記主面の面内方向における最大寸法が１μｍ未満である。
また本発明の一態様では、前記主面上にａ面ＧａＮ層を備える。
また本発明の一態様では、前記主面と前記ａ面ＧａＮ層との間にＡｌＮバッファ層を備える。
また本発明の一態様では、前記凹凸は、前記主面上に三角格子状に複数配列されている。
また上記課題を解決するために本発明の半導体素子は、上記何れか一つに記載の半導体成長用基板を用い、前記半導体成長用基板上に機能層を備えることを特徴とする。
また上記課題を解決するために本発明の半導体発光素子は、上記何れか一つに記載の半導体成長用基板を用い、前記半導体成長用基板上に活性層を備えることを特徴とする。
また上記課題を解決するために本発明の半導体素子製造方法は、ｒ面を主面とするサファイア上にナノサイズの凹凸を形成する工程と、前記主面上に窒化物半導体層を成長する工程とを備えることを特徴とする。
このような本発明の半導体素子製造方法では、サファイアのｒ面にナノサイズの凹凸を形成しているため、凹凸状の異常成長を抑制し結晶性が良好で表面平坦性に優れた高品質なａ面ＧａＮ層を成長させることが可能となる。
本発明では、結晶性が良好で表面平坦性に優れた高品質なａ面ＧａＮ層を成長させることが可能な半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法を提供することができる。
第１実施形態における半導体成長用基板を示す模式図であり、図１（ａ）は模式断面図であり、図１（ｂ）は模式平面図である。 第１実施形態におけるナノサイズの凹凸１ａの形成方法を示す工程図であり、図２（ａ）はレジスト塗布工程、図２（ｂ）はナノインプリントおよびパターニング工程、図２（ｃ）はエッチング工程、図２（ｄ）はレジスト除去工程である。 第１実施形態におけるａ面ＧａＮ層３の成長シーケンスを示す図である。 実施例１の半導体成長用基板を示すＳＥＭ像であり、図４（ａ）はナノサイズの凹凸１ａを形成したｒ面サファイア基板（ＮＰＳＳ）の平面像であり、図４（ｂ）はナノサイズの凹凸１ａを拡大して示す拡大斜視像であり、図４（ｃ）はａ面ＧａＮ層３を成長させた後の拡大断面であり、図４（ｄ）はａ面ＧａＮ層３を成長させた後の鳥瞰像である。 実施例１および比較例についてａ面ＧａＮ層３のＸ線ロッキングカーブ測定をした結果の半値幅を示すグラフである。 実施例１，２および比較例１，２の構造を示す模式断面図であり、図６（ａ）は比較例２、図６（ｂ）は実施例２、図６（Ａ）は比較例１、図６（Ｂ）は実施例１を示している。 実施例１，２および比較例１，２についてのＸ線ロッキングカーブ測定の結果を示し、図７（ａ）は（１１−２０）回折についてｃ軸方向から測定した結果であり、図７（ｂ）は（１１−２０）回折についてｍ軸方向から測定した結果であり、図７（ｃ）は（１０−１２）回折について測定した結果である。 第２実施形態の半導体装置であるＬＥＤ１０を示す模式断面図である。 ｒ面サファイア基板の主面に数μｍサイズの凹凸を形成したＰＳＳ基板を用いた場合のａ面ＧａＮ層の状態を示すＳＥＭ像であり、図９（ａ）は凹凸を形成したｒ面サファイア基板の表面であり、図９（ｂ）はａ面ＧａＮ層の全体像であり、図９（ｃ）は部分拡大断面であり、図９（ｄ）は部分拡大表面である。
（第１実施形態）
以下、本発明の実施の形態について、図面を参照して詳細に説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付すものとし、適宜重複した説明は省略する。図１は、本発明の第１実施形態における半導体成長用基板を示す模式図であり、図１（ａ）は模式断面図であり、図１（ｂ）は模式平面図である。
図１（ａ）に示すように、本実施形態の半導体成長用基板は、六方晶のｒ面を主面とするｒ面サファイア基板１と、ｒ面サファイア基板１上に形成されたＡｌＮバッファ層２と、ＡｌＮバッファ層２上に形成されたａ面を主面とするａ面ＧａＮ層３を備えている。また、ｒ面サファイア基板１の主面にはナノサイズの凹凸１ａが形成されている（ＮＰＳＳ：Ｎａｎｏ−Ｐａｔｔｅｒｎｅｄ Ｓａｐｐｈｉｒｅ Ｓｕｂｓｔｒａｔｅ）。ここではｒ面サファイア基板１として傾斜角度が０度のジャスト基板を示したが、ｒ面を所定の面方位に数度傾斜させたオフ基板としてもよい。
ナノサイズの凹凸１ａは、ｒ面サファイア基板１の主面を加工して形成されたナノサイズの凹凸構造であり、例えば円錐形状の突起を複数周期的に配置したものが挙げられる。ここで、凹凸１ａがナノサイズであるとは、凹凸１ａを構成する凹部または凸部の高さや深さ、幅方向のサイズが１μｍに満たないことをいう。図１（ｂ）に示した例では、ナノサイズの凹凸１ａを三角格子状に主面上に複数配置しており、ｒ面サファイア基板１上に成長されるａ面ＧａＮ層３のｃ軸方向に対して三角格子の一辺が平行となっている。隣り合う凹凸１ａ同士のピッチは１μｍ以上であってもよいが、ａ面ＧａＮ層３の結晶品質を向上させるためには１μｍ未満のピッチで形成することが好ましい。
ＡｌＮバッファ層２はｒ面サファイア基板１とａ面ＧａＮ層３との格子定数の相違を緩和するための層である。ＡｌＮバッファ層２の厚みとしては、厚くしすぎるとａ面ＧａＮ層３の結晶品質が低下するため５〜３００ｎｍの範囲が好ましく、５〜９０ｎｍの範囲がより好ましく、５〜３０ｎｍの範囲がさらに好ましい。ここではｒ面サファイア基板１とａ面ＧａＮ層３との間にＡｌＮバッファ層２を形成する例を示したが、後述するようにＡｌＮバッファ層２を介在させずとも、ｒ面サファイア基板１の主面にナノサイズの凹凸１ａを形成することでａ面ＧａＮ層３の結晶品質を向上させ表面平坦性を改善する効果を得ることができる。
ａ面ＧａＮ層３は、主面がａ面となるように成長された下地層であり、その上に窒化物半導体層をエピタキシャル成長するための層である。ａ面ＧａＮ層３の形成方法としては、ＭＯＣＶＤ法やＨＶＰＥ法（ハイドライド気相成長法：Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）などの公知の方法を用いることができるが、ＭＯＣＶＤ法を用いることが好ましい。ａ面ＧａＮ層３の膜厚は特に限定されないが、１μｍ以上形成することが好ましい。
次に、図２および図３を用いて本発明における半導体成長用基板の製造方法について説明する。図２は、本実施形態におけるナノサイズの凹凸１ａの形成方法を示す工程図であり、図２（ａ）はレジスト塗布工程、図２（ｂ）はナノインプリントおよびパターニング工程、図２（ｃ）はエッチング工程、図２（ｄ）はレジスト除去工程である。図３は、本実施形態におけるａ面ＧａＮ層３の成長シーケンスを示す図である。
始めに図２（ａ）に示すように、レジスト塗布工程では、ｒ面を主面とする単結晶のサファイア基板１を用意し、スピンコート法等を用いてサファイア基板１の主面上にレジスト膜４を塗布する。レジスト膜４の種類は限定されず、ナノサイズのパターニングが可能であれば熱硬化型であってもＵＶ硬化型であってもよい。
次に図２（ｂ）に示すように、ナノインプリントおよびパターニング工程では、所定のパターンが形成されたモールド５を用いて、ナノインプリント技術を用いてレジスト膜４にパターンの転写を行う。パターン転写の方法としては、ナノサイズの凹凸が形成されたモールド５をレジスト４に押し当て、熱硬化やＵＶ硬化などの公知の方法を用いてレジスト膜４を硬化させる。モールド５の材料としては、ナノサイズのパターニングが可能であれば限定されない。図２（ｂ）に示した例では、モールド５の凹部が１μｍ未満の円形の例を示している。
次に図２（ｃ）に示すように、エッチング工程では、パターニングされたレジスト膜４を用いてサファイア基板１のエッチングを行う。サファイア基板１のエッチング方法としては特に限定されないが、ＢＣｌ３等の塩素系ガスを用いたドライエッチングを用いることができる。サファイア基板１のエッチングが進行するとともにレジスト膜４もエッチングされ、パターニングされたレジスト膜４のサイズも徐々に小さくなり、サファイア基板１のエッチング面はテーパー形状となる。
次に図２（ｄ）に示すように、レジスト除去工程では、レジスト膜４を除去してサファイア基板１表面の洗浄を行う。エッチング工程でサファイア基板１がエッチングされることで、サファイア基板１の主面上にはナノサイズの凹凸１ａが複数形成される。図２（ｄ）ではナノサイズの凹凸１ａの上部が平坦面となっている例を示しているが、レジスト膜４の厚さやパターニングされる面積を調整することで、ナノサイズの凹凸１ａの形状を頂部が尖った円錐形状の突起とすることもできる。
図２（ａ）〜（ｄ）に示した製造方法により、ｒ面を主面とするサファイア基板１の主面にナノサイズの凹凸１ａが複数形成された半導体成長用基板（ＮＰＳＳ）が得られる。図２（ｄ）に示したナノサイズの凹凸１ａが形成されたｒ面を主面とするサファイア基板１では、後述するように結晶性が良好で表面平坦性に優れた高品質なａ面ＧａＮ層を成長させることが可能である。
次に、ナノサイズの凹凸１ａを複数形成したサファイア基板１（ＮＰＳＳ）上に、例えば膜厚が３０ｎｍ程度のＡｌＮバッファ層２を形成する。ＡｌＮバッファ層２の形成方法としては、ＭＯＣＶＤ法やスパッタ法などの公知の方法を用いることができるが、スパッタ法を用いることが好ましい。ＡｌＮバッファ層２を形成するスパッタ法としては、Ａｌをターゲット材としてＮ２及びＡｒガスを用いる反応性スパッタ法を採用してもよいが、ＡｌＮをターゲット材としてＡｒガスを用いることがより好ましい。ターゲット材となるＡｌＮとしては単結晶基板であっても粉末焼体であってもよく、その状態や形態は限定されない。
反応性スパッタ法によりＡｌをターゲット材としてＮ２及びＡｒガスを用いてＡｌＮバッファ層２を形成する場合には、ＡｌＮ膜の物理的な堆積プロセスに加えて、Ａｌターゲット材とＮ２ガスの反応プロセスを考慮する必要がある。そのため反応性スパッタ法では、所望のＡｌＮバッファ層２を得るための成膜条件を適切に設定して制御する難易度が高くなる。特に、半導体基板の大面積化が進むと、基板表面の面内分布も考慮する必要があるためさらに難易度が高くなる。
一方、ＡｌＮをターゲット材としてＡｒガスを用いるスパッタ法によりＡｌＮバッファ層２を形成する場合には、Ａｌターゲット材とＮ２の反応プロセスを考慮する必要が無く、Ａｒガス流量やチャンバー内の真空度等のパラメータを最適化するだけでよい。したがって、反応性スパッタ法でＡｌＮバッファ層２を形成するよりも、ＡｌＮをターゲット材としてＡｒガスを用いるスパッタ法を用いるほうが、ＡｌＮバッファ層２を形成する際の成膜条件の設定や制御が容易であり、大面積化にも対応が容易となる。
次に、ＡｌＮバッファ層２の表面を洗浄した後に、キャリアガスとして水素、窒素を用い、Ｖ族原料としてアンモニア（ＮＨ３）を用い、ＩＩＩ族原料としてＴＭＧ（ＴｒｉｍｅｔｈｙｌＧａｌｌｉｕｍ）を用いて、ＭＯＣＶＤ法でａ面ＧａＮ層３を約４μｍ成長させる。このとき、成長シーケンスは図３に示すような２段階で構成し、温度を１０１０℃まで昇温した後にステップ（Ｉ）とステップ（ＩＩ）では成長温度を一定とし、リアクタ圧力とＶ／ＩＩＩ比および成長時間を変更している。ステップ（Ｉ）では例えばＶ／ＩＩＩ比を４０００〜５０００程度とし、圧力を９００〜１０００ｈＰａとして１０〜２０分程度維持し、ステップ（ＩＩ）では例えばＶ／ＩＩＩ比を１００〜２００程度とし、圧力を１００〜１５０ｈＰａとして９０〜１２０分維持する。ａ面ＧａＮ層３を成長した後に室温まで冷却して取り出すことで、ｒ面サファイア基板１の主面にナノサイズの凹凸１ａが複数形成され、ＡｌＮバッファ層２およびａ面ＧａＮ層３が形成された本実施形態の半導体成長用基板を得ることができる。
（実施例１）
図４は、実施例１の半導体成長用基板を示すＳＥＭ像であり、図４（ａ）はナノサイズの凹凸１ａを形成したｒ面サファイア基板（ＮＰＳＳ）の平面像であり、図４（ｂ）はナノサイズの凹凸１ａを拡大して示す拡大斜視像であり、図４（ｃ）はａ面ＧａＮ層３を成長させた後の拡大断面であり、図４（ｄ）はａ面ＧａＮ層３を成長させた後の鳥瞰像である。
図４（ａ）（ｂ）に示したように、実施例１として、ｒ面を主面としたサファイア基板１の主面上に、幅Ｄが９００ｎｍ、高さＨが６００ｎｍの円錐形状の突起を三角格子状に複数形成してＮＰＳＳを得た。隣接する突起の間隔Ｐは１００ｎｍとなっている。このＮＰＳＳ上に、上述したようにスパッタ法でＡｌＮバッファ層２を３０ｎｍ形成し、ＭＯＣＶＤ法でａ面ＧａＮ層３を４μｍ成長した。図４（ｃ）に示すようにａ面ＧａＮ層３中には異常成長が発生せず、図４（ｄ）に示すように表面状態も良好であった。
（比較例１）
凹凸を形成せず平坦なｒ面を主面とするサファイア基板を用い、実施例１と同様にスパッタ法でＡｌＮバッファ層２を３０ｎｍ形成し、ＭＯＣＶＤ法でａ面ＧａＮ層３を４μｍ成長した。
図５は、実施例１および比較例１についてａ面ＧａＮ層３のＸ線ロッキングカーブ測定をした結果の半値幅を示すグラフである。グラフ中の縦軸はＸ線ロッキングカーブ測定の半値幅（ＸＲＣ−ＦＷＨＭ：Ｘ−ｒａｙ Ｒｏｃｋｉｎｇ Ｃｕｒｖｅ Ｆｕｌｌ Ｗｉｄｔｈ ａｔ Ｈａｌｆ Ｍａｘｉｍｕｍ）を示している。グラフの横軸には、左から（１１−２０）回折についてｃ軸方向から測定した結果、（１１−２０）回折についてｍ軸方向から測定した結果、（１０−１２）回折について測定した結果を示している。また、比較例１をａ−ＧａＮ／ＡｌＮ／ＦＳＳで左側に示し、実施例１はａ−ＧａＮ／ＡｌＮ／ＮＰＳＳで右側に示している。図５のグラフに示したように、いずれの方向からの測定においても比較例１よりも実施例１の半値幅が小さく、結晶性が良好なａ面ＧａＮ層３が形成されていることがわかる。
（実施例２）
次に、ナノサイズの凹凸１ａを形成したｒ面サファイア基板（ＮＰＳＳ）にａ面ＧａＮ層３を直接成長した。バッファ層を介さずにａ面ＧａＮ層３直接成長する以外は実施例１と同様にして、実施例２の半導体成長用基板を得た。
（比較例２）
また、凹凸を形成せず平坦なｒ面を主面とするサファイア基板を用い、ａ面ＧａＮ層３を直接成長した。バッファ層を介さずにａ面ＧａＮ層３直接成長する以外は比較例１と同様にして、比較例２の半導体成長用基板を得た。
図６は、実施例１，２および比較例１，２の構造を示す模式断面図であり、図６（ａ）は比較例２、図６（ｂ）は実施例２、図６（Ａ）は比較例１、図６（Ｂ）は実施例１を示している。図７は、実施例１，２および比較例１，２についてのＸ線ロッキングカーブ測定の結果を示し、図７（ａ）は（１１−２０）回折についてｃ軸方向から測定した結果であり、図７（ｂ）は（１１−２０）回折についてｍ軸方向から測定した結果であり、図７（ｃ）は（１０−１２）回折について測定した結果である。図７のグラフ中では、実施例１の結果を実線で示し、実施例２の結果を大きい破線で示し、比較例１の結果を一点鎖線で示し、比較例２の結果を小さい破線で示している。各測定結果の半値幅を表１に示す。表中のサンプル構造の欄は、図６に示した構造に対応している。
表１に示したように、ＡｌＮバッファ層を設けない実施例２でも比較例２よりも半値幅が小さく、結晶性の良好なａ面ＧａＮ層３が形成されていることがわかる。また、（１１−２０）回折についてｃ軸方向から測定した結果と、（１０−１２）回折について測定した結果では、主面に凹凸を設けずＡｌＮバッファ層２を形成した比較例１よりも、ＡｌＮバッファ層を設けずナノサイズの凹凸１ａを形成した実施例２のＮＰＳＳのほうが半値幅は小さく、結晶性は実施例２と比較例１とで同等であることがわかる。よって、本発明のＮＰＳＳでは、ＡｌＮバッファ層２を設けなくともａ面ＧａＮ層３の結晶性を向上でき、ＡｌＮバッファ層２を設けることでさらに結晶性を向上させることができることがわかる。
上述したように本発明では、ｒ面を主面とするサファイア基板１の主面にナノサイズの凹凸１ａを形成しているので、その上に成長するａ面ＧａＮ層３の結晶性が良好で、異常成長を抑制して表面平坦性に優れた高品質なものとなる。
（第２実施形態）
次に、本発明の第２実施形態について図８を用いて説明する。図８は本実施形態の半導体装置であるＬＥＤ１０を示す模式断面図である。図８に示すようにＬＥＤ１０は、ｒ面を主面とするサファイア基板１１、ナノサイズの凹凸１１ａ、ＡｌＮバッファ層１２、ａ面ＧａＮ層１３、ｎ型半導体層１４、発光層１５、ｐ型半導体層１６、ｎ側電極１７、ｐ側電極１８を有している。
第１実施形態と同様に、ｒ面を主面とするサファイア基板１１を用意し、ナノサイズの凹凸１１ａを形成し、スパッタ法でＡｌＮバッファ層１２をサファイア基板１１上に形成し、ＭＯＣＶＤ法でａ面ＧａＮ層１３をＡｌＮバッファ層１２上にエピタキシャル成長する。続いて、ＭＯＣＶＤ法でｎ型半導体層１４、発光層１５、ｐ型半導体層１６を順次成長して半導体基板を得る。
次に、所定のモールドパターンを用いてフォトリソグラフィーとエッチングによりｐ型半導体層１６と発光層１５の一部を除去してｎ型半導体層１４の一部を露出させる。次に、ｎ型半導体層１４とｐ型半導体層１６の露出面に蒸着等により電極材料を形成し、ダイシングして個別チップ化することでＬＥＤ１０を得る。
ここではｎ型半導体層１４、ｐ型半導体層１６をそれぞれ単層で説明したが、それぞれ材料や組成の異なる複数の層を含んでいるとしてもよく、例えば、ｎ型半導体層１４とｐ型半導体層１６にクラッド層、コンタクト層、電流拡散層、電子ブロック層、導波路層などを含めてもよい。また、発光層１５も単層で説明したが、多重量子井戸構造（ＭＱＷ：Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ）などの複数層で構成してもよい。
ｎ型半導体層１４は、ａ面ＧａＮ層１３上にエピタキシャル成長され、ａ面を主面とするｎ型不純物がドープされた半導体層であり、ｎ側電極１７から電子が注入されて発光層１５に電子を供給する層である。ｎ型半導体層１４を構成する材料は、ＩＩＩ−Ｖ族化合物半導体層としては、例えばＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮなどが挙げられ、ｎ型不純物としてはＳｉなどが挙げられる。
発光層１５は、ｎ型半導体層１４上にエピタキシャル成長され、ａ面を主面とする半導体層であり、層内で電子と正孔が発光再結合することでＬＥＤ１０が発光する。発光層１５は、ｎ型半導体層１４とｐ型半導体層１６よりもバンドギャップが小さい材料で構成されており、例えばＩｎＧａＮ、ＡｌＩｎＧａＮなどが挙げられる。発光層１５は意図的に不純物を含まないノンドープとしてもよく、ｎ型不純物を含むｎ型やｐ型不純物を含むｐ型としてもよい。発光層１５は、ａ面を主面とする半導体層なので、厚膜化してもピエゾ電界による電子と正孔の空間的な分離は生じにくく、電流密度を高くしても効率的に電子と正孔が発光再結合できる。
ｐ型半導体層１６は、発光層１５上にエピタキシャル成長され、ａ面を主面とする半導体層であり、ｐ側電極１８から正孔が注入されて発光層１５に正孔を供給する層である。ｐ型半導体層１６を構成する材料は、ＩＩＩ−Ｖ族化合物半導体層としては、例えばＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＧａＮなどが挙げられ、ｐ型不純物としてはＺｎやＭｇなどが挙げられる。
本実施の形態でも、ＬＥＤ１０はナノサイズの凹凸１１ａが形成されたｒ面を主面とするサファイア基板１１（ＮＰＳＳ）上にスパッタ法でＡｌＮバッファ層１２を形成し、ａ面ＧａＮ層１３を下地層としてｎ型半導体層１４、発光層１５、ｐ型半導体層１６をエピタキシャル成長している。したがって、第１実施形態で述べたようにａ面ＧａＮ層１３は結晶性も表面平坦性も良好であり、その上に成長されたｎ型半導体層１４、発光層１５、ｐ型半導体層１６も結晶性と表面平坦性が良好となる。これにより、ｎ型半導体層１４、発光層１５、ｐ型半導体層１６の特性も良好になり、ＬＥＤ１０の外部量子効率の向上などが見込まれる。
（第３実施形態）
本発明の半導体装置であるＬＥＤ１０は、上述したようにピエゾ電界によるドループが少なく、且つａ面内での異方性が小さく良好な結晶品質であることから高輝度化を実現できるので、車両用灯具などの灯具に用いることでチップ数の低減や高出力化を図ることが可能となる。
（第４実施形態）
第２実施形態では、ＬＥＤ１０としてｒ面を主面としナノサイズの凹凸１１ａが形成されたサファイア基板１１とＡｌＮバッファ層１２を含めた構造のものを示したが、基板裏面側から研磨やエッチング、レーザーアブレーションなどの技術を用いて、サファイア基板１１とＡｌＮバッファ層１２を除去するとしてもよい。また、ｒ面サファイア基板１１を除去した側にｎ側電極１７を設け、ｐ側電極１８とｎ側電極１７とを対向させてもよい。
さらに、半導体装置はＬＥＤに限定されず、半導体レーザや高電子移動度トランジスタ（ＨＥＭＴ：Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）等の他の用途であってもよい。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
１，１１…サファイア基板
１０…ＬＥＤ
１ａ，１１ａ…凹凸
２，１２…ＡｌＮバッファ層
３，１３…ａ面ＧａＮ層
４…レジスト膜
５…モールド
１４…ｎ型半導体層
１５…発光層
１６…ｐ型半導体層
１７…ｎ側電極
１８…ｐ側電極

Claims (8)

  1. サファイアのｒ面を主面とし、前記主面にナノサイズの凹凸が形成されていることを特徴とする半導体成長用基板。
  2. 請求項１に記載の半導体成長用基板であって、
    前記凹凸は、前記主面の面内方向における最大寸法が１μｍ未満であることを特徴とする半導体成長用基板。
  3. 請求項１または２に記載の半導体成長用基板であって、
    前記主面上にａ面ＧａＮ層を備えることを特徴とする半導体成長用基板。
  4. 請求項３に記載の半導体成長用基板であって、
    前記主面と前記ａ面ＧａＮ層との間にＡｌＮバッファ層を備えることを特徴とする半導体成長用基板。
  5. 請求項１から４の何れか一つに記載の半導体成長用基板であって、
    前記凹凸は、前記主面上に三角格子状に複数配列されていることを特徴とする半導体成長用基板。
  6. 請求項１から５の何れか一つに記載の半導体成長用基板を用い、
    前記半導体成長用基板上に機能層を備えることを特徴とする半導体素子。
  7. 請求項１から５の何れか一つに記載の半導体成長用基板を用い、
    前記半導体成長用基板上に活性層を備えることを特徴とする半導体発光素子。
  8. ｒ面を主面とするサファイア上にナノサイズの凹凸を形成する工程と、
    前記主面上に窒化物半導体層を成長する工程とを備えることを特徴とする半導体素子製造方法。
JP2017159232A 2017-08-22 2017-08-22 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法 Pending JP2019040898A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017159232A JP2019040898A (ja) 2017-08-22 2017-08-22 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
PCT/JP2018/029298 WO2019039240A1 (ja) 2017-08-22 2018-08-03 半導体成長用基板、半導体素子、半導体発光素子、および半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017159232A JP2019040898A (ja) 2017-08-22 2017-08-22 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法

Publications (1)

Publication Number Publication Date
JP2019040898A true JP2019040898A (ja) 2019-03-14

Family

ID=65438792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017159232A Pending JP2019040898A (ja) 2017-08-22 2017-08-22 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法

Country Status (2)

Country Link
JP (1) JP2019040898A (ja)
WO (1) WO2019039240A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020202302A (ja) * 2019-06-11 2020-12-17 株式会社小糸製作所 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4696285B2 (ja) * 2005-02-25 2011-06-08 京セラ株式会社 Ｒ面サファイア基板とそれを用いたエピタキシャル基板及び半導体装置、並びにその製造方法
JP2009054882A (ja) * 2007-08-28 2009-03-12 Univ Of Tokushima 発光装置の製造方法
CN103208568A (zh) * 2013-04-01 2013-07-17 厦门市三安光电科技有限公司 氮化物发光二极管及制作方法
JP2016111354A (ja) * 2014-11-26 2016-06-20 旭化成イーマテリアルズ株式会社 Ｌｅｄ用半導体テンプレート基板、及び、それを用いたｌｅｄ素子
JP2017137201A (ja) * 2016-02-01 2017-08-10 パナソニック株式会社 エピタキシャル基板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020202302A (ja) * 2019-06-11 2020-12-17 株式会社小糸製作所 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
WO2020250849A1 (ja) * 2019-06-11 2020-12-17 株式会社小糸製作所 半導体成長用基板、半導体素子、半導体発光素子、および半導体成長用基板の製造方法
JP7345286B2 (ja) 2019-06-11 2023-09-15 株式会社小糸製作所 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法

Also Published As

Publication number Publication date
WO2019039240A1 (ja) 2019-02-28

Similar Documents

Publication Publication Date Title
US9024294B2 (en) Group III nitride nanorod light emitting device
US20170069793A1 (en) Ultraviolet light-emitting device and production method therefor
US8946772B2 (en) Substrate for epitaxial growth, process for manufacturing GaN-based semiconductor film, GaN-based semiconductor film, process for manufacturing GaN-based semiconductor light emitting element and GaN-based semiconductor light emitting element
JP4989978B2 (ja) 窒化物系発光素子及びその製造方法
JP2007103774A (ja) Ｉｉｉ族窒化物半導体積層構造体およびその製造方法
WO2013042297A1 (ja) 窒化ガリウム系化合物半導体発光素子及びそれを用いた光源装置
JP6925141B2 (ja) 半導体基板、半導体発光素子および灯具
US20110175126A1 (en) Light-emitting diode structure
WO2011058697A1 (ja) 窒化物半導体素子の製造方法
US20190157069A1 (en) Semipolar amd nonpolar light-emitting devices
US10995403B2 (en) Method of forming aluminum nitride film and method of manufacturing semiconductor light-emitting element
JP5265404B2 (ja) 窒化物半導体発光素子およびその製造方法
JP7053209B2 (ja) 半導体成長用基板、半導体素子、半導体発光素子及び半導体成長用基板の製造方法
JP4936653B2 (ja) サファイア基板とそれを用いた発光装置
JP2019040898A (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
JP7305428B2 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
WO2019235459A1 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
JP7350477B2 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体成長用基板の製造方法
TWI828945B (zh) 氮化物半導體紫外線發光元件
JP2009231609A (ja) 半導体発光素子の製造方法
JP2008118048A (ja) ＧａＮ系半導体発光素子
WO2020075849A1 (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
JP2005019964A (ja) 紫外線発光素子
JP2009224704A (ja) 窒化物系半導体発光素子、エピタキシャルウエハ、及び窒化物系半導体発光素子を作製する方法
TW202123488A (zh) 併入應變鬆弛結構的ｌｅｄ前驅物