JP2019036604A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】半導体装置におけるｐｎ接合面の角部に起因する電界集中が抑制する。【解決手段】半導体装置の製造方法は、ｎ型半導体層を有する半導体基板を用意する工程と、ｎ型半導体層の一部をエッチングする工程と、ｎ型半導体層の前記エッチングによって形成された表面を酸化させる工程と、ｎ型半導体層の表面に形成された酸化膜を除去する工程と、酸化膜が除去された表面上にｐ型半導体層を形成する工程とを備える。この製造方法では、表面を酸化させる工程と酸化膜を除去する工程とにより、エッチングによって形成された表面の角部を丸くする。【選択図】図１

Description

本明細書が開示する技術は、半導体装置の製造方法に関する。

特許文献１に半導体装置の製造方法が開示されている。この製造方法は、ｎ型半導体層を有する半導体基板を用意する工程と、ｎ型半導体層の一部をエッチングする工程と、エッチングによって形成された表面上にｐ型半導体層を形成する工程とを備える。

特開２００８−１２４４３８号公報

このような製造工程によると、ｎ型半導体層の一部をエッチングした際に、ｎ型半導体層のエッチングによって形成された表面に角部が形成される。エッチングによって形成された表面に角部が形成されていると、当該表面上にｐ型半導体層が形成されたときに、ｎ型半導体層とｐ型半導体層との間のｐｎ接合面にも角部が形成される。ここで、ｐｎ接合面に鋭い角部が形成されていると、当該ｐｎ接合面に逆バイアス電圧が印加されたときに、角部の近傍において電界集中が生じやすく、半導体装置の耐圧が低下するおそれがある。本明細書では、このようなｐｎ接合面の角部に起因する電界集中を抑制し得る技術を提供する。

本明細書が開示する半導体装置の製造方法は、ｎ型半導体層を有する半導体基板を用意する工程と、ｎ型半導体層の一部をエッチングする工程と、ｎ型半導体層の前記エッチングによって形成された表面を酸化させる工程と、ｎ型半導体層の表面に形成された酸化膜を除去する工程と、酸化膜が除去された表面上にｐ型半導体層を形成する工程とを備える。この製造方法では、表面を酸化させる工程と酸化膜を除去する工程とにより、エッチングによって形成された表面の角部を丸くする。

この製造方法では、先ず、エッチングによって形成されたｎ型半導体層の表面を酸化させる。このときの酸化反応は、ｎ型半導体層の表面から内部に向かって進行し、その進行速度は表面全体に亘って比較的に均一である。従って、ｎ型半導体層の表面に沿って酸化膜が一様に形成されるが、角部では、酸化膜とｎ型半導体層との界面が比較的に丸く形成される。次に、形成された酸化膜を除去することによって、酸化膜との界面であったｎ型半導体層の表面を露出させる。その結果、ｎ型半導体層の表面は、エッチングによって形成された直後の表面と比較して角部が丸くなっており、その後に形成されるｐ型半導体層とのｐｎ接合面にも、鋭利な角部は形成されない。ｐｎ接合面に鋭利な角部が形成されないことから、ｐｎ接合面の角部に起因する電界集中が抑制され、耐圧性に優れた半導体装置が製造される。

実施例の半導体装置１０の断面図である。 半導体装置１０の作用効果を説明する図である。 半導体装置１０の製造工程である、第１工程のｎ型半導体層を有する半導体基板を用意する工程を図示する。 半導体装置１０の製造工程の第２工程であり、ｎ型半導体層の一部をエッチングする工程を図示する。 半導体装置１０の製造工程の第３工程であり、エッチングによって形成された表面を酸化させる工程を図示する。 図５中のＶＩ部の拡大図である。 半導体装置１０の製造工程の第４工程であり、表面に形成された酸化膜２４ｂを除去する工程を図示する。 半導体装置１０の製造工程の第５工程であり、酸化膜２４ｂが除去された表面上にｐ型半導体層を形成する工程を図示する。 半導体装置１０の製造工程の第６工程であり、形成したｐ型半導体層内部にｎ型半導体層を形成する工程を図示する。 半導体装置１０の製造工程である、第７工程で半導体基板１２の上面１２ａ上にゲート絶縁膜２０を形成する工程を図示する。

図１を参照して、実施例の半導体装置１０について説明をする。半導体装置１０は、半導体基板１２、ソース電極１４、ドレイン電極１６、ゲート電極１８及びゲート絶縁膜２０を備える。半導体装置１０は、図１に示すＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）の単位構造を繰り返し有するパワー半導体装置である。但し、本明細書で開示する技術は、ＭＯＳＦＥＴに限られず、例えばＩＧＢＴ（Insulated Gate Bipolar Transistor）といった各種の半導体装置にも採用することができる。

半導体基板１２は、一例ではあるが、ＧａＮ（窒化ガリウム）を用いて構成される。ＧａＮは、ｐ型不純物のイオン注入が難しいという特性を有しており、このような半導体材料に対して、本明細書で開示する技術は好適に採用することができる。但し、半導体基板１２を構成する材料は、例えばシリコン（Ｓｉ）、炭化ケイ素（ＳｉＣ）といったその他の半導体材料を用いて構成されていてもよい。半導体基板１２は、上面１２ａと、その上面１２ａの反対側に位置する下面１２ｂとを備える。半導体基板１２は、詳しくは後述するが、ｎ型のドレイン領域２２、ｎ型のドリフト領域２４、ｐ型のボディ領域２６及びｎ型のソース領域２８を有する。

ソース電極１４は、半導体基板１２の上面１２ａ上に位置している。ソース電極１４は、半導体基板１２の上面１２ａに露出しているソース領域２８とボディ領域２６の両者に接触している。一方、ドレイン電極１６は、半導体基板１２の下面１２ｂ上に位置している。即ち、本実施例の半導体装置１０は、ソース電極１４とドレイン電極１６とが半導体基板１２の両側に分配された縦型の半導体装置である。他の実施形態として、半導体装置１０は、ソース電極１４とドレイン電極１６とが半導体基板１２の同じ側に配置された横型の半導体装置であってもよい。ソース電極１４及びドレイン電極１６は、それぞれ導電性材料で形成されている。ソース電極１４及びドレイン電極１６の材料は、特に限定されないが、例えばアルミニウム又はアルミニウム合金といった金属材料であってよい。また、ソース電極１４とドレイン電極１６のそれぞれは、単一の材料で形成されてもよいし、異なる材料による積層構造を有してもよい。ソース電極１４及びドレイン電極１６は、例えばスパッタリングによって形成することができる。

ゲート電極１８及びゲート絶縁膜２０は、半導体基板１２の上面１２ａ上に位置しており、ゲート電極１８は、ゲート絶縁膜２０を介して半導体基板１２の上面１２ａに対向している。ゲート電極１８及びゲート絶縁膜２０は、半導体基板１２の上面１２ａ上に位置している二つのソース電極１４の間に離間して位置される。ゲート電極１８及びゲート絶縁膜２０は、半導体基板１２の上面１２ａに露出しているドリフト領域２４、ボディ領域２６及びソース領域２８上に亘って位置している。ゲート電極１８は、導電性材料で形成されており、ゲート絶縁膜２０は、金属酸化物といった絶縁性材料で形成されている。特に限定されないが、例えばゲート電極１８の材料は多結晶シリコンであってよく、ゲート絶縁膜２０は酸化シリコンであってよい。ゲート電極１８及びゲート絶縁膜２０は、例えばＣＶＤ（Chemical Vapor Deposition）によって形成することができる。このように、本実施例の半導体装置１０は、プレーナ型のゲート構造を有する。しかしながら、他の実施形態として、半導体装置１０は、トレンチ型のゲート構造を有してもよい。

半導体基板１２内の構造について説明する。ドレイン領域２２は、ｎ型不純物を含むｎ型の半導体領域である。ドレイン領域２２は、半導体基板１２の下面１２ｂに露出している。本実施例におけるドレイン領域２２は、半導体基板１２の下面１２ｂに沿って半導体基板１２の全体に広がっている。ドレイン領域２２におけるｎ型不純物の濃度は十分に高く、ドレイン領域２２はドレイン電極１６に対してオーミック接触している。ドリフト領域２４は、ｎ型不純物を含むｎ型の半導体領域である。ドリフト領域２４におけるｎ型不純物の濃度は、ドレイン領域２２におけるｎ型不純物の濃度よりも低い。本実施例におけるドリフト領域２４は、ドレイン領域２２上に積層されており、半導体基板１２の全体に亘って広がっている。ドリフト領域２４の一部は、半導体基板１２の上面１２ａに露出しており、ゲート絶縁膜２０を介してゲート電極１８に対向している。

ボディ領域２６は、ｐ型不純物を含むｐ型の半導体領域である。ボディ領域２６は、ドリフト領域２４上に設けられており、半導体基板１２の上面１２ａに露出している。ボディ領域２６のうち、ソース電極１４に接触する部分（例えばコンタクト領域等と称される）は、ｐ型不純物の濃度が高められており、ソース電極１４に対してオーミック接触している。ソース領域２８は、ｎ型不純物を含むｎ型の半導体領域である。ソース領域２８は、半導体基板１２の上面１２ａに露出している。ソース領域２８におけるｎ型不純物の濃度は十分に高く、ソース領域２８はソース電極１４に対してオーミック接触している。ソース領域２８は、半導体基板１２内でボディ領域２６に取り囲まれている。即ち、ボディ領域２６は、ドリフト領域２４とソース領域２８との間に介在しており、ドリフト領域２４とソース領域２８とを互いに隔てている。そして、半導体基板１２の上面１２ａでは、ゲート電極１８が、ドリフト領域２４とソース領域２８との間に広がるボディ領域２６に、ゲート絶縁膜２０を介して対向している。

以上の構成により、本実施例の半導体装置１０では、ゲート電極１８とソース電極１４との間に駆動電圧が印加されると、ソース領域２８とドリフト領域２４との間を伸びるｎ型のチャネルが、ゲート電極１８に対向するボディ領域２６内に形成される。その結果、ソース電極１４とドレイン電極１６との間が導通して、ドレイン電極１６からソース電極１４に向けて電流が流れる。このように、半導体基板１２のドレイン領域２２、ドリフト領域２４、ボディ領域２６、ソース領域２８は、ゲート電極１８及びゲート絶縁膜２０とともにＭＯＳＦＥＴの構造を形成している。

詳しくは後述するが、半導体装置１０の製造工程では、ｐ型のボディ領域２６を形成する際に、ドリフト領域２４の一部をエッチングした上で、ボディ領域２６のエピタキシャル成長を実施する。前述したように、半導体基板１２を構成するＧａＮでは、ｐ型不純物のイオン注入が難しいためである。ここで、ドリフト領域２４のエッチングは、ドライエッチングによって実施される。従って、ドリフト領域２４のエッチングによって形成された表面２４ａ（図４参照）には、比較的に鋭い角部が形成される。エッチングによって形成された表面２４ａに角部が形成されていると、当該表面２４ａ上にボディ領域２６が形成されたときに、ドリフト領域２４とボディ領域２６との間のｐｎ接合面にも角部が形成される。ここで、ｐｎ接合面に鋭い角部が形成されていると、当該ｐｎ接合面に逆バイアス電圧が印加されたときに、角部の近傍において電界集中が生じやすく、半導体装置の耐圧が低下するおそれがある。

上記の問題に関して、本実施例の半導体装置１０の製造方法では、ボディ領域２６のエピタキシャル成長を実施するのに先立って、エッチングによって形成されたドリフト領域２４の表面２４ａを酸化させる（図５参照）。このときの酸化反応は、ドリフト領域２４の表面２４ａから内部に向かって進行し、その進行速度は表面全体に亘って比較的に均一である。従って、ドリフト領域２４の表面２４ａに沿って酸化膜２４ｂが一様に形成されるが、角部では、酸化膜２４ｂとドリフト領域２４との界面２４ｃが比較的に丸く形成される（図５、図６参照）。次に、形成された酸化膜２４ｂを除去することによって、酸化膜２４ｂとの界面２４ｃであったドリフト領域２４の表面２４ｃを露出させる（図７参照）。その結果、ドリフト領域２４の表面２４ｃは、エッチングによって形成された直後の表面２４ａと比較して角部が丸くなっており、その後に形成されるボディ領域２６とのｐｎ接合面にも、鋭利な角部は形成されない（図８参照）。ｐｎ接合面に鋭利な角部が形成されないことから、ｐｎ接合面の角部に起因する電界集中が抑制され、耐圧性に優れた半導体装置１０が製造される。即ち、例えば図２に示すように、ソース電極１４に接続された第１端子３０の電位を０ボルトとして、ドレイン電極１６に接続された第２端子３２に数百ボルトの電圧の逆バイアス電圧が印加されたときに、半導体装置１０のｐｎ接合面の近傍では等電位線Ｘが比較的に等間隔で表され、電界集中が生じ難くなる。

以下では、図３〜１０を参照して、本実施例の半導体装置１０の一連の製造方法について詳細に説明する。第１工程では、図３に示すように、ｎ型半導体層を有する半導体基板を用意する。一例ではあるが、ｎ＋型ウエハ（本実施例における、ドレイン領域２２）にｎ−型層のエピタキシャル層（本実施例における、ドリフト領域２４）をＣＶＤ法で形成すればよい。

第２工程では、図４に示すように、ドリフト領域２４の一部をエッチングする。この工程により、ボディ領域２６の形成範囲に対応して、ドリフト領域２４に窪みが形成される。ドリフト領域２４の一部をドライエッチングすることで、フォトレジストパターンに忠実にドリフト領域２４上の窪みの表面２４ａのように微細加工することができる。これにより、ドリフト領域２４上の窪みの表面２４ａには鋭い角部が形成される。

第３工程では、図５、６に示すように、エッチングによって形成された表面（即ち、ドリフト領域２４上の窪みの表面２４ａ）を酸化させる。図６中の矢印が示すように、酸化はドリフト領域２４上の窪みの表面２４ａからドリフト領域内部に向かって、（ドリフト領域２４と酸化膜２４ｂとの界面２４ｃまで）進行し得る。またその反応速度は、窪みの表面２４ａ全体に亘って比較的に均一である。この酸化反応の際に、酸素、水がドリフト領域２４中に拡散し、副生成物であるガス（本実施例の場合、窒素、酸化窒素）が脱離することで、酸化膜２４ｂ（本実施例の場合、酸化ガリウム）が一様に形成される。これにより、ドリフト領域２４と酸化膜２４ｂとの界面２４ｃの角部は、第２工程のエッチング直後と比較して、丸く形成される。

第４工程では、図７に示すように、ドリフト領域２４の表面２４ｃ形成された酸化膜２４ｂを除去する。酸化膜２４ｂが除去されることで、図５、６に示した界面２４ｃが露出する。以降、その露出させた界面２４ｃを、ドリフト領域２４の表面２４ｃと称する。即ち、ドリフト領域２４の表面２４ｃでは、第２工程におけるエッチング後の表面２４ａ（図４参照）と比較して、角部は丸く形成される。酸化膜２４ｂの除去は、例えばエッチングなどで行えばよい。

第５工程では、図８に示すように、酸化膜２４ｂが除去されたドリフト領域２４の表面２４ｃ上にボディ領域２６をエピタキシャル成長で形成する。先の工程より、ドリフト領域２４の表面２４ｃ上には鋭利な角部は形成されていないため、その表面２４ｃ上に形成したボディ領域２６とのｐｎ接合面にも鋭利な角部は形成されない。このように、酸化膜２４ｂの形成及び除去を実施しておくことによって、生産性に大きな影響を与えることなく、ｐｎ接合面の角部を丸くすることができる。

第６工程では、図９に示すように、第５工程で形成したボディ領域２６の内部にソース領域２８を形成する。そして、第７工程では、図１０に示すように、半導体基板１２の上面１２ａ上にゲート絶縁膜２０を形成する。最後に、図１に示すように、ゲート絶縁膜２０の上面２０ａ上にゲート電極１８を形成し、半導体基板１２の上面１２ａ上にソース電極１４、及び、半導体基板１２の下面１２ｂ上にドレイン電極１６を形成する。以上の製造工程より、ｐｎ接合面の角部が丸く形成された半導体装置１０が完成する。

以上、いくつかの具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書又は図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものである。

１０：半導体装置
１２：半導体基板
１２ａ：半導体基板の上面
１２ｂ：半導体基板の下面
１４：ソース電極
１６：ドレイン電極
１８：ゲート電極
２０：ゲート絶縁膜
２０ａ：ゲート絶縁膜の上面
２２：ｎ型のドレイン領域
２４：ｎ型のドリフト領域
２４ａ：エッチング後のｎ型ドリフト領域の表面
２４ｂ：酸化膜
２４ｃ：酸化膜除去後のｎ型ドリフト領域の表面
２６：ｐ型のボディ領域
２８：ｎ型のソース領域
３０、３２：端子

Claims (1)

1. ｎ型半導体層を有する半導体基板を用意する工程と、
   前記ｎ型半導体層の一部をエッチングする工程と、
   前記ｎ型半導体層の前記エッチングによって形成された表面を酸化させる工程と、
   前記ｎ型半導体層の前記表面に形成された酸化膜を除去する工程と、
   前記酸化膜が除去された前記表面上にｐ型半導体層を形成する工程と、
   を備え、
   前記表面を酸化させる工程と前記酸化膜を除去する工程とにより、前記エッチングによって形成された前記表面の角部を丸くする、
   半導体装置の製造方法。

Images