JP2018525712A - プロセッサシステムのプログラムカウンタ構造を保護する方法及び装置並びに中断要求の処理を監視する方法及び装置 - Google Patents
プロセッサシステムのプログラムカウンタ構造を保護する方法及び装置並びに中断要求の処理を監視する方法及び装置 Download PDFInfo
- Publication number
- JP2018525712A JP2018525712A JP2017566340A JP2017566340A JP2018525712A JP 2018525712 A JP2018525712 A JP 2018525712A JP 2017566340 A JP2017566340 A JP 2017566340A JP 2017566340 A JP2017566340 A JP 2017566340A JP 2018525712 A JP2018525712 A JP 2018525712A
- Authority
- JP
- Japan
- Prior art keywords
- address
- program counter
- counter structure
- request
- interrupt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012544 monitoring process Methods 0.000 title claims abstract description 40
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000012545 processing Methods 0.000 title claims abstract description 32
- 230000007246 mechanism Effects 0.000 claims abstract description 51
- 230000004044 response Effects 0.000 claims abstract description 10
- 238000004590 computer program Methods 0.000 claims description 6
- 238000004364 calculation method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 9
- 238000013459 approach Methods 0.000 description 6
- 238000012360 testing method Methods 0.000 description 4
- 238000012790 confirmation Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
- G06F9/4831—Task transfer initiation or dispatching by interrupt, e.g. masked with variable priority
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/004—Error avoidance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/0715—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a system implementing multitasking
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0751—Error or fault detection not based on redundancy
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1608—Error detection by comparing the output signals of redundant hardware
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1637—Error detection by comparing the output of redundant processing systems using additional compare functionality in one or some but not all of the redundant processing components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3024—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a central processing unit [CPU]
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/321—Program or instruction counter, e.g. incrementing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
- G06F9/327—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for interrupts
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Quality & Reliability (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Microcomputers (AREA)
- Debugging And Monitoring (AREA)
- Executing Machine-Instructions (AREA)
Abstract
Description
これを背景にして、本願に提示されているアプローチによって、中断要求の際にプロセッサシステムのプログラムカウンタ構造を保護する方法、中断要求の処理を監視する方法、さらに、これらの方法を使用する装置、最後に、独立請求項に記載されている対応するコンピュータプログラムが提示される。従属請求項に記載されている措置によって、独立請求項に記載されている装置の有利な発展形態及び改善が可能である。
メモリインタフェースからアドレスを読み込むステップと、
比較結果を得るために、中断要求に割り当てられている目標アドレスとこのアドレスとを比較するステップと、
この比較結果を用いて、一致信号を供給するステップと、
を有している。
プログラムカウンタ構造を保護する上述した方法のステップを実施するステップと、
一致信号を用いて、中断要求の処理を監視するステップと、
を有している。
メモリインタフェースからアドレスを読み込むインタフェースと、
比較結果を得るために、中断要求に属する目標アドレスとこのアドレスとを比較する比較機構と、
この比較結果を用いて、一致信号を供給する出力機構と、
を備えていることを特徴とする。
Claims (10)
- 中断要求(106)の際にプロセッサシステム(104)のプログラムカウンタ構造(102)を保護する方法(400)であって、
前記プロセッサシステム(104)は、少なくとも、プログラムカウンタ構造(102)と、中断制御機構(108)と、メモリ(110)とを含んでおり、
前記中断制御機構(108)は、前記中断要求(106)に応答して、前記中断要求(106)に属するアドレス(112)を前記プログラムカウンタ構造(102)へ供給するように構成されており、
前記プログラムカウンタ構造(102)は、メモリインタフェース(114)を介して前記メモリ(110)に対してアドレスを出力するように構成されており、
前記方法(400)は、
前記メモリインタフェース(114)からアドレス(352)を読み込むステップ(402)と、
比較結果(126)を得るために、前記中断要求(106)に割り当てられている目標アドレス(120)と前記アドレス(352)とを比較するステップ(406)と、
前記比較結果(126)を用いて、一致信号(124)を供給するステップ(408)と、
を有している、
中断要求(106)の際にプロセッサシステム(104)のプログラムカウンタ構造(102)を保護する方法(400)。 - 前記一致信号(124)を用いて、前記中断要求の前記処理の開始の成功を伝達するステップを有している、請求項1に記載の方法(400)。
- 前記プログラムカウンタ構造(102)は、前記アドレス(352)に論理的に後続する後続アドレスを前記メモリインタフェース(114)に供給するように構成されており、
前記読み込みステップ(402)では、さらに、前記後続アドレスが読み込まれ、前記比較ステップ(404)では、前記比較結果(126)を得るために、前記目標アドレス(120)に論理的に後続する後続目標アドレスと前記後続アドレスとを比較する、請求項1又は2に記載の方法(400)。 - 中断要求(106)の処理を監視する方法であって、
請求項1乃至3のいずれか一項に記載の、プログラムカウンタ構造(102)を保護する方法のステップ(402,406,408)を実施するステップと、
前記一致信号(124)を用いて、前記中断要求(106)の前記処理を監視するステップと、
を有している、
中断要求(106)の処理を監視する方法。 - 中断要求(106)の際にプロセッサシステム(104)のプログラムカウンタ構造(102)を保護する装置(100)であって、
前記プロセッサシステム(104)は、少なくとも、プログラムカウンタ構造(102)と、中断制御機構(108)と、メモリ(110)とを含んでおり、
前記中断制御機構(108)は、前記中断要求(106)に応答して、前記中断要求(106)に属するアドレス(112)を前記プログラムカウンタ構造(102)へ供給するように構成されており、
前記プログラムカウンタ構造(102)は、前記メモリ(110)に対するメモリインタフェース(114)へ、アドレス(352)を出力するように構成されており、
前記装置(100)は、
前記メモリインタフェース(114)からアドレス(352)を読み込むインタフェース(116)と、
比較結果(126)を得るために、前記中断要求(106)に割り当てられている目標アドレス(120)と前記アドレス(352)とを比較する比較機構(118)と、
前記比較結果(126)を用いて、一致信号(124)を供給する出力機構(122)と、
を備えていることを特徴とする、
中断要求(106)の際にプロセッサシステム(104)のプログラムカウンタ構造(102)を保護する装置(100)。 - プロセッサシステム(104)であって、
前記プロセッサシステム(104)は、少なくとも、中断制御機構(108)と、プログラムカウンタ構造(102)と、メモリ(110)と、請求項5に記載された、前記プログラムカウンタ構造(102)を保護する装置(100)とを含んでおり、
前記中断制御機構(108)は、中断要求(106)に応答して、前記中断要求(106)に属するアドレス(112)を前記プログラムカウンタ構造(102)へ供給するように構成されており、
前記プログラムカウンタ構造(102)は、前記メモリ(110)に対するメモリインタフェース(114)へ、アドレス(352)を出力するように構成されており、
前記装置(100)は、
前記メモリインタフェース(114)から前記アドレス(352)を読み込み、前記中断要求(106)に割り当てられている目標アドレス(120)と当該アドレス(352)とを比較し、当該比較の比較結果(126)を用いて、一致信号(124)を供給するように構成されている、
プロセッサシステム(104)。 - 前記プログラムカウンタ構造(102)は、プロセッサコア(300)の一部であり、当該プロセッサコア(300)は、前記プログラムカウンタ構造(102)の他に、少なくとも電子計算機構(318)を含んでいる、請求項6に記載のプロセッサシステム(104)。
- 集積回路として実現されている、請求項7に記載のプロセッサシステム(104)。
- 請求項1乃至4のいずれか一項に記載の方法を実施するために構成されている、
コンピュータプログラム。 - 請求項9に記載のコンピュータプログラムが格納されている、
機械可読記録媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102015211458.9 | 2015-06-22 | ||
DE102015211458.9A DE102015211458A1 (de) | 2015-06-22 | 2015-06-22 | Verfahren und Vorrichtung zum Absichern einer Programmzählerstruktur eines Prozessorsystems und zum Überwachen der Behandlung einer Unterbrechungsanfrage |
PCT/EP2016/060010 WO2016206847A1 (de) | 2015-06-22 | 2016-05-04 | Verfahren und vorrichtung zum absichern einer programmzählerstruktur eines prozessorsystems und zum überwachen der behandlung einer unterbrechungsanfrage |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018525712A true JP2018525712A (ja) | 2018-09-06 |
JP6813513B2 JP6813513B2 (ja) | 2021-01-13 |
Family
ID=55948825
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017566340A Active JP6813513B2 (ja) | 2015-06-22 | 2016-05-04 | プロセッサシステムのプログラムカウンタ構造を保護する方法及び装置並びに中断要求の処理を監視する方法及び装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US11113099B2 (ja) |
EP (1) | EP3311273A1 (ja) |
JP (1) | JP6813513B2 (ja) |
KR (1) | KR102603835B1 (ja) |
DE (1) | DE102015211458A1 (ja) |
WO (1) | WO2016206847A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6862747B2 (ja) * | 2016-10-11 | 2021-04-21 | ブラザー工業株式会社 | 液体吐出装置 |
KR102260820B1 (ko) * | 2019-07-08 | 2021-06-07 | 숭실대학교산학협력단 | 대칭적 인터페이스 기반 인터럽트 신호 처리 장치 및 방법 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63208130A (ja) * | 1987-02-24 | 1988-08-29 | Mitsubishi Electric Corp | Cpu誤動作検出装置 |
JPH0764822A (ja) * | 1993-08-26 | 1995-03-10 | Mitsubishi Electric Corp | マイクロコンピュータ |
JP2011154459A (ja) * | 2010-01-26 | 2011-08-11 | Renesas Electronics Corp | コンピュータシステムのプログラム異常動作検出装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3905023A (en) * | 1973-08-15 | 1975-09-09 | Burroughs Corp | Large scale multi-level information processing system employing improved failsaft techniques |
JPH0792764B2 (ja) | 1988-05-25 | 1995-10-09 | 日本電気株式会社 | マイクロプロセッサ |
EP0510244A1 (en) * | 1991-04-22 | 1992-10-28 | Acer Incorporated | Method and apparatus for protecting a computer system from computer viruses |
FR2764716B1 (fr) * | 1997-06-13 | 2001-08-17 | Bull Cp8 | Procede de modification de sequences de code et dispositif associe |
US6996677B2 (en) * | 2002-11-25 | 2006-02-07 | Nortel Networks Limited | Method and apparatus for protecting memory stacks |
US7509644B2 (en) * | 2003-03-04 | 2009-03-24 | Secure 64 Software Corp. | Operating system capable of supporting a customized execution environment |
US8291202B2 (en) * | 2008-08-08 | 2012-10-16 | Qualcomm Incorporated | Apparatus and methods for speculative interrupt vector prefetching |
IT1391785B1 (it) | 2008-11-21 | 2012-01-27 | St Microelectronics Srl | Sistema elettronico per il rilevamento di un guasto |
JP5335634B2 (ja) * | 2009-09-29 | 2013-11-06 | レノボ・シンガポール・プライベート・リミテッド | システム管理モードの特権レベルを保護するコンピュータ |
US9547546B2 (en) | 2012-03-12 | 2017-01-17 | Nxp Usa, Inc. | Interrupt supervision system, processing system and method for interrupt supervision |
KR101666398B1 (ko) * | 2012-10-30 | 2016-10-17 | 한국전자통신연구원 | Arinc 653 기반 운영체제에서의 모니터링 방법 및 장치 |
JP6433191B2 (ja) * | 2014-08-18 | 2018-12-05 | ルネサスエレクトロニクス株式会社 | マイクロコンピュータ |
-
2015
- 2015-06-22 DE DE102015211458.9A patent/DE102015211458A1/de active Pending
-
2016
- 2016-05-04 EP EP16721152.3A patent/EP3311273A1/de active Pending
- 2016-05-04 US US15/738,423 patent/US11113099B2/en active Active
- 2016-05-04 JP JP2017566340A patent/JP6813513B2/ja active Active
- 2016-05-04 WO PCT/EP2016/060010 patent/WO2016206847A1/de active Application Filing
- 2016-05-04 KR KR1020177036707A patent/KR102603835B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63208130A (ja) * | 1987-02-24 | 1988-08-29 | Mitsubishi Electric Corp | Cpu誤動作検出装置 |
JPH0764822A (ja) * | 1993-08-26 | 1995-03-10 | Mitsubishi Electric Corp | マイクロコンピュータ |
JP2011154459A (ja) * | 2010-01-26 | 2011-08-11 | Renesas Electronics Corp | コンピュータシステムのプログラム異常動作検出装置 |
Also Published As
Publication number | Publication date |
---|---|
KR102603835B1 (ko) | 2023-11-21 |
WO2016206847A1 (de) | 2016-12-29 |
US11113099B2 (en) | 2021-09-07 |
KR20180019594A (ko) | 2018-02-26 |
US20180181433A1 (en) | 2018-06-28 |
EP3311273A1 (de) | 2018-04-25 |
DE102015211458A1 (de) | 2016-12-22 |
JP6813513B2 (ja) | 2021-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6289778B2 (ja) | テストケース生成装置及びテストケース生成プログラム | |
WO2017020590A1 (zh) | 一种芯片验证方法和装置、设备、存储介质 | |
US20080016415A1 (en) | Evaluation system and method | |
JP6341795B2 (ja) | マイクロコンピュータ及びマイクロコンピュータシステム | |
US20150046759A1 (en) | Semiconductor integrated circuit device | |
JP2018525712A (ja) | プロセッサシステムのプログラムカウンタ構造を保護する方法及び装置並びに中断要求の処理を監視する方法及び装置 | |
US20050060690A1 (en) | Microprocessor system with software emulation processed by auxiliary hardware | |
JP2006344087A (ja) | 制御装置のタスク管理装置、及び、制御装置のタスク管理方法 | |
US20100287426A1 (en) | Memory checking system and method | |
US11216561B2 (en) | Executing processes in sequence | |
JP2009003663A (ja) | 電源制御装置 | |
JP2008262557A (ja) | 制御装置のタスク管理装置、及び、制御装置のタスク管理方法 | |
CN104809038B (zh) | 一种fifo异常处理方法及装置 | |
JP2008503833A (ja) | 並列通信バスに連結された装置内で割込みメッセージを待ち行列に入れるためのコンピュータシステム及び方法 | |
JP2008152665A (ja) | 半導体集積回路の動作解析方法 | |
JP2019106053A (ja) | 半導体装置 | |
JP4859650B2 (ja) | 解析方法及び解析装置 | |
JP2616542B2 (ja) | 疑似障害発生システム | |
JP2548378B2 (ja) | Rasチェック機能検査方式 | |
JP2006236234A (ja) | 割込み処理回路 | |
KR20020054519A (ko) | 인터럽트를 이용한 응용 프로그램의 에러검출장치 및 방법. | |
JP4842036B2 (ja) | 半導体装置と、タイミング制御回路の異常検出方法 | |
JP5499682B2 (ja) | 半導体集積回路、デバッグシステム、デバッグ方法、デバッグプログラム及び記録媒体 | |
JP2006293725A (ja) | Lsiシステム向けデバッグ装置 | |
JP2009211262A (ja) | ディジタル信号の異常検出装置及びディジタル信号の異常検出方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180416 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190419 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190917 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20200115 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20200907 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20200928 |
|
C23 | Notice of termination of proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C23 Effective date: 20201104 |
|
C03 | Trial/appeal decision taken |
Free format text: JAPANESE INTERMEDIATE CODE: C03 Effective date: 20201207 |
|
C30A | Notification sent |
Free format text: JAPANESE INTERMEDIATE CODE: C3012 Effective date: 20201207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201217 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6813513 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |