JP2018179578A - 回路基板、回路基板の製造方法及び電子装置 - Google Patents

Abstract

【課題】導体ピンの接続部に発生する応力に起因した損傷が抑えられる回路基板を実現する。【解決手段】回路基板であるプローブカード１は、例えば、ガラス層５２と、その上に設けられ、樹脂部５１ｃを有するガラス層５１と、樹脂部５１ｃを貫通する導体ビア３０と、導体ビア３０上及び樹脂部５１ｃ上に設けられた導体ピンであるプローブピン４０とを含む。プローブカード１によれば、半導体素子の電気検査時にその端子とプローブピン４０とを圧接する際、プローブピン４０の付け根４１及びその周辺に発生する応力が樹脂部５１ｃによって緩和され、応力に起因した損傷が抑えられる。【選択図】図３

Description

本発明は、回路基板、回路基板の製造方法及び電子装置に関する。

ＬＳＩ（Large Scale Integration）等の半導体素子の電気検査に、その半導体素子の端子に対応して設けられた導体ピン（プローブピン、コンタクトピン等とも称される）を備えた回路基板（プローブカード等とも称される）を用いる技術が知られている。測定装置に接続された回路基板が備える導体ピンが、それに対応する、ウェハ状態の又は個片化された半導体素子の端子に圧接され、その半導体素子の電気検査が行われる。

特開平８−２０１４２７号公報 特開２００４−８５２８１号公報

半導体素子の電気検査に用いられる回路基板の、その導体ピンに接続される導体ビア及び配線を形成する層として、ガラス層を用いると、その平坦性及び微細加工性の観点から、配線の微細化及び高密度化、それによる層数の低減が図られる。

しかし、ガラス層上に直に導体ピンを設けると、その導体ピンを半導体素子の端子と圧接した際、その導体ピンとガラス層との接続部位に発生する応力によってガラス層が損傷し、それに起因してその導体ピンによる測定が精度良く行えなくなる恐れがある。

一観点によれば、第１ガラス層と、前記第１ガラス層上に設けられ、樹脂部を有する第１層と、前記樹脂部を貫通する導体ビアと、前記導体ビア上及び前記樹脂部上に設けられた導体ピンとを含む回路基板が提供される。

また、一観点によれば、上記のような回路基板の製造方法、及び上記のような回路基板とそれに接続された測定装置とを備える電子装置が提供される。

導体ピンの接続部に発生する応力に起因した損傷が抑えられる回路基板が実現される。また、そのような回路基板を備える電子装置が実現される。

電気検査の説明図である。 ガラス層を用いたプローブカードの説明図である。 第１の実施の形態に係るプローブカードの一例を示す図である。 第１の実施の形態に係る樹脂部の説明図である。 第１の実施の形態に係るプローブカードを用いた電気検査の説明図である。 応力解析モデルを示す図である。 応力解析結果を示す図である。 第１の実施の形態に係るプローブカードの形成方法の一例を示す図（その１）である。 第１の実施の形態に係るプローブカードの形成方法の一例を示す図（その２）である。 第１の実施の形態に係るプローブカードの形成方法の一例を示す図（その３）である。 第１の実施の形態に係るプローブカードの変形例を示す図である。 プローブカードの変形例についての応力解析結果を示す図である。 第２の実施の形態に係るプローブカードの一例を示す図である。 第３の実施の形態に係るプローブカードの一例を示す図である。

はじめに、プローブカードを用いた半導体素子の電気検査の一例について述べる。
図１は電気検査の説明図である。図１では、プローブカード及び半導体素子についてはそれらの要部断面を模式的に図示している。

電気検査の対象である半導体素子１００は、例えば、ＬＳＩ等の半導体チップであり、その表面１００ａに、電極パッド等の複数の端子１１０を有する。尚、電気検査の対象とされる半導体素子１００は、個片化前のウェハ状態にある半導体素子１００でもよく、個片化後の半導体素子１００でもよい。

半導体素子１００の電気検査に用いる検査装置２００ａは、プローブカード３００及びそれに接続された測定装置４００を備える。
プローブカード３００には、例えば、プリント基板が用いられる。プローブカード３００は、絶縁層３１０、絶縁層３１０内に設けられた配線３２０及び導体ビア３３０、絶縁層３１０の一方の表面３１０ａに設けられたプローブピン３４０、及び絶縁層３１０の他方の表面３１０ｂに設けられた測定用端子３５０を含む。絶縁層３１０には、エポキシ樹脂等の樹脂材料が用いられる。配線３２０、導体ビア３３０、プローブピン３４０及び測定用端子３５０には、銅（Ｃｕ）等の金属材料が用いられる。プローブカード３００の一方の表面３１０ａ側に設けられるプローブピン３４０（その先端）は、電気検査を行う半導体素子１００の端子１１０と対応する位置に設けられる。プローブカード３００の他方の表面３１０ｂ側に設けられる測定用端子３５０に、測定装置４００がケーブル４１０で接続される。

電気検査の際には、プローブカード３００のプローブピン３４０が半導体素子１００の端子１１０に接触される。そして、測定装置４００からプローブカード３００に所定の電気信号が送られ、プローブカード３００から、その配線３２０、導体ビア３３０及びプローブピン３４０を通じて、半導体素子１００の、対応する端子１１０に電気信号が入力される。その入力を受けて、半導体素子１００の端子１１０から出力される電気信号が、対応するプローブピン３４０を通じてプローブカード３００に送られ、更にプローブカード３００から測定装置４００に送られて、測定装置４００により測定される。例えば、この測定装置４００での測定結果に基づき、半導体素子１００の合否判定が行われる。

プローブカード３００を用いた半導体素子１００の電気検査では、プローブカード３００の複数のプローブピン３４０を、半導体素子１００の対応する複数の端子１１０に、接触抵抗を抑えて同時に接触させるため、圧力５００がかけられる。このようにプローブピン３４０と端子１１０とが圧接された状態で、電気検査が行われる。半導体素子１００には、数百個〜数千個といった多数の端子１１０が設けられる場合があり、このような多数の端子１１０と多数のプローブピン３４０との圧接時には、数ｋｇ〜数十ｋｇといった高い圧力５００がかけられることもある。

一方、電気検査を行う半導体素子１００の端子１１０の数が増大すると、それらに対応して設けられるプローブカード３００のプローブピン３４０の数も増大する。その結果、プローブピン３４０に繋がる導体ビア３３０及び配線３２０を設けるための絶縁層３１０の層数も増大し、例えば、プローブカード３００の層数が５０層〜６０層になることもある。プローブカード３００の層数の増大は、その大型化を招き、また、ビルドアップ形成或いは積層プロセスの各々について、絶縁層３１０に対する配線３２０及び導体ビア３３０の形成に高い精度が要求されてくる。そのため、プローブカード３００の形成において、そのコストの増大や歩留りの低下を招く恐れがある。

プローブカードの層数を低減する方法の１つとして、プローブピンに繋がる導体ビア及び配線を設けるための絶縁層に、ガラス基材（ガラス基板）を用いる方法が考えられる。
図２はガラス層を用いたプローブカードの説明図である。図２（Ａ）には、プローブカードとそれが接続される半導体素子の要部断面を模式的に図示している。図２（Ｂ）には、図２（Ａ）のＸ部を拡大して模式的に図示している。

図２（Ａ）及び図２（Ｂ）に示すプローブカード３００Ａでは、配線３２０及び導体ビア３３０、並びにプローブピン３４０及び測定用端子３５０が設けられる絶縁層として、ガラス層３１０Ａが用いられる。一例として図２（Ｂ）には、積層された４層のガラス層３１１、ガラス層３１２、ガラス層３１３及びガラス層３１４を図示している。ガラス層３１１〜３１４は、各々の間に介在される接着層３６０によって接着される。

ガラスは、平坦性が高く、微細加工が行い易いため、樹脂をプローブカードの絶縁層に用いる場合に比べて、配線及び導体ビアの微細化及び高密度化を図ることができる。
例えば、絶縁層にガラス層３１０Ａを用いたプローブカード３００Ａでは、プリント基板の上記プローブカード３００に比べて、配線３２０及び導体ビア３３０について、数倍の微細化及び高密度化を図ることができる。絶縁層にガラス層３１０Ａを用い、配線３２０及び導体ビア３３０を微細化及び高密度化することで、より少ない層数のプローブカード３００Ａを形成することが可能になる。更に、半導体素子１００に設けられる微細ピッチの端子１１０に対応して、プローブカード３００Ａのプローブピン３４０を高密度で形成することが可能になる。

しかし、プローブカード３００Ａのガラス層３１０Ａのうち、プローブピン３４０側のガラス層３１１上に直に、一部を接触させてプローブピン３４０を設けると、プローブピン３４０と半導体素子１００の端子１１０とを、圧力５００をかけて圧接した際、ガラス層３１１が損傷する恐れがある。

即ち、端子１１０と圧接された際にプローブピン３４０にかかる力で、プローブピン３４０の付け根３４１及びその周辺には、応力、例えば、横方向（平面方向）の応力が発生する。このような応力がガラス層３１１に発生すると、プローブピン３４０の付け根３４１やその周辺に、クラック等の損傷６００が発生する場合がある。ガラス層３１１に発生した損傷６００が、ガラス層３１１から更に内層へと広がることも起こり得る。

応力によってガラス層３１１に損傷６００が発生すると、その損傷６００付近のプローブピン３４０の支えが弱まり、そのプローブピン３４０に対して圧力５００による力が十分にかからず、対応する端子１１０との接触抵抗の増大や対応する端子１１０と接触しないことが起こり得る。プローブピン３４０と端子１１０との間の接触抵抗の増大は、半導体素子１００の測定精度の低下、それによる半導体素子１００の合否判定精度の低下を招く恐れがある。

以上のような点に鑑み、ここでは以下に実施の形態として示すような構成を採用し、プローブカードの応力による損傷、及びそれに起因した測定精度の低下等を抑える。
まず、第１の実施の形態について説明する。

図３は第１の実施の形態に係るプローブカードの一例を示す図である。図３（Ａ）には、プローブカードの一例のプローブピン側から見た要部平面を模式的に図示し、図３（Ｂ）には、プローブカードの一例の要部断面を模式的に図示している。図３（Ｂ）は、図３（Ａ）のＬ３−Ｌ３断面模式図である。

図３（Ａ）及び図３（Ｂ）に示すプローブカード１（回路基板）は、絶縁層１０、配線２０、導体ビア３０、及びプローブピン４０（導体ピン）を含む。
プローブカード１では、その絶縁層１０として、積層された複数のガラス層５０が用いられる。図３（Ｂ）には一例として、積層された４層のガラス層５１、ガラス層５２、ガラス層５３及びガラス層５４を図示している。プローブカード１に含まれるガラス層５０群の層数は、４層には限定されない。各ガラス層５０には、石英ガラス、ホウケイ酸ガラス、ソーダガラス、アルカリフリーガラス等の各種ガラス材料が用いられる。

配線２０は、図３（Ｂ）に示すように、絶縁層１０に含まれるガラス層５０群（この例ではガラス層５１〜５４）の全部の層又は一部の層（１層又は複数層）に設けられる。例えば、所定のガラス層５０のその一方の表面５０ｂ上に、所定のパターン形状を有する配線２０が設けられる。配線２０には、各種導体材料、例えば、Ｃｕ等の金属材料が用いられる。このほか、配線２０には、複数種の金属を含む合金材料や、樹脂中に導電性フィラーが含有された導電性ペースト等の導体材料が用いられてもよい。配線２０が設けられたガラス層５０は、その上又は下に積層される他のガラス層５０と、介在される接着層６０によって接着される。接着層６０には、樹脂等の各種接着材料が用いられる。

導体ビア３０は、図３（Ｂ）に示すように、接着層６０で接着されたガラス層５０群の各配線２０から、プローブピン４０側の最表層のガラス層５０であるガラス層５１の表面５１ａまで延びるように設けられる。各導体ビア３０は、それが接続される配線２０から、表面５１ａに至るまでのガラス層５０、又はガラス層５０及び接着層６０を貫通する。導体ビア３０には、各種導体材料、例えば、Ｃｕ等の金属材料が用いられる。このほか、導体ビア３０には、複数種の金属を含む合金材料や、樹脂中に導電性フィラーが含有された導電性ペースト等の導体材料が用いられてもよい。

プローブピン４０は、図３（Ａ）及び図３（Ｂ）に示すように、ガラス層５１の表面５１ａに、各配線２０に繋がる導体ビア３０に対応して、ガラス層５１の外方に突出するように、設けられる。プローブピン４０には、例えば、Ｃｕ等の各種金属材料が用いられる。

図３（Ａ）及び図３（Ｂ）に示すように、プローブピン４０側の最表層のガラス層５１は、プローブピン４０が設けられる部位に、その表面５１ａから内層の他のガラス層５０側に凹んだ凹部５１ｂを有する。凹部５１ｂは、平面視でプローブピン４０よりも大きなサイズとされ、プローブピン４０の付け根４１の外形サイズよりも大きな開口サイズ（表面５１ａにおける開口サイズ）とされる。凹部５１ｂ内には、樹脂部５１ｃが設けられる。配線２０に繋がる導体ビア３０は、樹脂部５１ｃを貫通し、ガラス層５１の表面５１ａに達する。表面５１ａから突出するプローブピン４０は、凹部５１ｂ内の樹脂部５１ｃを貫通する導体ビア３０上、及び導体ビア３０の周囲の樹脂部５１ｃ上に設けられ、導体ビア３０及びその周囲の樹脂部５１ｃによって支持される。

図３（Ａ）に示した凹部５１ｂの平面形状は一例であって、例示のような円形状に限らず、略円形状、矩形状、略矩形状等、各種平面形状が採用され得る。また、図３（Ｂ）に示した凹部５１ｂの断面形状も一例であって、例示のような円弧状に限らず、各種断面形状が採用され得る。凹部５１ｂの形状については更に後述する。

図４は第１の実施の形態に係る樹脂部の説明図である。図４（Ａ）及び図４（Ｂ）にはそれぞれ、樹脂部及びその周辺部の要部断面を模式的に図示している。
凹部５１ｂ内に設けられる樹脂部５１ｃには、例えば、図４（Ａ）に示すように、樹脂材料５１ｃａが用いられる。樹脂材料５１ｃａには、エポキシ樹脂、ポリイミド樹脂、シリコーン樹脂等、各種樹脂材料が用いられる。

また、樹脂部５１ｃには、例えば、図４（Ｂ）に示すように、各種樹脂材料５１ｃａに、絶縁性又は導電性のフィラー５１ｃｂが含有されたものが用いられてもよい。樹脂材料５１ｃａに含有されるフィラー５１ｃｂとしては、例えば、セラミックス粒子、金属粒子等の粒子状フィラーや、ガラス繊維、炭素繊維、セラミックス繊維等の繊維状フィラー等が挙げられる。

樹脂部５１ｃには、その弾性率が、ガラス層５１に用いられるガラスの弾性率、及び樹脂部５１ｃ上に設けられるプローブピン４０の弾性率よりも低くなるような材料が用いられる。例えば、樹脂部５１ｃには、その弾性率が、プローブピン４０の弾性率の１０分の１以下となるような材料が用いられる。樹脂部５１ｃは、用いる樹脂材料の種類や組成、フィラーを含有させる場合にはその種類や含有量によって、凹部５１ｂ内への充填性、弾性率を調整することができる。

上記のような構成を有するプローブカード１が用いられ、半導体素子の電気検査が行われる。
図５は第１の実施の形態に係るプローブカードを用いた電気検査の説明図である。図５（Ａ）には、プローブカードとそれが接続される半導体素子の要部断面を模式的に図示し、併せてプローブカード１に接続された測定装置を模式的に図示している。図５（Ｂ）には、図５（Ａ）のＹ部を拡大して模式的に図示している。

電気検査の対象である半導体素子１００は、例えば、ＬＳＩ等の半導体チップであり、その表面１００ａに、電極パッド等の複数の端子１１０を有する。尚、電気検査の対象とされる半導体素子１００は、個片化前のウェハ状態にある半導体素子１００でもよく、個片化後の半導体素子１００でもよい。

半導体素子１００の電気検査に用いる検査装置２００は、上記のようなプローブカード１、及びそれに接続された測定装置４００を備える。
電気検査の際には、プローブカード１が、そのプローブピン４０が設けられたガラス層５１側を、半導体素子１００の端子１１０が設けられた表面１００ａ側に向けて、配置される。そして、所定の圧力５００がかけられて、プローブカード１のプローブピン４０と、対応する半導体素子１００の端子１１０とが圧接される。これにより、プローブカード１及び半導体素子１００が、互いのプローブピン４０（並びにそれらに接続された配線２０と導体ビア３０）及び端子１１０を通じて、電気的に接続される。プローブカード１の測定用端子１５にケーブル４１０で接続された測定装置４００から、プローブカード１を通じて半導体素子１００に所定の電気信号が入力され、その入力を受けて半導体素子１００からプローブカード１に出力される電気信号が測定装置４００で測定される。このようにして半導体素子１００の電気検査が行われる。

プローブカード１では、内層の配線２０に繋がる導体ビア３０と接続されたプローブピン４０の付け根４１の端部が、ガラス層５１に設けられた、より低弾性率の樹脂部５１ｃ上に位置する。そのため、プローブカード１のプローブピン４０が、半導体素子１００の端子１１０と圧力５００によって圧接される際には、プローブピン４０の付け根４１及びその周辺に発生する応力が、樹脂部５１ｃによって緩和される。

ここで、プローブピン４０の付け根４１及びその周辺に発生する応力を解析した結果について述べる。
図６は応力解析モデルを示す図である。図６（Ａ）及び図６（Ｂ）にはそれぞれ、プローブカードの要部断面を斜視で模式的に図示している。

図６（Ａ）には、比較のため、プローブピンが設けられるガラス層に樹脂部を設けない、上記図２（Ｂ）に示したようなプローブカード３００Ａに相当するモデルを示している。図６（Ｂ）には、プローブピンが設けられるガラス層に樹脂部を設ける、上記図３（Ａ）及び図３（Ｂ）に示したようなプローブカード１に相当するモデルを示している。

図６（Ａ）に示す、上記プローブカード３００Ａに相当するモデル７０は、ガラス層３１１及びガラス層３１２、接着層３６０、これらを貫通する導体ビア３３０、並びに導体ビア３３０上に設けられたプローブピン３４０を含む。このモデル７０では、プローブピン３４０の付け根３４１の端部が、ガラス層３１１の表面３１１ａ上に位置し、ガラス層３１１と接する。

図６（Ｂ）に示す、上記プローブカード１に相当するモデル７１は、ガラス層５１及びガラス層５２、接着層６０、ガラス層５１に設けられた樹脂部５１ｃ、これらを貫通する導体ビア３０、並びに導体ビア３０上及び樹脂部５１ｃ上に設けられたプローブピン４０を含む。このモデル７１では、プローブピン４０の付け根４１の端部が、ガラス層５１の表面５１ａに露出する樹脂部５１ｃ上に位置し、樹脂部５１ｃと接する。

図７は応力解析結果を示す図である。
図７（Ａ）には、上記図６（Ａ）に示すモデル７０に対して一定の圧力を加えた時の、プローブピン３４０を設けたガラス層３１１の応力解析結果を示している。図７（Ｂ）には、上記図６（Ｂ）に示すモデル７１に対して一定の圧力を加えた時の、プローブピン４０を設けたガラス層５１の応力解析結果を示している。

上記モデル７０（図６（Ａ））のように、プローブピン３４０の付け根３４１の端部がガラス層３１１と接する場合、ガラス層３１１には、図７（Ａ）に示すように、プローブピン３４０の付け根３４１及びその周辺に相当する部位Ｐに大きな応力が発生する。特に、プローブピン３４０の付け根３４１には応力が集中する。

これに対し、上記モデル７１（図６（Ｂ））のように、プローブピン４０の付け根４１の端部がガラス層５１に設けた樹脂部５１ｃと接する場合、図７（Ｂ）に示すように、プローブピン４０の付け根４１及びその周辺に相当する部位Ｑに発生する応力が緩和される。

このように、プローブピン４０が設けられるガラス層５１に樹脂部５１ｃを設け、プローブピン４０の付け根４１の端部が樹脂部５１ｃ上に位置するようにすることで、プローブピン４０が接続されるガラス層５１に発生する応力を緩和することができる。これにより、ガラス層５１に発生するクラック等の損傷（図２（Ｂ）に示したような損傷６００）を抑えることが可能になる。

プローブカード１では、このように樹脂部５１ｃによって、プローブピン４０と端子１１０との圧接時（図５）の応力が緩和され、クラック等の損傷が抑えられることで、プローブピン４０の支えの脆弱化が抑えられ、端子１１０との接触抵抗の増大が抑えられる。これにより、半導体素子１００の性能を精度良く測定することが可能になり、電気検査による半導体素子１００の合否判定を精度良く行うことが可能になる。

続いて、上記のようなプローブカード１の形成方法の一例について説明する。
図８〜図１０は第１の実施の形態に係るプローブカードの形成方法の一例を示す図である。図８（Ａ）〜図８（Ｃ）、図９（Ａ）〜図９（Ｃ）及び図１０（Ａ）〜図１０（Ｃ）にはそれぞれ、プローブカード形成の各工程の要部断面を模式的に図示している。

プローブカード１の形成では、例えば、まず図８（Ａ）に示すような多層ガラス基板１ａが準備される。ここでは一例として、４層のガラス層５０（ガラス層５１〜５４）を含む多層ガラス基板１ａを図示している。多層ガラス基板１ａ（及び多層ガラス基板１ａから形成されるプローブカード１）に含まれるガラス層５０群の層数は、４層には限定されない。

多層ガラス基板１ａは、最表層となるガラス層５１を除くガラス層５０群（この例ではガラス層５２〜５４）が、介在される接着層６０によって接着された積層体１ｂを含む。積層体１ｂ内の所定のガラス層５０群に、所定のパターン形状を有する配線２０が設けられる（この例ではガラス層５２，５３に設けられた配線２０を図示）。積層体１ｂの内層に位置する配線２０には、ガラス層５０、又はガラス層５０と接着層６０とを貫通するように設けられた導体ビア３０（上記図３（Ｂ）に示した導体ビア３０の一部）が接続される。このような導体ビア３０が設けられた積層体１ｂの上に、接着層６０により、所定のパターン形状を有する配線２０が設けられた最表層のガラス層５１が接着され、図８（Ａ）に示すような多層ガラス基板１ａとされる。

尚、ガラス層５０には、各種ガラス材料が用いられ、例えば、その厚さは約１００μｍとされる。接着層６０には、各種接着材料が用いられ、例えば、その厚さは約１０μｍとされる。配線２０及び導体ビア３０には、各種導体材料が用いられる。

上記のような多層ガラス基板１ａの準備後、図８（Ｂ）に示すように、その準備された多層ガラス基板１ａの表面（ガラス層５１の表面５１ａ及びガラス層５４の表面５０ｂ）に、レジスト２が形成される。例えば、レジスト２として、ドライフィルムレジストが形成される。

レジスト２の形成後、図８（Ｃ）に示すように、形成されたレジスト２に対して露光及び現像が行われ、ガラス層５１の、後述の凹部５１ｂを形成する領域に、開口部２ａが形成される。

レジスト２の開口部２ａの形成後、図９（Ａ）に示すように、開口部２ａが形成されたレジスト２をマスクとし、ガラス層５１の、開口部２ａから露出する部位が、ガラス溶解性のエッチング液を用いたウェットエッチングによって除去される。ガラス溶解性のエッチング液としては、例えば、フッ酸を含むエッチング液が用いられる。これにより、ガラス層５１に、凹部５１ｂが形成される。例えば、ガラス層５１に、その表面５１ａにおける開口サイズが、直径約１５０μｍの凹部５１ｂが形成される。また、一例として、ガラス層５１には、それを貫通しない深さの凹部５１ｂが形成される。

ウェットエッチング後には、図９（Ｂ）に示すように、そのマスクに用いられたレジスト２が、剥離等によって除去される。
ここでは、レジスト２をマスクとしたウェットエッチングによって凹部５１ｂを形成する例を示したが、炭酸ガスレーザーや紫外線（Ultra Violet；ＵＶ）レーザーを用いたレーザー加工、或いはサンドブラスト加工によって、凹部５１ｂを形成してもよい。

ウェットエッチング等による凹部５１ｂの形成後、図９（Ｃ）に示すように、その凹部５１ｂ内に、ガラス層５１及び後述のプローブピン４０よりも低弾性率を有する所定の樹脂材料が充填される。例えば、熱硬化性、熱可塑性若しくは紫外線硬化性の樹脂材料、又はそのような樹脂材料にフィラーが含有されたものが、凹部５１ｂ内に充填される。樹脂材料は、例えば、スクリーン印刷法によって凹部５１ｂ内に充填され、充填後、その樹脂材料に応じた方法で硬化される。凹部５１ｂ内に所定の樹脂材料が充填され、硬化されることで、ガラス層５１に、その表面５１ａに露出する樹脂部５１ｃが形成される。

樹脂部５１ｃの形成後、図１０（Ａ）に示すように、樹脂部５１ｃ及びそれが設けられたガラス層５１を貫通し、配線２０に通じる孔３（ビアホール）、又は内層の配線２０と接続された導体ビア３０に通じる孔３（ビアホール）が形成される。孔３は、樹脂部５１ｃの外縁よりも内側の領域に形成される。孔３は、炭酸ガスレーザー等を用いたレーザー加工によって形成され、例えば、その開口サイズは直径約８０μｍとされる。

孔３の形成後、図１０（Ｂ）に示すように、その孔３内に所定の導体材料が形成される。例えば、孔３内に、メッキ法によってＣｕ等の金属材料が形成される。或いは、孔３内に、スクリーン印刷法によって導電性ペーストが充填され、充填後、その導電性ペーストに含まれる樹脂材料が硬化される。孔３内に所定の導体材料が形成されることで、多層ガラス基板１ａ内の各配線２０と接続され、ガラス層５１の表面５１ａまで延びる導体ビア３０が形成される。

導体ビア３０の形成後、図１０（Ｃ）に示すように、導体ビア３０上及び樹脂部５１ｃ上に、プローブピン４０が形成される。一例として、まず、樹脂部５１ｃの外縁よりも内側に、樹脂部５１ｃを貫通する導体ビア３０を覆うように、パッド部４０ａが形成され、次いで、そのパッド部４０ａ上に、ピン部４０ｂが形成される。例えば、導体ビア３０上及び樹脂部５１ｃ上に、メッキ法によってＣｕ等の金属材料が形成されることで、パッド部４０ａが形成され、そのパッド部４０ａ上に、メッキ法によってＣｕ等の金属材料が形成されることで、ピン部４０ｂが形成される。パッド部４０ａは、例えば、直径約１００μｍのサイズで形成され、ピン部４０ｂは、例えば、直径約５０μｍ、長さ約５０μｍのサイズで形成される。樹脂部５１ｃ上及び導体ビア３０上にパッド部４０ａが形成され、そのパッド部４０ａ上にピン部４０ｂが形成されることで、パッド部４０ａ及びその上のピン部４０ｂを有するプローブピン４０が形成される。

以上のような工程により、ガラス層５１の、導体ビア３０上及び樹脂部５１ｃに、プローブピン４０が設けられた、プローブカード１が形成される。プローブピン４０の付け根４１の端部が樹脂部５１ｃ上に位置することで、プローブピン４０が電気検査対象である半導体素子と圧接される際の応力が樹脂部５１ｃで緩和され、ガラス層５１の損傷が抑えられるプローブカード１が実現される。

プローブカード１のガラス層５１に設けられる樹脂部５１ｃ（及びそれが設けられる凹部５１ｂ）の形状は、上記の例に限定されない。樹脂部５１ｃは、例えば、次の図１１に示すような形状とすることもできる。

図１１は第１の実施の形態に係るプローブカードの変形例を示す図である。図１１（Ａ）〜図１１（Ｄ）にはそれぞれ、プローブカードの要部断面を斜視で模式的に図示している。

ここでは、ガラス層５１及びガラス層５２、接着層６０、ガラス層５１に設けられた樹脂部５１ｃ、これらを貫通する導体ビア３０、並びに導体ビア３０上及び樹脂部５１ｃ上に設けられたプローブピン４０の下部を図示している。

樹脂部５１ｃは、図１１（Ａ）に示すように、ガラス層５１の表面５１ａから内部にかけて、テーパー状に外形サイズが小さくなる形状とすることができる。樹脂部５１ｃはまた、図１１（Ｂ）に示すように、ガラス層５１の表面５１ａから内部にかけて、波状に湾曲して外形サイズが小さくなる形状であって、ガラス層５１の導体ビア３０との接触部位に形成される角を抑えた形状とすることができる。樹脂部５１ｃはまた、図１１（Ｃ）に示すように、ガラス層５１の表面５１ａから、円柱状にガラス層５１を貫通する形状とすることができる。樹脂部５１ｃはまた、図１１（Ｄ）に示すように、ガラス層５１の表面５１ａから、テーパー状に外形サイズが小さくなってガラス層５１を貫通する形状とすることができる。

図１１（Ａ）〜図１１（Ｄ）に示すような形状の樹脂部５１ｃを有するプローブカード１を形成する場合には、ガラス層５１に、形成する各樹脂部５１ｃに応じた形状の凹部５１ｂを形成すればよい（図８（Ｃ）、図９（Ａ）及び図９（Ｂ）の工程に相当）。形成した凹部５１ｂに樹脂材料を充填して硬化することによって樹脂部５１ｃを形成し（図９（Ｃ）の工程に相当）、それを貫通する導体ビア３０を形成し（図１０（Ａ）及び図１０（Ｂ）の工程に相当）、導体ビア３０上及び樹脂部５１ｃ上にプローブピン４０を形成する（図１０（Ｃ）の工程に相当）。

図１２はプローブカードの変形例についての応力解析結果を示す図である。
図１２（Ａ）には、上記図１１（Ａ）に示したような樹脂部５１ｃを有するプローブカード１に対して一定の圧力を加えた時の、プローブピン４０を設けたガラス層５１の応力解析結果を示している。図１２（Ｂ）には、上記図１１（Ｂ）に示したような樹脂部５１ｃを有するプローブカード１に対して一定の圧力を加えた時の、プローブピン４０を設けたガラス層５１の応力解析結果を示している。図１２（Ｃ）には、上記図１１（Ｃ）に示したような樹脂部５１ｃを有するプローブカード１に対して一定の圧力を加えた時の、プローブピン４０を設けたガラス層５１の応力解析結果を示している。図１２（Ｄ）には、上記図１１（Ｄ）に示したような樹脂部５１ｃを有するプローブカード１に対して一定の圧力を加えた時の、プローブピン４０を設けたガラス層５１の応力解析結果を示している。

上記図１１（Ａ）に示したような樹脂部５１ｃを有するプローブカード１の場合、プローブピンがガラス層に接する場合（図７（Ａ））に比べ、図１２（Ａ）に示すように、プローブピン４０の付け根４１及びその周辺に相当する部位Ｑ１に発生する応力が緩和される。上記図１１（Ｂ）〜図１１（Ｄ）に示したような樹脂部５１ｃを有するプローブカード１でも同様に、それぞれ図１２（Ｂ）〜図１２（Ｄ）に示すように、プローブピン４０の付け根４１及びその周辺に相当する部位Ｑ２〜Ｑ４に発生する応力が緩和される。ガラス層５１の導体ビア３０との接触部位に角が形成されるのを抑えた形状とすると、応力の発生及び集中が、より効果的に抑えられる。

このように、プローブカード１のプローブピン４０が設けられるガラス層５１には、各種形状の凹部５１ｂ及び樹脂部５１ｃを設けることができる。また、上記のような半導体素子１００の電気検査時にかけられる圧力５００に基づき、凹部５１ｂ及び樹脂部５１ｃの形状を選択し、プローブピン４０が設けられるガラス層５１に発生する応力及びその分布を調整することもできる。

次に、第２の実施の形態について説明する。
図１３は第２の実施の形態に係るプローブカードの一例を示す図である。図１３には、プローブカードの一例の要部断面を模式的に図示している。

図１３に示すプローブカード１Ａ（回路基板）は、ガラス層５１の表層に樹脂部５１ｃが設けられた構成を有する点で、上記第１の実施の形態で述べたプローブカード１と相違する。ガラス層５１の表層に設けられた樹脂部５１ｃを貫通するように、内層の配線２０と接続された導体ビア３０が設けられ、導体ビア３０上及びその周囲の樹脂部５１ｃ上にプローブピン４０が設けられる。

ガラス層５１の表層に設けられる樹脂部５１ｃには、上記同様、エポキシ樹脂等の各種樹脂材料、或いは各種樹脂材料に所定のフィラーが含有されたものが用いられる。樹脂部５１ｃには、その弾性率が、ガラス層５０及びプローブピン４０の弾性率よりも低くなるような材料が用いられる。

この図１３に示すようなプローブカード１Ａでは、ガラス層５１の表層に樹脂部５１ｃが設けられるため、上記第１の実施の形態で述べたような、ガラス層５１に対するエッチング等による凹部５１ｂの形成を省略することができる。そのため、簡便且つ低コストでプローブカード１Ａを実現することが可能になる。

プローブカード１Ａでは、導体ビア３０と接続されたプローブピン４０の付け根４１の端部が、ガラス層５１の表層に設けられた、より低弾性率の樹脂部５１ｃ上に位置する。そのため、電気検査時に、プローブカード１Ａのプローブピン４０が、半導体素子の端子と圧接される際には、プローブピン４０の付け根４１及びその周辺に発生する応力が、樹脂部５１ｃによって緩和される。これにより、ガラス層５１に発生するクラック等の損傷、それによるプローブピン４０の支えの脆弱化、半導体素子の端子との接触抵抗の増大が抑えられ、半導体素子の測定精度、合否判定精度の向上が図られる。

次に、第３の実施の形態について説明する。
図１４は第３の実施の形態に係るプローブカードの一例を示す図である。図１４には、プローブカードの一例の要部断面を模式的に図示している。

図１４に示すプローブカード１Ｂ（回路基板）は、ガラス層５２上に積層される、プローブピン４０が設けられる層が、樹脂部５１ｃとされている点で、上記第１の実施の形態で述べたプローブカード１と相違する。ガラス層５２上に積層された樹脂部５１ｃを貫通するように、内層の配線２０と接続された導体ビア３０が設けられ、導体ビア３０上及びその周囲の樹脂部５１ｃ上にプローブピン４０が設けられる。

ガラス層５２上に積層される樹脂部５１ｃには、上記同様、エポキシ樹脂等の各種樹脂材料、或いは各種樹脂材料に所定のフィラーが含有されたものが用いられる。樹脂部５１ｃには、その弾性率が、ガラス層５０及びプローブピン４０の弾性率よりも低くなるような材料が用いられる。

この図１４に示すようなプローブカード１Ｂでは、ガラス層５２上に樹脂部５１ｃが積層されるため、上記第１の実施の形態で述べたような最表層のガラス層５１を省略し、更にそれに対するエッチング等による凹部５１ｂの形成を省略することができる。そのため、簡便且つ低コストでプローブカード１Ｂを実現することが可能になる。

プローブカード１Ｂでは、導体ビア３０と接続されたプローブピン４０の付け根４１の端部が、ガラス層５２上に積層された、より低弾性率の樹脂部５１ｃ上に位置する。そのため、電気検査時に、プローブカード１Ｂのプローブピン４０が、半導体素子の端子と圧接される際には、プローブピン４０の付け根４１及びその周辺に発生する応力が、樹脂部５１ｃによって緩和される。これにより、クラック等の損傷、それによるプローブピン４０の支えの脆弱化、半導体素子の端子との接触抵抗の増大が抑えられ、半導体素子の測定精度、合否判定精度の向上が図られる。

１，１Ａ，１Ｂ，３００，３００Ａ プローブカード
１ａ 多層ガラス基板
１ｂ 積層体
２ レジスト
２ａ 開口部
３ 孔
１０，３１０ 絶縁層
１５，３５０ 測定用端子
２０，３２０ 配線
３０，３３０ 導体ビア
４０，３４０ プローブピン
４０ａ パッド部
４０ｂ ピン部
４１，３４１ 付け根
５０，５１，５２，５３，５４，３１０Ａ，３１１，３１２，３１３，３１４ ガラス層
５０ｂ，５１ａ，１００ａ，３１０ａ，３１０ｂ，３１１ａ 表面
５１ｂ 凹部
５１ｃ 樹脂部
５１ｃａ 樹脂材料
５１ｃｂ フィラー
６０，３６０ 接着層
７０，７１ モデル
１００ 半導体素子
１１０ 端子
２００，２００ａ 検査装置
４００ 測定装置
４１０ ケーブル
５００ 圧力
６００ 損傷
Ｐ，Ｑ，Ｑ１，Ｑ２，Ｑ３，Ｑ４ 部位

Claims (8)

1. 第１ガラス層と、
   前記第１ガラス層上に設けられ、樹脂部を有する第１層と、
   前記樹脂部を貫通する導体ビアと、
   前記導体ビア上及び前記樹脂部上に設けられた導体ピンと
   を含むことを特徴とする回路基板。
2. 前記第１層は、第２ガラス層と、前記第２ガラス層に設けられた凹部とを有し、前記凹部内に前記樹脂部を有することを特徴とする請求項１に記載の回路基板。
3. 前記樹脂部は、前記第１層の厚みよりも薄いことを特徴とする請求項１又は２に記載の回路基板。
4. 前記樹脂部は、前記第１層を貫通することを特徴とする請求項１又は２に記載の回路基板。
5. 前記樹脂部は、フィラーを含有することを特徴とする請求項１乃至４のいずれかに記載の回路基板。
6. 第１ガラス層上に、樹脂部を有する第１層を形成する工程と、
   前記樹脂部を貫通する導体ビアを形成する工程と、
   前記導体ビア上及び前記樹脂部上に導体ピンを形成する工程と
   を含むことを特徴とする回路基板の製造方法。
7. 前記第１層を形成する工程は、
   前記第１ガラス層上に第２ガラス層を形成する工程と、
   前記第２ガラス層に凹部を形成する工程と、
   前記凹部内に前記樹脂部を形成する工程と
   を含むことを特徴とする請求項６に記載の回路基板の製造方法。
8. 回路基板と、
   前記回路基板に接続され、前記回路基板に第１信号を入力し、前記回路基板から出力される第２信号を測定する測定装置と
   を備え、
   前記回路基板は、
   第１ガラス層と、
   前記第１ガラス層上に設けられ、樹脂部を有する第１層と、
   前記樹脂部を貫通する導体ビアと、
   前記導体ビア上及び前記樹脂部上に設けられた導体ピンと
   を含むことを特徴とする電子装置。

Images