JP2018129923A - 制御システム、およびパルス出力装置 - Google Patents
制御システム、およびパルス出力装置 Download PDFInfo
- Publication number
- JP2018129923A JP2018129923A JP2017020864A JP2017020864A JP2018129923A JP 2018129923 A JP2018129923 A JP 2018129923A JP 2017020864 A JP2017020864 A JP 2017020864A JP 2017020864 A JP2017020864 A JP 2017020864A JP 2018129923 A JP2018129923 A JP 2018129923A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- output
- speed
- unit
- pulse signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/40—Monitoring; Error detection; Preventing or correcting improper counter operation
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/78—Generating a single train of pulses having a predetermined pattern, e.g. a predetermined number
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/19—Monitoring patterns of pulse trains
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1103—Special, intelligent I-O processor, also plc can only access via processor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00078—Fixed delay
- H03K2005/00097—Avoiding variations of delay using feedback, e.g. controlled by a PLL
- H03K2005/00104—Avoiding variations of delay using feedback, e.g. controlled by a PLL using a reference signal, e.g. a reference clock
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- General Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
- Control Of Stepping Motors (AREA)
Abstract
Description
本実施の形態に係る制御システムは、制御装置であるCPUユニットから指令に基づいて駆動装置(例えば、ステッピングモータ)を制御する制御機能を有しており、CPUユニットからの指令に従ったパルス信号をパルス出力装置で生成して駆動装置に出力している。まず、図1を参照して、本実施の形態に係る制御システムの構成について説明する。
次に、図2を参照して、CPUユニット13のハードウェア構成について説明する。図2は、本実施の形態におけるCPUユニットのハードウェア構成を示す模式図である。図2を参照して、CPUユニット13は、マイクロプロセッサ100と、チップセット102と、メインメモリ104と、不揮発性メモリ106と、システムタイマ108と、PLCシステムバスコントローラ120と、フィールドネットワークコントローラ140と、USBコネクタ110とを含む。チップセット102と他のコンポーネントとの間は、各種のバスを介してそれぞれ結合されている。
次に、図3を参照して、本実施の形態に係る各種機能を提供するためのソフトウェア群について説明する。これらのソフトウェアに含まれる命令コードは、適切なタイミングで読み出され、CPUユニット13のマイクロプロセッサ100によって実行される。
ユーザプログラム236は、上述したように、ユーザにおける制御目的(たとえば、対象のラインやプロセス)に応じて作成される。ユーザプログラム236は、典型的には、CPUユニット13のマイクロプロセッサ100で実行可能なオブジェクトプログラム形式になっている。このユーザプログラム236は、PLCサポート装置8などにおいて、ラダー言語などによって記述されたソースプログラムがコンパイルされることで生成される。そして、生成されたオブジェクトプログラム形式のユーザプログラム236は、PLCサポート装置8から接続ケーブル10を介してCPUユニット13へ転送され、不揮発性メモリ106などに格納される。
次に、PLCシステムSYSは、PLC1でシーケンス命令演算プログラム232やモーション演算プログラム234を実行することにより、CPUユニット13がパルス出力ユニット16に指令位置および指令速度を指令する。パルス出力ユニット16は、指令に従いパルス信号をモータドライバ3A,3Bに出力する。さらに、PLCシステムSYSでは、モータドライバ3A,3Bがパルス信号に基づきステッピングモータ4A,4Bを駆動する。具体的に、図を参照して、制御システムであるPLCシステムSYSのパルス出力構成について説明する。図4は、本実施の形態における制御システムのパルス出力構成を示すブロック図である。
(1)本実施の形態に係るCPUユニット13では、位置(図6に示す指令位置)を指令することでパルス信号のパルス数を指令しているが、これに限定されない。CPUユニット13が、今回の指令位置と前回の指令位置との差からパルス信号のパルス数を算出して、パルス数をパルス出力ユニット16に直接指令してもよい。
Claims (5)
- パルス信号に基づき駆動される駆動装置と、
前記駆動装置に出力されるパルス信号のパルス数およびパルス速度を指令する制御装置と、
前記制御装置で指令したパルス数およびパルス速度に基づき前記駆動装置にパルス信号を出力するパルス出力装置とを備える制御システムであって、
前記パルス出力装置は、
クロック信号を生成するクロック生成部と、
前記クロック生成部で生成したクロック信号を分周してパルス信号を生成し、前記制御装置で指令したパルス数およびパルス速度のパルス信号を、予め定められたタイミングで出力するパルス出力部と、
前記パルス出力部から出力するパルス信号のパルス数を計数するパルス計数部と、
前記制御装置で指令したパルス数に対する前記パルス計数部で計数したパルス数の誤差に基づき、前記パルス出力部で生成するパルス信号のパルス速度を補正する処理部とを含む、制御システム。 - 前記制御装置は、位置を指令することでパルス信号のパルス数を指令し、
前記パルス出力装置は、今回指令された位置と前回指令された位置との差から指令されたパルス信号のパルス数を求める、請求項1に記載の制御システム。 - 前記処理部は、
前記パルス出力部から出力するパルス信号が、前記予め定められたタイミングに対して進んでいる場合、前記制御装置で指令したパルス速度よりも遅くなるようにパルス速度を補正し、
前記パルス出力部から出力するパルス信号が、前記予め定められたタイミングに対して遅れている場合、前記制御装置で指令したパルス速度よりも速くなるようにパルス速度を補正する、請求項1または請求項2に記載の制御システム。 - 前記処理部は、前記制御装置でパルス数およびパルス速度を指令する制御周期の1周期あたり、パルス信号の1パルス分の速度を補正する、請求項3に記載の制御システム。
- 制御装置で駆動装置に出力されるパルス信号のパルス数およびパルス速度を指令し、前記制御装置で指令したパルス数およびパルス速度に基づき前記駆動装置にパルス信号を出力するパルス出力装置であって、
クロック信号を生成するクロック生成部と、
前記クロック生成部で生成したクロック信号を分周してパルス信号を生成し、前記制御装置で指令したパルス数およびパルス速度のパルス信号を、予め定められたタイミングで出力するパルス出力部と、
前記パルス出力部から出力するパルス信号のパルス数を計数するパルス計数部と、
前記制御装置で指令したパルス数に対する前記パルス計数部で計数したパルス数の誤差に基づき、前記パルス出力部で生成するパルス信号のパルス速度を補正する処理部とを含む、パルス出力装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017020864A JP6828482B2 (ja) | 2017-02-08 | 2017-02-08 | 制御システム、およびパルス出力装置 |
EP17201882.2A EP3361635B1 (en) | 2017-02-08 | 2017-11-15 | Control system and pulse output device |
CN201711141213.6A CN108398916B (zh) | 2017-02-08 | 2017-11-16 | 控制***以及脉冲输出装置 |
US15/815,708 US10291233B2 (en) | 2017-02-08 | 2017-11-17 | Control system and pulse output device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017020864A JP6828482B2 (ja) | 2017-02-08 | 2017-02-08 | 制御システム、およびパルス出力装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018129923A true JP2018129923A (ja) | 2018-08-16 |
JP6828482B2 JP6828482B2 (ja) | 2021-02-10 |
Family
ID=60331448
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017020864A Active JP6828482B2 (ja) | 2017-02-08 | 2017-02-08 | 制御システム、およびパルス出力装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10291233B2 (ja) |
EP (1) | EP3361635B1 (ja) |
JP (1) | JP6828482B2 (ja) |
CN (1) | CN108398916B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020195092A (ja) * | 2019-05-29 | 2020-12-03 | オムロン株式会社 | データ転送装置、制御装置、設定装置、および、データ転送装置の制御方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102017220698A1 (de) * | 2017-11-20 | 2019-05-23 | Robert Bosch Gmbh | Verfahren zum Konfigurieren eines elektronischen Bauteils |
CN111711751B (zh) * | 2020-06-16 | 2021-03-12 | 南京认知物联网研究院有限公司 | 基于plc脉冲信号的拍照控制及处理照片的方法、***和设备 |
CN112099562B (zh) * | 2020-08-27 | 2022-09-13 | 江苏美的清洁电器股份有限公司 | 功率补偿的控制方法及装置、电器、电子设备和存储介质 |
CN114649982B (zh) * | 2022-04-25 | 2022-12-02 | 北京瑞祺皓迪技术股份有限公司 | 一种步进电机负载判断方法和步进电机闭环控制*** |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS528890B2 (ja) | 1973-11-21 | 1977-03-12 | ||
JP3528890B2 (ja) | 1996-02-09 | 2004-05-24 | ソニー株式会社 | パルス信号発生方法及びパルス信号発生装置 |
JP3495311B2 (ja) * | 2000-03-24 | 2004-02-09 | Necエレクトロニクス株式会社 | クロック制御回路 |
JP3591522B2 (ja) * | 2002-03-22 | 2004-11-24 | ブラザー工業株式会社 | モータ制御方法、モータ制御装置及びプリンタ |
JP3930773B2 (ja) * | 2002-07-19 | 2007-06-13 | 沖電気工業株式会社 | 周波数補正回路 |
KR101428787B1 (ko) * | 2007-02-08 | 2014-08-08 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 클록 신호 생성 회로 및 반도체 장치 |
KR101262224B1 (ko) * | 2007-11-30 | 2013-05-15 | 삼성전자주식회사 | 듀티 검출기 및 그를 구비하는 듀티 싸이클 정정기 |
JP4803298B2 (ja) * | 2009-11-10 | 2011-10-26 | エプソンイメージングデバイス株式会社 | クロック発生回路 |
JP6504081B2 (ja) * | 2016-02-26 | 2019-04-24 | オムロン株式会社 | 制御装置、制御プログラムおよび記録媒体 |
-
2017
- 2017-02-08 JP JP2017020864A patent/JP6828482B2/ja active Active
- 2017-11-15 EP EP17201882.2A patent/EP3361635B1/en active Active
- 2017-11-16 CN CN201711141213.6A patent/CN108398916B/zh active Active
- 2017-11-17 US US15/815,708 patent/US10291233B2/en active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020195092A (ja) * | 2019-05-29 | 2020-12-03 | オムロン株式会社 | データ転送装置、制御装置、設定装置、および、データ転送装置の制御方法 |
JP7247752B2 (ja) | 2019-05-29 | 2023-03-29 | オムロン株式会社 | データ転送装置、制御装置、設定装置、および、データ転送装置の制御方法 |
Also Published As
Publication number | Publication date |
---|---|
EP3361635A1 (en) | 2018-08-15 |
CN108398916B (zh) | 2020-09-15 |
US20180226976A1 (en) | 2018-08-09 |
CN108398916A (zh) | 2018-08-14 |
JP6828482B2 (ja) | 2021-02-10 |
US10291233B2 (en) | 2019-05-14 |
EP3361635B1 (en) | 2020-08-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6828482B2 (ja) | 制御システム、およびパルス出力装置 | |
JP6540166B2 (ja) | 制御装置 | |
JP6488830B2 (ja) | 制御装置 | |
JP4807475B1 (ja) | 演算ユニット、出力制御方法、およびプログラム | |
JP4973792B1 (ja) | 演算ユニット、出力制御方法、およびプログラム | |
US10579031B2 (en) | Controller | |
JP6409557B2 (ja) | 制御装置、コントローラ・システム、出力制御方法、およびプログラム | |
JP4752984B1 (ja) | Plcのcpuユニット、plc用のシステムプログラムおよびplc用のシステムプログラムを格納した記録媒体 | |
JP6497331B2 (ja) | 制御装置および同期制御方法 | |
US8504176B2 (en) | CPU unit of PLC, system program for PLC, and recording medium storing system program for PLC | |
EP2555068B1 (en) | Synchronization control apparatus | |
JP2019106225A (ja) | 制御装置 | |
JP2014146070A (ja) | 制御装置、制御方法、およびプログラム | |
JP2019101480A (ja) | 制御装置および制御方法 | |
JP4877424B1 (ja) | Plcのcpuユニット、plc用のシステムプログラムおよびplc用のシステムプログラムを格納した記録媒体 | |
JP7056395B2 (ja) | 制御装置およびその制御方法 | |
JP2020009296A (ja) | 制御装置、および制御方法 | |
JP2012194955A (ja) | 支援装置、表示制御方法、およびプログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171220 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201023 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201104 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201208 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201222 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210104 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6828482 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |