JP2018120490A - メモリアクセスシステム、その制御方法、プログラム、及び画像形成装置 - Google Patents
メモリアクセスシステム、その制御方法、プログラム、及び画像形成装置 Download PDFInfo
- Publication number
- JP2018120490A JP2018120490A JP2017012541A JP2017012541A JP2018120490A JP 2018120490 A JP2018120490 A JP 2018120490A JP 2017012541 A JP2017012541 A JP 2017012541A JP 2017012541 A JP2017012541 A JP 2017012541A JP 2018120490 A JP2018120490 A JP 2018120490A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- bandwidth
- threshold
- access
- masters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
- G06F13/30—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal with priority control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
- G06F13/1657—Access to multiple memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/18—Handling requests for interconnection or transfer for access to memory bus based on priority control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/40—Picture signal circuits
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/32—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer
- G06F13/34—Handling requests for interconnection or transfer for access to input/output bus using combination of interrupt and burst mode transfer with priority control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimiles In General (AREA)
- Bus Control (AREA)
- Memory System (AREA)
- Storing Facsimile Image Data (AREA)
Abstract
【解決手段】本メモリアクセスシステムは、メモリと複数のマスターとの間で使用されているメモリ帯域の合計を示す使用メモリ帯域を監視し、当該使用メモリ帯域が第1の閾値以上であるか否かを判断する。また、本メモリアクセスシステムは、上記判断結果に基づいて、複数のマスターのうち優先度の低いマスターによるメモリへのアクセスを制限する。
【選択図】 図2
Description
<画像形成装置の構成>
以下では、本発明の第1の実施形態について説明する。まず、図1を参照して、本実施形態に係る画像形成装置100の構成例について説明する。なお、本実施形態では、メモリアクセスシステムの一例として画像形成装置を例に説明を行う。なお、本発明を画像形成装置に限定する意図はない。即ち、本発明は、以下で説明する特徴的なメモリアクセスシステムを有する装置であれば適用可能である。
次に、図2を参照して、本実施形態に係るコントローラ部120の構成例について説明する。コントローラ部120に備えられる内部ブロックのそれぞれについて詳細に説明する。
次に、図3A及び図3Bを参照して、本実施形態における画像パスと、本実施形態を適用した場合に、どのように画像データ転送が抑制されるかについて説明する。ここで、画像パスとは、コントローラ部120内部の画像データの流れのことを示す。なお、画像データの送受信や転送に関わる主体は、図3A及び図3Bに示す矢印を通過する各ブロックとなる。なお、図3Aには、図3(a)、図3(b)、及び図3(c)が含まれ、図3Bには、図3(d)及び図3(e)が含まれる。
次に、図4を参照して、図3で説明したRAM270で可能な転送帯域、及び、スキャン画像パス(T1)とプリント画像パス(T17)の必要帯域の詳細について説明する。
メモリ帯域[MB/s]=メモリ動作周波数[MHz]*メモリバス幅[bit]*メモリ効率[%]/8・・・(1)
となる。
スキャン画像パス必要帯域=(1ページあたりの画素数*1componentあたりのbit幅*component数)*(ipm/60)*(1/1−画像転送以外の割合)/8・・・(2)
となる。
プリント画像パス必要帯域=(1ページあたりの画素数*1componenあたりのbit幅*component数)*(ppm/60)*(1/1−画像転送以外の割合)/8・・・(3)
となる。
次に、図5を参照して、本実施形態に係る帯域モニター280の構成例について説明する。内部ブロックそれぞれについて詳細に説明する。帯域モニター280は、帯域計算部300、帯域閾値設定部310、311、及び帯域閾値検知部320、321を備える。
次に、図6を参照して、本実施形態に係るDMAC241〜245の構成例について説明する。内部ブロックそれぞれについて詳細に説明する。DMAC241〜245は全てCPU200により制御される。DMAC241〜245は、それぞれ送信バッファ400、WRITE_DMAC410、受信バッファ420、READ_DMAC430、及び転送許可設定部450を備える。
<処理フロー>
次に、図7を参照して、本実施形態におけるメモリの使用メモリ帯域に応じた帯域抑制方法を制御する処理フローについて説明する。以下で説明する処理は、例えばCPU200がROM211に格納されている制御プログラムをRAM270に読み出して実行することにより実現される。
以下では、本発明の第2の実施形態について説明する。上記第1の実施形態は、RAM270の使用メモリ帯域がメモリ帯域に到達しそうになった場合に、CPU200に帯域モニター280の監視結果を通知し、CPU200がDMAC241〜245を制御することでリアルタイム画像パスの帯域保証を行った。上記第1実施形態では、メモリ帯域が閾値に達してからCPU200が制御するため最終的にDMAC241〜245の転送許可設定部450の停止設定を行うまでには少し時間を要する。その少しの時間の間に、メモリ帯域の閾値を上回ってしまう可能性があるため、帯域閾値設定部310に設定する閾値は少しマージンを持たせて設定する必要がある。
図8を参照して、本実施形態に係るDMAC241〜245の構成例について説明する。内部ブロックそれぞれについて詳細に説明する。DMAC241〜245は全てCPU200により制御される。DMAC241〜245は、上記第1の実施形態で説明した図6の構成と同様に、それぞれ送信バッファ400、WRITE_DMAC410、受信バッファ420、READ_DMAC430、及び転送許可設定部450を備える。さらに、本実施形態に係るDMAC241〜245は、転送許可判定部560、及び閾値設定部561を備える。
以下では、本発明の第3の実施形態について説明する。本実施形態では、図3(d)に示すように、RAM270の使用メモリ帯域がRAM270で可能な転送帯域(メモリ帯域)を上回りそうな場合には、非リアルタイム画像パスのデータ転送の使用メモリ帯域を減らすためにバースト長を短くするように制御する。具体的には、CPU200が帯域モニター280を使用して、DMAC241〜245を制御することで上記制御を実現する。図3(d)において、バースト長を短くしたSENDジョブの非リアルタイム画像パスは点線の矢印で示され、バースト長を短くしたPDL_PRINTジョブの非リアルタイム画像パスは一点鎖線の矢印で示される。このように制御することにより、コントローラ部120がシステムとして破綻しないことを保証することができる。
次に、図9を参照して、本実施形態におけるDMAC241〜245の構成例について説明する。内部ブロックそれぞれについて詳細に説明する。DMAC241〜245は全てCPU200により制御される。ここでは、上記第1の実施形態で説明した構成と異なる構成についてのみ説明する。
次に、図10を参照して、本実施形態におけるメモリの使用メモリ帯域に応じた帯域抑制方法を制御する処理フローについて説明する。以下で説明する処理は、例えばCPU200がROM211に格納されている制御プログラムをRAM270に読み出して実行することにより実現される。なお、ここでは、上記第1の実施形態で説明した図7の制御と異なるステップのみ説明する。即ち、処理フローでは、S102及びS104に代えて、S1001及びS1002が実行される。
次に、図11A及び図11Bを参照して、リアルタイム処理のSENDジョブの書き込み画像データ転送及びPDL_PRINTジョブの読み出し画像データ転送と、非リアルタイム処理の書き込み画像データ転送が同時に発生した場合の動作を説明する。ここでは、DMAC240、246及び244は、266MHzで動作するバス幅128bitのバスに接続され、それぞれバースト長8のリクエストを発行するものとする。また、RAM270は533MHzの両エッジでデータ転送が行われるバス幅32bitのRAMである。つまり、バスのバースト長1のデータは、RAMクロックの4サイクル分で転送される。
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えば、ASIC)によっても実現可能である。
Claims (16)
- メモリアクセスシステムであって、
メモリと、
前記メモリにアクセスする複数のマスターと、
前記メモリと前記複数のマスターとの間で使用されているメモリ帯域の合計を示す使用メモリ帯域を監視する監視手段と、
前記監視手段によって監視されている前記使用メモリ帯域が第1の閾値以上であるか否かを判断する判断手段と、
前記判断手段によって前記使用メモリ帯域が前記第1の閾値以上であると判断されると、前記複数のマスターのうち優先度の低いマスターによる前記メモリへのアクセスを制限するメモリアクセス制御手段と
を備えることを特徴とするメモリアクセスシステム。 - 前記判断手段は、さらに、前記メモリアクセス制御手段によって前記優先度の低いマスターによる前記メモリへのアクセスが制限された後に、前記使用メモリ帯域が前記第1の閾値より低い第2の閾値以下であるか否かを判断し、
前記メモリアクセス制御手段は、前記判断手段によって前記使用メモリ帯域が前記第2の閾値以下であると判断されると、前記優先度の低いマスターによる前記メモリへのアクセス制限を解除することを特徴とする請求項1に記載のメモリアクセスシステム。 - メモリアクセスシステムであって、
メモリと、
前記メモリにアクセスする複数のマスターと、
前記メモリと前記複数のマスターとの間で使用されているメモリ帯域の合計を示す使用メモリ帯域を監視する監視手段と、
前記監視手段によって監視されている前記使用メモリ帯域が第1の閾値以上であるか否かを判断し、前記使用メモリ帯域が前記第1の閾値以上であると判断すると、前記複数のマスターのうち優先度の低いマスターによる前記メモリへのアクセスを制限するメモリアクセス制御手段と
を備えることを特徴とするメモリアクセスシステム。 - 前記メモリアクセス制御手段は、前記優先度の低いマスターによる前記メモリへのアクセスを制限した後に、前記使用メモリ帯域が前記第1の閾値より低い第2の閾値以下であるか否かを判断し、前記使用メモリ帯域が前記第2の閾値以下であると判断すると、前記優先度の低いマスターによる前記メモリへのアクセス制限を解除することを特徴とする請求項3に記載のメモリアクセスシステム。
- 前記メモリアクセス制御手段は、前記優先度の低いマスターによる前記メモリへのアクセスを停止させることにより、アクセスを制限することを特徴とする請求項1乃至4の何れか1項に記載のメモリアクセスシステム。
- 前記メモリアクセス制御手段は、前記優先度の低いマスターが前記メモリへアクセスする際のバースト長を短くすることにより、アクセスを制限することを特徴とする請求項1乃至4の何れか1項に記載のメモリアクセスシステム。
- 前記優先度の低いマスターは、非リアルタイムでの前記メモリへのアクセスによるデータ転送を実行するマスターであり、
優先度の高いマスターは、リアルタイムでの前記メモリへのアクセスによるデータ転送を実行するマスターであることを特徴とする請求項1乃至6の何れか1項に記載のメモリアクセスシステム。 - 前記複数のマスターに対して個別に前記第1の閾値が設けられ、
前記メモリアクセス制御手段は、各マスターに割り当てられ前記第1の閾値に基づいて、当該マスターによるメモリへのアクセスを制限することを特徴とする請求項1乃至7の何れか1項に記載のメモリアクセスシステム。 - 前記判断手段は、CPUであることを特徴とする請求項1又は2に記載のメモリアクセスシステム。
- 前記メモリアクセス制御手段は、DMA(Direct Memory Access)コントローラであることを特徴とする請求項1乃至9の何れか1項に記載のメモリアクセスシステム。
- メモリと、前記メモリにアクセスする複数のマスターとを備えるメモリアクセスシステムの制御方法であって、
監視手段が、前記メモリと前記複数のマスターとの間で使用されているメモリ帯域の合計を示す使用メモリ帯域を監視する監視工程と、
判断手段が、前記監視工程で監視されている前記使用メモリ帯域が第1の閾値以上であるか否かを判断する判断工程と、
メモリアクセス制御手段が、前記判断工程で前記使用メモリ帯域が前記第1の閾値以上であると判断されると、前記複数のマスターのうち優先度の低いマスターによる前記メモリへのアクセスを制限するメモリアクセス制御工程と
を実行することを特徴とするメモリアクセスシステムの制御方法。 - メモリと、前記メモリにアクセスする複数のマスターとを備えるメモリアクセスシステムの制御方法であって、
監視手段が、前記メモリと前記複数のマスターとの間で使用されているメモリ帯域の合計を示す使用メモリ帯域を監視する監視工程と、
メモリアクセス制御手段が、前記監視工程で監視されている前記使用メモリ帯域が第1の閾値以上であるか否かを判断し、前記使用メモリ帯域が前記第1の閾値以上であると判断すると、前記複数のマスターのうち優先度の低いマスターによる前記メモリへのアクセスを制限するメモリアクセス制御工程と
を実行することを特徴とするメモリアクセスシステムの制御方法。 - メモリと、前記メモリにアクセスする複数のマスターとを備えるメモリアクセスシステムの制御方法における各工程をコンピュータに実行させるためのプログラムであって、前記制御方法は、
監視手段が、前記メモリと前記複数のマスターとの間で使用されているメモリ帯域の合計を示す使用メモリ帯域を監視する監視工程と、
判断手段が、前記監視工程で監視されている前記使用メモリ帯域が第1の閾値以上であるか否かを判断する判断工程と、
メモリアクセス制御手段が、前記判断工程で前記使用メモリ帯域が前記第1の閾値以上であると判断されると、前記複数のマスターのうち優先度の低いマスターによる前記メモリへのアクセスを制限するメモリアクセス制御工程と
を実行することを特徴とするプログラム。 - メモリと、前記メモリにアクセスする複数のマスターとを備えるメモリアクセスシステムの制御方法における各工程をコンピュータに実行させるためのプログラムであって、前記制御方法は、
監視手段が、前記メモリと前記複数のマスターとの間で使用されているメモリ帯域の合計を示す使用メモリ帯域を監視する監視工程と、
メモリアクセス制御手段が、前記監視工程で監視されている前記使用メモリ帯域が第1の閾値以上であるか否かを判断し、前記使用メモリ帯域が前記第1の閾値以上であると判断すると、前記複数のマスターのうち優先度の低いマスターによる前記メモリへのアクセスを制限するメモリアクセス制御工程と
を実行することを特徴とするプログラム。 - 画像形成装置であって、
請求項1乃至10の何れか1項に記載のメモリアクセスシステムと、
画像処理を実行する画像処理手段と、
原稿から画像を読み取るスキャナと、
記録媒体へ画像を形成するプリンタと
を備えることを特徴とする画像形成装置。 - 前記画像処理手段に関わる処理は、非リアルタイムでの前記メモリへのアクセスによるデータ転送を実行し、
前記スキャナ及び前記プリンタに関わる処理は、リアルタイムでの前記メモリへのアクセスによるデータ転送を実行することを特徴とする請求項15に記載の画像形成装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017012541A JP6886301B2 (ja) | 2017-01-26 | 2017-01-26 | メモリアクセスシステム、その制御方法、プログラム、及び画像形成装置 |
EP18150139.6A EP3355199B1 (en) | 2017-01-26 | 2018-01-03 | Memory access system, method for controlling the same, computer-readable storage medium, and image forming appratus |
KR1020180003626A KR102372289B1 (ko) | 2017-01-26 | 2018-01-11 | 메모리 액세스 시스템, 그 제어방법, 컴퓨터 판독가능한 기억매체, 및 화상 형성장치 |
US15/876,314 US11163711B2 (en) | 2017-01-26 | 2018-01-22 | Memory access system, method for controlling the same, computer-readable storage medium, and image forming apparatus |
CN201810062812.7A CN108363669B (zh) | 2017-01-26 | 2018-01-23 | 存储器访问***、其控制方法、存储介质及图像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017012541A JP6886301B2 (ja) | 2017-01-26 | 2017-01-26 | メモリアクセスシステム、その制御方法、プログラム、及び画像形成装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2018120490A true JP2018120490A (ja) | 2018-08-02 |
JP2018120490A5 JP2018120490A5 (ja) | 2020-03-12 |
JP6886301B2 JP6886301B2 (ja) | 2021-06-16 |
Family
ID=60990624
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017012541A Active JP6886301B2 (ja) | 2017-01-26 | 2017-01-26 | メモリアクセスシステム、その制御方法、プログラム、及び画像形成装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US11163711B2 (ja) |
EP (1) | EP3355199B1 (ja) |
JP (1) | JP6886301B2 (ja) |
KR (1) | KR102372289B1 (ja) |
CN (1) | CN108363669B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021152694A (ja) * | 2020-03-24 | 2021-09-30 | パナソニックIpマネジメント株式会社 | 監視装置、監視方法及びプログラム |
JP7494546B2 (ja) | 2020-04-17 | 2024-06-04 | コニカミノルタ株式会社 | 画像形成装置、画像形成装置の制御方法、および、画像形成装置の制御プログラム |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6681244B2 (ja) * | 2016-03-30 | 2020-04-15 | キヤノン株式会社 | 画像処理装置、その制御方法、及びプログラム |
KR102316154B1 (ko) * | 2019-12-30 | 2021-10-22 | 서울대학교산학협력단 | 지역성을 보존하는 메모리 아비터 |
CN113515473B (zh) * | 2020-04-09 | 2024-06-14 | 珠海全志科技股份有限公司 | 一种QoS控制方法、总线***、计算装置和存储介质 |
CN111541622A (zh) * | 2020-04-17 | 2020-08-14 | 西安万像电子科技有限公司 | 数据传输方法及装置 |
CN114167972A (zh) * | 2020-08-21 | 2022-03-11 | 深圳市中兴微电子技术有限公司 | 存储器的访问方法、模块、控制器、***和介质 |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000066995A (ja) * | 1998-08-18 | 2000-03-03 | Matsushita Electric Ind Co Ltd | バス調停方法および装置とその利用装置およびシステム |
JP2000148670A (ja) * | 1998-11-06 | 2000-05-30 | Nec Corp | バスアクセス調停システム |
JP2003006139A (ja) * | 2001-06-25 | 2003-01-10 | Nec Microsystems Ltd | Dma転送装置 |
JP2005316608A (ja) * | 2004-04-27 | 2005-11-10 | Sony Corp | バス調停装置およびバス調停方法 |
JP2009043089A (ja) * | 2007-08-09 | 2009-02-26 | Ricoh Co Ltd | バス制御装置及びバス制御方法 |
WO2009139109A1 (ja) * | 2008-05-13 | 2009-11-19 | パナソニック株式会社 | メモリ制御装置、およびこれを備えた情報処理装置 |
JP2010039767A (ja) * | 2008-08-05 | 2010-02-18 | Canon Inc | 組込みシステム |
JP2011095967A (ja) * | 2009-10-29 | 2011-05-12 | Yamaha Corp | バス共有システム |
JP2012003636A (ja) * | 2010-06-18 | 2012-01-05 | Canon Inc | 電子機器及びその制御方法 |
JP2016090869A (ja) * | 2014-11-07 | 2016-05-23 | カシオ計算機株式会社 | 処理装置、処理方法、プログラム、楽音発生装置および電子楽器 |
WO2017056132A1 (ja) * | 2015-10-01 | 2017-04-06 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5771358A (en) * | 1996-07-15 | 1998-06-23 | Micron Electronics, Inc. | Method and system for apportioning computer bus bandwidth |
US5784569A (en) * | 1996-09-23 | 1998-07-21 | Silicon Graphics, Inc. | Guaranteed bandwidth allocation method in a computer system for input/output data transfers |
US6460125B2 (en) * | 1998-08-07 | 2002-10-01 | Ati Technologies, Inc. | Dynamic memory clock control system and method |
US8799902B2 (en) * | 2007-04-09 | 2014-08-05 | Intel Corporation | Priority based throttling for power/performance quality of service |
JP5074820B2 (ja) | 2007-05-22 | 2012-11-14 | ルネサスエレクトロニクス株式会社 | 画像処理装置および画像処理方法 |
US8190763B2 (en) * | 2007-09-14 | 2012-05-29 | At&T Intellectual Property I, Lp | System and method for trouble detection, isolation, and management |
JP2009075942A (ja) | 2007-09-21 | 2009-04-09 | Fujifilm Corp | Dmaコントローラ |
US8032678B2 (en) * | 2008-11-05 | 2011-10-04 | Mediatek Inc. | Shared resource arbitration |
US8812889B2 (en) | 2010-05-05 | 2014-08-19 | Broadcom Corporation | Memory power manager |
JP2013196667A (ja) * | 2012-03-23 | 2013-09-30 | Ricoh Co Ltd | 画像処理装置 |
US9800483B2 (en) * | 2012-04-13 | 2017-10-24 | CirrusWorks, Inc. | Method and apparatus for dynamic bandwidth allocation for optimizing network utilization |
JP6175794B2 (ja) * | 2013-02-19 | 2017-08-09 | 株式会社リコー | データ処理装置およびデータ処理方法 |
JP5949740B2 (ja) * | 2013-12-19 | 2016-07-13 | コニカミノルタ株式会社 | 画像処理装置 |
US10193831B2 (en) | 2014-01-30 | 2019-01-29 | Marvell Israel (M.I.S.L) Ltd. | Device and method for packet processing with memories having different latencies |
US20150378424A1 (en) * | 2014-06-27 | 2015-12-31 | Telefonaktiebolaget L M Ericsson (Publ) | Memory Management Based on Bandwidth Utilization |
US10334334B2 (en) * | 2016-07-22 | 2019-06-25 | Intel Corporation | Storage sled and techniques for a data center |
US10491531B2 (en) * | 2016-09-13 | 2019-11-26 | Gogo Llc | User directed bandwidth optimization |
GB2560548B (en) * | 2017-03-15 | 2021-01-13 | Advanced Risc Mach Ltd | Video data processing system |
-
2017
- 2017-01-26 JP JP2017012541A patent/JP6886301B2/ja active Active
-
2018
- 2018-01-03 EP EP18150139.6A patent/EP3355199B1/en active Active
- 2018-01-11 KR KR1020180003626A patent/KR102372289B1/ko active IP Right Grant
- 2018-01-22 US US15/876,314 patent/US11163711B2/en active Active
- 2018-01-23 CN CN201810062812.7A patent/CN108363669B/zh active Active
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000066995A (ja) * | 1998-08-18 | 2000-03-03 | Matsushita Electric Ind Co Ltd | バス調停方法および装置とその利用装置およびシステム |
JP2000148670A (ja) * | 1998-11-06 | 2000-05-30 | Nec Corp | バスアクセス調停システム |
JP2003006139A (ja) * | 2001-06-25 | 2003-01-10 | Nec Microsystems Ltd | Dma転送装置 |
JP2005316608A (ja) * | 2004-04-27 | 2005-11-10 | Sony Corp | バス調停装置およびバス調停方法 |
JP2009043089A (ja) * | 2007-08-09 | 2009-02-26 | Ricoh Co Ltd | バス制御装置及びバス制御方法 |
WO2009139109A1 (ja) * | 2008-05-13 | 2009-11-19 | パナソニック株式会社 | メモリ制御装置、およびこれを備えた情報処理装置 |
JP2010039767A (ja) * | 2008-08-05 | 2010-02-18 | Canon Inc | 組込みシステム |
JP2011095967A (ja) * | 2009-10-29 | 2011-05-12 | Yamaha Corp | バス共有システム |
JP2012003636A (ja) * | 2010-06-18 | 2012-01-05 | Canon Inc | 電子機器及びその制御方法 |
JP2016090869A (ja) * | 2014-11-07 | 2016-05-23 | カシオ計算機株式会社 | 処理装置、処理方法、プログラム、楽音発生装置および電子楽器 |
WO2017056132A1 (ja) * | 2015-10-01 | 2017-04-06 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021152694A (ja) * | 2020-03-24 | 2021-09-30 | パナソニックIpマネジメント株式会社 | 監視装置、監視方法及びプログラム |
JP7494546B2 (ja) | 2020-04-17 | 2024-06-04 | コニカミノルタ株式会社 | 画像形成装置、画像形成装置の制御方法、および、画像形成装置の制御プログラム |
Also Published As
Publication number | Publication date |
---|---|
EP3355199B1 (en) | 2023-05-24 |
KR20180088279A (ko) | 2018-08-03 |
EP3355199A1 (en) | 2018-08-01 |
CN108363669A (zh) | 2018-08-03 |
US11163711B2 (en) | 2021-11-02 |
US20180210849A1 (en) | 2018-07-26 |
KR102372289B1 (ko) | 2022-03-08 |
CN108363669B (zh) | 2021-10-22 |
JP6886301B2 (ja) | 2021-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6886301B2 (ja) | メモリアクセスシステム、その制御方法、プログラム、及び画像形成装置 | |
US9509866B2 (en) | Image forming apparatus that executes fax job concurrently with print job while reducing delay in fax job processing, job execution method, and storage medium | |
EP2863618B1 (en) | Image forming apparatus that guarantees a multi-operation | |
JP2009043089A (ja) | バス制御装置及びバス制御方法 | |
US8582153B2 (en) | Image forming apparatus and method | |
US10306099B2 (en) | Information processing apparatus and semiconductor integrated circuit | |
US9292459B2 (en) | Operation analysis apparatus, operation analysis method, and computer program product | |
US20180213103A1 (en) | Image processing apparatus, method of controlling the same, and storage medium | |
JP4909839B2 (ja) | 画像処理装置及び画像処理方法 | |
JP2010098426A (ja) | 制御装置、画像形成装置、およびプログラム | |
JP4034323B2 (ja) | 画像データ処理方法と画像データ処理装置及び画像形成装置 | |
JP2019200732A (ja) | データ処理装置とデータ処理装置における帯域保証方法、及びプログラム | |
US9197782B2 (en) | Image processing device and image processing method | |
JP2019197299A (ja) | 情報処理装置のメモリシステム、情報処理装置のメモリシステムの制御方法及びプログラム | |
JP4468754B2 (ja) | 画像形成装置及びメモリ制御方法 | |
JP2019200626A (ja) | 情報処理装置、情報処理装置の制御方法及びプログラム | |
JPH11331528A (ja) | 画像処理装置 | |
JP2019200679A (ja) | 画像形成装置、帯域モニター装置、及び帯域モニター方法 | |
JP5494055B2 (ja) | 画像形成装置、制御方法、プログラム及び記録媒体 | |
JP2005182505A (ja) | データ転送制御装置および画像形成装置 | |
JP4671357B2 (ja) | 画像転送方法,装置および画像形成装置 | |
JP6085942B2 (ja) | 情報処理装置、画像形成装置、データ処理方法 | |
JP2006018406A (ja) | 画像形成装置 | |
JP2004080135A (ja) | 画像処理装置 | |
JP2005182156A (ja) | 画像転送装置及び画像転送方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200127 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200127 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210104 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20210103 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210113 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210304 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210416 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210514 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6886301 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |