JP2018096938A - 半導体デバイス、およびその製造方法 - Google Patents
半導体デバイス、およびその製造方法 Download PDFInfo
- Publication number
- JP2018096938A JP2018096938A JP2016244503A JP2016244503A JP2018096938A JP 2018096938 A JP2018096938 A JP 2018096938A JP 2016244503 A JP2016244503 A JP 2016244503A JP 2016244503 A JP2016244503 A JP 2016244503A JP 2018096938 A JP2018096938 A JP 2018096938A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- insulating film
- movable
- semiconductor device
- fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Micromachines (AREA)
- Pressure Sensors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
【課題】検出精度の低下を抑制できる半導体デバイスおよびその製造方法を提供すること。【解決手段】半導体デバイス100は、一面にキャビティ60が形成された支持基板20と、一面上に配置されたシリコン基板40と、キャビティ60に対向する部位に設けられた可動電極と固定電極とを有している。可動電極は、支持基板20とシリコン基板40の積層方向に直交する方向に可動可能である。可動電極と固定電極のそれぞれは、シリコン基板40におけるキャビティ60に対向する部位である電極部41と、電極部41における下面41bに設けられた第1電極絶縁膜31と、電極部41における上面41aに設けられた第2電極絶縁膜51と、を含み、下面41bと上面41aとに連続して設けられた側面41cが露出している。【選択図】図2
Description
本発明は、櫛歯電極を有する半導体デバイス、およびその製造方法に関する。
従来、櫛歯電極を有する半導体デバイスの一例として、特許文献1に開示されたMEMSセンサがある。MEMSセンサは、櫛歯状に配列された固定電極と可動電極とを備えており、固定電極と可動電極におけるポリシリコンの上面、下面、側面に絶縁膜が設けられている。
しかしながら、MEMSセンサは、ポリシリコンと絶縁膜との線膨張係数差によって、固定電極と可動電極が変形する可能性がある。MEMSセンサは、固定電極と可動電極が減形に伴って、固定電極と可動電極との間の容量も変化する。このため、MEMSセンサは、固定電極と可動電極との間の容量が変化することで、検出精度が低下するという問題がある。
本開示は、上記問題点に鑑みなされたものであり、検出精度の低下を抑制できる半導体デバイスおよびその製造方法を提供することを目的とする。
上記目的を達成するために本開示は、
物理量に応じて可動可能とされた可動電極(10b)と、可動電極と対向して配置された物理量に応じて可動不可能とされた固定電極(10a)とを有し、物理量に応じて可動電極が変位したときの可動電極と固定電極間の容量変化に基づいて物理量を検出する半導体デバイスであって、
一面に凹部(60)が形成された支持基板(20)と、
一面上に配置された半導体層(40)と、
凹部に対向する部位に設けられた可動電極と固定電極と、を有し、
可動電極は、支持基板と半導体層の積層方向に直交する方向に可動可能であり、
可動電極と固定電極のそれぞれは、半導体層における凹部に対向する部位である電極部(41)と、電極部における凹部との対向面(41b)に設けられた第1電極絶縁膜(31)と、電極部における対向面の反対面(41a)に設けられた第2電極絶縁膜(51)と、を含み、対向面と反対面とに連続して設けられた側面(41c)が露出していることを特徴とする。
物理量に応じて可動可能とされた可動電極(10b)と、可動電極と対向して配置された物理量に応じて可動不可能とされた固定電極(10a)とを有し、物理量に応じて可動電極が変位したときの可動電極と固定電極間の容量変化に基づいて物理量を検出する半導体デバイスであって、
一面に凹部(60)が形成された支持基板(20)と、
一面上に配置された半導体層(40)と、
凹部に対向する部位に設けられた可動電極と固定電極と、を有し、
可動電極は、支持基板と半導体層の積層方向に直交する方向に可動可能であり、
可動電極と固定電極のそれぞれは、半導体層における凹部に対向する部位である電極部(41)と、電極部における凹部との対向面(41b)に設けられた第1電極絶縁膜(31)と、電極部における対向面の反対面(41a)に設けられた第2電極絶縁膜(51)と、を含み、対向面と反対面とに連続して設けられた側面(41c)が露出していることを特徴とする。
このように、本開示は、電極部の対向面に第1電極絶縁膜に設けられて、反対面に第2電極絶縁膜が設けられており、且つ、側面が露出している。つまり、電極部は、側面に絶縁膜が設けられていない。よって、本開示は、電極部と各絶縁膜との線膨張係数差によって、可動電極と固定電極が変形することを抑制できる。このため、本開示は、物理量の検出精度の低下を抑制できる。
上記目的を達成するための他の特徴は、
物理量に応じて可動可能とされた可動電極(10b)と、可動電極と対向して配置された物理量に応じて可動不可能とされた固定電極(10a)とを有し、物理量に応じて可動電極が変位したときの可動電極と固定電極間の容量変化に基づいて物理量を検出する半導体デバイスの製造方法であって、
一面に凹部(60)が形成された支持基板(20)に対して、一面との対向面(41b)に第1絶縁膜が形成され、対向面の反対面(41a)に第2絶縁膜が形成された半導体層(40)を接合する工程であり、一面と第1絶縁膜とを対向させた状態で接合する接合工程と、
凹部に対向する部位における、可動電極および固定電極となる部位とは異なる部位の第2絶縁膜を除去して、可動電極と固定電極における第2電極絶縁膜(51)を形成する第1除去工程と、
第1除去工程後に、凹部に対向する部位における、可動電極および固定電極となる部位とは異なる部位の半導体層のエッチングと、エッチング箇所の側面への保護膜の形成とを繰り返し行い、可動電極と固定電極における、対向面と反対面とに連続して設けられた側面が露出した電極部(41)を形成する第2除去工程と、
第2除去工程後に、凹部に対向する部位における、可動電極および固定電極となる部位とは異なる部位の第1絶縁膜を除去して、凹部に対向する部位に、第2電極絶縁膜と電極部と第1電極絶縁膜(31)を含む、可動電極および固定電極とを形成する第3除去工程と、を備えている点にある。
物理量に応じて可動可能とされた可動電極(10b)と、可動電極と対向して配置された物理量に応じて可動不可能とされた固定電極(10a)とを有し、物理量に応じて可動電極が変位したときの可動電極と固定電極間の容量変化に基づいて物理量を検出する半導体デバイスの製造方法であって、
一面に凹部(60)が形成された支持基板(20)に対して、一面との対向面(41b)に第1絶縁膜が形成され、対向面の反対面(41a)に第2絶縁膜が形成された半導体層(40)を接合する工程であり、一面と第1絶縁膜とを対向させた状態で接合する接合工程と、
凹部に対向する部位における、可動電極および固定電極となる部位とは異なる部位の第2絶縁膜を除去して、可動電極と固定電極における第2電極絶縁膜(51)を形成する第1除去工程と、
第1除去工程後に、凹部に対向する部位における、可動電極および固定電極となる部位とは異なる部位の半導体層のエッチングと、エッチング箇所の側面への保護膜の形成とを繰り返し行い、可動電極と固定電極における、対向面と反対面とに連続して設けられた側面が露出した電極部(41)を形成する第2除去工程と、
第2除去工程後に、凹部に対向する部位における、可動電極および固定電極となる部位とは異なる部位の第1絶縁膜を除去して、凹部に対向する部位に、第2電極絶縁膜と電極部と第1電極絶縁膜(31)を含む、可動電極および固定電極とを形成する第3除去工程と、を備えている点にある。
このように、本開示は、第2除去工程後に、第3除去工程を行うため、半導体層のエッチングの完了まで、電極部における下側で第1絶縁膜が繋がっている。このため、本開示は、凹部が形成された構造であっても、半導体層をエッチングする際に局所的に発生する熱が電極部の対向面の第1絶縁膜を介して、支持基板や半導体層などに広がり温度が均一化される。これによって、本開示では、半導体層をエッチングしている際に、側面に付着する保護膜のデポ量を均一化することができ、側面が局所的に粗れることを低減できる。従って、本開示は、物理量の検出精度が低下することが抑制された半導体デバイスを製造できる。
なお、特許請求の範囲、およびこの項に記載した括弧内の符号は、一つの態様として後述する実施形態に記載の具体的手段との対応関係を示すものであって、発明の技術的範囲を限定するものではない。
以下において、図面を参照しながら、発明を実施するための複数の形態を説明する。各形態において、先行する形態で説明した事項に対応する部分には同一の参照符号を付して重複する説明を省略する場合がある。各形態において、構成の一部のみを説明している場合は、構成の他の部分については先行して説明した他の形態を参照し適用することができる。
なお、以下においては、互いに直交する3方向をX方向、Y方向、Z方向とする。また、X方向とY方向とによって規定される平面をXY平面、X方向とZ方向とによって規定される平面をXZ平面、Y方向とZ方向とによって規定される平面をYZ平面とする。
本実施形態では、一例として、図1、図2に示す半導体デバイス100を採用する。また、半導体デバイス100は、例えば、加速度センサなど容量式の半導体センサである。つまり、本実施形態では、物理量として加速度を検出する半導体デバイス100を採用している。なお、図2は、図1の櫛歯電極10を含む部分の断面図であるが、便宜的に、櫛歯電極10間の間隔などを変更している。
半導体デバイス100は、図1に示すように、櫛歯電極10、可動部アンカ11、固定部アンカ12、梁部13、錘部15などを備えている。また、半導体デバイス100は、図2に示すように、支持基板20の一面上に第1絶縁膜30を介してシリコン基板40が配置されたSOI基板を用いて形成されている。さらに、半導体デバイス100は、シリコン基板40における、支持基板20との対向面の反対面に第2絶縁膜50が形成されている。支持基板20との対向面は、後程説明するキャビティ60との対向面と同一面である。
なお、第1絶縁膜30とシリコン基板40と第2絶縁膜50とが形成された基板は、支持基板20に対して、上層基板とも言える。第1絶縁膜30と第2絶縁膜50は、例えばSiO2などを採用できる。また、櫛歯電極10は、加速度をセンシングする部位であるためセンシング部とも言える。
支持基板20は、例えばシリコンなどにて構成され、その表面側にキャビティ60が形成されている。言い換えると、支持基板20は、一面に、凹部としてのキャビティ60が形成されている。つまり、支持基板20は、上層基板との対向面の一部に、周辺よりも窪んだ凹部が設けられている。また、支持基板20は、センシング部が支持基板20に接触しないように設けられた空間とも言える。キャビティ60は、例えば、XY平面において矩形形状とされている。
第1絶縁膜30は、キャビティ60内を除く、支持基板20とシリコン基板40との間の全面に設けられている。シリコン基板40は、SOI基板における活性層と言うことができ、後程説明する可動部や固定部を構成する。シリコン基板40は、半導体層に相当する。
櫛歯電極10は、加速度が印加された場合であっても可動しない固定電極10aと、加速度の印加に伴って可動する可動電極10bとを含む。固定電極10aと可動電極10bは、対向して設けられている。可動電極10bは、支持基板20とシリコン基板40の積層方向に直交する方向に可動可能である。
固定電極10aと固定部アンカ12とは、一体的に設けられている。また、固定電極10aと固定部アンカ12とは、支持基板20に固定されている。よって、固定電極10aは、上記のように、加速度が印加された場合であっても可動しない。このため、固定電極10aと固定部アンカ12とは、固定部と言うことができる。
可動電極10bと可動部アンカ11と梁部13と錘部15は、一体的に設けられている。可動電極10bと梁部13と錘部15は、二つの可動部アンカ11間に設けられており、各可動部アンカ11の一部が支持基板20に固定されることで、可動可能な状態で支持基板20に支持されている。つまり、可動電極10bと梁部13と錘部15は、可動部アンカ11における支持基板20に支持されている部分以外が支持基板20よりリリースされて浮遊状態となっており、加速度の印加に伴って可動させられる部分である。よって、可動電極10bと梁部13と錘部15は、可動部と言うことができる。なお、半導体デバイス100は、固定電極10aと可動電極10bとの間などに空隙14が設けられている。この空隙14は、トレンチとも言える。
可動電極10bは、図1に示すように、XY平面において、錘部15が構成する略長方形状の長辺から垂直方向に延設され、各辺に複数本ずつ備えられることで櫛歯状に配置されている。各可動電極10bの間隔は、一定間隔とされている。また、各可動電極10bは、幅および長さは等しくされている。さらに、各可動電極10bは、図2に示すように、XZ平面において、Z方向の長さが均一な矩形形状とされている。
なお、本実施形態では、長辺がY方向に沿う辺であり、垂直方向がX方向に沿う方向である。また、本実施形態では、長さがY方向の長さであり、幅がX方向の長さである。さらに、Z方向の長さは、厚みと言うことができる。なお、X方向は、SOI基板に対して水平であるため基板水平方向とも言える。
梁部13は、錘部15と可動部アンカ11とを接続している。言い換えると、各梁部13は、図1に示すように、錘部15と各可動部アンカ11との間において複数回折り曲げられた形状とされている。これにより、各梁部13は、基板水平方向における一方向(X方向)、つまり可動電極10bと固定電極10aとの配列方向に変位可能な構成とされている。よって、半導体デバイス100は、加速度が印加されたときに錘部15および可動電極10bが可動し、可動電極10bと固定電極10aとの間の間隔が変化可能に構成されている。
各可動部アンカ11は、各梁部13を片持ち支持するものである。各可動部アンカ11は、図2に示すように、キャビティ60と異なる位置に配置されており、第1絶縁膜30を介して支持基板20に固定されている。このため、半導体デバイス100は、可動部が二つの可動部アンカ11で両持ち支持されている。可動部は、可動部アンカ11にて支持された状態で梁部13が変位することでX方向に移動できるように構成されている。なお、可動部アンカ11のうち少なくとも1つの表面には、導電性のパッド部が形成されている。このため、半導体デバイス100は、ボンディングワイヤなどがパッド部に電気的に接続されることで可動電極10bの電位を取り出すことが可能となる。
一方、固定部は、支持基板20に対して支持されることで加速度が印加されても変位せずに固定されている部分である。固定部は、可動部を挟むように配置されており、固定電極10aや固定部アンカ12などを含んでいる。固定電極10aは、図1に示すように、固定部アンカ12を一体的に設けられている。なお、固定電極10aと固定部アンカ12との間の部位は、支持部とも言える。つまり、固定電極10aと固定部アンカ12は、支持部を介して一体的に設けられている。
各固定部アンカ12の表面には、導電性のパッド部が形成されている。このため、半導体デバイス100は、ボンディングワイヤなどが各パッド部に電気的に接続されることで固定電極10aに対して所望の電圧を印加することが可能となっている。半導体デバイス100は、各固定部アンカ12を分離して別々に設けているため、各固定部アンカ12に対して同じ電位を印加することもできるし、異なる電位を印加することも可能とされている。
固定電極10aは、図1に示すように、XY平面において、支持部のうちの錘部15と対向する辺から垂直方向に延設され、各辺に複数本ずつ備えられることで櫛歯状に配置されている。各固定電極10aの間隔は、一定間隔とされている。また、各固定電極10aは、幅および長さは等しくされている。さらに、各固定電極10aは、図2に示すように、XZ平面において、Z方向の長さが均一な矩形形状とされている。
半導体デバイス100は、高アスペクトな櫛歯電極10を有している。また、半導体デバイス100は、図2に示すように、櫛歯電極10における上側と下側に絶縁膜31,51を有している。さらに、半導体デバイス100は、櫛歯電極10の下方にキャビティ60を有している。半導体デバイス100は、キャビティ60に対向する部位に可動電極10bと固定電極10aとが設けられていると言える。
つまり、櫛歯電極10は、シリコン基板40の電極部41と、第1絶縁膜30の第1電極絶縁膜31と、第2絶縁膜50の第2電極絶縁膜51とを含んでいる。第1電極絶縁膜31は、電極部41の下面41bに設けられている。一方、第2電極絶縁膜51は、電極部41の上面41aに設けられている。そして、櫛歯電極10は、電極部41の側面41cに絶縁膜が設けられていない。よって、櫛歯電極10は、側面41cが露出する構成をなしていると言える。なお、本実施形態では、一例として、第1絶縁膜30と第2絶縁膜50とが同じ膜厚である半導体デバイス100を採用する。
なお、電極部41は、シリコン基板40におけるキャビティ60に対向する部位の一部である。また、上面41aは、電極部の反対面に相当する。一方、下面41bは、電極部の対向面に相当する。側面41cは、上面41aと下面41bとに連続して設けられた面である。さらに、第1電極絶縁膜31は、電極部41におけるキャビティ60との対向面に設けられていると言える。一方、第2電極絶縁膜51は、電極部41における対向面の反対面に設けられていると言える。
このように構成された半導体デバイス100は、各固定電極10aが各可動電極10bと対向配置させられることで、各固定電極10aと各可動電極10bとの間に容量が形成されている。このため、半導体デバイス100は、X方向の加速度が印加されたときに、容量値の変化に基づいてその加速度を検出することが可能となっている。半導体デバイス100は、X軸センサとも言える。つまり、半導体デバイス100は、加速度に応じて可動可能とされた可動電極10bと、可動電極と対向して配置された加速度に応じて可動不可能とされた固定電極10aとを有している。そして、半導体デバイス100は、加速度に応じて可動電極10bが変位したときの可動電極10bと固定電極10a間の容量変化に基づいて加速度を検出する。
このように、半導体デバイス100は、各櫛歯電極10が電極部41の下面41bに第1電極絶縁膜31が設けられて、上面41aに第2電極絶縁膜51が設けられており、且つ、側面41cに絶縁膜が設けられていない。よって、半導体デバイス100は、電極部41と各絶縁膜31,51との線膨張係数差によって各櫛歯電極10が変形することを抑制できる。
つまり、半導体デバイス100は、下面41bと上面41aのいずれか一方のみに絶縁膜が設けられている構成や、下面41bと上面41aと側面41cに絶縁膜が設けられている構成よりも、各櫛歯電極10が変形することを抑制できる。また、半導体デバイス100は、各櫛歯電極10の矩形形状が崩れることを抑制できるとも言える。さらに、半導体デバイス100は、各櫛歯電極10が反ったり、歪んだりすることを抑制できるとも言える。
このため、半導体デバイス100は、線膨張係数差による各櫛歯電極10の変形に伴う、各固定電極10aと各可動電極10bとの間の容量変化を押さえることができるため、加速度の検出精度が低下することを抑制できる。言い換えると、半導体デバイス100は、センサ特性を向上できる。
また、半導体デバイス100は、第1電極絶縁膜31と第2電極絶縁膜51の膜厚が同じであるため、第1電極絶縁膜31と第2電極絶縁膜51の膜厚が異なる場合よりも、各櫛歯電極10が変形することを抑制できる。
さらに、半導体デバイス100は、側面41cに不導体である絶縁膜(酸化膜)が形成されている場合、櫛歯電極10がスティッキングした際に、側面41cの絶縁膜によって電気検査で不良判別できない。しかしながら、半導体デバイス100は、側面41cに絶縁膜が形成されていないので、櫛歯電極10がスティッキングした場合であっても、電気検査で不良判別できないという不具合を抑制できる。
ここで、図3〜図6を用いて、半導体デバイスの製造方法に関して説明する。
まず、図3に示すように、キャビティ形成工程を行う。本工程では、レジストなどのマスクを施した支持基板20に、ドライエッチングなどによってキャビティ60を形成する。つまり、本工程では、半導体デバイス100のキャビティ60となる凹部を形成する。
次に、図4に示すように、接合工程を行う。本工程では、SOI基板を形成するために、支持基板20に上層基板を形成する。この上層基板は、第1絶縁膜30、シリコン基板40、第2絶縁膜50が、この順で設けられている。そして、本工程では、支持基板20のキャビティ60の開口を塞ぐように、支持基板20上に上層基板を配置して、支持基板20と上層基板とを接合する。つまり、本工程は、一面にキャビティ60が形成された支持基板20に対して、下面41bに第1電極絶縁膜31が形成され、上面41aに第2絶縁膜50が形成されたシリコン基板40を接合する工程であり、一面と第1絶縁膜30とを対向させた状態で接合する。なお、接合方法は、周知技術を採用できる。また、本工程では、支持基板20と上層基板の接合後に、アニール処理などの接合品質を向上させる処理を行ってもよい。
その後、図5、図6に示すように、トレンチエッチング工程を行う。図5に示すように、本工程では、まず初めに、トレンチエッチング用マスクを施した状態でホトリソグラフィなどによって第2絶縁膜50を除去する。詳述すると、本工程では、第2絶縁膜50におけるキャビティ60の上方部位において、第2電極絶縁膜51となる部位を残して他の第2絶縁膜50を除去することで、第2電極絶縁膜51を形成する。つまり、本工程は、キャビティ60に対向する部位における、可動電極10bおよび固定電極10aとなる部位とは異なる部位の第2絶縁膜50を除去して、可動電極10bと固定電極10aにおける第2電極絶縁膜51を形成する。第2絶縁膜50のエッチングは、トレンチエッチング工程の第1段階であり、第1除去工程に相当する。つまり、第1段階では、第2絶縁膜50を選択的に除去する。
次に、本工程では、図6に示すように、例えばSF8ガスなどのエッチングガスによって、シリコン基板40をエッチングする。詳述すると、本工程では、シリコン基板40におけるキャビティ60の上方部位において、電極部41となる部位を残して他のシリコン基板40をエッチングすることで、電極部41を形成する。つまり、本工程では、第1絶縁膜30をエッチングストッパとしてシリコン基板40をエッチングする。また、本工程では、シリコン基板40のエッチングと、シリコン基板40のエッチングされた箇所の側面41cに対してC4F8ガスを用いた保護膜の形成と繰り返しながら、第1絶縁膜30に到達するまでシリコン基板40をエッチングする周知技術を採用する。
言い換えると、本工程では、第1除去工程後に、キャビティ60に対向する部位における、可動電極10bおよび固定電極10aとなる部位とは異なる部位のシリコン基板40のエッチングと、エッチング箇所の側面41cへの保護膜の形成とを繰り返し行う。これによって、本工程は、可動電極10bと固定電極10aにおける側面41cが露出した電極部41を形成する。なお、側面41cに形成される保護膜は、トレンチエッチング工程後のアッシング工程で除去する。
シリコン基板40のエッチングは、トレンチエッチング工程の第2段階であり、第2除去工程に相当する。つまり、第2段階では、シリコン基板40を選択的に除去する。この段階では、図6に示すように、第1絶縁膜30がエッチングされずに残されている。つまり、電極部41は、第1絶縁膜30を介して繋がった状態となっている。
次に、本工程では、図2に示すように、例えばArガスなどによって第1絶縁膜30をエッチングする。詳述すると、本工程では、第1絶縁膜30におけるキャビティ60の上方部位において、第1電極絶縁膜31となる部位を残して他の第1絶縁膜30をエッチングすることで、第1電極絶縁膜31を形成する。つまり、本工程では、第2除去工程後に、キャビティ60に対向する部位における、可動電極10bおよび固定電極10aとなる部位とは異なる部位の第1絶縁膜30を除去して、キャビティ60に対向する部位に、可動電極10bおよび固定電極10aとを形成する。第1絶縁膜30のエッチングは、トレンチエッチング工程の第3段階であり、第3除去工程に相当する。つまり、第3段階では、第1絶縁膜30を選択的に除去する。
このように、本製造方法では、シリコン基板40のエッチングの後に、第1絶縁膜30を部分的に除去することで、各櫛歯電極10が形成される。言い換えると、本製造方法では、シリコン基板40のエッチングの後に、第1絶縁膜30を部分的に除去することで、トレンチが形成される。また、各櫛歯電極10がリリースされると言える。
ところで、半導体デバイス100は、高アスペクトの場合、構造上、トレンチ下部にガスが行き届きにくい他に、エッチング反応で発生した熱によって、側面41cが局所的に粗れることが分かっている。また、半導体デバイス100は、トレンチ上部の加工(工程の初期段階)では、発生した熱が未加工のシリコン基板40を通じて拡散される。このため、シリコン基板40は、温度上昇が比較的小さい。
しかしながら、半導体デバイス100は、トレンチ下部(工程の後期)では未加工のシリコン基板40が少なくなり、発生した熱が拡散されにくい。このため、半導体デバイス100は、エッチング加工部分の温度が上昇する。
側面41cの保護膜は、温度が高いと、エネルギーを得て移動するため高温箇所に付着しにくい。よって、トレンチ下部は、側面41cに保護膜が付着しにくく、保護膜によって保護されないままエッチングが進むため側面41cが粗れやすい。
これに対して、本製造方法では、トレンチエッチング工程完了まで、電極部41における下側で第1絶縁膜30が繋がっている。つまり、電極部41は、トレンチエッチング工程完了まで、第1絶縁膜30で繋がった状態となっている。このため、半導体デバイス100は、キャビティ60が形成された構造であっても、シリコン基板40をエッチングする際に局所的に発生する熱が電極部41の下面41bの第1絶縁膜30を介して、SOI基板全体に広がりSOI基板全体で温度が均一化される。これによって、本製造方法では、シリコン基板40をエッチングしている際に、側面41cに付着する保護膜のデポ量を均一化することができ、側面41cが局所的に粗れることを低減できる。従って、本製造方法は、加速度の検出精度が低下することが抑制された半導体デバイス100を製造できる。言い換えると、本製造方法は、センサ特性が向上された半導体デバイス100を製造できる。
また、本製造方法では、上記半導体デバイス100を製造できる。このため、本製造方法では、センサ特性が向上された半導体デバイス100を製造できるとも言える。
また、本製造方法は、シリコン基板40に、同じ膜厚の第1絶縁膜30と第2絶縁膜50を形成する絶縁膜形成工程を備えていてもよい。これによって、本製造方法では、第1絶縁膜30と第2絶縁膜50とが同じ膜厚である半導体デバイス100を製造できる。
なお、本発明は、半導体デバイス100に限定されない。本発明は、例えば、図7に示す、変形例1の半導体デバイス110であっても適用できる。半導体デバイス110は、半導体デバイス100に加えてダンパ部16を備えている。半導体デバイス110は、半導体デバイス100と同様の効果を奏することができる。また、半導体デバイス110の製造方法は、半導体デバイス100の製造方法と同様の効果を奏することができる。
また、本発明は、例えば、図8に示す、変形例2の半導体デバイス120であっても適用できる。半導体デバイス120は、半導体デバイス100に加えて、枠部17を備えており、X軸方向の加速度とY軸方向の加速度を検出する二軸センサである。半導体デバイス120は、半導体デバイス100と同様の効果を奏することができる。また、半導体デバイス120の製造方法は、半導体デバイス100の製造方法と同様の効果を奏することができる。
以上、本発明の好ましい実施形態について説明した。しかしながら、本発明は、上記実施形態に何ら制限されることはなく、本発明の趣旨を逸脱しない範囲において、種々の変形が可能である。
10…櫛歯電極、10a…固定電極、10b…可動電極、11…可動部アンカ、12…固定部アンカ、13…梁部、14…空隙、15…錘部、16…ダンパ部、17…枠部、20…支持基板、30…第1絶縁膜、31…第1電極絶縁膜、40…シリコン基板、41…電極部、41a…上面、41b…下面、41c…側面、50…第2絶縁膜、51…第2電極絶縁膜、60…キャビティ、100,110,120…半導体デバイス
Claims (5)
- 物理量に応じて可動可能とされた可動電極(10b)と、前記可動電極と対向して配置された前記物理量に応じて可動不可能とされた固定電極(10a)とを有し、前記物理量に応じて前記可動電極が変位したときの前記可動電極と前記固定電極間の容量変化に基づいて前記物理量を検出する半導体デバイスであって、
一面に凹部(60)が形成された支持基板(20)と、
前記一面上に配置された半導体層(40)と、
前記凹部に対向する部位に設けられた前記可動電極と前記固定電極と、を有し、
前記可動電極は、前記支持基板と前記半導体層の積層方向に直交する方向に可動可能であり、
前記可動電極と前記固定電極のそれぞれは、前記半導体層における前記凹部に対向する部位である電極部(41)と、前記電極部における前記凹部との対向面(41b)に設けられた第1電極絶縁膜(31)と、前記電極部における前記対向面の反対面(41a)に設けられた第2電極絶縁膜(51)と、を含み、前記対向面と前記反対面とに連続して設けられた側面(41c)が露出した半導体デバイス。 - 前記第1電極絶縁膜と前記第2電極絶縁膜は、膜厚が同じである請求項1に記載の半導体デバイス。
- 前記半導体層は、前記第1電極絶縁膜を含む第1絶縁膜を介して、前記一面上に配置されており、且つ、前記反対面に前記第2電極絶縁膜を含む第2絶縁膜が形成されている請求項1又は2に記載の半導体デバイス。
- 物理量に応じて可動可能とされた可動電極(10b)と、前記可動電極と対向して配置された前記物理量に応じて可動不可能とされた固定電極(10a)とを有し、前記物理量に応じて前記可動電極が変位したときの前記可動電極と前記固定電極間の容量変化に基づいて前記物理量を検出する半導体デバイスの製造方法であって、
一面に凹部(60)が形成された支持基板(20)に対して、前記一面との対向面(41b)に第1絶縁膜が形成され、前記対向面の反対面(41a)に第2絶縁膜が形成された半導体層(40)を接合する工程であり、前記一面と前記第1絶縁膜とを対向させた状態で接合する接合工程と、
前記凹部に対向する部位における、前記可動電極および前記固定電極となる部位とは異なる部位の前記第2絶縁膜を除去して、前記可動電極と前記固定電極における第2電極絶縁膜(51)を形成する第1除去工程と、
前記第1除去工程後に、前記凹部に対向する部位における、前記可動電極および前記固定電極となる部位とは異なる部位の前記半導体層のエッチングと、エッチング箇所の側面への保護膜の形成とを繰り返し行い、前記可動電極と前記固定電極における、前記対向面と前記反対面とに連続して設けられた側面が露出した電極部(41)を形成する第2除去工程と、
前記第2除去工程後に、前記凹部に対向する部位における、前記可動電極および前記固定電極となる部位とは異なる部位の前記第1絶縁膜を除去して、前記凹部に対向する部位に、前記第2電極絶縁膜と前記電極部と第1電極絶縁膜(31)を含む、前記可動電極および前記固定電極とを形成する第3除去工程と、を備えている半導体デバイスの製造方法。 - 前記半導体層に、同じ膜厚の前記第1電極絶縁膜と前記第2電極絶縁膜を形成する絶縁膜形成工程を備えている請求項1に記載の半導体デバイスの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016244503A JP2018096938A (ja) | 2016-12-16 | 2016-12-16 | 半導体デバイス、およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016244503A JP2018096938A (ja) | 2016-12-16 | 2016-12-16 | 半導体デバイス、およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018096938A true JP2018096938A (ja) | 2018-06-21 |
Family
ID=62633463
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016244503A Pending JP2018096938A (ja) | 2016-12-16 | 2016-12-16 | 半導体デバイス、およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018096938A (ja) |
-
2016
- 2016-12-16 JP JP2016244503A patent/JP2018096938A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4929753B2 (ja) | 薄膜構造体の形成方法並びに薄膜構造体、振動センサ、圧力センサ及び加速度センサ | |
KR100996157B1 (ko) | Mems 센서 및 제조방법 | |
US8481400B2 (en) | Semiconductor manufacturing and semiconductor device with semiconductor structure | |
JP2011022137A (ja) | Mems装置及びその製造方法 | |
JP2017052092A (ja) | 変更した応力特性を有する薄膜を形成する方法 | |
JP2010112930A (ja) | 半導体力学量センサおよびその製造方法 | |
US9446938B2 (en) | SOI substrate, physical quantity sensor, SOI substrate manufacturing method, and physical quantity sensor manufacturing method | |
JP4639979B2 (ja) | 静電容量型力学量センサおよびその製造方法 | |
JP4999356B2 (ja) | 加速度センサ及びその製造方法 | |
JP4586239B2 (ja) | 静電容量型半導体センサおよびその製造方法 | |
US7705412B2 (en) | SOI substrate and semiconductor acceleration sensor using the same | |
JP2018096938A (ja) | 半導体デバイス、およびその製造方法 | |
JP2004361115A (ja) | 半導体力学量センサ | |
JP4557034B2 (ja) | 半導体力学量センサおよびその製造方法 | |
JP2006200980A (ja) | 静電容量型圧力センサおよび静電容量型アクチュエータ | |
JP2015219036A (ja) | 半導体装置およびその製造方法 | |
JPH11201984A (ja) | 半導体力学量センサ及びその製造方法 | |
JP5867057B2 (ja) | Memsデバイス | |
JPH06163934A (ja) | 半導体加速度センサ及びその製造方法 | |
JP5884469B2 (ja) | 膜厚検査方法 | |
JP5617801B2 (ja) | 半導体装置およびその製造方法 | |
JP4783914B2 (ja) | 半導体力学量センサおよび半導体力学量センサの製造方法 | |
JP2012002536A (ja) | 力学量センサの製造方法 | |
JP2004028912A (ja) | 静電容量型加速度センサおよびその製造方法 | |
JP6882850B2 (ja) | 応力センサ |