JP2018088495A - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP2018088495A
JP2018088495A JP2016231769A JP2016231769A JP2018088495A JP 2018088495 A JP2018088495 A JP 2018088495A JP 2016231769 A JP2016231769 A JP 2016231769A JP 2016231769 A JP2016231769 A JP 2016231769A JP 2018088495 A JP2018088495 A JP 2018088495A
Authority
JP
Japan
Prior art keywords
silicon
silicon layer
semiconductor device
electrode
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016231769A
Other languages
English (en)
Inventor
遠藤　信之
Nobuyuki Endo
信之 遠藤
将司 楠川
Masashi Kusukawa
将司 楠川
敏弘 庄山
Toshihiro Shoyama
敏弘 庄山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2016231769A priority Critical patent/JP2018088495A/ja
Priority to US15/821,617 priority patent/US10490582B2/en
Priority to CN201711219865.7A priority patent/CN108122939A/zh
Publication of JP2018088495A publication Critical patent/JP2018088495A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity

Landscapes

  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】 半導体装置におけるノイズ特性を改善する。【解決手段】 光電変換部および光電変換部の電荷を転送する転送部を備える半導体装置であって、光電変換部を有するシリコン層と、シリコン層の上に配された、転送部の転送電極と、転送電極とシリコン層との間に位置する第１部分と、光電変換部の上に位置する第２部分と、を有する絶縁体膜と、を備え、絶縁体膜の第１部分および第２部分は窒素と酸素とシリコンとを含有しており、第２部分において窒素濃度が最大値を示す位置とシリコン層との間の距離は、第１部分において窒素濃度が最大値を示す位置とシリコン層との間の距離よりも大きい。【選択図】 図２

Description

本技術は半導体装置に関する。
半導体装置においては、ゲート容量の低下抑制とゲート絶縁膜のトンネル電流抑制とを両立するために、ゲート絶縁膜に酸窒化シリコン膜が用いられている。
特許文献１には、画素部のＭＯＳトランジスタのゲート絶縁膜は酸窒化膜からなり、画素部の光電変換部の直上に酸化膜が形成された固体撮像装置が開示されている。また、ゲート電極直下のゲート絶縁膜を残してその他の領域のゲート絶縁膜を除去することが開示されている。
特開２０１０−５６５１５号公報
特許文献１に開示された技術では、半導体装置におけるノイズ特性が十分に考慮されていない。そのため、例えば光電変換部におけるノイズ特性としての暗電流や白点キズの低減が十分ではないという課題がある。
そこで本発明は、半導体装置におけるノイズ特性を改善する上で有利な技術を提供することを目的とする。
上記課題を解決するための第１の手段は、光電変換部および前記光電変換部の電荷を転送する転送部を備える半導体装置であって、前記光電変換部を有するシリコン層と、前記シリコン層の上に配された、前記転送部の転送電極と、前記転送電極と前記シリコン層との間に位置する第１部分と、前記光電変換部の上に位置する第２部分と、を有する絶縁体膜と、を備え、前記絶縁体膜の前記第１部分および前記第２部分は窒素と酸素とシリコンとを含有しており、前記第２部分において窒素濃度が最大値を示す位置と前記シリコン層との間の距離は、前記第１部分において窒素濃度が最大値を示す位置と前記シリコン層との間の距離よりも大きいことを特徴とする。
上記課題を解決するための第２の手段は、半導体装置の製造方法であって、シリコン層の上に配された窒素と酸素とシリコンとを含有する絶縁体膜の上に、第１電極および第２電極を含む複数の電極を形成し、前記複数の電極を形成した後に、前記絶縁体膜と前記シリコン層との間に酸化シリコンを成長させることを特徴とする。
本発明は、半導体装置におけるノイズ特性を改善する上で有利である。
半導体装置を説明する模式図。 半導体装置を説明する模式図。 半導体装置を説明する模式図。 半導体装置の製造方法を説明する模式図。 半導体装置の製造方法を説明する模式図。 半導体装置の製造方法を説明する模式図。 半導体装置の製造方法を説明する模式図。
以下、図面を参照して、本発明を実施するための形態を説明する。なお、以下の説明および図面において、複数の図面に渡って共通の構成については共通の符号を付している。そして、共通する構成を断りなく複数の図面を相互に参照して説明する場合がる。また、共通の符号を付した構成については説明を省略する場合がある。
図１（ａ）を用いて、半導体装置ＡＰの構成を説明する。半導体装置ＡＰは光電変換装置である。半導体装置ＡＰは半導体チップＩＣ内に複数の画素回路ＵＮＴを備える。複数の画素回路ＵＮＴの各々は、シリコン層の中に配された光電変換部を含む。画素回路ＵＮＴは半導体装置ＡＰの受光領域ＰＸＲと遮光領域ＯＢＲに配されている。半導体装置ＡＰは画素回路ＵＮＴの外側に周辺領域ＰＲＲを有することができる。周辺領域ＰＲＲには、画素回路ＵＮＴの駆動、および、画素回路ＵＮＴから出力された信号の処理の少なくとも一方を行う周辺回路を設けることができる。
図１（ｂ）は半導体装置ＡＰを備える撮像システムＳＹＳの構成の一例を示している。撮像システムＳＹＳは、光学系ＯＵ、制御装置ＣＵ，処理装置ＰＵ、表示装置ＤＵ、記憶装置ＭＵの少なくともいずれかをさらに備え得る。撮像システムＳＹＳの詳細に関する説明は後述する。
図２は半導体装置ＡＰの一例の断面図である。画素領域ＰＸＲの画素回路ＵＮＴは光電変換部ＰＤ、転送部ＴＸと、電荷保持部ＦＤと、増幅トランジスタＳＦと含む。転送部ＴＸは光電変換部ＰＤの電荷を電荷保持部ＦＤに転送する。電荷保持部ＦＤは転送された電荷を、電荷保持部ＦＤの容量に応じた電圧に変換する。光電変換部ＰＤをソース、転送部ＴＸをゲート、電荷保持部ＦＤをドレインとした構造を転送トランジスタと称することもできる。電荷保持部ＦＤに接続された増幅トランジスタＳＦはソースフォロワ回路を構成する。画素回路ＵＮＴはその他、電荷保持部ＦＤの電荷をリセットするリセットトランジスタ、画素回路ＵＮＴからの出力のＯＮとＯＦＦを切替えるスイッチトランジスタ、光電変換部ＰＤの電荷を排出する排出トランジスタなどを含むことができる。これら画素回路ＵＮＴに含まれるトランジスタ（転送トランジスタを含む）を画素トランジスタと総称することができる。複数の画素回路ＵＮＴが画素トランジスタを共有することもできる。また、１つの画素回路ＵＮＴの中に、光電変換部ＰＤ、転送部ＴＸおよび電荷保持部ＦＤの少なくともいずれかを、複数個設けることができる。周辺領域ＰＲＲには、ＭＯＳトランジスタである周辺トランジスタＰＴＲが設けられている。周辺トランジスタＰＴＲの詳細は後述する。
半導体装置ＡＰは画素トランジスタおよび周辺トランジスタが配されたシリコン層１００を備える。シリコン層１００の素子領域（活性領域）はＳＴＩ構造またはＬＯＣＯＳ構造を有する素子分離部１０３によって画定されている。
シリコン層１００の上には層間絶縁膜３００と、層間絶縁膜３００を貫通するコンタクトプラグ３０１、３０２、３０３、３０４とが設けられている。層間絶縁膜３００の上には配線パターン３１１、３１２、３１３を含む配線層３１０が設けられている。
シリコン層１００は光電変換部ＰＤを有する。光電変換部ＰＤ、電荷蓄積領域となるＮ型の不純物領域１０１と、ウェルとなるＰ型の不純物領域１１７とを含む、埋め込み型のフォトダイオードである。以下、信号電荷と同極性の電荷を多数キャリアとする半導体領域の導電型を第１導電型と称し、信号電荷と異極性の電荷を多数キャリアとする半導体領域の導電型を第２導電型と称する。電子を信号電荷として用いる場合にはＮ型が第１導電型となる。以下の説明において、電子を信号電荷として用いるものとするが、正孔を信号電荷として用いる場合にはＮ型をＰ型、Ｐ型をＮ型に読み替えればよい。
不純物領域１０１とシリコン層１００との表面との間に表面領域となるＰ型の不純物領域１０２を設けることによって、不純物領域１０１がシリコン層１００内に埋め込まれた構造となっている。
転送部ＴＸはＭＯＳゲート構造を有する。そのため転送部ＴＸを転送ゲートと称することもできる。ＭＯＳゲート構造を有する転送部ＴＸは、ゲート電極として機能する転送電極１０７と、絶縁部１０５１と、シリコン層１００内の半導体領域と、を含む。転送部の半導体領域は転送チャネルが形成されるチャネル領域として機能する。転送電極１０７はシリコン層１００の上に配されている。絶縁部１０５１は転送電極１０７とシリコン層１００との間に位置し、転送電極１０７とシリコン層１００とを絶縁している。
電荷保持部ＦＤは、浮遊拡散領域として機能するＮ型の不純物領域１１１と、不純物領域１１１とＰＮ接合を成す不純物領域１１７と、によるダイオード構造を有する。
転送部ＴＸの絶縁部１０５１は、酸窒化シリコン膜１０５のうちの転送電極１０７とシリコン層１００との間に位置する部分である。酸窒化シリコン膜１０５は絶縁部１０５１に加えて、延在部１０５２と延在部１０５３とを有する。延在部１０５２とは、酸窒化シリコン膜１０５のうちの、転送電極１０７とシリコン層１００との間から光電変換部ＰＤの上に延在した部分である。延在部１０５３は、酸窒化シリコン膜１０５のうちの、転送電極１０７とシリコン層１００との間から電荷保持部ＦＤの上に延在した部分である。
酸窒化シリコン膜１０５は、酸窒化シリコンの膜ある。酸窒化シリコンは、酸素（Ｏ）と窒素（Ｎ）とシリコン（Ｓｉ）を含有する化合物（シリコン化合物）であり、絶縁体である。よって、酸窒化シリコン膜１０５は、酸素（Ｏ）と窒素（Ｎ）とシリコン（Ｓｉ）を含有する絶縁体膜である。酸窒化シリコン膜１０５は酸素（Ｏ）と窒素（Ｎ）とシリコン（Ｓｉ）以外の他の不純物を更に含有することができる。酸窒化シリコン膜１０５に含まれ得る不純物は例えば水素（Ｈ）である。酸窒化シリコン膜１０５には炭素（Ｃ）が含まれないことが好ましい。なお、酸窒化シリコンにおける窒素濃度（原子％）は、不純物となる元素を無視して、１００×（窒素原子数）／（酸素原子数＋窒素原子数＋シリコン原子数）％として算出してよい。酸窒化シリコンであって、窒素濃度よりも酸素濃度が高い場合は、窒素を含有する酸化シリコンと表現することができる。窒素を含有する酸化シリコン膜の中では、窒素は偏在（局在）していてもよいし、遍在していてもよい。酸窒化シリコンであって、酸素濃度よりも窒素濃度が高い場合には、酸素を含有する窒化シリコンと表現することができる。ただし、これらの表現は便宜的な表現に過ぎず、窒素を含有する酸化シリコンの窒素濃度が酸素濃度よりも低いことを否定するものではない。本実施形態に好適な酸窒化シリコン膜１０５は、窒素濃度よりも酸素濃度が高いため、酸窒化シリコン膜１０５は、窒素を含有する酸化シリコン膜と表現することができる。
増幅トランジスタＳＦはゲート電極１０８とソース・ドレイン領域１１６とを有する。なお、ソース・ドレイン領域とは、ソースおよび／またはドレインとなる半導体領域である。トランジスタの同じ半導体領域でも、駆動方法によってはソースとなる場合もあれば、ドレインとなる場合もある。
増幅トランジスタの絶縁部１０６１は、酸窒化シリコン膜１０６のうちのゲート電極１０８とシリコン層１００との間に位置する部分であり、ゲーと絶縁膜として機能する。酸窒化シリコン膜１０６は絶縁部１０６１に加えて、延在部１０６２を有する。絶縁部１０６１および延在部１０６２は、窒素を含有する。延在部１０６２とは、酸窒化シリコン膜１０６のうちの、転送電極１０７とシリコン層１００との間からソース・ドレイン領域１１６の上に延在した部分である。増幅トランジスタＳＦのゲート電極１０８は、コンタクトプラグ３０１、配線パターン３１１、コンタクトプラグ３０２を介して、電荷保持部ＦＤに接続されている。
光電変換部ＰＤと転送部ＴＸと電荷保持部ＦＤを覆う誘電体膜１１２が設けられている。誘電体膜１１２はシリコン層１００と層間絶縁膜３００との間に位置する。誘電体膜１１２とシリコン層１００との間に転送電極１０７が位置する。誘電体膜１１２は、酸化シリコン層１１３と窒化シリコン層１１４と酸化シリコン層１１５とを含む複層膜である。誘電体膜１１２は窒化シリコン層１１４のみからなる単層膜であってもよい。窒化シリコン層１１４を含む誘電体膜１１２は、増幅トランジスタＳＦのゲート電極１０８が誘電体膜１１２とシリコン層１００との間に位置するように延在して、増幅トランジスタＳＦを覆っている。
本実施形態は、とりわけ、酸窒化シリコン膜１０５に特徴がある。図３、４を用いて、酸窒化シリコン膜１０５に関する事項を説明する。
図３（ａ）、（ｂ）は、半導体装置ＡＰの製造途中のシリコン層１００の表面近傍の拡大図を示しており、図３（ｃ）は、完成した半導体装置ＡＰのシリコン層１００の表面近傍の拡大図を示している。
図３（ｃ）には、酸化シリコンである絶縁部１０５１および延在部１０５２のうち、窒素を含有する窒素含有領域１１０を示している。図３（ｃ）では、窒素含有領域１１０は、シリコン層１００の表面に垂直な方向（法線方向）を厚さ方向として、厚さ方向における窒素濃度が最大値を示す位置を代表して示している。つまり、図３（ｃ）の酸窒化シリコン膜１０５の中で窒素含有領域１１０として示した部分以外にも窒素は含有されている。図３（ｃ）から理解されるように、絶縁部１０５１および延在部１０５２との間で窒素が連続的に分布している。
絶縁部１０５１において窒素濃度が最大値を示す位置を位置ＯＰ１２として示し、位置ＯＰ１２とシリコン層１００との間の距離を距離Ｄ１２として示している。延在部１０５２において窒素濃度が最大値を示す位置を位置ＯＰ２２として示し、位置ＯＰ２２とシリコン層１００との間の距離を距離Ｄ２２として示している。距離Ｄ２２は距離Ｄ１２よりも大きい（Ｄ２２＞Ｄ１２）。このように延在部１０５２の窒素含有領域１１０を光電変換部ＰＤから遠ざけることで、窒素含有領域１１０がシリコン層１００の光電変換部ＰＤに与える影響を低減できる。そのため、窒素含有領域１１０の窒素が原因の固定電荷による白キズを低減できる。絶縁部１０５１における窒素含有領域１１０は、延在部１０５２よりも相対的にシリコン層１００に近接していてもよい。それは、長時間にわたって電荷が滞留することがない転送部ＴＸでは、白キズの原因となる電荷が発生しにくいためである。延在部の厚さＴ２２が絶縁部１０５１の厚さＴ１２よりも大きい（Ｔ２２＞Ｔ１２）ことも好ましい。なお、図２で示した増幅トランジスタＳＦにおいても同様になっている。すなわち、酸窒化シリコン膜１０６の延在部１０６２の厚さは、絶縁部１０６１の厚さよりも大きい。
図３（ｃ）に示すように、シリコン層１００から誘電体膜１１２の窒化シリコン層１１４までの距離をＤ２４で示している。距離Ｄ２４は厚さＴ１２よりも大きい（Ｄ２４＞Ｔ１２）。また、距離Ｄ２４は厚さＴ２２よりも大きい（Ｄ２４＞Ｔ２２）。絶縁部１０５１の厚さＴ１２を相対的に小さくすることで、転送部ＴＸの微細化を可能とし、これが画素数の向上や光電変換部ＰＤの面積や体積の拡大に有利となる。延在部１０５２の厚さＴ２２を相対的に大きくすることで、光電変換部ＰＤの上方に配される誘電体膜１１２を形成する際などのダメージから光電変換部ＰＤを保護することができる。距離Ｄ２２は厚さＴ１２よりも小さい（Ｄ１２＜Ｔ１２）。距離Ｄ２２は厚さＴ２２よりも小さい（Ｄ２２＜Ｔ２２）。転送電極１０７と窒素含有領域１１０との距離Ｄ３２は厚さＴ１２と距離Ｄ１２の差（Ｄ３２＝Ｔ１２−Ｄ１２）に相当する。本例では、窒素含有領域１１０はシリコン層１００と酸窒化シリコン膜１５０との界面近傍に位置しており、距離Ｄ３２が距離Ｄ１３よりも小さくなっている（Ｄ１２＜Ｄ３２）。窒素含有領域１１０が酸窒化シリコン膜１５０の中のうち、シリコン層１００とは反対側の表面の近傍に位置する場合には、距離Ｄ１２が距離Ｄ１３よりも大きくなりうる（Ｄ１２＞Ｄ３２）。
誘電体膜１１２と窒素含有領域１１０との距離Ｄ４２は厚さＴ２２と距離Ｄ３２の差（Ｄ４２＝Ｔ２２−Ｄ２２）に相当する。誘電体膜１１２は酸窒化シリコン膜１０５に接するため、距離Ｄ４２は延在部１０５２の上面と窒素含有領域１１０との距離ともいえる。本例では、窒素含有領域１１０はシリコン層１００と酸窒化シリコン膜１５０との界面近傍に位置しており、距離Ｄ４２が距離Ｄ２２よりも小さくなっている（Ｄ２２＜Ｄ４２）。窒素含有領域１１０が酸窒化シリコン膜１５０の中のうち、シリコン層１００とは反対側の表面の近傍に位置する場合には、距離Ｄ２２が距離Ｄ４２よりも大きくなりうる（Ｄ２２＞Ｄ４２）。
距離や厚さの典型的な関係としては、Ｄ２４＞Ｔ２２＞Ｔ３０＞Ｄ４２≧Ｔ２０＞Ｔ１２＝Ｔ１１＝Ｔ１０＞Ｄ３２＞Ｔ２１＞Ｄ２２＞Ｄ１１＝Ｄ１２である。これらの距離や厚さの関係の少なくとも１つの大小関係を満たすことはノイズ特性の改善に有利である。
図３（ｃ）の構造は次のように形成される。まず、図３（ａ）に示す工程αでは、シリコン層１００の上に厚さＴ１０の酸窒化シリコン膜１５０を形成する。酸窒化シリコン膜１５０は、シリコン層１００を熱酸化して所定の厚さの酸化シリコンを成長させた後に、さらにシリコン層１００を熱酸窒化して窒素含有領域１１０としての酸窒化シリコンを成長させることで形成できる。そのほか、シリコン層１００を熱酸化して所定の厚さの酸化シリコンを成長させた後に、プラズマ窒化によって酸化シリコンに窒素を導入してもよい。熱酸窒化法を用いる場合には、窒素含有領域１１０はシリコン層１００と酸窒化シリコン膜１５０との界面近傍に形成される。このことは、図３（ｃ）で示したＤ１２＜Ｄ１３の関係に相当する。プラズマ窒化法を用いる場合には、窒素含有領域１１０は、酸窒化シリコン膜１５０の中のうち、シリコン層１００とは反対側の表面の近傍に形成される。このことは、図３（ｃ）で示したＤ１２＞Ｄ１３の関係に相当する。プラズマ窒化法ではプラズマによってシリコン層１００にダメージが生じ得るが、熱酸窒化法はプラズマによるダメージが無い点で、プラズマ窒化法に比べてノイズ特性を向上する上で有利である。
次に、図３（ａ）に示す工程βでは、酸窒化シリコン膜１５０の上に転送電極１０７や増幅トランジスタＳＦのゲート電極１０８（不図示）などを含む複数の電極を形成する。電極の形成に当たっては、ポリシリコンなどの電極材料膜を酸窒化シリコン膜１５０の上に形成し、電極材料膜をエッチングすることにより、電極材料膜を複数の電極にパターニングする。転送電極１０７とシリコン層１００との間に位置する絶縁部１５０１の厚さＴ１１は厚さＴ１０とほぼ同じである（Ｔ１１＝Ｔ１０）。一方、このエッチングの際に、転送電極１０７とシリコン層１００との間から延在する酸窒化シリコン膜１５０はオーバーエッチングされる場合がある。オーバーエッチングは必須ではないが、図３（ｂ）では、延在部１５０２の厚さＴ２１が厚さＴ１０から小さくなり（Ｔ１０＜Ｔ２１）、厚さＴ２１が厚さＴ１１よりも小さくなっている（Ｔ２１＜Ｔ１１）状態を示している。
その後、図３（ｃ）に到る工程γでは、酸窒化シリコン膜１５０とシリコン層１００との間に酸化シリコン部１２０を成長させる。酸化シリコン部１２０の厚さＴ２０は例えば１〜１００ｎｍ、典型的には５〜５０ｎｍ、好ましくは５〜２０ｎｍである。酸化シリコン部１２０の成長は、酸窒化シリコン膜１５０を介してシリコン層１００の表面に酸素を供給してシリコン層１００を酸化させる熱酸化によって行われる。このようにして、窒素含有領域１１０がシリコン層１００から距離Ｄ２２だけ離れた延在部１０５２が形成される。延在部１０５２の厚さＴ２２は工程γでの熱酸化前の延在部１５０２の厚さＴ２１と酸化シリコン部１２０の厚さＴ２０との和に相当しうる（Ｔ２２＝Ｔ２１＋Ｔ２０）。酸窒化シリコン膜１５０においてシリコン層１００の表面の近傍に窒素含有領域１１０は、工程γでの酸化シリコン部１２０の成長によって、酸化シリコン部１２０内に位置し得る。そのため、酸窒化シリコン膜１０５の上面と窒素含有領域１１０との距離Ｄ４２は酸化シリコン部１２０の成長前の延在部１５０２の厚さＴ２１よりも大きくなる（Ｄ４２＞Ｔ２１）。
熱酸化によって形成される酸化シリコン部１２０は、絶縁部１０５１の下のシリコン層１００の表面を基準とすると、酸窒化シリコン膜１５０側よりもシリコン側に大きく成長しうる。そのため、延在部１０５２において、シリコン層１００と窒素含有領域１１０との距離Ｄ２２は、酸窒化シリコン膜１５０と窒素含有領域１１０との距離（Ｔ２０−Ｄ２２に相当）よりも大きくなりうる。
延在部１０５２の窒素含有領域１１０は酸化シリコン部１２０の成長に伴って、若干ではあるが絶縁部１０５１の窒素含有領域１１０よりも相対的にシリコン層１００の側に移動し得る。従って、図３（ｂ）ではフラットであった窒素含有領域１１０を、図３（ｃ）では、窒素含有領域１１０を僅かに屈曲させて描いている。このように窒素が相対的に移動したとしても、窒素は絶縁部１０５１と延在部１０５２との間で連続的に分布し得る。
この工程γにおいて、酸窒化シリコン膜１５０の絶縁部１５０１の上には転送電極１０７が配されているため、転送電極１０７がマスクとなって、絶縁部１５０１下の大半の領域では酸化シリコンの成長は、全くあるいはほとんど生じない。そのため、絶縁部１０５１の厚さＴ１２は工程γの前の酸窒化シリコン膜１５０における絶縁部１５０１の厚さＴ１１とほとんど変わらない（Ｔ１２＝Ｔ１１）。ただし、転送電極１０７の端部の下の近傍では酸素が供給されやすいため、バーズビーク上に酸化シリコンが成長しうる。また、転送電極１０７がポリシリコンであれば、転送電極１０７の露出面（側面）では工程γの酸化によって、酸化シリコン部１７０が成長する。図３（ｃ）ではこの酸化シリコン部１７０の成長によって転送電極１０７の側面が光電変換部ＰＤ側から離れる方向にシフトしていることを示している。このように、転送電極１０７の側面を光電変換部ＰＤから離すことによって、酸化シリコン部１２０のバーズビーク状の端部が転送電極１０７に重なることを避け、寄生チャネルや暗電流の生成を抑制できる。
なお、シリコン層１００の材料である単結晶シリコンと、転送電極１０７の材料である多結晶シリコン（ポリシリコン）とでは、多結晶シリコンの方が酸化レートが高い。その上、工程γでの酸化時にシリコン層１００は酸窒化シリコン膜１５０に覆われているのに対し、転送電極１０７の側面は雰囲気に露出している。そのため、酸化シリコン部１２０の厚さＴ２０は酸化シリコン部１７０の厚さＴ３０よりも小さくなり得る（Ｔ２０＜Ｔ３０）。酸化シリコン部１７０の成長によって転送部ＴＸのゲート長やチャネル長が短くなり、転送部ＴＸの閾値は低くなり得る。
工程γの後の工程δでは、工程γで成長した酸化シリコン部１２０を含む延在部１０５２の上に、窒化シリコン層１１４を含む誘電体膜１１２を配置する。窒化シリコン層１１４とシリコン層１００との距離Ｄ２４は延在部１０５２の厚さＴ２２よりも大きい（Ｄ２４＞Ｔ２２）。このように、厚さＴ２２を有する延在部１０５２を用いてシリコン層１００から遠ざけることによって、窒化シリコン層１１４がシリコン層１００に与える、過剰なストレス等の好ましくない影響を低減できる。なお、距離Ｄ２４は、酸化シリコン層１１３の厚さ分も含む。距離Ｄ２４は、シリコン層１００と転送電極１０７との距離に相当する厚さ１２よりも大きいこと（Ｄ２４＞Ｔ１２）が好ましい。一方で、窒化シリコン層１１４は反射防止層として機能したり、シリコン層１００のダングリングボンドを水素終端するための水素供給源として機能したりしうる。従って、窒化シリコン層１１４とシリコン層１００との距離Ｄ２４は、転送電極１０７の厚さＴＭよりも小さくすること（Ｄ２４＜ＴＭ）が好ましい。なお、絶縁部１０５１の上に転送電極１０７や絶縁部材１０９１が位置することから絶縁部１０５１を挟んだシリコン層１００と窒化シリコン層１１４との距離Ｄ１４は距離Ｄ２４よりも大きい（Ｄ１４＞Ｄ２４）。
なお、転送電極１０７の形成時（工程β）のオーバーエッチングや、ゲート電極形成後の追加のエッチングによってシリコン層１００が露出するまで延在部１５０２を除去してしまうと、シリコン層１００にダメージが生じる。シリコン層１００が露出するまで延在部１０５２を完全に除去しても同様である。さらに、誘電体膜１１２の形成時にもシリコン層１００やシリコン層１００の表面にダメージが生じる。このダメージはリーク電流や暗電流の原因となる。延在部１５０２と延在部１０５２も残しておくことで、ノイズ特性を向上することができる。
窒素含有領域１１０について詳細に説明する。図４（ａ）、（ｂ）は図２におけるＡ−Ｂ線に対応する範囲における窒素分布ＮＰ１１、ＮＰ１２、図４（ｃ）、（ｄ）は図２におけるＣ−Ｄ線に対応する範囲における窒素分布ＮＰ２１、ＮＰ２２を示している。
図４（ａ）、（ｃ）は、半導体装置ＡＰの製造途中における、酸窒化シリコン膜１５０近傍の、厚さ方向における窒素分布を示している。図４（ａ）では上記工程βの直後の絶縁部１５０１の窒素分布ＮＰ１１を示しており、図４（ｃ）は上記工程βの直後の延在部１５０２の窒素分布ＮＰ２１を示している。
図４（ｂ）、（ｄ）は、完成した半導体装置ＡＰにおける、酸窒化シリコン膜１０５の近傍の厚さ方向における窒素分布を示している。図４（ｂ）では絶縁部１０５１の窒素分布ＮＰ１２を示しており、図４（ｄ）は延在部１０５２の窒素分布ＮＰ２２を示している。
図４（ａ）において、位置ＳＯ１１はシリコン層１００と絶縁部１５０１との界面の位置を、位置ＯＭ１１は酸窒化シリコン膜１５０と転送電極１０７との界面を、それぞれ示している。窒素分布ＮＰ１１は、位置ＳＯ１１において窒素濃度ＮＳ１１（界面窒素濃度）を示す。図４（ａ）において、位置ＯＰ１１は酸窒化シリコン膜１５０の絶縁部１５０１内で窒素分布ＮＰ１１が窒素濃度の最大値である窒素濃度ＮＣ１１を示す位置を示している。窒素濃度ＮＣ１１は、窒素分布ＮＰ１１が位置ＯＰ１１で示す極大値でもある。図４（ａ）において、位置ＭＦ１１は転送電極１０７と絶縁部材１０９１との界面（転送電極１０７の上面）の位置を示している。
図４（ｂ）において、位置ＳＯ２１はシリコン層１００と絶縁部１０５１との界面の位置を、位置ＯＭ１２は酸窒化シリコン膜１０５と転送電極１０７との界面を、それぞれ示している。窒素分布ＮＰ１２は、位置ＳＯ１２において窒素濃度ＮＳ１２（界面窒素濃度）を示す。図４（ｂ）において、位置ＯＰ１２は酸窒化シリコン膜１０５の絶縁部１０５１内で窒素分布ＮＰ１２が窒素濃度の最大値であるＮＣ１２を示す位置を示している。窒素濃度ＮＣ１２は、窒素分布ＮＰ１２が位置ＯＰ１２で示す極大値でもある。図４（ｂ）において、位置ＭＦ１２は転送電極１０７と絶縁部材１０９１との界面（転送電極１０７の上面）の位置を示している。
図４（ｃ）において、位置ＳＯ２１はシリコン層１００と延在部１５０２との界面の位置を示している。窒素分布ＮＰ２１は、位置ＳＯ２１において窒素濃度ＮＳ２１（界面窒素濃度）を示す。図４（ｃ）において、位置ＯＰ２１は酸窒化シリコン膜１５０の延在部１５０２内で窒素分布ＮＰ２１が窒素濃度の最大値である窒素濃度ＮＣ２１を示す位置を示している。窒素濃度ＮＣ２１は、窒素分布ＮＰ２１が位置ＯＰ２１で示す極大値でもある。図４（ｃ）において、位置ＭＦ２１は延在部１５０２の露出面である上面の位置をそれぞれ示している。図４（ｃ）には比較のために位置ＯＭ１１、ＭＦ１１も示している。
酸窒化シリコン膜１５０、１０５の窒素濃度分布は、Ｘ線光電子分光法（ＸＰＳ）、二次イオン質量分析法（ＳＩＭＳ）、誘導結合プラズマ質量分析法（ＩＣＰ−ＭＳ）、ラザフォード後方散乱分析法（ＲＢＳ）などを用いて測定することが可能である。ＳＩＭＳ装置としては、カメカインスツルメンツ社製のＩＭＳ−４Ｆ（型式）やＵＬＶＡＣ−ＰＨＩ社製のＳＩＭＳ６６５０（型式）を用いることができる。なお、ＲｅＶｅｒａ社製のＲＶＸ１０００（型式）でＸＰＳ測定も行っても、ＳＩＭＳ測定による窒素濃度分布とＸＰＳ測定による窒素濃度分布はよい一致を示す。シリコン層１００の表面であり、酸窒化シリコン膜１５０、１０５の下面である、酸窒化シリコン膜１５０とシリコン層１００との界面は、酸素濃度とシリコン濃度の関係に基づいて規定することができる。シリコン層１００から酸窒化シリコン膜１５０、１０５に向かう方向における組成変化において、シリコン濃度に対する酸素濃度の比は、酸窒化シリコン膜１５０、１０５とシリコン層１００との界面で急激に低下しうる。酸素濃度とシリコン濃度の関係は、酸窒化シリコン膜１５０、１０５における酸素濃度分布から把握することができる。酸窒化シリコン膜１５０、１０５における酸素濃度分布は、二次イオン質量分析法（ＳＩＭＳ）で測定することができる。具体的には、ＳＩＭＳ測定において検出される酸素の二次イオン強度が、最高の強度（ピーク強度）の１／２を示す位置を、酸窒化シリコン膜１５０、１０５とシリコン層との界面と定めることができる。ただし、酸窒化シリコン膜１５０、１０５は明確なピークがない酸素濃度分布を有していてもよく、例えば、酸素濃度が最高になる領域が一定の幅をもって厚み方向に延在していてもよい。
図４（ｄ）において、位置ＳＯ２２はシリコン層１００と延在部１０５２との界面の位置を示している。窒素分布ＮＰ２２は、位置ＳＯ２２において窒素濃度ＮＳ２２（界面窒素濃度）を示す。図４（ｄ）において、位置ＯＰ２２は酸窒化シリコン膜１５０の延在部１５０２内で窒素分布ＮＰ２２が窒素濃度の最大値であるＮＣ２２を示す位置を示している。窒素濃度ＮＣ２２は、窒素分布ＮＰ２２が位置ＯＰ２２で示す極大値でもある。図４（ｄ）において、位置ＭＦ２１は延在部１５０２の露出面である上面の位置をそれぞれ示している。図４（ｄ）には比較のために上述した位置ＯＭ１２、ＭＦ１２も示している。
延在部１０５２とシリコン層１００との界面における窒素濃度ＮＳ２２が、絶縁部１０５１とシリコン層１００との界面における窒素濃度ＮＳ１２よりも低い（ＮＳ２２＜ＮＳ１２）。シリコン層１００と酸窒化シリコン膜１０５との界面は界面準位に起因する電荷が生じ易く、光電変換部ＰＤにこの電荷がノイズとして取り込まれやすい。窒素濃度ＮＳ２２を低くすることで、このようなノイズを低減することができる。
熱酸窒化法によって形成される窒素含有領域１１０では、窒素濃度ＮＳ１１、ＮＳ１２、ＮＳ２１は０．０１原子％以上でありうる。なお、プラズマ窒化法によって形成される窒素含有領域１１０では、窒素濃度ＮＳ１１、ＮＳ１２、ＮＳ２１は０．１原子％未満でありうる。一方、窒素濃度ＮＳ２２は、熱酸窒化法、プラズマ窒化法によらず０．１原子％未満である。これは、工程γでの酸化によって、シリコン層１００の表面に窒素濃度が０．１原子％未満である酸化シリコン部１２０を成長することができるためである。
図４（ｂ）、（ｄ）に示した、窒素濃度ＮＣ１１、ＮＣ１２、ＮＣ２１、ＮＣ２２は、例えば０．０１原子％以上、好ましくは０．０５原子％以上である。窒素濃度ＮＣ１１、ＮＣ１２、ＮＣ２１、ＮＣ２２は、例えば１０原子％以下であり、好ましくは５原子％以下、より好ましくは１原子％以下である。窒素濃度ＮＣ１１、ＮＣ１２、ＮＣ２１、ＮＣ２２をこの程度に抑えることで、シリコン層１００内で生じ得るノイズを低減できる。
図４（ｄ）には、窒素分布ＮＰ２２との比較のために窒素分布ＮＰ２１を記載している。窒素濃度ＮＣ２２は窒素濃度ＮＣ２１以下である（ＮＣ２２≦ＮＣ２１）。窒素含有領域１１０の窒素が、工程γの酸化時の熱によって酸窒化シリコン膜１５０内あるいは酸化シリコン部１２０内に拡散しうる。また、酸化シリコン部１２０の成長に伴って窒素と酸素の置換反応が進行する。そうすると、典型的には、窒素濃度ＮＣ２２は窒素濃度ＮＣ１１よりも低くなる（ＮＣ１２＜ＮＣ１１）。また、窒素分布ＮＰ２２の半値幅（窒素濃度ＮＣ２２の半分以上となる領域の厚さ）はＮＰ２１よりも大きくなり、窒素分布ＮＰ２２の窒素分布はブロードになる。同様のこと（ＮＣ１２＜ＮＣ１１）が、絶縁部１５０１、２０５１にも言える。しかし、転送電極１０７の下では酸化シリコン部１２０の成長が無い分、絶縁部１５０１、２０５１での窒素濃度の変動は、延在部１５０２、１０５２での窒素濃度の変動よりも小さい（ＮＣ２１−ＮＣ２２＜ＮＣ１１−ＮＣ１２）。その結果、延在部１０５２における窒素濃度の窒素濃度ＮＣ２２が、絶縁部１０５１における窒素濃度の窒素濃度ＮＣ１２よりも低くなる（ＮＣ２２＜ＮＣ１２）。また、窒素分布ＮＰ２２の半値幅は窒素分布ＮＰ１２の半値幅（窒素濃度ＮＣ１２の半分以上となる領域の厚さ）よりも大きくなる。
酸窒化シリコン膜１０５の窒素は固定電荷に起因する電荷が生じ易く、光電変換部ＰＤにこの電荷がノイズとして取り込まれやすい。窒素濃度ＮＣ２２を低くすることで、このようなノイズを低減することができる。
図４（ａ）、（ｂ）に示した窒化シリコン層１１４の窒素濃度ＮＣ１４は、窒素濃度ＮＣ１２、ＮＣ２２よりも高い（ＮＣ１４＞ＮＣ１２、ＮＣ２２）。窒素濃度ＮＣ１４は、例えば４０原子％以上であり８０原子％以下であり、好ましくは５０原子％以上であり７０原子％以下である。このように酸窒化シリコン膜１０５に比べて窒素濃度が高い窒化シリコン層１１４は、反射防止層や水素供給源として有用である。窒素濃度が高い窒化シリコン層１１４を、上述したように、Ｄ２４＞Ｔ２２、Ｄ２４＞Ｔ１２およびＤ２４＜ＴＭの少なくともいずれかを満たすように配置することで、窒化シリコン層１１４を設けるメリットを享受しながらも、ノイズ特性を抑制できる。
本発明者の検討によれば、酸化シリコン部１２０を設ける場合には、酸化シリコン部１２０を設けない場合に比べて白キズを４割も低減できる可能性がある。また、本発明者の検討によれば延在部１０５２を設けることで、延在部１０５２を設けない場合比べて暗電流を大幅に低減できる。上述したように、電極を形成後に延在部１０５２の下に酸化シリコンを成長させる製造方法は、光電変換装置の光電変換部ＰＤ上で優れた効果を奏する。ただし、光電変換装置以外の半導体装置でも有効であり、とりわけアナログ回路を搭載する半導体装置ではノイズ特性の向上が見込める。
次に、図２に示した周辺トランジスタＰＴＲについて説明する。本例の周辺トランジスタＰＴＲはＰ型のＭＯＳトランジスタであるが、他の周辺トランジスタＰＴＲとしてＮ型のＭＯＳトランジスタを設けることができる。Ｐ型のＭＯＳトランジスタとＮ型のＭＯＳトランジスタとでＣＭＯＳ回路を構成することができる。
周辺領域ＰＲＲには、周辺トランジスタＰＴＲのウェルとなるＮ型の不純物領域２２７が設けられている。周辺トランジスタＰＴＲはゲート電極２０７とＰ型のソース・ドレイン領域２１６とを有する。ゲート電極２０７の側面をサイドウォールスペーサ２１２が覆っている。サイドウォールスペーサ２１２は酸化シリコン層２１３と窒化シリコン層２１４と酸化シリコン層２１５とを含む複層構造を有する。サイドウォールスペーサ２１２の下にはＰ型の不純物領域２１１が設けられている。不純物領域２１１は、ソース・ドレイン領域２１６よりも低不純物濃度であり、ＬＤＤ構造を成す。ソース・ドレイン領域２１６の上にはコバルトシリサイドやニッケルシリサイドなどからなるシリサイド層２１７が設けられている。ゲート電極２０７の上にはコバルトシリサイドやニッケルシリサイドなどからなるシリサイド層２１８が設けられている。シリサイド層２１７、２１８およびサイドウォールスペーサ２１２を絶縁体膜２２０が覆っている。絶縁体膜２２０は、例えば酸化シリコン層と窒化シリコン層の複層膜あるいは窒化シリコン層の単層膜である。絶縁体膜２２０はシリコン層１００と層間絶縁膜３００との間に位置する。絶縁体膜２２０は誘電体膜１１２と重なっており、誘電体膜１１２の一部が絶縁体膜２２０と素子分離部１０３との間に位置することを示している。コンタクトプラグ３０３は層間絶縁膜３００および絶縁体膜２２０を貫通してシリサイド層２１７に接触している。コンタクトプラグ３０４は層間絶縁膜３００および絶縁体膜２２０を貫通してシリサイド層２１８に接触している。
ゲート電極２０７とシリコン層１００との間にはゲート絶縁膜としての酸窒化シリコン膜２０５が配されている。酸窒化シリコン膜２０５の厚さは絶縁部１０５１、２０６１よりも小さくすることできる。これにより周辺回路の動作速度（駆動周波数）を向上できる。
図５〜７を用いて、光電変換装置である半導体装置ＡＰの製造方法を説明する。
図５（ａ）〜（ｌ）に製造方法のフローを工程ａ〜ｌの順で示す。なお、説明のため図５（ａ）〜（ｈ）では画素領域ＰＸＲと周辺領域ＰＲＲを隣接して描いている。画素領域ＰＸＲではｎ型のＭＯＳトランジスタである転送トランジスタが形成され、周辺領域ＰＲＲではｐ型のＭＯＳトランジスタである周辺トランジスタが形成される。画素領域ＰＸＲのｎ型のＭＯＳトランジスタである増幅トランジスタＳＦは転送トランジスタと同様の工程で形成される。周辺領域ＰＸＲのｎ型のＭＯＳトランジスタは、ｐ型のＭＯＳトランジスタと同様の工程で形成される。
基板を準備する工程では、まず、シリコン層１００を有する基板を用意する。基板はシリコンウエハであり、シリコン層１００はエピタキシャル層でありうる。シリコン層１００にＳＴＩ構造またはＬＯＣＯＳ構造などにより素子分離部１０３（フィールド酸化膜）を形成する。そして、保護膜としての酸化シリコン膜（パッド酸化膜）を通して、シリコン層１００の中に第２導電型（ｐ型）のウェルとなる不純物領域１１７をイオン注入によって形成する。同様に、第１導電型（ｎ型）のウェルとなる不純物領域２２７をイオン注入によって形成する。さらに、シリコン層１００の中に光電変換部ＰＤの電荷蓄積領域となる第１導電型（ｎ型）の不純物領域１０１をイオン注入によって形成する。このようにして基板を準備する。
図５（ａ）に示す工程ａでは、パッド酸化膜を除去した後、酸窒化シリコン膜１０５のベースとなる酸化シリコン膜１０４と、酸窒化シリコン膜２０５のベースとなる酸化シリコン膜２０４と、を形成する。例えば、ここでは、ウェット法によるシリコン層１００の熱酸化を行うことで、ベースとなる酸化シリコン膜１０４、２０５を形成する。
３．３Ｖ系のトランジスタ用の酸窒化シリコン膜１０５のベースとなる酸化シリコン膜１０４の膜厚は、５〜１０ｎｍ、例えば７．５ｎｍである。１．２Ｖ系のトランジスタ用の酸窒化シリコン膜２５０のベースとなる酸化シリコン膜２０４の膜厚は、１〜５ｎｍ、例えば２．１ｎｍである。例えば、厚い酸化シリコン膜１０４を画素領域ＰＸＲと周辺領域ＰＲＲに形成後、厚い酸化シリコン膜１０４を画素領域ＰＸＲに残留させつつ周辺領域ＰＲＲから除去する。その後、周辺領域ＰＲＲに薄い酸化シリコン膜２０４を形成する。厚い酸化シリコン膜１０４と薄い酸化シリコン膜２０４の形成の順番は逆でもよい。
その後、厚い酸化シリコン膜１０４と薄い酸化シリコン膜２０４を共に窒化処理する窒化処理の条件としては、ここでは、熱酸窒化法により形成する。熱酸窒化法では、一酸化二窒素（Ｎ２Ｏ）や一酸化窒素（ＮＯ）となる窒素原子を含んだ８００〜１０００℃の雰囲気４０に、ベースとなる酸化シリコン膜１０４、２０４を曝す。このようにして、酸化シリコン膜１０４、２０４を介してシリコン層１００の表面の表面に酸素と窒素を供給することで、シリコン層１００の表面を酸窒化する。
図５（ｂ）には、この窒化処理によって形成される、画素領域ＰＸＲの酸窒化シリコン膜１５０と、周辺領域ＰＲＲの酸窒化シリコン膜２５０とを示している。熱酸窒化法で窒化処理した場合、酸窒化シリコン膜１５０、２５０の窒素プロファイルは、酸窒化シリコン膜１５０とシリコン層１００との界面近傍に窒素濃度のピーク（最大値、極大値）をもつ形となる（図４参照）。窒素濃度の最大値としては、酸窒化シリコン膜１５０では約０．０５〜０．２ａｔｍ％、酸窒化シリコン膜２５０では０．７〜２．２ａｔｍ％程度である。同時に窒化処理しても最大窒素濃度が異なるのは、酸化シリコン膜１０４、２０４自体の厚さによってシリコン層１００の表面への窒素供給量が異なるためである。厚い酸化シリコン膜１０４の窒化処理と、薄い酸化シリコン膜１０４の窒化処理とを別々に行ってもよい。
窒化処理の別の方法として、プラズマ窒化による手法もある。この場合、４００℃程度の窒素プラズマ雰囲気にベースとなる酸化シリコン膜１０４、１０５を曝すことにより窒化を行う。この手法で形成した場合、酸窒化シリコン膜１５０、２５０の表面の近傍に窒素濃度のピークをもつプロファイルとなる。周辺回路に微細化されたＭＯＳトランジスタを使用する場合には、このようなゲート絶縁膜としての酸窒化シリコン膜がトンネル電流の増加抑制やゲート電極中のボロンの突き抜け抑制に寄与する。しかし、一方でこの酸窒化シリコン膜中の窒素がフォトダイオード上のシリコン層１００の表面に形成されていると、シリコン層１００の表面状態の劣化を招き、センサのノイズ特性の劣化を引き起こしてしまう。
図５（ｂ）に示す工程ｂでは、酸窒化シリコン膜１５０、２５０の上に、ゲート電極となるポリシリコンなどの電極材料膜７０を形成する。さらに、電極材料膜７０の上に、酸化シリコンなどの無機絶縁材料、あるいは、金属化合物などの無機導電材料からなる無機材料膜を形成する。ここでは、無機材料膜は無機絶縁材料からなる。その後、レジストマスクで無機材料膜をパターニングしてハードマスクとなる複数の絶縁部材１０９１、１０９２、２０９（絶縁部材１０９２は不図示）を電極材料膜７０の上に形成する。無機材料膜として無機導電材料を用いれば、絶縁部材１０９１、１０９２、２０９の代わりに、ハードマスクとなる複数の導電部材が形成される。
図５（ｃ）に示す工程ｃでは、絶縁部材１０９１、１０９２、２０９（絶縁部材１０９２は不図示）をハードマスクとして用いて、電極材料膜７０のエッチングを行い、電極材料膜７０をパターニングする。これにより、転送電極１０７、ゲート電極２０７、１０８（ゲート電極１０８は不図示）を含む、複数の電極を形成する。この工程ｃにおいて、転送電極１０７およびゲート電極１０８（不図示）とシリコン層１００との間には、厚い酸化シリコン膜１０４に窒化処理を施して形成された厚い酸窒化シリコン膜１５０が位置する。この工程ｃにおいて、ゲート電極２０７とシリコン層１００との間には薄い酸化シリコン膜２０４に窒化処理を施して形成された薄い酸窒化シリコン膜２５０が位置する。酸窒化シリコン膜１５０の厚みは酸窒化シリコン膜２５０の厚みよりも大きい。
転送電極１０７、ゲート電極２０７を形成した後のシリコン層１００上には、転送電極１０７、ゲート電極２０７の下以外の領域に酸窒化シリコン膜１５０、２５０が延在部１５０２、２５０２として残っている。特に、光電変換部ＰＤとなる不純物領域１０１の上に酸窒化シリコン膜１５０が延在部１５０２として残っていることが重要である。電極材料膜７０のエッチングでは、通常、酸窒化シリコン膜１５０、２５０との選択比の高い条件を使用している。そのため、電極材料膜７０のオーバーエッチングでは、せいぜい酸窒化シリコン膜１５０、２５０の２０％、例えば１０％程度しかエッチングされない。この場合、画素領域ＰＸＲの酸窒化シリコン膜１５０は約６．７ｎｍ以上残っている。
次に、図５（ｄ）に示す工程ｄでは、電極材料膜７０をエッチングした後のシリコン層１００の直上に酸窒化シリコン膜１５０、２５０を残したまま、熱酸化を行う。この工程ｄでは、画素領域ＰＸＲの転送電極１０７やゲート電極１０８（不図示）の直下の外に位置する、酸窒化シリコン膜１５０の延在部１０５２を通してシリコン層１００の酸化（再酸化）を行うことになる。また、周辺領域ＰＲＲのゲート電極２０７の直下の外に位置する、酸窒化シリコン膜２５０の延在部２０５２を通してシリコン層１００の酸化（再酸化）を行うことになる。この酸化により、シリコン層１００と酸窒化シリコン膜１５０中の窒素含有領域１１０（図３参照）との間に酸化シリコン部１２０（図３参照）が形成される。この結果、シリコン層１００の直上に位置する、酸化シリコン部１２０と酸窒化シリコン膜１５０を含む酸窒化シリコン膜１０５が形成される。酸窒化シリコン膜１０５の窒素を、シリコン層１００側から表面側にシフトさせることが可能となる。これにより、窒素により発生し得るノイズ特性の劣化を抑制することができる。同様に、シリコン層１００と酸窒化シリコン膜２５０中の窒素含有領域（図３参照）との間にも酸化シリコン部が形成される。
再酸化によって成長する酸化シリコン部１２０（図３参照）の膜厚は、例えば５〜２０ｎｍ程度であり、厚いほどよく、例えばここでは約１０ｎｍで形成される。また、熱酸化法においては、比較的高温で短時間での酸化が可能なＲＴＯで温度は８００℃〜１２００℃程度で形成するのが好ましい。なお、ゲート電極のパターニング後に、不純物領域１０１上でシリコン層１００を露出させないため、不純物領域１０１の汚染やダメージが生じることも抑制できる。電極材料膜７０のパターニングをプラズマエッチングによる行うと、シリコン層１００にはプラズマによるダメージが発生していると考えられる。電極材料膜７０のプラズマエッチングに起因していたシリコン層１００のダメージによって生じていた結晶欠陥が、この熱酸化処理により、酸化シリコン部１２０中にとりこまれることで、結晶欠陥から回復させることができる。
不純物領域１０１は比較的高い注入エネルギー（加速エネルギー）でシリコン層１００の深部にイオン注入がされることで形成される。本例のように酸化シリコン膜１０４の形成前に不純物領域１０１を形成することで、酸化シリコン膜１０４のダメージを抑制でき、適切に酸化シリコン部１２０を成長させることができる。また、不純物領域１０１の形成のイオン注入時にシリコン層１００の表面近傍に生じたダメージも酸化シリコン部１２０の形成によって低減し、光電変換部ＰＤでのノイズ特性を向上できる。ウェルとしてシリコン層１００の深部まで形成される不純物領域１１７、２２７についても同様に酸化シリコン膜１０４、２０４の形成前に形成することが好ましい。
なお、プラズマ窒化法で酸窒化シリコン膜１５０、２５０を形成する方法についても、この酸化により酸窒化シリコン膜１０５、２０５の窒素をシリコン層１００から離す方向にシフトさせる効果があるため、ノイズ特性への効果がある。
図６（ｅ）に示す工程ｅでは、工程ｄで形成された酸窒化シリコン膜１０５を通して、シリコン層１００の表面領域となるｐ型の不純物領域１０２を、電荷蓄積領域となるｎ型の不純物領域１０１と、酸窒化シリコン膜１０５との間に形成する。また、画素領域ＰＸＲのシングルドレイン構造となる第１導電型（ｎ型）の低不純物濃度の不純物領域１１１を形成する。これら不純物領域１０２、１１１は酸窒化シリコン膜１０５の延在部１０５２を介してシリコン層１００にイオン注入することで形成する。
不純物領域１０２は比較的低い注入エネルギー（加速エネルギー）でシリコン層１００の浅部にイオン注入がされることで形成される。そのため、シリコン層１００の表面の汚染やダメージを低減するためには、イオン注入時にシリコン層１００の表面が保護膜で覆われていることが好ましい。酸化シリコン部１２０によって厚くされた酸窒化シリコン膜１０５は、不純物領域１０２の形成時の保護膜として機能する。よって、不純物領域１０２は工程ｄの後に形成することが好ましい。不純物領域１１１についても同様である。ただし、不純物領域１０２を工程ｃと工程ｄの間に酸窒化シリコン膜１５０を介して形成してもよい。その場合、不純物領域１０２の形成時のイオン注入で生じたシリコン層１００のダメージを、再酸化処理によって回復できるというメリットがある。
図６（ｆ）に示す工程ｆでは、周辺領域ＰＲＲにおいて、酸窒化シリコン膜２０５のうちゲート電極２０７とシリコン層１００との間から延在した延在部２０５２をウェットエッチングなどで除去する。酸窒化シリコン膜２０５の延在部２０５２は、活性領域の上のうち、ゲート電極２０７の直下以外の部分上に位置する。酸窒化シリコン膜２０５の延在部２０５２の除去に当たっては、シリコン層１００が露出するように行うことが好ましいが、シリコン層１００の上に酸窒化シリコン膜２０５の一部が残ってもよい。この時、画素領域ＰＸＲをレジストなどのマスク部材２００によってマスクしておくことで、酸窒化シリコン膜１０５のうち転送電極１０７とシリコン層１００との間から延在した延在部１０５２を残留させる。増幅トランジスタＳＦのゲート絶縁膜としてけ形成された酸窒化シリコン膜１０６のうちゲート電極１０８とシリコン層１００との間から延在した延在部１０６２（図２参照）も同様にレジストなどのマスク部材２００によってマスクされ、残留させる。また、酸化シリコンからなる絶縁部材２０９もこの工程ｆで除去することができる。
図６（ｇ）に示す工程ｇでは、ＬＤＤ構造となる低不純物濃度の不純物領域２１１を形成する。ゲート電極２０７をマスクとしてシリコン層１００にイオン注入によって不純物を導入することで、不純物領域２１１が形成される。ＰＭＯＳトランジスタの低不純物濃度の不純物領域２１１については、例えば二フッ化ホウ素（ＢＦ２）またはホウ素（Ｂ）またはインジウム（Ｉｎ）を用いる。ドーズ量を例えば１×１０１３／ｃｍ２〜１×１０１５／ｃｍ２に設定する。加速エネルギーは、ホウ素の場合、０．５ＫｅＶ〜１０ＫｅＶ程度に設定する。ＮＭＯＳトランジスタの低不純物濃度の不純物領域については、例えばヒ素（Ａｓ）もしくはリン（Ｐ）を用いる。ドーズ量を例えば１×１０１３／ｃｍ２〜１×１０１５／ｃｍ２に設定する。加速エネルギーは、ヒ素の場合には３ＫｅＶ〜２０ＫｅＶ程度に設定する。
このように工程ｆにより画素領域ＰＸＲの酸窒化シリコン膜１０５を残留させ、かつ、周辺領域ＰＲＲの酸窒化シリコン膜２０５の一部を除去したうえで、工程ｇを行っている。このことにより、不純物領域２１１のイオン注入を、高速動作が求められる周辺トランジスタＰＴＲに必要な浅いＬＤＤを実現できる条件で制御することが可能となる。よって、周辺領域ＰＲＰでは駆動力をもった高速トランジスタと、センサとなる画素領域ＰＸＲでは優れたノイズ特性との両立が可能となる。
図６（ｈ）に示す工程ｈでは、酸化シリコン層１１３、窒化シリコン層１１４、酸化シリコン層１１５の積層膜である誘電体膜１１２を画素領域ＰＸＲと周辺領域ＰＲＲに形成する。誘電体膜１１２は転送電極１０７とシリコン層１００との間から延在する酸窒化シリコン膜１０５の延在部１０５２を覆う。誘電体膜１１２は酸窒化シリコン膜１０５に接する。誘電体膜１１２はゲート電極１０８（不図示）、ゲート電極２０７も覆う。
図７（ｉ）に示す工程ｉでは、誘電体膜１１２のうち延在部１０５２を覆う部分の上に配されたフォトレジストなどのマスク部材２１０をマスクとして用いて、誘電体膜１１２をエッチングする。これにより、ゲート電極２０７の側面を覆うサイドウォールスペーサ２１２を誘電体膜１１２から形成する。サイドウォールスペーサ２１２は酸化シリコン層２１３、窒化シリコン層２１４、酸化シリコン層２１５の積層構造を有する。誘電体膜１１２を画素領域ＰＸＲに残留させることで、誘電体膜１１２のエッチング時のダメージが増幅トランジスタＳＦなどの画素トランジスタに入ることを抑制でき、ノイズ特性を改善できる。
さらに、画素領域ＰＸＲにレジストを形成し、周辺領域ＰＲＲにサイドウォールスペーサ２１２に自己整合したソース・ドレイン領域２１６を形成する。
図７（ｊ）に示す工程ｊでは、画素領域ＰＸＲに残された誘電体膜１１２の上、ソース・ドレイン領域２１６、ゲート電極２０７の上に、コバルトやニッケルなどの金属膜２１９を形成する。加熱処理によって金属膜２１９とソース・ドレイン領域２１６の単結晶シリコン、および、ゲート電極２０７のポリシリコンと金属膜２１９の金属とをそれぞれ反応させる。これによって、金属膜２１９に含まれる金属のシリサイド層２１７、２１８を周辺トランジスタＰＴＲに形成する。このとき、誘電体膜１１２は、延在部１０５２と転送電極１０７、ゲート電極１０８を覆った状態とすることで、シリサイドプロテクション膜として機能する。そのため、画素領域ＰＸＲではシリサイド層が形成されない。これにより、画素領域ＰＸＲにおけるシリサイドに起因した白キズを低減できる。なお、絶縁部材２０９は本工程の前の工程ｆで除去されているため、シリサイド層２１８を形成することができる。その後、画素領域ＰＸＲに反応せずに残った金属膜２１９を除去する。
図７（ｋ）に示す工程ｋでは、全面に酸化シリコン層と窒化シリコン層の積層膜である絶縁体膜２２０を形成する。絶縁体膜２２０はシリサイド層２１７、２１８の金属の拡散防止膜として機能し得る。
図７（ｌ）に示す工程ｌでは、周辺領域ＰＲＲに絶縁体膜２２０が残留するように、フォトレジストなどのマスク部材２３０をマスクとして用いて、画素領域ＰＸＲに位置する絶縁体膜２２０を除去する。
その後は、図２に示すように層間絶縁膜３００を形成し、誘電体膜１１２、絶縁体膜２２０をエッチングストッパとしてコンタクトホールを形成する。コンタクトホール内にコンタクトプラグを形成し、配線層３１０を形成する。他の配線層と層間絶縁膜を更に形成する。複数の配線層で構成された多層配線構造の上にカラーフィルタアレイやマイクロレンズアレイを形成する。
その後、シリコン層１００を有するウエハをダイシングして複数の半導体チップＩＣに分割する。複数の半導体チップＩＣの各々はパッケージＰＫＧに収容されワイヤボンディング等でパッケージＰＫＧへの電気的接続が成されて半導体装置ＡＰが完成する。
図１（ａ）を用いて半導体装置ＡＰの画素回路ＵＮＴ以外の構成について説明する。半導体装置ＡＰは、周辺回路ＰＲＣを備えることができる。周辺回路ＰＲＣは、複数の画素回路ＵＮＴを駆動するための垂直駆動回路ＶＤＣと、複数の画素回路から得られた信号を処理する信号処理回路ＳＰＣと、信号処理回路ＳＰＣで処理された信号を順次出力するための水平走査回路ＨＳＣと、を含みうる。また、周辺回路ＰＲＣは、信号処理回路ＳＰＣで生成された信号を出力する出力回路ＯＰＣを含みうる。周辺回路ＰＲＣは、垂直駆動回路ＶＤＣ、信号処理回路ＳＰＣ、水平走査回路ＨＳＣを制御するための制御回路ＣＣを含みうる。信号処理回路ＳＰＣはＣＤＳ（相関二重サンプリング）回路や増幅回路、ＡＤ（アナログデジタル）変換回路を含むことができる。制御回路ＣＣはタイミングジェネレーターを含むことができる。垂直駆動回路ＶＤＣと水平走査回路ＨＳＣはシフトレジスタやアドレスデコーダを含むことができる。出力回路ＯＰＣはＬＶＤＳドライバを含むことができる。周辺回路ＰＲＣは、半導体チップＩＣにおいて、画素回路ＵＮＴの周辺に位置する周辺領域ＰＲＲに配置されうる。ただし、垂直駆動回路ＶＤＣや信号処理回路ＳＰＣ、水平走査回路ＨＳＣ、制御回路ＣＣ、出力回路ＯＰＣの少なくとも一部は、複数の画素回路を有する半導体チップとは別の半導体チップに設けることもできる。当該別の半導体チップと複数の画素回路を有する半導体チップとを積層することもできる。
図１（ｂ）に示した撮像システムＳＹＳは、カメラや撮影機能を有する情報端末などの電子機器でありうる。また、撮像システムＳＹＳは、車両や船舶、飛行体などの輸送機器でありうる。輸送機器としての撮像システムＳＹＳは、半導体装置ＡＰを輸送するものや、撮影機能により運転（操縦）の補助および／または自動化を行うものに好適である。
半導体装置ＡＰは半導体チップＩＣだけでなく、さらに半導体チップＩＣを収容するパッケージＰＫＧをさらに備えることもできる。パッケージＰＫＧは、半導体チップＩＣが固定された基体と、半導体チップＩＣに対向するガラス等の蓋体と、基体に設けられた端子と半導体チップＩＣに設けられた端子とを接続するボンディングワイヤやバンプ等の接続部材と、を含みうる。
光学系ＯＵは半導体装置ＡＰに結像するものであり、例えばレンズやシャッター、ミラーである。制御装置ＣＵは半導体装置ＡＰを制御するものであり、例えばＡＳＩＣなどの半導体装置である。処理装置ＰＵは半導体装置ＡＰから出力された信号を処理するものであり、ＡＦＥ（アナログフロントエンド）あるいはＤＦＥ（デジタルフロントエンド）を構成するための、ＣＰＵやＡＳＩＣなどの半導体装置である。表示装置ＤＵは半導体装置ＡＰで得られた画像を表示する、ＥＬ表示装置や液晶表示装置である。記憶装置ＭＵは、半導体装置ＡＰで得られた画像を記憶する半導体装置や磁気装置であり、ＳＲＡＭやＤＲＡＭなどの揮発性メモリ、あるいは、フラッシュメモリやハードディスクドライブなどの不揮発性メモリである。
以上説明したように、本実施形態は光電変換部ＰＤおよび光電変換部ＰＤの電荷を転送する転送部ＴＸを備える半導体装置ＡＰである。半導体装置ＡＰは光電変換部ＰＤを有するシリコン層１００と、シリコン層１００の上に配された転送部ＴＸの転送電極１０７と、絶縁体膜１０５とを備える。絶縁体膜１０５は、転送電極１０７とシリコン層１００との間に位置する絶縁部１０５１と、光電変換部ＰＤの上に位置する延在部１０５２と、を有する。絶縁体膜１０５の絶縁部１０５１および延在部１０５２は窒素と酸素とシリコンとを含有している。延在部１０５２において窒素濃度が最大値を示す位置ＯＰ２２とシリコン層１００との間の距離Ｄ２２は、絶縁部１０５１において窒素濃度が最大値を示す位置ＯＰ１２とシリコン層１００との間の距離Ｄ１２よりも大きい。
また、本実施形態は半導体装置ＡＰの製造方法であって、シリコン層１００の上に配された窒素と酸素とシリコンとを含有する絶縁体膜１５０、２５０の上に、転送電極１０７およびゲート電極２０７を含む複数の電極を形成する。複数の電極を形成した後に、絶縁体膜１５０、２５０とシリコン層１００との間に酸化シリコンを成長させる。
これらの実施形態は、半導体装置ＡＰのノイズ特性を向上するうえで有利である。説明した実施形態は、本発明の思想を逸脱しない範囲において適宜変更が可能である。なお、本明細書の開示内容は、本明細書に明文化した事項に加えて、本明細書に明文化していない事項であっても添付の図面から読み取れる事項をも含む。
ＰＤ 光電変換部
ＴＸ 転送部
ＩＳ 半導体装置
１００ シリコン層
１０７ 転送電極
１０５ 酸窒化シリコン膜
１０５１ 絶縁部
１０５２ 延在部

Claims (20)

  1. 光電変換部および前記光電変換部の電荷を転送する転送部を備える半導体装置であって、
    前記光電変換部を有するシリコン層と、
    前記シリコン層の上に配された、前記転送部の転送電極と、
    前記転送電極と前記シリコン層との間に位置する第１部分と、前記光電変換部の上に位置する第２部分と、を有する絶縁体膜と、
    を備え、
    前記絶縁体膜の前記第１部分および前記第２部分は窒素と酸素とシリコンとを含有しており、
    前記第２部分において窒素濃度が最大値を示す位置と前記シリコン層との間の距離は、前記第１部分において窒素濃度が最大値を示す位置と前記シリコン層との間の距離よりも大きいことを特徴とする半導体装置。
  2. 前記第２部分の厚さが前記第１部分の厚さよりも大きい、請求項１に記載の半導体装置。
  3. 前記第１部分と前記第２部分との間で窒素が連続的に分布している、請求項１に記載の半導体装置。
  4. 前記第２部分と前記シリコン層との界面における窒素濃度が、前記第１部分と前記シリコン層との界面における窒素濃度よりも低い、請求項１に記載の半導体装置。
  5. 前記第２部分における窒素濃度の最大値が、前記第１部分における窒素濃度の最大値よりも低い、請求項１に記載の半導体装置。
  6. 前記シリコン層の上に窒化シリコン層が配されており、
    前記転送電極は前記窒化シリコン層と前記シリコン層との間に配されており、
    前記第１部分は前記窒化シリコン層と前記光電変換部との間に位置し、
    前記窒化シリコン層と前記シリコン層との距離が、前記転送電極の厚さよりも小さい、請求項１に記載の半導体装置。
  7. 前記転送部によって前記電荷が転送される前記電荷保持部と、
    前記電荷保持部に接続されたゲート電極を有する増幅トランジスタと、を備え、
    前記窒化シリコン層は、前記増幅トランジスタの前記ゲート電極が前記窒化シリコン層と前記シリコン層との間に位置するように延在している、請求項１に記載の半導体装置。
  8. 前記増幅トランジスタの前記ゲート電極と前記シリコン層との間に位置する第３部分と、増幅トランジスタのソース・ドレイン領域の上に位置する第３部分と、を有する絶縁体膜と、を備え、
    前記第３部分および前記第４部分は窒素を含有しており、前記第４部分の厚さが前記第３部分の厚さよりも大きい、請求項１に記載の半導体装置。
  9. 前記光電変換部および前記転送部を含む画素回路の駆動、および、前記画素回路から出力された信号の処理の少なくとも一方を行い、ＭＯＳトランジスタを含む周辺回路を備え、
    前記ＭＯＳトランジスタのゲート絶縁膜の厚さが、前記第１部分の厚さよりも小さい、請求項１に記載の半導体装置。
  10. 請求項１乃至９のいずれか１項に記載の半導体装置と、
    前記半導体装置に結像する光学系、前記半導体装置を制御する制御装置、前記半導体装置から出力された信号を処理する処理装置、前記半導体装置で得られた情報を表示する表示装置、および、前記半導体装置で得られた情報を記憶する記憶装置の少なくともいずれかと、を備えることを特徴とするシステム。
  11. シリコン層の上に配された窒素と酸素とシリコンとを含有する絶縁体膜の上に、第１電極および第２電極を含む複数の電極を形成し、
    前記複数の電極を形成した後に、前記絶縁体膜と前記シリコン層との間に酸化シリコンを成長させることを特徴とする半導体装置の製造方法。
  12. 前記複数の電極を形成する前に、前記シリコン層の中に光電変換部の電荷蓄積領域を形成する、請求項１１に記載の半導体装置の製造方法。
  13. 前記酸化シリコンを成長させた後に、前記電荷蓄積領域と前記絶縁体膜との間に、前記電荷蓄積領域の導電型とは反対の導電型の不純物領域を形成する、請求項１２に記載の半導体装置の製造方法。
  14. 前記絶縁体膜を、熱酸窒化法を用いて形成する、請求項１１乃至１３のいずれか１項に記載の半導体装置の製造方法。
  15. 前記複数の電極の形成では、電極材料膜の上に無機材料膜を形成し、
    前記無機材料膜をパターニングして複数の部材を形成し、
    前記複数の部材をマスクとして用いて前記電極材料膜をパターニングする、
    請求項１１乃至１４のいずれか１項に記載の半導体装置の製造方法。
  16. 前記絶縁体膜は、前記複数の電極の形成において前記第１電極と前記シリコン層との間に位置する第１絶縁体膜と、前記複数の電極の形成において前記第２電極と前記シリコン層との間に位置する第２絶縁体膜と、を含み、前記第１絶縁体膜の厚みは前記第２絶縁体膜の厚みよりも大きい、請求項１１乃至１５のいずれか１項に記載の半導体装置の製造方法。
  17. 前記酸化シリコンを成長させた後に、前記絶縁体膜のうち前記第１電極と前記シリコン層との間から延在した第１延在部を残留させつつ、前記絶縁体膜のうち前記第２電極と前記シリコン層との間から延在した第２延在部を除去し、
    前記第２延在部を除去した後に、前記第２電極をマスクとして用いて前記シリコン層に不純物を導入する、請求項１１乃至１６のいずれか１項に記載の半導体装置の製造方法。
  18. 前記不純物を導入した後に、前記第１延在部、前記第１電極および前記第２電極を覆う誘電体膜を形成し、
    前記誘電体膜のうち前記第１延在部を覆う部分の上に配された部材をマスクとして用いて前記誘電体膜をエッチングすることにより、前記誘電体膜から前記第２電極の側面を覆うサイドウォールスペーサを形成する、
    請求項１７に記載の半導体装置の製造方法。
  19. 前記誘電体膜が前記第１延在部および前記第１電極を覆った状態で、前記第２電極および第２導電型のＭＯＳトランジスタのソース・ドレイン領域にシリサイド層を形成し、
    前記シリサイド層の上にコンタクトプラグを形成する、請求項１８に記載の半導体装置の製造方法。
  20. 前記第１電極は第１導電型のＭＯＳトランジスタのゲート電極であり、前記第２電極は第２導電型のＭＯＳトランジスタのゲート電極である、請求項１１乃至１９のいずれか１項に記載の半導体装置の製造方法。
JP2016231769A 2016-11-29 2016-11-29 半導体装置および半導体装置の製造方法 Pending JP2018088495A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016231769A JP2018088495A (ja) 2016-11-29 2016-11-29 半導体装置および半導体装置の製造方法
US15/821,617 US10490582B2 (en) 2016-11-29 2017-11-22 Photoelectric conversion device with insulating film containing nitrogen
CN201711219865.7A CN108122939A (zh) 2016-11-29 2017-11-29 半导体设备和用于制造半导体设备的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016231769A JP2018088495A (ja) 2016-11-29 2016-11-29 半導体装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2018088495A true JP2018088495A (ja) 2018-06-07

Family

ID=62191010

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016231769A Pending JP2018088495A (ja) 2016-11-29 2016-11-29 半導体装置および半導体装置の製造方法

Country Status (3)

Country Link
US (1) US10490582B2 (ja)
JP (1) JP2018088495A (ja)
CN (1) CN108122939A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107481925B (zh) * 2017-07-31 2019-12-06 上海华力微电子有限公司 一种浅离子注入层的opc修正方法
US10964738B2 (en) * 2018-10-02 2021-03-30 Omnivision Technologies, Inc. Image sensor having a source follower transistor with a multi-thickness gate dielectric
JP2021027096A (ja) * 2019-08-01 2021-02-22 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6610615B1 (en) * 2000-11-15 2003-08-26 Intel Corporation Plasma nitridation for reduced leakage gate dielectric layers
US6821833B1 (en) * 2003-09-09 2004-11-23 International Business Machines Corporation Method for separately optimizing thin gate dielectric of PMOS and NMOS transistors within the same semiconductor chip and device manufactured thereby
JP2006049834A (ja) * 2004-06-30 2006-02-16 Fuji Film Microdevices Co Ltd 固体撮像素子およびその製造方法
DE102006017281A1 (de) 2005-05-02 2006-11-16 Samsung Electronics Co., Ltd., Suwon CMOS-Bildsensoren und Verfahren zum Herstellen derselben
US7728330B2 (en) * 2005-08-24 2010-06-01 Aptina Imaging Corporation CMOS imager with nitrided gate oxide and method of fabrication
JP2007317741A (ja) 2006-05-23 2007-12-06 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
JP5446281B2 (ja) * 2008-08-01 2014-03-19 ソニー株式会社 固体撮像装置、その製造方法および撮像装置
JP5943577B2 (ja) 2011-10-07 2016-07-05 キヤノン株式会社 光電変換装置および撮像システム
JP6083930B2 (ja) * 2012-01-18 2017-02-22 キヤノン株式会社 光電変換装置および撮像システム、光電変換装置の製造方法
WO2014002362A1 (ja) * 2012-06-26 2014-01-03 パナソニック株式会社 固体撮像装置及びその製造方法
JP2014229801A (ja) * 2013-05-23 2014-12-08 キヤノン株式会社 固体撮像装置、固体撮像装置の製造方法及び撮像システム
TW201528486A (zh) * 2014-01-15 2015-07-16 Silicon Optronics Inc 影像感測裝置及其製造方法
US20150206789A1 (en) * 2014-01-17 2015-07-23 Nanya Technology Corporation Method of modifying polysilicon layer through nitrogen incorporation for isolation structure

Also Published As

Publication number Publication date
CN108122939A (zh) 2018-06-05
US20180151614A1 (en) 2018-05-31
US10490582B2 (en) 2019-11-26

Similar Documents

Publication Publication Date Title
US9099365B2 (en) Method for manufacturing solid-state imaging device
US9728564B2 (en) Solid-state imaging device, method of manufacturing the same, and imaging apparatus
US8953077B2 (en) Solid-state imaging device, method for manufacturing solid-state imaging device, and imaging apparatus
US20150325610A1 (en) Photoelectric conversion device, method for producing photoelectric conversion device, and image pickup system
US10026775B2 (en) Method of manufacturing semiconductor device utilizing different mask thicknesses to form gate electrodes over different semiconductor regions
JP2015109343A (ja) 半導体装置の製造方法
US20180070041A1 (en) Solid-state image sensor, method of manufacturing the same, and camera
US10777596B2 (en) Imaging apparatus, method of manufacturing the same, and device
JP6808481B2 (ja) 半導体装置、システム、および、半導体装置の製造方法
JP6246664B2 (ja) 半導体装置の製造方法
JP2005191262A (ja) 固体撮像素子
US10490582B2 (en) Photoelectric conversion device with insulating film containing nitrogen
US7572663B2 (en) Method for manufacturing CMOS image sensor
CN110265413B (zh) 摄像设备、摄像设备的制造方法以及装置
US20230246043A1 (en) Semiconductor device and imaging apparatus
JP2016004838A (ja) 固体撮像装置の製造方法及び固体撮像装置
US20050062081A1 (en) Semiconductor device and method for fabricating the same
US20060284223A1 (en) CMOS image sensor and manufacturing method thereof
US8076207B2 (en) Gate structure and method of making the same
JP2019083230A (ja) 光電変換装置、その製造方法及び機器
TW201322431A (zh) 固態攝像裝置及其製造方法
JP6598830B2 (ja) 光電変換装置の製造方法
JP6781745B2 (ja) 撮像装置の製造方法
JP2006253480A (ja) 固体撮像素子およびその製造方法