JP2015002497A - 静電保護回路、電気光学装置および電子機器 - Google Patents
静電保護回路、電気光学装置および電子機器 Download PDFInfo
- Publication number
- JP2015002497A JP2015002497A JP2013127192A JP2013127192A JP2015002497A JP 2015002497 A JP2015002497 A JP 2015002497A JP 2013127192 A JP2013127192 A JP 2013127192A JP 2013127192 A JP2013127192 A JP 2013127192A JP 2015002497 A JP2015002497 A JP 2015002497A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- resistance element
- signal line
- electrostatic protection
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Logic Circuits (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
【解決手段】抵抗素子R1の一端は、電源の高位側電位VDDが供給される配線324に接続される一方、抵抗素子R1の他端は、抵抗素子R2の一端、トランジスター611のゲート電極およびドレイン電極に接続される。抵抗素子R2の他端は、抵抗素子R3の一端、抵抗素子R2の一端、トランジスター612のゲート電極およびドレイン電極に接続されている。トランジスター611、612の両ソース電極は、画像信号線327に共通接続される一方、抵抗素子R3の他端は、電源の低位側電位VSSが供給される配線(電源線)325に接続される。
【選択図】図4
Description
ところで、静電気などによって突発的な過電圧が入力端子に印加されると、駆動回路や画素回路などの内部回路を構成するトランジスターが破壊されてしまう。このため、入力端子から駆動回路までに至る配線の途中に、静電保護回路が設けられる構成が一般的である。
例えば、ガラスのような絶縁性基板に設けられる静電保護回路としては、静電気等が発生したときにトランジスターによって、定電位線に逃がすような構成が挙げられる(例えば特許文献1参照)。
本発明は、上述した事情に鑑みてなされたもので、その目的の一つは、静電気等が小さい場合であっても迅速に動作して、内部回路を保護することが可能な静電保護回路および当該静電保護回路を用いた電気光学装置を提供することにある。
この第1態様によれば、第1配線および第2配線の間に印加される電圧は、第1抵抗素子、第2抵抗素子および第3抵抗素子によって分圧されるので、第1抵抗素子および第2抵抗素子の接続点の電位は、第1配線の電位よりも低位になる。一方、第1トランジスターは、信号線から第1抵抗素子および第2抵抗素子の接続点に電流を流す方向にダイオード接続されている。このため、第1トランジスターにおいて電流が流れ始めるときの信号線の電圧を、第1配線の第1電位よりも低位にすることができる。
同様に、第2抵抗素子および第3抵抗素子の接続点の電位は、第2配線の第2電位よりも高位になる一方、第2トランジスターは、第2抵抗素子および第3抵抗素子の接続点から信号線に電流を流す方向にダイオード接続されている。このため、第2トランジスターにおいて電流が流れ始めるときの信号線の電圧を、第2配線の電位よりも高位にすることができる。
したがって、第1態様に係る静電保護回路では、第1配線の電位よりも高く、または、第2配線の電位よりも低い電圧の領域で静電保護が働く従来構成と比較して、動作電圧範囲が拡大するので、静電保護をその分だけ迅速に動作させることができる。
なお、ダイオード接続とは、トランジスターにおけるゲート電極をドレイン電極に接続することをいう。
この第2態様によれば、第1態様と同様に、静電保護を迅速に動作させることができる。また、第1単位回路および第2単位単位回路にわたって抵抗素子群が共用されるので、構成の簡易化を図ることもできる。
この第3態様によれば、第1トランジスターにおいて電流が流れ始めるときの信号線の電圧を、第1配線の第1電位よりも低位にすることができるので、静電保護をその分だけ迅速に動作させることができる。
なお、以下の図においては、各層、各部材、各領域などを認識可能な大きさとするために、縮尺を異ならせている場合がある。
これらの図に示されるように、電気光学装置1は、画素電極15が形成された素子基板10と、コモン電極21が設けられた対向基板20とが、シール材51によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせられて、この間隙に例えばVA(Virtical Alignment)型の液晶53が封入された構造になっている。
また、シール材51は、特に図示しないが、XY面を平面視したときに対向基板20の内縁に沿って額縁状に形成される。
この図に示されるように、素子基板10においては、m行の走査線11がX軸方向に沿って設けられる一方、6n(6の倍数)列のデータ線がY軸方向に沿って設けられる。そして、画素回路Pが、m行の走査線11と、6n列との交差に対応する位置にそれぞれ設けられている。したがって、この例において画素回路Pは、縦m行×横6n列のマトリクス状に配列する。ここで、画素回路Pがマトリクス状に配列する領域が表示領域Adである。
また、データ線12を、図において左から順に1、2、3、…、(6n−1)、6n列目と考えたときに、これらのデータ線12は、1〜6、7〜12、13〜18、…、(6n−5)〜6n列というように6列毎にグループ化されている。
走査線駆動回路41a、41bは、垂直走査期間の最初に供給されるスタートパルス(Y側)をクロック信号(Y側)で順次転送するシフトレジスタによって構成されるが、図においては、当該スタートパルスおよびクロック信号の入力端子と、当該入力端子からの配線については、図面が複雑化するので省略している。なお、スタートパルス(Y側)およびクロック信号(Y側)は、図示した電源の配線324、325とほぼ平行に配設されていると考えて良い。
また、この例では、走査線駆動回路41a、41bが、走査線11の両側から走査信号を供給する構成となっているが、走査信号の遅延が問題にならない場合には、走査線駆動回路を片側だけに設けた構成としても良い。
データ線駆動回路43は、詳細については図示省略するが、データ線12毎に設けられたサンプリングスイッチと、水平走査期間の最初に供給されるスタートパルス(X側)をクロック信号(X側)で順次転送して、各グループに対応して出力するシフトレジスタとによって構成される。これらのうち、サンプリングスイッチの一端は、自身に対応するデータ線12に接続される一方、他端は、6本の画像信号線327のうち、いずれかと、次のような関係で接続される。
データ線駆動回路43におけるシフトレジスタには、スタートパルス(X側)およびクロック信号(X側)の入力端子と、当該入力端子からの配線については、図面が複雑化するので省略している。なお、スタートパルス(X側)およびクロック信号(X側)は、図示した画像信号線327とほぼ平行に配設されていると考えて良い。また、ここでは、データ信号を6相展開した構成で説明しているが、相展開数は「6」以外であっても良いし、展開しない構成(点順次構成)であっても良い
走査線駆動回路41a、41bは、1、2、3、…、m行目の順番で走査線11を選択するとともに、データ線駆動回路43が、選択された走査線11に位置する1行分の画素回路Pに対しデータ信号を、順次、データ線12にサンプリングして供給することによって、すべての液晶素子に対して、階調に応じた電圧が印加・保持される。この動作が1フレーム(1垂直走査期間)毎に繰り返される。これにより、液晶容量のそれぞれは、画素電極15およびコモン電極21の間によって保持された電圧に応じて液晶53の分子配向状態が変化し、当該液晶容量および図示省略した偏光子を通過する光の透過率が画素毎に制御される。
なお、後述するように静電保護回路60は、上述したスタートパルス(Y側)、クロック信号(Y側)、スタートパルス(X側)およびクロック信号(X側)を供給する配線の経路に設けられても良い。
静電保護回路60は、データ信号Vid1〜Vid6を供給する6本の画像信号線327の経路の途中においてそれぞれ設けられるが、各静電保護回路の構成は同一なので、ここでは、データ信号Vid1〜Vid6のうち、任意の1つをデータ信号Vidと表記し、当該データ信号Vidを供給する画像信号線327に対応した静電保護回路60として説明することにする。
なお、これらのうち、トランジスター611、612は、画素回路Pにおける画素トランジスターと、走査線駆動回路41a、41b、データ線駆動回路43の構成素子と、共通のプロセスによって一括に形成された薄膜トランジスターである。また、トランジスター611、612を単位回路と称し、抵抗素子R1、R2およびR3を抵抗素子群と称する場合がある。
抵抗素子R2の他端は、抵抗素子R3の一端、トランジスター612のゲート電極およびドレイン電極に接続されている。トランジスター611、612の両ソース電極は、画像信号線327に共通接続される。一方、抵抗素子R3の他端は、電源の低位側電位VSSが供給される配線325に接続される。
なお、この構成において、説明の便宜上、トランジスター611、612の両ソース電極と画像信号線327との接続点をP1とし、抵抗素子R1の他端と抵抗素子R2の一端との接続点をP2とし、抵抗素子R2の他端と抵抗素子R3の一端との接続点をP3とする。
(VDD−VSS)・(R2+R3)/(R1+R2+R3)…(1)
以下、説明を簡略するために、特に説明しない限り、電圧については、電位VSSを基準(ゼロ)にして考える。また、式(1)で示される接続点P2の電圧を、Vr1と略記すると、式(1)は、次のように表すことができる。
Vr1=VDD・(R2+R3)/(R1+R2+R3) …(2)
Vr2=VDD・R3/(R1+R2+R3) …(3)
と表すことができる。
Vs>Vg−Vth …(4)
である。この式(4)において、Vsは、トランジスター611のソース電極の電圧であり、Vgは、当該トランジスター611のゲート電極の電圧であり、Vthは、トランジスター611の閾値電圧である。なお、トランジスター611はpチャネル型であるから、閾値電圧Vthは負の値をとる。
トランジスター611のソース電極は、接続点P1において画像信号線327に接続されているので、電圧Vsは、画像信号線327の電圧そのものである。そこで、画像信号線327の電圧をVinとする。また、トランジスター611のゲート電極の電圧Vgは、接続点P2の電圧Vr1である。
このため、式(4)については、次のように表記し直すことができる。
Vin>Vr1−Vth …(5)
なお、式(5)におけるVr2は、式(3)で示される。
Vs<Vg−Vth …(6)
である。この式(6)において、Vsは、トランジスター612のソース電極の電圧であり、Vgは、当該トランジスター612のゲート電極の電圧であり、Vthは、トランジスター612の閾値電圧である。なお、トランジスター611はnチャネル型であるから、閾値電圧Vthは正の値をとる。
トランジスター612のソース電極は、接続点P1において画像信号線327に接続されているので、電圧Vsは、画像信号線327の電圧Vinそのものである。また、トランジスター612のゲート電極の電圧Vgは、接続点P3の電圧Vr2である。
このため、式(6)については、次のように表記し直すことができる。
Vin<Vr2−Vth …(7)
なお、式(7)におけるVr2は、式(3)で示される。
Vr2−Vth≦Vin≦Vr1−Vth …(8)
この構成においては、両トランジスターのソース電極が、電源の高位側電位VDDよりも、さらにpチャネル型のトランジスターの閾値電圧(絶対値)を加えた電位を超えないと、または、電源の低位側電位VSSよりも、さらにnチャネル型のトランジスターの閾値電圧を下回らないと、静電保護回路が働かない。すなわち、背景技術で述べた静電保護回路の動作範囲は、次の通りである。
VDD−Vth<Vin …(9)
または
VSS−Vth>Vin …(10)
なお、式(9)において、Vthは、pチャネル型のトランジスターの閾値電圧であり、負の値である。
このように背景技術で述べた静電保護回路は、両トランジスターのソース電極が、電源電位の範囲外にならなければ、厳密にいえば、当該電源の高位側電位よりも閾値電圧(絶対値)だけ高位の電位から、当該電源の低位側電位よりも閾値電圧だけ低位の電位までの範囲外にならなければ、静電保護回路が動作しない。
例えば、高位側電位VDDが15.5V、低位側電位VSSが0V、pチャネル型のトランジスターの閾値電圧が−1V、nチャネル型のトランジスターの閾値電圧が1Vである場合、両トランジスターのソース電極の電圧が、16.5Vを超えるか、または、−1Vを下回らないと、静電保護回路が動作しない。
例えば、電圧関係を背景技術と同じくし、抵抗素子R1、R2、R3の抵抗比を4.5:8:3(=9:16:6)に設定したときに、本実施形態に係る静電保護回路60は、12Vを超えるか、または、2Vを下回れば、直ちに動作する。
このため、本実施形態によれば、静電気等に起因するサージ電流をいち早く放電することができる、という効果を奏することになる。
この図に示されるように、静電保護回路60では、抵抗素子R1、R2、R3からなる抵抗素子群60aが、電源の配線324、325の間に蛇行して配置するとともに、トランジスター611、612からなる単位回路60bが、6本の画像信号線327の経路の途中にそれぞれ位置している。
詳細には、抵抗素子R1、R2、R3は、電源の配線324、325の間において電気的に直列に接続されるとともに、抵抗素子R1、R2の接続点P2が図6において右側に位置し、抵抗素子R2、R3の接続点P3は左側に位置している。接続点P2からは、X方向に沿って、すなわち、配線324、345に対してほぼ直交する方向であって、画像信号線327に向かう方向に沿って、配線65aが延在する一方、接続点P3からは、同じくX方向に沿って画像信号線327に向かう方向に、配線65bが延在している。
そして、配線65a、65bと画像信号線327が交差する部分において、トランジスター611、612(単位回路60b)が設けられている。
図6においては、データ信号Vid1に対応した単位回路60bについてのみ、トランジスター611、612の接続状態を図示しており、データ信号Vid2〜Vid6に対応した単位回路60bについては、同様な構成なので接続状態の図示を省略している。
なお、例えばデータ信号Vid1に対応した単位回路60bが第1単位回路に相当し、データ信号Vid2に対応した単位回路60bが第2単位回路に相当する。
また、抵抗素子R1、R2、R3からなる抵抗素子群60aを、電源の配線324、325の間に設ける構成によって、省スペース化を図ることができる。一方で、抵抗素子R1、R2、R3は、電源電圧を抵抗分割するために(貫通電流を小さくする観点から)比較的抵抗値が高いことが要求される。このため、抵抗素子R1、R2、R3を素子基板10に形成するにあたっては、分散させた配置、例えば、抵抗素子R1を、図3における表示領域Adの右下に、抵抗素子R2を表示領域Adの左下に、抵抗素子R3を表示領域Adの右下に、分散して配置しても良い。
この図に示される応用・変形例(その1)では、図4乃至図6で説明した実施形態に係る静電保護回路60と比較して、抵抗素子R3が省略されるとともに、トランジスター612のドレイン・ゲート電極が電源の低位側電位VSSの配線325に直接接続されている。この応用・変形例(その1)では、トランジスター611のゲート電極には、高位側の電源電圧(VDD−VSS)が、抵抗素子R1、R2によって抵抗分割された電圧が印加される。
このため、応用・変形例(その1)において、例えば、高位側電圧VDDが15.5V、(低位側電圧VSSが0V)、pチャネル型のトランジスター611の閾値電圧が−1V、nチャネル型のトランジスター612の閾値電圧が1Vである場合に、抵抗素子R1、R2の抵抗比が4.5:11(=9:22)であるとき、接続点P2が11Vになるので、図4乃至図6で説明した静電保護回路と同様に、上限側では、接続点P1の電圧Vin(Vid)が12Vを超えた時点で動作する。
したがって、応用・変形例(その1)によれば、静電気等に起因して画像信号線327に正極性の過電圧が頻繁に発生するときに、これを有効に抑制することが可能になる。
また、画像信号線327に負極性の過電圧が頻繁に発生するのであれば、図4乃至図6で説明した実施形態に係る静電保護回路60において、抵抗素子R1、R2、R3のうち、R1を省略するとともに、トランジスター611のドレイン・ゲート電極を高位側電位VDDの配線325に接続しても良い。
この図に示される応用・変形例(その2)では、図4乃至図6で説明した静電保護回路60におけるトランジスター611をpチャネル型からnチャネル型に変更して、トランジスター612とチャネル型を揃えた構成となっている。このため、トランジスター611にあっては、ゲート・ドレイン電極が画像信号線327に接続されるとともに、ソース電極が接続点P2に接続される。
nチャネル型のトランジスターがオンしてソース電極からドレイン電極に向かって電流が流れる条件については、すでに式(6)で説明した通りである。ただし、本例において式(6)のVsは接続点P2の電圧となり、Vgは、画像信号線327の電圧Vin(Vid)となるので、結局のところ、トランジスター611において電流が流れる条件は、式(5)と同じとなる。
なお、トランジスター612側の構成および動作については、実施形態に係る静電保護回路60と同様である。
なお、応用・変形例(その2)では、トランジスター611、612を、nチャネル型で揃えたが、pチャネル型で揃えても良いのはもちろんである。
この図に示されるように、プロジェクター2100の内部には、ハロゲンランプ等の白色光源からなるランプユニット2102が設けられている。このランプユニット2102から射出された投射光は、内部に配置された3枚のミラー2106および2枚のダイクロイックミラー2108によってR(赤)、G(緑)、B(青)の3原色に分離されて、各原色に対応するライトバルブ100R、100Gおよび100Bにそれぞれ導かれる。
ライトバルブ100R、100G、100Bによってそれぞれ変調された光は、ダイクロイックプリズム2112に3方向から入射する。そして、このダイクロイックプリズム2112において、R色およびB色の光は90度に屈折する一方、G色の光は直進する。したがって、各色の画像が合成された後、投射レンズ2114によってカラー画像がスクリーン2120に投射されることとなる。
Claims (7)
- 第1電位が印加される第1配線と前記第1電位より低電位の第2電位が印加される第2配線との間で、電気的に直列に接続された第1抵抗素子、第2抵抗素子および第3抵抗素子と、
ダイオード接続されて、入力信号を内部回路に供給する信号線から前記第1抵抗素子および第2抵抗素子の電気的な接続点への方向に電流を流す第1トランジスターと、
ダイオード接続されて、前記第2抵抗素子および第3抵抗素子の電気的な接続点から前記信号線への方向に電流を流す第2トランジスターと、
を具備することを特徴とする静電保護回路。 - 第1電位が印加される第1配線と前記第1電位より低電位の第2電位が印加される第2配線との間で、電気的に直列に接続された第1抵抗素子、第2抵抗素子および第3抵抗素子を含む抵抗素子群と、
2つの信号線のうち、一方の信号線に対応して設けられ、第1トランジスターおよび第2トランジスターを有する第1単位回路と、
前記2つの信号線のうち、他方の信号線に対応して設けられ、第3トランジスターおよび第4トランジスターを有する第2単位回路と、
を具備し、
前記第1単位回路において、
前記第1トランジスターは、
前記一方の信号線から前記第1抵抗素子および前記第2抵抗素子の電気的な接続点への方向に電流を流すようにダイオード接続され、
前記第2トランジスターは、
前記第2抵抗素子および前記第3抵抗素子の電気的な接続点から前記一方の信号線への方向に電流を流すようにダイオード接続され、
前記第2単位回路において、
前記第3トランジスターは、
前記他方の信号線から前記第1抵抗素子および前記第2抵抗素子の電気的な接続点への方向に電流を流すようにダイオード接続され、
前記第4トランジスターは、
前記第2抵抗素子および前記第3抵抗素子の電気的な接続点から前記他方の信号線への方向に電流を流すようにダイオード接続された、
ことを特徴とする静電保護回路。 - 第1電位が印加される第1配線と前記第1電位より低電位の第2電位が印加される第2配線との間で、電気的に直列に接続された第1抵抗素子および第2抵抗素子と、
ダイオード接続されて、入力信号を内部回路に供給する信号線から前記第1抵抗素子および第2抵抗素子の電気的な接続点への方向に電流を流す第1トランジスターと、
ダイオード接続されて、前記第2配線から前記信号線への方向に電流を流す第2トランジスターと、
を具備することを特徴とする静電保護回路。 - 前記第1トランジスターのチャネル型および前記第2トランジスターのチャネル型は、同じである、
ことを特徴とする請求項1乃至3のいずれかに記載の静電保護回路。 - 複数の走査線と、複数のデータ線との各交差に対応して基板に配列された複数の画素回路と、
入力端子から前記信号線を介して供給されたデータ信号に応じて前記複数の画素回路の各々を駆動する駆動回路と、
前記入力端子から前記駆動回路までに至る前記信号線の経路中に配置された請求項1乃至4のいずれかの静電保護回路と、
を備えることを特徴とする電気光学装置。 - 前記複数の画素回路の各々は、画素トランジスターを含み、
前記画素トランジスター、前記第1トランジスターおよび第2トランジスターは、薄膜トランジスターであること、
を特徴とする請求項5に記載の電気光学装置。 - 請求項5または6に記載された電気光学装置を備える
ことを特徴とする電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013127192A JP2015002497A (ja) | 2013-06-18 | 2013-06-18 | 静電保護回路、電気光学装置および電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013127192A JP2015002497A (ja) | 2013-06-18 | 2013-06-18 | 静電保護回路、電気光学装置および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015002497A true JP2015002497A (ja) | 2015-01-05 |
Family
ID=52296759
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013127192A Withdrawn JP2015002497A (ja) | 2013-06-18 | 2013-06-18 | 静電保護回路、電気光学装置および電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015002497A (ja) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5034143A (ja) * | 1973-07-28 | 1975-04-02 | ||
JPS57155820U (ja) * | 1981-03-24 | 1982-09-30 | ||
JPH07202583A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | Cmos保護回路 |
JP2000259099A (ja) * | 1999-03-11 | 2000-09-22 | Seiko Epson Corp | アクティブマトリクス基板、電気光学装置、およびアクティブマトリクス基板の製造方法 |
US20010053054A1 (en) * | 2000-06-14 | 2001-12-20 | Nec Corporation | Electrostatic discharge protection circuit |
US6479883B1 (en) * | 2000-05-04 | 2002-11-12 | United Microelectronics Corp. | Electrostatic discharge protection circuit |
JP2005274932A (ja) * | 2004-03-24 | 2005-10-06 | Seiko Epson Corp | 電気光学装置および電子機器 |
JP2006066871A (ja) * | 2004-07-27 | 2006-03-09 | Seiko Epson Corp | 発光装置、画像形成装置および表示装置 |
JP2009117946A (ja) * | 2007-11-02 | 2009-05-28 | Toyota Motor Corp | 入力回路付き電子部品回路 |
-
2013
- 2013-06-18 JP JP2013127192A patent/JP2015002497A/ja not_active Withdrawn
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5034143A (ja) * | 1973-07-28 | 1975-04-02 | ||
JPS57155820U (ja) * | 1981-03-24 | 1982-09-30 | ||
JPH07202583A (ja) * | 1993-12-28 | 1995-08-04 | Nec Corp | Cmos保護回路 |
JP2000259099A (ja) * | 1999-03-11 | 2000-09-22 | Seiko Epson Corp | アクティブマトリクス基板、電気光学装置、およびアクティブマトリクス基板の製造方法 |
US6479883B1 (en) * | 2000-05-04 | 2002-11-12 | United Microelectronics Corp. | Electrostatic discharge protection circuit |
US20010053054A1 (en) * | 2000-06-14 | 2001-12-20 | Nec Corporation | Electrostatic discharge protection circuit |
JP2001358297A (ja) * | 2000-06-14 | 2001-12-26 | Nec Corp | 静電保護回路 |
JP2005274932A (ja) * | 2004-03-24 | 2005-10-06 | Seiko Epson Corp | 電気光学装置および電子機器 |
JP2006066871A (ja) * | 2004-07-27 | 2006-03-09 | Seiko Epson Corp | 発光装置、画像形成装置および表示装置 |
JP2009117946A (ja) * | 2007-11-02 | 2009-05-28 | Toyota Motor Corp | 入力回路付き電子部品回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10572062B2 (en) | Display device and touch detection method of display device | |
US7009254B2 (en) | Electro-optical device and electronic apparatus | |
JP5024110B2 (ja) | 電気光学装置及び電子機器 | |
US10902809B2 (en) | Scan driver circuit, array substrate and display panel | |
US7889189B2 (en) | Electrooptic device | |
US10319316B2 (en) | Electro-optical device including a plurality of scanning lines | |
KR102635916B1 (ko) | 표시패널 및 이를 포함하는 보더리스 타입의 표시장치 | |
JP5717607B2 (ja) | 電気光学装置および表示装置 | |
US20140003571A1 (en) | Shift register circuit, electro-optical device and electronic apparatus | |
JP2015012215A (ja) | 静電気保護回路、電気光学装置、及び電子機器 | |
US8643014B2 (en) | Electro-optical device and electronic apparatus | |
JP2008116770A (ja) | 表示装置 | |
JP2005274932A (ja) | 電気光学装置および電子機器 | |
JP5861740B2 (ja) | 電気光学装置及び電子機器 | |
JP2010108981A (ja) | 半導体装置、電気光学装置及び電子機器 | |
JP2015002497A (ja) | 静電保護回路、電気光学装置および電子機器 | |
KR100827261B1 (ko) | 전기 광학 장치, 및 이것을 구비한 전자 기기 | |
JP5678992B2 (ja) | 電気光学装置及び電子機器 | |
KR102687608B1 (ko) | 표시 패널 및 이를 포함하는 표시 장치 | |
JP2014145901A (ja) | ソースドライバ用半導体装置及びそれを用いた液晶表示装置 | |
JP2010085813A (ja) | 電気光学装置及び電子機器 | |
KR200406658Y1 (ko) | 액정표시장치의 정전기 보호 회로 | |
JP2005308823A (ja) | 電荷除去回路、電気光学装置および電子機器 | |
JP4639623B2 (ja) | 電気光学装置および電子機器 | |
JP2006258857A (ja) | 電気光学装置及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20150403 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160314 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161206 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20170116 |