JP2018085389A - ドライエッチング方法及び半導体装置の製造方法 - Google Patents
ドライエッチング方法及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2018085389A JP2018085389A JP2016226298A JP2016226298A JP2018085389A JP 2018085389 A JP2018085389 A JP 2018085389A JP 2016226298 A JP2016226298 A JP 2016226298A JP 2016226298 A JP2016226298 A JP 2016226298A JP 2018085389 A JP2018085389 A JP 2018085389A
- Authority
- JP
- Japan
- Prior art keywords
- conductive member
- power
- insulating film
- bias power
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 44
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 32
- 238000000034 method Methods 0.000 title claims abstract description 32
- 238000001312 dry etching Methods 0.000 title claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 23
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 19
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 19
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- 150000002500 ions Chemical class 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- 238000009413 insulation Methods 0.000 abstract 4
- 239000000463 material Substances 0.000 abstract 2
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 34
- 239000010410 layer Substances 0.000 description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 29
- 229910052710 silicon Inorganic materials 0.000 description 29
- 239000010703 silicon Substances 0.000 description 29
- 230000015556 catabolic process Effects 0.000 description 10
- 238000012360 testing method Methods 0.000 description 9
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 150000001768 cations Chemical class 0.000 description 6
- 230000004907 flux Effects 0.000 description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 229910052786 argon Inorganic materials 0.000 description 4
- 230000007423 decrease Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- 239000004341 Octafluorocyclobutane Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- -1 for example Chemical compound 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- BCCOBQSFUDVTJQ-UHFFFAOYSA-N octafluorocyclobutane Chemical compound FC1(F)C(F)(F)C(F)(F)C1(F)F BCCOBQSFUDVTJQ-UHFFFAOYSA-N 0.000 description 1
- 235000019407 octafluorocyclobutane Nutrition 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 150000003254 radicals Chemical class 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32431—Constructional details of the reactor
- H01J37/32697—Electrostatic control
- H01J37/32706—Polarising the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
- H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
- H01J2237/32—Processing objects by plasma generation
- H01J2237/33—Processing objects by plasma generation characterised by the type of processing
- H01J2237/334—Etching
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Plasma & Fusion (AREA)
- Inorganic Chemistry (AREA)
- Analytical Chemistry (AREA)
- Drying Of Semiconductors (AREA)
- Plasma Technology (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】ドライエッチング方法は、第1導電性部材、前記第1導電性部材上に設けられた第1絶縁膜、前記第1絶縁膜上に設けられた第2導電性部材、及び、前記第2導電性部材上に設けられた第2絶縁膜を含む被加工材を、イオン種を用いてバイアス電力を断続的に印加しながら前記第2絶縁膜をエッチングすることにより、前記第2導電性部材を露出させる第1工程を備える。前記バイアス電力を連続して印加する時間を50マイクロ秒以下とし、前記バイアス電力のデューティ比を50%以下とする。
【選択図】図2
Description
以下、第1の実施形態について説明する。
先ず、本実施形態において使用するドライエッチング装置について説明する。
図1は、本実施形態において使用するドライエッチング装置を示す図である。
なお、図1は、実際の装置よりも大幅に簡略化して描かれている。
本実施形態に係る半導体装置の製造方法は、例えば、積層型の半導体記憶装置の製造方法であり、本実施形態に係るドライエッチング方法を含んでいる。
図2(a)〜(c)は、横軸に時間をとり、縦軸に各電力及び信号の値をとって、本実施形態に係るドライエッチング方法を示すタイミングチャートであり、(a)は交流電力PH、交流電力PL及びパルス信号SPの各波形を示し、(b)は第2ステップにおける重畳波WSの波形を示し、(c)は(b)の一部拡大図である。
図3は、本実施形態に係る半導体装置の製造方法を示す平面図である。
図4〜図8は、本実施形態に係る半導体装置の製造方法を示す断面図である。
図4は、図3に示すA−A’線による断面図である。
図9及び図10は、本実施形態に係る半導体装置の柱状部材を示す断面図である。
図9は図8の領域Bを示す。
図10は、図9に示す断面に対して直交した断面を示す。
なお、図4〜図8は、半導体装置の中間構造体を模式的に示す図であり、図を見やすくするために、各構成要素は実際よりも少なく、且つ、大きく描かれている。
本実施形態においては、メモリホールMHを形成するためのドライエッチングを、第1ステップと第2ステップに分けて実行している。具体的には、エッチングの開始時からメモリホールMHが積層体15を貫通する直前まで第1ステップを実行し、その後、エッチングの終了まで第2ステップを実行する。
次に、第2の実施形態について説明する。
図11は、横軸に時間をとり、縦軸に各電力及び信号の値をとって、本実施形態に係るドライエッチング方法を示すタイミングチャートである。
本実施形態においては、第1ステップの後に第3ステップを実行することにより、第1ステップにおいてメモリホールMHの底面に蓄積された正電荷を消失させ、電位差ΔVsbの絶対値を低減する。その後、第2ステップを実行する。これにより、第2ステップにおけるアーキングの発生をより効果的に抑制することができる。また、交流電力PHを増加させることにより、電位差ΔVsbの緩和をより一層促進することができる。
本実施形態における上記以外の方法は、前述の第1の実施形態と同様である。
次に、試験例について説明する。
図13は、横軸に時間をとり、縦軸に各電位をとって、本試験例におけるサンプル各部の電位変化を示すグラフ図である。
図14は、横軸に時間をとり、縦軸に電位差ΔVsbの絶対値をとって、本試験例におけるオン期間Ton及びオフ期間Toffの電位差ΔVsbの変化を示すグラフ図である。
次に、試練例2について説明する。
本試験例においては、プラズマシミュレーションを行い、バイアス電力がオンの場合と、バイアス電力がオフの場合において、メモリホールMHの底面及びメモリホールMHの開口部付近について、陽イオンのフラックス及び電子のフラックスを算出した。その結果、バイアス電力がオンのとき、メモリホールMHの底面においては、陽イオンのフラックスが電子のフラックスより多く、間口部付近においては、底面と比較して、陽イオンのフラックスと電子のフラックスとの差が小さかった。このため、メモリホールMHの底面における陽イオンの蓄積に起因して、底面と開口部付近との間で電位差が発生することが、また、メモリホールMHの開口部付近とシリコンウェーハ10とは、ウェーハ70の外面を介して導通されているため、電位差ΔVsbが生じることが確認された。
Claims (11)
- 第1導電性部材、前記第1導電性部材上に設けられた第1絶縁膜、前記第1絶縁膜上に設けられた第2導電性部材、及び、前記第2導電性部材上に設けられた第2絶縁膜を含む被加工材を、イオン種を用いてバイアス電力を断続的に印加しながら前記第2絶縁膜をエッチングすることにより、前記第2導電性部材を露出させる第1工程を備え、
前記バイアス電力を連続して印加する時間を50マイクロ秒以下とし、前記バイアス電力のデューティ比を50%以下とするドライエッチング方法。 - 前記バイアス電力を連続して印加しない時間を50マイクロ秒以上とする請求項1記載のドライエッチング方法。
- 第1周波数の第1交流電力、前記第1周波数よりも低い第2周波数の第2交流電力、及び、前記第2周波数よりも低い第3周波数のパルス信号を前記被加工材に印加し、前記バイアス電力は前記第2交流電力及び前記パルス信号の重畳波である請求項1または2に記載のドライエッチング方法。
- 第1導電性部材、前記第1導電性部材上に設けられた第1絶縁膜、前記第1絶縁膜上に設けられた第2導電性部材、及び、前記第2導電性部材上に設けられた第2絶縁膜を含む被加工材を、イオン種を用いてバイアス電力を断続的に印加しながら前記第2絶縁膜をエッチングすることにより、前記第2導電性部材を露出させる第1工程を備え、
前記バイアス電力を連続して印加する時間を50マイクロ秒以下とし、前記バイアス電力のデューティ比を50%以下とする半導体装置の製造方法。 - シリコン酸化層及びシリコン窒化層を交互に積層させることにより、前記第2絶縁膜を形成する工程をさらに備えた請求項4記載の半導体装置の製造方法。
- 前記バイアス電力を連続して印加しない時間を50マイクロ秒以上とする請求項4または5に記載の半導体装置の製造方法。
- 第1周波数の第1交流電力、前記第1周波数よりも低い第2周波数の第2交流電力、及び、前記第2周波数よりも低い第3周波数のパルス信号を前記被加工材に印加し、前記バイアス電力は前記第2交流電力及び前記パルス信号の重畳波である請求項4〜6のいずれか1つに記載の半導体装置の製造方法。
- 前記第2導電性部材は前記被加工材の表面に露出しておらず、かつ、前記第1導電性部材から電気的に絶縁されている請求項4〜7のいずれか1つに記載の半導体装置の製造方法。
- 前記第1工程の前に、イオン種を用いてバイアス電力を印加しながら前記第2導電性部材を露出させないように前記第2絶縁膜をエッチングする第2工程をさらに備えた請求項4〜8のいずれか1つに記載の半導体装置の製造方法。
- 前記第2工程において、前記バイアス電力は継続的に印加するか、前記第1工程よりも高いデューティ比で断続的に印加する請求項9記載の半導体装置の製造方法。
- 前記第2工程の後、前記第1工程の前に、バイアス電力を印加しない第3工程をさらに備えた請求項9または10に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016226298A JP6697372B2 (ja) | 2016-11-21 | 2016-11-21 | ドライエッチング方法及び半導体装置の製造方法 |
US15/661,243 US10332906B2 (en) | 2016-11-21 | 2017-07-27 | Dry etching method and method for manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016226298A JP6697372B2 (ja) | 2016-11-21 | 2016-11-21 | ドライエッチング方法及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018085389A true JP2018085389A (ja) | 2018-05-31 |
JP6697372B2 JP6697372B2 (ja) | 2020-05-20 |
Family
ID=62147239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016226298A Active JP6697372B2 (ja) | 2016-11-21 | 2016-11-21 | ドライエッチング方法及び半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US10332906B2 (ja) |
JP (1) | JP6697372B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019244697A1 (ja) * | 2018-06-22 | 2019-12-26 | 東京エレクトロン株式会社 | プラズマ処理方法及びプラズマ処理装置 |
JP2020102443A (ja) * | 2018-12-19 | 2020-07-02 | 東京エレクトロン株式会社 | プラズマ処理装置、インピーダンスの整合方法、及びプラズマ処理方法 |
WO2020145051A1 (ja) * | 2019-01-09 | 2020-07-16 | 東京エレクトロン株式会社 | プラズマ処理装置及びプラズマ処理方法 |
CN111524782A (zh) * | 2019-02-05 | 2020-08-11 | 东京毅力科创株式会社 | 等离子体处理装置 |
TWI824768B (zh) * | 2018-06-22 | 2023-12-01 | 日商東京威力科創股份有限公司 | 電漿處理裝置、處理器、控制方法、非暫時性電腦可讀記錄媒體及電腦程式 |
TWI834156B (zh) * | 2021-06-29 | 2024-03-01 | 大陸商中微半導體設備(上海)股份有限公司 | 電漿約束環、電漿處理設備及處理半導體的方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190132151A (ko) * | 2018-05-18 | 2019-11-27 | 에스케이하이닉스 주식회사 | 블랭크 위상반전 포토마스크 및 이를 이용한 위상반전 포토마스크와 그 제조방법 |
US11495470B1 (en) * | 2021-04-16 | 2022-11-08 | Applied Materials, Inc. | Method of enhancing etching selectivity using a pulsed plasma |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0497523A (ja) * | 1990-08-15 | 1992-03-30 | Nec Corp | 半導体装置の製造方法 |
JPH08130205A (ja) * | 1994-10-31 | 1996-05-21 | Nippon Steel Corp | 導電性膜のエッチング終点検出装置 |
JP2000091325A (ja) * | 1998-09-11 | 2000-03-31 | Hitachi Ltd | 表面処理方法および装置 |
JP2012523134A (ja) * | 2009-04-06 | 2012-09-27 | ラム リサーチ コーポレーション | 変調多周波処理方法 |
KR20130027935A (ko) * | 2011-09-08 | 2013-03-18 | 성균관대학교산학협력단 | 다중 주파수의 rf 펄스 파워를 이용한 펄스 플라즈마의 특성 제어 방법 |
WO2013118660A1 (ja) * | 2012-02-09 | 2013-08-15 | 東京エレクトロン株式会社 | 半導体製造装置の製造方法及び半導体製造装置 |
JP2014017406A (ja) * | 2012-07-10 | 2014-01-30 | Tokyo Electron Ltd | プラズマ処理方法及びプラズマ処理装置 |
JP2014216331A (ja) * | 2013-04-22 | 2014-11-17 | 株式会社日立ハイテクノロジーズ | プラズマエッチング方法 |
JP2016119338A (ja) * | 2014-12-18 | 2016-06-30 | 東京エレクトロン株式会社 | プラズマエッチング方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5352324A (en) | 1992-11-05 | 1994-10-04 | Hitachi, Ltd. | Etching method and etching apparatus therefor |
JPH11219938A (ja) | 1998-02-02 | 1999-08-10 | Matsushita Electron Corp | プラズマエッチング方法 |
US6492277B1 (en) | 1999-09-10 | 2002-12-10 | Hitachi, Ltd. | Specimen surface processing method and apparatus |
KR100514150B1 (ko) | 1998-11-04 | 2005-09-13 | 서페이스 테크놀로지 시스템스 피엘씨 | 기판 에칭 방법 및 장치 |
US6759339B1 (en) * | 2002-12-13 | 2004-07-06 | Silicon Magnetic Systems | Method for plasma etching a microelectronic topography using a pulse bias power |
US7718538B2 (en) | 2007-02-21 | 2010-05-18 | Applied Materials, Inc. | Pulsed-plasma system with pulsed sample bias for etching semiconductor substrates |
JP5514413B2 (ja) | 2007-08-17 | 2014-06-04 | 東京エレクトロン株式会社 | プラズマエッチング方法 |
KR100919342B1 (ko) * | 2007-09-06 | 2009-09-25 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
US8110881B2 (en) * | 2007-09-27 | 2012-02-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | MRAM cell structure with a blocking layer for avoiding short circuits |
JP2014187231A (ja) | 2013-03-25 | 2014-10-02 | Tokyo Electron Ltd | プラズマエッチング方法及びプラズマエッチング装置 |
-
2016
- 2016-11-21 JP JP2016226298A patent/JP6697372B2/ja active Active
-
2017
- 2017-07-27 US US15/661,243 patent/US10332906B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0497523A (ja) * | 1990-08-15 | 1992-03-30 | Nec Corp | 半導体装置の製造方法 |
JPH08130205A (ja) * | 1994-10-31 | 1996-05-21 | Nippon Steel Corp | 導電性膜のエッチング終点検出装置 |
JP2000091325A (ja) * | 1998-09-11 | 2000-03-31 | Hitachi Ltd | 表面処理方法および装置 |
JP2012523134A (ja) * | 2009-04-06 | 2012-09-27 | ラム リサーチ コーポレーション | 変調多周波処理方法 |
KR20130027935A (ko) * | 2011-09-08 | 2013-03-18 | 성균관대학교산학협력단 | 다중 주파수의 rf 펄스 파워를 이용한 펄스 플라즈마의 특성 제어 방법 |
WO2013118660A1 (ja) * | 2012-02-09 | 2013-08-15 | 東京エレクトロン株式会社 | 半導体製造装置の製造方法及び半導体製造装置 |
JP2014017406A (ja) * | 2012-07-10 | 2014-01-30 | Tokyo Electron Ltd | プラズマ処理方法及びプラズマ処理装置 |
JP2014216331A (ja) * | 2013-04-22 | 2014-11-17 | 株式会社日立ハイテクノロジーズ | プラズマエッチング方法 |
JP2016119338A (ja) * | 2014-12-18 | 2016-06-30 | 東京エレクトロン株式会社 | プラズマエッチング方法 |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019244697A1 (ja) * | 2018-06-22 | 2019-12-26 | 東京エレクトロン株式会社 | プラズマ処理方法及びプラズマ処理装置 |
JP2019220650A (ja) * | 2018-06-22 | 2019-12-26 | 東京エレクトロン株式会社 | プラズマ処理方法及びプラズマ処理装置 |
CN111837222A (zh) * | 2018-06-22 | 2020-10-27 | 东京毅力科创株式会社 | 等离子体处理方法及等离子体处理装置 |
TWI815911B (zh) * | 2018-06-22 | 2023-09-21 | 日商東京威力科創股份有限公司 | 電漿處理方法及電漿處理裝置 |
TWI824768B (zh) * | 2018-06-22 | 2023-12-01 | 日商東京威力科創股份有限公司 | 電漿處理裝置、處理器、控制方法、非暫時性電腦可讀記錄媒體及電腦程式 |
CN111837222B (zh) * | 2018-06-22 | 2024-04-09 | 东京毅力科创株式会社 | 等离子体处理方法及等离子体处理装置 |
JP2020102443A (ja) * | 2018-12-19 | 2020-07-02 | 東京エレクトロン株式会社 | プラズマ処理装置、インピーダンスの整合方法、及びプラズマ処理方法 |
WO2020145051A1 (ja) * | 2019-01-09 | 2020-07-16 | 東京エレクトロン株式会社 | プラズマ処理装置及びプラズマ処理方法 |
CN111524782A (zh) * | 2019-02-05 | 2020-08-11 | 东京毅力科创株式会社 | 等离子体处理装置 |
TWI834156B (zh) * | 2021-06-29 | 2024-03-01 | 大陸商中微半導體設備(上海)股份有限公司 | 電漿約束環、電漿處理設備及處理半導體的方法 |
Also Published As
Publication number | Publication date |
---|---|
US10332906B2 (en) | 2019-06-25 |
JP6697372B2 (ja) | 2020-05-20 |
US20180145086A1 (en) | 2018-05-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6697372B2 (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
TWI673752B (zh) | 電漿裝置 | |
KR100389642B1 (ko) | 표면처리방법및표면처리장치 | |
US9230824B2 (en) | Method of manufacturing semiconductor device | |
US20130220549A1 (en) | Using positive dc offset of bias rf to neutralize charge build-up of etch features | |
US20180053661A1 (en) | Plasma etching apparatus and method of manufacturing a semiconductor device using the same | |
JP2007035860A (ja) | 半導体装置の製造方法 | |
TWI553692B (zh) | Plasma etching apparatus and etching method thereof | |
KR20170054280A (ko) | 플라즈마 전력 레벨에 반응하는 2-모드 프로세스 가스 조성을 사용하는 플라즈마 에칭을 위한 방법들 및 시스템들 | |
JP2000294540A (ja) | 半導体装置の製造方法と製造装置 | |
TWI466161B (zh) | 用以製備高寬深比結構之電漿蝕刻方法及堆疊式電容器之製備方法 | |
US20190122903A1 (en) | Plasma Treatment Apparatus and Method of Fabricating Semiconductor Device Using the Same | |
CN109216147B (zh) | 半导体制造装置及其操作方法 | |
TW202226364A (zh) | 脈衝式電容耦合電漿製程 | |
JP2020031190A5 (ja) | ||
KR102455749B1 (ko) | 산화물 에칭 선택도를 증가시키기 위한 방법 | |
KR100305134B1 (ko) | 에칭방법 | |
JP4577328B2 (ja) | 半導体装置の製造方法 | |
US11776819B2 (en) | Point etching module using annular surface dielectric barrier discharge apparatus and method for control etching profile of point etching module | |
JP5961794B2 (ja) | 高アスペクト比の凹凸構造を有するシリコン基板の製造方法 | |
CN103000482B (zh) | 蚀刻方法和装置 | |
US11495470B1 (en) | Method of enhancing etching selectivity using a pulsed plasma | |
JP5555871B2 (ja) | 半導体素子の製造方法及び半導体素子 | |
JP6391734B2 (ja) | 半導体製造方法 | |
JP6184838B2 (ja) | 半導体製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20170620 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20180905 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190314 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200107 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191226 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200403 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200424 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6697372 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |