JP2018056731A - Optical receiver, level detection circuit and receiver - Google Patents
Optical receiver, level detection circuit and receiver Download PDFInfo
- Publication number
- JP2018056731A JP2018056731A JP2016188939A JP2016188939A JP2018056731A JP 2018056731 A JP2018056731 A JP 2018056731A JP 2016188939 A JP2016188939 A JP 2016188939A JP 2016188939 A JP2016188939 A JP 2016188939A JP 2018056731 A JP2018056731 A JP 2018056731A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- terminal
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 122
- 230000003287 optical effect Effects 0.000 title claims abstract description 99
- 230000008859 change Effects 0.000 claims abstract description 23
- 239000003990 capacitor Substances 0.000 claims description 55
- 230000010363 phase shift Effects 0.000 claims description 7
- 238000011084 recovery Methods 0.000 claims description 4
- 230000010354 integration Effects 0.000 claims 2
- 230000010355 oscillation Effects 0.000 claims 2
- 230000004044 response Effects 0.000 abstract description 21
- 238000005457 optimization Methods 0.000 abstract description 6
- 230000014759 maintenance of location Effects 0.000 abstract description 2
- 230000005540 biological transmission Effects 0.000 description 33
- 238000004891 communication Methods 0.000 description 20
- 238000010586 diagram Methods 0.000 description 14
- 239000000470 constituent Substances 0.000 description 4
- 238000000605 extraction Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- 230000004043 responsiveness Effects 0.000 description 3
- 230000001427 coherent effect Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000004088 simulation Methods 0.000 description 2
- 235000004348 Perilla frutescens Nutrition 0.000 description 1
- 244000124853 Perilla frutescens Species 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
Description
本発明は、光通信に用いられる光受信装置に関するものである。 The present invention relates to an optical receiver used for optical communication.
光信号を送受信する通信システムとしてＰＯＮ（Passive Optical Network）システムがある。ＰＯＮシステムは、複数の加入者宅の端末（ＯＮＵ：Optical Network Unit）と、局（ＯＬＴ：Optical Line Terminal）とを光ファイバで接続して通信するシステムである。ＰＯＮシステムの性質上、ＯＬＴと各々のＯＮＵとの距離が大きく異なるため、ＯＬＴの光受信装置が各々のＯＮＵから受信する光信号の振幅（以後、受光レベルと表記する）は大きく異なる。また、ＯＮＵから送信される信号はバースト信号であるため、ＯＬＴが各々のＯＮＵから受信する光信号には光信号と光信号の間に光信号が存在しない間隔が生じることになる。このようなことから、受信する光信号の受光レベルやタイミングが異なる場合でも、一定の水準で受信できるようにするための処理が光受信装置には必要となる。更には、ＰＯＮシステムのような通信システムには伝送速度の高速化が要求されており、この要求が将来も継続して求められていくことが予想される。このような観点から、前記したような光受信装置が一定の水準で光信号を受信できるようにするための処理には、通信システムに適用される伝送速度に因らずに適用できることも必要となる。 There is a PON (Passive Optical Network) system as a communication system for transmitting and receiving optical signals. The PON system is a system in which a plurality of subscriber home terminals (ONU: Optical Network Unit) and a station (OLT: Optical Line Terminal) are connected via an optical fiber for communication. Due to the nature of the PON system, the distance between the OLT and each ONU is greatly different, and therefore the amplitude of the optical signal received by each optical unit of the OLT (hereinafter referred to as the light reception level) is greatly different. In addition, since a signal transmitted from the ONU is a burst signal, an optical signal received by the OLT from each ONU has an interval in which no optical signal exists between the optical signals. For this reason, even if the light reception level and timing of the received optical signal are different, the optical receiving apparatus needs to be processed so that it can be received at a constant level. Furthermore, the communication system such as the PON system is required to increase the transmission speed, and it is expected that this request will be continuously demanded in the future. From such a point of view, the processing for enabling the optical receiver as described above to receive an optical signal at a certain level needs to be applicable regardless of the transmission rate applied to the communication system. Become.
図１０は、一般的な光受信装置の構成概略図である。光受信装置は、フォトダイオードであるＰＤ（Photo Diode）１０、トランスインピーダンスアンプであるＴＩＡ（Trans Impedance Amplifier）２０、リミッティングアンプであるＬＡ（Limiting Amplifier）４０、及び信号処理部５０を備える。ＰＤ１０は、図示しない光送信装置から送出された光信号を検出して電流信号１１をＴＩＡ２０に出力する。ＴＩＡ２０は電流信号１１を電圧信号に変換し、電圧信号（最終出力２２）をＬＡ４０に出力する。ＬＡ４０は電圧信号（最終出力２２）を所定の電圧振幅に増幅して信号処理部５０に出力する。信号処理部５０は増幅された電圧信号（最終出力２２）に受信処理を実行して受信データを取得する。信号処理部５０における受信処理の例としては、図示したクロック・データ・リカバリであるＣＤＲ（Clock and Data Recovery）５１において受信した光信号からクロック信号の生成やデータの抽出を行い、付加的情報からデータ本体の判別や論理演算する処理などを含む。
FIG. 10 is a schematic configuration diagram of a general optical receiver. The optical receiver includes a PD (Photo Diode) 10 that is a photodiode, a TIA (Trans Impedance Amplifier) 20 that is a transimpedance amplifier, an LA (Limiting Amplifier) 40 that is a limiting amplifier, and a
一般的に光受信装置が受信した信号レベルを一定の水準に揃える処理としては、ＴＩＡやＬＡに利得の自動調整（ＡＧＣ：Auto Gain Control）機能が実装される、又はその回路を実装することで実現される。ＡＧＣの一例としては、ＴＩＡの出力と入力の間に帰還抵抗部を設け、ＴＩＡの出力レベルに基づいて帰還抵抗値を可変させ、ＴＩＡの出力が一定レベルとなるようにＴＩＡの利得を自動で制御する構成がある（例えば、特許文献１〜特許文献５参照）。これらの構成では、ＴＩＡの出力レベルの検出結果を利得制御電圧として帰還抵抗部に入力し、帰還抵抗値を可変することでＡＧＣを実現するが、ＴＩＡの出力レベルを検出するレベル検出部のコンデンサと抵抗に起因した時定数によって、利得制御電圧の決定速度と保持時間（以後、双方を合わせて応答性能とする）が決まる。利得制御電圧の応答性能は、ＡＧＣ機能の応答性能と等価である。一般的に、時定数が大きければ決定速度は遅く、保持時間は長い。逆に時定数が小さければ決定速度は速く、保持時間は短い。即ち、同一データ内のレベル変化に追随できるように決定速度を速くすると、極性が同じデータ（特に、ゼロないし“Ｌｏｗ”）が連続するような場合であっても利得制御電圧が変わってしまい、逆に極性が同じデータが連続してしまう信号パターン列にも適合するように保持時間を長くすると、急激なレベル変化に追随できずにＡＧＣ機能が適切に動作しなくなってしまう。更には、コンデンサ容量や抵抗値は固定パラメータであるため、伝送速度が異なるシステム間で構成部品を共有することは困難である。 In general, as a process for aligning the signal level received by the optical receiver to a certain level, an automatic gain control (AGC) function or a circuit thereof is implemented in TIA or LA. Realized. As an example of AGC, a feedback resistance unit is provided between the output and input of the TIA, the feedback resistance value is varied based on the output level of the TIA, and the gain of the TIA is automatically adjusted so that the output of the TIA becomes a constant level. There exists a structure to control (for example, refer patent documents 1-patent documents 5). In these configurations, the AGC is realized by inputting the detection result of the output level of the TIA to the feedback resistor unit as the gain control voltage and changing the feedback resistor value. However, the capacitor of the level detecting unit that detects the output level of the TIA The speed of determining the gain control voltage and the holding time (hereinafter referred to as response performance together) are determined by the time constant caused by the resistance. The response performance of the gain control voltage is equivalent to the response performance of the AGC function. In general, if the time constant is large, the determination speed is slow and the holding time is long. Conversely, if the time constant is small, the determination speed is fast and the holding time is short. That is, if the decision speed is increased so that the level change in the same data can be followed, the gain control voltage changes even when data having the same polarity (especially zero or “Low”) continues. On the other hand, if the holding time is extended so as to be adapted to a signal pattern sequence in which data having the same polarity continues, the AGC function cannot be properly operated without following a rapid level change. Furthermore, since the capacitor capacity and resistance value are fixed parameters, it is difficult to share components between systems having different transmission speeds.
理想的には、ＡＧＣ機能の応答性能が、利得制御電圧が即座に決定され、極性が同じデータが連続する信号パターン列でも電圧が変動しない程度に保持時間が長く、かつ急激なレベル変動にも追随できるような、応答性能であることが望ましい。更には、伝送速度が異なる通信システムに適用した場合にも、伝送速度の違いに影響されない一様な応答性能であることが望ましい。 Ideally, the response performance of the AGC function is such that the gain control voltage is determined immediately, the holding time is long enough that the voltage does not fluctuate even in a signal pattern sequence in which data of the same polarity continues, and the level fluctuation is abrupt. It is desirable that the response performance can be followed. Furthermore, even when applied to communication systems with different transmission rates, it is desirable that the response performance be uniform without being affected by the difference in transmission rates.
特許文献１及び特許文献２では、ＡＧＣ機能の応答速度最適化については述べられてない。特許文献３〜特許文献５において、ＡＧＣ機能の応答速度を最適化する試みはなされているものの、特許文献３におけるにおけるＡＧＣ機能の応答速度最適化の試みは、時定数が異なるレベル抽出部を２つ用意し、時定数切替信号に基づいてレベル抽出部を切替えてレベルを抽出し、その出力をＡＧＣ機能の利得制御電圧として帰還抵抗部にフィードバックするものである。しかしながら、特許文献３によるＡＧＣ機能の応答速度最適化では、適用する通信システムの伝送速度や信号パターン列などから想定される時定数に合わせてレベル抽出部を予め用意するので、汎用性の観点から望ましくない。また、汎用性を高めるためにはレベル抽出部を複数用意する必要があるが、この場合回路規模が大きくなるため、省電力化や低コスト化の観点から望ましくない。
In
特許文献４におけるＡＧＣ機能の応答速度最適化の試みは、増幅器出力を差動信号に変換して平均値検出回路に入力し、ローパスフィルタを適用した正相信号と、ハイパスフィルタを適用した逆相信号を重畳し、その出力を利得制御電圧として帰還抵抗部にフィードバックするものである。しかしながら、特許文献４によるＡＧＣ機能の応答速度最適化では、同一通信システムにおける隣接するパケットデータ間の強度差に対する応答速度とデータ内の同符号連続区間に対する応答速度とのトレードオフを緩和することのみを目的としている。このため、伝送速度が異なる通信システムに適用しようとする場合にはその通信システムに適合するような平均値検出回路を用意する必要があり、特許文献１の場合と同様に、汎用性を高めるためには平均値検出回路を複数用意する必要があり、省電力化や低コスト化の観点から望ましくない。
In the attempt to optimize the response speed of the AGC function in
特許文献５におけるＡＧＣ機能の応答速度最適化の試みは、適用する通信システムの伝送速度に基づいたレート切替信号を帰還抵抗部に入力し、帰還抵抗部の構成要素であるトランジスタがレート切替信号に基づいてＯＮ／ＯＦＦ制御されることでＴＩＡの利得が制御されるものである。しかしながら、特許文献５によるＡＧＣ機能の応答速度最適化では、伝送速度が異なるシステムの信号を受信する場合の利得制御には適応できるものの、伝送速度が等しい同一通信システムにおけるデータの強度差に対しての利得制御には適応できない。
In the attempt to optimize the response speed of the AGC function in
本発明の目的は、ＡＧＣ機能を実現するための回路規模を大きくすることなくこれらの課題を解決することにあり、より具体的には、受信信号の強度変化に追随する即応性、極性が同じデータが連続する信号パターン列に対する保持性、及び伝送速度が異なる通信システムへの適応性、これら３つの特性を満足するＡＧＣ機能の応答速度最適化を実現することにある。 An object of the present invention is to solve these problems without increasing the circuit scale for realizing the AGC function. More specifically, the present invention has the same responsiveness and polarity following the intensity change of the received signal. The object is to realize the holdability for a signal pattern sequence in which data is continuous, adaptability to a communication system having different transmission speeds, and optimize the response speed of the AGC function satisfying these three characteristics.
上述の目的を達成するため、本発明による光受信装置は、以下の特徴的な構成を備えている。 In order to achieve the above object, an optical receiver according to the present invention has the following characteristic configuration.
本発明の一の光受信装置は、受信した光信号の受光レベルに応じた電流信号を出力する受光素子、受光素子から出力される電流信号を電圧信号に変換して出力するＴＩＡ、ＴＩＡの出力電圧レベルを検出して出力するレベル検出部、ＴＩＡの出力電圧信号が所定の電圧振幅となるように増幅するＬＡ、及びＬＡで増幅された電圧信号を受信処理して受信データを得る信号処理部によって主に構成される。また、ＴＩＡは、出力電圧信号の利得を制御するため、出力端と入力端との間に挿入される帰還抵抗部を備え、帰還抵抗部には、レベル検出部の検出結果が利得制御電圧として入力される。これによりＴＩＡは、帰還抵抗部の抵抗値が可変制御されて利得が制御される。 An optical receiver according to the present invention includes a light receiving element that outputs a current signal corresponding to a received light level of a received optical signal, and outputs TIA and TIA that convert a current signal output from the light receiving element into a voltage signal and output the voltage signal. A level detection unit that detects and outputs a voltage level, an LA that amplifies the TIA output voltage signal to have a predetermined voltage amplitude, and a signal processing unit that receives the voltage signal amplified by LA and obtains received data It is mainly composed of In addition, the TIA includes a feedback resistor section inserted between the output terminal and the input terminal in order to control the gain of the output voltage signal, and the detection result of the level detection section is used as a gain control voltage in the feedback resistor section. Entered. Thereby, the gain of the TIA is controlled by variably controlling the resistance value of the feedback resistor unit.
レベル検出部には、周波数成分を持つ正相及び逆相の電圧信号の入力端子を備え、この入力端子から入力された正相及び逆相の電圧信号の周波数に基づいて、レベル検出に適用する時定数が可変制御される。 The level detection unit includes input terminals for positive-phase and negative-phase voltage signals having frequency components, and is applied to level detection based on the frequencies of the positive-phase and negative-phase voltage signals input from this input terminal. The time constant is variably controlled.
周波数成分を持つ電圧信号として、伝送速度に基づいたクロック信号又は分周されたクロック信号を適用する。 As a voltage signal having a frequency component, a clock signal based on a transmission speed or a divided clock signal is applied.
ＴＩＡの出力電圧信号が入力され、この入力信号に基づいたクロック信号を生成してレベル検出部に出力するクロック生成部をさらに備える。 A TIA output voltage signal is input, and a clock generation unit that generates a clock signal based on the input signal and outputs the clock signal to the level detection unit is further provided.
レベル検出部は、ＴＩＡの出力電圧信号が入力され、その電圧レベルを検出するレベル検出回路と、周波数成分を持つ正相及び逆相の電圧信号が入力され、レベル検出回路における電圧レベルの検出に適用する時定数を可変制御する時定数調整回路とを備える。 The level detection unit receives a TIA output voltage signal, receives a level detection circuit for detecting the voltage level, and a positive phase signal and a negative phase voltage signal having frequency components, and detects the voltage level in the level detection circuit. And a time constant adjusting circuit for variably controlling the time constant to be applied.
本発明の他の光受信装置は、受光素子と、受光素子の出力電流の変化を電圧の変化に変換するＴＩＡと、前記電圧の変化の電圧レベルを検出する電圧レベル検出部とを備える光受信装置であって、前記ＴＩＡは、その帰還抵抗器の抵抗値を電圧制御することができるものであり、前記電圧レベル検出部は、スイッチドキャパシタを用いた擬似抵抗器と、キャパシタとの時定数で前記電圧を時間積分することを特徴とする。 Another optical receiver of the present invention includes a light receiving element, a TIA that converts a change in output current of the light receiving element into a change in voltage, and a voltage level detector that detects a voltage level of the change in voltage. The TIA is capable of voltage-controlling the resistance value of the feedback resistor, and the voltage level detecting unit includes a pseudo-resistor using a switched capacitor and a time constant of the capacitor. The voltage is integrated over time.
本発明の一のレベル検出回路は、第１及び第２のトランジスタ、バッファ回路、電源電圧端子、第１のキャパシタ、抵抗、及び時定数制御回路を備え、入力された電圧信号の電圧レベルを検出するレベル検出回路であって、前記第１のトランジスタのゲート端子を入力点として、レベル検出対象である電圧信号が前記バッファ回路を介して入力されるように接続され、前記第１のトランジスタのドレイン端子に前記電源電圧端子が接続され、前記第１のトランジスタのソース端子に、前記第１のキャパシタの一端、前記抵抗の一端、及び前記時定数制御回路の高電位端が接続され、前記第１のキャパシタの他端は接地され、前記抵抗の他端及び前記時定数制御回路の低電位端は、前記第２のトランジスタのドレイン端子に接続され、前記第２のトランジスタのゲート端子に電流調整用の制御電圧端子が接続され、前記第２のトランジスタのソース端子が接地され、前記時定数制御回路の高電位端が出力点であることを特徴とする。 One level detection circuit of the present invention includes first and second transistors, a buffer circuit, a power supply voltage terminal, a first capacitor, a resistor, and a time constant control circuit, and detects a voltage level of an input voltage signal. A level detection circuit that is connected so that a voltage signal as a level detection target is input via the buffer circuit with the gate terminal of the first transistor as an input point, and the drain of the first transistor The power supply voltage terminal is connected to the terminal, the one terminal of the first capacitor, the one end of the resistor, and the high potential terminal of the time constant control circuit are connected to the source terminal of the first transistor, The other end of the capacitor is grounded, and the other end of the resistor and the low potential end of the time constant control circuit are connected to the drain terminal of the second transistor, Control voltage terminal for current adjustment to the gate terminal of the transistor is connected, the source terminal of the second transistor is grounded, wherein the high-potential end of the time constant control circuit is the output point.
本発明の他のレベル検出回路は、第１及び第２のトランジスタ、バッファ回路、電源電圧端子、第１のキャパシタ、抵抗、及び時定数制御回路を備え、入力された電圧信号の電圧レベルを検出するレベル検出回路であって、前記第１のトランジスタのゲート端子を入力点として、前記バッファ回路を介してレベル検出対象である電圧信号が入力されるように接続され、前記第１のトランジスタのドレイン端子に電源電圧端子が接続され、前記第１のトランジスタのソース端子に、前記時定数制御回路の高電位端、抵抗の一端、及び前記第２のトランジスタのドレイン端子が接続され、前記時定数制御回路の低電位端と、前記抵抗の他端と、前記第１のキャパシタの一端とが接続され、前記第２のトランジスタのゲート端子に電流調整用の制御電圧端子が接続され、前記第２のトランジスタのソース端子及び前記第１のキャパシタの他端が接地され、前記時定数制御回路の低電位端が出力点であることを特徴とする。 Another level detection circuit of the present invention includes first and second transistors, a buffer circuit, a power supply voltage terminal, a first capacitor, a resistor, and a time constant control circuit, and detects a voltage level of an input voltage signal. A level detection circuit configured to receive a voltage signal as a level detection target via the buffer circuit with the gate terminal of the first transistor as an input point, and to the drain of the first transistor A power supply voltage terminal is connected to the terminal, a high potential end of the time constant control circuit, one end of a resistor, and a drain terminal of the second transistor are connected to the source terminal of the first transistor, and the time constant control is performed. A low potential end of the circuit, the other end of the resistor, and one end of the first capacitor are connected, and a current adjustment control is connected to the gate terminal of the second transistor. Voltage terminal is connected, the source terminal and the other end of said first capacitor of the second transistor is grounded, and wherein the low potential end of the time constant control circuit is the output point.
本発明の光受信装置によれば、回路規模を大きくすることなく、受信信号の強度変化に追随する即応性、同符号が連続する信号パターン列に対する保持性、及び伝送速度が異なるシステムへの適応性、これらを満足するＡＧＣ機能の応答速度最適化を実現することができる。 According to the optical receiving apparatus of the present invention, without increasing the circuit scale, the responsiveness to follow the intensity change of the received signal, the retention for the signal pattern sequence in which the same sign continues, and the adaptation to the system having different transmission speeds The response speed of the AGC function that satisfies these requirements can be realized.
以下、図面を参照して、本発明の実施形態について説明するが、各構成要素の形状、大きさ、及び配置関係などについては、この発明が理解できる程度に概略的に示したものに過ぎず、発明を図示例に限定するものではない。各図面間において同様の構成要素については、同一の番号を付して示し、その重複する説明を省略することもある。また、以下の説明において特定の条件等を用いることがあるが、これらの条件等は好適例の一つに過ぎないため、本発明はこれらに限定されるものではなく、この発明の構成の範囲を逸脱せずにこの発明の効果を達成できる多くの変更又は変形を行うことができる。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the shape, size, arrangement relationship, and the like of each component are merely schematically shown to the extent that the present invention can be understood. The invention is not limited to the illustrated example. Constituent elements that are the same between the drawings are denoted by the same reference numerals, and redundant description thereof may be omitted. In addition, specific conditions and the like may be used in the following description, but these conditions and the like are only one of preferred examples, and the present invention is not limited to these, and the scope of the configuration of the present invention. Many changes or modifications can be made that can achieve the effects of the present invention without departing from the invention.
（第１の実施形態）
図１を参照して、本発明の第１の実施形態における光受信装置（以後、第１の光受信装置とする）について説明する。図１は第１の光受信装置のブロック図である。
(First embodiment)
With reference to FIG. 1, an optical receiver (hereinafter, referred to as a first optical receiver) in the first embodiment of the present invention will be described. FIG. 1 is a block diagram of a first optical receiver.
第１の光受信装置１００は、受信した光信号の受光レベルに応じた電流信号１１を出力する受光素子１０、受光素子１０から出力される電流信号１１を電圧信号（最終出力２２の信号）に変換増幅するトランスインピーダンスアンプ（ＴＩＡ：Trans Impedance Amplifier）２０、ＴＩＡ２０の中間出力２１の電圧レベルを検出するレベル検出部３０、ＴＩＡ２０の最終出力２２を所定のレベルに増幅するリミッティングアンプであるＬＡ（Limiting Amplifier）４０、ＬＡ４０で増幅された電圧信号を信号処理して受信信号を得る信号処理部５０を備える。ＴＩＡ２０は、その出力端と入力端との間に抵抗値が可変可能な帰還抵抗部２５を備え、利得（トランスインピーダンス）を制御することができる。
The first
なお、詳細な説明は後述するが、ＴＩＡ２０の中間出力２１とは、その名の通りＴＩＡ２０の構成回路における中間点での出力電圧を意味し、最終出力２２はＴＩＡ２０の構成回路における出力端での出力電圧を意味する。中間出力２１と最終出力２２との間の主な違いは電圧レベルであり、信号として含むデータ成分等が異なるわけではないので、特に回路上の出力点を区別する必要がない場合などは、単にＴＩＡの出力信号（あるいは出力電圧信号）と称する場合がある。図１ではＴＩＡ２０の中間出力２１をレベル検出部３０に入力する構成となっているが、ＴＩＡ２０の最終出力２２をレベル検出部３０に入力する構成とすることも可能である。レベル検出部３０の検出結果は、利得制御電圧３８として帰還抵抗部２５に入力され、帰還抵抗部２５のインピーダンスが調節されることでＴＩＡ２０の利得が制御される。
Although the detailed description will be given later, the
レベル検出部３０は、信号処理部５０の構成要素の一例であるＣＤＲ５１によって抽出される正相及び逆相のクロック信号５５が入力される。ＣＤＲ５１は、受信した光信号からクロック信号の生成や、該クロック信号に同期したデータを抽出する。つまり、レベル検出部３０には、受信した光信号から再生されたクロック信号５５が入力される。言い換えれば、クロック信号５５の周波数は、受信した光信号の伝送速度に応じて変化する。
The
以後、クロック信号５５の正相及び逆相を区別する場合は、正相のクロック信号をクロック信号５５ｐ、逆相のクロック信号をクロック信号５５ｎと表記する。クロック信号５５としては、前述したＣＤＲ５１によって抽出されるクロック信号の他、ＣＤＲ５１によって抽出されるクロック信号を分周した信号など、周波数成分を有する信号を適用することができる。
Hereinafter, when the positive phase and the negative phase of the
図２及び図３を参照して、第１の光受信装置１００におけるＴＩＡ２０、帰還抵抗部２５、及びレベル検出部３０の回路構成について説明する。図２は第１の光受信装置１００におけるＴＩＡ２０、帰還抵抗部２５、及びレベル検出部３０の回路図であり、図３は第１の光受信装置１００におけるレベル検出部３０の回路図である。なお、図２においても、ＴＩＡ２０の中間出力２１をレベル検出部３０に入力する構成とし、以後の説明もそれに準じているが、図１の場合と同様に、ＴＩＡ２０の最終出力２２をレベル検出部３０に入力する構成とすることも可能である。
With reference to FIGS. 2 and 3, circuit configurations of the
図２に示すように、第１の光受信装置１００におけるＴＩＡ２０は、４つのトランジスタＴ１〜Ｔ４、負荷抵抗ＲＬ、帰還抵抗Ｒｆ１、及び帰還抵抗Ｒｆ２とで構成される。電源電圧ＶＤＤに負荷抵抗ＲＬの一端とトランジスタＴ２のドレイン端子が並列接続される。負荷抵抗ＲＬの他端にはトランジスタＴ１のドレイン端子が接続され、同ソース端子が接地されてソース接地回路を形成する。トランジスタＴ２のソース端子にはトランジスタＴ３のドレイン端子が接続され、トランジスタＴ３のソース端子が接地されてソースフォロワ回路を形成する。トランジスタＴ３のゲート端子には、電流調整用の制御電圧ＶＣが印加される。ソース接地回路の出力端子であるトランジスタＴ１のドレイン端子に、ソースフォロワ回路の入力端子であるトランジスタＴ２のゲート端子が接続され、ソース接地回路とソースフォロワ回路とが接続されてＴＩＡ２０を構成する。トランジスタＴ１のゲート端子がＴＩＡ２０の入力端子として機能し、受光素子１０から出力される電流信号１１が入力される。ソース接地回路の出力端子であるトランジスタＴ１のドレイン端子は、ＴＩＡ２０の中間出力端子として機能し、中間出力２１を出力する。ソースフォロワ回路の出力端子であるトランジスタＴ２のソース端子は、ＴＩＡ２０の最終出力端子として機能し、中間出力２１と同相の最終出力２２を出力する。
As shown in FIG. 2, the
ＴＩＡ２０は、帰還抵抗Ｒｆ１と、帰還抵抗Ｒｆ２と、トランジスタＴ４とから構成される帰還抵抗部２５を備える。帰還抵抗部２５は、帰還抵抗Ｒｆ１の一端と帰還抵抗Ｒｆ２の一端を接続し、その接続点がＴＩＡ２０の最終出力２２の端子に接続される。帰還抵抗Ｒｆ２の他端にはトランジスタＴ４のソース端子が接続され、同ドレイン端子と帰還抵抗Ｒｆ１の他端とが接続され、その接続点がＴＩＡ２０の入力端子に接続される。帰還抵抗Ｒｆ１と、帰還抵抗Ｒｆ２及びトランジスタＴ４で構成される並列回路部分が帰還抵抗部２５であり、トランジスタＴ４のゲート端子にはレベル検出部３０から出力される利得制御電圧３８が入力される。
The
ＴＩＡ２０は電流信号１１が帰還抵抗部２５を流れるように構成されているので、ＴＩＡ２０の最終出力２２の端子の電位は、帰還抵抗部２５の可変抵抗値と電流信号１１の過渡電流値とを乗じた電圧値と、トランジスタＴ１のゲート電位とを加算した電位になる。言い換えれば、ＴＩＡ２０は、受光素子１０の出力電流の変化を帰還抵抗部２５の可変抵抗値で乗算した電圧変化で出力する。
Since the
レベル検出部３０は、図３に示すようにレベル検出回路３１、時定数調整回路３２、及びバッファ回路３３で構成される。レベル検出回路３１は、バッファ回路３３を介して入力されるＴＩＡ２０の中間出力２１の電圧レベルを検出し、帰還抵抗部２５に利得制御電圧３８を出力する。時定数調整回路３２は、信号処理部５０から出力される正相及び逆相のクロック信号５５（図１）の周波数に基づいて、レベル検出回路３１での電圧レベル検出に適用する時定数を調整する。バッファ回路３３は、レベル検出回路３１に入力されるＴＩＡ２０の中間出力２１の、インピーダンスや電圧レベルを調整するために、入力インピーダンスが高く設定されるのが好適である。
The
レベル検出回路３１は、２つのトランジスタＴ５及びＴ６、キャパシタＣ１，及び抵抗Ｒ１で構成される。ここで、トランジスタＴ５は、特許請求の範囲の第１のトランジスタであり、トランジスタＴ６は、特許請求の範囲の第２のトランジスタである。トランジスタＴ５のドレイン端子に電源電圧ＶＤＤが印加され、同ゲート端子にバッファ回路３３を介してＴＩＡ２０の中間出力２１が入力され、同ソース端子にキャパシタＣ１の一端と抵抗Ｒ１の一端が接続される。キャパシタＣ１の他端は接地され、抵抗Ｒ１の他端にはトランジスタＴ６のドレイン端子が接続される。トランジスタのゲート端子には電流調整用の制御電圧ＶＣが印加され、同ソース端子は接地される。このように構成されたレベル検出回路３１において、抵抗Ｒ１と並列に時定数調整回路３２が接続される。抵抗Ｒ１とトランジスタＴ５との接続点側を高電位端、抵抗Ｒ１とトランジスタＴ６との接続点側を低電位端とすると、高電位端がレベル検出回路３１の出力端子であり、この出力端子がレベル検出部３０の出力端子として利得制御電圧３８を出力する。
The
時定数調整回路３２は、２つのトランジスタＴ７及びＴ８と、キャパシタＣ２で構成される。ここで、トランジスタＴ７は、特許請求の範囲の第３のトランジスタであり、トランジスタＴ８は、特許請求の範囲の第４のトランジスタである。時定数調整回路３２は、トランジスタＴ７のソース端子に、トランジスタＴ８のドレイン端子とキャパシタＣ２の一端が接続され、キャパシタＣ２の他端が接地された回路構成であり、前述の通りレベル検出回路３１の抵抗Ｒ１と並列に接続される。このとき、トランジスタＴ７のドレイン端子が時定数調整回路の高電位端であり、レベル検出回路３１における抵抗Ｒ１とトランジスタＴ５との接続点である、トランジスタＴ５のソース端子に接続される。一方、トランジスタＴ８のソース端子が時定数調整回路３２の低電位端であり、レベル検出回路３１における抵抗Ｒ１とトランジスタＴ６との接続点であるトランジスタＴ６のドレイン端子に接続される。信号処理部５０（図１）から出力される正相のクロック信号５５ｐがトランジスタＴ７のゲート端子に入力され、逆相のクロック信号５５ｎがトランジスタＴ８のゲート端子に入力される。
The time
時定数調整回路３２は、スイッチドキャパシタとして構成されており、正相のクロック信号５５ｐ、及び逆相のクロック信号５５ｎの周波数ｆｃｋで実効抵抗値Ｒｅｆｆが可変制御される擬似抵抗器として機能する。
The time
レベル検出回路３１は、トランジスタＴ５と、抵抗Ｒ１と、トランジスタＴ６との直列回路を構成しており、トランジスタＴ５のソース端と抵抗Ｒ１との接続点の電圧がキャパシタＣ１で保持される構成になっている。また、キャパシタＣ１は、抵抗Ｒ１と、時定数調整回路３２のスイッチドキャパシタによる擬似抵抗器との並列回路が接続されており、充放電を行う積分回路の時定数が、周波数ｆｃｋで可変可能に構成されている。ここで、クロック信号５５ｎの周波数ｆｃｋは、光信号の伝送速度に応じて変化するので、充放電を行う積分回路の時定数も光信号の伝送速度に応じて変化する。
The
バッファ回路３３は、３つのトランジスタＴ９からＴ１１と抵抗Ｒ２で構成される。トランジスタＴ９のドレイン端子とトランジスタＴ１０のソース端子を接続し、その接続点にトランジスタＴ１１のゲート端子を接続する。バッファ回路３３は、トランジスタＴ１１のソース端子に抵抗Ｒ２を接続し、その接続点をバッファ回路３３の出力端子として、レベル検出回路３１におけるトランジスタＴ５のゲート端子に接続する。トランジスタＴ９のソース端子と抵抗Ｒ２の他端に電源電圧ＶＤＤが印加され、トランジスタＴ１０のゲート端子に電流調整用の制御電圧ＶＣが印加される。トランジスタＴ１０及びトランジスタＴ１１のドレイン端子は、それぞれ接地される。
The
トランジスタＴ６とトランジスタＴ１０とは電流源として機能する。このため、トランジスタＴ９、及びトランジスタＴ１０は、ソースフォロアとして機能する。また、トランジスタＴ１１、及び抵抗Ｒ２は、前記ソースフォロアの出力電圧を増幅する増幅器として機能する。 The transistors T6 and T10 function as a current source. For this reason, the transistor T9 and the transistor T10 function as a source follower. The transistor T11 and the resistor R2 function as an amplifier that amplifies the output voltage of the source follower.
本発明の第１の実施形態における第１の光受信装置１００の動作を説明する。受光素子１０は、受信した光信号の受光レベルに応じた電流信号１１を出力し、ＴＩＡ２０に入力する。ＴＩＡ２０は電流信号１１を電圧信号に変換し、中間出力２１及び最終出力２２を出力する。中間出力２１はレベル検出部３０に入力され、時定数調整回路３２で定められる時定数に則ってレベル検出回路３１によって電圧レベルが検出され、利得制御電圧３８として出力される。利得制御電圧３８は、ＴＩＡ２０の帰還抵抗部２５におけるトランジスタＴ４のゲート端子に印加されるため、利得制御電圧３８によってトランジスタＴ４のソース−ドレイン間を流れる電流量が制御される。この電流量の増減が実効抵抗値の変化となり、ＴＩＡ２０の利得が可変制御され、ＡＧＣ機能を提供する。
An operation of the first
第１の光受信装置１００における、レベル検出部３０の時定数調整回路３２での時定数調整動作について説明する。時定数調整回路３２は、入力されるクロック信号５５が“Ｈｉｇｈ”レベルのとき、正相のクロック信号５５ｐが入力されるトランジスタＴ７が“ＯＮ”となり、逆相のクロック信号５５ｎが入力されるトランジスタＴ８が“ＯＦＦ”となり、キャパシタＣ２に電荷が充電される。クロック信号５５が“Ｌｏｗ”レベルのとき、トランジスタＴ７は“ＯＦＦ”、トランジスタＴ８は“ＯＮ”となり、キャパシタＣ２の電荷が放電される。クロック信号５５に応じてこの動作が繰り返されることで生じる電荷の流れが実効的な抵抗値となり、その実効抵抗値Ｒｅｆｆはクロック信号５５の周波数ｆｃｋとキャパシタＣ２の容量ＣＣ２から（１）式で定まる。従って、時定数調整回路３２の時定数τは、（２）式により定まる。ここで、ＣＣ１はキャパシタＣ１の容量であり、Ｒは第１の抵抗Ｒ１の抵抗値ＲＲ１と実効抵抗値Ｒｅｆｆから（３）式によって定まる値である。
The time constant adjustment operation in the time
Ｒｅｆｆ＝１／(ｆｃｋ×ＣＣ２) （１）
τ＝ＣＣ１×Ｒ （２）
Ｒ＝(ＲＲ１×Ｒｅｆｆ）／（ＲＲ１＋Ｒｅｆｆ） （３）
R eff = 1 / (f ck × C C2 ) (1)
τ = C C1 × R (2)
R = (R R1 × R eff ) / (R R1 + R eff ) (3)
レベル検出部３０は、入力信号（例えば、中間出力２１の電圧）に伴って、キャパシタＣ１の容量ＣＣ１と、実効抵抗値Ｒｅｆｆとの時定数で、利得制御電圧３８の電圧が変化するものである。
The
図４は、レベル検出回路の電圧レベルについて説明する説明図である。
入力信号は、時刻ｔ１〜ｔ２までＯＮ／ＯＦＦの繰り返しが継続し、時刻ｔ２以降でＯＮ／ＯＦＦの繰り返しが途切れるものとする。利得制御電圧３８であるキャパシタＣ１（図３）の電位は、時刻ｔ１まで直流電位ＶＤＣであり、時刻ｔ１〜ｔ２まで所定の時定数で、飽和電圧Ｖｓａｔまで増加し、時刻ｔ２以降、該所定の時定数で、直流電位ＶＤＣまで減少する。電圧レベルは、飽和電圧Ｖｓａｔと、直流電位ＶＤＣとの差分電圧を意味し、入力信号（光信号）の振幅やバースト状態によって、変動するものである。なお、入力信号がＯＦＦ状態であっても、保持時間までは、利得制御電圧３８が保持される。
FIG. 4 is an explanatory diagram for explaining the voltage level of the level detection circuit.
It is assumed that the ON / OFF repetition of the input signal continues from time t1 to t2, and the ON / OFF repetition is interrupted after time t2. The potential of the capacitor C1 (FIG. 3), which is the
図５を用い、本発明の第１の光受信装置１００を伝送速度１０Ｇｂｐｓの通信システムに適用した場合にレベル検出部が出力する利得制御電圧３８（図１，３）を計算した結果について説明する。さらに、図６を用いて、本発明の第１の光受信装置１００を伝送速度１Ｇｂｐｓの通信システムに適用した場合にレベル検出部が出力する利得制御電圧３８を計算した結果について説明する。図５及び図６共に、横軸はナノ秒（ｎｓｅｃ）を単位とした時間、縦軸はボルト（Ｖ）を単位とした電圧であり、信号源の出力波形（例えば、電流信号１１の波形）、本発明による第１の光受信装置１００のレベル検出部が出力する利得制御電圧３８（３８ａ）の波形、従来回路におけるレベル検出回路（図５では１Ｇｂｐｓ用に設計した回路、図６では１０Ｇｂｐｓ用に設計した回路）が出力する利得制御電圧３８ｂの波形を示す。
The results of calculating the gain control voltage 38 (FIGS. 1 and 3) output from the level detection unit when the first
図５に示す、伝送速度１０Ｇｂｐｓの通信システムの場合、本発明の第１の光受信装置１００は、データパターン列の変化に因らずほぼ一定の利得制御電圧３８ａが得られているのに対し、従来回路では、極性が同じデータが連続（図５では、“Ｈｉｇｈ”が連続）すると利得制御電圧３８ｂは徐々に増える傾向であった。
In the case of the communication system with a transmission rate of 10 Gbps shown in FIG. 5, the first
図６に示す伝送速度１Ｇｂｐｓの通信システムの場合においても、本発明の第１の光受信装置ではほぼ一定の利得制御電圧３８ａが得られているのに対し、従来回路では、極性が同じデータが連続（図６では、“Ｈｉｇｈ”が連続）すると利得制御電圧３８ｂは急激に減る傾向であった。このような従来回路による不具合を解消するには、適用する通信システムの伝送速度に合わせてパラメータを変更する必要があるため、部品や回路構成の共有などは困難である。
Even in the case of the communication system with a transmission rate of 1 Gbps shown in FIG. 6, the first optical receiver of the present invention obtains a substantially constant
（第１の実施形態の効果）
本発明の第１の光受信装置１００では、伝送速度に基づいたクロック信号をレベル検出部３０に入力し、レベル検出に適用する時定数をクロック信号に基づいて可変制御するので、例えばＧＥＰＯＮ（伝送速度１．２５Ｇｂｐｓ）や１０Ｇ−ＥＰＯＮ（伝送速度１０．３１２５Ｇｂｐｓ）のように伝送速度が異なるＰＯＮシステムに第１の光受信装置１００を適用しても、伝送速度に応じた最適な応答速度かつ保持時間でのトランスインピーダンスアンプの利得制御が可能である。
(Effects of the first embodiment)
In the first optical receiving
レベル検出部３０に入力されるクロック信号は、例えばＣＤＲ等の信号処理回路のように、光受信装置内から得ることができるので、新たに専用の回路を追加実装する必要もない。また、レベル検出部３０に入力されるクロック信号は、光受信装置内から得られるクロック信号を分周したクロック信号としてもよく、前記したように適用されるＰＯＮシステムの伝送速度の違いと、分周したクロック信号の違いが等比であればよい。
Since the clock signal input to the
（第２の実施形態）
図７を参照して、本発明の第２の実施形態における光受信装置２００（以後、第２の光受信装置とする）について説明する。図７は第２の光受信装置２００のブロック図である。なお、第１の実施形態において説明した第１の光受信装置１００と同じ構成要素については、同じ符号を付し詳細な説明は省略する。
(Second Embodiment)
With reference to FIG. 7, an optical receiver 200 (hereinafter referred to as a second optical receiver) in the second embodiment of the present invention will be described. FIG. 7 is a block diagram of the second
第２の光受信装置２００は、第１の実施形態で説明した第１の光受信装置１００と同様に、受光素子１０、ＴＩＡ２０、レベル検出部３０、ＬＡ４０、信号処理部５０、及び帰還抵抗部２５で構成されるが、ＴＩＡ２０の中間出力２１を入力信号としてクロック信号５５をレベル検出部３０に出力するクロック生成部６０を備える点で第１の光受信装置とは異なる。なお、図７ではＴＩＡ２０の中間出力２１をレベル検出部３０及びクロック生成部６０に入力する構成となっているが、ＴＩＡ２０の最終出力２２をレベル検出部３０及びクロック生成部６０に入力する構成とすることも可能である。
Similar to the first
信号処理部５０は、第１の光受信装置と同様に、その構成要素としてＣＤＲ５１を含んでもよいが、例えば光の直交周波数分割多重（ＯＦＤＭ：Orthogonal Frequency-Division Multiplexing）方式のような光デジタルコヒーレント伝送方式への適用を想定して、図７に示したように、アナログ信号をデジタル信号に変換するアナログ‐デジタル変換器であるＡＤＣ（Analog to Digital Converter）５２や、デジタル信号で受信信号を得るための復調処理を行うデジタルシグナルプロセッサであるＤＳＰ（Digital Signal Processor）５３などを構成要素としてもよい。
Like the first optical receiver, the
図８を参照して、第２の光受信装置におけるクロック生成部６０について説明する。図８はクロック生成部６０のブロック図である。
With reference to FIG. 8, the
クロック生成部６０として、位相比較器６１、チャージポンプ６２、ループフィルタ６３、電圧制御発振器６４、分周器６５、及びインバータ６６を主な構成要素とした位相同期回路（ＰＬＬ：Phase Locked Loop）が適用できる。これらの構成要素の主な機能は次の通りである。位相比較器６１は、２つの入力信号間の位相ずれを比較して検出した位相ずれに応じた時間幅の電圧パルスを出力し、チャージポンプ６２は、位相比較器６１から出力される電圧パルスを電流パルスに変換する。ループフィルタ６３はチャージポンプ６２から出力される電流パルスを電圧信号に変換し、電圧制御発振器６４は、ループフィルタ６３から出力される電圧信号の周波数に基づいて電圧信号を発振する。分周器６５は入力信号の周波数をＮ分岐（Ｎは２以上の自然数）して出力し、インバータ６６は入力信号の極性を反転させて出力する。
As the
第２の光受信装置２００におけるレベル検出部３０も、前述の通り第１の光受信装置１００におけるレベル検出部３０と同様の回路構成としているが、図９に示すような回路構成とすることも可能である。レベル検出部３０との区別のため図９に示すレベル検出部をレベル検出部３５とする。
レベル検出部３５はレベル検出回路３６、時定数調整回路３２、及びバッファ回路３３で構成される。時定数調整回路３２およびバッファ回路３３は、第１の光受信装置におけるレベル検出部３０の構成回路とそれぞれ同構成であるため、同じ番号を付してある。
The
The
図９を参照してレベル検出回路３６について説明する。レベル検出回路３６は、レベル検出回路３１と同様に、２つのトランジスタＴ５，Ｔ６、キャパシタＣ１、及び抵抗Ｒ１で構成されるので、同じ番号を付して説明する。レベル検出回路３６では、トランジスタＴ５のドレイン端子に電源電圧ＶＤＤが印加され、同ゲート端子にバッファ回路３３を介してＴＩＡ２０の中間出力２１が入力され、同ソース端子に時定数調整回路３２の高電位端、抵抗Ｒ１の一端、及びトランジスタＴ６のドレイン端子が接続される。抵抗Ｒ１の他端と、時定数調整回路３２の低電位端と、キャパシタＣ１の一端とが接続され、この接続点がレベル検出回路３６の出力端子であり、この出力端子がレベル検出部３５の出力端子として利得制御電圧３８を出力する。トランジスタＴ６のゲート端子には電流調整用の制御電圧ＶＣが印加され、同ソース端子及びキャパシタＣ１の他端は接地される。
The
本発明の第２の実施形態における第２の光受信装置２００は、クロック生成部６０の動作を除いて第１の光受信装置の基本動作と同様に動作するため、重複部分の詳細な説明は割愛する。クロック生成部６０にＴＩＡ２０の中間出力２１が入力されると、位相比較器６１において電圧制御発振器６４で生成した電圧信号との位相のずれが検出され、この検出結果に応じた時間幅を持つ電圧パルスが生成される。この電圧パルスはチャージポンプ６２において電流パルスに変換され、ループフィルタ６３で電圧制御発振器６４の制御電圧に変換される。この制御電圧に基づいて、電圧制御発振器６４から出力される電圧信号を３分岐し、その内の１つは分周器６５を経由させて位相比較器６１にフィードバックする比較信号として適用する。残り２信号のうち１つは正相のクロック信号として適用し、もう１つはインバータ６６を経由させて逆相のクロック信号として適用する。このようにクロック生成部６０では、その入力信号（本実施形態ではＴＩＡ２０の中間出力２１）に基づいた局所的なクロック信号を生成する。
The second
（第２の実施形態の効果）
本発明の第２の光受信装置では、レベル検出に係る時定数を調整するためのクロック信号を、クロック生成部において受信信号から生成する。このため、例えばＡＤＣやＤＳＰなどを構成要素とした光デジタルコヒーレント伝送方式向けの光受信装置など、クロック信号を生成する回路等を含まない光受信装置などに適用することもできるので汎用性を広げられ、更なる低コスト化にも寄与する。
(Effect of 2nd Embodiment)
In the second optical receiver of the present invention, a clock signal for adjusting a time constant related to level detection is generated from the received signal in the clock generator. For this reason, for example, it can be applied to an optical receiver that does not include a circuit that generates a clock signal, such as an optical receiver for an optical digital coherent transmission system including ADC, DSP, etc. This contributes to further cost reduction.
１０ 受光素子
１１ 電流信号
２０ ＴＩＡ
２１ 中間出力
２２ 最終出力
２５ 帰還抵抗部
３０，３５ レベル検出部
３１，３６ レベル検出回路
３２ 時定数調整回路（擬似抵抗器）
３３ バッファ回路
３８，３８ａ，３８ｂ 利得制御電圧
４０ ＬＡ
５０ 信号処理部
５１ ＣＤＲ
５２ ＡＤＣ
５３ ＤＳＰ
５５，５５ｐ，５５ｎ クロック信号
６０ クロック生成部
６１ 位相比較器
６２ チャージポンプ
６３ ループフィルタ
６４ 電圧制御発振器
６５ 分周器
６６ インバータ
１００，２００ 光受信装置
Ｔ１，Ｔ２，Ｔ３，Ｔ４，Ｔ９，Ｔ１０，Ｔ１１ トランジスタ
Ｔ５ トランジスタ（第１のトランジスタ）
Ｔ６ トランジスタ（第２のトランジスタ）
Ｔ７ トランジスタ（第３のトランジスタ）
Ｔ８ トランジスタ（第４のトランジスタ）
Ｒ１，Ｒ２ 抵抗
ＲＬ 負荷抵抗
Ｒｆ１，Ｒｆ２ 帰還抵抗
Ｒｅｆｆ 実効抵抗値
ＲＲ１ 抵抗値
Ｃ１，Ｃ２ キャパシタ
ＣＣ１，ＣＣ２ 容量
ＶＤＤ 電源電圧
ＶＣ 制御電圧
Ｖｓａｔ 飽和電圧
ＶＤＣ 直流電位
ｆｃｋ 周波数
10 light receiving
21
33
50
52 ADC
53 DSP
55, 55p,
T6 transistor (second transistor)
T7 transistor (third transistor)
T8 transistor (fourth transistor)
R1, R2 resistance RL load resistance Rf1, Rf2 feedback resistance R eff effective resistance value R R1 resistance value C1, C2 capacitors C C1 , C C2 capacitance VDD power supply voltage VC control voltage Vsat saturation voltage V DC DC potential fck frequency
上述の目的を達成するため、本発明による光受信装置又は受信装置は、以下の特徴的な構成を備えている。 In order to achieve the above object, an optical receiving apparatus or receiving apparatus according to the present invention has the following characteristic configuration.
本発明の一の光受信装置、及び受信装置は、電流信号を電圧信号に変換して出力するＴＩＡ、ＴＩＡの出力電圧レベルを検出して出力するレベル検出部、ＴＩＡの出力電圧信号が所定の電圧振幅となるように増幅するＬＡ、及びＬＡで増幅された電圧信号を受信処理して受信データを得る信号処理部によって主に構成される。また、ＴＩＡは、出力電圧信号の利得を制御するため、出力端と入力端との間に挿入される帰還抵抗部を備え、帰還抵抗部には、レベル検出部の検出結果が利得制御電圧として入力される。これによりＴＩＡは、帰還抵抗部の抵抗値が可変制御されて利得が制御され、
前記レベル検出部は、周波数成分を持つ正相及び逆相の電圧信号入力用の端子を備え、
当該端子より入力された正相及び逆相の電圧信号の周波数に基づいて、レベル検出に適用する時定数を可変制御する。
One optical receiver of the present invention, and the receiving apparatus, the level detecting unit TIA, which detects the output voltage level of the TIA output for converting the current signal into a voltage signal, the output voltage signal of the TIA is given It is mainly comprised by the signal processing part which receives and processes LA which amplifies so that it may become a voltage amplitude of LA, and the voltage signal amplified by LA, and receives data. In addition, the TIA includes a feedback resistor section inserted between the output terminal and the input terminal in order to control the gain of the output voltage signal, and the detection result of the level detection section is used as a gain control voltage in the feedback resistor section. Entered. As a result, the gain of the TIA is controlled by variably controlling the resistance value of the feedback resistor unit ,
The level detection unit includes terminals for inputting positive and negative phase voltage signals having frequency components,
The time constant applied to level detection is variably controlled based on the frequency of the positive-phase and negative-phase voltage signals input from the terminal .
本発明の他の光受信装置、及び受信装置は、電流の変化を電圧の変化に変換するＴＩＡと、前記電圧の変化の電圧レベルを検出する電圧レベル検出部と、前記電圧の変化を用いて、クロック及びデータを再生するクロック・データ・リカバリと、を備える受信装置であって、前記ＴＩＡは、その帰還抵抗器の抵抗値を電圧制御することができるものであり、前記電圧レベル検出部は、スイッチドキャパシタを用いた擬似抵抗器と、キャパシタとの時定数で前記電圧を時間積分するものであり、前記スイッチドキャパシタは、前記再生されたクロックを用いて、前記擬似抵抗器を構成することを特徴とする。 Other optical receiver, and the receiver of the present invention, using a TIA that converts the change in current to the change of the voltage, the voltage level detection unit for detecting a voltage level of change of the voltage, a change in the voltage Te, a clock data recovery to recover the clock and data, a receiving device Ru wherein the TIA are those which can be a voltage controlled resistance value of the feedback resistor, said voltage level The detection unit time-integrates the voltage with a pseudo-resistor using a switched capacitor and a time constant of the capacitor, and the switched capacitor uses the regenerated clock to generate the pseudo-resistor. and characterized in that it constitutes a.
本発明によれば、回路規模を大きくすることなく、受信信号の強度変化に追随する即応性、同符号が連続する信号パターン列に対する保持性、及び伝送速度が異なるシステムへの適応性、これらを満足するＡＧＣ機能の応答速度最適化を実現することができる。 According to the onset bright, without increasing the circuit scale, responsiveness to follow the change of intensity of the received signal, held against signal pattern sequence same symbol are consecutive, and adaptability of the transmission speed to a different system, these It is possible to realize the response speed optimization of the AGC function that satisfies the above.
Claims (18)
前記受光素子から出力される電流信号を電圧信号に変換して出力するトランスインピーダンスアンプと、
前記トランスインピーダンスアンプから出力される電圧信号の電圧レベルを検出し、利得制御電圧として出力するレベル検出部と、
前記トランスインピーダンスアンプから出力される電圧信号を、所定の電圧レベルまで増幅して出力するリミッティングアンプと、
前記リミッティングアンプで増幅された電圧信号から受信データを得るための信号処理を行う信号処理部と、
を備え、
前記トランスインピーダンスアンプは、その入力端子と出力端子との間に接続される帰還抵抗部と、前記レベル検出部が出力する前記利得制御電圧が入力される端子とを備え、
前記帰還抵抗部は、前記レベル検出部が出力する前記利得制御電圧によって、その抵抗値が可変制御され、前記トランスインピーダンスアンプの利得が制御される
ことを特徴とする光受信装置。 A light receiving element that outputs a current signal according to the received light level of the received optical signal;
A transimpedance amplifier that converts a current signal output from the light receiving element into a voltage signal and outputs the voltage signal;
A level detection unit that detects a voltage level of a voltage signal output from the transimpedance amplifier and outputs a gain control voltage;
A limiting amplifier that amplifies and outputs the voltage signal output from the transimpedance amplifier to a predetermined voltage level;
A signal processing unit that performs signal processing to obtain received data from the voltage signal amplified by the limiting amplifier;
With
The transimpedance amplifier includes a feedback resistance unit connected between an input terminal and an output terminal thereof, and a terminal to which the gain control voltage output from the level detection unit is input.
The optical feedback apparatus according to claim 1, wherein a resistance value of the feedback resistance unit is variably controlled by the gain control voltage output from the level detection unit, and a gain of the transimpedance amplifier is controlled.
当該端子より入力された前記正相及び逆相の電圧信号の周波数に基づいて、レベル検出に適用する時定数を可変制御する
ことを特徴とする請求項１に記載の光受信装置。 The level detection unit includes terminals for inputting positive and negative phase voltage signals having frequency components,
The optical receiver according to claim 1, wherein a time constant applied to level detection is variably controlled based on the frequencies of the positive-phase and negative-phase voltage signals input from the terminal.
ことを特徴とする請求項２に記載の光受信装置。 3. The optical receiver according to claim 2, wherein the voltage signal having the frequency component is a clock signal or a divided clock signal.
ことを特徴とする請求項１〜３の何れかに記載の光受信装置。 The output voltage signal of the said transimpedance amplifier is input, The clock generation part which produces | generates the clock signal based on this output voltage signal and outputs it to the said level detection part is further provided. The optical receiver according to any one of the above.
前記周波数成分を持つ正相及び逆相の電圧信号が入力され、前記レベル検出回路における電圧レベルの検出に適用する時定数を可変制御する時定数調整回路と、
を備える
ことを特徴とする請求項２〜４の何れかに記載の光受信装置。 The level detection unit receives an output voltage signal of the transimpedance amplifier, and detects a voltage level of the level detection circuit.
A time constant adjusting circuit that variably controls a time constant applied to voltage level detection in the level detection circuit, in which positive and negative phase voltage signals having the frequency component are input;
The optical receiver according to claim 2, further comprising:
前記トランスインピーダンスアンプの出力端子が、前記第１のトランジスタのゲート端子にバッファ回路を介して接続され、
前記第１のトランジスタのドレイン端子に電源電圧端子が接続され、
前記第１のトランジスタのソース端子に、前記第１のキャパシタの一端、前記抵抗の一端、及び前記時定数調整回路の高電位端が接続され、
前記第１のキャパシタの他端は接地され、
前記抵抗の他端及び前記時定数調整回路の低電位端は、前記第２のトランジスタのドレイン端子に接続され、
前記第２のトランジスタのゲート端子に電流調整用の制御電圧端子が接続され、
前記第２のトランジスタのソース端子が接地されており、
前記時定数調整回路の高電位端が、当該レベル検出回路並びに前記レベル検出部の出力点である
ことを特徴とする請求項５に記載の光受信装置。 The level detection circuit includes first and second transistors, a first capacitor, and a resistor;
An output terminal of the transimpedance amplifier is connected to a gate terminal of the first transistor via a buffer circuit;
A power supply voltage terminal is connected to the drain terminal of the first transistor;
One end of the first capacitor, one end of the resistor, and a high potential end of the time constant adjusting circuit are connected to the source terminal of the first transistor,
The other end of the first capacitor is grounded;
The other end of the resistor and the low potential end of the time constant adjusting circuit are connected to the drain terminal of the second transistor,
A control voltage terminal for current adjustment is connected to the gate terminal of the second transistor;
The source terminal of the second transistor is grounded;
6. The optical receiver according to claim 5, wherein a high potential end of the time constant adjusting circuit is an output point of the level detection circuit and the level detection unit.
前記トランスインピーダンスアンプの出力端子が、前記第１のトランジスタのゲート端子にバッファ回路を介して、又は直接接続され、
前記第１のトランジスタのドレイン端子に電源電圧端子が接続され、
前記第１のトランジスタのソース端子に、前記時定数調整回路の高電位端、前記抵抗の一端、及び前記第２のトランジスタのドレイン端子が接続されており、
前記抵抗の他端に、前記時定数調整回路の低電位端及び前記第１のキャパシタの一端が接続され、
前記第２のトランジスタのゲート端子に電流調整用の制御電圧端子が接続され、
前記第２のトランジスタのソース端子及び前記第１のキャパシタの他端が接地されており、
前記時定数調整回路の低電位端が、当該レベル検出回路並びに前記レベル検出部の出力点である
ことを特徴とする請求項５に記載の光受信装置。 The level detection circuit includes first and second transistors, a first capacitor, and a resistor;
The output terminal of the transimpedance amplifier is connected to the gate terminal of the first transistor via a buffer circuit or directly,
A power supply voltage terminal is connected to the drain terminal of the first transistor;
The high potential end of the time constant adjusting circuit, one end of the resistor, and the drain terminal of the second transistor are connected to the source terminal of the first transistor,
The other end of the resistor is connected to a low potential end of the time constant adjusting circuit and one end of the first capacitor,
A control voltage terminal for current adjustment is connected to the gate terminal of the second transistor;
The source terminal of the second transistor and the other end of the first capacitor are grounded;
6. The optical receiver according to claim 5, wherein a low potential end of the time constant adjusting circuit is an output point of the level detection circuit and the level detection unit.
前記第３のトランジスタのソース端子に、前記第４のトランジスタのドレイン端子と前記第２のキャパシタの一端が接続され、
前記第２のキャパシタの他端は接地されており、
前記第３のトランジスタのドレイン端子が当該時定数調整回路の高電位端、前記第４のトランジスタのソース端子が当該時定数調整回路の低電位端であり、
前記第３のトランジスタのゲート端子が、前記周波数成分を持つ正相の電圧信号の入力端子であり、前記第４のトランジスタのゲート端子が、前記周波数成分を持つ逆相の電圧信号の入力端子である
ことを特徴とする請求項５〜請求項７の何れかに記載の光受信装置。 The time constant adjusting circuit includes third and fourth transistors and a second capacitor;
A drain terminal of the fourth transistor and one end of the second capacitor are connected to a source terminal of the third transistor;
The other end of the second capacitor is grounded;
The drain terminal of the third transistor is a high potential end of the time constant adjustment circuit, and the source terminal of the fourth transistor is a low potential end of the time constant adjustment circuit;
The gate terminal of the third transistor is an input terminal for a positive phase voltage signal having the frequency component, and the gate terminal of the fourth transistor is an input terminal for a negative phase voltage signal having the frequency component. The optical receiver according to claim 5, wherein the optical receiver is provided.
前記位相比較器から出力される電圧パルスを電流パルスに変換するチャージポンプと、
前記チャージポンプの出力電流パルスを電圧信号に変換するループフィルタと、
前記ループフィルタの出力電圧を制御電圧として、当該制御電圧に基づいた発振周波数で電圧信号を出力する電圧制御発振器と、
を備え、
前記電圧制御発振器の出力は３分岐され、第１の出力は前記比較信号として位相比較器にフィードバックされるように、分周器を介して位相比較器の比較信号入力端子に入力され、第２の出力は当該クロック生成部における正相のクロック信号として出力され、第３の出力はインバータを介して当該クロック生成部における逆相のクロック信号として出力される
ことを特徴とする請求項４〜請求項８に記載の光受信装置。 A phase comparator that detects a phase shift between the voltage signal input from the transimpedance amplifier and the comparison signal, and outputs a voltage pulse having a time width corresponding to the detected phase shift;
A charge pump that converts voltage pulses output from the phase comparator into current pulses;
A loop filter that converts an output current pulse of the charge pump into a voltage signal;
A voltage-controlled oscillator that outputs a voltage signal at an oscillation frequency based on the control voltage, using the output voltage of the loop filter as a control voltage;
With
The output of the voltage controlled oscillator is branched into three, and the first output is input to the comparison signal input terminal of the phase comparator via the frequency divider so as to be fed back to the phase comparator as the comparison signal, and the second The output of is output as a positive-phase clock signal in the clock generation unit, and the third output is output as a reverse-phase clock signal in the clock generation unit via an inverter. Item 9. The optical receiver according to Item 8.
前記第１のトランジスタのゲート端子を入力点として、レベル検出対象である電圧信号が前記バッファ回路を介して入力されるように接続され、
前記第１のトランジスタのドレイン端子に前記電源電圧端子が接続され、
前記第１のトランジスタのソース端子に、前記第１のキャパシタの一端、前記抵抗の一端、及び前記時定数制御回路の高電位端が接続され、
前記第１のキャパシタの他端は接地され、
前記抵抗の他端及び前記時定数制御回路の低電位端は、前記第２のトランジスタのドレイン端子に接続され、
前記第２のトランジスタのゲート端子に電流調整用の制御電圧端子が接続され、
前記第２のトランジスタのソース端子が接地され、
前記時定数制御回路の高電位端が出力点である
ことを特徴とするレベル検出回路。 A level detection circuit that includes first and second transistors, a buffer circuit, a power supply voltage terminal, a first capacitor, a resistor, and a time constant control circuit, and detects a voltage level of an input voltage signal,
With the gate terminal of the first transistor as an input point, a voltage signal that is a level detection target is connected so as to be input via the buffer circuit,
The power supply voltage terminal is connected to the drain terminal of the first transistor;
One end of the first capacitor, one end of the resistor, and a high potential end of the time constant control circuit are connected to the source terminal of the first transistor,
The other end of the first capacitor is grounded;
The other end of the resistor and the low potential end of the time constant control circuit are connected to the drain terminal of the second transistor,
A control voltage terminal for current adjustment is connected to the gate terminal of the second transistor;
The source terminal of the second transistor is grounded;
A level detection circuit, wherein a high potential end of the time constant control circuit is an output point.
前記第１のトランジスタのゲート端子を入力点として、前記バッファ回路を介してレベル検出対象である電圧信号が入力されるように接続され、
前記第１のトランジスタのドレイン端子に電源電圧端子が接続され、
前記第１のトランジスタのソース端子に、前記時定数制御回路の高電位端、抵抗の一端、及び前記第２のトランジスタのドレイン端子が接続され、
前記時定数制御回路の低電位端と、前記抵抗の他端と、前記第１のキャパシタの一端とが接続され、
前記第２のトランジスタのゲート端子に電流調整用の制御電圧端子が接続され、
前記第２のトランジスタのソース端子及び前記第１のキャパシタの他端が接地され、
前記時定数制御回路の低電位端が出力点である
ことを特徴とするレベル検出回路。 A level detection circuit that includes first and second transistors, a buffer circuit, a power supply voltage terminal, a first capacitor, a resistor, and a time constant control circuit, and detects a voltage level of an input voltage signal,
With the gate terminal of the first transistor as an input point, a voltage signal that is a level detection target is connected via the buffer circuit,
A power supply voltage terminal is connected to the drain terminal of the first transistor;
A high potential end of the time constant control circuit, one end of a resistor, and a drain terminal of the second transistor are connected to the source terminal of the first transistor,
The low potential end of the time constant control circuit, the other end of the resistor, and one end of the first capacitor are connected,
A control voltage terminal for current adjustment is connected to the gate terminal of the second transistor;
The source terminal of the second transistor and the other end of the first capacitor are grounded;
A level detection circuit, wherein the low potential end of the time constant control circuit is an output point.
前記第３のトランジスタのソース端子に、前記第４のトランジスタのドレイン端子と前記第２のキャパシタの一端が接続され、
前記第２のキャパシタの他端は接地され、
前記第３のトランジスタのドレイン端子が当該時定数制御回路の高電位端であり、
前記第４のトランジスタのソース端子が当該時定数制御回路の低電位端であり、
前記第３のトランジスタのゲート端子が周波数成分を持つ正相の電圧信号の入力端子であり、
前記第４のトランジスタのゲート端子が前記周波数成分を持つ逆相の電圧信号の入力端子であり、
入力された正相及び逆相の電圧信号の周波数に基づいて、前記電圧レベルの検出に適用する時定数を可変制御する
ことを特徴とする請求項１０又は請求項１１の何れかに記載のレベル検出回路。 The time constant control circuit includes third and fourth transistors and a second capacitor;
A drain terminal of the fourth transistor and one end of the second capacitor are connected to a source terminal of the third transistor;
The other end of the second capacitor is grounded;
The drain terminal of the third transistor is the high potential end of the time constant control circuit;
The source terminal of the fourth transistor is the low potential end of the time constant control circuit;
The gate terminal of the third transistor is an input terminal for a positive-phase voltage signal having a frequency component;
The gate terminal of the fourth transistor is an input terminal for a negative-phase voltage signal having the frequency component;
12. The level according to claim 10, wherein the time constant applied to the detection of the voltage level is variably controlled based on the frequency of the input positive-phase and negative-phase voltage signals. Detection circuit.
ことを特徴とする請求項１２に記載のレベル検出回路。 13. The level detection circuit according to claim 12, wherein the voltage signal having the frequency component is a clock signal or a divided clock signal.
ことを特徴とする請求項１２又は請求項１３に記載のレベル検出回路。 The voltage detection circuit further includes a clock generation circuit that receives the voltage signal as the level detection target, generates a local clock signal based on the input voltage signal, and outputs the local clock signal to the level detection circuit. The level detection circuit according to claim 12 or claim 13.
前記位相比較器から出力される電圧パルスを電流パルスに変換するチャージポンプと、
前記チャージポンプの出力電流パルスを電圧信号に変換するループフィルタと、
前記ループフィルタの出力電圧を制御電圧として、当該制御電圧に基づいた発振周波数で電圧信号を出力する電圧制御発振器と、
を備え、
前記電圧制御発振器の出力は３分岐され、第１の出力は前記比較信号として位相比較器にフィードバックされるように、分周器を介して位相比較器の比較信号入力端子に入力され、第２の出力は当該クロック生成回路が生成した正相のクロック信号として出力され、第３の出力はインバータを介して当該クロック生成回路が生成した逆相のクロック信号として出力される
ことを特徴とする請求項１４に記載のレベル検出回路。 The clock generation circuit detects a phase shift between the voltage signal that is the level detection target and a comparison signal, and outputs a voltage pulse having a time width according to the detected phase shift; and
A charge pump that converts voltage pulses output from the phase comparator into current pulses;
A loop filter that converts an output current pulse of the charge pump into a voltage signal;
A voltage-controlled oscillator that outputs a voltage signal at an oscillation frequency based on the control voltage, using the output voltage of the loop filter as a control voltage;
With
The output of the voltage controlled oscillator is branched into three, and the first output is input to the comparison signal input terminal of the phase comparator via the frequency divider so as to be fed back to the phase comparator as the comparison signal, and the second Is output as a positive-phase clock signal generated by the clock generation circuit, and the third output is output as a negative-phase clock signal generated by the clock generation circuit via an inverter. Item 15. The level detection circuit according to Item 14.
前記受光素子の出力電流の変化を電圧の変化に変換するトランスインピーダンスアンプと、
前記電圧の変化の電圧レベルを検出する電圧レベル検出部と、
を備える光受信装置であって、
前記トランスインピーダンスアンプは、その帰還抵抗器の抵抗値を電圧制御することができるものであり、
前記電圧レベル検出部は、少なくともスイッチドキャパシタを用いた擬似抵抗器と、キャパシタとを用いた積分回路を備え、該積分回路が前記電圧を時間積分する
ことを特徴とする光受信装置。 A light receiving element;
A transimpedance amplifier that converts a change in output current of the light receiving element into a change in voltage;
A voltage level detector for detecting a voltage level of the voltage change;
An optical receiver comprising:
The transimpedance amplifier is capable of voltage-controlling the resistance value of the feedback resistor,
2. The optical receiver according to claim 1, wherein the voltage level detection unit includes an integration circuit using at least a pseudo-resistor using a switched capacitor and a capacitor, and the integration circuit time-integrates the voltage.
前記電圧の変化を用いて、クロック及びデータを再生するクロック・データ・リカバリをさらに備え、
前記スイッチドキャパシタは、前記再生されたクロックを用いて、前記擬似抵抗器を構成する
ことを特徴とする光受信装置。 The optical receiver according to claim 16, wherein
Further comprising clock data recovery to recover the clock and data using the voltage change;
The switched-capacitor constitutes the pseudo-resistor by using the regenerated clock.
前記電圧の変化と位相同期させて、クロックを生成するクロック生成部をさらに備え、
前記スイッチドキャパシタは、前記クロックを用いて、前記擬似抵抗器を構成する
ことを特徴とする光受信装置。 The optical receiver according to claim 16, wherein
A clock generation unit that generates a clock in phase with the voltage change;
The switched-capacitor constitutes the pseudo-resistor by using the clock.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016188939A JP6317795B2 (en) | 2016-09-28 | 2016-09-28 | Optical receiver, level detection circuit, and receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016188939A JP6317795B2 (en) | 2016-09-28 | 2016-09-28 | Optical receiver, level detection circuit, and receiver |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018056731A true JP2018056731A (en) | 2018-04-05 |
| JP6317795B2 JP6317795B2 (en) | 2018-04-25 |
Family
ID=61836157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2016188939A Active JP6317795B2 (en) | 2016-09-28 | 2016-09-28 | Optical receiver, level detection circuit, and receiver |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6317795B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111342818A (en) * | 2018-12-19 | 2020-06-26 | 力智电子股份有限公司 | Filter and operation method thereof |
| JP2021008390A (en) * | 2019-07-02 | 2021-01-28 | パナソニックＩｐマネジメント株式会社 | Titanium oxide material, heat storage/radiation device, and method for producing titanium oxide material |
| CN113659943A (en) * | 2021-07-30 | 2021-11-16 | 江苏科大亨芯半导体技术有限公司 | Large dynamic range trans-impedance amplifier |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3289408B1 (en) | 2015-04-27 | 2020-12-16 | Merck Patent GmbH | Optical switching layer for use in an optical switching element |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02119315A (en) * | 1988-10-27 | 1990-05-07 | Nec Corp | Clock detection circuit |
| JP2004274173A (en) * | 2003-03-05 | 2004-09-30 | Ntt Electornics Corp | Preamplifier circuit |
| JP2010166216A (en) * | 2009-01-14 | 2010-07-29 | Mitsubishi Electric Corp | Preamplifier |
| JP2011091687A (en) * | 2009-10-23 | 2011-05-06 | Nippon Telegr & Teleph Corp <Ntt> | Transimpedance amplifier |
| JP2013090128A (en) * | 2011-10-18 | 2013-05-13 | Nippon Telegr & Teleph Corp <Ntt> | Transimpedance amplifier |
-
2016
- 2016-09-28 JP JP2016188939A patent/JP6317795B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02119315A (en) * | 1988-10-27 | 1990-05-07 | Nec Corp | Clock detection circuit |
| JP2004274173A (en) * | 2003-03-05 | 2004-09-30 | Ntt Electornics Corp | Preamplifier circuit |
| JP2010166216A (en) * | 2009-01-14 | 2010-07-29 | Mitsubishi Electric Corp | Preamplifier |
| JP2011091687A (en) * | 2009-10-23 | 2011-05-06 | Nippon Telegr & Teleph Corp <Ntt> | Transimpedance amplifier |
| JP2013090128A (en) * | 2011-10-18 | 2013-05-13 | Nippon Telegr & Teleph Corp <Ntt> | Transimpedance amplifier |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111342818A (en) * | 2018-12-19 | 2020-06-26 | 力智电子股份有限公司 | Filter and operation method thereof |
| CN111342818B (en) * | 2018-12-19 | 2024-04-30 | 力智电子股份有限公司 | Filter and method of operation thereof |
| JP2021008390A (en) * | 2019-07-02 | 2021-01-28 | パナソニックＩｐマネジメント株式会社 | Titanium oxide material, heat storage/radiation device, and method for producing titanium oxide material |
| CN113659943A (en) * | 2021-07-30 | 2021-11-16 | 江苏科大亨芯半导体技术有限公司 | Large dynamic range trans-impedance amplifier |
| CN113659943B (en) * | 2021-07-30 | 2023-08-01 | 江苏科大亨芯半导体技术有限公司 | Large dynamic range transimpedance amplifier |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6317795B2 (en) | 2018-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6317795B2 (en) | Optical receiver, level detection circuit, and receiver | |
| US10003410B2 (en) | Optical receiver, optical termination device, and optical communication system | |
| US9577753B2 (en) | Transimpedance amplifier | |
| US9705457B2 (en) | High speed signal level detector and burst-mode trans impedance amplifier using the same | |
| US9203520B2 (en) | Detecting apparatus, optical receiving apparatus, detecting method, and optical receiving method | |
| US10819425B2 (en) | Transimpedance amplifier for receiving burst optical signal | |
| US9496826B2 (en) | Transimpedance amplifier | |
| JP6661057B1 (en) | Limiting amplifier circuit | |
| US10079643B2 (en) | Devices and methods for transmitting and receiving in an optical communications system | |
| US10057050B2 (en) | Signal recovery circuit, electronic device, and signal recovery method | |
| US9882539B1 (en) | Multi-data rate, burst-mode transimpedance amplifier (TIA) circuit | |
| JP2009049488A (en) | Preamplifier circuit | |
| JP3940616B2 (en) | Optical receiver circuit | |
| US20150155951A1 (en) | Receiver and reception method | |
| KR20160049922A (en) | Peak-Detector using Charge Pump and Burst-Mode Transimpedance Amplifier | |
| JP2010166216A (en) | Preamplifier | |
| CN114389550A (en) | Transimpedance amplification circuit for receiving burst optical signal | |
| JP6858922B2 (en) | Signal detection circuit, optical receiver, master station device and signal detection method | |
| US20090310979A1 (en) | Electronic circuit and communication system | |
| JP2013535934A (en) | Optoelectronic device for differential light reception using automatic compensation of phase imbalance and amplitude imbalance | |
| US8547149B2 (en) | Clock and data recovery system | |
| CN108370274B (en) | Burst mode receiver configured to receive an optical signal having a preamble and a data payload | |
| JP2009212676A (en) | Burst receiver | |
| JP2012085229A (en) | Pon system, station side device of the same, optical receiver, and optical reception method | |
| JP4691127B2 (en) | Amplifier circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180313 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180330 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6317795 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |