JP2011091687A - Transimpedance amplifier - Google Patents

Transimpedance amplifier Download PDF

Info

Publication number
JP2011091687A
JP2011091687A JP2009244547A JP2009244547A JP2011091687A JP 2011091687 A JP2011091687 A JP 2011091687A JP 2009244547 A JP2009244547 A JP 2009244547A JP 2009244547 A JP2009244547 A JP 2009244547A JP 2011091687 A JP2011091687 A JP 2011091687A
Authority
JP
Japan
Prior art keywords
circuit
peaking
signal
transimpedance amplifier
control voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009244547A
Other languages
Japanese (ja)
Other versions
JP5161189B2 (en
Inventor
Makoto Nakamura
誠 中村
Susumu Nishihara
晋 西原
Masatoshi Tobayashi
正俊 十林
Yoshikazu Urabe
義和 卜部
Hidesuke Tsuchiya
英祐 土屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NTT Electronics Corp
Nippon Telegraph and Telephone Corp
Original Assignee
NTT Electronics Corp
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NTT Electronics Corp, Nippon Telegraph and Telephone Corp filed Critical NTT Electronics Corp
Priority to JP2009244547A priority Critical patent/JP5161189B2/en
Publication of JP2011091687A publication Critical patent/JP2011091687A/en
Application granted granted Critical
Publication of JP5161189B2 publication Critical patent/JP5161189B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Amplifiers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a transimpedance amplifier capable of obtaining widebands and flat frequency characteristics. <P>SOLUTION: A transimpedance amplifier has a core circuit 1, which amplifies a current signal and simultaneously converts it into a voltage signal with a transimpedance gain, in proportion to the value of feedback resistance Rf; and a level detection circuit 2, which detects an output amplitude of the core circuit 1 and outputs a control voltage corresponding to the output amplitude detected. The core circuit 1 includes a peaking circuit which performs frequency peak control, in such a way that the frequency characteristics of the transimpedance gain of the core circuit 1 become desired characteristics, according to the control voltage. <P>COPYRIGHT: (C)2011,JPO&INPIT

Description

本発明は、フォトダイオード等の受光素子において得られた電流信号を電圧信号へ変換するトランスインピーダンスアンプに関し、特に広帯域かつ平坦な周波数特性を実現可能なトランスインピーダンスアンプに関するものである。   The present invention relates to a transimpedance amplifier that converts a current signal obtained in a light receiving element such as a photodiode into a voltage signal, and more particularly, to a transimpedance amplifier that can realize a broadband and flat frequency characteristic.

光アクセスシステムの代表的な網構成として、加入者側装置（Optical Network Unit：ＯＮＵ）と局側装置（Optical Line Terminal：ＯＬＴ）とが１対１で接続されるシングルスター（Single Star：ＳＳ）構成と、複数のＯＮＵが１つのＯＬＴに接続される受動光ネットワーク（Passive Optical Network：ＰＯＮ）構成とがある。   As a typical network configuration of an optical access system, a single star (SS) in which a subscriber side device (Optical Network Unit: ONU) and a station side device (Optical Line Terminal: OLT) are connected one-to-one. There are a configuration and a passive optical network (PON) configuration in which a plurality of ONUs are connected to one OLT.

ＳＳ方式においては、ＯＮＵがＯＬＴを占有出来るので高速通信が可能であるが、装置コストが高いという欠点がある。一方、ＰＯＮ方式においては、複数のＯＮＵが１つのＯＬＴや光ファイバ設備を共有するために経済性に優れる。このような理由から、多くの光アクセスシステムではＰＯＮ方式が採用されている。   In the SS system, the ONU can occupy the OLT, so that high-speed communication is possible, but there is a disadvantage that the apparatus cost is high. On the other hand, in the PON system, since a plurality of ONUs share one OLT and optical fiber equipment, it is excellent in economic efficiency. For this reason, the PON method is adopted in many optical access systems.

ＰＯＮ方式の上り伝送では、時分割多元接続（Time Division Multiple Access：ＴＤＭＡ）が用いられる。すなわち、信号の衝突を避けるために、各ＯＮＵはＯＬＴから指定されたタイミングで信号を伝送する。ＯＮＵとＯＬＴとの間の伝送距離がＯＮＵ毎に異なるために、各ＯＮＵからの上り信号は互いに強度と位相が異なる間欠的な信号であるという特徴がある。このため、上り信号はバースト信号と呼ばれる。   In the PON system uplink transmission, time division multiple access (TDMA) is used. That is, in order to avoid signal collision, each ONU transmits a signal at a timing designated by the OLT. Since the transmission distance between the ONU and the OLT is different for each ONU, the upstream signal from each ONU is characterized by being intermittent signals having different strengths and phases. For this reason, the upstream signal is called a burst signal.

図９にＯＬＴの受信回路を示す。ＯＬＴの受信回路は、一般に図９に示すように、フォトダイオード（Photodiode：ＰＤ）と、等化増幅回路（Equalizing Amplifier：ＥＱＡ）とを有する。ＥＱＡは、トランスインピーダンスアンプ（Transimpedance Amplifier：ＴＩＡ）と、リミッタアンプ（Limiting Amplifier：ＬＩＡ）により構成される。さらに、ＬＩＡの後段には、信号の識別再生を行う識別器（不図示）等の回路が設けられている。受信回路への入力光信号は、ＰＤによって電流信号に変換され、さらにＴＩＡによって電流信号から電圧信号に変換される。ＬＩＡは、電圧信号を後段の識別器で識別再生可能なレベルに振幅制限して増幅する。   FIG. 9 shows an OLT receiving circuit. As shown in FIG. 9, the OLT receiving circuit generally includes a photodiode (PD) and an equalizing amplifier (EQA). The EQA is composed of a transimpedance amplifier (TIA) and a limiter amplifier (LIA). Further, a circuit such as a discriminator (not shown) that performs discriminating and reproducing signals is provided at the subsequent stage of the LIA. An input optical signal to the receiving circuit is converted into a current signal by the PD, and further converted from a current signal to a voltage signal by the TIA. The LIA amplifies the voltage signal by limiting the amplitude to a level that can be discriminated and reproduced by a discriminator in the subsequent stage.

ＰＯＮ方式の光伝送システムにおいては、上り信号がバースト信号であるため、ＴＩＡおよびＬＩＡは強度の著しく異なるバースト信号を歪み無く増幅する必要がある。上り通信サービスを提供するという観点からは、広域収容のために大きな伝送路損失をサポートする必要があるため、ＥＱＡには高感度かつ広ダイナミックレンジな受信性能が求められる。   In the PON optical transmission system, since the upstream signal is a burst signal, TIA and LIA need to amplify burst signals having significantly different intensities without distortion. From the viewpoint of providing an uplink communication service, it is necessary to support a large transmission path loss for wide-area accommodation, and therefore, EQA is required to have a reception performance with high sensitivity and a wide dynamic range.

このような高感度受信と広ダイナミックレンジ受信とを両立するために、ＴＩＡにおいては、自動利得制御（Automatic Gain Control：AGC）によって入力信号強度に応じて利得を制御する技術が用いられる。ＴＩＡは、ＰＤから出力された電流信号を帰還抵抗Ｒｆの値に比例する利得によって電圧信号に変換するものなので、帰還抵抗Ｒｆの大きさを調整することによってＴＩＡの利得を制御することができる。すなわち、入力信号強度が小さいときには帰還抵抗Ｒｆの値を大きくして利得を大きくすることによって高感度受信を可能にし、入力信号強度が大きいときには帰還抵抗Ｒｆの値を小さくして利得を小さくすることによって入力オーバーロード耐力を高くする。   In order to achieve both such high-sensitivity reception and wide dynamic range reception, a technique for controlling gain according to input signal strength by automatic gain control (AGC) is used in TIA. Since the TIA converts the current signal output from the PD into a voltage signal with a gain proportional to the value of the feedback resistor Rf, the gain of the TIA can be controlled by adjusting the magnitude of the feedback resistor Rf. That is, when the input signal strength is low, the value of the feedback resistor Rf is increased to increase the gain, thereby enabling high-sensitivity reception. When the input signal strength is high, the value of the feedback resistor Rf is decreased to reduce the gain. Increase the input overload tolerance.

しかしながら、帰還抵抗Ｒｆの大きさを変えると、ＴＩＡの周波数帯域が変化してしまうという問題点があった。図１０は帰還抵抗Ｒｆの変化によるＴＩＡの周波数帯域の変化を示す図であり、横軸は周波数、縦軸はＴＩＡのトランスインピーダンス利得（インピーダンス変換利得）である。図１０に示すように、帰還抵抗Ｒｆの値をＲ１，Ｒ２，・・・・，Ｒｎ（Ｒ１＞Ｒ２＞・・・・＞Ｒｎ）と変えていくと、ＴＩＡの周波数帯域はｆ１，ｆ２，・・・・，ｆｎ（ｆ１＜ｆ２＜・・・・＜ｆｎ）と変化する。言い換えると、帰還抵抗Ｒｆの値を大きくすると、ＴＩＡの利得は大きくなるが、周波数帯域は狭くなる。したがって、帰還抵抗Ｒｆの値を大きくしてＴＩＡの利得を大きくしたときに、周波数帯域が不足してしまう可能性があった。   However, if the magnitude of the feedback resistor Rf is changed, there is a problem that the frequency band of the TIA changes. FIG. 10 is a diagram showing changes in the frequency band of the TIA due to changes in the feedback resistor Rf, where the horizontal axis represents the frequency and the vertical axis represents the TIA transimpedance gain (impedance conversion gain). As shown in FIG. 10, when the value of the feedback resistor Rf is changed to R1, R2,..., Rn (R1> R2>...> Rn), the frequency band of the TIA is f1, f2, ..., Fn (f1 <f2 <... <Fn). In other words, when the value of the feedback resistor Rf is increased, the gain of the TIA is increased, but the frequency band is narrowed. Therefore, when the value of the feedback resistor Rf is increased to increase the TIA gain, the frequency band may be insufficient.

従来、ＴＩＡを広帯域化する技術として、特許文献１、非特許文献１に開示された技術が知られている。図１１は特許文献１に開示されたＴＩＡの構成を示す回路図である。このＴＩＡは、トランジスタＱ２０，Ｑ２１，Ｑ２２と、コレクタ抵抗Ｒｃ２０と、エミッタ抵抗Ｒｅ２０，Ｒｅ２１，Ｒｅ２２，Ｒｅ２３，Ｒｅ２４と、帰還抵抗Ｒｆ２０と、キャパシタＣｅ２１，Ｃｅ２２，Ｃｅ２３とから構成される。ＩＮは入力信号、ＯＵＴは出力信号、ＶＣＣ，ＶＥＥは電源電圧、ＶＣＳはバイアス電圧である。   Conventionally, techniques disclosed in Patent Document 1 and Non-Patent Document 1 are known as techniques for widening TIA. FIG. 11 is a circuit diagram showing the configuration of the TIA disclosed in Patent Document 1. This TIA includes transistors Q20, Q21, Q22, a collector resistor Rc20, emitter resistors Re20, Re21, Re22, Re23, Re24, a feedback resistor Rf20, and capacitors Ce21, Ce22, Ce23. IN is an input signal, OUT is an output signal, VCC and VEE are power supply voltages, and VCS is a bias voltage.

図１１に示したＴＩＡでは、エミッタ抵抗Ｒｅ２１，Ｒｅ２２，Ｒｅ２３とキャパシタＣｅ２１，Ｃｅ２２，Ｃｅ２３とからなるピーキング回路２０によって、高周波領域の利得を増大させている。低周波領域の利得は、ピーキング回路２０がない場合と同じである。このようなピーキング回路２０による高周波ピーキング効果によって、ＴＩＡの広帯域化を実現している。非特許文献１に開示されたアンプにおいても同様のピーキング回路によって、アンプの広帯域化を実現していた。   In the TIA shown in FIG. 11, the gain in the high frequency region is increased by the peaking circuit 20 including the emitter resistors Re21, Re22, Re23 and the capacitors Ce21, Ce22, Ce23. The gain in the low frequency region is the same as when the peaking circuit 20 is not provided. Due to the high-frequency peaking effect of the peaking circuit 20, a wide band of TIA is realized. The amplifier disclosed in Non-Patent Document 1 also realizes a wide band of the amplifier by a similar peaking circuit.

特開２００９−１６９７９号公報JP 2009-16979 A

R.Schmid，et al.，“20Gbit/s Transimpedance Preamplifier and Modulator Driver in SiGe Bipolar Technology”，IEEE，Electronics Letters，Vol.33，No.13，19th June，1997R. Schmid, et al., “20 Gbit / s Transimpedance Preamplifier and Modulator Driver in SiGe Bipolar Technology”, IEEE, Electronics Letters, Vol. 33, No. 13, 19th June, 1997

特許文献１、非特許文献１に開示されたＴＩＡでは、ピーキング回路２０による広帯域化を実現しているが、図１０の場合と同様に、帰還抵抗Ｒｆ２０の値を大きくしてＴＩＡの利得を大きくしたときに、周波数帯域が不足してしまう可能性があった。その理由は、帰還抵抗Ｒｆ２０の値を大きくすると、ＴＩＡの周波数帯域が狭くなるので、ピーキング回路２０を設けた場合であっても、高周波領域の利得が不足してしまう可能性があるからである。   In the TIAs disclosed in Patent Document 1 and Non-Patent Document 1, the broadening by the peaking circuit 20 is realized, but as in the case of FIG. 10, the value of the feedback resistor Rf20 is increased to increase the gain of the TIA. When doing so, there was a possibility that the frequency band would be insufficient. The reason is that if the value of the feedback resistor Rf20 is increased, the frequency band of the TIA is narrowed, so that even if the peaking circuit 20 is provided, the gain in the high frequency region may be insufficient. .

また、帰還抵抗Ｒｆ２０の値を大きくした場合でも高周波領域の利得が不足しないようにするためには、ピーキング回路２０による高周波ピーキング効果を強くする必要がある。しかし、高周波ピーキング効果を強くすると、例えば高周波領域に利得のピークとなるリップルが生じてしまい、ＴＩＡの利得の周波数特性を平坦化できない可能性があった。入出力線形性・信号波形再現性が必要とされるアプリケーションに図９に示した受信回路を使用する場合、ＴＩＡの入出力線形性が強く求められることから、利得の周波数特性は平坦であることが好ましい。   Further, in order to prevent the gain in the high frequency region from being insufficient even when the value of the feedback resistor Rf20 is increased, the high frequency peaking effect by the peaking circuit 20 needs to be strengthened. However, if the high-frequency peaking effect is strengthened, for example, a ripple having a gain peak occurs in the high-frequency region, and the frequency characteristics of the TIA gain may not be flattened. When the receiving circuit shown in FIG. 9 is used in an application that requires input / output linearity and signal waveform reproducibility, the input / output linearity of TIA is strongly required, and the frequency characteristics of gain are flat. Is preferred.

本発明は、上記課題を解決するためになされたもので、出力信号の振幅に応じて帰還抵抗の値を変化させるＡＧＣを行う場合であっても、広帯域かつ平坦な周波数特性を実現可能なトランスインピーダンスアンプを提供することを目的とする。   The present invention has been made in order to solve the above-described problems. Even when performing AGC in which the value of the feedback resistor is changed according to the amplitude of the output signal, the transformer capable of realizing a broadband and flat frequency characteristic. An object is to provide an impedance amplifier.

本発明のトランスインピーダンスアンプは、電流信号を帰還抵抗の値に比例するトランスインピーダンス利得によって増幅すると同時に電圧信号に変換するコア回路と、このコア回路の出力振幅を検出し、検出した出力振幅に応じた制御電圧を出力するレベル検出回路とを有し、前記コア回路は、前記制御電圧に応じてコア回路のトランスインピーダンス利得の周波数特性が所望の特性になるように周波数ピーキング制御を行うピーキング回路を備えることを特徴とするものである。
また、本発明のトランスインピーダンスアンプの１構成例において、前記コア回路は、信号入力端子から入力される電流信号を増幅し電圧信号に変換して出力するエミッタ接地回路と、このエミッタ接地回路からの電圧信号を電力増幅して信号出力端子に出力するエミッタフォロア回路と、一端が前記信号出力端子に接続され、他端が前記信号入力端子に接続された前記帰還抵抗と、前記ピーキング回路とを備え、前記エミッタ接地回路は、ベースが前記信号入力端子に接続された増幅用トランジスタと、一端に第１の電源電圧が供給され、他端が前記増幅用トランジスタのコレクタに接続されたコレクタ抵抗と、一端が前記増幅用トランジスタのエミッタに接続され、他端に第２の電源電圧が供給されるエミッタ抵抗とから構成され、前記エミッタフォロア回路は、ベースが前記増幅用トランジスタのコレクタに接続され、コレクタに第１の電源電圧が供給され、エミッタが前記信号出力端子に接続された出力用トランジスタと、この出力用トランジスタに一定の電流を供給する電流源とから構成されることを特徴とするものである。 The transimpedance amplifier of the present invention amplifies a current signal by a transimpedance gain proportional to the value of the feedback resistor, and simultaneously converts the current signal into a voltage signal, detects the output amplitude of the core circuit, and responds to the detected output amplitude. A level detecting circuit that outputs a control voltage, and the core circuit includes a peaking circuit that performs frequency peaking control so that the frequency characteristic of the transimpedance gain of the core circuit becomes a desired characteristic according to the control voltage. It is characterized by comprising.
Also, in one configuration example of the transimpedance amplifier of the present invention, the core circuit amplifies a current signal input from a signal input terminal, converts the signal into a voltage signal, and outputs the voltage signal. An emitter follower circuit that amplifies a voltage signal and outputs the amplified signal to a signal output terminal, the feedback resistor having one end connected to the signal output terminal and the other end connected to the signal input terminal, and the peaking circuit. The grounded emitter circuit includes an amplifying transistor having a base connected to the signal input terminal, a first power supply voltage supplied to one end, and a collector resistor having the other end connected to the collector of the amplifying transistor; One end is connected to the emitter of the amplifying transistor, and the other end is configured with an emitter resistor to which a second power supply voltage is supplied. The Mitter follower circuit has an output transistor in which a base is connected to the collector of the amplification transistor, a first power supply voltage is supplied to the collector, and an emitter is connected to the signal output terminal. And a current source for supplying a current.

また、本発明のトランスインピーダンスアンプの１構成例において、前記ピーキング回路は、前記コレクタ抵抗またはエミッタ抵抗のインピーダンス値を前記制御電圧に応じて変化させることにより、周波数ピーキング制御を行うことを特徴とするものである。
また、本発明のトランスインピーダンスアンプの１構成例において、前記ピーキング回路は、前記制御電圧に応じて抵抗値が連続的に変化する可変抵抗と前記制御電圧に応じて容量値が連続的に変化する可変キャパシタのうち少なくとも一方を構成要素とし、前記コレクタ抵抗もしくはエミッタ抵抗のインピーダンス値、あるいはインピーダンス値とその周波数特性を前記制御電圧に応じて変化させることを特徴とするものである。 In the configuration example of the transimpedance amplifier according to the present invention, the peaking circuit performs frequency peaking control by changing an impedance value of the collector resistance or emitter resistance according to the control voltage. Is.
Further, in one configuration example of the transimpedance amplifier according to the present invention, the peaking circuit includes a variable resistor whose resistance value changes continuously according to the control voltage and a capacitance value which changes continuously according to the control voltage. At least one of the variable capacitors is a constituent element, and the impedance value of the collector resistor or the emitter resistor, or the impedance value and its frequency characteristic are changed according to the control voltage.

また、本発明のトランスインピーダンスアンプの１構成例において、前記コア回路は、さらに、前記制御電圧に応じてコア回路の出力信号が所望の振幅になるように前記帰還抵抗の値を変化させる利得制御回路を備えることを特徴とするものである。
また、本発明のトランスインピーダンスアンプの１構成例において、前記レベル検出回路は、検出した出力振幅に応じた異なる制御電圧を前記利得制御回路と前記ピーキング回路に別個に出力することを特徴とするものである。
また、本発明のトランスインピーダンスアンプの１構成例において、前記レベル検出回路は、検出した出力振幅に応じた共通の制御電圧を前記利得制御回路と前記ピーキング回路に出力することを特徴とするものである。 Further, in one configuration example of the transimpedance amplifier according to the present invention, the core circuit further includes a gain control for changing a value of the feedback resistor so that an output signal of the core circuit has a desired amplitude according to the control voltage. A circuit is provided.
In the configuration example of the transimpedance amplifier according to the present invention, the level detection circuit outputs different control voltages according to the detected output amplitude separately to the gain control circuit and the peaking circuit. It is.
In the configuration example of the transimpedance amplifier of the present invention, the level detection circuit outputs a common control voltage corresponding to the detected output amplitude to the gain control circuit and the peaking circuit. is there.

また、本発明のトランスインピーダンスアンプの１構成例は、さらに、前記レベル検出回路と前記利得制御回路との間に設けられ、前記レベル検出回路から出力された制御電圧に第１の係数を乗算した制御電圧を前記利得制御回路に出力する第１の係数乗算器と、前記レベル検出回路と前記ピーキング回路との間に設けられ、前記レベル検出回路から出力された制御電圧に第２の係数を乗算した制御電圧を前記ピーキング回路に出力する第２の係数乗算器とを備えることを特徴とするものである。
また、本発明のトランスインピーダンスアンプの１構成例において、前記コア回路は、さらに、コア回路の周波数帯域が前記電流信号の伝送速度に応じた帯域になるように前記帰還抵抗の値を変化させる周波数帯域制御回路を備えることを特徴とするものである。 In addition, one configuration example of the transimpedance amplifier according to the present invention is further provided between the level detection circuit and the gain control circuit, and the control voltage output from the level detection circuit is multiplied by a first coefficient. A first coefficient multiplier for outputting a control voltage to the gain control circuit, and provided between the level detection circuit and the peaking circuit, and multiplying the control voltage output from the level detection circuit by a second coefficient And a second coefficient multiplier for outputting the control voltage to the peaking circuit.
In the configuration example of the transimpedance amplifier according to the present invention, the core circuit further includes a frequency at which the value of the feedback resistor is changed so that the frequency band of the core circuit is a band corresponding to the transmission speed of the current signal. A band control circuit is provided.

本発明によれば、コア回路の出力振幅を検出し、検出した出力振幅に応じた制御電圧を出力するレベル検出回路と、制御電圧に応じてコア回路のトランスインピーダンス利得の周波数特性が所望の特性になるように周波数ピーキング制御を行うピーキング回路とを設けることにより、広帯域かつ利得の周波数特性が平坦なトランスインピーダンスアンプを実現することができる。本発明によれば、出力信号の振幅に応じて帰還抵抗の値を変化させる自動利得制御を行う場合であっても、広帯域かつ平坦な周波数特性を実現することができる。   According to the present invention, the level detection circuit that detects the output amplitude of the core circuit and outputs a control voltage according to the detected output amplitude, and the frequency characteristic of the transimpedance gain of the core circuit according to the control voltage is a desired characteristic. By providing a peaking circuit that performs frequency peaking control so that a transimpedance amplifier with a wide bandwidth and a flat frequency characteristic of gain can be realized. According to the present invention, even when automatic gain control is performed in which the value of the feedback resistor is changed in accordance with the amplitude of the output signal, a broadband and flat frequency characteristic can be realized.

また、本発明では、コア回路の出力信号が所望の振幅になるように帰還抵抗の値を変化させる利得制御回路を備えている場合に、レベル検出回路が、検出した出力振幅に応じた共通の制御電圧を利得制御回路とピーキング回路に出力することにより、制御電圧の配線を削減することができる。また、本発明では、共通の制御電圧を用いることにより、利得制御と周波数ピーキング制御の関係を安定させることができ、トランスインピーダンスアンプの動作を安定させることができる。   Further, in the present invention, when a gain control circuit that changes the value of the feedback resistor so that the output signal of the core circuit has a desired amplitude is provided, the level detection circuit uses a common value corresponding to the detected output amplitude. By outputting the control voltage to the gain control circuit and the peaking circuit, the wiring of the control voltage can be reduced. In the present invention, by using a common control voltage, the relationship between gain control and frequency peaking control can be stabilized, and the operation of the transimpedance amplifier can be stabilized.

また、本発明では、レベル検出回路から出力された制御電圧に第１の係数を乗算した制御電圧を利得制御回路に出力する第１の係数乗算器と、レベル検出回路から出力された制御電圧に第２の係数を乗算した制御電圧をピーキング回路に出力する第２の係数乗算器とを設けることにより、利得制御と周波数ピーキング制御に用いる制御電圧をそれぞれ別個に調整することができるので、周波数ピーキング制御をより適切に実施することができる。   In the present invention, the control coefficient output from the level detection circuit is multiplied by the first coefficient, the first coefficient multiplier that outputs the control voltage to the gain control circuit, and the control voltage output from the level detection circuit. By providing the second coefficient multiplier that outputs the control voltage multiplied by the second coefficient to the peaking circuit, the control voltage used for the gain control and the frequency peaking control can be adjusted separately. Control can be implemented more appropriately.

また、本発明では、コア回路の周波数帯域が電流信号の伝送速度に応じた帯域になるように帰還抵抗の値を変化させる周波数帯域制御回路を設けることにより、トランスインピーダンスアンプの周波数帯域が適切な帯域になるように調整することができる。電流信号はフォトダイオード等の受光素子から得られるので、電流信号の伝送速度に応じた周波数帯域制御を行うことは、結果として入力光信号の伝送速度に応じた周波数帯域制御を行うことになる。   In the present invention, the frequency band of the transimpedance amplifier is appropriately adjusted by providing a frequency band control circuit that changes the value of the feedback resistor so that the frequency band of the core circuit becomes a band corresponding to the transmission speed of the current signal. The bandwidth can be adjusted. Since the current signal is obtained from a light receiving element such as a photodiode, performing frequency band control in accordance with the transmission speed of the current signal results in frequency band control in accordance with the transmission speed of the input optical signal.

本発明の第１の実施の形態に係る局側装置の受信回路の構成を示すブロック図である。It is a block diagram which shows the structure of the receiving circuit of the station side apparatus which concerns on the 1st Embodiment of this invention. 本発明の第１の実施の形態に係るトランスインピーダンスアンプのコア回路の構成を示す回路図である。1 is a circuit diagram showing a configuration of a core circuit of a transimpedance amplifier according to a first embodiment of the present invention. 本発明の第１の実施の形態に係るトランスインピーダンスアンプの周波数ピーキング制御の効果を説明するための図である。It is a figure for demonstrating the effect of the frequency peaking control of the transimpedance amplifier which concerns on the 1st Embodiment of this invention. 本発明の第２の実施の形態に係る局側装置の受信回路の構成を示すブロック図である。It is a block diagram which shows the structure of the receiving circuit of the station side apparatus which concerns on the 2nd Embodiment of this invention. 本発明の第２の実施の形態に係るトランスインピーダンスアンプのコア回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the core circuit of the transimpedance amplifier which concerns on the 2nd Embodiment of this invention. 本発明の第２の実施の形態に係るピーキング回路の別の構成例を示す回路図である。It is a circuit diagram which shows another structural example of the peaking circuit based on the 2nd Embodiment of this invention. 本発明の第３の実施の形態に係る局側装置の受信回路の構成を示すブロック図である。It is a block diagram which shows the structure of the receiving circuit of the station side apparatus which concerns on the 3rd Embodiment of this invention. 本発明の第４の実施の形態に係るトランスインピーダンスアンプのコア回路の構成を示す回路図である。It is a circuit diagram which shows the structure of the core circuit of the transimpedance amplifier which concerns on the 4th Embodiment of this invention. ＰＯＮ方式の光伝送システムにおける局側装置の受信回路の構成を示すブロック図である。It is a block diagram which shows the structure of the receiving circuit of the station side apparatus in the optical transmission system of a PON system. 帰還抵抗の変化によるトランスインピーダンスアンプの周波数帯域の変化を示す図である。It is a figure which shows the change of the frequency band of a transimpedance amplifier by the change of feedback resistance. 従来のトランスインピーダンスアンプの構成を示す回路図である。It is a circuit diagram which shows the structure of the conventional transimpedance amplifier.

［第１の実施の形態］
以下、本発明の実施の形態について図面を参照して説明する。図１は本発明の第１の実施の形態に係るＯＬＴの受信回路の構成を示すブロック図である。
ＯＬＴの受信回路は、ＰＤと、ＴＩＡのコア回路１と、レベル検出回路２とを有する。図９で説明したとおり、ＴＩＡのコア回路１の後段にはＬＩＡや識別器等の回路が設けられているが、図１ではこれらの回路の記載を省略している。 [First Embodiment]
Hereinafter, embodiments of the present invention will be described with reference to the drawings. FIG. 1 is a block diagram showing a configuration of an OLT receiving circuit according to the first embodiment of the present invention.
The OLT reception circuit includes a PD, a TIA core circuit 1, and a level detection circuit 2. As described with reference to FIG. 9, circuits such as an LIA and a discriminator are provided in the subsequent stage of the TIA core circuit 1, but the description of these circuits is omitted in FIG. 1.

受信回路への入力光信号はＰＤによって電流信号に変換される。コア回路１は、ＰＤから出力された電流信号を帰還抵抗Ｒｆの値に比例するトランスインピーダンス利得によって電圧信号に変換する。
レベル検出回路２は、コア回路１の出力信号の振幅を検出し、この振幅に比例した大きさのＡＧＣ制御電圧Ｖ＿ＡＧＣｃｏｎｔを出力すると共に、コア回路１の出力信号の振幅に反比例した大きさのピーキング制御電圧Ｖ＿Ｐｅａｋｃｏｎｔを出力する。 An input optical signal to the receiving circuit is converted into a current signal by the PD. The core circuit 1 converts the current signal output from the PD into a voltage signal by a transimpedance gain proportional to the value of the feedback resistor Rf.
The level detection circuit 2 detects the amplitude of the output signal of the core circuit 1 and outputs an AGC control voltage V_AGCcont having a magnitude proportional to the amplitude, and peaking having a magnitude inversely proportional to the amplitude of the output signal of the core circuit 1. The control voltage V_Peakcont is output.

ＡＧＣ制御電圧Ｖ＿ＡＧＣｃｏｎｔに応じて帰還抵抗Ｒｆの値を変化させることにより、コア回路１の出力信号が所望の振幅になるようにコア回路１の利得を調節する制御、すなわちＡＧＣが行われる。
一方、ピーキング制御電圧Ｖ＿Ｐｅａｋｃｏｎｔに応じてコア回路内のピーキング回路の可変抵抗または可変キャパシタの値を変化させることにより、コア回路１の利得の周波数特性が所望の特性になるようにコア回路１の高周波領域の利得を調節する制御、すなわち周波数ピーキング制御が行われる。 By changing the value of the feedback resistor Rf in accordance with the AGC control voltage V_AGCcont, control for adjusting the gain of the core circuit 1 so that the output signal of the core circuit 1 has a desired amplitude, that is, AGC is performed.
On the other hand, by changing the value of the variable resistance or variable capacitor of the peaking circuit in the core circuit according to the peaking control voltage V_Peakcont, the high frequency of the core circuit 1 is set so that the frequency characteristic of the gain of the core circuit 1 becomes a desired characteristic. Control for adjusting the gain of the region, that is, frequency peaking control is performed.

さらに、本実施の形態では、入力光信号の伝送速度に応じてコア回路１の周波数帯域を制御するための周波数帯域制御電圧Ｒａｔｅ＿Ｓｅｌが入力される。この周波数帯域制御電圧Ｒａｔｅ＿Ｓｅｌに応じて帰還抵抗Ｒｆの値を変化させることにより、コア回路１の周波数帯域が入力光信号の伝送速度に応じた帯域になるようにコア回路１の利得を調節する制御が行われる。   Furthermore, in this embodiment, a frequency band control voltage Rate_Sel for controlling the frequency band of the core circuit 1 is input according to the transmission speed of the input optical signal. Control for adjusting the gain of the core circuit 1 so that the frequency band of the core circuit 1 becomes a band corresponding to the transmission speed of the input optical signal by changing the value of the feedback resistor Rf according to the frequency band control voltage Rate_Sel. Is done.

以下、本実施の形態のＴＩＡの構成および動作をより詳細に説明する。図２はＴＩＡのコア回路１の構成を示す回路図である。
本実施の形態のコア回路１は、ベースが信号入力端子に接続された増幅用トランジスタＱ１と、ベースが増幅用トランジスタＱ１のコレクタに接続され、コレクタに電源電圧ＶＣＣが供給され、エミッタが信号出力端子に接続された出力用トランジスタＱ２と、ゲートにバイアス電圧ＶＣＳが供給され、ドレインが出力用トランジスタＱ２のエミッタおよび信号出力端子に接続された電流源トランジスタＱ３と、一端に電源電圧ＶＣＣが供給され、他端が増幅用トランジスタＱ１のコレクタおよび出力用トランジスタＱ２のベースに接続されたコレクタ抵抗Ｒｃ１と、一端が増幅用トランジスタＱ１のエミッタに接続され、他端に電源電圧ＶＥＥが供給されるエミッタ抵抗Ｒｅ１と、一端が電流源トランジスタＱ３のソースに接続され、他端に電源電圧ＶＥＥが供給されるエミッタ抵抗Ｒｅ２と、一端が信号出力端子に接続され、他端が信号入力端子に接続された帰還抵抗Ｒｆと、ピーキング回路１０とから構成される。 Hereinafter, the configuration and operation of the TIA of the present embodiment will be described in more detail. FIG. 2 is a circuit diagram showing a configuration of the core circuit 1 of the TIA.
The core circuit 1 of the present embodiment includes an amplifying transistor Q1 whose base is connected to a signal input terminal, a base connected to the collector of the amplifying transistor Q1, a power supply voltage VCC supplied to the collector, and an emitter outputting a signal. An output transistor Q2 connected to the terminal, a bias voltage VCS is supplied to the gate, a current source transistor Q3 whose drain is connected to the emitter of the output transistor Q2 and the signal output terminal, and a power supply voltage VCC is supplied to one end. The other end of the collector resistor Rc1 is connected to the collector of the amplifying transistor Q1 and the base of the output transistor Q2, and one end is connected to the emitter of the amplifying transistor Q1, and the other end is supplied with the power source voltage VEE. Re1 and one end connected to the source of the current source transistor Q3 and the other end An emitter resistor Re2 of the power supply voltage VEE is supplied, one end is connected to the signal output terminal, a feedback resistor Rf other end of which is connected to the signal input terminal, and a peaking circuit 10.

増幅用トランジスタＱ１とコレクタ抵抗Ｒｃ１とエミッタ抵抗Ｒｅ１とは、エミッタ接地回路を構成し、出力用トランジスタＱ２と電流源トランジスタＱ３とエミッタ抵抗Ｒｅ２とは、エミッタフォロア回路を構成している。すなわち、図２に示したコア回路１は、エミッタ接地回路とエミッタフォロア回路と帰還抵抗Ｒｆとを備えたエミッタ接地・並列帰還型の回路構成からなっており、信号入力端子から増幅用トランジスタＱ１のベースに入力される入力信号ＩＮ（電流信号）を、帰還抵抗Ｒｆの値に応じて増幅して、電圧信号に変換し、しかる後、出力用トランジスタＱ２のエミッタから、電力増幅した出力信号ＯＵＴ（電圧信号）として低インピーダンスで出力する。なお、エミッタフォロア回路の電流源トランジスタＱ３とエミッタ抵抗Ｒｅ２とは、出力用トランジスタＱ２に一定の電流を供給する電流源となっている。   The amplification transistor Q1, the collector resistor Rc1, and the emitter resistor Re1 constitute a grounded emitter circuit, and the output transistor Q2, the current source transistor Q3, and the emitter resistor Re2 constitute an emitter follower circuit. That is, the core circuit 1 shown in FIG. 2 has a grounded emitter / parallel feedback circuit configuration including a grounded emitter circuit, an emitter follower circuit, and a feedback resistor Rf. An input signal IN (current signal) input to the base is amplified in accordance with the value of the feedback resistor Rf and converted into a voltage signal. After that, the output signal OUT ( Voltage signal) with low impedance. The current source transistor Q3 and the emitter resistor Re2 of the emitter follower circuit are current sources that supply a constant current to the output transistor Q2.

本実施の形態の帰還抵抗Ｒｆは、ゲートにＡＧＣ制御電圧Ｖ＿ＡＧＣｃｏｎｔが入力され、ソースが信号出力端子に接続され、ドレインが信号入力端子に接続されたトランジスタＱ４と、ゲートに周波数帯域制御電圧Ｒａｔｅ＿Ｓｅｌが入力され、ソースが信号出力端子に接続されたトランジスタＱ５と、一端が信号出力端子に接続され、他端が信号入力端子に接続された帰還抵抗Ｒｆ１と、一端がトランジスタＱ５のドレインに接続され、他端が信号入力端子に接続された帰還抵抗Ｒｆ２とから構成される。トランジスタＱ４は利得制御回路を構成し、トランジスタＱ５と帰還抵抗Ｒｆ２とは周波数帯域制御回路を構成している。   In the feedback resistor Rf of this embodiment, the AGC control voltage V_AGCcont is input to the gate, the source is connected to the signal output terminal, the drain is connected to the signal input terminal, and the frequency band control voltage Rate_Sel is connected to the gate. A transistor Q5 having a source connected to the signal output terminal, one end connected to the signal output terminal, the other end connected to the signal input terminal, and one end connected to the drain of the transistor Q5; The other end is composed of a feedback resistor Rf2 connected to the signal input terminal. The transistor Q4 constitutes a gain control circuit, and the transistor Q5 and the feedback resistor Rf2 constitute a frequency band control circuit.

ピーキング回路１０は、ゲートにピーキング制御電圧Ｖ＿Ｐｅａｋｃｏｎｔが入力され、ドレインがトランジスタＱ１のエミッタに接続されたトランジスタＱ６と、一端がトランジスタＱ６のソースに接続され、他端に電源電圧ＶＥＥが供給されるエミッタ抵抗Ｒｅ３と、一端がトランジスタＱ６のソースに接続されたキャパシタＣｅ１と、一端がキャパシタＣｅ１の他端に接続され、他端に電源電圧ＶＥＥが供給されるエミッタ抵抗Ｒｅ４とから構成される。   The peaking circuit 10 has a gate to which a peaking control voltage V_Peakcont is input, a drain that is connected to the emitter of the transistor Q1, a transistor Q6 that is connected to the source of the transistor Q6, and an emitter that is supplied with the power supply voltage VEE. The resistor Re3 includes a capacitor Ce1 having one end connected to the source of the transistor Q6, and an emitter resistor Re4 having one end connected to the other end of the capacitor Ce1 and the other end supplied with the power supply voltage VEE.

トランジスタＱ４は、ＡＧＣ制御電圧Ｖ＿ＡＧＣｃｏｎｔに応じてドレイン−ソース間の抵抗値が連続的に変化する連続可変抵抗となる。このトランジスタＱ４は、帰還抵抗Ｒｆ１に対して並列に接続されていることから明らかなように、帰還抵抗Ｒｆの抵抗値を連続的に変化させる役割を果たす。   The transistor Q4 becomes a continuously variable resistance whose resistance value between the drain and the source continuously changes in accordance with the AGC control voltage V_AGCcont. As apparent from the fact that the transistor Q4 is connected in parallel to the feedback resistor Rf1, it plays a role of continuously changing the resistance value of the feedback resistor Rf.

コア回路１の出力信号の振幅が大きくなると、ＡＧＣ制御電圧Ｖ＿ＡＧＣｃｏｎｔが上昇するので、トランジスタＱ４のドレイン−ソース間の抵抗値が小さくなる。これにより、帰還抵抗Ｒｆの抵抗値（トランジスタＱ４と帰還抵抗Ｒｆ１の合成の抵抗値）が小さくなるので、コア回路１の利得が小さくなる。反対に、コア回路１の出力信号の振幅が小さくなると、ＡＧＣ制御電圧Ｖ＿ＡＧＣｃｏｎｔが低下するので、トランジスタＱ４のドレイン−ソース間の抵抗値が大きくなる。これにより、帰還抵抗Ｒｆの抵抗値が大きくなるので、コア回路１の利得が大きくなる。こうして、コア回路１の出力信号が所望の振幅になるようにＡＧＣを行うことができる。   When the amplitude of the output signal of the core circuit 1 increases, the AGC control voltage V_AGCcont increases, so the resistance value between the drain and source of the transistor Q4 decreases. As a result, the resistance value of the feedback resistor Rf (the combined resistance value of the transistor Q4 and the feedback resistor Rf1) is reduced, so that the gain of the core circuit 1 is reduced. On the other hand, when the amplitude of the output signal of the core circuit 1 decreases, the AGC control voltage V_AGCcont decreases, and the resistance value between the drain and source of the transistor Q4 increases. As a result, the resistance value of the feedback resistor Rf is increased, so that the gain of the core circuit 1 is increased. In this way, AGC can be performed so that the output signal of the core circuit 1 has a desired amplitude.

トランジスタＱ６は、ピーキング制御電圧Ｖ＿Ｐｅａｋｃｏｎｔに応じてドレイン−ソース間の抵抗値が連続的に変化する連続可変抵抗となる。このトランジスタＱ６およびエミッタ抵抗Ｒｅ３，Ｒｅ４は、エミッタ抵抗Ｒｅ１に対して並列に接続されていることから明らかなように、エミッタ抵抗Ｒｅ１の抵抗値を連続的に変化させる役割を果たす。さらに、エミッタ抵抗Ｒｅ４と直列に挿入されているキャパシタＣｅ１は、エミッタ抵抗Ｒｅ１の高周波領域におけるインピーダンスを変化させる役割を果たす。   The transistor Q6 becomes a continuously variable resistance whose resistance value between the drain and the source changes continuously according to the peaking control voltage V_Peakcont. As apparent from the fact that the transistor Q6 and the emitter resistors Re3 and Re4 are connected in parallel to the emitter resistor Re1, the transistor Q6 plays a role of continuously changing the resistance value of the emitter resistor Re1. Further, the capacitor Ce1 inserted in series with the emitter resistor Re4 serves to change the impedance of the emitter resistor Re1 in the high frequency region.

コア回路１の出力信号の振幅が小さくなると、ピーキング制御電圧Ｖ＿Ｐｅａｋｃｏｎｔが上昇するので、トランジスタＱ６のドレイン−ソース間の抵抗値が小さくなる。これにより、エミッタ抵抗Ｒｅ１とピーキング回路１０の合成の抵抗値が小さくなるので、コア回路１の利得が大きくなる。このとき、低周波領域においてはトランジスタＱ６とエミッタ抵抗Ｒｅ３とからなる回路がエミッタ抵抗Ｒｅ１に並列に接続されている状態と等価であるのに対して、高周波領域においては更にキャパシタＣｅ１とエミッタ抵抗Ｒｅ４とからなる回路がエミッタ抵抗Ｒｅ３に並列に接続されている状態となるので、エミッタ抵抗Ｒｅ１とピーキング回路１０の合成のインピーダンス値は低周波領域に比べて高周波領域でより小さくなる。こうして、コア回路１の高周波領域の利得を増大させることができる。   When the amplitude of the output signal of the core circuit 1 decreases, the peaking control voltage V_Peakcont increases, so that the resistance value between the drain and source of the transistor Q6 decreases. As a result, the combined resistance value of the emitter resistor Re1 and the peaking circuit 10 is reduced, so that the gain of the core circuit 1 is increased. At this time, the circuit composed of the transistor Q6 and the emitter resistor Re3 is equivalent to a state where the circuit is connected in parallel to the emitter resistor Re1 in the low frequency region, whereas the capacitor Ce1 and the emitter resistor Re4 are further added in the high frequency region. Thus, the combined impedance value of the emitter resistor Re1 and the peaking circuit 10 is smaller in the high frequency region than in the low frequency region. Thus, the gain in the high frequency region of the core circuit 1 can be increased.

反対に、コア回路１の出力信号の振幅が大きくなると、ピーキング制御電圧Ｖ＿Ｐｅａｋｃｏｎｔが低下するので、トランジスタＱ６のドレイン−ソース間の抵抗値が大きくなる。これにより、エミッタ抵抗Ｒｅ１とピーキング回路１０の合成の抵抗値が大きくなるので、コア回路１の利得が小さくなる。トランジスタＱ６のドレイン−ソース間の抵抗値が大きくなると、キャパシタＣｅ１によるインピーダンス低減効果が弱くなるので、コア回路１の高周波領域の利得を増大させる高周波ピーキング効果も弱くなる。
以上のようにして、ピーキング制御電圧Ｖ＿Ｐｅａｋｃｏｎｔに応じた周波数ピーキング制御を行うことができる。 On the contrary, when the amplitude of the output signal of the core circuit 1 is increased, the peaking control voltage V_Peakcont is decreased, so that the resistance value between the drain and the source of the transistor Q6 is increased. As a result, the combined resistance value of the emitter resistor Re1 and the peaking circuit 10 is increased, so that the gain of the core circuit 1 is decreased. When the resistance value between the drain and source of the transistor Q6 is increased, the impedance reduction effect by the capacitor Ce1 is weakened, so that the high frequency peaking effect for increasing the gain in the high frequency region of the core circuit 1 is also weakened.
As described above, frequency peaking control according to the peaking control voltage V_Peakcont can be performed.

図３は本実施の形態の周波数ピーキング制御の効果を説明するための図である。図３において、横軸は周波数、縦軸はコア回路１のトランスインピーダンス利得であり、１００は図１１に示した従来のＴＩＡと同様にピーキング量（開ループ利得）を固定した場合のコア回路の周波数特性、２００は本実施の形態のピーキング回路１０によってピーキング量をコア回路１の出力信号の振幅の変化に合わせて変化させた場合のコア回路１の周波数特性である。   FIG. 3 is a diagram for explaining the effect of the frequency peaking control of the present embodiment. In FIG. 3, the horizontal axis represents frequency, the vertical axis represents the transimpedance gain of the core circuit 1, and 100 represents the core circuit when the peaking amount (open loop gain) is fixed as in the conventional TIA shown in FIG. A frequency characteristic 200 is the frequency characteristic of the core circuit 1 when the peaking amount is changed in accordance with the change of the amplitude of the output signal of the core circuit 1 by the peaking circuit 10 of the present embodiment.

従来のＴＩＡでは、出力信号の振幅の変化に合わせて帰還抵抗Ｒｆの値をＲ１，Ｒ２，・・・・，Ｒｎ（Ｒ１＞Ｒ２＞・・・・＞Ｒｎ）と変えていくと、ＴＩＡの周波数帯域がｆ１，ｆ２，・・・・，ｆｎ（ｆ１＜ｆ２＜・・・・＜ｆｎ）と変化するので、帰還抵抗Ｒｆの抵抗値を大きくしてＴＩＡの利得を大きくしたときに、周波数帯域が不足してしまう。   In the conventional TIA, when the value of the feedback resistor Rf is changed to R1, R2,..., Rn (R1> R2>...> Rn) in accordance with the change in the amplitude of the output signal, The frequency band changes as f1, f2,..., Fn (f1 <f2 <... <Fn), so that when the resistance value of the feedback resistor Rf is increased and the gain of the TIA is increased, the frequency is increased. Insufficient bandwidth.

これに対して、本実施の形態では、従来と同様にコア回路１の出力信号の振幅が小さくなったときに、帰還抵抗Ｒｆの抵抗値が大きくなるが、帰還抵抗Ｒｆの抵抗値の増大に合わせてピーキング回路１０による高周波ピーキング効果を強くするので、帰還抵抗Ｒｆの抵抗値の増大によって不足してしまう高周波領域の利得を補うことができる。したがって、本実施の形態では、出力信号の振幅に応じて帰還抵抗Ｒｆの抵抗値が変化しても、コア回路１の利得の周波数特性が所望の特性になるように制御することができ、ＴＩＡを広帯域化することができる。また、帰還抵抗Ｒｆの抵抗値に合わせてピーキング回路１０によるピーキング量を制御することができるので、高周波ピーキング効果が適切になるように制御することができ、ＴＩＡの利得の周波数特性を平坦化することができる。   On the other hand, in the present embodiment, the resistance value of the feedback resistor Rf increases when the amplitude of the output signal of the core circuit 1 decreases as in the conventional case, but the resistance value of the feedback resistor Rf increases. In addition, since the high-frequency peaking effect by the peaking circuit 10 is strengthened, the gain in the high-frequency region that becomes insufficient due to the increase in the resistance value of the feedback resistor Rf can be compensated. Therefore, in the present embodiment, even if the resistance value of the feedback resistor Rf changes according to the amplitude of the output signal, the gain frequency characteristic of the core circuit 1 can be controlled to become a desired characteristic, and TIA Can be broadened. Further, since the peaking amount by the peaking circuit 10 can be controlled in accordance with the resistance value of the feedback resistor Rf, it can be controlled so that the high-frequency peaking effect is appropriate, and the frequency characteristic of the TIA gain is flattened. be able to.

上記のＡＧＣでは、トランジスタＱ４によって帰還抵抗Ｒｆの抵抗値を連続的に変化させているが、本実施の形態では、さらに、トランジスタＱ５のオン／オフによって帰還抵抗Ｒｆの抵抗値を変化させることができる。本実施の形態では、入力光信号の伝送速度が遅いときには（例えば１Ｇｂｉｔ／ｓ）、上位の制御装置（不図示）から与える周波数帯域制御電圧Ｒａｔｅ＿ＳｅｌによりトランジスタＱ５をオフにする。この場合、帰還抵抗Ｒｆの抵抗値は、主としてトランジスタＱ４と帰還抵抗Ｒｆ１の合成抵抗によって決まり、トランジスタＱ５および帰還抵抗Ｒｆ２が帰還抵抗Ｒｆの抵抗値に及ぼす影響は小さくなる。   In the above AGC, the resistance value of the feedback resistor Rf is continuously changed by the transistor Q4. However, in the present embodiment, the resistance value of the feedback resistor Rf can be further changed by turning on / off the transistor Q5. it can. In the present embodiment, when the transmission rate of the input optical signal is low (for example, 1 Gbit / s), the transistor Q5 is turned off by the frequency band control voltage Rate_Sel given from the host controller (not shown). In this case, the resistance value of the feedback resistor Rf is mainly determined by the combined resistance of the transistor Q4 and the feedback resistor Rf1, and the influence of the transistor Q5 and the feedback resistor Rf2 on the resistance value of the feedback resistor Rf is reduced.

一方、入力光信号の伝送速度が速いときには（例えば１０Ｇｂｉｔ／ｓ）、周波数帯域制御電圧Ｒａｔｅ＿ＳｅｌによりトランジスタＱ５をオンにする。これにより、帰還抵抗Ｒｆの抵抗値（トランジスタＱ４，Ｑ５と帰還抵抗Ｒｆ１，Ｒｆ２の合成の抵抗値）が小さくなるので、コア回路１の利得は下がるが、コア回路１の周波数帯域は広くなる。   On the other hand, when the transmission speed of the input optical signal is high (for example, 10 Gbit / s), the transistor Q5 is turned on by the frequency band control voltage Rate_Sel. As a result, the resistance value of the feedback resistor Rf (the combined resistance value of the transistors Q4 and Q5 and the feedback resistors Rf1 and Rf2) is reduced, so that the gain of the core circuit 1 is reduced, but the frequency band of the core circuit 1 is widened.

以上のように、本実施の形態では、ピーキング回路１０を設けることにより、コア回路１の出力信号の振幅に応じてピーキング量を変化させることができ、その結果として帰還抵抗Ｒｆの抵抗値に応じてピーキング量を変化させることが可能になるので、広帯域かつ利得の周波数特性が平坦なＴＩＡを実現することができる。さらに、本実施の形態では、コア回路１の周波数帯域が入力光信号の伝送速度に応じた帯域になるようにコア回路１の利得を調節する制御を実現することができる。   As described above, in the present embodiment, by providing the peaking circuit 10, the peaking amount can be changed according to the amplitude of the output signal of the core circuit 1, and as a result, according to the resistance value of the feedback resistor Rf. Therefore, it is possible to change the peaking amount, so that it is possible to realize a TIA having a wide band and a flat gain frequency characteristic. Furthermore, in the present embodiment, it is possible to realize control for adjusting the gain of the core circuit 1 so that the frequency band of the core circuit 1 becomes a band corresponding to the transmission speed of the input optical signal.

なお、本実施の形態では、レベル検出回路２が、コア回路１の出力信号の振幅に反比例した大きさのピーキング制御電圧Ｖ＿Ｐｅａｋｃｏｎｔを出力するようになっているが、出力信号の振幅に比例した大きさのピーキング制御電圧Ｖ＿Ｐｅａｋｃｏｎｔを出力してもよい。この場合には、トランジスタＱ６をＮチャネルトランジスタでなく、Ｐチャネルトランジスタにすればよい。   In the present embodiment, the level detection circuit 2 outputs the peaking control voltage V_Peakcont having a magnitude inversely proportional to the amplitude of the output signal of the core circuit 1, but the magnitude is proportional to the amplitude of the output signal. The peaking control voltage V_Peakcont may be output. In this case, the transistor Q6 may be a P-channel transistor instead of an N-channel transistor.

［第２の実施の形態］
次に、本発明の第２の実施の形態について説明する。図４は本発明の第２の実施の形態に係るＯＬＴの受信回路の構成を示すブロック図である。
第１の実施の形態では、ＡＧＣと周波数ピーキング制御に別々の制御電圧を用いていたが、本実施の形態は、ＡＧＣと周波数ピーキング制御に同一のＡＧＣ制御電圧Ｖ＿ＡＧＣｃｏｎｔを用いるものである。この場合、図２に示したピーキング回路１０のトランジスタＱ６をＰチャネルトランジスタにして、トランジスタＱ６のゲートにＡＧＣ制御電圧Ｖ＿ＡＧＣｃｏｎｔを入力すればよい。 [Second Embodiment]
Next, a second embodiment of the present invention will be described. FIG. 4 is a block diagram showing a configuration of a receiving circuit of the OLT according to the second embodiment of the present invention.
In the first embodiment, separate control voltages are used for AGC and frequency peaking control. In this embodiment, the same AGC control voltage V_AGCcont is used for AGC and frequency peaking control. In this case, the transistor Q6 of the peaking circuit 10 shown in FIG. 2 may be a P-channel transistor, and the AGC control voltage V_AGCcont may be input to the gate of the transistor Q6.

また、図５に示すようなＴＩＡのコア回路の構成を用いてもよい。図５のコア回路は、増幅用トランジスタＱ１と、出力用トランジスタＱ２と、電流源トランジスタＱ３と、コレクタ抵抗Ｒｃ１と、エミッタ抵抗Ｒｅ１と、エミッタ抵抗Ｒｅ２と、帰還抵抗Ｒｆと、ピーキング回路１１とから構成される。
ピーキング回路１１は、ゲートにＡＧＣ制御電圧Ｖ＿ＡＧＣｃｏｎｔが入力され、ドレインがコレクタ抵抗Ｒｃ１の一端に接続され、ソースがコレクタ抵抗Ｒｃ１の他端に接続されたトランジスタＱ７から構成される。 Alternatively, a TIA core circuit configuration as shown in FIG. 5 may be used. The core circuit of FIG. 5 includes an amplifying transistor Q1, an output transistor Q2, a current source transistor Q3, a collector resistor Rc1, an emitter resistor Re1, an emitter resistor Re2, a feedback resistor Rf, and a peaking circuit 11. Composed.
The peaking circuit 11 includes a transistor Q7 having an AGC control voltage V_AGCcont input to the gate, a drain connected to one end of the collector resistor Rc1, and a source connected to the other end of the collector resistor Rc1.

トランジスタＱ７は、ＡＧＣ制御電圧Ｖ＿ＡＧＣｃｏｎｔに応じてドレイン−ソース間の抵抗値が連続的に変化する連続可変抵抗となる。このトランジスタＱ７は、コレクタ抵抗Ｒｃ１に対して並列に接続されていることから明らかなように、コレクタ抵抗Ｒｃ１の抵抗値を連続的に変化させる役割を果たす。   The transistor Q7 becomes a continuously variable resistance whose resistance value between the drain and the source continuously changes according to the AGC control voltage V_AGCcont. As apparent from the fact that the transistor Q7 is connected in parallel to the collector resistor Rc1, it plays a role of continuously changing the resistance value of the collector resistor Rc1.

コア回路の出力信号の振幅が小さくなると、ＡＧＣ制御電圧Ｖ＿ＡＧＣｃｏｎｔが低下するので、トランジスタＱ７のドレイン−ソース間の抵抗値が大きくなる。これにより、トランジスタＱ７とコレクタ抵抗Ｒｃ１の合成の抵抗値が大きくなるので、コア回路の利得が大きくなる。その結果として、ピーキング回路１１によるピーキング効果を増大させることができる。   When the amplitude of the output signal of the core circuit decreases, the AGC control voltage V_AGCcont decreases, and thus the resistance value between the drain and source of the transistor Q7 increases. As a result, the combined resistance value of the transistor Q7 and the collector resistor Rc1 is increased, so that the gain of the core circuit is increased. As a result, the peaking effect by the peaking circuit 11 can be increased.

反対に、コア回路の出力信号の振幅が大きくなると、ＡＧＣ制御電圧Ｖ＿ＡＧＣｃｏｎｔが上昇するので、トランジスタＱ７のドレイン−ソース間の抵抗値が小さくなる。これにより、トランジスタＱ７とコレクタ抵抗Ｒｃ１の合成の抵抗値が小さくなるので、コア回路の利得が小さくなる。その結果、ピーキング効果も弱くなる。   On the contrary, when the amplitude of the output signal of the core circuit increases, the AGC control voltage V_AGCcont increases, so that the resistance value between the drain and source of the transistor Q7 decreases. As a result, the combined resistance value of the transistor Q7 and the collector resistor Rc1 is reduced, so that the gain of the core circuit is reduced. As a result, the peaking effect is weakened.

こうして、図５に示した回路によれば、ＡＧＣ制御電圧Ｖ＿ＡＧＣｃｏｎｔに応じた周波数ピーキング制御を行うことができる。コア回路の他の構成は、第１の実施の形態で説明したとおりである。
以上のように、本実施の形態では、ＡＧＣと周波数ピーキング制御に同一のＡＧＣ制御電圧Ｖ＿ＡＧＣｃｏｎｔを用いるので、ピーキング制御電圧Ｖ＿Ｐｅａｋｃｏｎｔが不要となり、制御電圧の配線を削減することができる。 Thus, according to the circuit shown in FIG. 5, frequency peaking control according to the AGC control voltage V_AGCcont can be performed. The other configuration of the core circuit is as described in the first embodiment.
As described above, in the present embodiment, since the same AGC control voltage V_AGCcont is used for AGC and frequency peaking control, the peaking control voltage V_Peakcont becomes unnecessary, and the wiring of the control voltage can be reduced.

なお、ピーキング回路１１の構成は、図５に示した回路に限るものではなく、例えば図６（Ａ）に示すようにトランジスタＱ７と直列にコレクタ抵抗Ｒｃ２を挿入したものであってもよい。さらに、図６（Ｂ）に示すように抵抗Ｒｃ２と並列にキャパシタＣｃ１と抵抗Ｒｃ３の直列接続回路を挿入したものであってもよい。また、図５、図６（Ａ）、図６（Ｂ）に示したトランジスタＱ７をＮチャネルトランジスタでなく、Ｐチャネルトランジスタにして、トランジスタＱ７のゲートにピーキング制御電圧Ｖ＿Ｐｅａｋｃｏｎｔを入力すれば、図５、図６（Ａ）、図６（Ｂ）に示した回路を第１の実施の形態に適用することができる。   Note that the configuration of the peaking circuit 11 is not limited to the circuit shown in FIG. 5, and for example, as shown in FIG. 6A, a collector resistor Rc2 may be inserted in series with the transistor Q7. Further, as shown in FIG. 6B, a series connection circuit of a capacitor Cc1 and a resistor Rc3 may be inserted in parallel with the resistor Rc2. Further, if the transistor Q7 shown in FIGS. 5, 6A, and 6B is not an N-channel transistor but a P-channel transistor, and the peaking control voltage V_Peakcont is input to the gate of the transistor Q7, FIG. The circuits shown in FIGS. 6A and 6B can be applied to the first embodiment.

［第３の実施の形態］
次に、本発明の第３の実施の形態について説明する。図７は本発明の第３の実施の形態に係るＯＬＴの受信回路の構成を示すブロック図である。
第２の実施の形態では、ＡＧＣ制御電圧Ｖ＿ＡＧＣｃｏｎｔをそのまま帰還抵抗Ｒｆとピーキング回路に与えていたが、本実施の形態は、ＡＧＣ制御電圧Ｖ＿ＡＧＣｃｏｎｔの大きさをＡＧＣと周波数ピーキング制御のそれぞれの用途に合わせて別個に調整した上で帰還抵抗Ｒｆとピーキング回路に与えるものである。 [Third Embodiment]
Next, a third embodiment of the present invention will be described. FIG. 7 is a block diagram showing a configuration of an OLT receiving circuit according to the third embodiment of the present invention.
In the second embodiment, the AGC control voltage V_AGCcont is directly applied to the feedback resistor Rf and the peaking circuit. However, in this embodiment, the magnitude of the AGC control voltage V_AGCcont is used for each of AGC and frequency peaking control. In addition, the feedback resistance Rf and the peaking circuit are given after being adjusted separately.

係数乗算器３は、ＡＧＣ制御電圧Ｖ＿ＡＧＣｃｏｎｔに所定の係数αを乗算した制御電圧ＶRfを帰還抵抗ＲｆのトランジスタＱ４に出力する。係数乗算器４は、ＡＧＣ制御電圧Ｖ＿ＡＧＣｃｏｎｔに所定の係数βを乗算した制御電圧ＶPeakをピーキング回路に出力する。係数乗算器３，４は、それぞれオペアンプによって実現することができる。 The coefficient multiplier 3 outputs a control voltage V Rf obtained by multiplying the AGC control voltage V_AGCcont by a predetermined coefficient α to the transistor Q4 of the feedback resistor Rf. The coefficient multiplier 4 outputs a control voltage V Peak obtained by multiplying the AGC control voltage V_AGCcont by a predetermined coefficient β to the peaking circuit. The coefficient multipliers 3 and 4 can each be realized by an operational amplifier.

第２の実施の形態で説明したとおり、本実施の形態で用いるコア回路１としては、図２に示したコア回路においてピーキング回路１０のトランジスタＱ６をＰチャネルトランジスタにしたものを用いてもよいし、図５、図６（Ａ）、図６（Ｂ）に示したコア回路を用いてもよい。   As described in the second embodiment, as the core circuit 1 used in the present embodiment, the core circuit shown in FIG. 2 in which the transistor Q6 of the peaking circuit 10 is a P-channel transistor may be used. The core circuit shown in FIGS. 5, 6A, and 6B may be used.

こうして、本実施の形態では、ＡＧＣと周波数ピーキング制御に用いる制御電圧をそれぞれ別個に調整することができるので、第２の実施の形態に比べて周波数ピーキング制御をより適切に実施することができる。   Thus, in the present embodiment, the control voltages used for AGC and frequency peaking control can be adjusted separately, so that frequency peaking control can be more appropriately performed as compared with the second embodiment.

［第４の実施の形態］
次に、本発明の第４の実施の形態について説明する。図８は本発明の第４の実施の形態に係るＴＩＡのコア回路の構成を示す回路図である。
本実施の形態のコア回路は、第１の実施の形態において、図２に示した構成の代わりに用いるものであり、増幅用トランジスタＱ１と、出力用トランジスタＱ２と、電流源トランジスタＱ３と、コレクタ抵抗Ｒｃ１と、エミッタ抵抗Ｒｅ１と、エミッタ抵抗Ｒｅ２と、帰還抵抗Ｒｆと、ピーキング回路１２とから構成される。 [Fourth Embodiment]
Next, a fourth embodiment of the present invention will be described. FIG. 8 is a circuit diagram showing the configuration of the TIA core circuit according to the fourth embodiment of the present invention.
The core circuit of this embodiment is used instead of the configuration shown in FIG. 2 in the first embodiment, and includes an amplifying transistor Q1, an output transistor Q2, a current source transistor Q3, and a collector. The resistor Rc1, the emitter resistor Re1, the emitter resistor Re2, the feedback resistor Rf, and the peaking circuit 12 are included.

ピーキング回路１２は、エミッタ抵抗Ｒｅ１と並列に接続された可変キャパシタＣｅ２から構成される。可変キャパシタＣｅ２は、ピーキング制御電圧Ｖ＿Ｐｅａｋｃｏｎｔに応じて容量値が連続的に変化する。この可変キャパシタＣｅ２は、エミッタ抵抗Ｒｅ１に対して並列に接続されていることから明らかなように、エミッタ抵抗Ｒｅ１のインピーダンス値を連続的に変化させる役割を果たす。   The peaking circuit 12 includes a variable capacitor Ce2 connected in parallel with the emitter resistor Re1. The capacitance value of the variable capacitor Ce2 continuously changes according to the peaking control voltage V_Peakcont. As apparent from the fact that the variable capacitor Ce2 is connected in parallel to the emitter resistor Re1, the variable capacitor Ce2 plays a role of continuously changing the impedance value of the emitter resistor Re1.

コア回路の出力信号の振幅が小さくなると、ピーキング制御電圧Ｖ＿Ｐｅａｋｃｏｎｔが上昇し、可変キャパシタＣｅ２の容量値が大きくなる。これにより、エミッタ抵抗Ｒｅ１とピーキング回路１２の合成のインピーダンス値が小さくなるので、コア回路の利得が大きくなる。特に、合成のインピーダンス値は低周波領域に比べて高周波領域でより小さくなるので、コア回路の高周波領域の利得を増大させることができる。   When the amplitude of the output signal of the core circuit decreases, the peaking control voltage V_Peakcont increases and the capacitance value of the variable capacitor Ce2 increases. As a result, the combined impedance value of the emitter resistor Re1 and the peaking circuit 12 is reduced, and the gain of the core circuit is increased. In particular, since the combined impedance value is smaller in the high frequency region than in the low frequency region, the gain in the high frequency region of the core circuit can be increased.

反対に、コア回路の出力信号の振幅が大きくなると、ピーキング制御電圧Ｖ＿Ｐｅａｋｃｏｎｔが低下し、可変キャパシタＣｅ２の容量値が小さくなる。これにより、エミッタ抵抗Ｒｅ１とピーキング回路１２の合成のインピーダンス値が大きくなるので、コア回路の利得が小さくなり、ピーキング効果も弱くなる。以上のようにして、ピーキング制御電圧Ｖ＿Ｐｅａｋｃｏｎｔに応じた周波数ピーキング制御を行うことができる。   On the other hand, when the amplitude of the output signal of the core circuit increases, the peaking control voltage V_Peakcont decreases and the capacitance value of the variable capacitor Ce2 decreases. As a result, the combined impedance value of the emitter resistor Re1 and the peaking circuit 12 is increased, so that the gain of the core circuit is reduced and the peaking effect is also weakened. As described above, frequency peaking control according to the peaking control voltage V_Peakcont can be performed.

第１〜第３の実施の形態で説明したピーキング回路はいずれも可変抵抗を構成要素とするピーキング回路であるが、本実施の形態によれば、可変キャパシタを構成要素とするピーキング回路を実現することができる。   Each of the peaking circuits described in the first to third embodiments is a peaking circuit having a variable resistor as a component, but according to the present embodiment, a peaking circuit having a variable capacitor as a component is realized. be able to.

なお、本発明は、第１〜第４の実施の形態の構成に限定されるものではない。例えばピーキング回路を可変抵抗と可変キャパシタの両方を構成要素とする回路としてもよい。   Note that the present invention is not limited to the configurations of the first to fourth embodiments. For example, the peaking circuit may be a circuit having both a variable resistor and a variable capacitor as components.

本発明は、フォトダイオード等の受光素子において得られた電流信号を電圧信号へ変換するトランスインピーダンスアンプに適用することができる。   The present invention can be applied to a transimpedance amplifier that converts a current signal obtained in a light receiving element such as a photodiode into a voltage signal.

１…コア回路、２…レベル検出回路、３，４…係数乗算器、１０，１１，１２…ピーキング回路、ＰＤ…フォトダイオード、ＴＩＡ…トランスインピーダンスアンプ、Ｑ１，Ｑ２，Ｑ３，Ｑ４，Ｑ５，Ｑ６，Ｑ７…トランジスタ、Ｒｃ１，Ｒｃ２，Ｒｃ３，Ｒｅ１，Ｒｅ２，Ｒｅ３，Ｒｅ４，Ｒｆ，Ｒｆ１，Ｒｆ２…抵抗、Ｃｃ１，Ｃｅ１…キャパシタ、Ｃｅ２…可変キャパシタ。   DESCRIPTION OF SYMBOLS 1 ... Core circuit, 2 ... Level detection circuit, 3, 4 ... Coefficient multiplier, 10, 11, 12 ... Peaking circuit, PD ... Photodiode, TIA ... Transimpedance amplifier, Q1, Q2, Q3, Q4, Q5, Q6 , Q7 ... transistor, Rc1, Rc2, Rc3, Re1, Re2, Re3, Re4, Rf, Rf1, Rf2 ... resistor, Cc1, Ce1 ... capacitor, Ce2 ... variable capacitor.

Claims (9)

電流信号を帰還抵抗の値に比例するトランスインピーダンス利得によって増幅すると同時に電圧信号に変換するコア回路と、
このコア回路の出力振幅を検出し、検出した出力振幅に応じた制御電圧を出力するレベル検出回路とを有し、
前記コア回路は、前記制御電圧に応じてコア回路のトランスインピーダンス利得の周波数特性が所望の特性になるように周波数ピーキング制御を行うピーキング回路を備えることを特徴とするトランスインピーダンスアンプ。 A core circuit that amplifies the current signal by a transimpedance gain proportional to the value of the feedback resistor and simultaneously converts it to a voltage signal;
A level detection circuit that detects the output amplitude of the core circuit and outputs a control voltage according to the detected output amplitude;
The transimpedance amplifier, wherein the core circuit includes a peaking circuit that performs frequency peaking control so that a frequency characteristic of a transimpedance gain of the core circuit becomes a desired characteristic according to the control voltage. 請求項１記載のトランスインピーダンスアンプにおいて、
前記コア回路は、信号入力端子から入力される電流信号を増幅し電圧信号に変換して出力するエミッタ接地回路と、このエミッタ接地回路からの電圧信号を電力増幅して信号出力端子に出力するエミッタフォロア回路と、一端が前記信号出力端子に接続され、他端が前記信号入力端子に接続された前記帰還抵抗と、前記ピーキング回路とを備え、
前記エミッタ接地回路は、ベースが前記信号入力端子に接続された増幅用トランジスタと、一端に第１の電源電圧が供給され、他端が前記増幅用トランジスタのコレクタに接続されたコレクタ抵抗と、一端が前記増幅用トランジスタのエミッタに接続され、他端に第２の電源電圧が供給されるエミッタ抵抗とから構成され、
前記エミッタフォロア回路は、ベースが前記増幅用トランジスタのコレクタに接続され、コレクタに第１の電源電圧が供給され、エミッタが前記信号出力端子に接続された出力用トランジスタと、この出力用トランジスタに一定の電流を供給する電流源とから構成されることを特徴とするトランスインピーダンスアンプ。 The transimpedance amplifier according to claim 1,
The core circuit amplifies a current signal input from a signal input terminal, converts the signal into a voltage signal, and outputs the voltage signal; and an emitter that amplifies the voltage signal from the grounded emitter circuit and outputs the signal to a signal output terminal A follower circuit, the feedback resistor having one end connected to the signal output terminal and the other end connected to the signal input terminal, and the peaking circuit,
The grounded emitter circuit includes an amplifying transistor whose base is connected to the signal input terminal, a first power supply voltage supplied to one end, a collector resistor whose other end is connected to the collector of the amplifying transistor, and one end Is connected to the emitter of the amplifying transistor, and the other end of the emitter resistor is supplied with the second power supply voltage.
The emitter follower circuit has an output transistor in which a base is connected to the collector of the amplification transistor, a first power supply voltage is supplied to the collector, and an emitter is connected to the signal output terminal. A transimpedance amplifier comprising a current source that supplies 請求項２記載のトランスインピーダンスアンプにおいて、
前記ピーキング回路は、前記コレクタ抵抗またはエミッタ抵抗のインピーダンス値を前記制御電圧に応じて変化させることにより、周波数ピーキング制御を行うことを特徴とするトランスインピーダンスアンプ。 The transimpedance amplifier according to claim 2,
The transimpedance amplifier, wherein the peaking circuit performs frequency peaking control by changing an impedance value of the collector resistance or emitter resistance according to the control voltage. 請求項１乃至３のいずれか１項に記載のトランスインピーダンスアンプにおいて、
前記ピーキング回路は、前記制御電圧に応じて抵抗値が連続的に変化する可変抵抗と前記制御電圧に応じて容量値が連続的に変化する可変キャパシタのうち少なくとも一方を構成要素とし、前記コレクタ抵抗もしくはエミッタ抵抗のインピーダンス値、あるいはインピーダンス値とその周波数特性を前記制御電圧に応じて変化させることを特徴とするトランスインピーダンスアンプ。 The transimpedance amplifier according to any one of claims 1 to 3,
The peaking circuit includes at least one of a variable resistor whose resistance value continuously changes according to the control voltage and a variable capacitor whose capacitance value changes continuously according to the control voltage, and the collector resistor Alternatively, the transimpedance amplifier, wherein the impedance value of the emitter resistor, or the impedance value and its frequency characteristic are changed according to the control voltage. 請求項１乃至４のいずれか１項に記載のトランスインピーダンスアンプにおいて、
前記コア回路は、さらに、前記制御電圧に応じてコア回路の出力信号が所望の振幅になるように前記帰還抵抗の値を変化させる利得制御回路を備えることを特徴とするトランスインピーダンスアンプ。 The transimpedance amplifier according to any one of claims 1 to 4,
The transimpedance amplifier, wherein the core circuit further includes a gain control circuit that changes a value of the feedback resistor so that an output signal of the core circuit has a desired amplitude according to the control voltage. 請求項５記載のトランスインピーダンスアンプにおいて、
前記レベル検出回路は、検出した出力振幅に応じた異なる制御電圧を前記利得制御回路と前記ピーキング回路に別個に出力することを特徴とするトランスインピーダンスアンプ。 The transimpedance amplifier according to claim 5,
The level detection circuit separately outputs different control voltages corresponding to the detected output amplitude to the gain control circuit and the peaking circuit. 請求項５記載のトランスインピーダンスアンプにおいて、
前記レベル検出回路は、検出した出力振幅に応じた共通の制御電圧を前記利得制御回路と前記ピーキング回路に出力することを特徴とするトランスインピーダンスアンプ。 The transimpedance amplifier according to claim 5,
The level detection circuit outputs a common control voltage corresponding to the detected output amplitude to the gain control circuit and the peaking circuit. 請求項７記載のトランスインピーダンスアンプにおいて、
さらに、前記レベル検出回路と前記利得制御回路との間に設けられ、前記レベル検出回路から出力された制御電圧に第１の係数を乗算した制御電圧を前記利得制御回路に出力する第１の係数乗算器と、
前記レベル検出回路と前記ピーキング回路との間に設けられ、前記レベル検出回路から出力された制御電圧に第２の係数を乗算した制御電圧を前記ピーキング回路に出力する第２の係数乗算器とを備えることを特徴とするトランスインピーダンスアンプ。 The transimpedance amplifier according to claim 7,
Further, a first coefficient that is provided between the level detection circuit and the gain control circuit and outputs a control voltage obtained by multiplying the control voltage output from the level detection circuit by a first coefficient to the gain control circuit. A multiplier,
A second coefficient multiplier provided between the level detection circuit and the peaking circuit and outputting a control voltage obtained by multiplying the control voltage output from the level detection circuit by a second coefficient to the peaking circuit; Transimpedance amplifier characterized by comprising. 請求項１乃至８のいずれか１項に記載のトランスインピーダンスアンプにおいて、
前記コア回路は、さらに、コア回路の周波数帯域が前記電流信号の伝送速度に応じた帯域になるように前記帰還抵抗の値を変化させる周波数帯域制御回路を備えることを特徴とするトランスインピーダンスアンプ。 The transimpedance amplifier according to any one of claims 1 to 8,
The transimpedance amplifier, wherein the core circuit further includes a frequency band control circuit that changes a value of the feedback resistor so that a frequency band of the core circuit becomes a band corresponding to a transmission speed of the current signal.
JP2009244547A 2009-10-23 2009-10-23 Transimpedance amplifier Active JP5161189B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009244547A JP5161189B2 (en) 2009-10-23 2009-10-23 Transimpedance amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009244547A JP5161189B2 (en) 2009-10-23 2009-10-23 Transimpedance amplifier

Publications (2)

Publication Number Publication Date
JP2011091687A true JP2011091687A (en) 2011-05-06
JP5161189B2 JP5161189B2 (en) 2013-03-13

Family

ID=44109503

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009244547A Active JP5161189B2 (en) 2009-10-23 2009-10-23 Transimpedance amplifier

Country Status (1)

Country Link
JP (1) JP5161189B2 (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013090128A (en) * 2011-10-18 2013-05-13 Nippon Telegr & Teleph Corp <Ntt> Transimpedance amplifier
JP2013150154A (en) * 2012-01-19 2013-08-01 Mega Chips Corp Differential amplification circuit
JP2016181884A (en) * 2015-03-25 2016-10-13 住友電気工業株式会社 Electronic circuit
JP2018056731A (en) * 2016-09-28 2018-04-05 沖電気工業株式会社 Optical receiver, level detection circuit and receiver
CN109120232A (en) * 2017-06-25 2019-01-01 深圳市前海方成微电子有限公司 Suitable for low noise, the high bandwidth trans-impedance amplifier of wide dynamic range

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03270504A (en) * 1990-03-20 1991-12-02 Fujitsu Ltd Equivalent amplifier circuit for optical receiver
JPH08274546A (en) * 1994-12-21 1996-10-18 At & T Corp Optical trans-impedance amplifier of high dynamic range
JPH10224156A (en) * 1997-02-05 1998-08-21 Toshiba Corp Current-voltage conversion circuit
JP2009016979A (en) * 2007-07-02 2009-01-22 Nippon Telegr & Teleph Corp <Ntt> Transimpedance amplifier
JP2010166216A (en) * 2009-01-14 2010-07-29 Mitsubishi Electric Corp Preamplifier

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03270504A (en) * 1990-03-20 1991-12-02 Fujitsu Ltd Equivalent amplifier circuit for optical receiver
JPH08274546A (en) * 1994-12-21 1996-10-18 At & T Corp Optical trans-impedance amplifier of high dynamic range
JPH10224156A (en) * 1997-02-05 1998-08-21 Toshiba Corp Current-voltage conversion circuit
JP2009016979A (en) * 2007-07-02 2009-01-22 Nippon Telegr & Teleph Corp <Ntt> Transimpedance amplifier
JP2010166216A (en) * 2009-01-14 2010-07-29 Mitsubishi Electric Corp Preamplifier

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013090128A (en) * 2011-10-18 2013-05-13 Nippon Telegr & Teleph Corp <Ntt> Transimpedance amplifier
JP2013150154A (en) * 2012-01-19 2013-08-01 Mega Chips Corp Differential amplification circuit
JP2016181884A (en) * 2015-03-25 2016-10-13 住友電気工業株式会社 Electronic circuit
JP2018056731A (en) * 2016-09-28 2018-04-05 沖電気工業株式会社 Optical receiver, level detection circuit and receiver
CN109120232A (en) * 2017-06-25 2019-01-01 深圳市前海方成微电子有限公司 Suitable for low noise, the high bandwidth trans-impedance amplifier of wide dynamic range

Also Published As

Publication number Publication date
JP5161189B2 (en) 2013-03-13

Similar Documents

Publication Publication Date Title
JP4870806B2 (en) Transimpedance amplifier
JP4927664B2 (en) Preamplifier circuit
JP5161189B2 (en) Transimpedance amplifier
US9503198B2 (en) Receiver and reception method
JP2009010741A (en) Preamplifier, and optical receiver
JP2007005968A (en) Detection circuit for burst-head
KR101519443B1 (en) Optical receiver
JP2007036329A (en) Amplifier circuit and transimpedance amplifier
JP4165829B2 (en) Transimpedance amplifier
WO2006013841A1 (en) Receiving method and receiving circuit
JP4763662B2 (en) Transimpedance amplifier
JP2008148321A (en) Burst-mode receiver and burst-mode receiving method generating on-chip reset signal
JP4546348B2 (en) Transimpedance amplifier
JP2009038556A (en) Limiter amplifier circuit
JP5475525B2 (en) Variable gain amplifier and optical receiver
JPH10313222A (en) Optical reception circuit
JP2002350791A (en) Light power equalizing device
JP5512040B2 (en) Bandwidth variable amplifier
JP2011090562A (en) Average value detection circuit and transimpedance amplifier
JP4691127B2 (en) Amplifier circuit
JP4771767B2 (en) Control method of MOS transistor
JP6027513B2 (en) COMMUNICATION SYSTEM, RELAY DEVICE, COMMUNICATION METHOD, AND RELAY METHOD
JP2011155699A (en) Transimpedance amplifier
JP2011029976A (en) Gain variable amplifier and optical receiver
JP5456162B2 (en) Burst equalization amplifier

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120116

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120208

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121213

R150 Certificate of patent or registration of utility model

Ref document number: 5161189

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250