JP2018056320A - 半導体装置及び増幅器 - Google Patents

Abstract

【課題】電力用の半導体装置において、信頼性の高い半導体装置を提供する。【解決手段】基板１０の上に形成された第１の半導体層２１と、第１の半導体層２１の上に形成された第２の半導体層２２と、第２の半導体層２２の上に形成されたゲート電極３１、ソース電極３２及びドレイン電極３３と、を有する半導体装置において、ソース電極３２及びドレイン電極３３には、第２の半導体層２２と接するオーミックコンタクト層が形成されており、オーミックコンタクト層における膜厚方向の抵抗は、平面視した半導体装置の中央領域５０Ａよりも周辺領域５０Ｃが低い。【選択図】図７

Description

本発明は、半導体装置及び増幅器に関するものである。

窒化物半導体は、高い飽和電子速度及びワイドバンドギャップ等の特徴を利用し、高耐圧及び高出力の半導体デバイスへの適用が検討されている。例えば、窒化物半導体であるＧａＮのバンドギャップは３．４ｅＶであり、Ｓｉのバンドギャップ（１．１ｅＶ）及びＧａＡｓのバンドギャップ（１．４ｅＶ）よりも大きく、高い破壊電界強度を有する。そのため、ＧａＮ等の窒化物半導体は、高電圧動作かつ高出力を得る電源用の半導体デバイスの材料として極めて有望である。

窒化物半導体を用いた半導体デバイスとしては、電界効果トランジスタ、特に高電子移動度トランジスタ（High Electron Mobility Transistor：ＨＥＭＴ）についての報告が数多くなされている。例えば、ＧａＮ系のＨＥＭＴ（ＧａＮ−ＨＥＭＴ）では、ＧａＮを電子走行層として、ＡｌＧａＮを電子供給層として用いたＡｌＧａＮ／ＧａＮからなるＨＥＭＴが注目されている。ＡｌＧａＮ／ＧａＮからなるＨＥＭＴでは、ＧａＮとＡｌＧａＮとの格子定数差に起因した歪みがＡｌＧａＮに生じる。これにより発生したピエゾ分極及びＡｌＧａＮの自発分極差により、高濃度の２ＤＥＧ（Two-Dimensional Electron Gas：２次元電子ガス）が得られる。そのため、高効率のスイッチ素子、電気自動車用等の高耐圧電力デバイスとして期待されている。

特開２００２−３５９２５６号公報 特開２０１０−２３２５０３号公報

ところで、上記のＧａＮ−ＨＥＭＴを電力用に用いた場合、高電圧が印加されるとともに、大電流が流れるため、ＧａＮ−ＨＥＭＴの温度が高くなり、ＧａＮ−ＨＥＭＴが形成されている領域において温度が高い領域と低い領域とが生じる場合がある。このように、ＧａＮ−ＨＥＭＴが形成されている領域において、温度が高い領域が生じると、温度が高い領域において電流が流れにくくなり、更には、破壊等される場合があるため、半導体装置としての信頼性が低下する。

このため、電力用の半導体装置において、信頼性の高い半導体装置が求められている。

本実施の形態の一観点によれば、基板の上に、半導体により形成された第１の半導体層と、前記第１の半導体層の上に、半導体により形成された第２の半導体層と、前記第２の半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、を有する半導体装置において、前記ソース電極及び前記ドレイン電極には、半導体と接するオーミックコンタクト層が形成されており、前記オーミックコンタクト層における膜厚方向の抵抗は、平面視した前記半導体装置の中央領域よりも周辺領域が低いことを特徴とする。

開示の半導体装置によれば、電力用において、信頼性を向上させることができる。

半導体装置の平面図 半導体装置の要部断面図 半導体装置の熱分布の説明図 半導体装置の中央領域から周辺領域における温度分布図 半導体装置のドレイン電圧とドレイン電流との相関図 第１の実施の形態における半導体装置の平面図 第１の実施の形態における半導体装置の要部断面図 第１の実施の形態における半導体装置の説明図 オーミックコンタクト層におけるＴａ層の膜厚と抵抗の関係の説明図 第１の実施の形態の半導体装置の中央領域から周辺領域における温度分布図 第１の実施の形態の半導体装置のドレイン電圧とドレイン電流との相関図 第１の実施の形態における半導体装置の製造方法の工程図（１） 図１２における一点鎖線１２Ａ−１２Ｂにおいて切断した断面図 第１の実施の形態における半導体装置の製造方法の工程図（２） 図１４における一点鎖線１４Ａ−１４Ｂにおいて切断した断面図 第１の実施の形態における半導体装置の製造方法の工程図（３） 図１６における一点鎖線１６Ａ−１６Ｂにおいて切断した断面図 第１の実施の形態における半導体装置の製造方法の工程図（４） 図１８における一点鎖線１８Ａ−１８Ｂにおいて切断した断面図 第１の実施の形態における半導体装置の製造方法の工程図（５） 図２０における一点鎖線２０Ａ−２０Ｂにおいて切断した断面図 第１の実施の形態における半導体装置の製造方法の工程図（６） 図２２における一点鎖線２２Ａ−２２Ｂにおいて切断した断面図 第１の実施の形態における半導体装置の変形例１の要部断面図 第１の実施の形態における半導体装置の変形例２の要部断面図 第１の実施の形態における半導体装置の変形例３の要部断面図 第２の実施の形態における半導体装置の平面図 第３の実施の形態における半導体装置の製造方法の工程説明図（１） 第３の実施の形態における半導体装置の製造方法の工程説明図（２） 第３の実施の形態における半導体装置の製造方法の工程説明図（３） 第４の実施の形態におけるディスクリートパッケージされた半導体デバイスの説明図 第４の実施の形態における電源装置の回路図 第４の実施の形態における高周波増幅器の構造図

実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。

〔第１の実施の形態〕
最初に、窒化物半導体を用いた半導体装置であるＧａＮ−ＨＥＭＴにおいて、動作させた際に温度分布が生じ、半導体装置としての信頼性が低下することについて、図１及び図２に基づき説明する。図１は、この半導体装置を平面視した場合の平面図であり、図２は、図１における一点鎖線１Ａ−１Ｂにおいて切断した断面図である。また、本願において、「平面視」とは、半導体装置において、後述するゲート電極、ソース電極及びドレイン電極が形成されている面に対し、法線方向より見た視野を示すものとする。

この半導体装置は、図２に示されるように、基板９１０の上に、窒化物半導体により形成されたバッファ層９１１、電子走行層９２１、電子供給層９２２が積層して形成されている。基板９１０は、ＳｉＣ等の半導体基板により形成されており、バッファ層９１１は、ＡｌＮ、ＡｌＧａＮ、ＧａＮ等により形成されている。電子走行層９２１は、ＧａＮ等により形成されており、電子供給層９２２は、ＡｌＧａＮ等により形成されている。これにより、電子走行層９２１において、電子走行層９２１と電子供給層９２２との界面近傍には、２ＤＥＧ９２１ａが生成される。

電子供給層９２２の上には、ゲート電極９３１、ソース電極９３２及びドレイン電極９３３が形成されている。この半導体装置は、図１に示されるように、ゲート電極９３１、ソース電極９３２、ドレイン電極９３３は、櫛歯状の電極構造になっており、ソース電極９３２の櫛歯の間に、ドレイン電極９３３の櫛歯が入り込んでいる。また、ソース電極９３２の櫛歯とドレイン電極９３３の櫛歯との間には、ゲート電極９３１の櫛歯が形成されている。

ところで、このような構造の半導体装置を動作させた場合には、図３に示されるように、半導体装置の中央領域の温度が、周辺領域よりも高くなるような温度分布が生じる。尚、図３では、等温線を二点鎖線により示している。図４は、図３に示される半導体装置の中央領域９５０Ａから周辺領域９５０Ｂにおける温度分布を示す。図４に示されるように、中央領域９５０Ａの温度が高く、２００℃近い温度になっており、周辺領域９５０Ｂに向かって温度が低くなる。このように、中央領域９５０Ａが高く、周辺領域９５０Ｂが低くなるような温度分布が生じるのは、半導体装置を動作させると中央領域９５０Ａも周辺領域９５０Ｂも同様に発熱するが、周辺領域９５０Ｂよりも中央領域９５０Ａが放熱されにくいからである。即ち、周辺領域９５０Ｂが発熱すると、周辺領域９５０Ｂの周囲の半導体装置の外に向かって放熱されるが、中央領域９５０Ａが発熱しても、中央領域９５０Ａの周囲の周辺領域９５０Ｂも発熱しているため放熱されにくく、中央領域９５０Ａに熱が溜まるからである。尚、図４において、急峻に温度が高くなっている部分は、ゲート電極９３１の近傍が特に高温になりやすいからである。

このように、半導体装置において温度分布が生じると、図５に示すように、半導体装置をオン状態にした場合において、中央領域９５０Ａにおいて流れるドレイン電流は、周辺領域９５０Ｂにおいて流れるドレイン電流よりも低くなる。これは、半導体装置の中央領域９５０Ａの温度が周辺領域９５０Ｂの温度よりも高くなっているからである。

また、半導体装置において、図４に示すように温度分布が生じると、温度の高い領域おいて電流が流れにくくなるのみならず、電極部分の抵抗が高くなる等の劣化が生じ、半導体装置としての寿命が短くなり、信頼性の低下を招く。このため、半導体装置を動作させた際には、できるだけ温度分布が均一である方が、寿命が長く、信頼性が高い。

（半導体装置）
次に、第１の実施の形態における半導体装置について図６及び図７に基づき説明する。図６は、本実施の形態における半導体装置を平面視した場合の平面図であり、図７は、図６における一点鎖線６Ａ−６Ｂにおいて切断した断面図である。

本実施の形態における半導体装置は、窒化物半導体を用いたＧａＮ−ＨＥＭＴであり、図７に示されるように、基板１０の上に、窒化物半導体により形成された不図示の核形成層、バッファ層１１、電子走行層２１、電子供給層２２が積層されている。基板１０は、ＳｉＣ等の半導体基板により形成されており、バッファ層１１は、ＡｌＮ、ＡｌＧａＮ、ＧａＮ等により形成されている。電子走行層２１は、ＧａＮ等により形成されており、電子供給層２２は、ＡｌＧａＮ等により形成されている。これにより、電子走行層２１において、電子走行層２１と電子供給層２２との界面近傍には、２ＤＥＧ２１ａが生成される。また、図示はしないが、電子走行層２１と電子供給層２２との間には、ｉ−ＡｌＧａＮ等によりスペーサ層を形成してもよく、電子供給層２２の上には、ｎ−ＧａＮ等によりキャップ層を形成してもよい。また、電子供給層２２は、ＩｎＡｌＮ等により形成してもよい。尚、本願においては、電子走行層２１を第１の半導体層と、電子供給層２２を第２の半導体層と記載する場合がある。

電子供給層２２の上には、ゲート電極３１、ソース電極３２及びドレイン電極３３が形成されている。具体的には、図６に示されるように、ゲート電極３１、ソース電極３２、ドレイン電極３３は、櫛歯状の電極構造になっており、ソース電極３２の櫛歯の間に、ドレイン電極３３の櫛歯が入り込んでいる。また、ソース電極３２の櫛歯とドレイン電極３３の櫛歯との間に、ゲート電極３１の櫛歯が形成されている。本願においては、ゲート電極３１、ソース電極３２及びドレイン電極３３における櫛歯の部分をフィンガー部、または、櫛歯部と記載し、この櫛歯状の構造をフィンガー構造と記載する場合がある。具体的には、図６におけるゲート電極３１の櫛歯の部分がゲート電極３１のフィンガー部３１ａとなり、ソース電極３２の櫛歯の部分がソース電極３２のフィンガー部３２ａとなり、ドレイン電極３３の櫛歯の部分がドレイン電極３３のフィンガー部３３ａとなる。従って、図７の断面図は、各々の電極のフィンガー部における断面図、即ち、ゲート電極３１のフィンガー部３１ａ、ソース電極３２のフィンガー部３２ａ、ドレイン電極３３のフィンガー部３３ａにおける断面図である。

ソース電極３２及びドレイン電極３３は、図８に示すように、電子供給層２２の上に順に積層して形成されたオーミックコンタクト層３０ａ、バリアメタル層３０ｂ、配線層３０ｃにより形成されている。オーミックコンタクト層３０ａは、電子供給層２２とのオーミックコンタクトのために形成されており、Ｔａ／Ａｌの積層膜またはＴｉ／Ａｌの積層膜により形成されている。オーミックコンタクト層３０ａがＴａ／Ａｌの積層膜の場合には、電子供給層２２の上に、Ｔａ層３０ｄが形成されており、Ｔａ層３０ｄの上にＡｌ層３０ｅが形成される。同様に、オーミックコンタクト層３０ａがＴｉ／Ａｌの積層膜の場合には、電子供給層２２の上に、Ｔｉ層が形成されており、Ｔｉ層の上にＡｌ層が形成される。尚、本実施の形態における説明では、オーミックコンタクト層３０ａが、Ｔａ／Ａｌの積層膜により形成されている場合について説明するが、Ｔｉ／Ａｌの積層膜の場合も同様である。バリアメタル層３０ｂは、Ｔｉ／Ｐｔ／Ａｕ等により形成されている。配線層３０ｃは、Ａｕ等により形成されており、膜厚は数μｍである。

本実施の形態における半導体装置は、半導体装置を平面視した場合の中央領域よりも周辺領域において、オーミックコンタクト層３０ａのＴａ層３０ｄが徐々に薄くなるように形成されている。具体的には、図６に示すように、平面視した半導体装置の中央部分の中央領域５０Ａ、中央領域５０Ａの周囲を中間領域５０Ｂ、中間領域５０Ｂの周囲であって周辺部分となる周辺領域５０Ｃで、オーミックコンタクト層３０ａのＴａ層３０ｄの膜厚を変えている。即ち、図８（ａ）に示すように、中央領域５０Ａにおけるオーミックコンタクト層３０ａのＴａ層３０ｄの膜厚を厚く、図８（ｃ）に示すように、周辺領域５０Ｃにおけるオーミックコンタクト層３０ａのＴａ層３０ｄの膜厚を薄くなるように形成する。従って、図８（ｂ）に示すように、中間領域５０Ｂにおけるオーミックコンタクト層３０ａのＴａ層３０ｄの膜厚は、中央領域５０Ａよりも薄く、周辺領域５０Ｃよりも厚くなっている。

ソース電極３２及びドレイン電極３３では、配線層３０ｃより、バリアメタル層３０ｂ、オーミックコンタクト層３０ａを介し、電子供給層２２に電圧が印加される。このため、オーミックコンタクト層３０ａの膜厚が厚いと、その分、膜厚方向における抵抗が高くなり、同じ電圧を印加した場合であっても、流れる電流が抑制される。

具体的には、図９（ａ）に示されるように、オーミックコンタクト層３０ａのＴａ層３０ｄの膜厚を中央領域５０Ａが１０ｎｍ、中間領域５０Ｂが６ｎｍ、周辺領域５０Ｃが２ｎｍとなるように形成する。図９（ａ）に示されるように、オーミックコンタクト層３０ａのＴａ層３０ｄの膜厚を変えることにより、図９（ｂ）に示すように、オーミックコンタクト層３０ａの膜厚方向における抵抗は、中央領域５０Ａが高くなり、周辺領域５０Ｃが低くなる。また、中間領域５０Ｂにおけるオーミックコンタクト層３０ａの膜厚方向における抵抗は、中央領域５０Ａと周辺領域５０Ｃとの間となる。尚、Ａｌの抵抗率は約２．６×１０^−７Ωｍであり、Ｔｉの抵抗率は約１．３×１０^−７Ωｍであり、Ｔｉの抵抗率は約４．３×１０^−７Ωｍである。また、オーミックコンタクト層３０ａの膜厚は約１００ｎｍである。

従って、本実施の形態における半導体装置においては、中央領域５０Ａでは、周辺領域５０Ｃよりも、同じ電圧を印加した場合に流れる電流が少なくなるため発熱が少ない。中央領域５０Ａでは放熱されにくく、周辺領域５０Ｃでは放熱されやすいため、中央領域５０Ａにおける発熱を抑制することにより、半導体装置を動作させた際の温度分布を均一にすることができる。

具体的には、図１０に示されるように、本実施の形態における半導体装置においては、半導体装置の中央領域５０Ａ、中間領域５０Ｂ、周辺領域５０Ｃにおける温度分布を略均一にすることができる。尚、図１０における破線は、図１及び図２に示す構造の半導体装置の温度分布である。従って、本実施の形態における半導体装置においては、図１０に示すように温度分布を略均一にすることができるため、劣化の発生を抑制することができ、半導体装置の寿命を長くすることができ、信頼性を向上させることができる。

また、本実施の形態においては、図１１に示されるように、半導体装置をオン状態にした場合において、中央領域５０Ａにおいて流れるドレイン電流、中間領域５０Ｂにおいて流れるドレイン電流、周辺領域５０Ｃにおいて流れるドレイン電流が略均一となる。

尚、オーミックコンタクト層３０ａにおいては、流れる電流をＩとし、印加電圧をＶとした場合に、電力Ｐ＝Ｉ×Ｖに応じたジュール熱による発熱がある。しかしながら、印加電圧Ｖは一定であり、電力Ｐには抵抗の値は寄与せず、抵抗Ｒが大きくなると電流Ｉが減る。従って、オーミックコンタクト層３０ａにおける抵抗が高くなっても、流れる電流Ｉが減るため、ジュール熱による発熱が増えることはない。

（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について、図１２から図２３に基づき説明する。尚、基板１０の上に形成される窒化物半導体は、ＭＯＶＰＥ（Metal-Organic Vapor Phase Epitaxy）によるエピタキシャル成長により形成されている。窒化物半導体をＭＯＶＰＥにより成長する際には、Ａｌの原料ガスにはＴＭＡ（トリメチルアルミニウム）が用いられ、Ｇａの原料ガスにはＴＭＧ（トリメチルガリウム）が用いられ、Ｎの原料ガスにはＮＨ_３（アンモニア）が用いられる。

最初に、図１２及び図１３に示すように、基板１０の上に、ＭＯＶＰＥにより、不図示の核形成層、バッファ層１１、電子走行層２１、電子供給層２２を順次積層して形成する。基板１０には、ＳｉＣ基板が用いられており、不図示の核形成層は、膜厚が１ｎｍから３００ｎｍ、例えば、１６０ｎｍのＡｌＮ膜により形成されている。バッファ層１１は、膜厚が１ｎｍから１０００ｎｍ、例えば、６００ｎｍのＡｌＧａＮ膜により形成されている。電子走行層２１は、膜厚が約３．０μｍのｉ−ＧａＮ膜により形成されている。電子供給層２２は、膜厚が約３０ｎｍのｎ−ＡｌＧａＮにより形成されており、ｎ型となる不純物元素としてＳｉが、不純物濃度が５×１０^１８ｃｍ^−３となるようにドープされている。これにより、電子走行層２１と電子供給層２２との界面近傍における電子走行層２１には、２ＤＥＧ２１ａが生成される。尚、図示はしないが、電子走行層２１と電子供給層２２との間には、膜厚が約５ｎｍのｉ−ＡｌＧａＮによりスペーサ層を形成してもよく、電子供給層２２の上には、膜厚が約１０ｎｍのｎ−ＧａＮによりキャップ層を形成してもよい。キャップ層にはｎ型となる不純物元素としてＳｉが、不純物濃度が５×１０^１８ｃｍ^−３となるようにドープされている。尚、図１２は、平面図であり、図１３は、図１２における一点鎖線１２Ａ−１２Ｂにおいて切断した断面図である。

次に、図１４及び図１５に示すように、電子供給層２２の上の中央領域５０Ａに、ソース電極３２及びドレイン電極３３におけるオーミックコンタクト層３０ａを形成する。具体的には、電子供給層２２の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、中央領域５０Ａのソース電極３２及びドレイン電極３３が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、真空蒸着によりＴａ層３０ｄの膜厚が約１０ｎｍ、Ａｌ層３０ｅの膜厚が約１００ｎｍのＴａ／Ａｌの金属積層膜を成膜する。この後、有機溶剤等に浸漬させることにより、レジストパターンの上の金属積層膜をレジストパターンとともにリフトオフにより除去する。これにより、残存するＴａ層３０ｄの膜厚が約１０ｎｍ、Ａｌ層３０ｅの膜厚が約１００ｎｍのＴａ／Ａｌの金属積層膜により、中央領域５０Ａにおけるソース電極３２及びドレイン電極３３のオーミックコンタクト層３０ａが形成される。尚、図１４は、平面図であり、図１５は、図１４における一点鎖線１４Ａ−１４Ｂにおいて切断した断面図である。

次に、図１６及び図１７に示すように、電子供給層２２の上の中間領域５０Ｂに、ソース電極３２及びドレイン電極３３におけるオーミックコンタクト層３０ａを形成する。具体的には、電子供給層２２の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、中間領域５０Ｂのソース電極３２及びドレイン電極３３が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、真空蒸着によりＴａ層３０ｄの膜厚が約６ｎｍ、Ａｌ層３０ｅの膜厚が約１００ｎｍのＴａ／Ａｌの金属積層膜を成膜する。この後、有機溶剤等に浸漬させることにより、レジストパターンの上の金属積層膜をレジストパターンとともにリフトオフにより除去する。これにより、残存するＴａ層３０ｄの膜厚が約６ｎｍ、Ａｌ層３０ｅの膜厚が約１００ｎｍのＴａ／Ａｌの金属積層膜により、中間領域５０Ｂにおけるソース電極３２及びドレイン電極３３のオーミックコンタクト層３０ａを形成する。尚、図１６は、平面図であり、図１７は、図１６における一点鎖線１６Ａ−１６Ｂにおいて切断した断面図である。

次に、図１８及び図１９に示すように、電子供給層２２の上の周辺領域５０Ｃに、ソース電極３２及びドレイン電極３３におけるオーミックコンタクト層３０ａを形成する。具体的には、電子供給層２２の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、周辺領域５０Ｃのソース電極３２及びドレイン電極３３が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、真空蒸着によりＴａ層３０ｄの膜厚が約２ｎｍ、Ａｌ層３０ｅの膜厚が約１００ｎｍのＴａ／Ａｌの金属積層膜を成膜する。この後、有機溶剤等に浸漬させることにより、レジストパターンの上の金属積層膜をレジストパターンとともにリフトオフにより除去する。これにより、残存するＴａ層３０ｄの膜厚が約２ｎｍ、Ａｌ層３０ｅの膜厚が約１００ｎｍのＴａ／Ａｌの金属積層膜により、中央領域５０Ａにおけるソース電極３２及びドレイン電極３３のオーミックコンタクト層３０ａを形成する。この後、更に、窒素雰囲気中において、４００℃〜９００℃、例えば、５８０℃の温度で熱処理を行い、ソース電極３２及びドレイン電極３３におけるオーミックコンタクト層３０ａのオーミックコンタクトを確立させる。尚、図１８は、平面図であり、図１９は、図１８における一点鎖線１８Ａ−１８Ｂにおいて切断した断面図である。

次に、図２０及び図２１に示すように、電子供給層２２の上に、ゲート電極３１を形成する。具体的には、不図示のＳｉＮ膜により全面に成膜した後、ゲート電極３１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、レジストパターンの開口部におけるＳｉＮ膜をＲＩＥ（Reactive Ion Etching）等により除去することにより、電子供給層２２を露出させる。この後、不図示のレジストパターンを有機溶剤等により除去した後、再び、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ゲート電極３１が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、真空蒸着によりＮｉ／Ａｕの金属積層膜を成膜した後、有機溶剤等に浸漬させることにより、レジストパターンの上の金属積層膜をレジストパターンとともにリフトオフにより除去する。これにより、残存する金属積層膜により電子供給層２２の上にゲート電極３１が形成される。尚、図２０は、平面図であり、図２１は、図２０における一点鎖線２０Ａ−２０Ｂにおいて切断した断面図である。

次に、図２２及び図２３に示すように、ソース電極３２及びドレイン電極３３におけるオーミックコンタクト層３０ａの上に、バリアメタル層３０ｂ及び配線層３０ｃを順次積層して形成する。尚、電子供給層２２の上のソース電極３２及びドレイン電極３３のフィンガー部を除く領域には、ＳｉＮ等の絶縁膜が形成されており、ソース電極３２及びドレイン電極３３のフィンガー部を除く領域は、この絶縁膜の上に形成されている。図２２は、平面図であり、図２３は、図２２における一点鎖線２２Ａ−２２Ｂにおいて切断した断面図である。

これにより、本実施の形態における半導体装置を作製することができる。

上記においては、ソース電極３２及びドレイン電極３３のオーミックコンタクト層３０ａにおけるＴａ層３０ｄの膜厚を中央領域５０Ａが厚く、周辺領域５０Ｃが薄くなるように形成した場合について説明した。しかしながら、本実施の形態における半導体装置は、図２４に示すように、ソース電極３２及びドレイン電極３３のオーミックコンタクト層３０ａのＡｌ層３０ｅの膜厚を中央領域５０Ａが厚く、周辺領域５０Ｃが薄くなるように形成してもよい。即ち、図２４（ａ）に示すように、中央領域５０ＡのＡｌ層３０ｅの膜厚が厚く、図２４（ｃ）に示すように、周辺領域５０ＣのＡｌ層３０ｅの膜厚が薄くなるように形成してもよい。従って、図２４（ｂ）に示すように、中間領域５０ＢのＡｌ層３０ｅの膜厚は、中央領域５０Ａよりも薄く、周辺領域５０Ｃよりも厚くなるように形成される。具体的には、Ｔａ層３０ｄの膜厚を約２ｎｍで形成し、中央領域５０ＡのＡｌ層３０ｅの膜厚を約２００ｎｍ、中間領域５０ＢのＡｌ層３０ｅの膜厚を約１５０ｎｍ、周辺領域５０ＣのＡｌ層３０ｅの膜厚を約１００ｎｍとなるように形成する。Ａｌは抵抗率は低いが膜厚を厚くすれば、オーミックコンタクト層３０ａにおける膜厚方向における抵抗は高くなるため、Ｔａ層３０ｄの膜厚を変えた場合程ではないが、同様の効果を得ることができる。

また、本実施の形態における半導体装置は、図２５に示すように、ソース電極３２及びドレイン電極３３のオーミックコンタクト層３０ａのＴａ層３０ｄとＡｌ層３０ｅの双方の膜厚を中央領域５０Ａが厚く、周辺領域５０Ｃが薄くなるように形成してもよい。即ち、図２５（ａ）に示すように、中央領域５０ＡのＴａ層３０ｄ及びＡｌ層３０ｅの膜厚が厚く、図２５（ｃ）に示すように、周辺領域５０ＣのＴａ層３０ｄ及びＡｌ層３０ｅの膜厚が薄くなるように形成してもよい。従って、図２５（ｂ）に示すように、中間領域５０ＢのＴａ層３０ｄ及びＡｌ層３０ｅの膜厚は、中央領域５０Ａよりも薄く、周辺領域５０Ｃよりも厚くなるように形成される。具体的には、中央領域５０Ａでは、Ｔａ層３０ｄの膜厚を約１０ｎｍ、Ａｌ層３０ｅの膜厚を約２００ｎｍで形成し、中間領域５０Ｂでは、Ｔａ層３０ｄの膜厚を約６ｎｍ、Ａｌ層３０ｅの膜厚を約１５０ｎｍで形成する。また、周辺領域５０Ｃでは、Ｔａ層３０ｄの膜厚を約２ｎｍ、Ａｌ層３０ｅの膜厚を約１００ｎｍで形成する。Ｔａ層３０ｄとＡｌ層３０ｅの双方の膜厚を徐々に変えることにより、より一層。中央領域５０Ａと周辺領域５０Ｃにおけるオーミックコンタクト層３０ａの抵抗を大きく変えることが可能となる。

更には、Ｔａの方がＡｌよりも抵抗率が高いため、図２６に示すように、オーミックコンタクト層３０ａの膜厚は一定にして、Ｔａ層３０ｄ及びＡｌ層３０ｅの膜厚を徐々に変えるものであってもよい。即ち、オーミックコンタクト層３０ａの膜厚は一定にして、図２６（ａ）に示すように、中央領域５０Ａにおいては、Ｔａ層３０ｄの膜厚を厚く、Ａｌ層３０ｅの膜厚を薄く形成する。また、図２６（ｃ）に示すように、周辺領域５０Ｃにおいては、Ｔａ層３０ｄの膜厚を薄く、Ａｌ層３０ｅの膜厚を厚く形成する。従って、図２６（ｂ）に示すように、中間領域５０ＢのＴａ層３０ｄの膜厚は、中央領域５０Ａよりも薄く、周辺領域５０Ｃよりも厚くなるように形成され、Ａｌ層３０ｅの膜厚は、中央領域５０Ａよりも厚く、周辺領域５０Ｃよりも薄くなるように形成される。具体的には、中央領域５０Ａでは、Ｔａ層３０ｄの膜厚を約１０ｎｍ、Ａｌ層３０ｅの膜厚を約１００ｎｍで形成し、中間領域５０Ｂでは、Ｔａ層３０ｄの膜厚を約６ｎｍ、Ａｌ層３０ｅの膜厚を約１０４ｎｍで形成する。また、周辺領域５０Ｃにおいては、Ｔａ層３０ｄの膜厚を約２ｎｍ、Ａｌ層３０ｅの膜厚を約１０８ｎｍで形成する。

〔第２の実施の形態〕
次に、第２の実施の形態について説明する。本実施の形態は、図２７に示されるように、中央領域５０Ａ、中間領域５０Ｂ、周辺領域５０Ｃが、各々の電極のフィンガー部に沿って形成したものである。即ち、ソース電極３２及びドレイン電極３３におけるオーミックコンタクト層の膜厚が、フィンガー部の途中で変わらない構造のものである。尚、本実施の形態における中央領域５０Ａ、中間領域５０Ｂ、周辺領域５０Ｃにおけるオーミックコンタクト層３０ａ、バリアメタル層３０ｂ、配線層３０ｃの様子は、図８に示されるものと同様である。尚、図２７においては、便宜上、中間領域５０Ｂにはドレイン電極３３のみが形成されているが、中間領域５０Ｂにはソース電極３２が形成されていてもよい。このため、本実施の形態における説明では、図面において図示はしないが、中間領域５０Ｂには、ソース電極３２も形成されているものとして説明する。

具体的には、中央領域５０Ａにおけるソース電極３２及びドレイン電極３３のオーミックコンタクト層３０ａのＴａ層３０ｄの膜厚をフィンガー部の途中で変化することなく、約１０ｎｍで形成する。また、中間領域５０Ｂにおけるソース電極３２及びドレイン電極３３のオーミックコンタクト層３０ａのＴａ層３０ｄの膜厚をフィンガー部の途中で変化することなく、約６ｎｍで形成する。また、周辺領域５０Ｃにおけるソース電極３２及びドレイン電極３３のオーミックコンタクト層３０ａのＴａ層３０ｄの膜厚をフィンガー部の途中で変化することなく、約２ｎｍで形成する。

尚、上記以外の内容については、第１の実施の形態と同様である。

〔第３の実施の形態〕
次に、第３の実施の形態について説明する。本実施の形態は、ソース電極３２及びドレイン電極３３におけるオーミックコンタクト層３０ａを第１の実施の形態とは異なる方法で形成する半導体装置の製造方法である。具体的には、最初に、第１の実施の形態における図１２及び図１３における工程と同様の工程を行う。

次に、図２８に示すように、電子供給層２２の上の中央領域５０Ａにおけるソース電極３２及びドレイン電極３３が形成される領域に、膜厚が約４ｎｍのＴａ層３０ｄを成膜する。具体的には、電子供給層２２の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、中央領域５０Ａのソース電極３２及びドレイン電極３３が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、真空蒸着によりＴａ層３０ｄの膜厚が約４ｎｍ成膜し、有機溶剤等に浸漬させることにより、レジストパターンの上のＴａ層３０ｄをレジストパターンとともにリフトオフにより除去する。これにより、中央領域５０Ａのソース電極３２及びドレイン電極３３が形成される領域では、膜厚が約４ｎｍのＴａ層３０ｄが形成される。

次に、図２９に示すように、中央領域５０Ａ及び中間領域５０Ｂにおけるソース電極３２及びドレイン電極３３が形成される領域に、膜厚が約４ｎｍのＴａ層３０ｄを成膜する。具体的には、電子供給層２２の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、中央領域５０Ａ及び中間領域５０Ｂのソース電極３２及びドレイン電極３３が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、真空蒸着によりＴａ層３０ｄの膜厚が約４ｎｍ成膜し、有機溶剤等に浸漬させることにより、レジストパターンの上のＴａ層３０ｄをレジストパターンとともにリフトオフにより除去する。これにより、中央領域５０Ａのソース電極３２及びドレイン電極３３が形成される領域では、膜厚が約８ｎｍのＴａ層３０ｄが形成され、中間領域５０Ｂのソース電極３２及びドレイン電極３３が形成される領域では、膜厚が約４ｎｍのＴａ層３０ｄが形成される。

次に、図３０に示すように、ソース電極３２及びドレイン電極３３が形成される領域に、膜厚が約２ｎｍのＴａ層３０ｄと膜厚が約１００ｎｍのＡｌ層３０ｅを成膜する。具体的には、電子供給層２２の上に、フォトレジストを塗布し、露光装置による露光、現像を行うことにより、ソース電極３２及びドレイン電極３３が形成される領域に開口を有する不図示のレジストパターンを形成する。この後、真空蒸着によりＴａ層３０ｄの膜厚が約２ｎｍ、Ａｌ層３０ｅの膜厚が約１００ｎｍのＴａ／Ａｌの金属積層膜を成膜する。この後、有機溶剤等に浸漬させることにより、レジストパターンの上の金属積層膜をレジストパターンとともにリフトオフにより除去することにより、ソース電極３２及びドレイン電極３３のオーミックコンタクト層３０ａを形成する。これにより、中央領域５０Ａのソース電極３２及びドレイン電極３３が形成される領域においては、膜厚が約１０ｎｍのＴａ層３０ｄと膜厚が約１００ｎｍのＡｌ層３０ｅが形成される。また、中間領域５０Ｂのソース電極３２及びドレイン電極３３が形成される領域において、膜厚が約６ｎｍのＴａ層３０ｄと膜厚が約１００ｎｍのＡｌ層３０ｅが形成される。また、周辺領域５０Ｃのソース電極３２及びドレイン電極３３が形成される領域において、膜厚が約２ｎｍのＴａ層３０ｄと膜厚が約１００ｎｍのＡｌ層３０ｅが形成される。この後、更に、窒素雰囲気中において、４００℃〜９００℃、例えば、５８０℃の温度で熱処理を行い、ソース電極３２及びドレイン電極３３におけるオーミックコンタクトを確立させる。

この後、第１の実施の形態における図２０〜図２３に示す工程を行うことにより、本実施の形態における半導体装置を製造することができる。

尚、上記以外の内容については、第１の実施の形態と同様である。

〔第４の実施の形態〕
次に、第４の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。

本実施の形態における半導体デバイスは、第１から第３の実施の形態におけるいずれかの半導体装置をディスクリートパッケージしたものであり、このようにディスクリートパッケージされた半導体デバイスについて、図３１に基づき説明する。尚、図３１は、ディスクリートパッケージされた半導体装置の内部を模式的に示すものであり、電極の配置等については、第１から第３の実施の形態に示されているものとは、異なっている。

最初に、第１から第３の実施の形態において製造された半導体装置をダイシング等により切断することにより、ＧａＮ系の半導体材料のＨＥＭＴの半導体チップ４１０を形成する。この半導体チップ４１０をリードフレーム４２０上に、ハンダ等のダイアタッチ剤４３０により固定する。尚、この半導体チップ４１０は、第１から第３の実施の形態における半導体装置に相当するものである。

次に、ゲート電極４１１をゲートリード４２１にボンディングワイヤ４３１により接続し、ソース電極４１２をソースリード４２２にボンディングワイヤ４３２により接続し、ドレイン電極４１３をドレインリード４２３にボンディングワイヤ４３３により接続する。尚、ボンディングワイヤ４３１、４３２、４３３はＡｌ等の金属材料により形成されている。また、本実施の形態においては、ゲート電極４１１はゲート電極パッドであり、第１から第３の実施の形態における半導体装置のゲート電極３１と接続されている。また、ソース電極４１２はソース電極パッドであり、第１から第３の実施の形態における半導体装置のソース電極３２と接続されている。また、ドレイン電極４１３はドレイン電極パッドであり、第１から第３の実施の形態における半導体装置のドレイン電極３３と接続されている。

次に、トランスファーモールド法によりモールド樹脂４４０による樹脂封止を行なう。このようにして、ＧａＮ系の半導体材料を用いたＨＥＭＴのディスクリートパッケージされている半導体デバイスを作製することができる。

次に、本実施の形態における電源装置及び高周波増幅器について説明する。本実施の形態における電源装置及び高周波増幅器は、第１から第３の実施の形態におけるいずれかの半導体装置を用いた電源装置及び高周波増幅器である。

最初に、図３２に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置４６０は、高圧の一次側回路４６１、低圧の二次側回路４６２及び一次側回路４６１と二次側回路４６２との間に配設されるトランス４６３を備えている。一次側回路４６１は、交流電源４６４、いわゆるブリッジ整流回路４６５、複数のスイッチング素子（図３２に示す例では４つ）４６６及び一つのスイッチング素子４６７等を備えている。二次側回路４６２は、複数のスイッチング素子（図３２に示す例では３つ）４６８を備えている。図３２に示す例では、第１から第３の実施の形態における半導体装置を一次側回路４６１のスイッチング素子４６６及び４６７として用いられている。尚、一次側回路４６１のスイッチング素子４６６及び４６７は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路４６２において用いられているスイッチング素子４６８はシリコンにより形成される通常のＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor）を用いている。

次に、図３３に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器４７０は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器４７０は、ディジタル・プレディストーション回路４７１、ミキサー４７２、パワーアンプ４７３及び方向性結合器４７４を備えている。ディジタル・プレディストーション回路４７１は、入力信号の非線形歪みを補償する。ミキサー４７２は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ４７３は、交流信号とミキシングされた入力信号を増幅する。図３３に示す例では、パワーアンプ４７３は、第１から第３の実施の形態におけるいずれかの半導体装置を有している。方向性結合器４７４は、入力信号や出力信号のモニタリング等を行なう。図３３に示す回路では、例えば、スイッチの切り替えにより、ミキサー４７２により出力信号を交流信号とミキシングしてディジタル・プレディストーション回路４７１に送出することが可能である。

以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。

上記の説明に関し、更に以下の付記を開示する。
（付記１）
基板の上に、半導体により形成された第１の半導体層と、
前記第１の半導体層の上に、半導体により形成された第２の半導体層と、
前記第２の半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
を有する半導体装置において、
前記ソース電極及び前記ドレイン電極には、半導体と接するオーミックコンタクト層が形成されており、
前記オーミックコンタクト層における膜厚方向の抵抗は、平面視した前記半導体装置の中央領域よりも周辺領域が低いことを特徴とする半導体装置。
（付記２）
前記オーミックコンタクト層の膜厚は、前記中央領域よりも前記周辺領域が薄いことを特徴とする付記１に記載の半導体装置。
（付記３）
前記オーミックコンタクト層は、前記第２の半導体層の側に形成されたＴａまたはＴｉを含む層と、前記ＴａまたはＴｉを含む層の上に形成されたＡｌを含む層により形成されており、
前記ＴａまたはＴｉを含む層の膜厚は、前記中央領域よりも前記周辺領域が薄いことを特徴とする付記１または２に記載の半導体装置。
（付記４）
前記オーミックコンタクト層は、前記第２の半導体層の側に形成されたＴａまたはＴｉを含む層と、前記ＴａまたはＴｉを含む層の上に形成されたＡｌを含む層により形成されており、
前記Ａｌを含む層の膜厚は、前記中央領域よりも前記周辺領域が薄いことを特徴とする付記１または２に記載の半導体装置。
（付記５）
前記Ａｌを含む層の膜厚は、前記中央領域よりも前記周辺領域が薄いことを特徴とする付記３に記載の半導体装置。
（付記６）
前記ソース電極及び前記ドレイン電極の各々は、複数のフィンガー部を有するフィンガー構造により形成されており、
前記中央領域は、前記複数のフィンガー部が形成されている領域の中央部分であり、
前記周辺領域は、前記複数のフィンガー部が形成されている領域の周辺部分であることを特徴とする付記１から５のいずれかに記載の半導体装置。
（付記７）
前記ソース電極及び前記ドレイン電極は、
前記オーミックコンタクト層の上に、バリアメタル層が形成されており、
前記バリアメタル層の上には、配線層が形成されており、
前記配線層は、Ａｕを含む材料により形成されていることを特徴とする付記１から６のいずれかに記載の半導体装置。
（付記８）
前記第１の半導体層及び前記第２の半導体層は、窒化物半導体により形成されていることを特徴とする付記１から７のいずれかに記載の半導体装置。
（付記９）
前記第１の半導体層は、ＧａＮを含む材料により形成されており、
前記第２の半導体層は、ＡｌＧａＮまたはＩｎＡｌＮを含む材料により形成されていることを特徴とする付記１から７のいずれかに記載の半導体装置。
（付記１０）
付記１から９のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記１１）
付記１から９のいずれかに記載の半導体装置を有することを特徴とする増幅器。

１０ 基板
１１ バッファ層
２１ 電子走行層
２１ａ ２ＤＥＧ
２２ 電子供給層
３０ａ オーミックコンタクト層
３０ｂ バリアメタル層
３０ｃ 配線層
３０ｄ Ｔａ層
３０ｅ Ａｌ層
３１ ゲート電極
３１ａ フィンガー部（ゲート電極）
３２ ソース電極
３２ａ フィンガー部（ソース電極）
３３ ドレイン電極
３３ａ フィンガー部（ドレイン電極）
５０Ａ 中央領域
５０Ｂ 中間領域
５０Ｃ 周辺領域

Claims (10)

1. 基板の上に、半導体により形成された第１の半導体層と、
   前記第１の半導体層の上に、半導体により形成された第２の半導体層と、
   前記第２の半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
   を有する半導体装置において、
   前記ソース電極及び前記ドレイン電極には、半導体と接するオーミックコンタクト層が形成されており、
   前記オーミックコンタクト層における膜厚方向の抵抗は、平面視した前記半導体装置の中央領域よりも周辺領域が低いことを特徴とする半導体装置。
2. 前記オーミックコンタクト層の膜厚は、前記中央領域よりも前記周辺領域が薄いことを特徴とする請求項１に記載の半導体装置。
3. 前記オーミックコンタクト層は、前記第２の半導体層の側に形成されたＴａまたはＴｉを含む層と、前記ＴａまたはＴｉを含む層の上に形成されたＡｌを含む層により形成されており、
   前記ＴａまたはＴｉを含む層の膜厚は、前記中央領域よりも前記周辺領域が薄いことを特徴とする請求項１または２に記載の半導体装置。
4. 前記オーミックコンタクト層は、前記第２の半導体層の側に形成されたＴａまたはＴｉを含む層と、前記ＴａまたはＴｉを含む層の上に形成されたＡｌを含む層により形成されており、
   前記Ａｌを含む層の膜厚は、前記中央領域よりも前記周辺領域が薄いことを特徴とする請求項１または２に記載の半導体装置。
5. 前記Ａｌを含む層の膜厚は、前記中央領域よりも前記周辺領域が薄いことを特徴とする請求項３に記載の半導体装置。
6. 前記ソース電極及び前記ドレイン電極の各々は、複数のフィンガー部を有するフィンガー構造により形成されており、
   前記中央領域は、前記複数のフィンガー部が形成されている領域の中央部分であり、
   前記周辺領域は、前記複数のフィンガー部が形成されている領域の周辺部分であることを特徴とする請求項１から５のいずれかに記載の半導体装置。
7. 前記ソース電極及び前記ドレイン電極は、
   前記オーミックコンタクト層の上に、バリアメタル層が形成されており、
   前記バリアメタル層の上には、配線層が形成されており、
   前記配線層は、Ａｕを含む材料により形成されていることを特徴とする請求項１から６のいずれかに記載の半導体装置。
8. 前記第１の半導体層及び前記第２の半導体層は、窒化物半導体により形成されていることを特徴とする請求項１から７のいずれかに記載の半導体装置。
9. 前記第１の半導体層は、ＧａＮを含む材料により形成されており、
   前記第２の半導体層は、ＡｌＧａＮまたはＩｎＡｌＮを含む材料により形成されていることを特徴とする請求項１から７のいずれかに記載の半導体装置。
10. 請求項１から９のいずれかに記載の半導体装置を有することを特徴とする増幅器。

Images