JP2018049867A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2018049867A
JP2018049867A JP2016182803A JP2016182803A JP2018049867A JP 2018049867 A JP2018049867 A JP 2018049867A JP 2016182803 A JP2016182803 A JP 2016182803A JP 2016182803 A JP2016182803 A JP 2016182803A JP 2018049867 A JP2018049867 A JP 2018049867A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
film
outer peripheral
peripheral portion
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016182803A
Other languages
English (en)
Inventor
賢太郎 喜多
Kentaro Kita
賢太郎 喜多
剛司 林
Goji Hayashi
剛司 林
公仁 生田
Kimihito Ikuta
公仁 生田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2016182803A priority Critical patent/JP2018049867A/ja
Priority to CN201710674657.XA priority patent/CN107845605A/zh
Priority to US15/679,310 priority patent/US10269631B2/en
Publication of JP2018049867A publication Critical patent/JP2018049867A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76868—Forming or treating discontinuous thin films, e.g. repair, enhancement or reinforcement of discontinuous thin films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/02087—Cleaning of wafer edges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02082—Cleaning product to be cleaned
    • H01L21/0209—Cleaning of wafer backside
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Weting (AREA)

Abstract

【課題】タングステン膜の膜剥がれを抑制する。【解決手段】バリアメタル膜ＢＭＦとして、スパッタ法により、チタン膜ＴＦが形成され、ＣＶＤ法により、チタン膜ＴＦを覆うようにチタンナイトライド膜ＴＮＦが形成される。次に、半導体基板ＳＵＢの裏面側に向けて洗浄薬液ＣＭＳを吹き付けて、裏面を洗浄するとともに、洗浄薬液ＣＭＳを、裏面側から外周部ＷＰＲの表面側に回り込ませることによって、外周部ＷＰＲに位置するバリアメタル膜ＢＭＦの部分を除去する。次に、バリアメタル膜ＢＭＦを覆うように、ＣＶＤ法によってタングステン膜が形成される。【選択図】図７

Description

本発明は、半導体装置およびその製造方法に関し、たとえば、バリアメタル膜としてチタン膜を含み、タングステン膜を配線層等の材料とする半導体装置に好適に利用できるものである。
一般に、半導体装置の配線構造として、多層配線構造が適用されている。半導体装置では、半導体素子が形成された半導体基板を覆うように層間絶縁膜が形成され、多層配線構造は、その層間絶縁膜上に形成されることになる。配線の形成方法の一つに、ダマシン法がある。
ダマシン法では、まず、配線層のパターンに対応した配線溝が絶縁膜に形成される。次に、その配線溝内にバリアメタル膜を介在させて、絶縁膜を覆うように所定の導電性膜が形成される。次に、研磨処理を行い、絶縁膜の上面上に位置する導電性膜の部分を除去することによって、配線溝内に配線層が形成されることになる。
半導体装置には、導電性膜として、タングステン膜が適用され、バリアメタル膜として、チタン膜（下層）とチタンナイトライド膜（上層）との積層膜が適用される半導体装置がある。タングステン膜を配線溝内に充填するように形成するために、タングステン膜は、ＣＶＤ（Chemical Vapor Deposition）法によって形成される。ＣＶＤ法によってタングステン膜を形成する場合、材料ガスとして、六フッ化タングステン（ＷＦ６）が使用される。
六フッ化タングステンによってタングステン膜を形成する場合、六フッ化タングステンと、下地のバリアメタル膜のうちチタン膜とが反応してしまい、密着性が低下することがある。特に、この現象は、チタン膜を覆うチタンナイトライド膜の膜厚が薄くなる半導体基板の外周部において顕著になる。このため、タングステン膜の研磨処理時に加わる物理的な荷重により、タングステン膜が剥がれてしまうという問題が、半導体基板（ウェハ）の外周部において顕著に発生する。
この問題に対して、たとえば、特許文献１では、半導体基板の外周部をクランプリングによりクランプし、半導体基板の外周部にタングステン膜を形成させないこと等によって、タングステン膜の剥がれを抑制する手法が提案されている。
また、特許文献２では、タングステン膜を形成する際に、２種類のクランプを使用する手法が提案されている。タングステンの核を成長させる段階では、半導体基板の外周部に密着する密着型のクランプを使用して、半導体基板の外周部に六フッ化タングステンが回り込むのを阻止し、バルクとしてのタングステン膜を形成する段階では、半導体基板の外周部と離間される離間型のクランプを使用して、半導体基板の外周部にタングステン膜を形成させる手法が提案されている。
さらに、特許文献３では、半導体基板の外周部に露出したチタン膜を窒化してチタンナイトライド化することによって、タングステン膜の剥がれを抑制する手法が提案されている。
特開平１０−１０７０３２号公報 特開平７−２７３０４５号公報 特開平１１−１４５０８５号公報
上述したように、タングステン膜をＣＶＤ法によって形成する方法では、六フッ化タングステンと下地のバリアメタル膜（チタン膜）との反応によって、タングステン膜が半導体基板（ウェハ）の外周部から剥がれてしまうという問題がある。
その他の課題と新規な特徴は、本明細書の記述および添付の図面から明らかになるであろう。
一実施の形態に係る半導体装置の製造方法は、以下の工程を備えている。半導体基板の表面を覆うように、絶縁膜を形成する。絶縁膜に開口部を形成する。開口部内を含む絶縁膜を覆うように、チタン膜を含むバリアメタル膜を形成する。バリアメタル膜のうち、半導体基板の外周部に位置するチタン膜の部分を除去する。バリアメタル膜を覆うように、タングステン膜を形成する。開口部内に位置するバリアメタル膜の部分およびタングステン膜の部分を残して、絶縁膜の上面上に位置するバリアメタル膜の部分およびタングステン膜の部分を除去する。
一実施の形態に係る半導体装置の製造方法によれば、タングステン膜の剥がれを防止することができる。
実施の形態に係る半導体装置の製造方法の一工程を示す断面図である。 同実施の形態において、図１に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図２に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図３に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図４に示す工程における、半導体基板の全体を示す断面図である。 同実施の形態において、図４に示す工程の後に行われる、半導体基板の外周部に位置するバリアメタル膜の部分をウェットエッチング装置によって除去する工程を示す、一部断面を含む側面図である。 同実施の形態において、図６に示す工程を説明するための、半導体基板の全体を示す断面図である。 同実施の形態において、図６に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図８に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図９に示す工程の後に行われる工程を示す断面図である。 同実施の形態において、図１０に示す工程の後に行われる工程を示す部分断面図である。 比較例に係る半導体装置の製造方法の一工程を示す断面図である。 図１２に示す工程の後に行われる工程を示す断面図である。 比較例に係る半導体装置の製造方法の問題点を説明するための断面図である。 同実施の形態において、第１変形例に係る、半導体基板の外周部に位置するバリアメタル膜の部分をウェットエッチング装置によって除去する工程を示す、一部断面を含む側面図である。 同変形例において、図１５に示す工程を説明するための、半導体基板の全体を示す断面図である。 同実施の形態において、第２変形例に係る、半導体基板の外周部に位置するバリアメタル膜の部分をべベルエッチング装置によって除去する工程を示す、一部断面を含む側面図である。 同変形例において、図１７に示す工程を説明するための、半導体基板の全体を示す断面図である。
実施の形態に係る半導体装置の製造方法について説明する。図１に示すように、半導体基板におけるチップ形成領域ＴＦＲに、トランジスタ等の所定の半導体素子ＳＥＥが形成される。なお、この明細書では、図面の簡略化のために、矩形状の二点鎖線にて半導体素子ＳＥＥを代表させている。
次に、図２に示すように、半導体素子ＳＥＥを覆うように、たとえば、シリコン酸化膜等からなる層間絶縁膜ＩＬＦが形成される。次に、所定の写真製版処理およびエッチング処理を行うことにより、層間絶縁膜ＩＬＦを貫通するコンタクトホールＣＨＬが形成される。次に、そのコンタクトホールＣＨＬ内に、半導体素子ＳＥＥと電気的に接続されるコンタクトプラグＣＰＧが形成される。
次に、図３に示すように、層間絶縁膜ＩＬＦを覆うように、シリコン酸窒化膜ＳＯＮ１が形成される。次に、シリコン酸窒化膜ＳＯＮ１を覆うように、たとえば、ＴＥＯＳ（Tetra Ethyl Ortho Silicate）酸化膜からなるシリコン酸化膜ＴＯＦ１が形成される。次に、所定の写真製版処理およびエッチング処理を行うことにより、線パターンに対応した配線溝ＩＣＧが、シリコン酸化膜ＴＯＦ１に配形成される。
次に、図４に示すように、バリアメタル膜ＢＭＦが形成される。バリアメタル膜ＢＭＦは、チタン膜ＴＦ（下層）とチタンナイトライド膜ＴＮＦ（上層）との積層膜とされる。まず、スパッタ法により、配線溝ＩＣＧ内を含むシリコン酸化膜ＴＯＦ１を覆うように、チタン膜ＴＦが形成される。次に、ＣＶＤ法により、チタン膜ＴＦを覆うようにチタンナイトライド膜ＴＮＦが形成される。
このとき、図４および図５に示すように、半導体基板ＳＵＢの外周部ＷＰＲでは、チップ形成領域ＴＦＲに比べて、チタンナイトライド膜ＴＮＦの膜厚は薄くなる。なお、図５では、説明の便宜上、バリアメタル膜ＢＭＦだけを示し、層間絶縁膜は示されていない。また、外周部ＷＰＲは、たとえば、半導体基板ＳＵＢの端から約１．５〜２ｍｍ程度の領域とされる。
次に、半導体基板ＳＵＢの外周部ＷＰＲに位置するバリアメタル膜ＢＭＦの部分が除去される。ここでは、半導体基板ＳＵＢの裏面洗浄と併せて行われる。図６に示すように、ウェット洗浄装置ＷＣＭのウェハステージＷＳに、半導体基板ＳＵＢの裏面とウェハステージＷＳとが対向する態様で、半導体基板ＳＵＢが載置される。ウェハステージＷＳ（半導体基板ＳＵＢ）の上方には、洗浄薬液の飛散を阻止する遮蔽板ＳＰが配置されている。ウェハステージＷＳには、裏面を洗浄する洗浄薬液を吹き付ける薬液ノズルＣＮＺが設けられている。
遮蔽板ＳＰとウェハステージＷＳとの間には、半導体基板ＳＵＢの表面へ向けて窒素ガス等の不活性ガスを吹き付けるガスノズルＧＮＺ（図７参照）が配置される。次に、図６および図７に示すように、半導体基板ＳＵＢの裏面側に向けて薬液ノズルＣＮＺから洗浄薬液ＣＭＳを吹き付ける。洗浄薬液として、たとえば、硫酸と過酸化水素水との混合液（ＳＰＭ：Sulfuric acid-hydrogen peroxide mixture）が使用される。
半導体基板ＳＵＢの裏面の中央付近に吹き付けられた洗浄薬液ＣＭＳは、裏面の中央付近から半導体基板ＳＵＢの外周へ向かって流れ、外周部ＷＰＲの表面側に回り込む（矢印参照）。洗浄薬液ＣＭＳが外周部ＷＰＲの表面側に回り込むことで、外周部ＷＰＲに位置するチタン膜ＴＦを含むバリアメタル膜ＢＭＦの部分が除去される。
このとき、ガスノズルＧＮＺから、半導体基板ＳＵＢの表面に窒素ガスＮＩＧを吹付けることで、洗浄薬液ＣＭＳがチップ形成領域ＴＦＲへ流れ込むのを阻止することができる。なお、外周部ＷＰＲに位置するバリアメタル膜ＢＭＦの部分を除去する幅（領域）は、半導体基板ＳＵＢの回転数によって制御される。こうして、図８に示すように、半導体基板ＳＵＢの裏面の洗浄と併せて、外周部ＷＰＲに位置するバリアメタル膜ＢＭＦの部分が除去される。
次に、図９に示すように、タングステン膜ＷＦが形成される。タングステン膜ＷＦは、ＣＶＤ法によって形成される。半導体基板ＳＵＢの温度は、約４００℃〜５００℃程度とされる。圧力は数Ｔｏｒｒ〜百Ｔｏｒｒ程度（約１３３Ｐａ〜１３３００Ｐａ程度）とされる。タングステン膜ＷＦの成膜プロセスは、大きく３つのステップ、すなわち、ＳｉＨ４照射ステップ（プレ・ニュークリエーション）、ニュークリエーションステップ（核付けステップ）およびメインデポステップから成り立っている。
まず、ＳｉＨ４照射ステップでは、ＳｉＨ４のみ（ＷＦ６供給無）を半導体基板ＳＵＢに供給し、数ｎｍレベルの極薄いアモルファスＳｉを堆積させる。これは、次のニュークリエーションステップでのタングステン膜の成長を安定化させるためである。
次に、ニュークリエーションステップでは、ＳｉＨ４還元反応（２ＷＦ６＋３ＳｉＨ４→２Ｗ＋３ＳｉＦ４＋６Ｈ２）によって、タングステン膜を成膜する。このタングステン膜は、次のメインデポステップを安定化させるための膜となる。なお、このプロセスは、Ｈ２還元反応の場合と比較すると、ステップカバレッジ性能が劣っているため、成膜するタングステン膜の膜厚は約１００ｎｍ以下とされる。
そして、メインデポステップでは、Ｈ２還元反応（ＷＦ６＋３Ｈ２→Ｗ＋６ＨＦ）によって、タングステン膜を成膜する。この成膜は、ステップカバレッジ性能が優れており、タングステン膜のほとんどの部分（膜厚）が、このメインデポステップで形成される。
このタングステン膜ＷＦの成膜工程では、半導体基板ＳＵＢの外周部ＷＰＲに位置するバリアメタル膜ＢＭＦの部分があらかじめ除去されている。これにより、半導体基板ＳＵＢの外周部ＷＰＲでは、六フッ化タングステン（ＷＦ６）と下地のバリアメタル膜（チタン膜）とが反応することはない。これについては後述する。
次に、図１０に示すように、タングステン膜ＷＦ等に化学的機械研磨処理（ＣＭＰ：Chemical Mechanical Polishing）を行い、配線溝ＩＣＧ内に位置するタングステン膜ＷＦの部分とバリアメタル膜ＢＭＦの部分とを残して、シリコン酸化膜ＴＯＦ１の上面上に位置するタングステン膜ＷＦの部分とバリアメタル膜ＢＭＦの部分とが除去される。こうして、配線溝ＩＣＧ内に残されたタングステン膜ＷＦの部分とバリアメタル膜ＢＭＦの部分とによって、１層目の配線層ＭＥ１が形成される。
次に、図１１に示すように、さらに上層の配線層を含む多層配線構造が形成される。ここでは、チップ形成領域ＴＦＲを示す。配線層ＭＥ１を覆うように、高密度プラズマ法によって、シリコン酸化膜ＨＤＰ１が形成される。そのシリコン酸化膜ＨＤＰ１の表面に、アルミニウム膜等をパターンニングすることによって、アルミニウム配線層ＭＥ２が形成される。
次に、そのアルミニウム配線層ＭＥ２を覆うように、高密度プラズマ法によって、シリコン酸化膜ＨＤＰ２が形成される。そのシリコン酸化膜ＨＤＰ２を覆うように、シリコン酸化膜ＴＯＦ２が形成される。次に、シリコン酸化膜ＴＯＦ２およびシリコン酸化膜ＨＤＰ２が平坦化される。次に、シリコン酸化膜ＴＯＦ２等を覆うように、キャップ酸化膜としてのシリコン酸化膜ＣＴＯＦ１が形成される。
次に、そのシリコン酸化膜ＣＴＯＦ１の表面に、アルミニウム膜等をパターンニングすることによって、アルミニウム配線層ＭＥ３が形成される。そのアルミニウム配線層ＭＥ３を覆うように、シリコン酸化膜ＨＤＰ３およびシリコン酸化膜ＴＯＦ３が形成されて、平坦化される。次に、必要に応じて、さらに上層の配線層（図示せず）が形成された後、最上層のアルミニウム配線層ＭＥＴと、そのアルミニウム配線層ＭＥＴを覆うシリコン酸化膜ＨＤＰＴ、シリコン酸化膜ＴＯＦＰおよびシリコン酸窒化膜ＳＯＮＰが形成される。こうして、半導体装置の主要部分が完成する。
上述した半導体装置の製造方法では、配線層ＭＥ１となるタングステン膜ＷＦを形成する際に、半導体基板ＳＵＢの外周部ＷＰＲに位置するバリアメタル膜ＢＭＦ（チタン膜ＴＦ）の部分があらかじめ除去されている。これにより、半導体基板ＳＵＢの外周部ＷＰＲでは、六フッ化タングステン（ＷＦ６）とチタン膜ＴＦとが反応することはなく、タングステン膜ＷＦが剥がれるのをなくすことができる。このことについて、比較例に係る半導体装置の製造方法と比べて説明する。なお、比較例において、上述した半導体装置と同一部材については同一符号を付し、必要である場合を除いてその説明を繰り返さないこととする。
まず、図１〜図４に示す工程と同様の工程を経て、図１２に示すように、バリアメタル膜ＢＭＦが形成される。スパッタ法により、シリコン酸化膜ＴＯＦ１を覆うように、チタン膜ＴＦが形成される。次に、ＣＶＤ法により、チタン膜ＴＦを覆うようにチタンナイトライド膜ＴＮＦが形成される。このとき、半導体基板ＳＵＢの外周部ＷＰＲでは、チップ形成領域ＴＦＲに比べて、チタンナイトライド膜ＴＮＦの膜厚は薄くなる。
次に、図１３に示すように、ＣＶＤ法によってタングステン膜ＷＦが形成される。このとき、図９について説明したのと同様に、タングステン膜ＷＦは、ＳｉＨ４照射ステップ、ニュークリエーションステップおよびメインデポステップの３つのステップによって形成される。
ここで、一般に、六フッ化タングステン（ＷＦ６）は、シリコン（Ｓｉ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）と容易に反応することが知られている。六フッ化タングステン（ＷＦ６）とシリコン（Ｓｉ）との反応（２ＷＦ６＋３Ｓｉ→２Ｗ＋３ＳｉＦ４）では、たとえば、不純物拡散層が侵食されるため、接合破壊が生じるおそれがある。六フッ化タングステン（ＷＦ６）とアルミニウム（Ａｌ）との反応（ＷＦ６＋２Ａｌ→Ｗ＋２ＡｌＦ３）では、高抵抗なＡｌＦ３が形成されるため、たとえば、スルーホール接触抵抗が上昇してしまうおそれがある。六フッ化タングステン（ＷＦ６）とチタン（Ｔｉ）との反応（２ＷＦ６＋３Ｔｉ→２Ｗ＋３ＴｉＦ４）では、腐食が生じ、膜剥がれが発生するおそれがある。
タングステン膜ＷＦが形成される下地には、チタン膜ＴＦ（下層）とチタンナイトライド膜ＴＮＦ（上層）とからなる積層膜のバリアメタル膜ＢＭＦが形成されている。タングステン膜ＷＦと層間絶縁膜ＩＬＦとは密着性が低いため、チタンナイトライド膜ＴＮＦは、タングステン膜との密着性を高めるための接着膜として形成される。一方、チタン膜ＴＦは、層間絶縁膜ＩＬＦとの密着性を図るとともに、コンタクトプラグＣＰＧ等との接触抵抗を下げるための膜として形成される。
このチタンナイトライド膜ＴＮＦは、チタン膜ＴＦが六フッ化タングステン（ＷＦ６）に直接晒されるのを阻止するバリア膜となる。このため、チタンナイトライド膜ＴＮＦは、チタンナイトライド膜ＴＮＦの膜中を六フッ化タングステン（ＷＦ６）が拡散することを考慮した十分な膜厚をもって形成されることが、ダメージ対策として重要になる。
チタンナイトライド膜ＴＮＦでは、配線層またはヴィアの抵抗を下げることが求められている。また、配線層等が形成される配線溝等への良好なカバレッジを確保することが求められている。このような観点から、チタンナイトライド膜ＴＮＦを薄膜化することが重要になってきている。
チタンナイトライド膜ＴＮＦを薄膜化すると、チタン膜ＴＦに対する六フッ化タングステン（ＷＦ６）のバリア性を確保することが困難になる。特に、半導体基板ＳＵＢの外周部ＷＰＲでは、製造装置の特性上、チップ形成領域ＴＦＲに比べて、チタンナイトライド膜ＴＮＦの膜厚は薄くなる。
このため、チタン膜ＴＦを六フッ化タングステン（ＷＦ６）から保護することがますます困難になり、タングステン膜ＷＦを形成する際に、六フッ化タングステン（ＷＦ６）とチタン（Ｔｉ）とが反応（２ＷＦ６＋３Ｔｉ→２Ｗ＋３ＴｉＦ４）しやすくなる。
その結果、図１４に示すように、半導体基板ＳＵＢの外周部ＷＰＲからタングステン膜ＷＦ等が剥がれてしまい、異物となって、半導体装置の歩留まりを下げる要因の一つになることがある。
比較例に係る半導体装置に対して、実施の形態に係る半導体装置では、半導体基板ＳＵＢの外周部ＷＰＲに位置する、比較的膜厚が薄いチタンナイトライド膜ＴＮＦの部分とチタン膜ＴＦの部分とが、タングステン膜ＷＦを形成する前に除去される。これにより、タングステン膜ＷＦを形成する際に、半導体基板ＳＵＢの外周部ＷＰＲでは、六フッ化タングステン（ＷＦ６）とチタン膜ＴＦとが反応することはなく、タングステン膜ＷＦが剥がれるのをなくすことができる。
（第１変形例）
上述した半導体装置の製造方法では、半導体基板ＳＵＢの外周部ＷＰＲに位置するバリアメタル膜ＢＭＦの部分を除去するのに、半導体基板ＳＵＢの裏面洗浄と併せて行う場合について説明した。ここでは、その第１変形例として、半導体基板の外周部に薬液を吹き付けることによってバリアメタル膜（チタン膜）を除去する手法について説明する。
図１５に示すように、ウェット洗浄装置ＷＣＭのウェハステージＷＳに、半導体基板ＳＵＢの表面を上に向けた状態で、半導体基板ＳＵＢが載置される。半導体基板ＳＵＢの上方には、薬液の飛散を阻止する遮蔽板ＳＰが配置されている。遮蔽板ＳＰと半導体基板ＳＵＢとの間には、洗浄薬液を吹き付ける薬液ノズルＣＮＺが配置される。
図１５および図１６に示すように、半導体基板ＳＵＢの表面側の外周部に向けて、洗浄薬液ＣＭＳを吹き付ける。洗浄薬液として、たとえば、アンモニアと過酸化水素水との混合液（ＡＰＭ：Ammonium hydroxide-hydrogen peroxide mixture）またはフッ酸と過酸化水素水との混合液（ＦＰＭ：hydrofluoric acid-hydrogen peroxide mixture）が使用される。
半導体基板ＳＵＢの外周部に洗浄薬液ＣＭＳを吹き付けることによって、外周部ＷＰＲに位置するチタン膜ＴＦを含むバリアメタル膜ＢＭＦの部分が除去される。このとき、外周部ＷＰＲに位置するバリアメタル膜ＢＭＦの部分を除去する幅（領域）は、薬液ノズルＣＮＺを半導体基板ＳＵＢの径方向にスキャンさせるスキャン幅ＲＡＤと、半導体基板ＳＵＢの回転数とによって制御される。この手法によっても、図１６に示すように、半導体基板ＳＵＢの外周部ＷＰＲに位置するバリアメタル膜ＢＭＦ（チタン膜ＴＦ）の部分を除去することができる。
（第２変形例）
ここでは、半導体基板ＳＵＢの外周部ＷＰＲに位置するバリアメタル膜ＢＭＦの部分を除去する方法の第２変形例として、べベルエッチング装置を使用して、バリアメタル膜（チタン膜）を除去する手法について説明する。
図１７に示すように、べベルエッチング装置ＢＥＭのウェハステージＲＦＷに、半導体基板ＳＵＢの表面を上に向けた状態で、半導体基板ＳＵＢが載置される。ウェハステージＲＦＷは、高周波電力が印加される電極を兼ねている。そのウェハステージＲＦＷの上方に、上部電極ＵＥＬが配置されている。上部電極ＵＥＬは、接地電位に接続されている。
ウェハステージＲＦＷの外周を取り囲むように、リング状の下部電極ＬＥＬが配置されている。下部電極ＬＥＬは、接地電位に接続されている。ウェハステージＲＦＷと下部電極ＬＥＬとの間には、リング状の絶縁リングＩＳＲが配置されている。ウェハステージＲＦＷ（半導体基板ＳＵＢ）と上部電極ＵＥＬとの間に、遮蔽板ＧＤＰが配置されている。
上部電極ＵＥＬと遮蔽板ＧＤＰとの間には、プロセスガスを半導体基板ＳＵＢの外周部へ向けて流すための隙間が設けられている。遮蔽板ＧＤＰ等には、遮蔽板ＧＤＰとウェハステージＲＦＷ（半導体基板ＳＵＢ）との間の空間に、ヘリウムガスを送り込む通路が設けられている。
図１７に示すように、プロセスガスＰＲＧが、上部電極ＵＥＬと遮蔽板ＧＤＰとの間の隙間を通って半導体基板ＳＵＢの外周部に向けて送り込まれる。また、そのプロセスガスＰＲＧが、半導体基板ＳＵＢのチップ形成領域へ向かって流れ込まないように、ヘリウムガスＨＥＧが、半導体基板ＳＵＢと遮蔽板ＧＤＰとの間の空間へ送り込まれる。プロセスガスＰＲＧとしては、たとえば、四フッ化メタン（ＣＦ４）、六フッ化硫黄（ＳＦ６）および酸素（Ｏ２）が使用される。
次に、ウェハステージうＲＥＦに、所定の高周波電力が印加される。これにより、半導体基板ＳＵＢの外周部を含む領域にリング状にプラズマが生成される。生成されたプラズマにプロセスガスＰＲＧが送り込まれることで、半導体基板ＳＵＢの外周部に位置するバリアメタル膜ＢＭＦ（チタン膜ＴＦ）の部分にエッチング処理行われる。こうして、図１８に示すように、半導体基板ＳＵＢの外周部に位置するバリアメタル膜ＢＭＦの部分が除去されることになる。
なお、上述した実施の形態では、タングステン膜を含む配線層ＭＥ１を例に挙げて説明した。上述した手法は、そのような配線層ＭＥ１に限られず、たとえば、タングステンヴィアについても、同様に適用することができる。また、１層目の配線層ＭＥ１に限られず、たとえば、２層目以上の配線層として、タングステン膜を含む配線層を形成する場合にも、適用することが可能である。
変形例を含む実施の形態において説明した半導体装置の製造方法については、必要に応じて種々組み合わせることが可能である。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
ＳＵＢ 半導体基板、ＷＰＲ 外周部、ＴＦＲ チップ形成領域、ＳＥＥ 半導体素子、ＩＬＦ 層間絶縁膜、ＣＨＬ コンタクトホール、ＣＰＧ コンタクトプラグ、ＳＯＮ１ シリコン酸窒化膜、ＴＯＦ１ シリコン酸化膜、ＩＣＧ 配線溝（開口部）、ＢＭＦ バリアメタル膜、ＴＦ チタン膜、ＴＮＦ チタンナイトライド膜、ＷＦ タングステン膜、ＭＥ１ 配線層、ＨＤＰ１ シリコン酸化膜、ＭＥ２ アルミニウム配線層、ＨＤＰ２ シリコン酸化膜、ＴＯＦ２ シリコン酸化膜、ＣＴＯＦ１ シリコン酸化膜、ＭＥ３ アルミニウム配線層、ＨＤＰ３ シリコン酸化膜、ＴＯＦ３ シリコン酸化膜、ＣＴＯＦ２ シリコン酸化膜、ＭＥＴ アルミニウム配線層、ＨＤＰＴ シリコン酸化膜、ＴＯＦＰ シリコン酸化膜、ＳＯＮＰ シリコン酸窒化膜、ＷＣＭ ウェット洗浄装置、ＳＰ 遮蔽板、ＷＳ ウェハステージ、ＣＮＺ 薬液ノズル、ＣＭＳ 薬液、ＧＮＺ ガスノズル、ＮＩＧ 窒素ガス、ＲＡＤ 径方向、ＢＥＭ べベルエッチング装置、ＲＦＷ ウェハステージ、ＵＥＬ 上部電極、ＬＥＬ 下部電極、ＩＳＲ 絶縁リング、ＧＤＰ 遮蔽板、ＰＲＧ プロセスガス、ＨＥＧ ヘリウムガス。

Claims (11)

  1. 半導体基板の表面を覆うように、絶縁膜を形成する工程と、
    前記絶縁膜に開口部を形成する工程と、
    前記開口部内を含む前記絶縁膜を覆うように、チタン膜を含むバリアメタル膜を形成する工程と、
    前記バリアメタル膜のうち、前記半導体基板の外周部に位置する前記チタン膜の部分を除去する工程と、
    前記バリアメタル膜を覆うように、タングステン膜を形成する工程と、
    前記開口部内に位置する前記バリアメタル膜の部分および前記タングステン膜の部分を残して、前記絶縁膜の上面上に位置する前記バリアメタル膜の部分および前記タングステン膜の部分を除去する工程と
    を備えた、半導体装置の製造方法。
  2. 前記半導体基板の前記外周部に位置する前記チタン膜の部分を除去する工程は、前記半導体基板の裏面を第１洗浄薬液によって洗浄する工程と同時に行われる、請求項１記載の半導体装置の製造方法。
  3. 前記半導体基板の前記外周部に位置する前記チタン膜の部分を除去する工程では、前記半導体基板の回転数が制御される、請求項２記載の半導体装置の製造方法。
  4. 前記半導体基板の前記外周部に位置する前記チタン膜の部分を除去する工程は、前記半導体基板の表面に不活性ガスを吹き付けながら行われる、請求項２記載の半導体装置の製造方法。
  5. 前記半導体基板の前記外周部に位置する前記チタン膜の部分を除去する工程は、前記第１洗浄薬液として、硫酸と過酸化水素水との混合液を用いる、請求項２記載の半導体装置の製造方法。
  6. 前記半導体基板の前記外周部に位置する前記チタン膜の部分を除去する工程は、第２洗浄薬液を前記半導体基板の前記外周部に吹き付けることよって行われる、請求項１記載の半導体装置の製造方法。
  7. 前記半導体基板の前記外周部に位置する前記チタン膜の部分を除去する工程では、前記半導体基板の回転数と、前記第２洗浄薬液を吹き付ける第１ノズルの前記半導体基板の径方向にスキャンさせるスキャン幅とが制御される、請求項６記載の半導体装置の製造方法。
  8. 前記半導体基板の前記外周部に位置する前記チタン膜の部分を除去する工程では、前記第２洗浄薬液として、フッ酸と過酸化水素水との混合液を用いる、請求項６記載の半導体装置の製造方法。
  9. 前記半導体基板の前記外周部に位置する前記チタン膜の部分を除去する工程では、前記第２洗浄薬液として、アンモニアと過酸化水素水との混合液を用いる、請求項６記載の半導体装置の製造方法。
  10. 前記半導体基板の前記外周部に位置する前記チタン膜の部分を除去する工程では、前記半導体基板の前記外周部にプラズマエッチング処理が行われる、請求項１記載の半導体装置の製造方法。
  11. 前記プラズマエッチング処理では、フッ素系のガスを用いる、請求項１０記載の半導体装置の製造方法。
JP2016182803A 2016-09-20 2016-09-20 半導体装置の製造方法 Pending JP2018049867A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2016182803A JP2018049867A (ja) 2016-09-20 2016-09-20 半導体装置の製造方法
CN201710674657.XA CN107845605A (zh) 2016-09-20 2017-08-09 半导体器件的制造方法
US15/679,310 US10269631B2 (en) 2016-09-20 2017-08-17 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016182803A JP2018049867A (ja) 2016-09-20 2016-09-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2018049867A true JP2018049867A (ja) 2018-03-29

Family

ID=61618056

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016182803A Pending JP2018049867A (ja) 2016-09-20 2016-09-20 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US10269631B2 (ja)
JP (1) JP2018049867A (ja)
CN (1) CN107845605A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108575055B (zh) * 2018-04-24 2020-11-13 广东工业大学 一种差分过孔分析方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07273045A (ja) 1994-03-30 1995-10-20 Sony Corp タングステン膜の成膜方法
JPH10107032A (ja) 1996-10-02 1998-04-24 Hitachi Ltd 薄膜形成方法
JPH11145085A (ja) 1997-11-05 1999-05-28 Sony Corp タングステン・プラグの形成方法
JP2007194468A (ja) * 2006-01-20 2007-08-02 Renesas Technology Corp 半導体装置およびその製造方法
KR100705936B1 (ko) * 2006-06-30 2007-04-13 주식회사 하이닉스반도체 반도체 소자의 비트라인 형성방법

Also Published As

Publication number Publication date
CN107845605A (zh) 2018-03-27
US20180082891A1 (en) 2018-03-22
US10269631B2 (en) 2019-04-23

Similar Documents

Publication Publication Date Title
US7741226B2 (en) Optimal tungsten through wafer via and process of fabricating same
US9105697B2 (en) Trench formation using rounded hard mask
TWI550765B (zh) 半導體結構及其形成方法
JP2003152077A (ja) 半導体装置および半導体装置の製造方法
WO2011125928A1 (ja) 半導体装置およびその製造方法
JP2010524261A (ja) ボイドの無いコンタクトプラグ
US6433433B1 (en) Semiconductor device with misaligned via hole
US20220020642A1 (en) Ald (atomic layer deposition) liner for via profile control and related applications
US20090004864A1 (en) Cmp method of semiconductor device
KR20200050328A (ko) 자가 정렬된 비아를 갖는 반도체 디바이스
CN105742233A (zh) 用于形成具有部件开口的半导体器件的机制
JP3676185B2 (ja) 半導体装置
JPH1174226A (ja) 半導体装置の配線形成方法及び半導体装置
US10269631B2 (en) Manufacturing method of semiconductor device
US10923423B2 (en) Interconnect structure for semiconductor devices
JP7407259B2 (ja) Ｄｒａｍ ｓｔｉアクティブカットパターニングへのマルチカラーアプローチ
JP3294413B2 (ja) 半導体装置の製造方法及び製造装置
US6150259A (en) Method for forming a metal plug
JP2008305921A (ja) 半導体装置及びその製造方法
JP2002334927A (ja) 半導体装置の製造方法
TW202316490A (zh) 封裝組件及其形成方法
US7148139B2 (en) Method for forming metal wiring of semiconductor device
CN107527863B (zh) 一种半导体器件的制作方法
US7625819B2 (en) Interconnection process
US6426016B1 (en) Method for etching passivation layers and antireflective layer on a substrate