JP2018041871A - 半導体装置及びその製造方法 - Google Patents

Abstract

【課題】スペーサの周囲へのはんだの落下や飛び散りを抑制できる半導体装置を提供することを目的とする。
【解決手段】半導体装置１は、板状の半導体素子３と、半導体素子３の第１の面３１に形成された第１電極３３と電気的に接続された第１導電部材２と、半導体素子３のうち第１の面３１と反対の第２の面３２に形成された第２電極３４と導電性のスペーサ４を介して電気的に接続された第２導電部材５と、を備え、第２導電部材５とスペーサ４とははんだによって接続され、スペーサ４のうち少なくとも第２電極３４と接する部分以外の部分である側部４３には凹状の縦溝部４５が形成されている。
【選択図】図１

Description

本発明は、半導体装置及びその製造方法に関する。

近年、ハイブリッド自動車、燃料電池自動車、及び電気自動車等、モータを用いて走行する自動車の普及が進んでいる。このようなモータで走行する自動車には、モータを駆動するインバータが搭載される。インバータは、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）、ダイオード、逆導通ＩＧＢＴ（ＲＣ−ＩＧＢＴ）等のパワー半導体を組み合わせて構成される半導体装置を備える。また自動車用のインバータに用いられる半導体装置は、例えば特許文献１に示すように板状にモジュール化したものが用いられる場合が多い。

特許文献１の半導体装置は、パワー半導体が形成された板状の半導体素子の両面の電極に、板状のバスバーをリフロー方式によってはんだで接続することによって構成される。また半導体素子の両面のうち何れか一方の面には、電極の他、信号線やボンディングワイヤが接続されるパッドが形成されているが、このようなパッドとバスバーとの接触を避けるため、バスバーと半導体素子の電極とは、導電性のスペーサを介して接続されている。

特開２０１２−２３５０８１号公報

上述のように半導体素子の電極とバスバーとは、はんだによって電気的に接続されるが、はんだによる十分な接合信頼性を確保するためには、はんだにはある程度の厚みが要求される。このため、リフロー方式によってはんだ付けする際には、必要最小限の量よりも多くの量のはんだを供給しておく場合が多い。しかしながらそうすると、スペーサとバスバーとの間に設けられたはんだのうち、余剰であった分が垂れ落ちたり飛び散ったりしてしまい、半導体素子のうちスペーサの周囲にはんだが付着し、短絡するおそれがある。また１つの半導体装置を製造する過程では複数回にわたりリフローが行われる場合もあり、このような場合には、上記のような課題がさらに顕著になる。

本発明は、スペーサの周囲へのはんだの落下や飛び散りを抑制できる半導体装置及びその製造方法を提供することを目的とする。

（１）本発明に係る半導体装置（例えば、後述の半導体装置１，１Ｄ）は、板状の半導体素子（例えば、後述の半導体素子３）と、前記半導体素子の第１の面（例えば、後述の第１の面３１）に形成された第１電極（例えば、後述の第１電極３３）と電気的に接続された第１導電部材（例えば、後述の第１導電部材２）と、前記半導体素子のうち前記第１の面と反対の第２の面（例えば、後述の第２の面３２）に形成された第２電極（例えば、後述の第２電極３４）と導電性のスペーサ（例えば、後述のスペーサ４，４Ａ，４Ｂ，４Ｃ，４Ｄ）を介して電気的に接続された第２導電部材（例えば、後述の第２導電部材５）と、を備え、前記第２導電部材と前記スペーサとははんだによって接続され、前記スペーサのうち少なくとも前記第２電極と接する部分以外の部分（例えば、後述の頂部４２，４２Ａ，４２Ｃ、側部４３，４３Ａ，４３Ｂ，４３Ｄ）には凹状の溝部（例えば、後述の縦溝部４５，４５Ｄ、溝部４５Ａ、横溝部４７Ｂ、周溝部４９）が形成されていることを特徴とする。

（２）この場合、前記第２の面には、前記第２電極と、前記半導体素子に形成された半導体と電気的に接続されたパッド（例えば、後述のパッド３５）と、が形成されていることが好ましい。

（３）この場合、前記スペーサは、前記第２電極に接する底部（例えば、後述の底部４１）から前記第２導電部材に接する頂部（例えば、後述の頂部４２）へ延びる柱状であり、前記溝部は、前記頂部及び前記スペーサの側部の両方又は何れかに形成されることが好ましい。

（４）この場合、前記側部には、前記溝部が１つ以上形成されていることが好ましい。

（５）この場合、前記側部には前記溝部が複数形成され、前記複数の溝部（例えば、後述の縦溝部４５Ｄ）は、前記側部のうち前記パッドに近い部分（例えば、後述の側面４３１Ｄ）よりも前記パッドに遠い部分（例えば、後述の側面４３２Ｄ，４３３Ｄ）において密に形成されていることが好ましい。

（６）この場合、前記半導体素子の近傍には、前記半導体素子に形成された半導体を駆動する回路基板（例えば、後述の回路基板９Ｄ）が設けられ、前記側部には前記溝部が複数形成され、前記複数の溝部（例えば、後述の縦溝部４５Ｄ）は、前記側部のうち前記回路基板に近い部分（例えば、後述の側面４３４Ｄ）よりも前記回路基板に遠い部分（例えば、後述の側面４３２Ｄ，４３３Ｄ）において密に形成されていることが好ましい。

（７）この場合、前記溝部は、前記頂部から前記底部まで前記スペーサの延在方向に沿って延びる縦溝（例えば、後述の縦溝部４５，４５Ｄ）を含むことが好ましい。

（８）この場合、前記溝部は、前記縦溝に対し垂直に延びる横溝（例えば、後述の横溝部４７Ｂ）を含むことが好ましい。

（９）この場合、前記頂部には、前記溝部が１つ以上形成されていることが好ましい。

（１０）この場合、前記頂部には、１つ以上の有底の穴又は前記頂部から前記底部まで延びる１つ以上の貫通孔（例えば、後述の貫通孔４８Ｃ）が形成されていることが好ましい。

（１１）この場合、前記頂部には、１つ以上の突起部（例えば、後述の突起部４６）が形成されていることが好ましい。

（１２）本発明の製造方法は、板状の半導体素子（例えば、後述の半導体素子３）と、前記半導体素子の一方の面に形成された電極（例えば、後述の第２電極３４）と導電性のスペーサ（例えば、後述のスペーサ４）を介して電気的に接続された導電部材（例えば、後述の第２導電部材５）と、を備える半導体装置（例えば、後述の半導体装置１）を製造する方法であって、前記スペーサと前記導電部材との間にはんだを設け、前記スペーサを前記導電部材よりも鉛直方向下方に配置した状態でこれらを加熱するリフロー工程を備え、前記スペーサのうち少なくとも前記電極と接する部分以外の部分には凹状の溝部（例えば、後述の縦溝部４５，４５Ｄ、溝部４５Ａ、横溝部４７Ｂ）が形成されていることを特徴とする。

（１）本発明によれば、半導体素子の第２の面に形成された第２電極と第２導電部材とはスペーサを介して電気的に接続される。また、第２導電部材とスペーサとははんだによって接続され、さらにこのスペーサのうち少なくとも第２電極と接する部分以外の部分には凹状の溝部が形成される。したがって第２導電部材とスペーサとをはんだによって接続する際、第２導電部材とスペーサとの間で溶融し余剰となったはんだは、スペーサに形成された溝部に溜まるので、この余剰はんだがスペーサの周囲、特に半導体素子の第２の面に落下したり飛び散ったりするのを抑制できる。

（２）上述のように本発明によればスペーサに溝部を設けることにより、第２導電部材とスペーサとを接続するはんだの余剰分が半導体素子の第２の面に落下したり飛び散ったりするのを抑制できる。本発明では、このような余剰はんだの飛び散りが抑制される第２の面にパッドを形成することにより、パッドに余剰はんだが付着することによる不具合を抑制できる。

（３）本発明によれば、スペーサは第２電極に接する底部から第２導電部材に接する頂部へ延びる柱状であり、溝部はスペーサの頂部及び側部の両方又は何れかに形成される。これにより第２導電部材とスペーサとの間の余剰はんだを、半導体素子の第２電極が形成されている第２の面に落下したり飛び散ったりしないよう、スペーサの頂部及び側部の両方又は何れかに形成された溝部で溜めておくことができる。

（４）本発明では、スペーサの側部に、１以上の溝部を設けることにより、余剰はんだは側部の溝部に溜まるので、半導体素子に形成された半導体の駆動時には、スペーサと比較して熱伝導性の低いはんだからの放熱を容易にすることができる。

（５）本発明では、スペーサの側部に余剰はんだを溜める溝を複数形成するとともに、これら溝部を、側部のうちパッドに近い部分よりもパッドに遠い部分において密に形成する。これにより、余剰はんだの多くはスペーサの側部のうちパッドに遠い部分に比較的多く溜められるので、余剰はんだのパッドへの飛び散りをさらに抑制できる。

（６）本発明では、スペーサの側部に余剰はんだを溜める溝部を複数形成するとともに、これら溝部を、側部のうち半導体素子とは別の回路基板に近い部分よりも回路基板に遠い部分において密に形成する。これにより、余剰はんだの多くはスペーサの側部のうち回路基板に遠い部分に溜められるので、余剰はんだの回路基板への飛び散りを抑制できる。

（７）本発明では、スペーサの側部に、頂部から底部までその延在方向に沿って延びる縦溝を溝部として形成する。これにより、スペーサの頂部から底部へ向けて垂れ落ちる余剰はんだを縦溝で効率的に溜めておくことができる。

（８）本発明では、スペーサの側部には、上述のような縦溝に対し垂直に延びる横溝をさらに形成する。これにより、余剰はんだを溜めておくことができる量をさらに増やすことができる。またスペーサの側部に複数の縦溝を設けた場合、余剰はんだがある特定の縦溝に多く流れ込んでしまい、余剰はんだの一部をこの縦溝で溜めておくことができず、第２の面へ垂れ落ちてしまう場合もある。これに対し本発明では、縦溝に対し垂直に延びる横溝をさらに設けることにより、特定の縦溝に多くの余剰はんだが流れ込んだ場合であっても、これを横溝で溜めておくことができるので、特定の箇所への偏ったはんだの飛び散りを抑制できる。

（９）本発明では、スペーサの頂部に溝部を１つ以上形成する。これにより、余剰はんだの一部を、側部に垂れ落ちてしまう前に頂部の溝部で溜めておくことができる。

（１０）本発明では、スペーサの頂部に１つ以上の有底の穴又は１つ以上の貫通孔を形成する。これにより、余剰はんだの一部を、側部に垂れ落ちてしまう前に頂部に形成された有底の穴又は貫通孔で溜めておくことができる。

（１１）本発明では、スペーサの頂部に１つ以上の突起部を形成する。スペーサの頂部と第２導電部材との間に設けられたはんだが溶融すると、第２導電部材はその自重によってスペーサ側へ落ち、頂部に形成された突起部の先端部に突き当たる。このため、スペーサと第２導電部材との間に溜められるはんだの量や厚みは、突起部の高さを高くするほど大きくなる。したがって本発明では、スペーサの頂部に突起部を設けることにより、その高さを調整することで、スペーサと第２導電部材との間に設けるはんだの量やはんだの厚みを調整することができる。

（１２）本発明では、半導体素子の一方の面に形成された電極と導電部材とがスペーサを介して接続される半導体装置の製造方法において、スペーサと導電部材とは、これらの間にはんだを設け、スペーサを導電部材よりも鉛直方向下方に配置した状態で加熱することによって接続する。ここで、スペーサのうち少なくとも電極と接する部分以外の部分には凹状の溝部が形成される。したがってリフロー工程によって導電部材とスペーサとをはんだによって接続する際、導電部材とスペーサとの間で溶融し余剰となったはんだは、その自重によってスペーサに形成された溝部に溜まるので、この余剰はんだがスペーサの周囲、特に半導体素子の電極が形成された面に落下したり飛び散ったりするのを抑制できる。

本発明の第１実施形態に係る半導体装置の断面図である。 上記実施形態に係るスペーサの斜視図である。 本発明の第２実施形態に係る半導体装置に用いられるスペーサの斜視図である。 本発明の第３実施形態に係る半導体装置に用いられるスペーサの斜視図である。 本発明の第４実施形態に係る半導体装置に用いられるスペーサの斜視図である。 本発明の第５実施形態に係る半導体装置の一部の構成を示す斜視図である。

＜第１実施形態＞
以下、本発明の第１実施形態について、図面を参照しながら説明する。
図１は、本実施形態に係る半導体装置１の断面図である。半導体装置１は、第１導電部材２と、半導体素子３と、スペーサ４と、第２導電部材５と、信号線６と、第１、第２、、第３及び第４はんだ層７１，７２，７３，７４と、封止樹脂部８と、を組み合わせて構成される。

半導体素子３は、板状であり、ＩＧＢＴ、ダイオード、又はＲＣ−ＩＧＢＴ等の図示しない複数のパワー半導体が形成されている。半導体素子３の第１の面３１には、半導体素子に形成されたパワー半導体と電気的に接続されており平面視で略矩形状の第１電極３３が形成されている。またこの第１の面３１とは反対の第２の面３２には、パワー半導体と電気的に接続されており平面視で略矩形状の第２電極３４と、この第２電極３４と隣接しかつパワー半導体と電気的に接続されており平面視で略矩形状の１つ以上のパッド３５と、が形成されている。なおパッド３５の形状は、平面視で略円形状としてもよい。

なお図１では、図示を明確にするため、半導体素子３に形成された第１電極３３、第２電極３４、及びパッド３５の厚みを誇張して図示する。実際には第１電極３３の厚みは殆ど無いため、その表面は第１の面３１と面一になっている。また第２電極３４及びパッド３５の厚みも殆ど無いため、その表面は第２の面３２と面一になっている。

第１導電部材２は、導電性の材料で形成された板状であり、半導体素子３の第１の面３１側に設けられている。第１導電部材２は、半導体素子３の第１電極３１と第１はんだ層７１によって電気的に接続されている。

信号線６は、導電性の材料で形成された棒状であり、その先端部においてパッド３５と第４のはんだ層７４を介して電気的に接続されている。信号線６の基端部は、図示しない制御装置と電気的に接続されており、これにより、この制御装置から半導体素子３に形成されたパワー半導体へ駆動信号を入力したり、パワー半導体から送信される信号を制御装置で受信したりすることが可能となっている。

第２導電部材５は、導電性の材料で形成された板状であり、半導体素子３の第２の面３２側に設けられている。第２導電部材５は、第３はんだ層７３と、スペーサ４と、第２はんだ層７２と、を介して半導体素子３の第２電極３２と電気的に接続されている。

図２は、スペーサ４の斜視図である。
スペーサ４は、その底部４１から頂部４２へ延びる柱状であり、導電性の材料によって形成されている。スペーサ４の延在方向に対し垂直な断面は、例えば、図２に示すように略矩形状であるが、本発明はこれに限らない。スペーサ４の断面の形状は、略矩形状に限らず、略円形としてもよいし、略Ｌ字状としてもよい。

スペーサ４の側部４３には、凹状の複数（図２の例では、１２）の縦溝部４５が形成されている。より具体的には、側部４３を構成する４つの側面４３１，４３２，４３３，４３４には、それぞれ３つずつ縦溝部４５が形成されている。各縦溝部４５は、頂部４２から底部４１までスペーサ４の延在方向に沿って延びる。これら複数の縦溝部４５は、例えば、予め平に形成されたスペーサ４の各側面４３１〜４３４に切削工具で線条に切り欠くことによって形成される。

スペーサ４の頂部４２には、その頂面４２１から所定の高さで突出した複数（図２の例では、２つ）の突起部４６と、凹状の複数（図２の例では、２つ）の周溝部４９と、が形成されている。これら突起部４６の形状は、平面視で円形状である。またこれら突起部４６の高さ、すなわち頂面４２１から突起部４６の先端部４６１までの長さは、第２導電部材５とスペーサ４との間に設けられる第３はんだ層７３の量や厚みに応じて調整される。なお、突起部４６の数や形状は、これらに限るものではない。後に詳述するように、スペーサ４の頂部４２にはんだを載置した際に、このはんだとスペーサ４の頂面４２１とが水平に維持されるものであれば、突起部４６の数は１つ又は３つ以上としてもよいし、突起部４６の形状は平面視で矩形状又は線状としてもよい。周溝部４９は、各突起部４６を取り囲むように形成されており、平面視では円環状である。

図１に戻り、スペーサ４の底部４１は、半導体素子３の第２電極３４と、第２はんだ層７２によって電気的に接続されている。スペーサ４の頂部４２は、第２導電部材５と、第３はんだ層７３によって電気的に接続されている。

封止樹脂部８は、半導体素子３及びスペーサ４の全部と、第１導電部材２の半導体素子３側の面と、第２導電部材５の半導体素子３側の面と、信号線６の先端部側の一部と、を封止するように設けられている。

以上のような半導体装置１は、例えば以下の手順によって製造される。
始めに、図示しないリフローパレットの上に第１導電部材２を設置し、この第１導電部材２の定められた位置に第１はんだを載置する。次に、この第１はんだと半導体素子３の第１電極３３が接するように、第１はんだの上に予め製造された半導体素子３を載置し、さらにこの半導体素子３の第２電極３４の上に第２はんだを載置する。次に、この第２はんだとスペーサ４の底部４１とが接するように、第２はんだの上にスペーサ４を載置し、このスペーサ４の頂部４２に形成された突起部４６の上に第３はんだを載置し、さらにこの第３はんだの上に第２導電部材５を載置する。

次に、以上のようにリフローパレットの上に第１導電部材２と半導体素子３とスペーサ４と第２導電部材５と第１〜第３はんだとを重ねることによって構成された積層体を、スペーサ４が第２導電部材５よりも鉛直方向下方になるように配置したままリフロー炉内に送り、加熱する。リフロー炉内では、第１〜第３はんだは溶融し、図１に示すように第１〜第３はんだ層７１〜７３となり、これにより第１導電部材２と半導体素子３とスペーサ４と第２導電部材５とが、電気的に接続される。

ここで、第３はんだをリフロー炉で加熱し溶融させる際には、スペーサ４が第２導電部材５よりも鉛直方向下方に配置することにより、スペーサ４と第２導電部材５との間で余剰となった第３はんだの一部は、その自重及び第２導電部材５の重みによってスペーサ４の側部４３に形成された複数の縦溝部４５と頂部４２に形成された複数の周溝部４９に流れ込み、これら縦溝部４５及び周溝部４９で溜めておくことができる。このため、第３はんだ層７３は、図１に示すように、スペーサ４の頂部４２と第２導電部材５との間と、スペーサ４の頂部４２に形成された周溝部４９と、スペーサ４の側部４３に形成された縦溝部４５とに拡がる。

またスペーサ４と第２導電部材５との間に設けた第３はんだが溶融すると、第２導電部材５はその自重によってスペーサ４側へ落ち、頂部４２に形成された突起部４６の先端部に突き当たる。このため、スペーサ４と第２導電部材５との間に溜められるはんだの量や厚みは、突起部４６の高さを高くするほど大きくなる。

本実施形態の半導体装置１及びその製造方法によれば、以下の効果がある。
（１）半導体装置１では、第２導電部材５と第２電極３４とを電気的に接続するスペーサ４として、その側部４３に凹状の縦溝部４５が形成されたものが用いられる。したがって第２導電部材５とスペーサ４とをはんだによって接続する際、第２導電部材５とスペーサ４との間で溶融し余剰となったはんだは、スペーサ４の縦溝部４５や周溝部４９に溜まるので、この余剰はんだがスペーサ４の周囲、特に半導体素子３の第２の面３２に落下したり飛び散ったりするのを抑制できる。

（２）半導体装置１では、上述のようにスペーサ４によってはんだの飛び散りが抑制される半導体素子３の第２の面３２に、信号線６が接続されるパッド３５を形成することにより、このパッド３５に余剰はんだが付着することによる不具合を抑制できる。

（３）半導体装置１では、スペーサ４の側部４３に複数の縦溝部４５を形成することにより、第２導電部材５とスペーサ４との間の余剰はんだを、半導体素子３の第２の面３２に落下したり飛び散ったりしないよう、縦溝部４５で留めておくことができる。また側部４３に複数の縦溝部４５を形成することにより、余剰はんだはこれら側部４３の縦溝部４５に溜まるので、パワー半導体には、スペーサ４と比較して熱伝導性の低いはんだからの放熱を容易にすることができる。

（４）半導体装置１では、スペーサ４の側部４３に、頂部４２から底部４１まで延びる縦溝部４５を形成することにより、スペーサ４の頂部４２から底部４１へ向けて垂れ落ちる余剰はんだを縦溝部４５で効率的に溜めておくことができる。

（５）半導体装置１では、スペーサ４の頂部４２に複数の突起部４６を形成する。これにより、突起部４６の高さを調整することで、スペーサ４と第２導電部材５との間に設ける第３はんだ層７３の量や厚みを調整することができる。

（６）半導体装置１の製造方法では、スペーサ４と第２導電部材５とは、これらの間に第３はんだを設け、スペーサ４を第２導電部材５よりも鉛直方向下方に配置した状態で加熱することによって接続する。この際、第２導電部材５とスペーサ４との間で溶融し余剰となった第３はんだの一部は、その自重によってスペーサ４の側部４３に形成された縦溝部４５に溜まるので、この余剰はんだがスペーサ４の周囲、特に半導体素子３の第２の面３２に落下したり飛び散ったりするのを抑制できる。

＜第２実施形態＞
次に、第２実施形態の半導体装置について、図面を参照しながら説明する。なお、以下の説明において、第１実施形態の半導体装置１と同じ構成については同じ符号を付し、その詳細な説明を省略する。

図３は、本実施形態の半導体装置に用いられるスペーサ４Ａの斜視図である。第１実施形態におけるスペーサ４では、図２に示すように、スペーサ４の側部４３にはんだが溜まる複数の縦溝部４５を形成し、スペーサ４の頂部４２に複数の周溝部４９を形成した場合について説明したが、スペーサにはんだが溜まる溝部を設ける位置や形状はこれに限らない。例えば図３に示すように、スペーサ４Ａの頂部４２Ａに複数（図３の例では、３）の溝部４５Ａを形成してもよい。これら溝部４５Ａは、平面視で線状であり、スペーサ４Ａの側部４３Ａを構成する４つの側面４３１Ａ，４３２Ａ，４３３Ａ，４３４Ａのうち、互いに対向する側面４３２Ａから側面４３４Ａまで延びる。

本実施形態の半導体装置によれば、以下の効果がある。
（７）本実施形態の半導体装置では、スペーサ４Ａの頂部４２Ａに複数の溝部４５Ａを形成することにより、余剰はんだの一部を、側部４３Ａに垂れ落ちてしまう前に、これら溝部４５Ａで溜めておくことができる。

＜第３実施形態＞
次に、本発明の第３実施形態の半導体装置について、図面を参照しながら説明する。なお、以下の説明において、第１実施形態の半導体装置１と同じ構成については同じ符号を付し、その詳細な説明を省略する。

図４は、本実施形態の半導体装置に用いられるスペーサ４Ｂの斜視図である。スペーサ４Ｂの側部４３Ｂには、スペーサ４Ｂの延在方向に沿って延びる複数の縦溝部４５に加えて、これら縦溝部４５に対し垂直に延びる横溝部４７Ｂがさらに形成されている。横溝部４７Ｂは、側部４３Ｂを構成する４つの側面４３１Ｂ，４３２Ｂ，４３３Ｂ，４３４Ｂの全ての面にわたり環状に形成されている。

本実施形態の半導体装置によれば、以下の効果がある。
（８）本実施形態の半導体装置では、スペーサ４Ｂの側部４３Ｂには、縦溝部４５に対し垂直に延びる横溝部４７Ｂをさらに形成することにより、余剰はんだを溜めておくことができる量をさらに増やすことができる。またスペーサ４Ｂの側部に複数の縦溝部４５を設けた場合、余剰はんだがある特定の縦溝部４５に多く流れ込んでしまい、余剰はんだの一部を縦溝部４５で溜めておくことができず、第２の面３２へ垂れ落ちてしまう場合もある。これに対し本実施形態の半導体装置では、縦溝部４５に対し垂直に延びる横溝部４７Ｂをさらに設けることにより、特定の縦溝部４５に多くの余剰はんだが流れ込んだ場合であっても、これを横溝部４７Ｂで溜めておくことができるので、特定の箇所への偏ったはんだの飛び散りを抑制できる。

＜第４実施形態＞
次に、本発明の第４実施形態の半導体装置について、図面を参照しながら説明する。なお、以下の説明において、第１実施形態の半導体装置１と同じ構成については同じ符号を付し、その詳細な説明を省略する。

図５は、本実施形態の半導体装置に用いられるスペーサ４Ｃの斜視図である。スペーサ４Ｃの頂部４２Ｃには、頂部４２Ｃから底部４１まで延びる複数（図５の例では、２）の貫通孔４８Ｃが形成されている。なお頂部４２Ｃには、貫通孔４８Ｃの代わりに有底の穴を形成してもよい。

本実施形態の半導体装置によれば、以下の効果がある。
（９）本実施形態の半導体装置では、スペーサ４Ｃの頂部４２Ｃに貫通孔４８Ｃ又は有底の穴を形成することにより、余剰はんだの一部を、側部４３に垂れ落ちてしまう前に頂部４２Ｃに形成された穴や貫通孔４８Ｃで溜めておくことができる。

＜第５実施形態＞
次に、本発明の第４実施形態の半導体装置１Ｄについて、図面を参照しながら説明する。なお、以下の説明において、第１実施形態の半導体装置１と同じ構成については同じ符号を付し、その詳細な説明を省略する。

図６は、本実施形態の半導体装置１Ｄの一部の構成を示す斜視図である。なお図６には、説明を明確にするため、半導体装置１Ｄを構成する部材のうち第２導電部材及び封止樹脂部等の図示を省略する。

半導体装置１Ｄは、第１導電部材２と、半導体素子３と、スペーサ４Ｄと、信号線６と、回路基板９Ｄと、図示を省略した第２導電部材及び封止樹脂部を備える。

回路基板９Ｄは、半導体素子３に形成されたパワー半導体を駆動するものであり、半導体素子３の近傍に設けられている。

スペーサ４Ｄの側部４３Ｄには、凹状の複数（図６の例では、６）の縦溝部４５Ｄが形成されている。より具体的には、縦溝部４５Ｄは、側部４３Ｄを構成する４つの側面４３１Ｄ，４３２Ｄ，４３３Ｄ，４３４Ｄのうち、２つの側面４３２Ｄ，４３３Ｄにそれぞれ３つずつ形成され、残りの側面４３１Ｄ，４３４Ｄには形成されていない。

図６に示すように、縦溝部４５Ｄが形成されていない側面４３１Ｄは、４つの側面４３１Ｄ〜４３４Ｄのうち、スペーサ４Ｄの底部４１を半導体素子３の第２電極３４の上に設けたときに、最も半導体素子３のパッド３５に近い面である。また縦溝部４５Ｄが形成されていない側面４３４Ｄは、４つの側面４３１Ｄ〜４３４Ｄのうち、スペーサ４Ｄの底部４１を半導体素子３の第２電極３４の上に設けたときに、最も回路基板９Ｄに近い面である。すなわち、複数の縦溝部４５Ｄは、スペーサ４Ｄの側部４３Ｄのうちパッド３５に近い側面４３１Ｄ及び回路基板９Ｄに近い側面４３４Ｄよりも、これらに遠い側面４３２Ｄ，４３３Ｄにおいて密に形成されている。

本実施形態の半導体装置１Ｄによれば、以下の効果がある。
（１０）半導体装置１Ｄでは、スペーサ４Ｄの側部４３Ｄに余剰はんだを溜める縦溝部４５Ｄを複数形成するとともに、これら縦溝部４５Ｄを、パッド３５に近い側面４３１Ｄ及び回路基板９Ｄに近い側面４３４Ｄよりも遠い側面４３２Ｄ，４３３Ｄにおいて密に形成する。これにより、余剰はんだの多くはスペーサ４Ｄの側部４３Ｄのうちパッド３５や回路基板９Ｄに遠い部分に比較的多く溜められるので、余剰はんだのパッド３５や回路基板９Ｄへの飛び散りをさらに抑制できる。

以上、本発明の一実施形態について説明したが、本発明はこれに限らない。本発明の趣旨の範囲内で、細部の構成を適宜変更してもよい。

１，１Ｄ…半導体装置
２…第１導電部材
３…半導体素子
３１…第１の面
３２…第２の面
３３…第１電極
３４…第２電極
３５…パッド
４，４Ａ，４Ｂ，４Ｃ，４Ｄ…スペーサ
４１…底部
４２，４２Ａ，４２Ｃ…頂部
４３，４３Ａ，４３Ｂ，４３Ｄ…側部
４５，４５Ｄ…縦溝部（溝部）
４５Ａ…溝部
４７Ｂ…横溝部（溝部）
４６…突起部
４８Ｃ…貫通孔
４９…周溝部（溝部）
９Ｄ…回路基板

Claims (12)

1. 板状の半導体素子と、
   前記半導体素子の第１の面に形成された第１電極と電気的に接続された第１導電部材と、
   前記半導体素子のうち前記第１の面と反対の第２の面に形成された第２電極と導電性のスペーサを介して電気的に接続された第２導電部材と、を備える半導体装置であって、
   前記第２導電部材と前記スペーサとははんだによって接続され、
   前記スペーサのうち少なくとも前記第２電極と接する部分以外の部分には凹状の溝部が形成されていることを特徴とする半導体装置。
2. 前記第２の面には、前記第２電極と、前記半導体素子に形成された半導体と電気的に接続されたパッドと、が形成されていることを特徴とする請求項１に記載の半導体装置。
3. 前記スペーサは、前記第２電極に接する底部から前記第２導電部材に接する頂部へ延びる柱状であり、
   前記溝部は、前記頂部及び前記スペーサの側部の両方又は何れかに形成されることを特徴とする請求項２に記載の半導体装置。
4. 前記側部には、前記溝部が１つ以上形成されていることを特徴とする請求項３に記載の半導体装置。
5. 前記側部には前記溝部が複数形成され、
   前記複数の溝部は、前記側部のうち前記パッドに近い部分よりも前記パッドに遠い部分において密に形成されていることを特徴とする請求項４に記載の半導体装置。
6. 前記半導体素子の近傍には、前記半導体素子に形成された半導体を駆動する回路基板が設けられ、
   前記側部には前記溝部が複数形成され、
   前記複数の溝部は、前記側部のうち前記回路基板に近い部分よりも前記回路基板に遠い部分において密に形成されていることを特徴とする請求項４に記載の半導体装置。
7. 前記溝部は、前記頂部から前記底部まで前記スペーサの延在方向に沿って延びる縦溝を含むことを特徴とする請求項４から６の何れかに記載の半導体装置。
8. 前記溝部は、前記縦溝に対し垂直に延びる横溝を含むことを特徴とする請求項７に記載の半導体装置。
9. 前記頂部には、前記溝部が１つ以上形成されていることを特徴とする請求項３から８の何れかに記載の半導体装置。
10. 前記頂部には、１つ以上の有底の穴又は前記頂部から前記底部まで延びる１つ以上の貫通孔が形成されていることを特徴とする請求項３から９の何れかに記載の半導体装置。
11. 前記頂部には、１つ以上の突起部が形成されていることを特徴とする請求項３から１０の何れかに記載の半導体装置。
12. 板状の半導体素子と、前記半導体素子の一方の面に形成された電極と導電性のスペーサを介して電気的に接続された導電部材と、を備える半導体装置の製造方法であって、
    前記スペーサと前記導電部材との間にはんだを設け、前記スペーサを前記導電部材よりも鉛直方向下方に配置した状態でこれらを加熱するリフロー工程を備え、
    前記スペーサのうち少なくとも前記電極と接する部分以外の部分には凹状の溝部が形成されていることを特徴とする半導体装置の製造方法。

Images