JP2018019131A - 負荷駆動装置 - Google Patents

Abstract

【課題】負荷に流れる電流を精度良く制御することができる負荷駆動装置を提供する。【解決手段】負荷駆動装置１は、負荷４への通電をＰＷＭ制御するもので、電源から負荷４への給電経路のうち上流側に設けられるトランジスタＴ１、給電経路のうち下流側に設けられるトランジスタＴ２、負荷４に流れる電流を検出する電流検出部６および制御部５を備える。制御部５は、電流検出部６の検出値が所望の目標値に一致するようにトランジスタＴ１、Ｔ２の駆動を制御する。また、制御部５は、トランジスタＴ１、Ｔ２をＰＷＭ制御の周期の２倍の周期で駆動するとともに、トランジスタＴ１、Ｔ２の駆動位相を互いに１／２周期異ならせる。【選択図】図１

Description

本発明は、負荷への通電を制御する負荷駆動装置に関する。

ソレノイドなどの負荷を駆動する負荷駆動装置では、負荷に流れる電流（以下、負荷電流と呼ぶ）の検出値が目標値に一致するように、負荷への通電をパルス幅変調制御（以下、ＰＷＭ制御と呼ぶ）するようになっている（例えば特許文献１参照）。そして、この場合、電源から負荷への給電経路に直列に介在する１つのＭＯＳトランジスタなどのスイッチング素子の駆動をＰＷＭ制御することで、負荷電流の制御が実現されている。

特開平１０−３９９０２号公報

一般的に、ＭＯＳトランジスタなどのスイッチング素子では、そのターンオンディレイ時間とターンオフディレイ時間とが完全に一致することはなく、互いに異なる時間となっている。ターンオンとターンオフの各ディレイ時間に差異が存在すると、上記した従来の負荷電流の制御方法では、スイッチング素子を駆動するための駆動信号のデューティと負荷電流のデューティとが一致しなくなる。

すなわち、この場合、所望するデューティと実際のデューティとの間に誤差が生じてしまう。このような誤差が存在すると、その誤差よりも小さいデューティを出力することができなくなり、特に比較的高い周波数で負荷を駆動する場合における負荷電流の制御の精度が低下するおそれがある。

本発明は上記事情に鑑みてなされたものであり、その目的は、負荷に流れる電流を精度良く制御することができる負荷駆動装置を提供することにある。

請求項１に記載の負荷駆動装置は、負荷（４）への通電をＰＷＭ制御する負荷駆動装置（１）であって、電源から負荷への給電経路のうち上流側に設けられる上流側スイッチング素子（Ｔ１）、給電経路のうち下流側に設けられる下流側スイッチング素子（Ｔ２）、負荷に流れる電流を検出する電流検出部（６）および制御部（５）を備える。制御部は、電流検出部の検出値が所望の目標値に一致するように上流側スイッチング素子および下流側スイッチング素子の駆動を制御する。また、制御部は、上流側スイッチング素子および下流側スイッチング素子をＰＷＭ制御の周期の２倍の周期で駆動するとともに、上流側スイッチング素子および下流側スイッチング素子の駆動位相を互いに１／２周期異ならせるようになっている。

上記構成では、上流側スイッチング素子および下流側スイッチング素子の双方がオンされる期間に負荷への通電が行われる。そして、上流側スイッチング素子の駆動周期の後半と下流側スイッチング素子の駆動周期の前半とが重複しているとともに、下流側スイッチング素子の駆動周期の後半と上流側スイッチング素子の駆動周期の前半とが重複している。そのため、上記各重複する期間において、上流側スイッチング素子および下流側スイッチング素子のうち一方がターンオンされるタイミングと他方がターンオフされるタイミングとの関係によって負荷への通電期間、つまり負荷電流のデューティが制御される。

そして、この場合、スイッチング素子のターンオンディレイおよびターンオフディレイを考慮しつつ、負荷電流のデューティが所望する値となるように、各スイッチング素子をターンオンおよびターンオフするタイミングを決定すればよい。このようにすれば、スイッチング素子のターンオンディレイとターンオフディレイとの差異に基づいた誤差よりも小さい微小なデューティによる負荷電流の制御が可能となる。したがって、上記構成によれば、比較的高い周波数で負荷を駆動する場合でも電流制御の精度低下を招くことなく、負荷に流れる電流を精度良く制御することができる。

第１実施形態に係る負荷駆動装置の構成を模式的に示す図 ＣＰＵの内部ブロックの構成を模式的に示す図 負荷への通電制御の流れを模式的に示す図 負荷電流のデューティが比較的高い場合における各駆動信号、負荷電圧および負荷電流を模式的に示すタイミングチャート 負荷電流のデューティが微小な値の場合における各駆動信号、上流側電圧、下流側電圧、負荷電圧および負荷電流を模式的に示すタイミングチャートその１ 負荷電流のデューティが微小な値の場合における各駆動信号、上流側電圧、下流側電圧、負荷電圧および負荷電流を模式的に示すタイミングチャートその２ 比較例に係る各駆動信号、負荷電圧および負荷電流を模式的に示すタイミングチャート 第２実施形態に係るＣＰＵの内部ブロックの構成を模式的に示す図

以下、本発明の複数の実施形態について図面を参照して説明する。なお、各実施形態において実質的に同一の構成には同一の符号を付して説明を省略する。
（第１実施形態）
以下、本発明の第１実施形態について図１〜図７を参照して説明する。

図１に示すように、負荷駆動装置１は、例えば車両に搭載される電子制御装置（ＥＣＵ）に設けられるものであり、図示しないバッテリなどの電源から一対の電源線２、３を通じて与えられる電力を負荷４に供給する。負荷駆動装置１は、負荷４への通電、つまり負荷４に流れる電流（以下、負荷電流と呼ぶ）をＰＷＭ制御する。負荷４は、例えば燃料の流量を制御するための電磁弁のコイル（ソレノイド）である。負荷駆動装置１は、トランジスタＴ１、Ｔ２、シャント抵抗Ｒ１、ダイオードＤ１、制御部５、電流検出部６などから構成される。

トランジスタＴ１、Ｔ２は、例えばＮチャネル型のＭＯＳトランジスタである。トランジスタＴ１のドレインは、バッテリ電圧ＶＢが与えられる電源線２に接続され、そのソースは負荷４の上流側端子に接続されている。トランジスタＴ２のソースは基準電位（グランド）が与えられる電源線３に接続され、そのドレインはシャント抵抗Ｒ１を介して負荷４の下流側端子に接続されている。なお、トランジスタＴ１は、電源から負荷４への給電経路のうち上流側に設けられる上流側スイッチング素子に相当する。また、トランジスタＴ２は、電源から負荷４への給電経路のうち下流側に設けられる下流側スイッチング素子に相当する。

ダイオードＤ１は、トランジスタＴ１のソースとトランジスタＴ２のドレインの間に、トランジスタＴ２のドレイン側をアノードとして接続されている。ダイオードＤ１は、フライホイールダイオード（還流ダイオード）であり、負荷４への通電が断たれた際、負荷電流を還流させることで、逆起電力によるサージを抑制する。

トランジスタＴ１のゲートには、制御部５の上流側ドライバ７から出力される上流側駆動指令信号ＳＧＨ（以下、駆動信号ＳＧＨと省略する）が与えられている。また、トランジスタＴ２のゲートには、制御部５の下流側ドライバ８から出力される下流側駆動指令信号ＳＧＬ（以下、駆動信号ＳＧＬと省略する）が与えられている。シャント抵抗Ｒ１の端子電圧は、電流検出部６に与えられている。電流検出部６は、シャント抵抗Ｒ１の端子電圧に基づいて負荷電流を検出し、その検出値を表す検出信号を制御部５のＡ／Ｄ変換器９に出力する。

Ａ／Ｄ変換器９は、電流検出部６から与えられる検出信号をデジタル値に変換し、ＣＰＵ１０に出力する。ＣＰＵ１０は、Ａ／Ｄ変換器９から与えられるデジタル値に基づいて負荷電流の検出値を取得する。ＣＰＵ１０は、負荷電流の検出値が所望の目標値に一致するように、上流側ドライバ７および下流側ドライバ８を介してトランジスタＴ１、Ｔ２の駆動を制御する。

ＣＰＵ１０は、図示しないメモリに記憶されたプログラムを実行することにより、トランジスタＴ１、Ｔ２の駆動制御に関する種々の機能を実現する。図２は、ＣＰＵ１０により実現される各機能をブロック構成図として表したものである。デューティ演算部１１には、負荷電流の目標値、負荷電流の検出値が入力されている。デューティ演算部１１は、それら目標値および検出値に基づいて、負荷４への通電のデューティである負荷デューティを演算する。なお、本明細書で言うデューティとは、１周期におけるオン期間の占める割合、つまりオンデューティのことである。

周波数演算部１２には、負荷電流の制御周期（ＰＷＭ制御の周期）に対応した周波数である負荷周波数（例えば、１０ｋＨｚ）が入力されている。周波数演算部１２は、その負荷周波数に基づいて、駆動信号ＳＧＨおよびＳＧＬの周波数である駆動周波数を演算する。この場合、駆動周波数は、例えば５ｋＨｚであり、負荷周波数の１／２となっている。したがって、駆動信号ＳＧＨおよびＳＧＬの周期は、２００μ秒であり、負荷電流の制御周期（１００μ秒）の２倍となる。

ＰＷＭ発生器１３、１４には、デューティ演算部１１により演算された負荷デューティ、周波数演算部１２により演算された駆動周波数、トランジスタＴ１、Ｔ２のオンディレイ時間およびオフディレイ時間が入力されている。オンディレイ時間およびオフディレイ時間は、予めメモリなどに記憶しておいてもよいし、あるいは、通信などを介して外部より取得するようにしてもよい。

この場合、トランジスタＴ１、Ｔ２のオンディレイ時間は例えば０．７５μ秒であり、オフディレイ時間は例えば５．４μ秒であり、互いに異なる値であり、オンディレイ時間よりもオフディレイ時間のほうが長くなっている。なお、ＭＯＳトランジスタであるトランジスタＴ１、Ｔ２の場合、ゲート・ソース間およびゲート・ドレイン間の寄生容量への充放電時間が、このようなディレイ時間が生じる要因のひとつとなっている。そして、一般に、ＭＯＳトランジスタの場合、充電によるディレイ（オンディレイ）よりも、放電によるディレイ（オフディレイ）のほうが、長くなる傾向がある。

ＰＷＭ発生器１３は、周波数演算部１２により演算された駆動周波数を持つとともに負荷デューティに応じたデューティを持つＰＷＭ信号を生成する。この場合、ＰＷＭ発生器１３は、負荷デューティ、トランジスタＴ１のオンディレイ時間およびオフディレイ時間に基づいて、生成するＰＷＭ信号のデューティを決定する。

具体的には、ＰＷＭ信号のデューティＤｄは、下記（１）式を満たすような値に設定される。ただし、負荷デューティをＤｌとし、負荷電流の制御周期をＴｌとし、駆動信号ＳＧＨ、ＳＧＬの周期をＴｄとし、オフディレイ時間をｔd(off)とし、オンディレイ時間をｔd(on)とする。
Ｄｌ×Ｔｌ＝（Ｄｄ−０．５）×Ｔｄ＋ｔd(off)−ｔd(on) …（１）
ＰＷＭ発生器１３から出力されるＰＷＭ信号は、上流側ドライバ７を介して駆動信号ＳＧＨとしてトランジスタＴ１のゲートに与えられる。

ＰＷＭ発生器１４は、周波数演算部１２により演算された駆動周波数を持つとともに負荷デューティに応じたデューティを持つＰＷＭ信号を生成する。この場合、ＰＷＭ発生器１４は、負荷デューティ、トランジスタＴ２のオンディレイ時間およびオフディレイ時間に基づいて、生成するＰＷＭ信号のデューティを決定する。ＰＷＭ発生器１４が生成するＰＷＭ信号のデューティは、ＰＷＭ発生器１３が生成するＰＷＭ信号のデューティと同様に、上記（１）式を満たす値に設定される。ＰＷＭ発生器１４から出力されるＰＷＭ信号は、遅延回路１５に与えられる。

遅延回路１５には、周波数演算部１２により演算された駆動周波数が与えられている。遅延回路１５は、入力されたＰＷＭ信号を、駆動信号ＳＧＨおよびＳＧＬの周期の１／２の期間だけ遅延させて出力する。遅延回路１５を介して出力されるＰＷＭ信号は、下流側ドライバ８を介して駆動信号ＳＧＬとしてトランジスタＴ２のゲートに与えられる。

上記構成において、ＰＷＭ発生器１３、１４、遅延回路１５、上流側ドライバ７および下流側ドライバ８により、トランジスタＴ１を駆動する駆動信号であり且つ負荷デューティに応じたデューティを持つ駆動信号ＳＧＨを生成するとともに、トランジスタＴ２を駆動する駆動信号であり且つ負荷デューティに応じたデューティを持つ駆動信号ＳＧＬを生成する駆動信号生成部１６が構成されている。また、ＰＷＭ発生器１３、１４は、負荷デューティに応じたデューティを持つ駆動信号（ＰＷＭ信号）を生成する信号生成部に相当する。

このような構成により、制御部５は、トランジスタＴ１、Ｔ２を、負荷電流の制御周期（ＰＷＭ制御の周期であり、例えば１００μ秒）の２倍の周期（例えば２００μ秒）で駆動するとともに、トランジスタＴ１、Ｔ２の駆動位相を互いに１／２周期異ならせるようになっている。そして、制御部５では、ＣＰＵ１０が図３に示すような処理を実行することで、負荷電流の検出値が所望の目標値に一致するように駆動信号ＳＧＨおよびＳＧＬのデューティの制御（ＰＷＭ制御）が行われる。

すなわち、図３に示すように、まずステップＳ１にて、負荷電流の目標値と検出値が一致するか否かが判断される。目標値と検出値が一致する場合、つまりステップＳ１で「ＹＥＳ」の場合、デューティを変更することなく処理を終了する。これに対し、目標値と検出値が一致しない場合、つまりステップＳ１で「ＮＯ」の場合、ステップＳ２に進む。

ステップＳ２では、検出値が目標値より大きいか否かが判断される。検出値が目標値より大きい場合、つまりステップＳ２で「ＹＥＳ」の場合、ステップＳ３に進む。ステップＳ３では、その時点におけるデューティより小さくなるように駆動信号ＳＧＨおよびＳＧＬのデューティが変更される。一方、検出値が目標値より小さい場合、つまりステップＳ２で「ＮＯ」の場合、ステップＳ４に進む。ステップＳ４では、その時点でのデューティより大きくなるように駆動信号ＳＧＨおよびＳＧＬのデューティが変更される。ステップＳ３、Ｓ４の実行後、処理が終了となる。

次に、上記構成の作用について説明する。
上記構成では、トランジスタＴ１、Ｔ２の双方がオンされる期間に負荷４に対する通電が行われる。つまり、トランジスタＴ１、Ｔ２の双方がオンされる期間に、負荷４に負荷電圧が印加されて負荷電流が流れる。また、駆動信号ＳＧＨ、ＳＧＬの駆動周期を互いに１／２周期だけずらしているため、トランジスタＴ１の駆動周期の後半とトランジスタＴ２の駆動周期の前半とが重複するとともに、トランジスタＴ２の駆動周期の前半とトランジスタＴ１の駆動周期の後半とが重複する。そのため、上記各重複する期間において、トランジスタＴ１、Ｔ２のうち一方がターンオンされるタイミングと他方がターンオフされるタイミングとの関係によって負荷４への通電期間、つまり負荷電流のデューティが制御される。

例えば、負荷電流のデューティが比較的高い値（例えば１０％）の場合、負荷駆動装置１から出力される駆動信号ＳＧＨ、ＳＧＬ、負荷４の両端に印加される負荷電圧および負荷４に流れる負荷電流は、図４に示すような波形となる。なお、この場合、駆動信号ＳＧＨ、ＳＧＬの周期は、２００μ秒であり、負荷電圧および負荷電流の周期（１００μ秒）の２倍となっている。また、駆動信号ＳＧＨ、ＳＧＬの駆動位相は、互いに、その周期の１／２、つまり１００μ秒だけ異なっている。そして、各駆動信号ＳＧＨ、ＳＧＬのデューティは、約５３％に設定されている。

この場合、駆動信号ＳＧＨ、ＳＧＬがＨレベルに転じるタイミング、つまりトランジスタＴ１、Ｔ２がターンオンするタイミングは、デューティに関係なく固定となっている。一方、駆動信号ＳＧＨ、ＳＧＬがＬレベルに転じるタイミング、つまりトランジスタＴ１、Ｔ２がターンオフするタイミングは、デューティに応じて変化する。なお、図４では、駆動信号ＳＧＬがＨレベルに転じるタイミングをｔａとし、駆動信号ＳＧＨがＬレベルに転じるタイミングをｔｂとし、駆動信号ＳＧＨがＨレベルに転じるタイミングをｔｃとし、駆動信号ＳＧＬがＬレベルに転じるタイミングをｔｄとしている。

したがって、トランジスタＴ１の駆動周期の後半とトランジスタＴ２の駆動周期の前半とが重複する期間においては、トランジスタＴ２がターンオンするタイミングｔａを基準に、トランジスタＴ１がターンオフするタイミングｔｂにより負荷デューティが決定される。そして、この期間では、駆動信号ＳＧＬがＨレベルに転じてからオンディレイ時間（０．７５μ秒）経過後の時点から、駆動信号ＳＧＨがＬレベルに転じてからオフディレイ時間（５．４μ秒）経過後の時点まで、負荷電圧が印加されて負荷電流が流れることになる。

また、トランジスタＴ２の駆動周期の後半とトランジスタＴ１の駆動周期の前半とが重複する期間においては、トランジスタＴ１がターンオンするタイミングｔｃを基準に、トランジスタＴ２がターンオフするタイミングｔｄにより負荷デューティが決定される。そして、この期間では、駆動信号ＳＧＨがＨレベルに転じてからオンディレイ時間経過後との時点から、駆動信号ＳＧＬがＬレベルに転じてからオフディレイ時間経過後の時点まで、負荷電圧が印加されて負荷電流が流れることになる。

また、負荷電流のデューティが微小な値（例えば２．５％）の場合、負荷駆動装置１から出力される駆動信号ＳＧＨ、ＳＧＬ、負荷４の上流側端子の電圧である上流側電圧、負荷４の下流側端子の電圧である下流側電圧、負荷電圧および負荷電流は、図５および図６に示すような波形となる。なお、この場合、各駆動信号ＳＧＨ、ＳＧＬのデューティは、約４９％に設定されている。つまり、この場合、駆動信号ＳＧＨ、ＳＧＬの双方がＨレベルとなる期間は存在しない。

図５は、トランジスタＴ１の駆動周期の後半とトランジスタＴ２の駆動周期の前半とが重複する期間を示している。トランジスタＴ１がオンの期間、負荷４の上流側端子にはバッテリ電圧ＶＢが与えられる。駆動信号ＳＧＨがＬレベルに転じると、オフディレイ時間経過後にトランジスタＴ１がオフに転じる。したがって、駆動信号ＳＧＨがＬレベルに転じた時点からオフディレイ時間である５．４μ秒が経過するまでの期間は、上流側電圧はバッテリ電圧ＶＢにほぼ等しい値となる。

また、トランジスタＴ２がオンの期間、負荷４の下流側端子には基準電位（０Ｖ）が与えられる。駆動信号ＳＧＬがＨレベルに転じると、オンディレイ時間経過後にトランジスタＴ２がオンに転じる。したがって、駆動信号ＳＧＬがＨレベルに転じた時点からオンディレイ時間である０．７５μ秒が経過した時点以降には、下流側電圧は０Ｖにほぼ等しい値となる。

したがって、この場合、駆動信号ＳＧＨ、ＳＧＬの双方がＨレベルとなる期間は存在しないものの、トランジスタＴ１、Ｔ２の双方がオンとなる期間は存在する。トランジスタＴ１、Ｔ２の双方がオンする期間、つまり負荷４の上流側端子にバッテリ電圧ＶＢが与えられるとともに下流側端子に０Ｖが与えられる期間、負荷４への通電が行われることになる。

このように、下流側のトランジスタＴ２をオン駆動するための指令（Ｈレベルの駆動信号ＳＧＬ）が出力されるより前に、上流側のトランジスタＴ１をオフ駆動するための指令（Ｌレベルの駆動信号ＳＧＨ）が出力されることにより、トランジスタＴ１、Ｔ２のオンディレイ時間およびオフディレイ時間の影響を受けることなく、微小な負荷デューティを実現することが可能となる。

図６は、トランジスタＴ２の駆動周期の後半とトランジスタＴ１の駆動周期の前半とが重複する期間を示している。この場合、トランジスタＴ１、Ｔ２の関係が逆となる点を除き、図５の期間と同様の動作となる。そして、図６に示すように、上流側のトランジスタＴ１をオン駆動するための指令（Ｈレベルの駆動信号ＳＧＨ）が出力されるより前に、下流側のトランジスタＴ２をオフ駆動するための指令（Ｌレベルの駆動信号ＳＧＬ）が出力されることにより、トランジスタＴ１、Ｔ２のオンディレイ時間およびオフディレイ時間の影響を受けることなく、微小な負荷デューティを実現することが可能となる。

以上説明した本実施形態によれば、次のような効果が得られる。
電源から負荷への給電経路に直列に介在する１つのＭＯＳトランジスタの駆動をＰＷＭ制御することで負荷電流の制御を行う従来技術では、ＭＯＳトランジスタのオンディレイ時間およびオフディレイ時間の差異に起因する誤差が生じる。したがって、本実施形態の負荷駆動装置１においても、例えばトランジスタＴ１を常時オンした状態で、トランジスタＴ２の駆動をＰＷＭ制御する、といった制御方法（以下、比較例と呼ぶ）を採用すると、上記誤差が生じる。

このような比較例では、図７に示すように、負荷電流のデューティ（負荷デューティ）を１０％とするべく、駆動信号ＳＧＬのデューティを１０％に設定したとしても、実際の負荷電流のデューティは、下記（２）式に表されるように、１０％よりも高い値（１４．６５％）となってしまう。ただし、駆動信号ＳＧＬの駆動周期を１００μ秒とし、トランジスタＴ２のオンディレイ時間を０．７５μ秒とし、トランジスタＴ２のオフディレイ時間を５．４μ秒とする。
（１０＋５．４−０．７５）／１００＝１４．６５［％］ …（２）
このように、比較例の場合、負荷電流のデューティとして、４．６５％以下の微小なデューティを実現することができない。

これに対し、本実施形態の負荷駆動装置１では、上流側のトランジスタＴ１および下流側のトランジスタＴ２をＰＷＭ制御の周期の２倍の周期で駆動するとともに、トランジスタＴ１、Ｔ２の駆動位相を互いに１／２周期異ならせるようになっている。そして、各トランジスタＴ１、Ｔ２の駆動期間が重複する期間において、トランジスタＴ１、Ｔ２のうち一方がターンオンされるタイミングと他方がターンオフされるタイミングとの関係によって負荷４への通電期間、つまり負荷電流のデューティが制御される。また、この場合、トランジスタＴ１、Ｔ２のオンディレイ時間およびオフディレイ時間を考慮しつつ、負荷電流のデューティが所望する値となるように、トランジスタＴ１、Ｔ２のデューティが決定されている。

そのため、トランジスタＴ１、Ｔ２のオンディレイ時間とオフディレイ時間との差異に基づいた誤差よりも小さい微小なデューティによる負荷電流の制御が可能となる。したがって、本実施形態によれば、比較的高い周波数で負荷４を駆動する場合でも電流制御の精度低下を招くことなく、負荷に流れる電流を精度良く制御することができるという優れた効果が得られる。

（第２実施形態）
以下、第２実施形態について図８を参照して説明する。
第１実施形態では、上流側のトランジスタＴ１を駆動するための駆動信号ＳＧＨを基準として、下流側のトランジスタＴ２を駆動するための駆動信号ＳＧＬの駆動周期を１／２周期だけ遅らせる構成としていたが、駆動信号ＳＧＬを基準として駆動信号ＳＧＨの駆動周期を１／２だけ遅らせる構成としてもよい。

この場合、図８に示すように、ＣＰＵ１０の構成を変更すればよい。すなわち、図８に示す駆動信号生成部２１は、駆動信号生成部１６に対し、遅延回路１５に代えて遅延回路２２を備えている点が異なる。なお、遅延回路２２は、遅延回路１５と同様の機能を有する。

この場合、ＰＷＭ発生器１４から出力されるＰＷＭ信号は、下流側ドライバ８を介して駆動信号ＳＧＬとしてトランジスタＴ２のゲートに与えられる。そして、ＰＷＭ発生器１３から出力されるＰＷＭ信号は、遅延回路２２に与えられる。遅延回路２２を介して出力されるＰＷＭ信号は、上流側ドライバ７を介して駆動信号ＳＧＨとしてトランジスタＴ１のゲートに与えられる。

このような本実施形態の構成によっても、上流側のトランジスタＴ１および下流側のトランジスタＴ２をＰＷＭ制御の周期の２倍の周期で駆動するとともに、トランジスタＴ１、Ｔ２の駆動位相を互いに１／２周期だけずらすことが可能となるため、第１実施形態と同様の効果を得ることができる。

（その他の実施形態）
なお、本発明は上記し且つ図面に記載した各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で任意に変形、組み合わせ、あるいは拡張することができる。
ＰＷＭ発生器１３、１４の一方を省いてもよい。その場合、１つのＰＷＭ発生器により生成されたＰＷＭ信号そのものを駆動信号ＳＧＨ、ＳＧＬのうちの一方とし、遅延回路１５を介して遅延させたＰＷＭ信号を駆動信号ＳＧＨ、ＳＧＬのうち他方とすればよい。
上流側スイッチング素子および下流側スイッチング素子としては、ＭＯＳトランジスタに限らずともよく、例えばバイポーラトランジスタやＩＧＢＴなど、種々のスイッチング素子を採用することができる。

上記各実施形態において、制御部５は、負荷電流の検出値を目標値に基づいて負荷デューティを演算し、その負荷デューティに応じたデューティを持つ駆動信号ＳＧＨおよびＳＧＬを出力する構成としていたが、制御部５は、負荷電流の検出値が目標値に一致するようにトランジスタＴ１、Ｔ２の駆動を制御する構成であればよい。例えば、制御部５は、図３に示した処理、つまり負荷電流の検出値が目標値に一致するように駆動信号ＳＧＨおよびＳＧＬのデューティを増減する処理を実行可能な構成であればよい。ただし、この場合も、制御部５は、トランジスタＴ１、Ｔ２をＰＷＭ制御の周期の２倍の周期で駆動するとともに、トランジスタＴ１、Ｔ２の駆動位相を互いに１／２周期異ならせるようにする。このようにすれば、上記各実施形態と同様の効果、つまり比較的高い周波数で負荷４を駆動する場合でも微小なデューティによる負荷電流の制御が可能となるため、電流制御の精度が向上するといった効果が得られる。

本発明の負荷駆動装置は、電磁弁のソレノイドである負荷４だけでなく、例えば油圧コントロールバルブ、自動変速機などのアクチュエータとしてのリニアソレノイドなど、様々な負荷を駆動対象（制御対象）とすることができる。

１…負荷駆動装置、４…負荷、５…制御部、６…電流検出部、１１…デューティ演算部、１３、１４…ＰＷＭ発生器、１５、２２…遅延回路、１６、２１…駆動信号生成部、Ｔ１、Ｔ２…トランジスタ。

Claims (6)

1. 負荷（４）への通電をＰＷＭ制御する負荷駆動装置（１）であって、
   電源から前記負荷への給電経路のうち上流側に設けられる上流側スイッチング素子（Ｔ１）と、
   前記給電経路のうち下流側に設けられる下流側スイッチング素子（Ｔ２）と、
   前記負荷に流れる電流を検出する電流検出部（６）と、
   前記電流検出部の検出値が所望の目標値に一致するように前記上流側スイッチング素子および前記下流側スイッチング素子の駆動を制御する制御部（５）と、
   を備え、
   前記制御部は、前記上流側スイッチング素子および前記下流側スイッチング素子を前記ＰＷＭ制御の周期の２倍の周期で駆動するとともに、前記上流側スイッチング素子および前記下流側スイッチング素子の駆動位相を互いに１／２周期異ならせる負荷駆動装置。
2. 前記制御部は、
   前記検出値および前記目標値に基づいて前記負荷への通電のデューティである負荷デューティを求めるデューティ演算部（１１）と、
   前記上流側スイッチング素子を駆動する駆動信号であり且つ前記負荷デューティに応じたデューティを持つ上流側駆動指令信号を生成するとともに、前記下流側スイッチング素子を駆動する駆動信号であり且つ前記上流側指令駆動信号と同一のデューティを持つ下流側駆動指令信号を生成する駆動信号生成部（１６、２１）と、
   を備える請求項１に記載の負荷駆動装置。
3. 前記駆動信号生成部は、
   前記負荷デューティに応じたデューティを持つ駆動信号を生成する信号生成部（１３、１４）と、
   前記信号生成部により生成された駆動信号を、その周期の１／２の期間だけ遅延させる遅延回路（１５、２２）と、
   を備え、
   前記信号生成部により生成された駆動信号を、前記上流側駆動指令信号および前記下流側駆動指令信号のうちの一方とし、前記遅延回路を介して出力される駆動信号を、前記上流側駆動指令信号および前記下流側駆動指令信号のうちの他方とする請求項２に記載の負荷駆動装置。
4. 前記駆動信号生成部は、前記負荷デューティ、前記スイッチング素子のオンディレイ時間および前記スイッチング素子のオフディレイ時間に基づいて、前記上流側駆動指令信号および前記下流側駆動指令信号のデューティを決定する請求項２または３に記載の負荷駆動装置。
5. 前記上流側スイッチング素子および前記下流側スイッチング素子は、ＭＯＳトランジスタである請求項１から４のいずれか一項に記載の負荷駆動装置。
6. 前記負荷は、ソレノイドである請求項１から５のいずれか一項に記載の負荷駆動装置。

Images