JP2018019070A - 電子部品内蔵基板 - Google Patents
電子部品内蔵基板 Download PDFInfo
- Publication number
- JP2018019070A JP2018019070A JP2017119034A JP2017119034A JP2018019070A JP 2018019070 A JP2018019070 A JP 2018019070A JP 2017119034 A JP2017119034 A JP 2017119034A JP 2017119034 A JP2017119034 A JP 2017119034A JP 2018019070 A JP2018019070 A JP 2018019070A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electronic component
- stress relaxation
- substrate
- wiring layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 188
- 238000009413 insulation Methods 0.000 claims description 7
- 238000003475 lamination Methods 0.000 abstract description 5
- 239000000463 material Substances 0.000 description 36
- 238000004519 manufacturing process Methods 0.000 description 25
- 239000011347 resin Substances 0.000 description 25
- 229920005989 resin Polymers 0.000 description 25
- 238000000034 method Methods 0.000 description 19
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- 238000005530 etching Methods 0.000 description 13
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical group [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 10
- 239000010409 thin film Substances 0.000 description 9
- 239000010949 copper Substances 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 238000007747 plating Methods 0.000 description 8
- 229920001187 thermosetting polymer Polymers 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 239000010408 film Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 230000001678 irradiating effect Effects 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000011810 insulating material Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000002040 relaxant effect Effects 0.000 description 2
- 239000010948 rhodium Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052454 barium strontium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 229910000765 intermetallic Inorganic materials 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910052762 osmium Inorganic materials 0.000 description 1
- SYQBFIAQOQZEGI-UHFFFAOYSA-N osmium atom Chemical compound [Os] SYQBFIAQOQZEGI-UHFFFAOYSA-N 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- MHOVAHRLVXNVSD-UHFFFAOYSA-N rhodium atom Chemical compound [Rh] MHOVAHRLVXNVSD-UHFFFAOYSA-N 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】電子部品が外力の影響を受けることを抑制可能な電子部品内蔵基板を提供する。【解決手段】電子部品内蔵基板１は、配線層１１及び配線層１１に対して積層された絶縁層１２を有する基板１０と、基板１０に内蔵され、一対の電極層（第１電極層２１Ａ及び第２電極層２１Ｂ）及び一対の電極層の間に設けられた誘電体層２２を有する電子部品２０と、積層方向において、絶縁層１２に対して配線層１１側に設けられた応力緩和層３０と、を備え、積層方向において、電子部品２０の配線層１１側の端部の少なくとも一部は応力緩和層３０に接しており、積層方向において、電子部品２０の絶縁層１２側の端部の少なくとも一部は絶縁層１２に接しており、応力緩和層３０のヤング率は、配線層１１側に位置する電極層（第２電極層２１Ｂ）のヤング率よりも低い。【選択図】図１
Description
本発明は、電子部品内蔵基板に関する。
電子部品の小型化に伴い、電子部品内蔵基板に用いられる電子部品についても、低背化を含む小型化が求められている。例えば、特許文献１及び特許文献２には、全厚が薄く、電子部品内蔵基板への埋め込みに適した薄膜キャパシタが記載されている。
しかしながら、上記のような低背化されたキャパシタでは、電子部品内蔵基板をハンドリングした際などに生じる外力がキャパシタに加わった場合、キャパシタの誘電体層等が変形するおそれがある。
本発明は上記に鑑みてなされたものであり、電子部品が外力の影響を受けることを抑制可能な電子部品内蔵基板を提供することを目的とする。
上記の目的を達成するために、本発明の一形態に係る電子部品内蔵基板は、配線層及び配線層に対して積層された絶縁層を有する基板と、基板に内蔵され、基板の積層方向に交差する方向に延在する一対の電極層及び一対の電極層の間に設けられた誘電体層を有する電子部品と、積層方向において、絶縁層に対して配線層側に設けられた応力緩和層と、を備え、積層方向において、電子部品の配線層側の端部の少なくとも一部は応力緩和層に接しており、積層方向において、電子部品の絶縁層側の端部の少なくとも一部は絶縁層に接しており、応力緩和層のヤング率は、配線層側に位置する電極層のヤング率よりも低い。
上記の電子部品内蔵基板では、電子部品の配線層側の端部の少なくとも一部は、応力緩和層に接している。この応力緩和層のヤング率は、配線層側に位置する電極層のヤング率よりも低いので、電子部品に加わる外力は応力緩和層によって緩和される。したがって、電子部品が外力の影響を受けることを抑制することができる。
一形態では、応力緩和層は、絶縁性を有する第１応力緩和層と、導電性を有する第２応力緩和層と、を含み、第２応力緩和層は、配線層側に位置する電極層に対して配線層側に設けられていてもよい。この場合、配線層側に位置する電極層と配線層との間等といった絶縁性が必要となる箇所に第１応力緩和層を配置し、配線層側に位置する電極層に対して配線層側等といった導電性が必要となる箇所に第２応力緩和層を配置することができる。これにより、応力緩和層と電子部品との接触面積を大きくすることができるので、電子部品加わる外力が更に緩和される。したがって、電子部品が外力の影響を受けることを更に抑制することができる。
本発明の一形態に係る電子部品内蔵基板は、配線層及び配線層に対して積層された絶縁層を有する基板と、基板に内蔵され、基板の積層方向に交差する方向に延在する一対の電極層及び一対の電極層の間に設けられた誘電体層を有する電子部品と、積層方向において、絶縁層に対して配線層側に設けられ、絶縁性を有する応力緩和層と、を備え、積層方向において、電子部品の配線層側の端部の少なくとも一部は応力緩和層に接しており、積層方向において、電子部品の絶縁層側の端部の少なくとも一部は絶縁層に接しており、応力緩和層のヤング率は、配線層側に位置する電極層のヤング率よりも低い。
上記の電子部品内蔵基板では、配線層側に位置する電子部品の積層方向における一端部の少なくとも一部は、応力緩和層に接している。この応力緩和層のヤング率は、配線層側に位置する電極層のヤング率よりも低いので、電子部品に加わる外力は応力緩和層によって緩和される。したがって、電子部品が外力の影響を受けることを抑制することができる。また、応力緩和層は絶縁性を有しているので、外力によって電子部品に変形が生じた場合であっても、応力緩和層によって配線層側に位置する電極層と他の部品との絶縁を保つことができる。
本発明の一形態に係る電子部品内蔵基板は、配線層及び配線層に対して積層された絶縁層を有する基板と、基板に内蔵され、基板の積層方向に交差する方向に延在する一対の電極層及び一対の電極層の間に設けられた誘電体層を有する電子部品と、配線層側に位置する電極層に対して配線層側に設けられ、導電性を有する応力緩和層と、を備え、応力緩和層のヤング率は、配線層側に位置する電極層のヤング率よりも低い。
上記の電子部品内蔵基板では、配線層側に位置する電極層の配線層側に応力ギャップ層が設けられている。この応力ギャップ層のヤング率は、電極層のヤング率よりも低いので、電子部品に加わる外力は応力ギャップ層によって緩和される。したがって、外力による電子部品の誘電体層の変形を抑制することができる。また、応力ギャップ層は導電性を有しているので、電極層との電気的な接続を保ちつつ、電子部品が外力の影響を受けることを抑制することができる。
一形態では、電子部品の少なくとも一部は配線層に埋め込まれ、応力緩和層は、電子部品内蔵基板の配線層側から露出していてもよい。この構成によれば、電子部品の少なくとも一部が配線層に埋め込まれているので、電子部品内蔵基板の積層方向における寸法を小さくすることができる。
一形態では、応力緩和層及び電子部品は配線層に対して順に積層され、応力緩和層は配線層に接していてもよい。この構成によれば、電子部品と配線層との間に応力緩和層が形成されることにより、特に電子部品及び応力緩和層の積層方向からの外力の影響を電子部品が受けることを抑制することができる。また、応力緩和層が導電性を有する場合、応力緩和層を介して電極層と配線層とを電気的に接続することができる。
一形態では、応力緩和層のヤング率は、配線層のヤング率よりも低くてもよい。この構成によれば、応力緩和層のヤング率は、配線層のヤング率よりも低いので、電子部品が配線層に対して積層されている場合に、電子部品に加わる外力をより緩和することができる。したがって、電子部品が外力の影響を受けることを効果的に抑制することができる。特に、外力による電子部品の誘電体層の変形を効果的に抑制することができる。
一形態では、応力緩和層のヤング率は、絶縁層のヤング率よりも低くてもよい。この構成によれば、応力緩和層のヤング率は絶縁層のヤング率よりも低いので、電子部品に加わる外力を更に緩和することができる。したがって、電子部品が外力の影響を受けることを効果的に抑制することができる。
本発明によれば、電子部品が外力の影響を受けることを抑制可能な電子部品内蔵基板が提供される。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を付し、重複する説明を省略する。
（第１実施形態）
図１は、本発明の第１実施形態に係る電子部品内蔵基板を概略的に示す断面図である。図１に示す電子部品内蔵基板１は、例えば、通信端末などに使用される基板である。図１に示すように、電子部品内蔵基板１は、基板１０と、基板１０に内蔵された電子部品２０と、応力緩和層３０と、を備えている。基板１０は、配線層１１及び配線層１１に対して積層された絶縁層１２を有している。電子部品２０は基板１０に内蔵されており、配線層１１及び絶縁層１２が積層された積層方向に交差する方向に延在する第１電極層２１Ａ及び第２電極層２１Ｂより構成される一対の電極層と、一対の電極層の間に設けられた誘電体層２２を有している。ここで、電子部品２０が基板１０に「内蔵されている」とは、電子部品２０が基板１０の主面（主面１０ａ又は主面１０ｂ）から露出していない状態をいう。
図１は、本発明の第１実施形態に係る電子部品内蔵基板を概略的に示す断面図である。図１に示す電子部品内蔵基板１は、例えば、通信端末などに使用される基板である。図１に示すように、電子部品内蔵基板１は、基板１０と、基板１０に内蔵された電子部品２０と、応力緩和層３０と、を備えている。基板１０は、配線層１１及び配線層１１に対して積層された絶縁層１２を有している。電子部品２０は基板１０に内蔵されており、配線層１１及び絶縁層１２が積層された積層方向に交差する方向に延在する第１電極層２１Ａ及び第２電極層２１Ｂより構成される一対の電極層と、一対の電極層の間に設けられた誘電体層２２を有している。ここで、電子部品２０が基板１０に「内蔵されている」とは、電子部品２０が基板１０の主面（主面１０ａ又は主面１０ｂ）から露出していない状態をいう。
また、電子部品内蔵基板１の応力緩和層３０は、積層方向に沿って絶縁層１２に対して配線層１１側に設けられている。積層方向において、配線層１１側に位置する電子部品２０の一端部（第２電極層２１Ｂ）の少なくとも一部は応力緩和層３０に接しており、絶縁層１２側に位置する電子部品２０の他端部（第１電極層２１Ａ）の少なくとも一部は、絶縁層１２に接している。ここで、「端部」とは、積層方向における第１電極層２１Ａ又は第２電極層２１Ｂの端面近傍の部分であり、第１電極層２１Ａ又は第２電極層２１Ｂの端面に交差する方向（積層方向）に延びる側面なども含むものとする。
また、電子部品内蔵基板１は、電子部品２０の第１電極層２１Ａと電気的に接続される接続端子４０を有している。本実施形態においては、配線層１１に開口１３が設けられており、電子部品２０は開口１３内に配置されている。これにより、電子部品２０の少なくとも一部が配線層１１に埋め込まれた状態となっている。なお、ここで、電子部品２０の「少なくとも一部が配線層１１に埋め込まれた状態」とは、積層方向において電子部品２０と配線層１１とが重なる部分を有している状態をいう。
基板１０は、いわゆる多層回路基板であり、一対の主面１０ａ，１０ｂは、それぞれ配線層１１及び絶縁層１２の積層方向の両端側となる。主面１０ａは、基板１０の絶縁層１２側の端面であり、主面１０ｂは、基板１０の配線層１１側の端面である。配線層１１は、例えば銅（Ｃｕ）などの導電性材料により構成されている。また、配線層１１には、電子部品２０を配置するための開口１３が設けられている。絶縁層１２は、例えばエポキシ樹脂、ポリイミド樹脂、アクリル樹脂、またはフェノール樹脂などの絶縁性材料によって構成さる。なお、絶縁層１２を構成する絶縁性材料は、例えば、熱硬化性樹脂又は光硬化性樹脂などといった、特定の処理によって硬度が変化する材料であることが好ましい。また、絶縁層１２は、配線層１１の開口１３においても、電子部品２０と開口１３との隙間を埋めるように設けられている。基板１０の全体の厚みは、例えば４０μｍ〜１０００μｍ程度とすることができる。また、配線層１１の厚みを２μｍ〜４０μｍ程度とし、絶縁層１２の厚みを１μｍ〜２００μｍ程度とすることができる。なお、基板１０の全体の厚み、配線層１１の厚み、及び絶縁層１２の厚みは特に限定されない。
電子部品２０は、第１電極層２１Ａ、第２電極層２１Ｂ、及び第１電極層２１Ａと第２電極層２１Ｂとの間に設けられた誘電体層２２を有する低背化されたコンデンサである。第１電極層２１Ａ及び第２電極層２１Ｂは、それぞれ複数に分割されている。本実施形態においては、第１電極層２１Ａは５つに分割されている。また、第２電極層２１Ｂは３つに分割されている。本実施形態では、電子部品２０が、第１電極層が金属薄膜により構成され、誘電体層２２が誘電体膜により構成されたいわゆるＴＦＣＰ（Thin Film Capacitor：薄膜コンデンサ）である場合について説明する。電子部品２０は、３層の厚みの合計が５μｍ〜６５０μｍ程度であり、第１電極層２１Ａの厚みを０．１μｍ〜５０μｍ程度とし、誘電体層２２の厚みを０．０５μｍ〜１００μｍ程度とし、第２電極層２１Ｂの厚みを５μｍ〜５００μｍ程度とすることができる。
第１電極層２１Ａ及び第２電極層２１Ｂの材料としては、主成分がニッケル（Ｎｉ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、白金（Ｐｔ）、これらの金属を含有する合金、又は金属間化合物である材料が好適に用いられる。ただし、第１電極層２１Ａ及び第２電極層２１Ｂの材料は、導電性材料であれば特に限定されない。本実施形態では、第１電極層２１Ａが銅を主成分とすると共に、第２電極層２１Ｂがニッケルを主成分とする場合について説明する。なお、「主成分」であるとは、当該成分の占める割合が５０質量％以上であることをいう。また、第１電極層２１Ａ及び第２電極層２１Ｂの態様としては、合金や金属間化合物を形成する場合のほか、二種類以上からなる積層体構造体である場合も含む。例えば、Ｎｉ薄膜上にＣｕ薄膜を設けた二層構造として電極層を形成してもよい。また、第１電極層２１Ａ及び／又は第２電極層２１Ｂとして純Ｎｉを使用する場合、そのＮｉの純度は９９．９９％以上が好ましい。更に、Ｎｉを含有する合金の場合、Ｎｉ以外の金属として含まれる金属は、白金（Ｐｔ）、パラジウム（Ｐｄ）、イリジウム（Ｉｒ）、ロジウム（Ｒｈ）、ルテニウム（Ｒｕ）、オスミウム（Ｏｓ）、レニウム（Ｒｅ）、タングステン（Ｗ）、クロム（Ｃｒ）、タンタル（Ｔａ）、銀（Ａｇ）、銅（Ｃｕ）からなる群より選ばれる少なくとも一種とすれば好適である。なお、第２電極層２１Ｂに用いられる材料のヤング率は、例えば１０ＧＰａ〜２５０ＧＰａ程度である。
また、誘電体層２２は、ペロブスカイト系の誘電体材料から構成される。ここで、本実施形態におけるペロブスカイト系の誘電体材料としては、ＢａＴｉＯ３（チタン酸バリウム）、（Ｂａ１−ｘＳｒｘ）ＴｉＯ３（チタン酸バリウムストロンチウム）、（Ｂａ１−ｘＣａｘ）ＴｉＯ３、ＰｂＴｉＯ３、Ｐｂ（ＺｒｘＴｉ１−ｘ）Ｏ３、などのペロブスカイト構造を持った（強）誘電体材料や、Ｐｂ（Ｍｇ１／３Ｎｂ２／３）Ｏ３などに代表される複合ペロブスカイトリラクサー型強誘電体材などが含まれる。ここで、上記のペロブスカイト構造、ペロブスカイトリラクサー型誘電体材料において、ＡサイトとＢサイトとの比は、通常整数比であるが、特性向上のために意図的に整数比からずらしてもよい。なお、誘電体層２２の特性制御のため、誘電体層２２に適宜、副成分として添加物質が含有されていてもよい。
応力緩和層３０は、積層方向に沿って絶縁層１２に対して配線層１１側に設けられており、電子部品２０の第２電極層２１Ｂのうち、配線層１１側（図示下側）の端面の一部及び配線層１１側の側面の配線層１１側の一部と接している。また、応力緩和層３０は、配線層１１の開口１３内に設けられており、基板１０の配線層１１側の主面１０ｂから露出している。また、応力緩和層３０は、基板１０の積層方向において電子部品２０の第２電極層２１Ｂと重なる高さ位置まで設けられている。本実施形態においては、応力緩和層３０には、分割された第２電極層２１Ｂのそれぞれに対応した複数（例えば３つ）の開口３１が設けられており、第２電極層２１Ｂの端面は開口３１から露出している。電子部品２０は、開口３１から露出した第２電極層２１Ｂを介して外部の電子部品又は配線などと電気的に接続されている。このような構造を有することにより、応力緩和層３０は第２電極層２１Ｂよりも配線層１１側にも設けられている。
応力緩和層３０は、基板１０の積層方向における第２電極層２１Ｂの端部の少なくとも一部と接していればよいが、電子部品内蔵基板１のように、積層方向における第２電極層２１Ｂの端面、及びこの端面に交差すると共に端面に連続する側面の両方に接していることが好ましい。本実施形態においては、応力緩和層３０は、分割された第２電極層２１Ｂ同士の間、及び、第２電極層２１Ｂと配線層１１との間にも設けられている。このような構造であることにより、基板１０の積層方向における外力だけでなく、積層方向と異なる方向からの外力も緩和することが可能である。また、応力緩和層３０は絶縁性を有しているので、分割された第２電極層２１Ｂ同士、又は、第２電極層２１Ｂと配線層１１との短絡を確実に抑制することが可能である。
応力緩和層３０の材料は、絶縁性の材料であれば特に限定されないが、例えば、非導電性樹脂（Non Conductive Paste：ＮＣＰ）などが好適に用いられる。また、応力緩和層３０のヤング率は、例えば、０．１ＧＰａ〜５０ＧＰａとすることができるが、電子部品２０の第２電極層２１Ｂのヤング率よりも低いヤング率を有する材料により構成されている。また、応力緩和層３０を構成する材料のヤング率は、電子部品２０の他の部材（第１電極層２１Ａ及び誘電体層２２）、配線層１１、及び絶縁層１２のいずれよりも低いことが好ましい。なお、電子部品内蔵基板１としての耐久性向上の観点から、応力緩和層３０は、電子部品２０と接触しているだけでなく、物理的に接合されていることが好ましい。したがって、応力緩和層３０には、例えば熱硬化性樹脂又は光硬化性樹脂などといった硬度が変化する材料が用いられることがより好ましい。
接続端子４０は、分割された第１電極層２１Ａのそれぞれに対応して設けられており、第１電極層２１Ａと電気的に接続されている。本実施形態においては、５つの接続端子４０が設けられている例を示している。接続端子４０のそれぞれは、基板１０の主面１０ａから第１電極層２１Ａまでの間において絶縁層１２を貫通するビア４１と、ビア４１に連続して主面１０ａから露出する端子部４２と、を有している。第１電極層２１Ａは、接続端子４０を介して外部の電子部品又は配線などと電気的に接続される。
次に、図２〜図４を参照して、電子部品内蔵基板１の製造方法について説明する。図２〜図４は、図１に示された電子部品内蔵基板の製造方法を説明するための図である。なお、図２〜図４では、一つの電子部品内蔵基板１の製造方法を示しているが、実際には複数の電子部品内蔵基板１を一枚のウェハ上で形成した後に、それぞれの電子部品内蔵基板１に個片化する。したがって、図２〜図４は、一枚のウェハ上の一部を拡大して示しているものである。
まず、図２（ａ）に示すように、基材となるウェハＷを準備し、ウェハＷ上に配線層１１を形成する。ウェハＷの材料は特に限定されず、例えば、Ｓｉウェハなどを用いることができる。配線層１１は、例えばメッキによって形成される。なお、予め配線層１１が形成されたウェハＷを準備してもよい。
次に、図２（ｂ）に示すように、電子部品２０を埋め込むための開口１３を配線層１１に形成する。開口１３の形成には、一般的なフォトリソグラフィ技術を用いることができる。具体的には、配線層１１上にフォトレジストを塗布した後、フォトマスクを通してＵＶ光などの活性光線を照射する。次に、現像を行うことにより開口１３を形成する部分のフォトレジストを除去する。その後、フォトレジストをマスクとして配線層１１をエッチングする。配線層１１のエッチングが完了した後、フォトレジストを除去する。なお、マスクの材料は特に限定されず、フォトレジストではなく、クロム（Ｃｒ）又はタングステン（Ｗ）などの金属薄膜を用いてもよい。また、配線層１１のエッチング方法も特に限定されず、公知のウェットエッチングプロセス又はドライエッチングプロセスを用いることができる。
次に、図２（ｃ）に示すように、開口１３の中に応力緩和層３０を形成する。応力緩和層３０が熱硬化性樹脂又は光硬化性樹脂などの硬度が変化する材料によって形成される場合には、未硬化の状態の樹脂材料を開口１３内に配置する。樹脂材料は、後の工程で電子部品２０を埋め込むために未硬化のままの状態にしておく。
次に、図３（ａ）に示すように、電子部品２０を開口１３内に配置する。第１電極層２１Ａ、誘電体層２２及び第２電極層２１Ｂを含む電子部品２０は、公知の方法によって製造することができる。電子部品２０は、少なくともその一部が未硬化の応力緩和層３０内に埋め込まれた状態で配置される。その後、未硬化の応力緩和層３０を硬化させる。これにより、電子部品２０が開口１３及び応力緩和層３０に埋め込まれた状態となり、電子部品２０と応力緩和層３０とが物理的に接合された状態となる。
次に、図３（ｂ）に示すように、配線層１１上に絶縁層１２を形成する。絶縁層１２は、例えば、未硬化の状態の熱硬化性樹脂を塗布した後、加熱して硬化させることによって形成される。また、絶縁層１２は、未硬化の状態の光硬化性樹脂を塗布した後、特定の波長の光を照射して硬化させることによって形成されてもよい。この工程により、配線層１１上に絶縁層１２が積層されると共に、開口１３及び電極同士の間に絶縁層１２を構成する樹脂が充填され、電子部品２０及び応力緩和層３０が絶縁層１２によって封止された状態となる。
次に、図４（ａ）に示すように、電子部品２０の第１電極層２１Ａのそれぞれに対応した複数の開口１４を絶縁層１２に形成する。開口１４の形成には、例えば、パターニングされたフォトレジストをマスクとしたドライエッチングなどを用いることができる。この工程により、電子部品２０の第１電極層２１Ａのそれぞれは、開口１４から露出した状態となる。
次に、図４（ｂ）に示すように、接続端子４０を形成するための導電層１５を形成する。導電層１５は、例えばメッキなどによって形成される。この工程により、絶縁層１２上に導電層１５が形成され、複数の開口１４は導電層１５によって埋められた状態となり、複数の接続端子４０のビア４１が形成される。
次に、図４（ｃ）に示すように、エッチングなどによって導電層１５をパターニングすることにより、導電層１５から複数の接続端子４０の端子部４２を形成する。この工程により、複数の接続端子４０が形成される。
最後に、ウェハＷを取り除き、エッチングなどによって応力緩和層３０に開口３１を形成する。この工程により、開口３１から電子部品２０の第２電極層２１Ｂが露出した状態となる。その後、ダイシングなどによって個片化を行うことにより、図１に示すような電子部品内蔵基板１が得られる。
以上説明したように、電子部品内蔵基板１では、電子部品２０のうち配線層１１側に位置する第２電極層２１Ｂの少なくとも一部は、応力緩和層３０に接している。この応力緩和層３０のヤング率は、配線層１１側に位置する第２電極層２１Ｂのヤング率よりも低いので、電子部品２０に加わる外力は応力緩和層３０によって緩和される。したがって、電子部品２０が外力の影響を受けることによる誘電体層２２の変形等を抑制することができる。
また、応力緩和層３０は絶縁性を有している。これにより、外力によって電子部品２０に変形が生じた場合であっても、応力緩和層３０によって配線層１１側に位置する第２電極層２１Ｂ層と他の部品との絶縁を保つことができる。
電子部品内蔵基板１においては、上述したように低背化された電子部品２０が用いられている。このように電子部品２０が低背化されている場合、誘電体層２２は外力の影響を大きく受けやすい。特に、配線層１１は絶縁層１２よりもヤング率が高く、配線層１１側からの外力は誘電体層２２に直接影響を与える可能性が高いと考えられる。そこで、誘電体層２２を挟み込む一対の電極層のうち、配線層１１側に設けられる第２電極層２１Ｂの積層方向における端面に接するように、すなわち、第２電極層２１Ｂよりも配線層１１側に応力緩和層３０を設けることで、特に、基板１０及び電子部品２０の積層方向に沿って外力を受けた場合に、応力緩和層３０が外力を好適に緩和することができる。このように、電子部品２０の端面（第２電極層２１Ｂの端面）よりも配線層１１側に応力緩和層３０が設けられていると、電子部品内蔵基板１の製造時及び取り扱い時に、電子部品２０が外力の影響を受けることによる誘電体層２２の変形等を抑制することができる。
また、応力緩和層３０のヤング率は、絶縁層１２のヤング率よりも低くすることができる。このように、応力緩和層３０のヤング率は絶縁層１２のヤング率よりも低い場合には、電子部品２０に加わる外力を更に緩和することができる。したがって、電子部品２０が外力の影響を受けることによる誘電体層２２の変形等を効果的に抑制することができる。
なお、応力緩和層３０のヤング率が第２電極層２１Ｂのヤング率よりも低ければ、電子部品２０が外力の影響を受けることを抑制することができるが、応力緩和層３０のヤング率と第２電極層２１Ｂのヤング率との差は５０ＧＰａ以上であることが好ましい。また、応力緩和層３０のヤング率と絶縁層１２のヤング率との差は１ＧＰａ以上であることが好ましい。このようなヤング率の差があることにより、応力緩和層３０による外力の緩和をより好適に行うことができる。
また、電子部品２０の少なくとも一部は配線層１１の開口１３に埋め込まれ、応力緩和層３０は、基板１０の配線層１１側（基板１０の主面１０ｂ）から露出している。このように、電子部品２０の少なくとも一部が配線層１１に埋め込まれているので、電子部品内蔵基板１の積層方向における寸法を小さくすることができる。
（第２実施形態）
次に、図５を参照して本発明の第２実施形態に係る電子部品内蔵基板２について説明する。図５は、本発明の第２実施形態に係る電子部品内蔵基板を概略的に示す断面図である。電子部品内蔵基板２は、電子部品内蔵基板１と同様に、基板１０と、電子部品２０と、応力緩和層３０と、を備えている。電子部品内蔵基板２が電子部品内蔵基板１と相違している点は、応力緩和層３０及び電子部品２０が配線層１１に対して順に積層されている点である。また、電子部品２０が配線層１１上に積層されているため、電子部品２０の分割された第２電極層２１Ｂに対応して、配線層１１が複数に分割されている。電子部品内蔵基板２では、応力緩和層３０は、第２電極層２１Ｂと配線層１１との間を埋めるように設けられていると共に、分割された配線層１１の隙間を埋めるように設けられている。本実施形態においては、第２電極層２１Ｂは３つに分割されており、配線層１１も、それぞれの第２電極層２１Ｂに対応して少なくとも３つに分割されている。
次に、図５を参照して本発明の第２実施形態に係る電子部品内蔵基板２について説明する。図５は、本発明の第２実施形態に係る電子部品内蔵基板を概略的に示す断面図である。電子部品内蔵基板２は、電子部品内蔵基板１と同様に、基板１０と、電子部品２０と、応力緩和層３０と、を備えている。電子部品内蔵基板２が電子部品内蔵基板１と相違している点は、応力緩和層３０及び電子部品２０が配線層１１に対して順に積層されている点である。また、電子部品２０が配線層１１上に積層されているため、電子部品２０の分割された第２電極層２１Ｂに対応して、配線層１１が複数に分割されている。電子部品内蔵基板２では、応力緩和層３０は、第２電極層２１Ｂと配線層１１との間を埋めるように設けられていると共に、分割された配線層１１の隙間を埋めるように設けられている。本実施形態においては、第２電極層２１Ｂは３つに分割されており、配線層１１も、それぞれの第２電極層２１Ｂに対応して少なくとも３つに分割されている。
また、第２電極層２１Ｂと配線層１１との間には、例えば導電性を有する接続部材５０がそれぞれ設けられ、第２電極層２１Ｂと配線層１１とを電気的に接続している。これにより、電子部品２０の第２電極層２１Ｂは、接続部材５０及び配線層１１を介して外部の電子部品又は配線などと電気的に接続される。図５に示すように、積層方向で見たときに第２電極層２１Ｂよりも接続部材５０が小さいことで、第２電極層２１Ｂの端面側に応力緩和層３０が配置されることになる。すなわち、応力緩和層３０は、第２電極層２１Ｂと配線層１１との間を埋めるように設けられている状態となる。なお、第２電極層２１Ｂと配線層１１とは、接続部材５０を介さず、直接電気的に接続されていてもよい。第２電極層２１Ｂと配線層１１とを直接電気的に接続する場合、第２電極層２１Ｂと配線層１１との間に応力緩和層３０が設けられるように、第２電極層２１Ｂ又は配線層１１の形状が図５に示す形状から変更される。
続いて、図６〜図８を参照して、電子部品内蔵基板２の製造方法について説明する。図６〜図８は、図５に示された電子部品内蔵基板の製造方法を説明するための図である。なお、図６〜図８では、一つの電子部品内蔵基板２の製造方法を示しているが、実際には複数の電子部品内蔵基板２を一枚のウェハ上で形成した後に、それぞれの電子部品内蔵基板２に個片化する。したがって、図６〜図８は、一枚のウェハ上の一部を拡大して示しているものである。
図６（ａ）に示すように、基材となるウェハＷを準備し、ウェハＷ上に配線層１１を形成する。ウェハＷの材料は特に限定されず、例えば、Ｓｉウェハなどを用いることができる。配線層１１は、例えばメッキによって形成される。なお、予め配線層１１が形成されたウェハＷを準備してもよい。
次に、図６（ｂ）に示すように、エッチングなどにより配線層１１を複数に分割する。配線層１１のエッチングには、例えばパターニングされたフォトレジストまたは金属薄膜をマスクとして用いることができる。この工程により、配線層１１は、後に配置される電子部品２０の第２電極層２１Ｂに対応して分割された状態となる。
次に、図６（ｃ）に示すように、分割された配線層１１上に接続部材５０を形成する。この工程により、分割された配線層１１のそれぞれに対して、接続部材５０が積層された状態となる。接続部材５０を構成する材料は導電性を有していればよく、任意の材料を用いることができる。
次に、図７（ａ）に示すように、接続部材５０上に電子部品２０を積層する。電子部品２０は、分割された第２電極層２１Ｂの位置が、それぞれの接続部材５０の位置と対応するようにアライメントされた状態で配置される。これにより、第２電極層２１Ｂは接続部材５０及び配線層１１と電気的に接続される。
次に、図７（ｂ）に示すように、応力緩和層３０を形成する。応力緩和層３０は、例えば、未硬化の状態の熱硬化性樹脂又は光硬化性樹脂を塗布した後、硬化させることによって形成される。この工程により、第２電極層２１Ｂ同士の間、及び、第２電極層２１Ｂと配線層１１との間などの隙間に応力緩和層３０を構成する樹脂が充填される。これにより、配線層１１に対して応力緩和層３０及び電子部品２０が順に積層された状態となる。
次に、図８（ａ）に示すように、絶縁層１２を形成する。絶縁層１２は、例えば、未硬化の状態の熱硬化性樹脂を塗布した後、加熱して硬化させることによって形成される。また、絶縁層１２は、未硬化の状態の光硬化性樹脂を塗布した後、特定の波長の光を照射して硬化させることによって形成されてもよい。この工程により、絶縁層１２が形成されると共に、電子部品２０の電極同士の間などの隙間に絶縁層１２を構成する樹脂が充填される。これにより、電子部品２０及び応力緩和層３０が絶縁層１２によって封止された状態となる。
次に、図８（ｂ）に示すように、電子部品２０の分割された第１電極層２１Ａのそれぞれに対応した複数の開口１４を絶縁層１２に形成する。開口１４の形成には、例えば、パターニングされたフォトレジストをマスクとしたドライエッチングなどを用いることができる。この工程により、電子部品２０の分割された第１電極層２１Ａのそれぞれは、開口１４から露出した状態となる。
次に、図８（ｃ）に示すように、接続端子４０を形成するための導電層１５を形成する。導電層１５は、例えばメッキなどによって形成される。この工程により、絶縁層１２上に導電層１５が形成され、複数の開口１４は導電層１５によって埋められた状態となり、接続端子４０のビア４１が形成される。
最後に、エッチングなどによって導電層１５をパターニングすることにより、導電層１５から複数の接続端子４０の端子部４２を形成する。この工程により、複数の接続端子４０が形成される。その後、ダイシングなどによって個片化を行い、ウェハＷを取り除くことで、図５に示すような電子部品内蔵基板２が得られる。
以上説明したように、電子部品内蔵基板２においても、配線層１１側に位置する電子部品２０の積層方向における一端部（第２電極層２１Ｂ）の少なくとも一部は、応力緩和層３０に接している。この応力緩和層３０のヤング率は、配線層１１側に位置する第２電極層２１Ｂのヤング率よりも低いので、電子部品２０に加わる外力は応力緩和層３０によって緩和される。したがって、応力緩和層３０及び電子部品２０が配線層１１に対して順に積層された構造を有する場合であっても、電子部品２０が外力の影響を受けることによる誘電体層２２の変形等を抑制することができる。
また、電子部品内蔵基板２では、応力緩和層３０のヤング率が、配線層１１のヤング率よりも低いことが好ましい。このように、応力緩和層３０のヤング率が配線層１１のヤング率よりも低い場合には、電子部品２０に加わる外力をより緩和することができる。したがって、電子部品２０が外力の影響を受けることによる誘電体層２２の変形等を効果的に抑制することができる。
（第３実施形態）
次に、図９を参照して本発明の第２実施形態に係る電子部品内蔵基板３について説明する。図９は、本発明の第３実施形態に係る電子部品内蔵基板を概略的に示す断面図である。図９に示すように、電子部品内蔵基板３は、基板１０と、基板１０に内蔵された電子部品２０と、応力緩和層３０（応力ギャップ層）と、を備えている。電子部品内蔵基板３が電子部品内蔵基板１と相違している点は、応力緩和層３０が導電性を有する点である。応力緩和層３０が電子部品２０の第２電極層２１Ｂに対して配線層１１側に設けられており、第２電極層２１Ｂと接触している。また、応力緩和層３０は、配線層１１の開口１３の中に配置されており、基板１０の配線層１１側の主面１０ｂから露出している。
次に、図９を参照して本発明の第２実施形態に係る電子部品内蔵基板３について説明する。図９は、本発明の第３実施形態に係る電子部品内蔵基板を概略的に示す断面図である。図９に示すように、電子部品内蔵基板３は、基板１０と、基板１０に内蔵された電子部品２０と、応力緩和層３０（応力ギャップ層）と、を備えている。電子部品内蔵基板３が電子部品内蔵基板１と相違している点は、応力緩和層３０が導電性を有する点である。応力緩和層３０が電子部品２０の第２電極層２１Ｂに対して配線層１１側に設けられており、第２電極層２１Ｂと接触している。また、応力緩和層３０は、配線層１１の開口１３の中に配置されており、基板１０の配線層１１側の主面１０ｂから露出している。
応力緩和層３０は、例えば、はんだ合金又は銀（Ａｇ）などといった導電性を有する材料によって構成される。これにより、第２電極層２１Ｂは、応力緩和層３０を介して外部の電子部品又は配線などと電気的に接続されている。なお、電子部品内蔵基板３においても、耐久性向上の観点から、応力緩和層３０は、電子部品２０に対して電気的に接続されているだけでなく、物理的に接続されていることが好ましい。したがって、応力緩和層３０は硬度が変化する材料であることが好ましい。上記の観点からも、はんだ合金は応力緩和層３０として好適に用いられる。
本実施形態においては、第２電極層２１Ｂに対応して、応力緩和層３０も３つに分割されている。このように、応力緩和層３０は、第２電極層に対応した形状とされている。なお、図９では、積層方向で見た際に、応力緩和層３０の面積は第２電極層２１Ｂの面積よりもわずかに小さくなっている場合について示している。このような構造により、電子部品内蔵基板３の応力緩和層３０から誘電体層２２の方向へ加わる縦方向（積層方向）の圧力に対する耐久性を高めることができるという効果が得られる。応力緩和層３０は第２電極層２１Ｂと面で固定されている。応力緩和層３０は、第２電極層２１Ｂよりも小さいため、第２電極層２１Ｂの面内に延び代を有する。縦方向の圧力がかかった際、応力緩和層３０は第２電極層２１Ｂの外縁方向へ変形して、縦方向の圧力を横方向（面方向）に逃がす。このとき、第２電極層２１Ｂの面内に延び代を有していれば、変形後の応力緩和層３０同士の接触により電気特性を損なう可能性は低下する。ただし、変形後の応力緩和層３０同士の接触により起こり得る問題は、後述する応力緩和層３０のヤング率を適切な値に設定すること、あるいは、絶縁層１２により電子部品２０と開口１３との隙間を埋めること、これら二つの手段によっても防止することができる。そのため、必ずしも図９に示すように、積層方向で見た際に、応力緩和層３０の面積が第２電極層２１Ｂの面積よりも小さくなっている必要はなく、同一の面積であってもよいし、応力緩和層３０の面積が第２電極層２１Ｂの面積よりも大きくなっていてもよい。
応力緩和層３０のヤング率は、例えば、５ＧＰａ〜１２０ＧＰａ程度とすることができるが、第２電極層２１Ｂのヤング率よりも低いヤング率を有する材料により構成されている。また、基板１０の積層方向における応力緩和層３０の寸法は、２μｍ〜５０μｍとすることができる。
次に、図１０〜図１２を参照して、電子部品内蔵基板３の製造方法について説明する。図１０〜図１２は、図９に示された電子部品内蔵基板の製造方法を説明するための図である。なお、図１０〜図１２では、一つの電子部品内蔵基板３の製造方法を示しているが、実際には複数の電子部品内蔵基板３を一枚のウェハ上で形成した後に、それぞれの電子部品内蔵基板３に個片化する。したがって、図１０〜図１２は、一枚のウェハ上の一部を拡大して示しているものである。
まず、図１０（ａ）に示すように、基材となるウェハＷを準備し、ウェハＷ上に配線層１１を形成する。ウェハＷの材料は特に限定されず、例えば、Ｓｉウェハなどを用いることができる。配線層１１は、例えばメッキによって形成される。なお、予め配線層１１が形成されたウェハＷを準備してもよい。
次に、図１０（ｂ）に示すように、電子部品２０を埋め込むための開口１３を配線層１１に形成する。開口１３の形成には、一般的なフォトリソグラフィ技術を用いることができる。具体的には、配線層１１上にフォトレジストを塗布した後、フォトマスクを通してＵＶ光などの活性光線を照射する。次に、現像を行うことにより開口１３を形成する部分のフォトレジストを除去する。その後、フォトレジストをマスクとして配線層１１をエッチングする。配線層１１のエッチングが完了した後、フォトレジストを除去する。なお、マスクの材料は特に限定されず、フォトレジストではなく、クロム（Ｃｒ）又はタングステン（Ｗ）などの金属薄膜を用いてもよい。また、配線層１１のエッチング方法も特に限定されず、公知のウェットエッチングプロセス又はドライエッチングプロセスを用いることができる。
次に、図１０（ｃ）に示すように、開口１３の中に応力緩和層３０を形成する。応力緩和層３０は、後に埋め込まれる電子部品２０の第２電極層２１Ｂに対応する位置に形成される。応力緩和層３０は、例えば印刷法、転写法あるいは導電性フィルムラミネート法によって形成することができる。
次に、図１１（ａ）に示すように、電子部品２０を開口１３内に配置する。第１電極層２１Ａ、誘電体層２２及び第２電極層２１Ｂを含む電子部品２０は、公知の方法によって製造することができる。電子部品２０は、分割された第２電極層２１Ｂの位置が、それぞれの応力緩和層３０の位置と対応するようにアライメントされた状態で配置される。これにより、第２電極層２１Ｂは応力緩和層３０と電気的に接続される。応力緩和層３０がはんだ合金のように硬度が変化する材料である場合には、応力緩和層３０が硬化する前に電子部品２０を配置し、応力緩和層３０を硬化させることにより、電子部品２０と応力緩和層３０とを物理的に接続することができる。
次に、図１１（ｂ）に示すように、配線層１１上に絶縁層１２を形成する。絶縁層１２は、例えば、未硬化の状態の熱硬化性樹脂を塗布した後、加熱して硬化させることによって形成される。また、絶縁層１２は、未硬化の状態の光硬化性樹脂を塗布した後、特定の波長の光を照射して硬化させることによって形成されてもよい。この工程により、配線層１１上に絶縁層１２が積層されると共に、開口１３及び電極同士の間に絶縁層１２を構成する樹脂が充填され、応力緩和層３０及び電子部品２０が絶縁層１２によって封止された状態となる。
次に、図１２（ａ）に示すように、電子部品２０の第１電極層２１Ａのそれぞれに対応した複数の開口１４を絶縁層１２に形成する。開口１４の形成には、例えば、パターニングされたフォトレジストをマスクとしたドライエッチングなどを用いることができる。この工程により、電子部品２０の第１電極層２１Ａのそれぞれは、開口１４から露出した状態となる。
次に、図１２（ｂ）に示すように、接続端子４０を形成するための導電層１５を形成する。導電層１５は、例えばメッキなどによって形成される。この工程により、絶縁層１２上に導電層１５が形成され、複数の開口１４は導電層１５によって埋められた状態となり、複数の接続端子４０のビア４１が形成される。
最後に、エッチングなどによって導電層１５をパターニングすることにより、導電層１５から複数の接続端子４０の端子部４２を形成する。この工程により、複数の接続端子４０が形成される。その後、ダイシングなどによって個片化を行い、ウェハＷを取り除くことで、図９に示すような電子部品内蔵基板３が得られる。
以上説明したように、電子部品内蔵基板３においても、基板１０の配線層１１側に位置する第２電極層２１Ｂの配線層１１側に応力緩和層３０が設けられている。この応力緩和層３０のヤング率は、第２電極層２１Ｂのヤング率よりも低いので、電子部品２０に加わる外力は応力緩和層３０によって緩和される。したがって、外力による電子部品２０の誘電体層２２の変形を抑制することができる。また、応力緩和層３０は導電性を有しているので、第２電極層２１Ｂとの電気的な接続を保ちつつ、外力による電子部品２０の誘電体層２２の変形を抑制することができる。
電子部品内蔵基板３においては、上述したように低背化された電子部品２０が用いられている。このように電子部品２０が低背化されている場合、誘電体層２２は外力の影響を大きく受けやすい。特に、配線層１１は絶縁層１２よりもヤング率が高く、配線層１１側からの外力は誘電体層２２に直接影響を与える可能性が高いと考えられる。そこで、誘電体層２２を挟み込む一対の電極層のうち、配線層１１側に設けられる第２電極層２１Ｂよりも配線層１１側に応力緩和層３０を設けることで、特に、基板１０及び電子部品２０の積層方向に沿って外力を受けた場合に、応力緩和層３０が外力を好適に緩和することができる。したがって、電子部品内蔵基板３の製造時及び取り扱い時に、外力によって誘電体層２２が変形することを抑制することができる。
なお、応力緩和層３０のヤング率が第２電極層２１Ｂのヤング率よりも低ければ、外力による電子部品２０の変形を抑制することができるが、応力緩和層３０のヤング率と第２電極層２１Ｂのヤング率との差は５０ＧＰａ以上であることが好ましい。このように、ヤング率の差が５０ＧＰａ以上であることにより、応力緩和層３０による外力の緩和をより好適に行うことができる。
また、電子部品２０の少なくとも一部は配線層１１の開口１３に埋め込まれ、応力緩和層３０は、基板１０の配線層１１側（基板１０の主面１０ｂ）から露出している。これにより、応力緩和層３０を介して第２電極層２１Ｂと外部の部品とを電気的に接続することができる。また、電子部品２０の少なくとも一部が配線層１１に埋め込まれているので、電子部品内蔵基板３の積層方向における寸法を小さくすることができる。
（第４実施形態）
次に、図１３を参照して本発明の第４実施形態に係る電子部品内蔵基板４について説明する。図１３は、本発明の第４実施形態に係る電子部品内蔵基板を概略的に示す断面図である。電子部品内蔵基板４は、電子部品内蔵基板３と同様に、基板１０と、電子部品２０と、導電性を有する応力緩和層３０と、を備えている。電子部品内蔵基板４が電子部品内蔵基板３と相違している点は、応力緩和層３０及び電子部品２０が配線層１１に対して順に積層されており、電子部品２０の分割された第２電極層２１Ｂに対応して、配線層１１が複数に分割されている点である。本実施形態においては、第２電極層２１Ｂは３つに分割されており、配線層１１も、それぞれの第２電極層２１Ｂに対応して少なくとも３つに分割されている。これにより、電子部品２０の第２電極層２１Ｂは、応力緩和層３０及び配線層１１を介して外部の電子部品又は配線などと電気的に接続される。
次に、図１３を参照して本発明の第４実施形態に係る電子部品内蔵基板４について説明する。図１３は、本発明の第４実施形態に係る電子部品内蔵基板を概略的に示す断面図である。電子部品内蔵基板４は、電子部品内蔵基板３と同様に、基板１０と、電子部品２０と、導電性を有する応力緩和層３０と、を備えている。電子部品内蔵基板４が電子部品内蔵基板３と相違している点は、応力緩和層３０及び電子部品２０が配線層１１に対して順に積層されており、電子部品２０の分割された第２電極層２１Ｂに対応して、配線層１１が複数に分割されている点である。本実施形態においては、第２電極層２１Ｂは３つに分割されており、配線層１１も、それぞれの第２電極層２１Ｂに対応して少なくとも３つに分割されている。これにより、電子部品２０の第２電極層２１Ｂは、応力緩和層３０及び配線層１１を介して外部の電子部品又は配線などと電気的に接続される。
続いて、図１４〜図１６を参照して、電子部品内蔵基板４の製造方法について説明する。図１４〜図１６は、図１３に示された電子部品内蔵基板の製造方法を説明するための図である。なお、図１４〜図１６では、一つの電子部品内蔵基板４の製造方法を示しているが、実際には複数の電子部品内蔵基板４を一枚のウェハ上で形成した後に、それぞれの電子部品内蔵基板４に個片化する。したがって、図１４〜図１６は、一枚のウェハ上の一部を拡大して示しているものである。
図１４（ａ）に示すように、基材となるウェハＷを準備し、ウェハＷ上に配線層１１を形成する。ウェハＷの材料は特に限定されず、例えば、Ｓｉウェハなどを用いることができる。配線層１１は、例えばメッキによって形成される。なお、予め配線層１１が形成されたウェハＷを準備してもよい。
次に、図１４（ｂ）に示すように、エッチングなどにより配線層１１を複数に分割する。配線層１１のエッチングには、例えばパターニングされたフォトレジストまたは金属薄膜をマスクとして用いることができる。この工程により、配線層１１は、後に配置される電子部品２０の第２電極層２１Ｂに対応して分割された状態となる。
次に、図１４（ｃ）に示すように、分割された配線層１１上に応力緩和層３０を形成する。応力緩和層３０は、例えば、印刷法、転写法あるいは導電性フィルムラミネート法によって形成される。この工程により、分割された配線層１１のそれぞれに対して、応力緩和層３０が積層された状態となる。
次に、図１４（ａ）に示すように、応力緩和層３０上に電子部品２０を積層する。電子部品２０は、分割された第２電極層２１Ｂの位置が、それぞれの応力緩和層３０の位置と対応するようにアライメントされた状態で配置される。これにより、第２電極層２１Ｂは応力緩和層３０と電気的に接続される。
次に、図１４（ｂ）に示すように、絶縁層１２を形成する。絶縁層１２は、例えば、未硬化の状態の熱硬化性樹脂を塗布した後、加熱して硬化させることによって形成される。また、絶縁層１２は、未硬化の状態の光硬化性樹脂を塗布した後、特定の波長の光を照射して硬化させることによって形成されてもよい。この工程により、絶縁層１２が形成されると共に、分割された配線層１１同士の間、及び電子部品２０の電極同士の間などの隙間に絶縁層１２を構成する樹脂が充填される。これにより、応力緩和層３０及び電子部品２０が絶縁層１２によって封止された状態となる。
次に、図１５（ａ）に示すように、電子部品２０の分割された第１電極層２１Ａのそれぞれに対応した複数の開口１４を絶縁層１２に形成する。開口１４の形成には、例えば、パターニングされたフォトレジストをマスクとしたドライエッチングなどを用いることができる。この工程により、電子部品２０の分割された第１電極層２１Ａのそれぞれは、開口１４から露出した状態となる。
次に、図１５（ｂ）に示すように、接続端子４０を形成するための導電層１５を形成する。導電層１５は、例えばメッキなどによって形成される。この工程により、絶縁層１２上に導電層１５が形成され、複数の開口１４は導電層１５によって埋められた状態となり、接続端子４０のビア４１が形成される。
最後に、エッチングなどによって導電層１５をパターニングすることにより、導電層１５から複数の接続端子４０の端子部４２を形成する。この工程により、複数の接続端子４０が形成される。その後、ダイシングなどによって個片化を行い、ウェハＷを取り除くことで、図１３に示すような電子部品内蔵基板２が得られる。
以上説明したように、電子部品内蔵基板４においても、配線層１１側に位置する第２電極層２１Ｂの配線層１１側に応力緩和層３０が設けられている。この応力緩和層３０のヤング率は、第２電極層２１Ｂのヤング率よりも低いので、電子部品２０に加わる外力は応力緩和層３０によって緩和される。したがって、外力による電子部品２０の誘電体層２２の変形を抑制することができる。また、応力緩和層３０は導電性を有しているので、第２電極層２１Ｂとの電気的な接続を保ちつつ、外力による電子部品２０の誘電体層２２の変形を抑制することができる。
また、応力緩和層３０及び電子部品２０は配線層１１に対して順に積層され、応力緩和層３０は配線層１１に接している。これにより、応力緩和層３０を介して第２電極層２１Ｂと配線層１１とを電気的に接続することができる。
また、電子部品内蔵基板４では、応力緩和層３０のヤング率が、配線層１１のヤング率よりも低いことが好ましい。このように、応力緩和層３０のヤング率が配線層１１のヤング率よりも低い場合には、電子部品２０に加わる外力をより緩和することができる。したがって、外力による電子部品２０の誘電体層２２の変形を効果的に抑制することができる。
以上、本発明の実施形態について説明してきたが、本発明は上記の実施形態に限定されず、種々の変更を行うことができる。
例えば、電子部品内蔵基板に内蔵される電子部品は、電子部品２０に限定されず、電子部品２０と異なる構造を有していてもよい。図１７は、図１に示す電子部品内蔵基板１の変形例に係る電子部品内蔵基板５を概略的に示す断面図である。図１７に示すように、電子部品内蔵基板５が電子部品内蔵基板１と相違する点は、電子部品２０に代えて電子部品６０を内蔵しており、応力緩和層３０に開口が設けられていない点である。
電子部品６０は、一対の電極層（第１電極層６１Ａ、第２電極層６１Ｂ）及び第１電極層６１Ａと第２電極層６１Ｂとの間に配置された誘電体層６２に加え、基材層６３を更に備えている。第２電極層６１Ｂ、誘電体層６２、及び第１電極層６１Ａは、この順に基材層６３に対して積層されている。基材層６３は、例えば、シリコン（Ｓｉ）などの半導体材料によって構成される。電子部品６０においては、第２電極層６１Ｂは、配線層１１側ではなく、絶縁層１２側から外部の電子部品又は配線などと電気的接続される。上記の電子部品６０が内蔵された電子部品内蔵基板５では、応力緩和層３０が電子部品６０の配線層１１側の端部、すなわち基材層６３を全て覆うように設けられる。電子部品内蔵基板５では、配線層１１側において電子部品６０の第２電極層６１Ｂとの電気的接続を確保する必要がなく、第２電極層６１Ｂの電気的接続のための開口を応力緩和層３０に設ける必要がなくなるので、応力緩和層３０と電子部品６０との接触面積を大きくすることができる。したがって、電子部品６０が外力の影響を受けることによる誘電体層６２の変形等を効果的に抑制することが可能である。
また、電子部品内蔵基板の応力緩和層３０は、外力を更に緩和することを目的として、絶縁性を有する第１応力緩和層３０Ａと、導電性を有する第２応力緩和層３０Ｂとを含んでいてもよい。図１８は、図１に示す電子部品内蔵基板１の変形例に係る電子部品内蔵基板６を概略的に示す断面図である。図１８に示すように、電子部品内蔵基板６が電子部品内蔵基板１と相違する点は、電子部品２０の一端部（第２電極層２１Ｂ）の少なくとも一部に接し、絶縁性を有する第１応力緩和層３０Ａと、第２電極層２１Ｂの配線層１１側、すなわち、第１応力緩和層３０Ａの開口３１内に設けられた導電性を有する第２応力緩和層３０Ｂとを備えている点である。具体的には、第１応力緩和層３０Ａは、積層方向における第２電極層２１Ｂの端面、及びこの端面に交差すると共に端面に連続する側面の両方に接しており、分割された第２電極層２１Ｂ同士の間、及び、第２電極層２１Ｂと配線層１１との間に設けられている。第２応力緩和層３０Ｂの一端は第２電極層２１Ｂと接触し、他端は基板１０の主面１０ｂから露出している。これにより、電子部品２０の第２電極層２１Ｂは、第２応力緩和層３０Ｂを介して外部の電子部品又配線などと電気的に接続可能となっている。
第１応力緩和層３０Ａの材料は、電子部品内蔵基板１及び電子部品内蔵基板２における応力緩和層３０（絶縁性を有する応力緩和層３０）と同様に、例えば、非導電性樹脂（Non Conductive Paste：ＮＣＰ）などが好適に用いられる。また、第１応力緩和層３０Ａのヤング率は、例えば、０．１ＧＰａ〜５０ＧＰａとすることができる。
第２応力緩和層３０Ｂの材料は、電子部品内蔵基板３及び電子部品内蔵基板４における応力緩和層３０（導電性を有する応力緩和層３０）と同様に、例えば、はんだ合金又は銀（Ａｇ）などといった導電性を有する材料によって構成される。また、第２応力緩和層３０Ｂを構成する材料のヤング率は、第２電極層２１Ｂのヤング率よりも低く、例えば５ＧＰａ〜１２０ＧＰａとすることができるが、更に、配線層１１を構成する材料のヤング率よりも低いことが好ましい。また、第２応力緩和層３０Ｂの厚さは、例えば、２μｍ〜５０μｍ程度とすることができる。
このように応力緩和層３０が第１応力緩和層３０Ａと、第２応力緩和層３０Ｂとを含むことにより、応力緩和層３０と電子部品２０との接触面積を大きくすることができる。具体的には、図１８に示すように、配線層１１側に位置する第２電極層２１Ｂと配線層１１との間等といった絶縁性が必要となる箇所に第１応力緩和層３０Ａを配置し、配線層１１側に位置する第２電極層２１Ｂに対して配線層１１側等といった導電性が必要となる箇所に第２応力緩和層３０Ｂを配置することができる。このように、応力緩和層３０と電子部品２０との接触面積を大きくすることができるので、第２電極層２１Ｂと外部の電子部品などとの電気的接続を確保しつつ、電子部品２０が外力の影響を受けることによる誘電体層２２の変形等を更に効果的に抑制することが可能である。
また、電子部品２０が複数の第２電極層２１Ｂを有する場合においても、電子部品２０の配線層１１側の端部の全てを覆うように一層の応力緩和層を設けてもよい。図１９は、図１８に示す電子部品内蔵基板６の変形例に係る電子部品内蔵基板７を概略的に示す断面図である。図１９に示すように、電子部品内蔵基板７が電子部品内蔵基板６と相違する点は、１種類の応力緩和層７０によって複数の第２電極層２１Ｂの間、及び第２電極層２１Ｂと配線層１１との間が絶縁され、且つ、第２電極層２１Ｂと外部の電子部品などとの電気的接続が確保されている点である。
応力緩和層７０は、例えば、積層方向においては導電性を有し、積層方向に交差する方向においては絶縁性を有する異方性導電フィルムが用いられ得る。このような電子部品内蔵基板７においても、応力緩和層７０と電子部品２０との接触面積を大きくすることができるので、第２電極層２１Ｂと外部の電子部品などとの電気的接続を確保しつつ、電子部品２０が外力の影響を受けることによる誘電体層２２の変形等を更に効果的に抑制することが可能である。
また、上記の実施形態では、応力緩和層３０は、基板１０の積層方向において電子部品２０の第２電極層２１Ｂと重なる高さ位置まで設けられているが、応力緩和層３０の高さ（厚み）は、電子部品２０の第１電極層２１Ａの端部の一部が絶縁層１２と接する範囲内で適宜変更することができる。例えば、応力緩和層３０は、配線層１１より厚く設けられていてもよいし、第２電極層２１Ｂと重ならず、積層方向における第２電極層２１Ｂの端面のみと接するように設けられていてもよい。なお、外力を緩和するという観点においては、応力緩和層３０は厚く設けられていることが好ましく、例えば、第１電極層２１Ａと重なる高さ位置まで設けられていてもよい。
また、応力緩和層３０は、電子部品２０の配線層１１側の端部の少なくとも一部と接していればよい。上記の実施形態では、応力緩和層３０の一部が電子部品２０の第２電極層２１Ｂ側の端面と接している場合について説明したが、応力緩和層３０は第２電極層２１Ｂの端面とは接しておらず、端面から連続する側面と接している構成であってもよい。この場合、電子部品２０の端面（第２電極層２１Ｂの端面）よりも配線層１１側には応力緩和層３０が設けられていない構成となるが、この場合であっても、応力緩和層３０は積層方向とは異なる方向からの外力が電子部品２０に影響を与えることを防ぐことができるため、電子部品が外力の影響を受けることを抑制することができる。
また、上記の実施形態では、電子部品２０は、電子部品２０の第１電極層２１Ａが絶縁層１２側、第２電極層２１Ｂが配線層１１側となるように、基板１０に内蔵されているが、電子部品２０は、第２電極層２１Ｂが絶縁層１２側、第１電極層２１Ａが配線層１１側となるように、基板１０に内蔵されていてもよい。
また、応力緩和層３０が絶縁性を有する場合（第１実施形態及び第２実施形態）、応力緩和層３０（又は第１応力緩和層３０Ａ）は、基板１０の積層方向において電子部品２０と重なる高さ位置となっていることが好ましいが、応力緩和層３０の高さ（厚み）は適宜変更することができる。
また、第３実施形態及び第４実施形態（応力緩和層３０が導電性を有する場合）では、電子部品２０と応力緩和層３０とが接触している場合について説明したが、電子部品２０と応力緩和層３０との間に導電性を有する他の層が設けられていてもよい。ただし、この場合、電子部品２０の第２電極層２１Ｂの形状に対応した形状である必要がある。
また、上記の実施形態では、電子部品内蔵基板内の電子部品２０について、第１電極層２１Ａ及び第２電極層２１Ｂのそれぞれが複数に分割されている例について説明したが、第１電極層２１Ａ及び第２電極層２１Ｂの形状は上記実施形態に限定されず、適宜変更することができる。
１，２，３，４，５，６，７…電子部品内蔵基板、１０…基板、１０ａ，１０ｂ…主面、１１…配線層、１２…絶縁層、１３…開口、２０，６０…電子部品、２１Ａ…第１電極層、２１Ｂ…第２電極層、２２…誘電体層、３０，７０…応力緩和層、３０Ａ…第１応力緩和層、３０Ｂ…第２応力緩和層、４０…接続端子、５０…接続部材。
Claims (8)
- 配線層及び前記配線層に対して積層された絶縁層を有する基板と、
前記基板に内蔵され、前記基板の積層方向に交差する方向に延在する一対の電極層及び前記一対の前記電極層の間に設けられた誘電体層を有する電子部品と、
前記積層方向において、前記絶縁層に対して前記配線層側に設けられた応力緩和層と、を備え、
前記積層方向において、前記電子部品の前記配線層側の端部の少なくとも一部は前記応力緩和層に接しており、
前記積層方向において、前記電子部品の前記絶縁層側の端部の少なくとも一部は前記絶縁層に接しており、
前記応力緩和層のヤング率は、前記配線層側に位置する前記電極層のヤング率よりも低い、電子部品内蔵基板。 - 前記応力緩和層は、絶縁性を有する第１応力緩和層と、導電性を有する第２応力緩和層と、を含み、
前記第２応力緩和層は、前記配線層側に位置する前記電極層に対して前記配線層側に設けられている、請求項１に記載の電子部品内蔵基板。 - 配線層及び前記配線層に対して積層された絶縁層を有する基板と、
前記基板に内蔵され、前記基板の積層方向に交差する方向に延在する一対の電極層及び前記一対の前記電極層の間に設けられた誘電体層を有する電子部品と、
前記積層方向において、前記絶縁層に対して前記配線層側に設けられ、絶縁性を有する応力緩和層と、を備え、
前記積層方向において、前記電子部品の前記配線層側の端部の少なくとも一部は前記応力緩和層に接しており、
前記積層方向において、前記電子部品の前記絶縁層側の端部の少なくとも一部は前記絶縁層に接しており、
前記応力緩和層のヤング率は、前記配線層側に位置する前記電極層のヤング率よりも低い、電子部品内蔵基板。 - 配線層及び前記配線層に対して積層された絶縁層を有する基板と、
前記基板に内蔵され、前記基板の積層方向に交差する方向に延在する一対の電極層及び前記一対の前記電極層の間に設けられた誘電体層を有する電子部品と、
前記配線層側に位置する前記電極層に対して前記配線層側に設けられ、導電性を有する応力緩和層と、を備え、
前記応力緩和層のヤング率は、前記配線層側に位置する前記電極層のヤング率よりも低い、電子部品内蔵基板。 - 前記電子部品の少なくとも一部は前記配線層に埋め込まれ、
前記応力緩和層は、前記電子部品内蔵基板の前記配線層側から露出している、請求項１〜４の何れか一項に記載の電子部品内蔵基板。 - 前記応力緩和層及び前記電子部品は前記配線層に対して順に積層され、
前記応力緩和層は前記配線層に接している、請求項１〜４の何れか一項に記載の電子部品内蔵基板。 - 前記応力緩和層のヤング率は、前記配線層のヤング率よりも低い、請求項６に記載の電子部品内蔵基板。
- 前記応力緩和層のヤング率は、前記絶縁層のヤング率よりも低い、請求項１〜７の何れか一項に記載の電子部品内蔵基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/654,281 US10278290B2 (en) | 2016-07-19 | 2017-07-19 | Electronic component embedded substrate |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016141655 | 2016-07-19 | ||
| JP2016141654 | 2016-07-19 | ||
| JP2016141655 | 2016-07-19 | ||
| JP2016141654 | 2016-07-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018019070A true JP2018019070A (ja) | 2018-02-01 |
| JP6904085B2 JP6904085B2 (ja) | 2021-07-14 |
Family
ID=61076783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017119034A Active JP6904085B2 (ja) | 2016-07-19 | 2017-06-16 | 電子部品内蔵基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6904085B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11186460A (ja) * | 1997-12-17 | 1999-07-09 | Mitsui Chem Inc | 半導体チップ搭載用基板および半導体装置 |
| JP2003337346A (ja) * | 2002-03-13 | 2003-11-28 | Sharp Corp | 液晶表示装置およびその製造方法 |
| JP2005191559A (ja) * | 2003-12-05 | 2005-07-14 | Ibiden Co Ltd | 多層プリント配線板 |
| JP2008172182A (ja) * | 2006-12-14 | 2008-07-24 | Hitachi Chem Co Ltd | 薄膜コンデンサ搭載基板、および該基板の製造方法と該基板を用いてなる半導体装置 |
-
2017
- 2017-06-16 JP JP2017119034A patent/JP6904085B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11186460A (ja) * | 1997-12-17 | 1999-07-09 | Mitsui Chem Inc | 半導体チップ搭載用基板および半導体装置 |
| JP2003337346A (ja) * | 2002-03-13 | 2003-11-28 | Sharp Corp | 液晶表示装置およびその製造方法 |
| JP2005191559A (ja) * | 2003-12-05 | 2005-07-14 | Ibiden Co Ltd | 多層プリント配線板 |
| JP2008172182A (ja) * | 2006-12-14 | 2008-07-24 | Hitachi Chem Co Ltd | 薄膜コンデンサ搭載基板、および該基板の製造方法と該基板を用いてなる半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6904085B2 (ja) | 2021-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107689299B (zh) | 薄膜陶瓷电容器 | |
| JP6862886B2 (ja) | 電子部品内蔵基板 | |
| JP5275401B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
| JPWO2006011291A1 (ja) | 電子部品の製造方法および親基板および電子部品 | |
| JP6880525B2 (ja) | コイル電子部品およびコイル電子部品の製造方法 | |
| JP5924461B1 (ja) | 複合電子部品 | |
| US20170142838A1 (en) | Laminated thin film capacitor | |
| US10278290B2 (en) | Electronic component embedded substrate | |
| KR102356125B1 (ko) | 전자 부품 내장 기판 | |
| US10515755B2 (en) | Coil electronic component and method of manufacturing the same | |
| JP5786331B2 (ja) | 部品内蔵配線板 | |
| KR102545033B1 (ko) | 코일 전자 부품 | |
| JPWO2018221228A1 (ja) | 薄膜コンデンサ及び薄膜コンデンサの製造方法 | |
| JP6897139B2 (ja) | 電子部品内蔵基板及び基板実装構造体 | |
| JP6822192B2 (ja) | 電子部品内蔵基板 | |
| US20180122548A1 (en) | Coil electronic component | |
| JP6756134B2 (ja) | 薄膜部品シート、電子部品内蔵基板、及び薄膜部品シートの製造方法 | |
| JP5061895B2 (ja) | キャパシタ及びそれを内蔵した配線基板 | |
| JP2018063978A (ja) | 薄膜コンデンサ | |
| JP6904085B2 (ja) | 電子部品内蔵基板 | |
| WO2018135349A1 (ja) | 電子部品搭載パッケージ | |
| JP5980554B2 (ja) | 電気的接続部材、検査方法及び電気的接続部材の製造方法 | |
| JP4784142B2 (ja) | 半導体装置およびその製造方法 | |
| CN109791840B (zh) | 电子部件 | |
| JP6926983B2 (ja) | 電子部品内蔵構造体及び電子部品内蔵構造体の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201005 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201027 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201224 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210525 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210607 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6904085 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |