JP2018011053A - 半導体装置、及び半導体装置の作製方法 - Google Patents

半導体装置、及び半導体装置の作製方法 Download PDF

Info

Publication number
JP2018011053A
JP2018011053A JP2017125876A JP2017125876A JP2018011053A JP 2018011053 A JP2018011053 A JP 2018011053A JP 2017125876 A JP2017125876 A JP 2017125876A JP 2017125876 A JP2017125876 A JP 2017125876A JP 2018011053 A JP2018011053 A JP 2018011053A
Authority
JP
Japan
Prior art keywords
oxide
insulator
conductor
region
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017125876A
Other languages
English (en)
Other versions
JP2018011053A5 (ja
JP6976741B2 (ja
Inventor
努 村川
Tsutomu Murakawa
努 村川
敏彦 竹内
Toshihiko Takeuchi
敏彦 竹内
大樹 駒形
Daiki Komagata
大樹 駒形
寛美 澤井
Hiromi Sawai
寛美 澤井
靖正 山根
Yasumasa Yamane
靖正 山根
正太 三本菅
Shota Sambonsuge
正太 三本菅
和哉 杉本
Kazuya Sugimoto
和哉 杉本
山崎　舜平
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2018011053A publication Critical patent/JP2018011053A/ja
Publication of JP2018011053A5 publication Critical patent/JP2018011053A5/ja
Application granted granted Critical
Publication of JP6976741B2 publication Critical patent/JP6976741B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】新規の半導体装置を提供する。
【解決手段】第１の導電体と、その上の第１の絶縁体と、その上の第１の酸化物と、その上の第２の酸化物と、その上に、離間して配置された第２の導電体及び第３の導電体と、第１の絶縁体、第２の酸化物、第２の導電体及び第３の導電体の上に配置された第３の酸化物と、その上の第２の絶縁体と、その上の第４の導電体と、第１の絶縁体、第２の絶縁体及び第４の導電体の上に配置された第３の絶縁体と、を有し、第２の酸化物は、エネルギーバンドの伝導帯下端のエネルギーが低い領域と、エネルギーバンドの伝導帯下端のエネルギーが高い領域と、を有し、第３の酸化物の伝導帯下端のエネルギーは、第２の酸化物の伝導帯下端のエネルギーが低い領域における伝導帯下端のエネルギーより高く、第１の酸化物及び第２の酸化物は、側面が第３の酸化物に覆われる半導体装置。
【選択図】図１

Description

本発明の一態様は、半導体装置、ならびに半導体装置の駆動方法に関する。または、本発明の一態様は、電子機器に関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置、表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、撮像装置および電子機器などは、半導体装置を有すると言える場合がある。
半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）等の電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、酸化物半導体として、酸化亜鉛、又はＩｎ−Ｇａ−Ｚｎ系酸化物を活性層とするトランジスタを用いて、表示装置を作製する技術が開示されている（特許文献１及び特許文献２参照）。
さらに近年、酸化物半導体を有するトランジスタを用いて、記憶装置の集積回路を作製する技術が公開されている（特許文献３参照）。また、記憶装置だけでなく、演算装置等も、酸化物半導体を有するトランジスタによって作製されてきている。
しかしながら、活性層として酸化物半導体が設けられたトランジスタは、酸化物半導体中の不純物及び酸素欠損によって、その電気特性が変動しやすく、信頼性が低いという問題点が知られている。例えば、バイアス−熱ストレス試験（ＢＴ試験）前後において、トランジスタのしきい値電圧は変動してしまうことがある。
特開２００７−１２３８６１号公報 特開２００７−９６０５５号公報 特開２０１１−１１９６７４号公報
本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。本発明の一態様は、信頼性の高い半導体装置を提供することを課題の一つとする。本発明の一態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、生産性の高い半導体装置を提供することを課題の一つとする。
本発明の一態様は、長期間においてデータの保持が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、情報の書き込み速度が速い半導体装置を提供することを課題の一つとする。本発明の一態様は、設計自由度が高い半導体装置を提供することを課題の一つとする。本発明の一態様は、消費電力を抑えることができる半導体装置を提供することを課題の一つとする。本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第１の導電体と、第１の導電体の上に配置された第１の絶縁体と、第１の絶縁体の上に配置された第１の酸化物と、第１の酸化物の上に配置された第２の酸化物と、第２の酸化物の上に、離間して配置された第２の導電体及び第３の導電体と、第１の絶縁体、第２の酸化物、第２の導電体及び第３の導電体の上に配置された第３の酸化物と、第３の酸化物の上に配置された第２の絶縁体と、少なくとも一部が第２の酸化物と重なるように、第２の絶縁体の上に配置された第４の導電体と、第１の絶縁体、第２の絶縁体及び第４の導電体の上に配置された第３の絶縁体と、を有し、第２の酸化物は、エネルギーバンドの伝導帯下端のエネルギーが低い領域と、エネルギーバンドの伝導帯下端のエネルギーが高い領域と、を有し、伝導帯下端のエネルギーが低い領域は、伝導帯下端のエネルギーが高い領域よりもキャリアが多く、第３の酸化物の伝導帯下端のエネルギーは、第２の酸化物の伝導帯下端のエネルギーが低い領域における伝導帯下端のエネルギーより高く、第１の酸化物及び第２の酸化物は、側面が第３の酸化物に覆われる、ことを特徴とする半導体装置である。
本発明の他の一態様は、第１の導電体と、第１の導電体の上に配置された第１の絶縁体と、第１の絶縁体の上に配置された第１の酸化物と、第１の酸化物の上に配置された第２の酸化物と、第２の酸化物の上に、離間して配置された第２の導電体及び第３の導電体と、第１の絶縁体、第２の酸化物、第２の導電体及び第３の導電体の上に配置された第３の酸化物と、第３の酸化物の上に配置された第２の絶縁体と、少なくとも一部が第２の酸化物と重なるように、第２の絶縁体の上に配置された第４の導電体と、第１の絶縁体、第２の絶縁体及び第４の導電体の上に配置された第３の絶縁体と、を有し、第２の酸化物は、第１の領域と、第２の領域と、を有し、第１の領域は、元素Ｍ（ＭはＡｌ、Ｇａ、Ｓｉ、Ｂ、Ｙ、Ｔｉ、Ｆｅ、Ｎｉ、Ｇｅ、Ｚｒ、Ｍｏ、Ｌａ、Ｃｅ、Ｎｄ、Ｈｆ、Ｔａ、Ｗ、Ｍｇ、Ｖ、Ｂｅ、またはＣｕのいずれか一つ、または複数）を含み、第２の領域は、ＩｎまたはＺｎのいずれか一方または双方を含み、第１の領域、及び第２の領域は、モザイク状に配置され、第３の酸化物は、Ｉｎ、Ｚｎ、及び元素Ｍを含み、第３の酸化物における、Ｉｎに対する元素Ｍの原子数比が、第２の酸化物における、Ｉｎに対する元素Ｍの原子数比より大きく、第１の酸化物及び第２の酸化物は、側面が第３の酸化物に覆われる、ことを特徴とする半導体装置である。
上記において、第１の領域、または第２の領域は、周辺部がボケており、クラウド状であることが好ましい。
また、上記において、第２の酸化物における、Ｉｎ、Ｚｎ及び元素Ｍの原子数比は、Ｉｎ：Ｍ：Ｚｎ＝４：２：３またはその近傍であることが好ましい。また、上記において、第３の酸化物における、Ｉｎ、Ｚｎ及び元素Ｍの原子数比は、Ｉｎ：Ｍ：Ｚｎ＝１：１：１またはその近傍であることが好ましい。
また、上記において、第２の酸化物は、第１の結晶部と、第２の結晶部と、を有し、第１の結晶部は、ｃ軸配向性の領域を有し、第２の結晶部は、ナノ結晶領域を有することが好ましい。
また、上記において、第３の酸化物は、第２の酸化物より高い結晶性を有することが好ましい。また、上記において、第３の酸化物は、ｃ軸配向性の領域を有することが好ましい。
また、上記において、第３の酸化物の一部は、第１の絶縁体の上面に接することが好ましい。また、上記において、第３の絶縁体の一部は、第１の絶縁体の上面に接することが好ましい。
また、上記において、第２の導電体の一方の側端部は、第１の酸化物の一方の側端部及び第２の酸化物の一方の側端部と略一致し、第３の導電体の一方の側端部は、第１の酸化物の他方の側端部及び第２の酸化物の他方の側端部と略一致する、ことが好ましい。
また、上記において、第３の酸化物の一部は、第２の導電体及び第３の導電体が第２の酸化物に重ならない領域において、第２の酸化物の上面に接し、第２の絶縁体は、第３の酸化物の上面に接し、第３の絶縁体の一部は、第４の導電体が第２の絶縁体に重ならない領域において、第２の絶縁体の上面に接する、ことが好ましい。
また、本発明の他の一態様は、第１の導電体を形成する工程と、第１の導電体の上に第１の絶縁体を形成する工程と、第１の絶縁体の形成後に第１の熱処理を行う工程と、第１の絶縁体の上に第１の酸化物を形成する工程と、第１の酸化物の上に、基板温度を１００℃以上１４０℃未満とし、酸素ガスの割合を０％以上３０％以下として成膜した、第２の酸化物を形成する工程と、第２の酸化物の上に、離間して第２の導電体及び第３の導電体を形成する工程と、第１の絶縁体、第２の酸化物、第２の導電体及び第３の導電体の上に、基板温度を室温以上２００℃未満とし、酸素ガスの割合を７０％以上として成膜し、第１の酸化物及び第２の酸化物を覆って、第３の酸化物を形成する工程と、第３の酸化物の上に第２の絶縁体を形成する工程と、第２の絶縁体の形成後に第２の熱処理を行う工程と、第２の絶縁体の上に第４の導電体を形成する工程と、第４の導電体の成膜後に第３の熱処理を行う工程と、第３の熱処理後に、少なくとも一部が第２の酸化物と重なるように、第４の導電体の一部を選択的に除去して、第５の導電体を形成する工程と、第１の絶縁体、第２の絶縁体及び第５の導電体の上に第３の絶縁体を形成する工程と、を有することを特徴とする半導体装置の作製方法である。
また、上記において、第１乃至第３の熱処理を窒素ガス雰囲気で行う、ことが好ましい。
本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。本発明の一態様により、信頼性の高い半導体装置を提供することができる。本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。本発明の一態様により、生産性の高い半導体装置を提供することができる。
本発明の一態様により、長期間においてデータの保持が可能な半導体装置を提供することができる。本発明の一態様により、情報の書き込み速度が速い半導体装置を提供することができる。本発明の一態様により、設計自由度が高い半導体装置を提供することができる。本発明の一態様により、消費電力を抑えることができる半導体装置を提供することができる。本発明の一態様により、新規な半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
本発明の一態様に係るトランジスタの構成を示す上面図および断面図。 金属酸化物の構成の概念図。 トランジスタ、および該トランジスタにおけるエネルギー準位の分布を説明する模式図。 トランジスタにおける概略バンドダイアグラムのモデルを説明する図。 トランジスタにおける概略バンドダイアグラムのモデルを説明する図。 本発明に係る金属酸化物の原子数比の範囲を説明する図。 本発明の一態様に係るトランジスタの作製方法を示す断面図。 本発明の一態様に係るトランジスタの作製方法を示す断面図。 本発明の一態様に係るトランジスタの作製方法を示す断面図。 本発明の一態様に係るトランジスタの作製方法を示す断面図。 本発明の一態様に係る半導体装置の断面図。 本発明の一態様に係る半導体装置の断面図。 本発明の一態様に係る半導体装置の断面図。 実施例のＩｄ−Ｖｇ特性、および基板内のばらつきを説明する図。 実施例のＢＴストレス試験結果を説明する図。 実施例の基板内のΔＶｓｈのばらつき、およびストレス時間依存性を説明する図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状又は値などに限定されない。また、図面において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
また、本明細書などにおいて、第１、第２等として付される序数詞は便宜上用いるものであり、工程順又は積層順を示すものではない。そのため、例えば、「第１の」を「第２の」又は「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。従って、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネル領域を有しており、ドレインとチャネル領域とソースとを介して電流を流すことができるものである。なお、本明細書等において、チャネル領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができるものとする。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル長は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
チャネル幅とは、例えば、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネルが形成される領域における、ソースとドレインとが向かい合っている部分の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。即ち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネルの形成される領域における、いずれか一の値、最大値、最小値または平均値とする。
なお、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、「実効的なチャネル幅」ともいう。）と、トランジスタの上面図において示されるチャネル幅（以下、「見かけ上のチャネル幅」ともいう。）と、が異なる場合がある。例えば、ゲート電極が半導体の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。
このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
そこで、本明細書では、見かけ上のチャネル幅を、「囲い込みチャネル幅（ＳＣＷ：Ｓｕｒｒｏｕｎｄｅｄ Ｃｈａｎｎｅｌ Ｗｉｄｔｈ）」と呼ぶ場合がある。また、本明細書では、単にチャネル幅と記載した場合には、囲い込みチャネル幅または見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅、囲い込みチャネル幅などは、断面ＴＥＭ像などを解析することなどによって、値を決定することができる。
なお、トランジスタの電界効果移動度や、チャネル幅当たりの電流値などを計算して求める場合、囲い込みチャネル幅を用いて計算する場合がある。その場合には、実効的なチャネル幅を用いて計算する場合とは異なる値をとる場合がある。
また、本明細書等において、「電気的に接続」には、「何らかの電気的作用を有するもの」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタなどのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有する素子などが含まれる。
なお、本明細書等において、窒化酸化物とは、酸素よりも窒素の含有量が多い化合物をいう。また、酸化窒化物とは、窒素よりも酸素の含有量が多い化合物をいう。なお、各元素の含有量は、例えば、ラザフォード後方散乱分光法（ＲＢＳ：Ｒｕｔｈｅｒｆｏｒｄ Ｂａｃｋｓｃａｔｔｅｒｉｎｇ Ｓｐｅｃｔｒｏｍｅｔｒｙ）等を用いて測定することができる。
また、本明細書等において、「膜」という用語と、「層」という用語とは、互いに入れ替えることが可能である。例えば、「導電層」という用語を、「導電膜」という用語に変更することが可能な場合がある。または、例えば、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。したがって、−５°以上５°以下の場合も含まれる。また、「略平行」とは、二つの直線が−３０°以上３０°以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
また、本明細書等において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。
なお、本明細書等において、バリア膜とは、水素などの不純物および酸素の透過を抑制する機能を有する膜のことであり、該バリア膜に導電性を有する場合は、導電性バリア膜と呼ぶことがある。
また、本明細書等において、トランジスタのノーマリーオンの特性とは、電源によるゲートへの電位の印加がないとき（例えば、トランジスタのゲートに与える電圧（Ｖｇ）が０Ｖのとき）にオン状態であることをいう。例えば、トランジスタがノーマリーオンの特性を示す場合は、しきい値電圧がマイナスとなる場合がある。
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの活性層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳ ＦＥＴと記載する場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言することができる。
（実施の形態１）
＜トランジスタの構成＞
図１（Ａ）は、本発明の一態様であるトランジスタの上面図である。また、図１（Ｂ）は、図１（Ａ）にＡ１−Ａ２の一点鎖線で示す部位の断面図である。つまりトランジスタのチャネル形成領域におけるチャネル長方向の断面図をしめす。図１（Ｃ）は、図１（Ａ）にＡ３−Ａ４の一点鎖線で示す部位の断面図である。つまりトランジスタのチャネル幅方向の断面図をしめす。図１（Ａ）の上面図では、図の明瞭化のために一部の要素を省いて図示している。なお、トランジスタのチャネル長方向とは、基板と水平な面内において、ソース（ソース領域またはソース電極）及びドレイン（ドレイン領域またはドレイン電極）間において、キャリアが移動する方向を意味し、チャネル幅方向は、基板と水平な面内において、チャネル長方向に対して垂直の方向を意味する。
図１（Ａ）（Ｂ）（Ｃ）に示すように、トランジスタは、導電体３１０（導電体３１０ａ及び導電体３１０ｂ）と、導電体３１０の上に配置された絶縁体３０２、絶縁体３０３及び絶縁体４０２と、絶縁体３０２、絶縁体３０３及び絶縁体４０２の上に配置された酸化物４０６ａと、酸化物４０６ａの上に配置された酸化物４０６ｂと、酸化物４０６ｂの上に、離間して配置された導電体４１６ａ１及び導電体４１６ａ２と、絶縁体４０２、酸化物４０６ｂ、導電体４１６ａ１及び導電体４１６ａ２の上に配置された酸化物４０６ｃと、酸化物４０６ｃの上に配置された絶縁体４１２と、少なくとも一部が酸化物４０６ｂと重なるように、絶縁体４１２の上に配置された導電体４０４（導電体４０４ａ、導電体４０４ｂ及び導電体４０４ｃ）と、絶縁体４０２、絶縁体４１２及び導電体４０４の上に配置された絶縁体４０８ａおよび絶縁体４０８ｂと、を有する。
導電体３１０は、絶縁体３０１に形成された開口に設けられている。絶縁体３０１の開口の内壁に接して導電体３１０ａが形成され、さらに内側に導電体３１０ｂが形成されている。ここで、導電体３１０ａおよび導電体３１０ｂの上面の高さと、絶縁体３０１の上面の高さは同程度にできる。導電体３１０は、ゲート電極の一方として機能できる。
ここで、導電体３１０ａは、水または水素などの不純物が透過しにくい導電性材料を用いることが好ましい。また、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましく、単層または積層とすればよい。これにより、絶縁体４０１より下層から水素、水などの不純物が導電体３１０を通じて上層に拡散するのを抑制することができる。なお、導電体３１０ａは、水素原子、水素分子、水分子、酸素原子、酸素分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、または銅原子などの不純物の少なくとも一が透過しにくいことが好ましい。また、以下において、不純物が透過しにくい導電性材料について記載する場合も同様である。導電体３１０ａが酸素の透過を抑制する機能を持つことにより、導電体３１０ｂが酸化により導電率が低下することを防ぐことができる。
絶縁体３０１は、基板（図示せず）の上に設けられた絶縁体４０１の上に配置されている。絶縁体４０１は、下層から水または水素などの不純物がトランジスタに混入するのを防ぐバリア絶縁膜として機能できる。絶縁体４０１は、水または水素などの不純物が透過しにくい絶縁性材料を用いることが好ましく、例えば、酸化アルミニウムなどを用いることが好ましい。これにより、水素、水などの不純物が絶縁体４０１より上層に拡散するのを抑制することができる。なお、絶縁体４０１は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の少なくとも一が透過しにくいことが好ましい。また、以下において、不純物が透過しにくい絶縁性材料について記載する場合も同様である。
また、絶縁体４０１は、酸素（例えば、酸素原子または酸素分子など）が透過しにくい絶縁性材料を用いることが好ましい。これにより、絶縁体４０２などに含まれる酸素が下方拡散するのを抑制することができる。これにより、酸化物４０６ｂに効果的に酸素を供給することができる。
また、絶縁体３０３は、水または水素などの不純物、および酸素が透過しにくい絶縁性材料を用いることが好ましく、例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。これにより、絶縁体３０３より下層から水素、水などの不純物が絶縁体３０３より上層に拡散するのを抑制することができる。さらに、絶縁体４０２などに含まれる酸素が下方拡散するのを抑制することができる。
絶縁体４０２は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。具体的には、昇温脱離ガス分析法（ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ））にて、酸素原子に換算した酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である絶縁体を用いることが好ましい。なお、加熱により放出される酸素を「過剰酸素」ともいう。このような絶縁体４０２を酸化物４０６ａに接して設けることにより、酸化物４０６ｂに効果的に酸素を供給することができる。
また、絶縁体４０２中の水、水素または窒素酸化物などの不純物濃度が低減されていることが好ましい。例えば、絶縁体４０２の水素の脱離量は、ＴＤＳにおいて、５０℃から５００℃の範囲において、水素分子に換算した脱離量が、絶縁体４０２の面積当たりに換算して、２×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、好ましくは１×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、より好ましくは５×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下であればよい。
絶縁体３０２、絶縁体３０３、および絶縁体４０２は、ゲート絶縁膜として機能できる。
次に、酸化物４０６ａ、酸化物４０６ｂ及び酸化物４０６ｃに用いることができる金属酸化物について説明する。
酸化物４０６ａ、酸化物４０６ｂ及び酸化物４０６ｃとして用いる金属酸化物は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、元素Ｍ（元素Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）が含まれていることが好ましい。
また、上記金属酸化物、例えば酸化物４０６ｂは、窒素を有していてもよい。具体的には、当該金属酸化物において、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる窒素濃度が、１×１０１６ａｔｏｍｓ／ｃｍ３以上、好ましくは１×１０１７ａｔｏｍｓ／ｃｍ３以上２×１０２２ａｔｏｍｓ／ｃｍ３以下とすればよい。なお、金属酸化物に窒素を添加すると、バンドギャップが狭くなり、導電性が向上する傾向がある。従って、本明細書等において、金属酸化物は、窒素などが添加された金属酸化物も含むものとする。また、窒素を有する金属酸化物を金属酸窒化物（Ｍｅｔａｌ Ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
また、上記金属酸化物は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上である。このように、エネルギーギャップの広い金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。
また、上記金属酸化物は、非単結晶構造であると好ましい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高い。
ここで、金属酸化物が、インジウム、元素Ｍ及び亜鉛を有する場合を考える。なお、金属酸化物が有するインジウム、元素Ｍ、及び亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。
以下に、図６（Ａ）、図６（Ｂ）、および図６（Ｃ）を用いて、酸化物４０６ａ、酸化物４０６ｂ及び酸化物４０６ｃに用いることができる金属酸化物が有するインジウム、元素Ｍおよび亜鉛の原子数比の好ましい範囲について説明する。なお、図６（Ａ）、図６（Ｂ）、および図６（Ｃ）には、酸素の原子数比については記載しない。また、金属酸化物が有するインジウム、元素Ｍ、および亜鉛の原子数比のそれぞれの項を［Ｉｎ］、［Ｍ］、および［Ｚｎ］とする。
図６（Ａ）、図６（Ｂ）、および図６（Ｃ）において、破線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：１の原子数比（−１≦α≦１）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：２の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：３の原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：４の原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝（１＋α）：（１−α）：５の原子数比となるラインを表す。
また、一点鎖線は、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：βの原子数比（β≧０）となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝２：１：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：２：βの原子数比となるライン、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：βの原子数比となるライン、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：４：βの原子数比となるラインを表す。
また、図６（Ａ）、図６（Ｂ）、および図６（Ｃ）に示す、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の原子数比、およびその近傍値の金属酸化物は、スピネル型の結晶構造をとりやすい。
また、金属酸化物中に複数の相が共存する場合がある（二相共存、三相共存など）。例えば、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：２：１の近傍値である場合、スピネル型の結晶構造と層状の結晶構造との二相が共存しやすい。また、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：０：０の近傍値である場合、ビックスバイト型の結晶構造と層状の結晶構造との二相が共存しやすい。金属酸化物中に複数の相が共存する場合、異なる結晶構造の間において、結晶粒界が形成される場合がある。
図６（Ａ）に示す領域Ａは、金属酸化物が有する、インジウム、元素Ｍ、および亜鉛の原子数比の好ましい範囲の一例について示している。
金属酸化物は、インジウムの含有率を高くすることで、金属酸化物のキャリア移動度（電子移動度）を高くすることができる。従って、インジウムの含有率が高い金属酸化物はインジウムの含有率が低い金属酸化物と比較してキャリア移動度が高くなる。
一方、金属酸化物中のインジウムおよび亜鉛の含有率が低くなると、キャリア移動度が低くなる。従って、原子数比が［Ｉｎ］：［Ｍ］：［Ｚｎ］＝０：１：０、およびその近傍値である場合（例えば図６（Ｃ）に示す領域Ｃ）は、絶縁性が高くなる。
例えば、酸化物４０６ｂに用いる金属酸化物は、キャリア移動度が高い、図６（Ａ）の領域Ａで示される原子数比を有することが好ましい。一方、酸化物４０６ａ及び酸化物４０６ｃに用いる金属酸化物は、絶縁性が比較的高い、図６（Ｃ）の領域Ｃで示される原子数比を有することが好ましい。
特に、図６（Ｂ）に示す領域Ｂでは、領域Ａの中でも、キャリア移動度が高く、信頼性が高い優れた金属酸化物が得られる。
なお、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値を含む。近傍値には、例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：３：４が含まれる。また、領域Ｂは、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：６、およびその近傍値、および［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：７、およびその近傍値を含む。
また、金属酸化物として、Ｉｎ−Ｍ−Ｚｎ酸化物を用いる場合、スパッタリングターゲットとしては、多結晶のＩｎ−Ｍ−Ｚｎ酸化物を含むターゲットを用いると好ましい。なお、成膜される金属酸化物の原子数比は、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。例えば、金属酸化物の成膜に用いるスパッタリングターゲットの組成がＩｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の場合、成膜される金属酸化物の組成は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］の近傍となる場合がある。また、金属酸化物の成膜に用いるスパッタリングターゲットの組成がＩｎ：Ｇａ：Ｚｎ＝５：１：７［原子数比］の場合、成膜される金属酸化物の組成は、Ｉｎ：Ｇａ：Ｚｎ＝５：１：６［原子数比］の近傍となる場合がある。
なお、金属酸化物が有する性質は、原子数比によって一義的に定まらない。同じ原子数比であっても、形成条件により、金属酸化物の性質が異なる場合がある。例えば、金属酸化物をスパッタリング装置にて成膜する場合、ターゲットの原子数比からずれた原子数比の膜が形成される。また、成膜時の基板温度によっては、ターゲットの［Ｚｎ］よりも、膜の［Ｚｎ］が小さくなる場合がある。従って、図示する領域は、金属酸化物が特定の特性を有する傾向がある原子数比を示す領域であり、領域Ａ乃至領域Ｃの境界は厳密ではない。
また、トランジスタには、キャリア密度の低い酸化物半導体を用いることが好ましい。高純度真性または実質的に高純度真性である金属酸化物は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である金属酸化物は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
また、金属酸化物のトラップ準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように振る舞うことがある。そのため、トラップ準位密度の高い金属酸化物にチャネル領域が形成されるトランジスタは、電気特性が不安定となる場合がある。
従って、トランジスタの電気特性を安定にするためには、金属酸化物中の不純物濃度を低減することが有効である。また、金属酸化物中の不純物濃度を低減するためには、近接する膜中の不純物濃度も低減することが好ましい。不純物としては、水素、アルカリ金属、アルカリ土類金属、シリコン等がある。
ここで、金属酸化物中における各不純物の影響について説明する。
金属酸化物において、第１４族元素の一つであるシリコンや炭素が含まれると、金属酸化物において欠陥準位が形成される。このため、金属酸化物におけるシリコンや炭素の濃度と、金属酸化物との界面近傍のシリコンや炭素のＳＩＭＳにより得られる濃度を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、金属酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。従って、アルカリ金属またはアルカリ土類金属が含まれている金属酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、ＳＩＭＳにより得られる金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下とする。
また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損（Ｖｏ）を形成する場合がある。該酸素欠損（Ｖｏ）に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている金属酸化物を用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。
なお、金属酸化物中の酸素欠損（Ｖｏ）は、酸素を金属酸化物に導入することで、低減することができる。つまり、金属酸化物中の酸素欠損（Ｖｏ）に、酸素が補填されることで、酸素欠損（Ｖｏ）は消失する。従って、金属酸化物中に、酸素を拡散させることで、トランジスタの酸素欠損（Ｖｏ）を低減し、信頼性を向上させることができる。
なお、酸素を金属酸化物に導入する方法として、例えば、金属酸化物に接して、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物を設けることができる。つまり、酸化物には、化学量論的組成よりも酸素が過剰に存在する領域（以下、過剰酸素領域ともいう）が形成されていることが好ましい。特に、トランジスタに金属酸化物を用いる場合、トランジスタ近傍の下地膜や、層間膜などに、過剰酸素領域を有する酸化物を設けることで、トランジスタの酸素欠損を低減し、信頼性を向上させることができる。
不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域などに用いることで、安定した電気特性を付与することができる。
酸化物４０６ｂに用いられる金属酸化物は、ＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）構成を有することが好ましい。ここで、ＣＡＣ構成を有する金属酸化物の概念図を図２に示す。なお、本明細書等において、酸化物４０６ｂに用いられる金属酸化物が、半導体の機能を有する場合、ＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）−ＯＳ（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と定義する。
ＣＡＣ−ＯＳとは、例えば、図２に示すように、金属酸化物を構成する元素が偏在することで、各元素を主成分とする領域００１、および領域００２を形成し、各領域が、混合し、モザイク状に形成される。つまり、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。
例えば、ＣＡＣ構成を有するＩｎ−Ｍ−Ｚｎ酸化物とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、元素Ｍを含む酸化物などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に分布した構成（以下、クラウド状ともいう。）である。
別言すると、酸化物４０６ｂに用いられる金属酸化物は、Ｉｎ酸化物、Ｉｎ−Ｍ酸化物、Ｍ酸化物、ＭーＺｎ酸化物、Ｉｎ−Ｚｎ酸化物、及びＩｎ−Ｍ−Ｚｎ酸化物の中から選ばれた、少なくとも２以上の複数の酸化物または複数の材料を有する。
代表的には、酸化物４０６ｂに用いられる金属酸化物は、Ｉｎ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ａｌ−Ｚｎ酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｉｎ−Ｙ−Ｚｎ酸化物、Ｉｎ−Ｃｕ−Ｚｎ酸化物、Ｉｎ−Ｖ−Ｚｎ酸化物、Ｉｎ−Ｂｅ−Ｚｎ酸化物、Ｉｎ−Ｂ−Ｚｎ酸化物、Ｉｎ−Ｓｉ−Ｚｎ酸化物、Ｉｎ−Ｔｉ−Ｚｎ酸化物、Ｉｎ−Ｆｅ−Ｚｎ酸化物、Ｉｎ−Ｎｉ−Ｚｎ酸化物、Ｉｎ−Ｇｅ−Ｚｎ酸化物、Ｉｎ−Ｚｒ−Ｚｎ酸化物、Ｉｎ−Ｍｏ−Ｚｎ酸化物、Ｉｎ−Ｌａ−Ｚｎ酸化物、Ｉｎ−Ｃｅ−Ｚｎ酸化物、Ｉｎ−Ｎｄ−Ｚｎ酸化物、Ｉｎ−Ｈｆ−Ｚｎ酸化物、Ｉｎ−Ｔａ−Ｚｎ酸化物、Ｉｎ−Ｗ−Ｚｎ酸化物、及びＩｎ−Ｍｇ−Ｚｎ酸化物の中から選ばれた、少なくとも２以上を有する。すなわち、酸化物４０６ｂに用いられる金属酸化物を、複数の材料または複数の成分を有する複合金属酸化物ともいえる。
ここで、図２に示す概念が、ＣＡＣ構成を有するＩｎ−Ｍ−Ｚｎ酸化物であると仮定する。その場合、領域００１が元素Ｍを含む酸化物を主成分とする領域、また、領域００２がＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１を主成分とする領域であるといえる。このとき、元素Ｍを含む酸化物が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、少なくともＺｎを有する領域とは、周辺部が不明瞭である（ボケている）ため、それぞれ明確な境界が観察できない場合がある。
つまり、ＣＡＣ構成を有するＩｎ−Ｍ−Ｚｎ酸化物は、元素Ｍを含む酸化物が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している金属酸化物である。従って、金属酸化物を複合金属酸化物と記載する場合がある。なお、本明細書等において、例えば、領域００２の元素Ｍに対するＩｎの原子数比が、領域００１の元素Ｍに対するＩｎの原子数比よりも大きいことを、領域００２は、領域００１と比較して、Ｉｎの濃度が高いとする。
なお、ＣＡＣ構成を有する金属酸化物とは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、元素Ｍを含む酸化物を主成分とする膜との２層からなる構造は、含まない。
また、ＣＡＣ構成において、結晶構造は副次的な要素である。従って、ＣＡＣ構成を有するＩｎ−Ｍ−Ｚｎ酸化物において、領域００１、および領域００２における結晶構造は、特に限定されない。また、領域００１、および領域００２は、それぞれ、異なる結晶構造を有していてもよい。
例えば、ＣＡＣ構成を有するＩｎ−Ｍ−Ｚｎ酸化物は、非単結晶構造を有する酸化物半導体であることが好ましい。非単結晶構造として、例えば、ＣＡＡＣ−ＯＳ、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
例えば、酸化物４０６ｂに用いる金属酸化物は、ｎｃ及びＣＡＡＣのいずれか一方または双方の結晶構造を有することが好ましい。
なお、ＣＡＡＣ−ＯＳは、ＣＡＡＣ構造を有する。ＣＡＡＣ構造とは、ｃ軸配向性を有し、かつａ−ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造の酸化物半導体である。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。従って、ＣＡＡＣ−ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう）を確認することはできない。即ち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ−ＯＳが、ａ−ｂ面方向において原子配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
ｎｃ−ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ−ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ−ＯＳは、分析方法によっては、ａ−ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳと非晶質酸化物半導体との間の構造を有する酸化物半導体である。ａ−ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。即ち、ａ−ｌｉｋｅ ＯＳは、ｎｃ−ＯＳおよびＣＡＡＣ−ＯＳと比べて、不安定な構造である。
例えば、ＣＡＣ−ＯＳは、ＣＡＡＣ構造を有することが好ましい。ＣＡＡＣ構造は、領域００１、または領域００２を含む範囲で形成される場合がある。つまり、ＣＡＣ−ＯＳにおいて、ＣＡＡＣ−ＯＳとなる領域は、数ｎｍから数十ｎｍの範囲で形成される。
ＣＡＡＣ−ＯＳは結晶性の高い酸化物半導体である。一方、ＣＡＡＣ−ＯＳは、明確な結晶粒界を確認することはできないため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。従って、ＣＡＡＣ−ＯＳを有することで、金属酸化物としての物理的性質が安定するため、熱に強く、信頼性が高い金属酸化物を提供することができる。
具体的には、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（なお、ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）について説明する。Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳは、ＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２と、インジウムガリウム亜鉛酸化物（以下、ＩｎａＧａｂＺｎｃＯｄ（ａ、ｂ、ｃ、およびｄは０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２がクラウド状である金属酸化物である。
つまり、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳは、ＩｎａＧａｂＺｎｃＯｄが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合金属酸化物である。また、ＩｎａＧａｂＺｎｃＯｄが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、周辺部が不明瞭である（ボケている）ため、明確な境界が観察できない場合がある。
例えば、図２に示す概念図において、領域００１がＩｎａＧａｂＺｎｃＯｄを主成分とする領域に相当し、領域００２がＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１を主成分とする領域に相当する。なお、ＩｎａＧａｂＺｎｃＯｄを主成分とする領域、及びＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１を主成分とする領域を、それぞれナノ粒子と呼称してもよい。当該ナノ粒子は、粒子の径が０．５ｎｍ以上１０ｎｍ以下、代表的には１ｎｍ以上２ｎｍ以下である。また、上記ナノ粒子は、周辺部が不明瞭である（ボケている）ため、明確な境界が観察できない場合がある。
なお、領域００１、および領域００２のサイズは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングで評価することができる。例えば、領域００１は、断面写真のＥＤＸマッピングにおいて、領域００１の径が、０．５ｎｍ以上１０ｎｍ以下、または１ｎｍ以上２ｎｍ以下で観察される場合がある。また、領域の中心部から周辺部にかけて、主成分である元素の密度は、徐々に小さくなる。例えば、ＥＤＸマッピングでカウントできる元素の個数（以下、存在量ともいう）が、中心部から周辺部に向けて傾斜すると、断面写真のＥＤＸマッピングにおいて、領域の周辺部が不明瞭な（ボケた）状態で観察される。例えば、ＩｎａＧａｂＺｎｃＯｄが主成分である領域において、Ｇａ原子は、中心部から周辺部にかけて徐々に減少し、代わりに、Ｉｎ原子、およびＺｎ原子が増加することで、ＩｎＸ２ＺｎＹ２ＯＺ２が主成分である領域へと段階的に変化する。従って、ＥＤＸマッピングにおいて、ＩｎａＧａｂＺｎｃＯｄが主成分である領域の周辺部は不明瞭な（ボケた）状態で観察される。
なお、ＣＡＣ構成を有するＩｎ−Ｇａ−Ｚｎ酸化物における結晶構造は、特に限定されない。また、領域００１、および領域００２は、それぞれ、異なる結晶構造を有していてもよい。
ここで、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物をＩＧＺＯと示す場合があるが、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の金属酸化物の一例としては、結晶性の化合物が挙げられる。結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ）構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した層状の結晶構造である。
例えば、ＣＡＣ構成を有するＩｎ−Ｇａ−Ｚｎ酸化物は、非単結晶構造を有する酸化物半導体であることが好ましい。特に、ＣＡＣ構成を有するＩｎ−Ｇａ−Ｚｎ酸化物は、ＣＡＡＣ−ＩＧＺＯを有することが好ましい。また、ＣＡＡＣ−ＩＧＺＯとなる範囲には、領域００１を有することが好ましい。ＣＡＡＣ−ＩＧＺＯを有することで、金属酸化物としての物理的性質が安定するため、熱に強く、信頼性が高いＩｎ−Ｇａ−Ｚｎ酸化物を提供することができる。
なお、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳにおける結晶性は、電子線回折で評価することができる。例えば、電子線回折パターン像において、リング状に輝度の高い領域、およびリング状に輝度の高い領域内に、複数のスポットが観察される場合がある。
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＩｎａＧａｂＺｎｃＯｄなどが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。なお、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、導電体の性質に近い、半導体の領域ともいえる。
一方、ＩｎａＧａｂＺｎｃＯｄなどが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、導電性が低い領域である。つまり、ＩｎａＧａｂＺｎｃＯｄなどが主成分である領域が、金属酸化物中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。なお、ＩｎａＧａｂＺｎｃＯｄなどが主成分である領域は、絶縁体の性質に近い、半導体の領域ともいえる。
従って、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳを半導体素子に用いた場合、ＩｎａＧａｂＺｎｃＯｄなどに起因する性質と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する性質とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、高い電界効果移動度（μ）、および、低いオフ電流（Ｉｏｆｆ）を実現することができる。
また、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。従って、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳは、記憶装置をはじめとするさまざまな半導体装置に最適である。
続いて、上記金属酸化物を半導体としてトランジスタに用いる場合について説明する。
なお、上記金属酸化物を半導体としてトランジスタに用いることで、電界効果移動度が高く、かつ、スイッチング特性が高いトランジスタを実現することができる。また、信頼性の高いトランジスタを実現することができる。
図３（Ａ）は、上記金属酸化物をチャネル領域に用いたトランジスタの模式図である。図３（Ａ）において、トランジスタは、ソースと、ドレインと、第１のゲートと、第２のゲートと、第１のゲート絶縁部と、第２のゲート絶縁部と、チャネル部と、を有する。トランジスタは、ゲートに印加する電位によって、チャネル部の抵抗を制御することができる。即ち、第１のゲート、または第２のゲートに印加する電位によって、ソースとドレインとの間の導通（トランジスタがオン状態）・非導通（トランジスタがオフ状態）を制御することができる。
ここで、チャネル部は、第１のバンドギャップを有する領域００１と、第２のバンドギャップを有する領域００２と、がクラウド状に分布しているＣＡＣ−ＯＳを有している。なお、第１のバンドギャップは、第２のバンドギャップよりも大きいものとする。
例えば、チャネル部のＣＡＣ−ＯＳとして、ＣＡＣ構成を有するＩｎ−Ｇａ−Ｚｎ酸化物を用いる場合について説明する。ＣＡＣ構成を有するＩｎ−Ｇａ−Ｚｎ酸化物は、領域００１として、領域００２よりもＧａの濃度が高いＩｎａＧａｂＺｎｃＯｄを主成分とする領域と、領域００２として、領域００１よりもＩｎの濃度が高いＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に材料が分離することでモザイク状となり、ＩｎａＧａｂＺｎｃＯｄと、ＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に分布した構成（クラウド状）である。なお、ＩｎａＧａｂＺｎｃＯｄを主成分とする領域００１は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域００２よりも、大きなバンドギャップを有する。
ここで、ＣＡＣ−ＯＳをチャネル部に有する図３（Ａ）に示すトランジスタの伝導モデルについて説明する。図３（Ｂ）は、図３（Ａ）に示すトランジスタのソースとドレインとの間におけるエネルギー準位の分布を説明する模式図である。また、図３（Ｃ）は、図３（Ａ）に示すトランジスタにおいて、Ｘ−Ｘ’で示す実線上における伝導バンド図である。なお、各伝導バンド図において、実線は伝導帯下端のエネルギーを示す。また、Ｅｆで示す一点破線は電子の擬フェルミ準位のエネルギーを示す。また、ここでは、第１のゲート電圧として、ゲートとソースとの間にマイナスの電圧を印加し、ソースとドレインとの間にドレイン電圧（Ｖｄ＞０）を印加している。
図３（Ａ）に示すトランジスタに、マイナスのゲート電圧を印加すると、図３（Ｂ）に示すように、ソースとドレインとの間に、領域００１に由来する伝導帯下端のエネルギーＣＢ００１と、領域００２に由来する伝導帯下端のエネルギーＣＢ００２と、が形成される。ここで、第１のバンドギャップは第２のバンドギャップよりも大きいため、伝導帯下端のエネルギーＣＢ００１におけるポテンシャル障壁は、伝導帯下端のエネルギーＣＢ００２のポテンシャル障壁よりも大きい。つまり、チャネル部におけるポテンシャル障壁の最大値は、領域００１に起因する値をとる。従って、ＣＡＣ−ＯＳをチャネル部に用いることで、リーク電流を抑制し、スイッチング特性が高いトランジスタとすることができる。
また、図３（Ｃ）に示すように、第１のバンドギャップを有する領域００１は、第２のバンドギャップを有する領域００２より、バンドギャップが相対的に広いので、第１のバンドギャップを有する領域００１の伝導帯下端のエネルギーは、第２のバンドギャップを有する領域００２の伝導帯下端のエネルギーよりも相対的に高い位置に存在しうる。
例えば、第１のバンドギャップを有する領域００１の成分が、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であり、第２のバンドギャップを有する領域００２の成分がＩｎ−Ｚｎ酸化物（Ｉｎ：Ｚｎ＝２：３［原子数比］）である場合を仮定する。この場合、第１のバンドギャップは、３．３ｅＶ、またはその近傍であり、第２のバンドギャップは、２．４ｅＶ、またはその近傍となる。なお、バンドギャップの値は、各材料の単膜をエリプソメータで測定して得られる値を用いる。
上記の仮定の場合、第１のバンドギャップと、第２のバンドギャップとの差は０．９ｅＶである。本発明の一態様においては、第１のバンドギャップと、第２のバンドギャップとの差は、少なくとも０．１ｅＶ以上あればよい。ただし、第１のバンドギャップを有する領域００１に由来する価電子帯上端のエネルギーの位置と、第２のバンドギャップを有する領域００２に由来する価電子帯上端のエネルギーの位置が異なる場合があるので、第１のバンドギャップと、第２のバンドギャップとの差が、好ましくは０．３ｅＶ以上、さらに好ましくは０．４ｅＶ以上であるとよい。
また、上記の仮定の場合、ＣＡＣ−ＯＳ中にキャリアが流れる際に、第２のバンドギャップ、すなわちナローギャップを有するＩｎ−Ｚｎ酸化物に起因してキャリアが流れる。この際に、第２のバンドギャップから第１のバンドギャップ、すなわちワイドギャップを有するＩｎ−Ｇａ−Ｚｎ酸化物側にキャリアが溢れる。別言すると、ナローギャップを有するＩｎ−Ｚｎ酸化物の方がキャリアを生成しやすく、当該キャリアは、ワイドギャップを有するＩｎ−Ｇａ−Ｚｎ酸化物に移動する。
なお、チャネル部を形成する金属酸化物中において、領域００１と、領域００２とは、モザイク状であり、領域００１、および領域００２は不規則に偏在している。そのため、Ｘ−Ｘ’で示す実線上における伝導バンド図は一例である。
基本的に、図４（Ａ）に示すように、領域００２が領域００１に挟まれたバンドを形成していればよい。または、領域００１が領域００２に挟まれたバンドを形成していればよい。
また、実際のＣＡＣ−ＯＳでは、第１のバンドギャップを有する領域００１と第２のバンドギャップを有する領域００２との接合部は、領域の凝集形態や組成に揺らぎが生じていると考えられる。従って、図４（Ｂ）、および図４（Ｃ）に示すように、バンドは不連続ではなく、連続的に変化している場合がある。すなわち、ＣＡＣ−ＯＳ中にキャリアが流れる際に、第１のバンドギャップと、第２のバンドギャップとが連動すると言い換えても良い。
図５に、図３（Ａ）に示すトランジスタおいて、Ｘ−Ｘ’で示す実線上における概略バンドダイアグラムのモデルを示す。なお、第１のゲートに電圧を印加する場合、第２のゲートにも同じ電圧を同時に印加している。図５（Ａ）には、第１のゲート電圧Ｖｇとして、ゲートとソースとの間にプラスの電圧（Ｖｇ＞０）を印加した状態（ＯＮ Ｓｔａｔｅ）を示す。図５（Ｂ）には、第１のゲート電圧Ｖｇを印加しない（Ｖｇ＝０）状態を示す。図５（Ｃ）には、第１のゲート電圧Ｖｇとして、ゲートとソースとの間にマイナスの電圧（Ｖｇ＜０）を印加した状態（ＯＦＦ Ｓｔａｔｅ）を示す。なお、各伝導バンド図において、実線は伝導帯下端のエネルギーを示す。また、Ｅｆで示す一点鎖線は電子の擬フェルミ準位のエネルギーを示す。
ＣＡＣ−ＯＳをチャネル部に有するトランジスタは、第１のバンドギャップを有する領域００１と第２のバンドギャップを有する領域００２とが、電気的に相互作用を及ぼす。別言すると、第１のバンドギャップを有する領域００１と第２のバンドギャップを有する領域００２とが、相補的に機能する。
図５（Ａ）に示すように、トランジスタをオン状態にする電位（Ｖｇ＞０）が、第１のゲートに印加されると、伝導帯下端のエネルギーの低い第２のバンドギャップを有する領域００２が主な伝導経路となり、電子が流れると同時に、第１のバンドギャップを有する領域００１にも電子が流れる。このためトランジスタのオン状態において高い電流駆動力、つまり大きなオン電流および高い電界効果移動度を得ることができる。
一方、図５（Ｂ）、および図５（Ｃ）に示すように、第１のゲートにしきい値電圧以下の電圧（Ｖｇ≦０）を印加することで、第１のバンドギャップを有する領域００１は、誘電体（絶縁体）として振る舞うので、領域００１中の伝導経路は遮断される。また、第２のバンドギャップを有する領域００２は、第１のバンドギャップを有する領域００１と接している。従って、第１のバンドギャップを有する領域００１は、自らに加えて第２のバンドギャップを有する領域００２へ電気的に相互作用を及ぼし、第２のバンドギャップを有する領域００２中の伝導経路すらも遮断する。これでチャネル部全体が非導通状態となり、トランジスタはオフ状態となる。
以上より、トランジスタにＣＡＣ−ＯＳを用いることで、トランジスタの動作時、例えば、ゲートと、ソースまたはドレインとの間に電位差が生じた時に、ゲートと、ソースまたはドレインと、の間のリーク電流を低減または防止することができる。
酸化物４０６ａおよび酸化物４０６ｃに用いる金属酸化物は、元素Ｍ（元素Ｍは、Ａｌ、Ｇａ、Ｓｉ、Ｂ、Ｙ、Ｔｉ、Ｆｅ、Ｎｉ、Ｇｅ、Ｚｒ、Ｍｏ、Ｌａ、Ｃｅ、Ｎｄ、Ｈｆ、Ｔａ、Ｗ、Ｍｇ、Ｖ、Ｂｅ、またはＣｕのいずれか一つ、または複数）を含む酸化物である。酸化物４０６ａおよび酸化物４０６ｃは、例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物、酸化ガリウム、酸化ホウ素などを用いることができる。
ここで、酸化物４０６ａおよび酸化物４０６ｃに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物４０６ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より大きいことが好ましい。また、酸化物４０６ａおよび酸化物４０６ｃに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物４０６ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。
また、酸化物４０６ａおよび酸化物４０６ｃに用いる金属酸化物は、非単結晶構造であると好ましい。非単結晶構造は、例えば、後述するＣＡＡＣ−ＯＳ、多結晶構造、微結晶構造、または非晶質構造を含む。酸化物４０６ａおよび酸化物４０６ｃに用いる金属酸化物は、ＣＡＡＣ構造を有することが好ましい。よって、酸化物４０６ａおよび酸化物４０６ｃに用いる金属酸化物は、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した層状の結晶構造を有する。
また、酸化物４０６ａおよび酸化物４０６ｃに用いる金属酸化物は、酸化物４０６ｂに用いる金属酸化物より高い結晶性を有することが好ましい。ここで、酸化物４０６ａおよび酸化物４０６ｃに用いる金属酸化物は、例えば、酸素雰囲気下で成膜した酸化物を用いることが好ましい。これにより、酸化物４０６ａおよび酸化物４０６ｃに高い結晶性を有せしめることができる。また、酸化物４０６ａおよび酸化物４０６ｃの形状の安定を図ることができる。
以上のような金属酸化物を酸化物４０６ｃとして用いて、酸化物４０６ｃの伝導帯下端のエネルギーが、酸化物４０６ｂのＣＡＣ−ＯＳの伝導帯下端のエネルギーが低い領域における、伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物４０６ｃの電子親和力が、酸化物４０６ｂのＣＡＣ−ＯＳの伝導帯下端のエネルギーが低い領域における電子親和力より小さいことが好ましい。ここで、電子親和力とは、真空準位と伝導帯下端のエネルギー準位の差を指す。
また同様に、以上のような金属酸化物を酸化物４０６ａとして用いて、酸化物４０６ａの伝導帯下端のエネルギーが、酸化物４０６ｂのＣＡＣ−ＯＳの伝導帯下端のエネルギーが低い領域における、伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物４０６ａの電子親和力が、酸化物４０６ｂのＣＡＣ−ＯＳの伝導帯下端のエネルギーが低い領域における電子親和力より小さいことが好ましい。
ここで、酸化物４０６ａ、酸化物４０６ｂ及び酸化物４０６ｃにおいて、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物４０６ａと酸化物４０６ｂとの界面、または酸化物４０６ｂと酸化物４０６ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物４０６ａと酸化物４０６ｂ、酸化物４０６ｂと酸化物４０６ｃが、酸素以外に共通の元素を有する（主成分とする）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物４０６ｂがＩｎ−Ｇａ−Ｚｎ酸化物の場合、酸化物４０６ａ、酸化物４０６ｃとして、Ｉｎ−Ｇａ−Ｚｎ酸化物、Ｇａ−Ｚｎ酸化物、酸化ガリウムなどを用いるとよい。
このとき、キャリアの主たる経路は酸化物４０６ｂに形成されるナローギャップ部分となる。酸化物４０６ａと酸化物４０６ｂとの界面、および酸化物４０６ｂと酸化物４０６ｃとの界面における欠陥準位密度を低くすることができるため、界面散乱によるキャリア伝導への影響が小さく、高いオン電流が得られる。
トラップ準位に電子が捕獲されることで、捕獲された電子は固定電荷のように振る舞うため、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。酸化物４０６ａ、酸化物４０６ｃを設けることにより、トラップ準位を酸化物４０６ｂより遠ざけることができる。当該構成とすることで、トランジスタのしきい値電圧がプラス方向にシフトすることを防止することができる。
なお、本実施の形態ではトランジスタに用いる金属酸化物を上述の３層構造としているが、本発明の一態様はこれに限定されない。例えば、酸化物４０６ａまたは酸化物４０６ｃの一方がない２層構造としても構わない。または、酸化物４０６ａの上もしくは下、または酸化物４０６ｃの上もしくは下に、前述した半導体のいずれか一を有する４層構造としても構わない。または、酸化物４０６ａの上、酸化物４０６ａの下、酸化物４０６ｃの上、酸化物４０６ｃの下のいずれか二箇所以上に、酸化物４０６ａ、酸化物４０６ｂおよび酸化物４０６ｃとして例示した半導体のいずれか一を有するｎ層構造（ｎは５以上の整数）としても構わない。
本実施の形態に示すトランジスタは、以上に示す酸化物４０６ａ、酸化物４０６ｂ及び酸化物４０６ｃを有する。
酸化物４０６ａは、絶縁体４０２の上面に接して配置されることが好ましい。酸化物４０６ｂは酸化物４０６ａの上面に接して配置されることが好ましい。
また、酸化物４０６ｂは、第１の領域、第２の領域、および第３の領域を有する。第３の領域は、上面図において第１の領域と第２の領域に挟まれる。本実施の形態に示すトランジスタは、酸化物４０６ｂの第１の領域上に接して導電体４１６ａ１を有する。また、酸化物４０６ｂの第２の領域上に接して導電体４１６ａ２を有する。酸化物４０６ｂの第１の領域または第２の領域の一方は、ソース領域として機能でき、他方はドレイン領域として機能できる。また、酸化物４０６ｂの第３の領域はチャネル形成領域として機能できる。
酸化物４０６ｃは、酸化物４０６ｂの第３の領域に接して、酸化物４０６ａ、酸化物４０６ｂ、導電体４１６ａ１、４１６ａ２、及びバリア膜４１７ａ１、４１７ａ２を覆うように配置されることが好ましい。特に、酸化物４０６ａ及び酸化物４０６ｂの側面を酸化物４０６ｃが覆うことが好ましい。図１（Ｂ）に示すように、酸化物４０６ａ及び酸化物４０６ｂのチャネル長方向の側面が酸化物４０６ｃに接することが好ましい。さらに、図１（Ｃ）に示すように、酸化物４０６ａ及び酸化物４０６ｂのチャネル幅方向の側面が酸化物４０６ｃに接することが好ましい。また、酸化物４０６ｃは、酸化物４０６ａ及び酸化物４０６ｂの外側の領域において、絶縁体４０２の上面と接することが好ましい。
このように、酸化物４０６ｂが酸化物４０６ａの上面に接して形成され、且つ酸化物４０６ｃに覆われる構成とすることにより、絶縁体４０２または絶縁体４１２などからの水または水素などの不純物、および導電体４０４からの金属元素が酸化物４０６ｂに直接浸入することを防ぐことができる。
また、図１（Ａ）に示すように、酸化物４０６ｃは、酸化物４０６ｂの全体を覆うように配される。さらに、第１のゲート電極としての機能を有する導電体４０４は、第１のゲート絶縁体としての機能を有する絶縁体４１２を介して酸化物４０６ｂの第３の領域の全体を覆うように配される。
導電体４１６ａ１及び導電体４１６ａ２は、離間して配置され、酸化物４０６ｂの上面に接して配置されることが好ましい。ここで、導電体４１６ａ１は、ソース電極またはドレイン電極の一方として機能でき、導電体４１６ａ２は、ソース電極またはドレイン電極の他方として機能できる。
また、図１（Ａ）（Ｂ）に示すように、導電体４１６ａ１の一方の側端部は、酸化物４０６ａの一方の側端部及び酸化物４０６ｂの一方の側端部と略一致することが好ましい。また、同様に、導電体４１６ａ２の一方の側端部は、酸化物４０６ａの他方の側端部及び酸化物４０６ｂの他方の側端部と略一致することが好ましい。このような構成にすることにより、酸化物４０６ａ及び酸化物４０６ｂの側面が導電体４１６ａ１及び導電体４１６ａ２に接しないので、酸化物４０６ａ及び酸化物４０６ｂの側面において、酸素が引き抜かれて酸素欠損が形成されることを防ぐことができる。また、酸化物４０６ａ及び酸化物４０６ｂの側面が導電体４１６ａ１及び導電体４１６ａ２に接しないので、酸化物４０６ａ及び酸化物４０６ｂの側面から導電体４１６ａ１及び導電体４１６ａ２に起因する不純物が浸入することを防ぐことができる。
ここで、互いに向かい合う導電体４１６ａ１の側端部と導電体４１６ａ２の側端部との距離、即ちトランジスタのチャネル長は、１０ｎｍ以上３００ｎｍ以下、代表的には２０ｎｍ以上１８０ｎｍ以下とする。
また、導電体４１６ａ１及び導電体４１６ａ２の互いに向かい合う側面と底面のなす角が９０°未満のテーパー角を有することが好ましい。導電体４１６ａ１及び導電体４１６ａ２の互いに向かい合う側面と底面のなす角が４５°以上７５°以下であることが好ましい。このように導電体４１６ａ１及び導電体４１６ａ２を形成することにより、酸化物４０６ｃを導電体４１６ａ１及び導電体４１６ａ２が形成する段差部にも被覆性良く成膜することができる。これにより、酸化物４０６ｃが段切れなどを起こして、酸化物４０６ｂと絶縁体４１２などが接するのを防ぐことができる。
また、導電体４１６ａ１の上面に接してバリア膜４１７ａ１が配置され、導電体４１６ａ２の上面に接してバリア膜４１７ａ２が設けられることが好ましい。バリア膜４１７ａ１及びバリア膜４１７ａ２は、水素や水などの不純物および酸素の透過を抑制する機能を有する。バリア膜４１７ａ１及びバリア膜４１７ａ２として、例えば、酸化アルミニウムなどを用いることができる。これにより、導電体４１６ａ１及び導電体４１６ａ２の酸化に周囲の過剰酸素が用いられることを防ぐことができる。また、導電体４１６ａ１および導電体４１６ａ２の酸化による電気抵抗値の増加を防ぐことができる。なお、導電体の電気抵抗値の測定は、２端子法などを用いて測定することができる。なお、バリア膜４１７ａ１、４１７ａ２を設けない構成としてもよい。
また、導電体４０４と導電体４１６ａ１の間に、絶縁体４１２、酸化物４０６ｃに加えて、バリア膜４１７ａ１を有しているので、導電体４０４と導電体４１６ａ１の間の寄生容量を小さくすることができる。同様に、導電体４０４と導電体４１６ａ２の間に、絶縁体４１２、酸化物４０６ｃに加えて、バリア膜４１７ａ２を有しているので、導電体４０４と導電体４１６ａ２の間の寄生容量を小さくすることができる。よって、本実施の形態に示すトランジスタは、周波数特性に優れたトランジスタとなる。
絶縁体４１２はゲート絶縁膜として機能でき、酸化物４０６ｃの上面に接して配置されることが好ましい。絶縁体４１２は、絶縁体４０２と同様に、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。このような絶縁体４１２を酸化物４０６ｃの上面に接して設けることにより、酸化物４０６ｂに効果的に酸素を供給することができる。また、絶縁体４０２と同様に、絶縁体４１２中の水または水素などの不純物濃度が低減されていることが好ましい。
導電体４０４は、導電体４０４ａ、導電体４０４ｂ及び導電体４０４ｃが積層された構成とすることが好ましい。絶縁体４１２上に導電体４０４ａが配置され、導電体４０４ａ上に導電体４０４ｂが配置され、導電体４０４ｂ上に導電体４０４ｃが配置される。絶縁体４１２および導電体４０４は、酸化物４０６ｂと重なる領域を有する。また、導電体４０４ａ、導電体４０４ｂおよび導電体４０４ｃの側端部は概略一致する。ここで、導電体４０４はゲート電極の他方として機能する。また、ゲート電極としての機能を有する導電体４０４のチャネル長方向の幅は、１０ｎｍ以上３００ｎｍ以下、好ましくは、２０ｎｍ以上１８０ｎｍ以下とする。
言い換えると、導電体３１０及び導電体４０４の一方はゲート電極として機能でき、他方はバックゲート電極として機能できる。ゲート電極とバックゲート電極で半導体のチャネル形成領域を挟むように配置される。バックゲート電極の電位は、ゲート電極と同電位としてもよいし、接地電位や、任意の電位としてもよい。また、バックゲート電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。
導電体４０４ａは、酸化物で導電性を有するものが好ましい。例えば、酸化物４０６ａ、酸化物４０６ｂまたは酸化物４０６ｃとして用いることができる金属酸化物を用いることができる。特に、Ｉｎ−Ｇａ−Ｚｎ系酸化物のうち、導電性が高い、金属の原子数比が［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝４：２：３から４．１、およびその近傍値のものを用いることが好ましい。このような導電体４０４ａを設けることで、導電体４０４ｂ及び導電体４０４ｃへの酸素の透過を抑制し、導電体４０４ｂ及び導電体４０４ｃが酸化によって電気抵抗値が増加することを防ぐことができる。また、酸化物４０６ｂに過剰酸素を供給することが可能となる。
導電体４０４ｂは、導電体４０４ａに窒素などの不純物を添加して導電体４０４ａの導電性を向上できる導電体が好ましい。例えば導電体４０４ｂは、窒化チタンなどを用いることが好ましい。
ここで、ゲート電極の機能を有する導電体４０４が、絶縁体４１２及び酸化物４０６ｃを介して、酸化物４０６ｂの第３の領域近傍の上面及びチャネル幅方向の側面を覆うように設けられる。従って、ゲート電極としての機能を有する導電体４０４の電界によって、酸化物４０６ｂの第３の領域近傍の上面及びチャネル幅方向の側面を電気的に取り囲むことができる。導電体４０４の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ−ｃｈａｎｎｅｌ）構造とよぶ。そのため、酸化物４０６ｂの第３の領域近傍の上面及びチャネル幅方向の側面にチャネルを形成することができるので、ソース−ドレイン間に大電流を流すことができ、導通時の電流（オン電流）を大きくすることができる。また、酸化物４０６ｂの第３の領域近傍の上面及びチャネル幅方向の側面が、導電体４０４の電界によって取り囲まれていることから、非導通時の電流（オフ電流）を小さくすることができる。
また、導電体４０４上にバリア膜４１８が設けられていることが好ましい。ここで、バリア膜４１８は、酸素が透過しにくい材料を用いることが好ましく、例えば酸化アルミニウムなどを用いることができる。これにより、導電体４０４の酸化に周囲の過剰酸素が用いられることを防ぐことができる。このように、バリア膜４１８はゲートを保護するゲートキャップとしての機能を有する。なお、バリア膜４１８を設けない構成としてもよい。
絶縁体４０８ａは、酸化物４０６ａ、酸化物４０６ｂ、酸化物４０６ｃ、導電体４１６ａ１、４１６ａ２、バリア膜４１７ａ１、４１７ａ２、絶縁体４１２、導電体４０４、およびバリア膜４１８を覆って設けられている。また、絶縁体４０８ａの一部が、絶縁体４０２の上面に接していることが好ましい。例えば、絶縁体４０８ａの一部が、絶縁体４０２の絶縁体４１２と重なる領域の外側において、絶縁体４０２の上面に接することが好ましい。また、絶縁体４０８ａの一部が、絶縁体４１２の上面に接していることが好ましい。例えば、絶縁体４０８ａの一部が、絶縁体４１２の導電体４０４及びバリア膜４１８と重ならない領域において、絶縁体４１２の上面に接することが好ましい。さらに、絶縁体４０８ａの上に絶縁体４０８ｂが設けられている。絶縁体４０８ａ及び絶縁体４０８ｂは、上層から水または水素などの不純物がトランジスタなどに混入するのを防ぐバリア絶縁膜として機能できる。
ここで、絶縁体４０８ａは、スパッタリング法を用いて成膜された酸化物絶縁体を用いることが好ましく、例えば酸化アルミニウムを用いることが好ましい。このような絶縁体４０８ａを用いることにより、絶縁体４０２及び絶縁体４１２の絶縁体４０８ａと接する面に酸素を添加して、酸素過剰な状態にできる。上記のように、絶縁体４０８ａが、絶縁体４１２の導電体４０４及びバリア膜４１８と重ならない領域において、絶縁体４１２の上面に接する構成とすることにより、酸化物４０６ａ、酸化物４０６ｂ及び酸化物４０６ｃを覆う絶縁体４１２の広い範囲に酸素を添加することができる。これにより、酸化物４０６ａ、酸化物４０６ｂ及び酸化物４０６ｃに効果的に酸素を供給することができる。
さらに、絶縁体４０８ａとして酸化アルミニウムなどの酸素が透過しにくい絶縁性材料を用いることにより、絶縁体４０２及び絶縁体４１２に添加した酸素が、成膜中に上方拡散するのを抑制することができる。これにより、さらに効率よく絶縁体４０２及び絶縁体４１２に酸素を添加することができる。
ここで、絶縁体４０８ａと酸化物４０６ａ及び酸化物４０６ｂの側面との間に、絶縁体４１２と酸化物４０６ｃが設けられている。これにより、絶縁体４０８ａのスパッタリング成膜時に酸化物４０６ａ及び酸化物４０６ｂの側面がダメージを受けることを抑制することができる。
絶縁体４０８ａ及び絶縁体４０８ｂは、水または水素などの不純物が透過しにくい絶縁性材料を用いることが好ましく、例えば、酸化アルミニウムなどを用いることが好ましい。このような絶縁体４０８ａ及び絶縁体４０８ｂを用いることにより、絶縁体４０８ｂより上層から水素、水などの不純物が絶縁体４０８ａより下層に拡散するのを抑制することができる。
さらに、絶縁体４０８ｂは原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて成膜された酸化物絶縁体を用いることが好ましく、例えば酸化アルミニウムを用いることが好ましい。ＡＬＤ法を用いて成膜された絶縁体４０８ｂは、良好な被覆性を有し、クラックやピンホールなどの形成が抑制された膜となる。絶縁体４０８ａ及び絶縁体４０８ｂは凹凸を有する形状の上に設けられるが、ＡＬＤ法で成膜された絶縁体４０８ｂを用いることにより、段切れ、クラック、ピンホールなどが形成されることなく、トランジスタを絶縁体４０８ｂで覆うことができる。これにより、絶縁体４０８ａに段切れなどが発生しても、絶縁体４０８ｂで覆うことができるので、絶縁体４０８ａと絶縁体４０８ｂの積層膜の、水素、水などの不純物に対するバリア性をより顕著に向上させることができる。
また、絶縁体４０８ａをスパッタリング法で成膜し、絶縁体４０８ｂをＡＬＤ法で成膜した場合、導電体４０４ｃの上面が被形成面となる部分の膜厚（以下、第１の膜厚とよぶ。）と、酸化物４０６ａ、酸化物４０６ｂ、導電体４１６ａ１、４１６ａ２の側面が被形成面となる部分の膜厚（以下、第２の膜厚とよぶ。）の比が、絶縁体４０８ａ及び絶縁体４０８ｂで異なる場合がある。絶縁体４０８ｂでは、第１の膜厚と、第２の膜厚とを同程度の大きさとすることができる。これに対して、絶縁体４０８ａでは、第１の膜厚が第２の膜厚より大きくなる場合が多く、例えば、第１の膜厚が第２の膜厚の２倍程度になる場合がある。
また、絶縁体４０８ａ及び絶縁体４０８ｂは、酸素が透過しにくい絶縁性材料を用いることが好ましい。これにより、絶縁体４０２、絶縁体４１２などに含まれる酸素が上方拡散するのを抑制することができる。
このように、トランジスタが、絶縁体４０８ａ及び絶縁体４０８ｂと、絶縁体４０１と、に挟まれる構造とすることによって、酸素を外方拡散させず、絶縁体４０２、酸化物４０６ａ、酸化物４０６ｂ、酸化物４０６ｃ、および絶縁体４１２中に多くの酸素を含有させることができる。さらに、絶縁体４０８ｂの上方および絶縁体４０１の下方から水素、または水などの不純物が混入するのを防ぎ、絶縁体４０２、酸化物４０６ａ、酸化物４０６ｂ、酸化物４０６ｃ、および絶縁体４１２中の不純物濃度を低減させることができる。
このようにして、トランジスタの活性層として機能する酸化物４０６ｂ中の酸素欠損を低減し、水素または水などの不純物を低減することで、トランジスタの電気特性を安定させ、信頼性を向上させることができる。
絶縁体４０８ｂの上に絶縁体４１０が設けられていることが好ましい。絶縁体４１０は、絶縁体４０２などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。
さらに、絶縁体４１０の上に絶縁体４２０が設けられていることが好ましい。絶縁体４２０は、上層から水または水素などの不純物がトランジスタなどに混入するのを防ぐバリア絶縁膜として機能できる。絶縁体４２０は、絶縁体４０８ａと同様に、水、水素などの不純物、および酸素が透過しにくい絶縁性材料、例えば酸化アルミニウムを用いることが好ましい。
また、絶縁体４２０に積層して、絶縁体４０８ｂと同様の、ＡＬＤ法を用いて成膜された酸化物絶縁体を設けてもよい。
絶縁体４２０の上に絶縁体４２２が設けられていることが好ましい。絶縁体４２２は、例えば絶縁体４１０と同様の絶縁体を用いればよい。
＜基板＞
本実施の形態に示すトランジスタを設ける基板としては、例えば、絶縁体基板、半導体基板または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの単体半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えばＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
また、基板として、可とう性基板を用いてもよい。なお、可とう性基板上にトランジスタを設ける方法としては、非可とう性の基板上にトランジスタを作製した後、トランジスタを剥離し、可とう性基板に転置する方法もある。その場合には、非可とう性基板とトランジスタとの間に剥離層を設けるとよい。なお、基板として、繊維を編みこんだシート、フィルムまたは箔などを用いてもよい。また、基板が伸縮性を有してもよい。また、基板は、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有してもよい。または、元の形状に戻らない性質を有してもよい。基板は、例えば、５μｍ以上７００μｍ以下、好ましくは１０μｍ以上５００μｍ以下、さらに好ましくは１５μｍ以上３００μｍ以下の厚さとなる領域を有する。基板を薄くすると、トランジスタを有する半導体装置を軽量化することができる。また、基板を薄くすることで、ガラスなどを用いた場合にも伸縮性を有する場合や、折り曲げや引っ張りをやめた際に、元の形状に戻る性質を有する場合がある。そのため、落下などによって基板上の半導体装置に加わる衝撃などを緩和することができる。即ち、丈夫な半導体装置を提供することができる。
可とう性基板としては、例えば、金属、合金、樹脂もしくはガラス、またはそれらの繊維などを用いることができる。可とう性基板は、線膨張率が低いほど環境による変形が抑制されて好ましい。可とう性基板としては、例えば、線膨張率が１×１０−３／Ｋ以下、５×１０−５／Ｋ以下、または１×１０−５／Ｋ以下である材質を用いればよい。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。特に、アラミドは、線膨張率が低いため、可とう性基板として好適である。
＜絶縁体＞
トランジスタを、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。例えば絶縁体４０１、絶縁体４０８ａ、絶縁体４０８ｂ及び絶縁体４２０として、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。また、絶縁体３０３に水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いてもよい。絶縁体４０１、絶縁体３０３、絶縁体４０８ａ、絶縁体４０８ｂ及び絶縁体４２０は、絶縁体４０２などより、水または水素などの不純物が透過しにくい絶縁性材料を用いて形成することが好ましい。
水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、酸化アルミニウム、酸化窒化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコン、窒化シリコンまたは窒化アルミニウムなどを単層で、または積層で用いればよい。
また、例えば、絶縁体４０８ａは酸素を有するプラズマを用いて成膜すると下地層となる絶縁体４０２及び絶縁体４１２へ酸素を添加することができる。添加された酸素は絶縁体４０２及び絶縁体４１２で過剰酸素となり、加熱処理などを行うことで、該過剰酸素は絶縁体４０２または絶縁体４１２を通り、酸化物４０６ａ、酸化物４０６ｂおよび酸化物４０６ｃへ添加されることによって、酸化物４０６ａ中、酸化物４０６ｂ中および酸化物４０６ｃ中の酸素欠損を修復することができる。
絶縁体４０１、絶縁体４０８ａおよび絶縁体４０８ｂが酸化アルミニウムを有することで、酸化物４０６ａ、酸化物４０６ｂおよび酸化物４０６ｃに水素などの不純物が混入することを抑制することができる。また、例えば、絶縁体４０１、絶縁体４０８ａおよび絶縁体４０８ｂが酸化アルミニウムを有することで、上述の酸化物４０６ａ、酸化物４０６ｂおよび酸化物４０６ｃへ添加された過剰酸素の外方拡散を低減することができる。
絶縁体３０１、絶縁体３０２、絶縁体３０３、絶縁体４０２および絶縁体４１２としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。例えば、絶縁体３０１、絶縁体３０２、絶縁体３０３、絶縁体４０２および絶縁体４１２としては、酸化シリコンまたは酸化窒化シリコンを有することが好ましい。
また、絶縁体３０２、絶縁体３０３、絶縁体４０２および絶縁体４１２は、ゲート絶縁膜として機能するので比誘電率の高い絶縁体を有することが好ましい。例えば、絶縁体３０２、絶縁体３０３、絶縁体４０２および絶縁体４１２は、酸化ガリウム、酸化ハフニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、またはシリコンおよびハフニウムを有する酸化窒化物などを有することが好ましい。または、絶縁体３０２、絶縁体３０３、絶縁体４０２および絶縁体４１２は、酸化シリコンまたは酸化窒化シリコンと、比誘電率の高い絶縁体と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、比誘電率の高い絶縁体と組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。例えば、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムを酸化物４０６ｃ側に有することで、酸化シリコンまたは酸化窒化シリコンに含まれるシリコンが、酸化物４０６ｂに混入することを抑制することができる。また、例えば、酸化シリコンまたは酸化窒化シリコンを酸化物４０６ｃ側に有することで、酸化アルミニウム、酸化ガリウムまたは酸化ハフニウムと、酸化シリコンまたは酸化窒化シリコンと、の界面にトラップセンターが形成される場合がある。該トラップセンターは、電子を捕獲することでトランジスタのしきい値電圧をプラス方向に変動させることができる場合がある。
絶縁体４１０及び絶縁体４２２は、比誘電率の低い絶縁体を有することが好ましい。例えば、絶縁体４１０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、絶縁体４１０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネートまたはアクリルなどがある。
バリア膜４１７ａ１およびバリア膜４１７ａ２としては、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いてもよい。バリア膜４１７ａ１およびバリア膜４１７ａ２によって、酸化物４０６ｃ及び絶縁体４１２中の過剰酸素が、導電体４１６ａ１および導電体４１６ａ２へと拡散することを防止することができる。
バリア膜４１７ａ１およびバリア膜４１７ａ２としては、例えば、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いればよい。
＜導電体＞
導電体４０４、導電体３１０、導電体４１６ａ１、導電体４１６ａ２としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
また、前述した金属元素および酸素を含む導電性材料を用いてもよい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
なお、トランジスタのチャネル形成領域に酸化物を用いる場合は、ゲート電極として前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
例えば、導電体３１０ｂとしては、タングステン、ポリシリコン等の導電性材料を用いればよい。また、絶縁体４０１と接する導電体３１０ａとしては、例えば、チタン、窒化チタン、または窒化タンタルなどのバリア層（拡散防止層）を積層または単層で用いることができる。
絶縁体４０１に不純物が透過しにくい絶縁性材料を用い、絶縁体４０１と接する、導電体３１０ａに不純物が透過しにくい導電性材料を用いることで、トランジスタへの不純物の拡散をさらに抑制することができる。よって、トランジスタの信頼性をさらに高めることができる。
また、バリア膜４１７ａ１、４１７ａ２、およびバリア膜４１８として上記の不純物が透過しにくい導電性材料を用いてもよい。バリア膜４１７ａ１、４１７ａ２、およびバリア膜４１８に導電性材料を用いる場合は、酸素が放出されにくい、および／または吸収されにくい導電性材料を用いることが好ましい。
以上のようにして、本発明の一態様は、良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様は、信頼性の高い半導体装置を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態２）
＜トランジスタの作製方法＞
以下では、本発明の一態様に係る図１に示すトランジスタの作製方法を図１および図７乃至図１０を用いて説明する。図７乃至図１０では、図１（Ｂ）に示す一点鎖線Ａ１−Ａ２の断面に対応する断面図と、図１（Ｃ）に示す一点鎖線Ａ３−Ａ４の断面に対応する断面図と、を示している。
なお、以下において、絶縁体を形成するための絶縁性材料、導電体を形成するための導電性材料、酸化物半導体として機能する酸化物などは、スパッタリング法、スピンコート法、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、または、ＰＬＤ（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を適宜用いて形成することができる。
なお、ＣＶＤ法としては、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、高密度プラズマＣＶＤ（Ｈｉｇｈ ｄｅｎｓｉｔｙ ｐｌａｓｍａ ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ ＣＶＤ）法、金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法、ＬＰＣＶＤ法（ｌｏｗ ｐｒｅｓｓｕｒｅ ＣＶＤ）、ＡＰＣＶＤ法（ａｔｍｏｓｐｈｅｒｉｃ ｐｒｅｓｓｕｒｅ ＣＶＤ）などを含む。
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
また、ＡＬＤ法も、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。また、ＡＬＤ法も、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間の分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
まず、基板（図示せず）の上に絶縁体４０１、絶縁体３０１を順に成膜する（図７（Ａ）（Ｂ）参照）。本実施の形態では、基板として単結晶シリコン基板（ｐ型の半導体基板、またはｎ型の半導体基板を含む）を用いる。また、本実施の形態では、絶縁体４０１として、スパッタリング法を用いて酸化アルミニウム膜を成膜し、絶縁体３０１としてＣＶＤ法を用いて酸化窒化シリコン膜を成膜する。
なお、絶縁体４０１の上または下に積層して、絶縁体４０８ｂと同様の絶縁体を成膜してもよい。例えば、絶縁体４０１の上または下に積層して、ＡＬＤ法を用いて酸化アルミニウム膜を成膜してもよい。
次に、絶縁体３０１に絶縁体４０１に達する開口（溝、トレンチまたは穴などを含む。）を形成する（図７（Ｃ）（Ｄ）参照）。当該開口の形成はウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。また、絶縁体４０１は、絶縁体３０１をエッチングして開口を形成する際のエッチングストッパ膜として機能する絶縁体を選択することが好ましい。例えば、開口を形成する絶縁体３０１に酸化シリコンまたは酸化窒化シリコンを用いた場合は、絶縁体４０１は窒化シリコン、酸化アルミニウム、酸化ハフニウムなどを用いるとよい。このとき、絶縁体４０１の、絶縁体３０１の開口と重なる部分がエッチングによって凹状に形成される場合がある。
ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電源を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置などを用いることができる。
次に、導電体３１０ａとなる導電膜３１０Ａ、および導電体３１０ｂとなる導電膜３１０Ｂを成膜する（図７（Ｅ）（Ｆ）参照）。本実施の形態では、導電膜３１０Ａとしてスパッタリング法で成膜した窒化タンタルとＡＬＤ法で成膜した窒化チタンの積層膜を用いる。また、導電膜３１０ＢとしてＣＶＤ法で成膜したタングステン膜を用いる。
次に、化学的機械研磨（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ：ＣＭＰ）処理を行うことで、絶縁体３０１上の導電膜３１０Ａ及び導電膜３１０Ｂを除去する（図７（Ｇ）（Ｈ）参照）。その結果、開口のみに、導電体３１０ａ及び導電体３１０ｂが残存することで上面が平坦な導電体３１０を形成することができる。
次に、絶縁体３０１上および導電体３１０上に絶縁体３０２を成膜する。本実施の形態では、絶縁体３０２として、ＣＶＤ法を用いて酸化窒化シリコン膜を成膜する。
次に、絶縁体３０２上に絶縁体３０３を成膜する。本実施の形態では、絶縁体３０３として、ＡＬＤ法を用いて酸化ハフニウム膜を成膜する。
次に、絶縁体３０３上に絶縁体４０２を成膜する。本実施の形態では、絶縁体４０２として、ＣＶＤ法を用いて酸化窒化シリコン膜を成膜する。
次に、第１の加熱処理を行うと好ましい。第１の加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下で行えばよい。また、本実施の形態に示すトランジスタの下層に銅を含んで形成された配線などを設ける場合、第１の加熱処理の温度を４１０℃以下にすることが好ましい。第１の加熱処理は、不活性ガス雰囲気で行う。第１の加熱処理は減圧状態で行ってもよい。第１の加熱処理によって、絶縁体４０２に含まれる水素や水などの不純物を除去することなどができる。本実施の形態では、第１の加熱処理として窒素ガス雰囲気で温度を４００℃として加熱処理を行う。
次に、絶縁体４０２の上に酸化物４０６ａとなる酸化膜４０６Ａを成膜し、酸化膜４０６Ａの上に酸化物４０６ｂとなる酸化膜４０６Ｂを成膜する。
酸化膜４０６Ａ及び酸化膜４０６Ｂは、スパッタリング法を用いて成膜することが好ましい。スパッタリング法で成膜することで酸化膜４０６Ａ及び酸化膜４０６Ｂの密度を高められるため、好適である。スパッタリングガスには、希ガス（代表的にはアルゴン）、酸素、または、希ガスおよび酸素の混合ガスを適宜用いればよい。また、スパッタリングガスに窒素を含めてもよい。また、基板を加熱しながら成膜を行ってもよい。
スパッタリングガスは高純度化することが好ましい。例えば、スパッタリングガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下、より好ましくは−１２０℃以下にまで高純度化したガスを用いることで酸化膜４０６Ａ及び酸化膜４０６Ｂに水分等が取り込まれることを可能な限り防ぐことができる。
また、スパッタリング装置におけるチャンバーは、酸化膜４０６Ａ及び酸化膜４０６Ｂにとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空（５×１０−７Ｐａから１×１０−４Ｐａ程度まで）排気することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体、特に炭素または水素を含む気体が逆流しないようにしておくことが好ましい。
また、スパッタリング装置の電源には、ＤＣ電源、ＡＣ電源、またはＲＦ電源を用いればよい。
また、スパッタリング装置において、ターゲットまたはマグネットを回転または移動させても構わない。例えば、成膜中にマグネットユニットを上下または／及び左右に揺動させながら酸化膜を形成することができる。例えば、ターゲットを、０．１Ｈｚ以上１ｋＨｚ以下のビート（リズム、拍子、パルス、周波、周期またはサイクルなどと言い換えてもよい。）で回転または揺動させればよい。または、マグネットユニットを、０．１Ｈｚ以上１ｋＨｚ以下のビートで揺動させればよい。
酸化膜４０６Ａの成膜においては、成膜時の基板温度を、室温以上４００℃以下とすることが好ましい。例えば、水の気化温度（例えば、１００℃）以上、かつ可能な範囲で装置のメンテナビリティー、スループットの良い温度を適宜選択すればよい。
また、酸化膜４０６Ａの成膜において、スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の混合ガスを適宜用いる。混合ガスの場合、成膜ガス全体に占める酸素ガスの割合が、７０％以上が好ましく、８０％以上がさらに好ましく、１００％がより好ましい。酸化膜４０６Ａに過剰酸素を含む酸化物を用いることで、後の加熱処理によって酸化膜４０６Ｂに酸素を供給することができる。
また、酸化膜４０６Ａの成膜のターゲットとして、上記のＩｎ−Ｍ−Ｚｎ酸化物ターゲットを用いることができる。ここで、酸化膜４０６ＡのＩｎ−Ｍ−Ｚｎ酸化物ターゲットは、元素Ｍに対するＩｎの原子数比が、酸化膜４０６ＢのＩｎ−Ｍ−Ｚｎ酸化物ターゲットにおける、元素Ｍに対するＩｎの原子数比より小さいことが好ましい。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：３：４［原子数比］、またはその近傍値の原子数比である金属酸化物ターゲットを用いることが好ましい。
本実施の形態では、酸化膜４０６Ａの成膜において、酸素ガス１００％程の雰囲気とし、基板温度を２００℃とし、［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝１：３：４［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物ターゲットを用いて成膜を行う。
酸化膜４０６Ｂの成膜においては、成膜時の基板温度を、１００℃以上１４０℃未満とすることが好ましい。例えば、水の気化温度（例えば、１００℃）以上、かつ可能な範囲で装置のメンテナビリティー、スループットの良い温度を適宜選択すればよい。
また、酸化膜４０６Ｂの成膜において、スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の混合ガスを適宜用いる。混合ガスの場合、成膜ガス全体に占める酸素ガスの割合が、０％以上３０％以下、好ましくは５％以上２０％以下とする。
また、酸化膜４０６Ｂの成膜のターゲットとして、上記のＩｎ−Ｍ−Ｚｎ酸化物ターゲットを用いることができる。ここで、酸化膜４０６ＢのＩｎ−Ｍ−Ｚｎ酸化物ターゲットは、元素Ｍに対するＩｎの原子数比が、酸化膜４０６ＡのＩｎ−Ｍ−Ｚｎ酸化物ターゲットにおける、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝４：２：４．１［原子数比］、または［Ｉｎ］：［Ｍ］：［Ｚｎ］＝５：１：７［原子数比］、またはその近傍値の原子数比である金属酸化物ターゲットを用いることが好ましい。
本実施の形態では、酸化膜４０６Ｂの成膜において、酸素のガス比が１０％程度の希ガス、および酸素の混合ガスを用い、基板温度を１３０℃とし、［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝４：２：４．１［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物ターゲットを用いて成膜を行う。
次に、第２の加熱処理を行ってもよい。第２の加熱処理は、２５０℃以上６５０℃以下、好ましくは３００℃以上５００℃以下で行えばよい。第２の加熱処理は、不活性ガス雰囲気、または酸化性ガスを１０ｐｐｍ以上、１％以上もしくは１０％以上含む雰囲気で行う。第２の加熱処理は減圧状態で行ってもよい。または、第２の加熱処理は、不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上または１０％以上含む雰囲気で加熱処理を行ってもよい。第２の加熱処理によって、酸化膜４０６Ｂの結晶性を高めることや、水素や水などの不純物を除去することなどができる。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行なった後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。
次に、酸化膜４０６Ｂの上に導電体４１６ａ１、４１６ａ２となる導電膜４１６Ａを成膜する。本実施の形態では、導電膜４１６Ａとして、窒化タンタル膜をスパッタリング法で形成する。窒化タンタルは、耐酸化性が高いため、後の工程において加熱処理を行う場合に好ましい。
次に、導電膜４１６Ａの上にバリア膜４１７ａ１、４１７ａ２となるバリア膜４１７Ａを成膜する。本実施の形態では、バリア膜４１７Ａとして、ＡＬＤ法を用いて酸化アルミニウム膜を成膜する。ＡＬＤ法を用いて形成することで、緻密な、クラックやピンホールなどの欠陥が低減された、薄く均一な厚さを備える膜を形成することができる。
次に、バリア膜４１７Ａの上に導電膜４１９Ａを成膜する（図７（Ｉ）（Ｊ）参照）。導電膜４１９Ａは、後の工程で導電体４１６ａ１、４１６ａ２などを形成するためのハードマスクとなる。本実施の形態では、導電膜４１９Ａとしてスパッタリング法を用いてタングステン膜を成膜する。
次に、フォトリソグラフィ法を用いて、バリア膜４１７Ａ及び導電膜４１９Ａに、導電膜４１６Ａに達する開口を形成する（図８（Ａ）（Ｂ）参照）。なお、開口を形成する際に、バリア膜４１７Ａ及び導電膜４１９Ａの開口側の側面は、酸化膜４０６Ｂの上面に対して、角度を有することが好ましい。なお、角度は、３０度以上９０度以下、好ましくは４５度以上８０度以下とする。また、バリア膜４１７Ａ及び導電膜４１９Ａの形成に用いるレジストマスクの開口の幅を、最小加工寸法とすることにより、バリア膜４１７Ａ及び導電膜４１９Ａに、幅が最小加工寸法の開口部が形成される。このようにバリア膜４１７Ａ及び導電膜４１９Ａに開口を形成することで、チャネル長を最小加工寸法より小さくすることができる。
フォトリソグラフィ法によるレジストマスクの形成は、感光性レジストにフォトマスクを介して光を照射し、現像液を用いて感光した部分（または感光していない部分）のレジストを除去して行なうことができる。感光性レジストに照射する光は、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）光などがある。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、フォトマスクは不要となる。なお、レジストマスクの除去は、アッシングなどのドライエッチング法または専用の剥離液などを用いたウェットエッチング法で行うことができる。ドライエッチング法とウェットエッチング法の両方を用いてもよい。
次に、フォトリソグラフィ法を用いて、導電膜４１６Ａ、バリア膜４１７Ａ、および導電膜４１９Ａの一部を選択的に除去し、島状に加工する（図８（Ｃ）（Ｄ）参照）。このようにして、導電膜４１６Ａから島状の導電膜４１６Ｂが、バリア膜４１７Ａから、バリア膜４１７ａ１、４１７ａ２が、導電膜４１９Ａから導電体４１９ａ１、４１９ａ２が、形成される。なお、バリア膜４１７Ａの開口の幅を最小加工寸法とした場合、バリア膜４１７ａ１とバリア膜４１７ａ２の間の距離は、最小加工寸法となる。
続いて、導電体４１９ａ１、４１９ａ２、および導電膜４１６Ｂをマスクとして酸化膜４０６Ａ、および酸化膜４０６Ｂの一部を選択的に除去する（図８（Ｅ）（Ｆ）参照）。このとき、同時に絶縁体４０２の一部も除去される場合がある。その後レジストマスクを除去することにより、島状の酸化物４０６ａ、および島状の酸化物４０６ｂを形成することができる。
なお、酸化膜４０６Ａおよび酸化膜４０６Ｂの一部の除去は、ドライエッチング法や、ウェットエッチング法などを用いて行なうことができる。ドライエッチング法とウェットエッチング法の両方を用いてもよい。
続いて、バリア膜４１７ａ１、４１７ａ２、および導電体４１９ａ１、４１９ａ２をマスクとして、ドライエッチング法を用いることで、導電膜４１６Ｂの一部を選択的に除去する。該エッチング工程により、導電膜４１６Ｂを導電体４１６ａ１と導電体４１６ａ２に分離する（図８（Ｇ）（Ｈ）参照）。
ドライエッチングに使用するガスは、例えば、Ｃ４Ｆ６ガス、Ｃ２Ｆ６ガス、Ｃ４Ｆ８ガス、ＣＦ４ガス、ＳＦ６ガスまたはＣＨＦ３ガスなどを単独または２以上のガスを混合して用いることができる。または、上記ガスに酸素ガス、ヘリウムガス、アルゴンガスまたは水素ガスなどを適宜添加することができる。特に、プラズマによって有機物を生成することができるガスを用いることが好ましい。例えば、Ｃ４Ｆ６ガス、Ｃ４Ｆ８ガス、またはＣＨＦ３ガスのいずれか一に、ヘリウムガス、アルゴンガスまたは水素ガスなどを適宜添加したものを使用することが好ましい。
ここで、導電体４１９ａ１及び導電体４１９ａ２はハードマスクとして機能し、エッチングの進行に伴って導電体４１９ａ１及び導電体４１９ａ２も除去される。
有機物を生成することができるガスを用いて、バリア膜４１７ａ１、バリア膜４１７ａ２、導電体４１９ａ１及び導電体４１９ａ２の側面に有機物を付着させながら、導電膜４１６Ｂをエッチングすることで、互いに向かい合う導電体４１６ａ１及び導電体４１６ａ２の側面をテーパー形状に形成することができる。
導電体４１６ａ１または導電体４１６ａ２は、本実施の形態に示すトランジスタのソース電極またはドレイン電極としての機能を有するので、導電体４１６ａ１と導電体４１６ａ２のお互いに向かい合う間隔の長さは、本トランジスタのチャネル長と呼ぶことができる。ここで、バリア膜４１７Ａの開口の幅を最小加工寸法とした場合、バリア膜４１７ａ１とバリア膜４１７ａ２の間の距離は、最小加工寸法である。導電体４１６ａ１と導電体４１６ａ２の間の距離は、バリア膜４１７ａ１とバリア膜４１７ａ２の間の距離より、導電体４１６ａ１及び導電体４１６ａ２の側面のテーパー形状の幅の分だけ近づくため、最小加工寸法より小さなチャネル長を形成することができる。
また、ドライエッチング法により導電体４１６ａ１と導電体４１６ａ２を形成した場合は、露出した酸化物４０６ｂにエッチングガスの残留成分などの不純物元素が付着する場合がある。例えば、エッチングガスとして塩素系ガスを用いると、塩素などが付着する場合がある。また、エッチングガスとして炭化水素系ガスを用いると、炭素や水素などが付着する場合がある。このため、酸化物４０６ｂの露出した表面に付着した不純物元素を低減することが好ましい。当該不純物の低減は、例えば、フッ化水素酸を純水で希釈した水溶液（希釈フッ酸液）を用いた洗浄処理、オゾンなどを用いた洗浄処理、または紫外線などを用いた洗浄処理で行なえばよい。なお、複数の洗浄処理を組み合わせてもよい。
また、酸化性ガスを用いたプラズマ処理を行ってもよい。例えば、亜酸化窒素ガスを用いたプラズマ処理を行う。当該プラズマ処理を行うことで、酸化物４０６ｂ中のフッ素濃度を低減することができる。また、試料表面の有機物を除去する効果も得られる。
また、露出した酸化物４０６ｂに対して、酸素ドープ処理を行ってもよい。また、後述する加熱処理を行ってもよい。
次に、第３の加熱処理を行ってもよい。第３の加熱処理は、第２の加熱処理と同様の条件で行うことができる。第３の加熱処理によって、酸化物４０６ｂの結晶性を高めることや、水素や水などの不純物を除去することなどができる。本実施の形態では、窒素雰囲気にて４００℃の温度で３０分間の処理を行なった後に、連続して酸素雰囲気にて４００℃の温度で３０分間の処理を行う。
次に、絶縁体４０２、酸化物４０６ａ、酸化物４０６ｂ、導電体４１６ａ１、４１６ａ２、バリア膜４１７ａ１、４１７ａ２の上に、酸化物４０６ｃとなる酸化膜４０６Ｃを成膜する。このように酸化膜４０６Ｃを成膜することにより、酸化物４０６ａ及び酸化物４０６ｂの側面を酸化膜４０６Ｃで覆うことができる。
酸化膜４０６Ｃの成膜は、酸化膜４０６Ａと同様にスパッタリング法を用いて成膜することが好ましい。
酸化膜４０６Ｃの成膜においては、成膜時の基板温度を、室温以上２００℃未満とすることが好ましい。例えば、成膜時の基板温度は室温にすればよく、成膜時に基板温度が室温より上昇しないように基板ホルダを冷却しながら成膜することが好ましい。
また、酸化膜４０６Ｃの成膜において、スパッタリングガスは、希ガス（代表的にはアルゴン）、酸素、希ガス及び酸素の混合ガスを適宜用いる。混合ガスの場合、成膜ガス全体に占める酸素ガスの割合が、７０％以上が好ましく、８０％以上がさらに好ましく、１００％がより好ましい。酸化膜４０６Ｃに過剰酸素を含む酸化物を用いることで、後の加熱処理によって酸化物４０６ｂに酸素を供給することができる。
また、酸化膜４０６Ｃの成膜のターゲットとして、上記のＩｎ−Ｍ−Ｚｎ酸化物ターゲットを用いることができる。ここで、酸化膜４０６ＣのＩｎ−Ｍ−Ｚｎ酸化物ターゲットは、元素Ｍに対するＩｎの原子数比が、酸化膜４０６ＢのＩｎ−Ｍ−Ｚｎ酸化物ターゲットにおける、元素Ｍに対するＩｎの原子数比より小さいことが好ましい。例えば、［Ｉｎ］：［Ｍ］：［Ｚｎ］＝１：１：１［原子数比］、またはその近傍値の原子数比である金属酸化物ターゲットを用いることが好ましい。
本実施の形態では、酸化膜４０６Ｃの成膜において、酸素ガス１００％程の雰囲気とし、基板温度を室温とし、［Ｉｎ］：［Ｇａ］：［Ｚｎ］＝１：１：１［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物ターゲットを用いて成膜を行う。
次に、酸化膜４０６Ｃの上に絶縁膜４１２Ａを成膜する。本実施の形態では、絶縁膜４１２ＡとしてＣＶＤ法により酸化窒化シリコン膜を形成する。
次に、第４の加熱処理を行ってもよい。第４の加熱処理は、第１の加熱処理と同様の条件で行うことができる。第４の加熱処理によって、絶縁膜４１２Ａに含まれる水素や水などの不純物を除去することなどができる。本実施の形態では、第４の加熱処理として窒素ガス雰囲気で温度を４００℃として加熱処理を行う。
次に、導電体４０４ａとなる導電膜４０４Ａ、導電体４０４ｂとなる導電膜４０４Ｂ、導電体４０４ｃとなる導電膜４０４Ｃ、を順に成膜する（図９（Ａ）（Ｂ）参照）。本実施の形態では、導電膜４０４Ａとしてスパッタリング法で成膜した金属酸化物を用い、導電膜４０４Ｂとして窒化チタンを用い、導電膜４０４Ｃとしてタングステンを用いる。導電膜４０４Ａを、スパッタリング法を用いて成膜することにより、絶縁膜４１２Ａに酸素を添加して、酸素過剰な状態にできる。特に、導電膜４０４Ａは酸化物４０６ｂのチャネル形成領域となる第３の領域の上に設けられるので、絶縁膜４１２Ａの第３の領域に近い部分に酸素を添加できる。これにより、絶縁体４１２から酸化物４０６ｂに効果的に酸素を供給することができる。
次に、第５の加熱処理を行ってもよい。第５の加熱処理は、第１の加熱処理と同様の条件で行うことができる。第５の加熱処理によって、導電膜４０４Ａのスパッタリング成膜で絶縁膜４１２Ａに添加された酸素を拡散させることができる。これにより、酸化物４０６ａ、酸化物４０６ｂおよび酸化物４０６ｃの酸素欠損を低減することができる。ここで、導電膜４０４Ａ、導電膜４０４Ｂおよび、導電膜４０４Ｃによって、酸素がトランジスタの上方に拡散することを防ぐことができ、酸化物４０６ｂに効果的に酸素を供給することができる。本実施の形態では、第５の加熱処理として窒素ガス雰囲気で温度を４００℃として加熱処理を行う。
次に、フォトリソグラフィ法を用いて、導電膜４０４Ａ、導電膜４０４Ｂ、および導電膜４０４Ｃの一部を選択的に除去して、導電体４０４ａ、導電体４０４ｂ及び導電体４０４ｃを有し、ゲートとして機能する導電体４０４を形成する（図９（Ｃ）（Ｄ）参照）。
次に、絶縁膜４１２Ａ及び導電体４０４の上に、後の工程でバリア膜４１８に加工されるバリア膜４１８Ａを成膜する（図９（Ｅ）（Ｆ）参照）。バリア膜４１８Ａは、ゲートキャップとして機能し、本実施の形態ではＡＬＤ法で成膜した酸化アルミニウムを用いる。
次に、フォトリソグラフィ法を用いて、バリア膜４１８Ａの一部を選択的に除去して、バリア膜４１８を形成する。このように、導電体４０４を覆ってバリア膜４１８を形成することにより、導電体４０４の酸化に周囲の過剰酸素が用いられることを防ぐことができる。
次に、フォトリソグラフィ法を用いて、酸化膜４０６Ｃ及び絶縁膜４１２Ａの一部を選択的に除去して、酸化物４０６ｃ及び絶縁体４１２を形成する（図９（Ｇ）（Ｈ）参照）。ここで、酸化物４０６ｃが、酸化物４０６ａ及び酸化物４０６ｂの周囲と絶縁体４０２の上面に接するように、酸化物４０６ｃを形成することが好ましい。このように酸化物４０６ｃを形成することで、酸化物４０６ｃが酸化物４０６ａ及び酸化物４０６ｂの側面を覆って形成される。これにより、後の工程で絶縁体４０８ａをスパッタリング法で成膜するときに、酸化物４０６ａ及び酸化物４０６ｂの側面がダメージを受けることを抑制することができる。
また、酸化物４０６ｃの上面に接して絶縁体４１２が形成され、酸化物４０６ｃの側端部と絶縁体４１２の側端部が略一致して形成されていることが好ましい。このような構成にすることにより、絶縁体４０８ａと絶縁体４１２の上面が接する領域の面積を広くすることができるので、絶縁体４０８ａの成膜により絶縁体４１２に添加される酸素の量を増加させることができる。これにより、絶縁体４１２から酸化物４０６ｂにより効果的に酸素を供給することができる。
なお、本実施の形態においては、バリア膜４１８を形成した後に、酸化物４０６ｃ及び絶縁体４１２を形成する構成について示したが、本実施の形態に示すトランジスタの作製方法はこれに限定されるものではない。例えば、酸化物４０６ｃ及び絶縁体４１２を形成した後で導電体４０４またはバリア膜４１８を形成してもよい。
次に、絶縁体４０２、絶縁体４１２及びバリア膜４１８の上に、スパッタリング法を用いて絶縁体４０８ａを成膜する。本実施の形態では、絶縁体４０８ａの膜厚を、５ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上２０ｎｍ以下程度にする。
絶縁体４０８ａは、酸素を含む雰囲気でスパッタリング法を用いて成膜することが好ましい。本実施の形態では、絶縁体４０８ａとして、酸素を含む雰囲気でスパッタリング法を用いて酸化アルミニウム膜を成膜する。これにより、絶縁体４０８ａと接する表面（絶縁体４０２の上面及び絶縁体４１２の上面など）の近傍に酸素を添加して、酸素過剰な状態にできる。ここで、酸素は、例えば、酸素ラジカルとして添加されるが、酸素が添加されるときの状態はこれに限定されない。酸素は、酸素原子、又は酸素イオンなどの状態で添加されてもよい。後の工程の熱処理などによって、酸素を拡散させて酸化物４０６ｂに効果的に酸素を供給することができる。
なお、絶縁体４０８ａを成膜する際に、基板加熱を行うことが好ましい。基板加熱は、１００℃よりも高く、３００℃以下であることが好ましい。基板温度を、１００℃よりも高くすることで、酸化物４０６ｂ中の水を除去することができる。また、形成した膜上に、表面吸着水が付着することを防止することができる。また、このように基板加熱を行いながら絶縁体４０８ａを成膜することにより、成膜しながら酸素を酸化物４０６ｂに拡散させることができる。
上記のように、本実施の形態に示す構成では、絶縁体４０８ａと絶縁体４１２の上面が接する領域の面積を広くすることができるので、絶縁体４０８ａの成膜により絶縁体４１２に添加される酸素の量を増加させることができる。これにより、絶縁体４１２から酸化物４０６ｂにより効果的に酸素を供給することができる。
次に、絶縁体４０８ａの上に、ＡＬＤ法を用いて絶縁体４０８ｂを成膜する（図１０（Ａ）（Ｂ）参照）。本実施の形態では、絶縁体４０８ｂの膜厚を５ｎｍ以上２０ｎｍ以下、好ましくは５ｎｍ以上１０ｎｍ以下、より好ましくは５ｎｍ以上７ｎｍ以下程度に成膜する。
絶縁体４０８ｂは、水または水素などの不純物が透過しにくい絶縁性材料を用いることが好ましく、例えば、酸化アルミニウムなどを用いることが好ましい。さらに、絶縁体４０８ｂをＡＬＤ法を用いて成膜することで、クラックやピンホールなどが形成されることを抑制し、被覆性良く成膜することができる。絶縁体４０８ａ及び絶縁体４０８ｂは凹凸を有する形状の上に成膜されるが、絶縁体４０８ｂをＡＬＤ法で成膜することにより、段切れ、クラック、ピンホールなどが形成されることなく、トランジスタを絶縁体４０８ｂで覆うことができる。これにより、水素、水などの不純物に対するバリア性をより顕著に向上させることができる。
このように、トランジスタを、絶縁体４０８ｂ、絶縁体４０８ａ、および絶縁体４０１に挟まれる構造とすることによって、酸素を外方拡散させず、絶縁体４０２、酸化物４０６ａ、酸化物４０６ｂ、酸化物４０６ｃ、および絶縁体４１２中に多くの酸素を含有させることができる。さらに、絶縁体４０８ｂの上方および絶縁体４０１の下方から水素、または水などの不純物が混入するのを防ぎ、絶縁体４０２、酸化物４０６ａ、酸化物４０６ｂ、酸化物４０６ｃ、および絶縁体４１２中の不純物濃度を低減させることができる。
次に、絶縁体４０８ｂ上に絶縁体４１０を成膜する。絶縁体４１０の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法またはＡＬＤ法などを用いて行うことができる。または、スピンコート法、ディップ法、液滴吐出法（インクジェット法など）、印刷法（スクリーン印刷、オフセット印刷など）、ドクターナイフ法、ロールコーター法またはカーテンコーター法などを用いて行うことができる。
絶縁体４１０の成膜は、好ましくはＣＶＤ法を用いる。より好ましくはプラズマＣＶＤ法を用いて成膜する。
絶縁体４１０は、上面が平坦性を有するように形成してもよい。例えば、絶縁体４１０は、成膜直後に上面が平坦性を有していてもよい。または、例えば、絶縁体４１０は、成膜後に基板裏面などの基準面と平行になるよう絶縁体などを上面から除去していくことで平坦性を有してもよい。このような処理を、平坦化処理と呼ぶ。平坦化処理としては、ＣＭＰ処理、ドライエッチング処理などがある。ただし、絶縁体４１０の上面が平坦性を有さなくても構わない。
次に、絶縁体４１０の上に絶縁体４２０を成膜する。絶縁体４２０は、絶縁体４０８ａと同様の絶縁体を設けることができる。
次に、第６の加熱処理を行ってもよい。第６の加熱処理は、第２の加熱処理と同様の条件で行うことができる。第６の加熱処理によって、絶縁体４０８ａのスパッタリング成膜で絶縁体４０２及び絶縁体４１２に添加された酸素を拡散させることができる。これにより、酸化物４０６ａ、酸化物４０６ｂおよび酸化物４０６ｃの酸素欠損を低減することができる。ここで、絶縁体４０８ａ、絶縁体４０８ｂおよび、絶縁体４０１によって、酸素がトランジスタの上方及び下方に拡散することを防ぐことができ、酸化物４０６ｂに効果的に酸素を供給することができる。また、第６の加熱処理によって、絶縁体４１０に含まれる水素や水などの不純物を除去することなどができる。本実施の形態では、窒素雰囲気にて４００℃の温度で１時間の処理を行なった後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行う。
ここで、酸化物４０６ｂが上記ｎｃ−ＯＳを含んでいることが好ましい。ｎｃ−ＯＳは微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において、原子配列に周期性を有するので、熱処理時に酸素が拡散しやすい。よって、上記の熱処理で基板面内で酸素の拡散の偏りが少なくなる。このような酸化物４０６ｂを用いてトランジスタを作製することにより、同一基板上のトランジスタの電気特性のばらつきを低減することができる。
なお、第６の熱処理は、絶縁体４２０の成膜後に限られるものではなく、絶縁体４１０の成膜後に行ってもよいし、絶縁体４０８ｂの成膜後に行ってもよいし、絶縁体４０８ａの成膜後に行ってもよい。
次に、絶縁体４２０の上に絶縁体４２２を成膜する（図１０（Ｃ）（Ｄ）参照）。絶縁体４２２は、絶縁体４１０と同様の絶縁体を設けることができる。
以上により、図１に示すトランジスタを作製することができる（図１（Ａ）乃至（Ｃ）参照。）。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、半導体装置の一形態を、図１１乃至図１３を用いて説明する。
［記憶装置］
本発明の一態様である半導体装置を使用した、記憶装置の一例を図１１に示す。
図１１に示す記憶装置は、トランジスタ９００、トランジスタ８００、トランジスタ７００、および容量素子６００を有している。
ここで、トランジスタ７００は先の実施の形態において図１に記載したものと同様のトランジスタである。ここで図１１に示すトランジスタ７００及びその近傍には、図１に示すトランジスタと同様に、絶縁体４０１と、絶縁体３０１と、導電体３１０と、絶縁体３０２と、絶縁体３０３と、絶縁体４０２と、酸化物４０６ａと、酸化物４０６ｂと、導電体４１６ａ１と、導電体４１６ａ２と、バリア膜４１７ａ１と、バリア膜４１７ａ２と、酸化物４０６ｃと、絶縁体４１２と、導電体４０４と、バリア膜４１８と、絶縁体４０８ａと、絶縁体４０８ｂと、絶縁体４１０と、絶縁体４２０と、絶縁体４２２と、が設けられる。
トランジスタ７００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ７００は、オフ電流が小さいため、これを記憶装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、記憶装置の消費電力を十分に低減することができる。
さらにトランジスタ７００のバックゲートに負の電位を印加することで、トランジスタ７００のオフ電流をより小さくすることができる。この場合、トランジスタ７００のバックゲート電圧を維持できる構成とすることにより、電源の供給なしで長期間の記憶保持が可能となる。
トランジスタ９００は、トランジスタ７００と同じ層に形成されており、並行して作製することができるトランジスタである。トランジスタ９００は、絶縁体３０１が開口部を有していて、開口部内に導電体３１０ｃｃ、導電体３１０ｄｃ、導電体３１０ｅｃが配置され、導電体３１０ｃｃ、導電体３１０ｄｃ、導電体３１０ｅｃおよび絶縁体３０１上の、絶縁体３０２、絶縁体３０３および絶縁体４０２と、絶縁体４０２上の酸化物４０６ｄと、酸化物４０６ｄ上の絶縁体４１２ａと、絶縁体４１２ａ上の導電体４０４ｋと、を有する。ここで、導電体３１０ｃｃは導電体３１０ｃａと導電体３１０ｃｂの積層であり、導電体３１０ｄｃは導電体３１０ｄａと導電体３１０ｄｂの積層であり、導電体３１０ｅｃは導電体３１０ｅａと導電体３１０ｅｂの積層である。導電体３１０ｃａ、導電体３１０ｄａおよび導電体３１０ｅａは導電体３１０ａと同じ層であり、導電体３１０ｃｂ、導電体３１０ｄｂおよび導電体３１０ｅｂは導電体３１０ｂと同じ層である。また、導電体４０４ｋは導電体４０４ｄと導電体４０４ｅと導電体４０４ｆの積層である。導電体４０４ｄは導電体４０４ａと同じ層であり、導電体４０４ｅは導電体４０４ｂと同じ層であり、導電体４０４ｆは導電体４０４ｃと同じ層である。
導電体３１０ｃｃおよび導電体３１０ｅｃは、絶縁体３０２、３０３、４０２に形成された開口を介して酸化物４０６ｄと接している。よって、導電体３１０ｃｃまたは導電体３１０ｅｃは、ソース電極又はドレイン電極のいずれかとして機能できる。また、導電体４０４ｋまたは導電体３１０ｄｃの一方は、ゲート電極として機能でき、他方はバックゲート電極として機能できる。
トランジスタ９００の活性層として機能する酸化物４０６ｄは、酸化物４０６ｃなどと同様に、酸素欠損が低減され、水素または水などの不純物が低減されている。これにより、トランジスタ９００のしきい値電圧を０Ｖより大きくし、オフ電流を低減し、Ｉｃｕｔを非常に小さくすることができる。ここで、Ｉｃｕｔとは、バックゲート電圧及びトップゲート電圧が０Ｖのときのドレイン電流のことを指す。
トランジスタ７００のバックゲート電圧を、トランジスタ９００によって制御する。例えば、トランジスタ９００のトップゲート及びバックゲートをソースとダイオード接続し、トランジスタ９００のソースとトランジスタ７００のバックゲートを接続する構成とする。この構成でトランジスタ７００のバックゲートの負電位を保持するとき、トランジスタ９００のトップゲート−ソース間の電圧および、バックゲート−ソース間の電圧は、０Ｖになる。トランジスタ９００のＩｃｕｔは非常に小さいので、この構成とすることにより、トランジスタ７００およびトランジスタ９００に電源供給をしなくてもトランジスタ７００のバックゲートの負電位を長時間維持することができる。これにより、トランジスタ７００及びトランジスタ９００を有する記憶装置は、長期にわたり記憶内容を保持することが可能である。
図１１において、配線３００１はトランジスタ８００のソースと電気的に接続され、配線３００２はトランジスタ８００のドレインと電気的に接続されている。また、配線３００３はトランジスタ７００のソースおよびドレインの一方と電気的に接続され、配線３００４はトランジスタ７００のトップゲートと電気的に接続され、配線３００６はトランジスタ７００のバックゲートと電気的に接続されている。そして、トランジスタ８００のゲート、およびトランジスタ７００のソースおよびドレインの他方は、容量素子６００の電極の一方と電気的に接続され、配線３００５は容量素子６００の電極の他方と電気的に接続されている。配線３００７はトランジスタ９００のソースと電気的に接続され、配線３００８はトランジスタ９００のトップゲートと電気的に接続され、配線３００９はトランジスタ９００のバックゲートと電気的に接続され、配線３０１０はトランジスタ９００のドレインと電気的に接続されている。ここで、配線３００６、配線３００７、配線３００８、及び配線３００９が電気的に接続されている。
＜記憶装置の構成１＞
図１１に示す記憶装置は、トランジスタ８００のゲートの電位が保持可能という特性を有することで、以下に示すように、情報の書き込み、保持、読み出しが可能である。
情報の書き込みおよび保持について説明する。まず、配線３００４の電位を、トランジスタ７００が導通状態となる電位にして、トランジスタ７００を導通状態とする。これにより、配線３００３の電位が、トランジスタ８００のゲート、および容量素子６００の電極の一方と電気的に接続するノードＦＧに与えられる。即ち、トランジスタ８００のゲートには、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という。）のどちらかが与えられるものとする。その後、配線３００４の電位を、トランジスタ７００が非導通状態となる電位にして、トランジスタ７００を非導通状態とすることにより、ノードＦＧに電荷が保持される（保持）。
トランジスタ７００のオフ電流が小さい場合、ノードＦＧの電荷は長期間にわたって保持される。
次に情報の読み出しについて説明する。配線３００１に所定の電位（定電位）を与えた状態で、配線３００５に適切な電位（読み出し電位）を与えると、配線３００２は、ノードＦＧに保持された電荷量に応じた電位をとる。これは、トランジスタ８００をｎチャネル型とすると、トランジスタ８００のゲートにＨｉｇｈレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｈは、トランジスタ８００のゲートにＬｏｗレベル電荷が与えられている場合の見かけ上のしきい値電圧Ｖｔｈ＿Ｌより低くなるためである。ここで、見かけ上のしきい値電圧とは、トランジスタ８００を「導通状態」とするために必要な配線３００５の電位をいうものとする。したがって、配線３００５の電位をＶｔｈ＿ＨとＶｔｈ＿Ｌの間の電位Ｖ０とすることにより、ノードＦＧに与えられた電荷を判別できる。例えば、書き込みにおいて、ノードＦＧにＨｉｇｈレベル電荷が与えられていた場合には、配線３００５の電位がＶ０（＞Ｖｔｈ＿Ｈ）となれば、トランジスタ８００は「導通状態」となる。一方、ノードＦＧにＬｏｗレベル電荷が与えられていた場合には、配線３００５の電位がＶ０（＜Ｖｔｈ＿Ｌ）となっても、トランジスタ８００は「非導通状態」のままである。このため、配線３００２の電位を判別することで、ノードＦＧに保持されている情報を読み出すことができる。
また、図１１に示す記憶装置をマトリクス状に配置することで、メモリセルアレイを構成することができる。
メモリセルをアレイ状に配置する場合、読み出し時には、所望のメモリセルの情報を読み出さなくてはならない。例えば、メモリセルアレイがＮＯＲ型の構成の場合、情報を読み出さないメモリセルのトランジスタ８００を非導通状態にすることで、所望のメモリセルの情報のみを読み出すことができる。この場合、ノードＦＧに与えられた電荷によらずトランジスタ８００が「非導通状態」となるような電位、つまり、Ｖｔｈ＿Ｈより低い電位を、情報を読み出さないメモリセルと接続される配線３００５に与えればよい。または、例えば、メモリセルアレイがＮＡＮＤ型の構成の場合、情報を読み出さないメモリセルのトランジスタ８００を導通状態にすることで、所望のメモリセルの情報をのみ読み出すことができる。この場合、ノードＦＧに与えられた電荷によらずトランジスタ８００が「導通状態」となるような電位、つまり、Ｖｔｈ＿Ｌより高い電位を、情報を読み出さないメモリセルと接続される配線３００５に与えればよい。
＜記憶装置の構成２＞
図１１に示す記憶装置は、トランジスタ８００を有さない構成としてもよい。トランジスタ８００を有さない場合も、先に述べた記憶装置と同様の動作により情報の書き込みおよび保持動作が可能である。
例えば、トランジスタ８００を有さない場合における、情報の読み出しについて説明する。トランジスタ７００が導通状態になると、浮遊状態である配線３００３と容量素子６００とが導通し、配線３００３と容量素子６００の間で電荷が再分配される。その結果、配線３００３の電位が変化する。配線３００３の電位の変化量は、容量素子６００の電極の一方の電位（または容量素子６００に蓄積された電荷）によって、異なる値をとる。
例えば、容量素子６００の電極の一方の電位をＶ、容量素子６００の容量をＣ、配線３００３が有する容量成分をＣＢ、電荷が再分配される前の配線３００３の電位をＶＢ０とすると、電荷が再分配された後の配線３００３の電位は、（ＣＢ×ＶＢ０＋ＣＶ）／（ＣＢ＋Ｃ）となる。したがって、メモリセルの状態として、容量素子６００の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとすると、電位Ｖ１を保持している場合の配線３００３の電位（＝（ＣＢ×ＶＢ０＋ＣＶ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合の配線３００３の電位（＝（ＣＢ×ＶＢ０＋ＣＶ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。
そして、配線３００３の電位を所定の電位と比較することで、情報を読み出すことができる。
本構成とする場合、例えば、メモリセルを駆動させるための駆動回路にシリコンが適用されたトランジスタを用い、トランジスタ７００として、酸化物半導体が適用されたトランジスタを駆動回路上に積層して配置する構成とすればよい。
以上に示した記憶装置は、酸化物半導体を用いたオフ電流の小さいトランジスタを適用することで、長期にわたって記憶内容を保持することが可能となる。つまり、リフレッシュ動作が不要となるか、またはリフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力の低い記憶装置を実現することができる。また、電力の供給がない場合（ただし、電位は固定されていることが好ましい）であっても、長期にわたって記憶内容を保持することが可能である。
また、該記憶装置は、情報の書き込みに高い電圧が不要であるため、素子の劣化が起こりにくい。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行わないため、絶縁体の劣化といった問題が生じない。即ち、本発明の一態様に係る記憶装置は、従来の不揮発性メモリとは異なり書き換え可能回数に制限はなく、信頼性が飛躍的に向上した記憶装置である。さらに、トランジスタの導通状態、非導通状態によって、情報の書き込みが行われるため、高速な動作が可能となる。
さらに、トランジスタ７００は、先の実施の形態に記載の通り、ＣＡＣ−ＯＳを活性層に用いており、大きいオン電流を得ることができる。これにより、さらに情報の書き込み速度を向上させ、高速な動作が可能となる。
＜記憶装置の構造１＞
本発明の一態様の記憶装置の一例を、図１１に示す。記憶装置は、トランジスタ９００、トランジスタ８００、トランジスタ７００、容量素子６００を有する。トランジスタ７００はトランジスタ８００の上方に設けられ、容量素子６００はトランジスタ８００、およびトランジスタ７００の上方に設けられている。
トランジスタ８００は、基板８１１上に設けられ、導電体８１６、絶縁体８１４、基板８１１の一部からなる半導体領域８１２、およびソース領域またはドレイン領域として機能する低抵抗領域８１８ａ、および低抵抗領域８１８ｂを有する。
トランジスタ８００は、ｐチャネル型、あるいはｎチャネル型のいずれでもよい。
半導体領域８１２のチャネルが形成される領域、その近傍の領域、ソース領域、またはドレイン領域となる低抵抗領域８１８ａ、および低抵抗領域８１８ｂなどにおいて、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含むことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いることで、トランジスタ８００をＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
低抵抗領域８１８ａ、および低抵抗領域８１８ｂは、半導体領域８１２に適用される半導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ型の導電性を付与する元素を含む。
ゲート電極として機能する導電体８１６は、ヒ素、リンなどのｎ型の導電性を付与する元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。
なお、導電体の材料により、仕事関数を定めることで、しきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタルなどの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特にタングステンを用いることが耐熱性の点で好ましい。
なお、図１１に示すトランジスタ８００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。また、＜記憶装置の構成２＞に示す構成とする場合、トランジスタ８００を設けなくともよい。
トランジスタ８００を覆って、絶縁体８２０、絶縁体８２２、絶縁体８２４、および絶縁体８２６が順に積層して設けられている。
絶縁体８２０、絶縁体８２２、絶縁体８２４、および絶縁体８２６として、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウムなどを用いればよい。
絶縁体８２２は、その下方に設けられるトランジスタ８００などによって生じる段差を平坦化する平坦化膜として機能を有していてもよい。例えば、絶縁体８２２の上面は、平坦性を高めるためにＣＭＰ法等を用いた平坦化処理により平坦化されていてもよい。
また、絶縁体８２４には、基板８１１、またはトランジスタ８００などから、トランジスタ７００及びトランジスタ９００が設けられる領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。ここで、バリア性とは、水素、および水に代表される不純物の拡散を抑制する機能とする。例えば、３５０℃または４００℃の雰囲気下において、バリア性を有する膜中の一時間当たりの水素の拡散距離が５０ｎｍ以下であればよい。好ましくは、３５０℃または４００℃の雰囲気下において、バリア性を有する膜中における一時間当たりの水素の拡散距離が３０ｎｍ以下、さらに好ましくは２０ｎｍ以下であるとよい。
水素に対するバリア性を有する膜の一例として、例えば、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ７００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ７００及びトランジスタ９００と、トランジスタ８００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
水素の脱離量は、例えば、ＴＤＳなどを用いて分析することができる。例えば、絶縁体８２４の水素の脱離量は、ＴＤＳ分析において、５０℃から５００℃の範囲において、水素分子に換算した脱離量が、絶縁体８２４の面積当たりに換算して、２×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、好ましくは１×１０１５ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下、より好ましくは５×１０１４ｍｏｌｅｃｕｌｅｓ／ｃｍ２以下であればよい。
なお、絶縁体８２６は、絶縁体８２４よりも誘電率が低いことが好ましい。例えば、絶縁体８２６の比誘電率は４未満が好ましく、３未満がより好ましい。また例えば、絶縁体８２４の比誘電率は、絶縁体８２６の比誘電率の０．７倍以下が好ましく、０．６倍以下がより好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。
また、絶縁体８２０、絶縁体８２２、絶縁体８２４、および絶縁体８２６には容量素子６００、またはトランジスタ７００と電気的に接続する導電体８２８、および導電体８３０等が埋め込まれている。なお、導電体８２８、および導電体８３０はプラグ、または配線として機能を有する。また、後述するが、プラグまたは配線として機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
各プラグ、および配線（導電体８２８、および導電体８３０等）の材料としては、金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。また、各プラグ、および配線は複数の層から形成されていても良い。例えば、導電性材料からなるシード層やバリア層、あるいは後から形成する導電性材料と絶縁体との密着性を向上させるための層、を形成後にさらに導電性材料を形成して、導電体としても良い。例えば、チタン、窒化チタン、タンタル及び窒化タンタルから選ばれた材料を一層目として形成した後にタングステン、モリブデン、アルミニウムあるいは銅を形成することで導電体を形成することができる。
絶縁体８２６、および導電体８３０上に、配線層を設けてもよい。例えば、図１１において、絶縁体８５０、絶縁体８５２、及び絶縁体８５４が順に積層して設けられている。また、絶縁体８５０、絶縁体８５２、及び絶縁体８５４には、導電体８５６が形成されている。導電体８５６は、プラグ、または配線として機能を有する。なお導電体８５６は、導電体８２８、および導電体８３０と同様の材料を用いて設けることができる。なお導電体８５６は、導電体８２８、および導電体８３０と同じ材料で形成しても良いし、異なる材料で形成しても良い。
なお、例えば、絶縁体８５０は、絶縁体８２４と同様に、水素に対するバリア性を有する絶縁体を用いることが好ましい。また、導電体８５６は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、水素に対するバリア性を有する絶縁体８５０が有する開口部に、水素に対するバリア性を有する導電体が形成される。当該構成により、トランジスタ８００とトランジスタ７００及びトランジスタ９００とは、バリア層により分離することができ、トランジスタ８００からトランジスタ７００及びトランジスタ９００への水素の拡散を抑制することができる。
なお、水素に対するバリア性を有する導電体としては、例えば、窒化タンタル等を用いるとよい。また、窒化タンタルと導電性が高いタングステンを積層することで、配線としての導電性を保持したまま、トランジスタ８００からの水素の拡散を抑制することができる。この場合、水素に対するバリア性を有する窒化タンタル層が、水素に対するバリア性を有する絶縁体８５０と接する構造であることが好ましい。
絶縁体８５４上には、絶縁体８５８、絶縁体７１０、絶縁体４０１、および絶縁体３０１が、順に積層して設けられている。絶縁体８５８、絶縁体７１０、絶縁体４０１、および絶縁体３０１のいずれかは、酸素や水素に対してバリア性のある物質を用いることが好ましい。
例えば、絶縁体８５８および絶縁体４０１には、例えば、基板８１１、またはトランジスタ８００を設ける領域などから、トランジスタ７００及びトランジスタ９００を設ける領域に、水素や不純物が拡散しないようなバリア性を有する膜を用いることが好ましい。従って、絶縁体８２４と同様の材料を用いることができる。
また、水素に対するバリア性を有する膜の一例として、ＣＶＤ法で形成した窒化シリコンを用いることができる。ここで、トランジスタ７００等の酸化物半導体を有する半導体素子に、水素が拡散することで、該半導体素子の特性が低下する場合がある。従って、トランジスタ７００及びトランジスタ９００と、トランジスタ８００との間に、水素の拡散を抑制する膜を用いることが好ましい。水素の拡散を抑制する膜とは、具体的には、水素の脱離量が少ない膜とする。
また、水素に対するバリア性を有する膜として、例えば、絶縁体４０１には、酸化アルミニウム、酸化ハフニウム、酸化タンタルなどの金属酸化物を用いることが好ましい。
特に、酸化アルミニウムは、酸素、およびトランジスタの電気特性の変動要因となる水素、水分などの不純物、の両方に対して膜を透過させない遮断効果が高い。したがって、酸化アルミニウムは、トランジスタの作製工程中および作製後において、水素、水分などの不純物のトランジスタ７００及びトランジスタ９００への混入を防止することができる。また、トランジスタ７００を構成する酸化物からの酸素の放出を抑制することができる。そのため、トランジスタ７００及びトランジスタ９００に対する保護膜として用いることに適している。
また、例えば、絶縁体７１０、および絶縁体３０１には、絶縁体８２０と同様の材料を用いることができる。また、当該絶縁体に、比較的誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体３０１として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体８５８、絶縁体７１０、絶縁体４０１、および絶縁体３０１には、導電体７１８、及びトランジスタ７００及びトランジスタ９００を構成する導電体（導電体３１０、導電体３１０ｃｃ、導電体３１０ｄｃ、導電体３１０ｅｃ）等が埋め込まれている。なお、導電体７１８は、容量素子６００、またはトランジスタ８００と電気的に接続するプラグ、または配線としての機能を有する。導電体７１８は、導電体８２８、および導電体８３０と同様の材料を用いて設けることができる。
特に、絶縁体８５８、および絶縁体４０１と接する領域の導電体７１８は、酸素、水素、および水に対するバリア性を有する導電体であることが好ましい。当該構成により、トランジスタ８００とトランジスタ７００とは、酸素、水素、および水に対するバリア性を有する層で、完全に分離することができ、トランジスタ８００からトランジスタ７００及びトランジスタ９００への水素の拡散を抑制することができる。
絶縁体３０１の上方には、トランジスタ７００及びトランジスタ９００が設けられている。トランジスタ７００及びトランジスタ９００の上方には、絶縁体４２０が設けられている。絶縁体４２０は、絶縁体４０１と同様の材料を用いることができる。これにより、絶縁体４２０は、トランジスタ７００及びトランジスタ９００に対する保護膜として機能する。さらに、図１１に示すように、絶縁体３０１、３０２、３０３、４０２、４０８ａ、４０８ｂ、４１０に開口を形成して絶縁体４０１と絶縁体４２０が接する構成とすることが好ましい。このような構成とすることにより、絶縁体４０１と絶縁体４２０でトランジスタ７００、トランジスタ９００を封止することができ、水素または水などの不純物の浸入を防ぐことができる。
絶縁体４２０の上には、絶縁体４２２が設けられている。絶縁体４２２は、絶縁体８２０と同様の材料を用いることができる。また、当該絶縁体に、比較的誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体４２２として、酸化シリコン膜や酸化窒化シリコン膜などを用いることができる。
また、絶縁体３０２、絶縁体３０３、絶縁体４０２、絶縁体４０８ａ、絶縁体４０８ｂ、および絶縁体４２２には、導電体７８５等が埋め込まれている。
導電体７８５は、容量素子６００、トランジスタ７００、またはトランジスタ８００と電気的に接続するプラグ、または配線として機能を有する。導電体７８５は、導電体８２８、および導電体８３０と同様の材料を用いて設けることができる。
例えば、導電体７８５を積層構造として設ける場合、酸化しにくい（耐酸化性が高い）導電体を含むことが好ましい。特に、過剰酸素領域を有する絶縁体４０２と接する領域に、耐酸化性が高い導電体を設けることが好ましい。当該構成により、絶縁体４０２から過剰な酸素を、導電体７８５が吸収することを抑制することができる。また、導電体７８５は、水素に対するバリア性を有する導電体を含むことが好ましい。特に、過剰酸素領域を有する絶縁体４０２と接する領域に、水素などの不純物に対するバリア性を有する導電体を設けることで、導電体７８５中の不純物、および導電体７８５の一部の拡散や、外部からの不純物の拡散経路となることを抑制することができる。
また、絶縁体４２２、および導電体７８５上に、導電体７８７、および容量素子６００などを設ける。なお、容量素子６００は、導電体６１２、絶縁体６３０、絶縁体６３２、絶縁体６３４、および導電体６１６とを有する。導電体６１２、および導電体６１６は、容量素子６００の電極として機能を有し、絶縁体６３０、絶縁体６３２、および絶縁体６３４は容量素子６００の誘電体として機能を有する。
導電体７８７は、容量素子６００、トランジスタ７００、またはトランジスタ８００と電気的に接続するプラグ、または配線として機能を有する。また、導電体６１２は、容量素子６００の電極の一方として機能を有する。なお、導電体７８７、および導電体６１２は、同時に形成することができる。
導電体７８７、および導電体６１２には、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、クロム、ネオジム、スカンジウムから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化タンタル膜、窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。又は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物などの導電性材料を適用することもできる。
絶縁体６３０、絶縁体６３２および絶縁体６３４は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。
例えば、絶縁体６３２に、酸化アルミニウムなどの高誘電率（ｈｉｇｈ−ｋ）材料を用いた場合、容量素子６００は、単位面積当たりの容量を大きくすることができる。また、絶縁体６３０、および絶縁体６３４には、酸化窒化シリコンなどの絶縁耐力が大きい材料を用いるとよい。絶縁耐力が大きい絶縁体により、高誘電体を挟むことで、容量素子６００の静電破壊を抑制し、かつ容量の大きな容量素子とすることができる。
また、導電体６１６は、絶縁体６３０、絶縁体６３２および絶縁体６３４を介して、導電体６１２の側面、および上面を覆うように設ける。当該構成により、導電体６１２の側面は、絶縁体を介して、導電体６１６に包まれる。当該構成とすることで、導電体６１２の側面でも容量が形成されるため、容量素子の投影面積当たりの容量を増加させることができる。従って、記憶装置の小面積化、高集積化、および微細化が可能となる。
なお、導電体６１６は、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、特にタングステンを用いることが好ましい。また、導電体などの他の構造と同時に形成する場合は、低抵抗金属材料であるＣｕ（銅）やＡｌ（アルミニウム）等を用いればよい。
導電体６１６、および絶縁体６３４上には、絶縁体６５０が設けられている。絶縁体６５０は、絶縁体８２０と同様の材料を用いて設けることができる。また、絶縁体６５０は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。
以上が構成例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた記憶装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された記憶装置を提供することができる。
＜変形例１＞
記憶装置の変形例の一例を、図１２に示す。図１２は、図１１と、トランジスタ８００の構成が異なる。
図１２に示すトランジスタ８００はチャネルが形成される半導体領域８１２（基板８１１の一部）が凸形状を有する。また、半導体領域８１２の側面および上面を、絶縁体８１４を介して、導電体８１６が覆うように設けられている。なお、導電体８１６は仕事関数を調整する材料を用いてもよい。このようなトランジスタ８００は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
＜変形例２＞
記憶装置の変形例の一例を、図１３に示す。図１３は、図１１と、容量素子６００の配置などが異なる。なお、図１３ではトランジスタ９００を図示していない。
図１３に示す容量素子６００は、図１１と異なり容量素子６００をトランジスタ７００と同じ層で形成している。図１３に示す容量素子６００は、導電体４１６ａ２、バリア膜４１７ａ２、酸化物４０６ｃ、絶縁体４１２、および導電体４０４ｊを有する。導電体４１６ａ２及び導電体４０４ｊは、容量素子６００の電極として機能を有し、バリア膜４１７ａ２、酸化物４０６ｃ、および絶縁体４１２は容量素子６００の誘電体として機能を有する。
導電体４０４ｊは導電体４０４ｇと導電体４０４ｈと導電体４０４ｉの積層である。導電体４０４ｇは導電体４０４ａと同じ層であり、導電体４０４ｈは導電体４０４ｂと同じ層であり、導電体４０４ｉは導電体４０４ｃと同じ層である。
当該構成のトランジスタ８００と、トランジスタ７００を組み合わせて用いることで、小面積化、高集積化、微細化が可能となる。
本構成を用いることで、酸化物半導体を有するトランジスタを用いた記憶装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された記憶装置を提供することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
本実施例では、試料１Ａとして、本発明の一態様である、図１３に示すトランジスタ７００及び容量素子６００を作製し、電気特性および信頼性試験を行った。また、比較用の試料１Ｂとして、従来の作製方法によりトランジスタを作製し、信頼性試験を行った。
なお、トランジスタ７００のチャネル長は０．１８μｍ、チャネル幅は０．３５μｍとした。
＜試料１Ａの作製方法＞
以下に、試料１Ａの作製方法を説明する。
まず、絶縁体７１０として、ｐ型シリコン単結晶ウエハ上に、熱酸化法によって、酸化シリコン膜を４００ｎｍの膜厚で成膜した。続いて、絶縁体７１０上に絶縁体４０１として、スパッタリング法によって、酸化アルミニウム膜を４０ｎｍの膜厚で成膜した。また、絶縁体４０１上に絶縁体３０１として、ＣＶＤ法によって、酸化窒化シリコン膜を１６０ｎｍの膜厚で成膜した。
次に、絶縁体３０１上に、スパッタリング法によって、タングステン膜を３５ｎｍの膜厚で成膜した。次に、リソグラフィー法によって、タングステン膜を加工し、タングステン膜を有するハードマスクを形成した。
次に、ダマシン法によって、絶縁体４０１、および絶縁体３０１を加工し、開口部および配線を設ける溝を形成した。該開口部および該溝に、スパッタリング法によって、窒化タンタル膜を成膜し、窒化タンタル膜上に、ＡＬＤ法によって、窒化チタン膜を成膜し、窒化チタン膜上に、ＣＶＤ法によって、タングステン膜を成膜した。次にＣＭＰ処理によって、酸化窒化シリコン膜の上面に達するまで、タングステン膜、窒化チタン膜、および窒化タンタル膜を研磨し、開口部内および溝にタングステン、窒化チタン、および窒化タンタルを埋め込むことで、導電体３１０、および導電体７１８に対応する導電体を形成した。
次に、絶縁体３０２、絶縁体３０３、および絶縁体４０２として、酸化窒化シリコン膜、酸化ハフニウム膜、および酸化窒化シリコン膜を順に成膜した。絶縁体３０２に対応する酸化窒化シリコン膜は、ＣＶＤ法によって１０ｎｍの膜厚で成膜し、絶縁体３０３に対応する酸化ハフニウム膜は、ＡＬＤ法によって２０ｎｍの膜厚で成膜し、絶縁体４０２に対応する酸化窒化シリコン膜は、ＣＶＤ法によって、３０ｎｍの膜厚で成膜した。
次に熱処理を行った。熱処理は、窒素を含む雰囲気にて温度４００℃、１時間の処理を行った。
次に、酸化物４０６ａとなる第１の酸化物として、スパッタリング法によって、Ｉｎ−Ｇａ−Ｚｎ酸化物を５ｎｍの膜厚で成膜した。第１の酸化物は、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のターゲットを用いて、酸素ガス流量４５ｓｃｃｍ、圧力０．７Ｐａ、基板温度２００℃の条件にて成膜した。
次に、第１の酸化物上に、酸化物４０６ｂとなる第２の酸化物として、スパッタリング法によって、Ｉｎ−Ｇａ−Ｚｎ酸化物を２０ｎｍの膜厚で成膜した。第２の酸化物は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて、アルゴンガス流量４０ｓｃｃｍ、酸素ガス流量５ｓｃｃｍ、圧力０．７Ｐａ、基板温度１３０℃の条件にて成膜した。なお、第１の酸化物と第２の酸化物とは、連続成膜した。
次に熱処理を行った。熱処理は、窒素を含む雰囲気にて温度４００℃、１時間の処理を行い、続いて酸素を含む雰囲気にて温度４００℃、１時間の処理を行った。
次に、第２の酸化物上に、スパッタリング法によって、窒化タンタル膜を３０ｎｍの膜厚で成膜した。次に窒化タンタル膜上に、ＡＬＤ法によって、酸化アルミニウム膜を５ｎｍの膜厚で成膜した。次に、酸化アルミニウム膜上に、スパッタリング法によって、タングステン膜を１５ｎｍの膜厚で成膜した。
次に、リソグラフィー法によって、チャネルが形成される領域の上記タングステン膜および上記酸化アルミニウム膜をエッチングした。該エッチングは、ドライエッチング法を用いた。
次に、リソグラフィー法によって、タングステン膜、酸化アルミニウム膜、窒化タンタル膜、第２の酸化物、および第１の酸化物の不要部分を順にエッチングした。該エッチングはドライエッチング法を用いた。当該加工により、酸化物４０６ａ、酸化物４０６ｂ、バリア膜４１７ａ１、およびバリア膜４１７ａ２を形成した。
次に、チャネルが形成される領域を除去したタングステン膜および酸化アルミニウム膜をマスクとして用い、チャネルが形成される部分の窒化タンタル膜をエッチングした。該エッチングはドライエッチング法を用いた。当該加工により、導電体４１６ａ１、および導電体４１６ａ２を形成した。なお、該エッチングにより、マスクとして用いたタングステン膜は消失した。
次に、熱処理を行った。熱処理は、窒素を含む雰囲気にて温度４００℃、３０分間の処理を行い、続いて酸素を含む雰囲気にて温度４００℃、３０分間の処理を行った。
次に、酸化物４０６ｃとなる第３の酸化物として、スパッタリング法によって、Ｉｎ−Ｇａ−Ｚｎ酸化物を５ｎｍの膜厚で成膜した。第３の酸化物は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のターゲットを用いて、酸素ガス流量４５ｓｃｃｍ、圧力０．７Ｐａ、基板温度Ｒ．Ｔ．の条件にて成膜した。
次に、絶縁体４１２となる酸化窒化シリコン膜をＣＶＤ法によって１３ｎｍの膜厚で成膜した。
次に、熱処理を行った。熱処理は、窒素を含む雰囲気にて温度４００℃、１時間の処理を行った。
次に、導電体４０４ａ、および導電体４０４ｇとなる第４の酸化物として、スパッタリング法によって、Ｉｎ−Ｇａ−Ｚｎ酸化物を１０ｎｍの膜厚で成膜した。第４の酸化物は、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のターゲットを用いて、酸素ガス流量４５ｓｃｃｍ、圧力０．７Ｐａ、基板温度２００℃の条件にて成膜した。
次に、第４の酸化物上に、スパッタリング法によって、導電体４０４ｂ、および導電体４０４ｈとなる窒化チタン膜を５ｎｍの膜厚で成膜し、該窒化チタン膜上に、スパッタリング法によって、導電体４０４ｃ、および導電体４０４ｉとなるタングステン膜を５０ｎｍの膜厚で成膜した。なお、窒化チタン膜とタングステン膜は、連続成膜した。
次に、熱処理を行った。熱処理は、窒素を含む雰囲気にて温度４００℃、１時間の処理を行った。
次に、リソグラフィー法によって、タングステン膜、窒化チタン膜および第４の酸化物を順にエッチングした。タングステン膜、窒化チタン膜のエッチングはドライエッチング法を用い、第４の酸化物は、ウェットエッチング法を用いた。当該加工により、導電体４０４、および導電体４０４ｊを形成した。
次に、ＡＬＤ法によって、バリア膜４１８およびバリア膜４１８ｂとなる酸化アルミニウム膜を７ｎｍの膜厚で成膜した。続いて、リソグラフィー法によって、酸化アルミニウム膜の一部をエッチングした。酸化アルミニウム膜のエッチングはドライエッチング法を用いた。当該加工により、バリア膜４１８およびバリア膜４１８ｂを形成した。
次に、リソグラフィー法によって、絶縁体４１２となる酸化窒化シリコン膜および第３の酸化物の一部を順にエッチングした。該エッチングはドライエッチング法を用いた。また、当該加工により、絶縁体４１２、および酸化物４０６ｃを形成した。ここで、酸化物４０６ｃは、酸化物４０６ａ、酸化物４０６ｂ、導電体４１６ａ１、４１６ａ２、及びバリア膜４１７ａ１、４１７ａ２を覆うように形成した。
次に、スパッタリング法によって、絶縁体４０８ａとして、酸化アルミニウム膜をアルゴンガス流量２５ｓｃｃｍ、酸素ガス流量２５ｓｃｃｍ、圧力０．４Ｐａ、基板温度２５０℃の条件にて２０ｎｍの膜厚で成膜した。
次に、ＡＬＤ法によって、絶縁体４０８ｂとして、酸化アルミニウム膜を５ｎｍの膜厚で成膜した。基板温度は２５０℃とした。
次に、ＣＶＤ法によって、絶縁体４１０となる酸化窒化シリコン膜を４３０ｎｍの膜厚で成膜した。次に、ＣＭＰ処理を行ない、酸化窒化シリコン膜を研磨し、酸化窒化シリコン膜の表面を平坦化することで、絶縁体４１０を形成した。
次に、絶縁体４１０上に、絶縁体４２０として、酸化アルミニウム膜を４０ｎｍの膜厚で成膜した。該酸化アルミニウム膜の成膜は、スパッタリング法を用いて、アルゴンガス流量２５ｓｃｃｍ、酸素ガス流量２５ｓｃｃｍ、圧力０．４Ｐａ、基板温度２５０℃の条件で行った。
次に熱処理を行った。熱処理は、窒素を含む雰囲気にて温度４００℃、１時間の処理を行い、続いて酸素を含む雰囲気にて温度４００℃、１時間の処理を行った。
次に、ＣＶＤ法によって、絶縁体４２２として、酸化窒化シリコン膜を１５０ｎｍの膜厚で成膜した。
次に、リソグラフィー法によって、導電体７１８に達するコンタクトホール、導電体４１６ａ１に達するコンタクトホール、導電体４１６ａ２に達するコンタクトホール、導電体４０４に達するコンタクトホール、および導電体４０４ｊに達するコンタクトホールを形成した。続いて、スパッタリング法によって、窒化タンタル膜を４０ｎｍの膜厚で成膜し、ＡＬＤ法によって窒化チタン膜を５ｎｍの膜厚で成膜し、ＣＶＤ法によって、タングステン膜を２５０ｎｍの膜厚で成膜した。
次に、ＣＭＰ処理を行い、タングステン膜、窒化チタン膜および窒化タンタル膜を、絶縁体４２２へ達するまで研磨を行なうことで、各コンタクトホール内に導電体が埋め込まれ、導電体７８５を形成した。
次に、スパッタリング法によって、第１のチタン膜を２０ｎｍの膜厚で、第１の窒化チタン膜を３０ｎｍの膜厚で、アルミニウム膜を１００ｎｍの膜厚で、第２のチタン膜を５ｎｍの膜厚で、第２の窒化チタン膜を４５ｎｍの膜厚で、連続成膜した。
次に、リソグラフィー法によって、第１のチタン膜、第１の窒化チタン膜、アルミニウム膜、第２のチタン膜および第２の窒化チタン膜を加工し、導電体７８７に対応する配線層を形成した。
次に、塗布法によって、感光性ポリイミド膜を１．６μｍの膜厚で形成し、リソグラフィー法によって、測定端子（測定パッド）となる部分の感光性ポリイミド膜を除去した。
最後に該感光性ポリイミド膜を温度３００℃で１時間の熱処理を行った。
以上の工程より、試料１Ａを作製した。
＜トランジスタの電気特性＞
次に、試料１Ａの電気特性として、Ｉｄ−Ｖｇ特性を測定した。
なお、Ｉｄ−Ｖｇ特性の測定では、トランジスタ７００の第１のゲート電極として機能する導電体４０４に印加する電位を、第１の値から第２の値まで変化させたときの、ソース電極として機能する導電体４１６ａ１とドレイン電極として機能する導電体４１６ａ２との間の電流（以下、ドレイン電流Ｉｄという。）の変化を測定する。
ここでは、導電体４１６ａ１と導電体４１６ａ２との間の電位（以下、ドレイン電位Ｖｄという。）を０．１Ｖ、３．３Ｖとし、導電体４１６ａ１と導電体４０４との間の電位（以下、ゲート電位Ｖｇという。）を−３．３Ｖから＋３．３Ｖまで変化させたときのドレイン電流Ｉｄの変化を測定した。
なお、本測定においては、第２のゲート電極（バックゲート電極）として機能する導電体３１０の電位は０Ｖに設定した。また、本測定においては各試料の面内３６個のトランジスタのＩｄ−Ｖｇ特性、および電界効果移動度（μＦＥ）を測定した。その結果を、図１４（Ａ）に示す。
ここで、図１４（Ｂ）に、３．３Ｖのドレイン電位Ｖｄを印加した場合において、基板内のＶｓｈのばらつきを示す。なお、Ｖｓｈとは、Ｉｄ−Ｖｇ特性において、Ｉｄ＝１．０×１０−１２（Ａ）の時のＶｇの値と定義する。
また、図１４（Ｃ）に、０．１Ｖのドレイン電圧Ｖｄを印加した場合において、基板内のサブスレッショルド値（以下、Ｓ値ともいう）のばらつきを示す。図１４（Ｄ）には、０．１Ｖのドレイン電圧Ｖｄを印加した場合において、基板内の電界効果移動度（線形）のばらつきを示す。
試料１Ａにおいて、Ｖｓｈ、Ｓ値、および移動度は、基板内でのばらつきが小さいことが分かった。即ち、試料１Ａにおいて、Ｖｓｈは、約０．０Ｖから約０．５Ｖの範囲で、ばらつきが見られた。また、Ｓ値は、約８０ｍＶ／ｄｅｃ．から約１００ｍＶ／ｄｅｃ．の範囲で、ばらつきが見られた。また、電界効果移動度は、約１０．０ｃｍ２／Ｖｓから約１５．０ｃｍ２／Ｖｓの範囲でばらつきが見られた。
＜トランジスタのバイアス−熱ストレス試験（ＢＴ試験）＞
次に、試料１Ａの信頼性試験を行った。信頼性試験としては、Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ（ＢＴ）ストレス試験を行った。ＢＴストレス試験は、トランジスタの信頼性試験の中で最も重要な信頼性試験項目の一つである。
例えば、ＧＢＴ（Ｇａｔｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験では、トランジスタ７００のソース電極として機能する導電体４１６ａ１、ドレイン電極として機能する導電体４１６ａ２、第２のゲート電極（バックゲート）として機能する導電体３１０を同電位とし、第１のゲート電極として機能する導電体４０４には、導電体４１６ａ１、導電体４１６ａ２、導電体３１０とは異なる電位を一定時間印加する。
なお、導電体４０４に与える電位が導電体４１６ａ１、および導電体４１６ａ２の電位よりも高い場合をプラス（＋）ストレスとした（＋ＧＢＴ）。また、導電体４０４に与える電位が導電体４１６ａ１、および導電体４１６ａ２の電位よりも低い場合をマイナス（−）ストレスとした（−ＧＢＴ）。
また、導電体４０４、導電体３１０、および導電体４１６ａ１を同電位とし、導電体４１６ａ２に、導電体４０４、導電体３１０、および導電体４１６ａ１よりも高い電位を一定時間印加するストレス試験を、＋ＤＢＴ（＋ Ｄｒａｉｎ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験とする。さらに、導電体４０４、導電体４１６ａ１、および導電体４１６ａ２を同電位とし、導電体３１０に、導電体４０４、導電体４１６ａ１、および導電体４１６ａ２よりも低い電位を一定時間印加するストレス試験を、−ＢＧＢＴ（− ＢａｃｋＧａｔｅ Ｂｉａｓ Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試験とする。
ここでは、＋ＧＢＴストレス試験として、試料温度＝１２５℃にて、ゲート電位Ｖｇ＝＋３．６３Ｖ、ドレイン電位Ｖｄ＝０Ｖ、ソース電位Ｖｓ＝０Ｖ、およびバックゲート電位Ｖｂｇ＝０Ｖに設定した。また、−ＧＢＴストレス試験として、試料温度＝１２５℃にて、ゲート電位Ｖｇ＝−３．６３Ｖ、ドレイン電位Ｖｄ＝０Ｖ、ソース電位Ｖｓ＝０Ｖ、およびバックゲート電位Ｖｂｇ＝０Ｖに設定した。
また、＋ＤＢＴストレス試験として、試料温度＝１２５℃にて、ドレイン電位Ｖｄ＝＋３．６３Ｖ、ゲート電位Ｖｇ＝０Ｖ、ソース電位Ｖｓ＝０Ｖ、およびバックゲート電位Ｖｂｇ＝０Ｖに設定した。また、−ＢＧＢＴストレス試験として、試料温度＝１２５℃にて、バックゲート電位Ｖｂｇ＝−５Ｖ、ドレイン電位Ｖｄ＝０Ｖ、ソース電位Ｖｓ＝０Ｖ、およびゲート電位Ｖｇ＝０Ｖに設定した。
また、トランジスタの電気特性の変動量の指標として、Ｖｓｈの経時変化を表すΔＶｓｈを用いた。ΔＶｓｈは、例えば、ストレス開始時のＶｓｈが０．５０Ｖであり、ストレス１００ｓｅｃ経過時のＶｓｈが、−０．５５Ｖであったとすると、ストレス１００ｓｅｃ経過時のΔＶｓｈは、−１．０５Ｖとなる。
図１５に、試料１Ａの試験結果を示す。また、図１５において、縦軸にトランジスタのしきい値電圧の変化量（ΔＶｓｈ［Ｖ］）を示す。
図１５に示すように、試料１Ａは、各ＢＴ試験における、しきい値電圧の変化量（ΔＶｓｈ）が、±０．０３Ｖ以内であった。したがって、試料１Ａは、高い信頼性を有することが分かる。
続いて、図１６（Ａ）に、試料１Ａに対する＋ＧＢＴ試験において、ストレス１００ｓｅｃ経過時における、基板内ばらつきの分布図を示す。なお、分布図を作成する際に、累積分布関数（ｃｕｍｕｌａｔｉｖｅ ｄｉｓｔｒｉｂｕｔｉｏｎ ｆｕｎｃｔｉｏｎ）を用いた。また、比較例として、従来の作製方法で作製したトランジスタの測定結果も示した。なお、図１６（Ａ）中の丸は試料１Ａの測定結果、ひし形は比較例の測定結果を示す。
図１６（Ａ）に示すように、試料１Ａは、基板内でのばらつきが非常に小さいことが分かった。即ち、比較例において、ΔＶｓｈは、約０．０Ｖから約０．５Ｖの範囲で、ばらつきが見られた。一方、試料１Ａにおいて、ΔＶｓｈのばらつきは、約０．０Ｖから約０．１Ｖの範囲よりも小さかった。
また、図１６（Ｂ）に、試料１Ａにおいて、＋ＧＢＴストレス試験を１０００ｈｒまで行った時のΔＶｓｈのストレス時間依存性を示す。
図１６（Ｂ）に示した結果より、試料１Ａは、＋ＧＢＴストレス試験によるΔＶｓｈの変動が、０．１Ｖ以内であり、非常に小さいことが解った。
以上のＢＴストレス試験の結果より、試料１ＡはＶｓｈの変動が小さく、信頼性に優れていることが確認できた。
以上より、本発明の一態様を用いたトランジスタは、高いオン電流（Ｉｏｎ）、および電界効果移動度を示すことがわかった。また、同様に、０Ｖ付近の立ち上がりが非常に急峻であることが確認できた。さらに、同一基板内でのばらつきが小さいことが分かった。
本実施例は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
００１ 領域
００２ 領域
３０１ 絶縁体
３０２ 絶縁体
３０３ 絶縁体
３１０ 導電体
３１０ａ 導電体
３１０Ａ 導電膜
３１０ｂ 導電体
３１０Ｂ 導電膜
３１０ｃａ 導電体
３１０ｃｂ 導電体
３１０ｃｃ 導電体
３１０ｄａ 導電体
３１０ｄｂ 導電体
３１０ｄｃ 導電体
３１０ｅａ 導電体
３１０ｅｂ 導電体
３１０ｅｃ 導電体
４０１ 絶縁体
４０２ 絶縁体
４０４ 導電体
４０４ａ 導電体
４０４Ａ 導電膜
４０４ｂ 導電体
４０４Ｂ 導電膜
４０４ｃ 導電体
４０４Ｃ 導電膜
４０４ｄ 導電体
４０４ｅ 導電体
４０４ｆ 導電体
４０４ｇ 導電体
４０４ｈ 導電体
４０４ｉ 導電体
４０４ｊ 導電体
４０４ｋ 導電体
４０６ａ 酸化物
４０６Ａ 酸化膜
４０６ｂ 酸化物
４０６Ｂ 酸化膜
４０６ｃ 酸化物
４０６Ｃ 酸化膜
４０６ｄ 酸化物
４０８ａ 絶縁体
４０８ｂ 絶縁体
４１０ 絶縁体
４１２ 絶縁体
４１２ａ 絶縁体
４１２Ａ 絶縁膜
４１６ａ１ 導電体
４１６ａ２ 導電体
４１６Ａ 導電膜
４１６Ｂ 導電膜
４１７ａ１ バリア膜
４１７ａ２ バリア膜
４１７Ａ バリア膜
４１８ バリア膜
４１８ｂ バリア膜
４１８Ａ バリア膜
４１９ａ１ 導電体
４１９ａ２ 導電体
４１９Ａ 導電膜
４２０ 絶縁体
４２２ 絶縁体
６００ 容量素子
６１２ 導電体
６１６ 導電体
６３０ 絶縁体
６３２ 絶縁体
６３４ 絶縁体
６５０ 絶縁体
７００ トランジスタ
７１０ 絶縁体
７１８ 導電体
７８５ 導電体
７８７ 導電体
８００ トランジスタ
８１１ 基板
８１２ 半導体領域
８１４ 絶縁体
８１６ 導電体
８１８ａ 低抵抗領域
８１８ｂ 低抵抗領域
８２０ 絶縁体
８２２ 絶縁体
８２４ 絶縁体
８２６ 絶縁体
８２８ 導電体
８３０ 導電体
８５０ 絶縁体
８５２ 絶縁体
８５４ 絶縁体
８５６ 導電体
８５８ 絶縁体
９００ トランジスタ
３００１ 配線
３００２ 配線
３００３ 配線
３００４ 配線
３００５ 配線
３００６ 配線
３００７ 配線
３００８ 配線
３００９ 配線
３０１０ 配線

Claims (14)

  1. 第１の導電体と、
    前記第１の導電体の上に配置された第１の絶縁体と、
    前記第１の絶縁体の上に配置された第１の酸化物と、
    前記第１の酸化物の上に配置された第２の酸化物と、
    前記第２の酸化物の上に、離間して配置された第２の導電体及び第３の導電体と、
    前記第１の絶縁体、前記第２の酸化物、前記第２の導電体及び前記第３の導電体の上に配置された第３の酸化物と、
    前記第３の酸化物の上に配置された第２の絶縁体と、
    少なくとも一部が前記第２の酸化物と重なるように、前記第２の絶縁体の上に配置された第４の導電体と、
    前記第１の絶縁体、前記第２の絶縁体及び前記第４の導電体の上に配置された第３の絶縁体と、を有し、
    前記第２の酸化物は、
    エネルギーバンドの伝導帯下端のエネルギーが低い領域と、
    エネルギーバンドの伝導帯下端のエネルギーが高い領域と、を有し、
    前記伝導帯下端のエネルギーが低い領域は、
    前記伝導帯下端のエネルギーが高い領域よりもキャリアが多く、
    前記第３の酸化物の伝導帯下端のエネルギーは、前記第２の酸化物の前記伝導帯下端のエネルギーが低い領域における伝導帯下端のエネルギーより高く、
    前記第１の酸化物及び前記第２の酸化物は、側面が前記第３の酸化物に覆われる、ことを特徴とする半導体装置。
  2. 第１の導電体と、
    前記第１の導電体の上に配置された第１の絶縁体と、
    前記第１の絶縁体の上に配置された第１の酸化物と、
    前記第１の酸化物の上に配置された第２の酸化物と、
    前記第２の酸化物の上に、離間して配置された第２の導電体及び第３の導電体と、
    前記第１の絶縁体、前記第２の酸化物、前記第２の導電体及び前記第３の導電体の上に配置された第３の酸化物と、
    前記第３の酸化物の上に配置された第２の絶縁体と、
    少なくとも一部が前記第２の酸化物と重なるように、前記第２の絶縁体の上に配置された第４の導電体と、
    前記第１の絶縁体、前記第２の絶縁体及び前記第４の導電体の上に配置された第３の絶縁体と、を有し、
    前記第２の酸化物は、
    第１の領域と、第２の領域と、を有し、
    前記第１の領域は、元素Ｍ（ＭはＡｌ、Ｇａ、Ｓｉ、Ｂ、Ｙ、Ｔｉ、Ｆｅ、Ｎｉ、Ｇｅ、Ｚｒ、Ｍｏ、Ｌａ、Ｃｅ、Ｎｄ、Ｈｆ、Ｔａ、Ｗ、Ｍｇ、Ｖ、Ｂｅ、またはＣｕのいずれか一つ、または複数）を含み、
    前記第２の領域は、ＩｎまたはＺｎのいずれか一方または双方を含み、
    前記第１の領域、及び前記第２の領域は、モザイク状に配置され、
    前記第３の酸化物は、Ｉｎ、Ｚｎ、及び元素Ｍを含み、
    前記第３の酸化物における、Ｉｎに対する元素Ｍの原子数比が、前記第２の酸化物における、Ｉｎに対する元素Ｍの原子数比より大きく、
    前記第１の酸化物及び前記第２の酸化物は、側面が前記第３の酸化物に覆われる、ことを特徴とする半導体装置。
  3. 請求項２において、
    前記第１の領域、または前記第２の領域は、周辺部がボケており、クラウド状である、ことを特徴とする半導体装置。
  4. 請求項２または請求項３において、
    前記第２の酸化物における、Ｉｎ、Ｚｎ及び元素Ｍの原子数比は、Ｉｎ：Ｍ：Ｚｎ＝４：２：３またはその近傍である、ことを特徴とする半導体装置。
  5. 請求項２乃至請求項４のいずれか一項において、
    前記第３の酸化物における、Ｉｎ、Ｚｎ及び元素Ｍの原子数比は、Ｉｎ：Ｍ：Ｚｎ＝１：１：１またはその近傍である、ことを特徴とする半導体装置。
  6. 請求項１乃至請求項５のいずれか一項において、
    前記第２の酸化物は、
    第１の結晶部と、第２の結晶部と、を有し、
    前記第１の結晶部は、ｃ軸配向性の領域を有し、
    前記第２の結晶部は、ナノ結晶領域を有する、ことを特徴とする半導体装置。
  7. 請求項１乃至請求項６のいずれか一項において、
    前記第３の酸化物は、前記第２の酸化物より高い結晶性を有する、ことを特徴とする半導体装置。
  8. 請求項１乃至請求項７のいずれか一項において、
    前記第３の酸化物は、ｃ軸配向性の領域を有する、ことを特徴とする半導体装置。
  9. 請求項１乃至請求項８のいずれか一項において、
    前記第３の酸化物の一部は、前記第１の絶縁体の上面に接する、ことを特徴とする半導体装置。
  10. 請求項１乃至請求項９のいずれか一項において、
    前記第３の絶縁体の一部は、前記第１の絶縁体の上面に接する、ことを特徴とする半導体装置。
  11. 請求項１乃至請求項１０のいずれか一項において、
    前記第２の導電体の一方の側端部は、前記第１の酸化物の一方の側端部及び前記第２の酸化物の一方の側端部と略一致し、
    前記第３の導電体の一方の側端部は、前記第１の酸化物の他方の側端部及び前記第２の酸化物の他方の側端部と略一致する、ことを特徴とする半導体装置。
  12. 請求項１乃至請求項１１のいずれか一項において、
    前記第３の酸化物の一部は、前記第２の導電体及び前記第３の導電体が前記第２の酸化物に重ならない領域において、前記第２の酸化物の上面に接し、
    前記第２の絶縁体は、前記第３の酸化物の上面に接し、
    前記第３の絶縁体の一部は、前記第４の導電体が前記第２の絶縁体に重ならない領域において、前記第２の絶縁体の上面に接する、ことを特徴とする半導体装置。
  13. 第１の導電体を形成する工程と、
    前記第１の導電体の上に第１の絶縁体を形成する工程と、
    前記第１の絶縁体の形成後に第１の熱処理を行う工程と、
    前記第１の絶縁体の上に第１の酸化物を形成する工程と、
    前記第１の酸化物の上に、基板温度を１００℃以上１４０℃未満とし、酸素ガスの割合を０％以上３０％以下として成膜した、第２の酸化物を形成する工程と、
    前記第２の酸化物の上に、離間して第２の導電体及び第３の導電体を形成する工程と、
    前記第１の絶縁体、前記第２の酸化物、前記第２の導電体及び前記第３の導電体の上に、基板温度を室温以上２００℃未満とし、酸素ガスの割合を７０％以上として成膜し、前記第１の酸化物及び前記第２の酸化物を覆って、第３の酸化物を形成する工程と、
    前記第３の酸化物の上に第２の絶縁体を形成する工程と、
    前記第２の絶縁体の形成後に第２の熱処理を行う工程と、
    前記第２の絶縁体の上に第４の導電体を形成する工程と、
    前記第４の導電体の成膜後に第３の熱処理を行う工程と、
    前記第３の熱処理後に、少なくとも一部が前記第２の酸化物と重なるように、前記第４の導電体の一部を選択的に除去して、第５の導電体を形成する工程と、
    前記第１の絶縁体、前記第２の絶縁体及び前記第５の導電体の上に第３の絶縁体を形成する工程と、を有することを特徴とする半導体装置の作製方法。
  14. 請求項１３において、前記第１乃至第３の熱処理を窒素ガス雰囲気で行う、ことを特徴とする半導体装置の作製方法。
JP2017125876A 2016-07-01 2017-06-28 半導体装置 Active JP6976741B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016131997 2016-07-01
JP2016131997 2016-07-01

Publications (3)

Publication Number Publication Date
JP2018011053A true JP2018011053A (ja) 2018-01-18
JP2018011053A5 JP2018011053A5 (ja) 2020-07-27
JP6976741B2 JP6976741B2 (ja) 2021-12-08

Family

ID=60785322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017125876A Active JP6976741B2 (ja) 2016-07-01 2017-06-28 半導体装置

Country Status (4)

Country Link
US (2) US10600875B2 (ja)
JP (1) JP6976741B2 (ja)
TW (1) TWI737665B (ja)
WO (1) WO2018002767A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI737665B (zh) 2016-07-01 2021-09-01 日商半導體能源硏究所股份有限公司 半導體裝置以及半導體裝置的製造方法
TWI754542B (zh) 2016-07-11 2022-02-01 日商半導體能源研究所股份有限公司 濺射靶材及金屬氧化物
TWI811761B (zh) 2016-07-11 2023-08-11 日商半導體能源研究所股份有限公司 金屬氧化物及半導體裝置
US11545581B2 (en) * 2019-08-02 2023-01-03 South China University Of Technology Metal oxide (MO) semiconductor and thin-film transistor and application thereof
KR102606487B1 (ko) * 2018-02-01 2023-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
US11211461B2 (en) * 2018-12-28 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and memory device
JP7472100B2 (ja) * 2019-03-15 2024-04-22 株式会社半導体エネルギー研究所 半導体装置
KR20210088045A (ko) * 2020-01-03 2021-07-14 삼성디스플레이 주식회사 표시 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015207763A (ja) * 2014-04-11 2015-11-19 株式会社半導体エネルギー研究所 半導体装置
JP2016105474A (ja) * 2014-11-21 2016-06-09 株式会社半導体エネルギー研究所 半導体装置及び記憶装置
WO2016092427A1 (en) * 2014-12-10 2016-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2016111369A (ja) * 2014-12-08 2016-06-20 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法、および電子機器

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998373A3 (en) 2005-09-29 2012-10-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP5197058B2 (ja) * 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
US9306078B2 (en) 2008-09-08 2016-04-05 Cbrite Inc. Stable amorphous metal oxide semiconductor
TWI567829B (zh) 2008-10-31 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
KR101752348B1 (ko) 2009-10-30 2017-06-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN102651392B (zh) * 2011-02-28 2014-11-05 成都成电知力微电子设计有限公司 一种控制两种载流子的晶闸管
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8748886B2 (en) 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8847220B2 (en) 2011-07-15 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5052693B1 (ja) 2011-08-12 2012-10-17 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、表示装置、イメージセンサー、ｘ線センサー並びにｘ線デジタル撮影装置
KR102161077B1 (ko) 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6310194B2 (ja) * 2012-07-06 2018-04-11 株式会社半導体エネルギー研究所 半導体装置
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI620323B (zh) 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
TWI618252B (zh) * 2013-02-12 2018-03-11 半導體能源研究所股份有限公司 半導體裝置
US9449853B2 (en) * 2013-09-04 2016-09-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device comprising electron trap layer
KR20170003674A (ko) * 2014-05-27 2017-01-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US20160008705A1 (en) * 2014-07-14 2016-01-14 Lucio Tonello Poker-type games
KR20160034200A (ko) * 2014-09-19 2016-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US9991393B2 (en) * 2014-10-16 2018-06-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, module, and electronic device
JP6689062B2 (ja) * 2014-12-10 2020-04-28 株式会社半導体エネルギー研究所 半導体装置
CN106206743B (zh) * 2015-05-04 2020-04-28 清华大学 薄膜晶体管及其制备方法、薄膜晶体管面板以及显示装置
JP6968567B2 (ja) 2016-04-22 2021-11-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI737665B (zh) * 2016-07-01 2021-09-01 日商半導體能源硏究所股份有限公司 半導體裝置以及半導體裝置的製造方法
TWI754542B (zh) * 2016-07-11 2022-02-01 日商半導體能源研究所股份有限公司 濺射靶材及金屬氧化物
CN109478514A (zh) * 2016-07-26 2019-03-15 株式会社半导体能源研究所 半导体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015207763A (ja) * 2014-04-11 2015-11-19 株式会社半導体エネルギー研究所 半導体装置
JP2016105474A (ja) * 2014-11-21 2016-06-09 株式会社半導体エネルギー研究所 半導体装置及び記憶装置
JP2016111369A (ja) * 2014-12-08 2016-06-20 株式会社半導体エネルギー研究所 半導体装置、半導体装置の作製方法、および電子機器
WO2016092427A1 (en) * 2014-12-10 2016-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
C.REVENANT, M.BENWADIH AND M.MARET: "Self-organized nanoclusters in solution-processed mesoporous In-Ga-Zn-O thin films", CHEMICAL COMMUNICATIONS, vol. Vol. 51, Issue 7, JPN7021001099, 25 January 2015 (2015-01-25), pages 1218 - 1221, ISSN: 0004477664 *

Also Published As

Publication number Publication date
US20180006124A1 (en) 2018-01-04
US20200135867A1 (en) 2020-04-30
WO2018002767A1 (en) 2018-01-04
TW201813093A (zh) 2018-04-01
TWI737665B (zh) 2021-09-01
US10964787B2 (en) 2021-03-30
US10600875B2 (en) 2020-03-24
JP6976741B2 (ja) 2021-12-08

Similar Documents

Publication Publication Date Title
KR102613288B1 (ko) 반도체 장치
US10964787B2 (en) Semiconductor device and method for manufacturing semiconductor device
TWI804463B (zh) 半導體裝置及半導體裝置的製造方法
US20170373195A1 (en) Transistor and semiconductor device
JP7482947B2 (ja) 半導体装置
US10910359B2 (en) Semiconductor device and method for manufacturing the same
JP6999325B2 (ja) 半導体装置
JP7019346B2 (ja) 半導体装置
JP7032071B2 (ja) トランジスタ
JP2018078289A (ja) 半導体装置、および半導体装置の作製方法
KR20200127010A (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP6739403B2 (ja) トランジスタ
JP2022177300A (ja) 半導体装置
US10236357B2 (en) Semiconductor device and manufacturing method of the same
US20170373194A1 (en) Transistor
JP2018073995A (ja) 半導体装置、および半導体装置の作製方法
JP2018073994A (ja) 半導体装置
JPWO2019016642A1 (ja) 半導体装置、および半導体装置の作製方法
WO2018002757A1 (ja) トランジスタ

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200612

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200612

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210406

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211110

R150 Certificate of patent or registration of utility model

Ref document number: 6976741

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150