JP2018007099A - リングディレイライン、及びa/d変換回路 - Google Patents
リングディレイライン、及びa/d変換回路 Download PDFInfo
- Publication number
- JP2018007099A JP2018007099A JP2016133326A JP2016133326A JP2018007099A JP 2018007099 A JP2018007099 A JP 2018007099A JP 2016133326 A JP2016133326 A JP 2016133326A JP 2016133326 A JP2016133326 A JP 2016133326A JP 2018007099 A JP2018007099 A JP 2018007099A
- Authority
- JP
- Japan
- Prior art keywords
- negative logic
- input
- delay line
- output
- ring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000006243 chemical reaction Methods 0.000 title claims description 15
- 230000010355 oscillation Effects 0.000 abstract description 27
- 230000008859 change Effects 0.000 abstract description 25
- 230000009467 reduction Effects 0.000 abstract description 5
- HCUOEKSZWPGJIM-YBRHCDHNSA-N (e,2e)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N/O)\C(N)=O HCUOEKSZWPGJIM-YBRHCDHNSA-N 0.000 description 17
- 101001109689 Homo sapiens Nuclear receptor subfamily 4 group A member 3 Proteins 0.000 description 17
- 101000598778 Homo sapiens Protein OSCP1 Proteins 0.000 description 17
- 101001067395 Mus musculus Phospholipid scramblase 1 Proteins 0.000 description 17
- 102100022673 Nuclear receptor subfamily 4 group A member 3 Human genes 0.000 description 17
- 230000000630 rising effect Effects 0.000 description 15
- 238000010586 diagram Methods 0.000 description 6
- 238000004088 simulation Methods 0.000 description 6
- HCUOEKSZWPGJIM-IYNMRSRQSA-N (e,2z)-2-hydroxyimino-6-methoxy-4-methyl-5-nitrohex-3-enamide Chemical compound COCC([N+]([O-])=O)\C(C)=C\C(=N\O)\C(N)=O HCUOEKSZWPGJIM-IYNMRSRQSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000007246 mechanism Effects 0.000 description 4
- 230000000644 propagated effect Effects 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 3
- MZAGXDHQGXUDDX-JSRXJHBZSA-N (e,2z)-4-ethyl-2-hydroxyimino-5-nitrohex-3-enamide Chemical compound [O-][N+](=O)C(C)C(/CC)=C/C(=N/O)/C(N)=O MZAGXDHQGXUDDX-JSRXJHBZSA-N 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Pulse Circuits (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
Description
・パルスエッジが周回する発振状態においてほぼ全ての時間において、パルスの立ち上がりエッジと立ち下がりエッジが周回するため同時に2ヶ所でエッジ変化が起き、消費電力の増加の要因となっている。
(a)2以上のパルス信号の負論理演算を出力する負論理素子を環状連結することによって遅延回路を構成する。
(b)環状連結される負論理素子の個数を(3n+1)個(n≧1の整数)とする。
(c)各負論理素子は、環状連結において前段の負論理素子の出力、及び前々段の負論理素子の出力を入力する。
を構成とする。
・その負論理素子の前段の負論理素子の出力を入力する第1の入力端子
・その負論理素子の前前段の負論理素子の出力を入力する第2の入力端子
を備える。
1.NANDのみによる形態
2.NORのみによる形態
3.NANDとインバータとの組み合わせによる形態
4.NORとインバータとの組み合わせによる形態
負論理素子のパルス信号の反転は、その負論理素子に開始信号を入力する第1の形態、又は環状連結する負論理素子の間に接続したインバータの何れかを負論理素子に置き換え、置き換えた負論理素子に開始信号を入力する第2の形態によって行うことができる。
・その負論理素子の前段の負論理素子の出力を入力する第1の入力端子
・その負論理素子の前前段の負論理素子の出力を入力する第2の入力端子
・その負論理素子の反転動作を開始する開始信号を入力する第3の入力端子
を備える。この場合、3つの入力が共に“0”である場合は“1”を出力し、3つの入力が共に“1”である場合は“0”を出力し、3つの入力の何れかが“1”で他が“0”である場合は全て“1”又は“0”を出力する。(以下、4つ以上の入力の場合も、同様である。)
・その負論理素子の前段のインバータの出力を入力する第4の入力端子
・その負論理素子の後段にある、環状連結される負論理素子の反転動作を開始する開始信号を入力する第5の入力端子
を備える。
・リングディレイラインを低消費電力化し、A/D変換器の消費電力を低減する
・リングディレイラインにおいて、発振している全ての時間においてパルス変化の発生を1ヶ所とすることで消費電力を低減する
・遅延ユニットDUを用いない構成とし、遅延ユニットDUからのラッチの読み取り数の低減を解消する
ことができる。
図1(a)は本願発明のリングディレイラインの概要を説明するための図である。本願発明のリングディレイラインは、2以上のパルス信号の負論理演算を出力する負論理素子を環状連結して遅延回路を構成するリングディレイラインであって、以下の構成を備える。
(a) 環状連結される負論理素子の個数は(3n+1)個(n≧1の整数)である。
(b) 各負論理素子に入力するパルス信号は、前記環状連結において前段の負論理素子の出力、及び前々段の負論理素子の出力である。
以下、環状連結した負論理素子のリングディレイラインをパルス信号が周回するには、リングディレイラインを構成する負論理素子の個数が(3n+1)個であることを説明する。ここでは、負論理素子としてNANDを用いて説明する。
・m≡0(mod 3)の場合:リングディレイラインのパルス信号は周回せず発振しない。
・m≡1(mod 3)の場合:リングディレイラインのパルス信号は1ヶ所ずつ変化して周回して発振する。
・m≡2(mod 3)の場合:リングディレイラインのパルス信号は2ヶ所ずつ変化して周回して発振する。
なお、m≡0(mod 3)はNANDの個数m(≧4)が3n個(n≧1の整数)に対応し、m≡2(mod 3)はNANDの個数m(≧4)が(3n+2)個(n≧1の整数)に対応する。
(A) リングディレイラインにおいて1ヶ所ずつ変化するように発振させるためにはm≡1(mod 3)でなければならない。
(B) リングディレイラインを周回する信号の状態変化において、m≡1(mod 3)であれば必ず1ヶ所ずつ変化するようにして発振する。
はじめに、(A)の条件について説明する。(開始信号PAの入力やNANDの番号付けに関しては図2(b)を参照されたい。)
各NANDの番号を1,2,…,mとし、番号iのNANDの初期状態をP(i)で表して、開始信号PAを入力したNANDの番号を1,2とすると、
P(1)=P(2)=1
となり、番号3,4,…, mのNANDの初期状態は以下の漸化式で表される。
m≡0(mod 3)の場合:NANDの出力は変化しない。
m≡1(mod 3)の場合:NAND2の出力が最初に変化する。
m≡2(mod 3)の場合:NAND1,2の出力が最初に変化する。
となり、1ヶ所ずつ変化するように発振させるためにはm≡1(mod 3)でなければならないことを示している。
次に、(B)の状態変化の条件について説明する。ここでは、m≡1(mod 3)であれば必ず1ヶ所ずつ変化するようにして発振することを、漸化式を用いて説明する。
定理1.任意のi,tでP(i,t)=P(i+3,t+2)
P(0,0)=P(1,0)=1,P(2,0)=0,P(3,0)=1であり、i=4,5,…,m-1のときのP(i,0)は次の定理2.から求めることができる。
定理2.i=4,5,…,m-1のときP(i,0)=P(i-3,0)が成り立つ。
定理2.は初期状態(t=0)において、番号が4以上のNANDの出力P(i,0)は、3つ前のNANDの出力P(i-3,0)と等しいことを意味している。
この定理2.から、t=0の場合のP(i,0)は以下である。
i=2,3,…,m-1のときは、P(i,0)の漸化式とt=1としたときのP(i,t)の漸化式とからP(i,1)=P(i,0)であるため、時刻t=0から時刻t=1になるときに出力が変化する可能性があるNANDはi=0,1である。P(0,1),P(1,1)は以下の式で表される。
m≡0(mod 3)の場合:NANDの出力は変化しない。
m≡1(mod 3)の場合:番号i=1のNANDの出力が変化する。
m≡2(mod 3)の場合:番号i=0,1のNANDの出力が変化する。
であることを示している。
t=2のときにおいて、i=4,5,…,m-1の場合nは定理1及び定理2からP(i,2)=P(i,1)であり、i=3の場合には定理1からP(3,2)=P(0,0)=P(3,0)=P(3,1)であり、i=0の場合にはm≧4よりP(i-2,0)=P(i-2,1),P(i-1,0)=P(i-1,1)でありP(i,2)=P(i,1)であるため、時刻t=1から時刻t=2になるときに出力が変化する可能性があるNANDはi=1,2である。P(1,2),P(2,2)は以下の式で表される。
m≡0(mod 3)の場合:NANDの出力は変化しない。
m≡1(mod 3)の場合:番号i=2のNANDの出力が変化する。
m≡2(mod 3)の場合:番号i=1,2のNANDの出力が変化する。
であることを示している。
定理1.からP(i,t)=P(i,t+1)⇔P(i+3,t+2)=P(i+3,t+3)が成り立つことから、以下の定理3.が得られる。
定理3.時刻tから時刻t+1になるときに出力が変化するNANDの個数({i|P(i,t)≠P(i,t+1) }の元の個数)と、時刻t+2から時刻t+3になるときに出力が変化するNANDの個数({i|P(i,t+2)≠P(i,t+3) }の元の個数)が等しい。
m≡0(mod 3)の場合:NANDの出力は変化しない。
m≡1(mod 3)の場合:常に1ヶ所ずつ変化するように発振する。
m≡2(mod 3)の場合:常に2ヶ所ずつ変化するように発振する。
A/D変換器は、通常、変換してデジタル値を2のべき乗で表す。本願発明のリングディレイラインを用いてA/D変換器を構成する際には、変換したデジタル値が2のべき乗で表されることが後処理において望ましい。この要求からリングディレイラインを構成する負論理素子の個数は、2のべき乗の内、3で割って1余るものの個数は4のべき乗個であることが求められる。
負論理素子の個数が2のべき乗の内、3で割って1余るものの個数は4のべき乗個であることの条件は以下の合同式で表される。
2∧2≡1(mod 3)
2∧(2n)≡1(mod 3)
2∧(2n+1)≡2(mod 3)
となる。
なお、上記で示した各定理は、本願発明のリングディレイラインの構成について、本願発明の発明者が見出した定理である。
以下、リングディレイラインを構成する負論理素子として、NANDのみによる回路構成、NORのみによる回路構成、NANDとインバータによる回路構成、NORとインバータによる回路構成について説明する。
NANDのみによる回路構成について、図2の回路構成を説明するための図、図3〜5のタイミングチャートを用いて説明する。図2(a)は、NANDの反転動作を開始する開始信号(PA)の入力がない回路構成を示し、図2(b)はNANDの反転動作を開始する開始信号(PA)の入力がある回路構成を示している。
NORのみによる回路構成について、図6の回路構成を説明するための図、図7〜9のタイミングチャートを用いて説明する。図6(a)は、NORの反転動作を開始する開始信号(PA)の入力がない回路構成を示し、図6(b)はNORの反転動作を開始する開始信号(PA)の入力がある回路構成を示している。
NANDとインバータによる回路構成について、図10の回路構成を説明するための図、図11、12のタイミングチャートを用いて説明する。図10(a)は、NANDの反転動作を開始する開始信号(PA)の入力がない回路構成を示し、図10(b),(c)はNANDの反転動作を開始する開始信号(PA)の入力がある回路構成を示している。
図10(b)の回路構成は、開始信号を入力する構成として、1個のインバータに代えて1個の2入力のNANDを設ける構成である。開始信号用NANDが備える2つの入力端において、一方の入力端には前段のNANDの出力が入力され、他方の入力端には開始信号PAが入力される。
図10(c)の回路構成は、開始信号を入力する構成として、3入力のNANDを設ける構成である。
NORとインバータによる回路構成について、図13の回路構成を説明するための図、及び図14、15のタイミングチャートを用いて説明する。図13(a)は、NORの反転動作を開始する開始信号(PA)の入力がない回路構成を示し、図13(b),(c)はNORの反転動作を開始する開始信号(PA)の入力がある回路構成を示している。
図13(b)の回路構成は、開始信号を入力する構成として、1個のインバータに代えて1個のNORを設ける構成である。開始信号用のNORが備える2つの入力端において、一方の入力端には前段のNORの出力が入力され、他方の入力端には開始信号PAが入力される。
図13(c)の回路構成は、開始信号を入力する構成として、3入力のNORを設ける構成である。
図16はTDC型A/D変換器の回路構成を説明するための図である。図16に示す回路構成は公知の概略構成である。TDC型A/D変換器100は、リングディレイライン(RDL)101,ラッチ102,エンコーダ103,カウンタ104等により構成される。
以下、各リングディレイラインを用いたTDC型A/D変換回路のシミュレーションについて説明する。
本願発明のリングディレイラインの
1.NANDのみによる形態
2.NORのみによる形態
3.NANDとインバータとの組み合わせによる形態
4.NORとインバータとの組み合わせによる形態
の各形態は、以下の点において低消費電力化することができる。
従来の基本型RDLは、立ち上がりエッジ及び立ち下がりエッジが周回するため、発振しているほぼ全ての時間で2ヶ所が変化する。これに対して、本願発明の1.〜4.のリングディレイラインの各形態は、発振している全ての時間で1ヶ所のみが変化し、リングディレイライン内を周回するエッジにおいて、立ち上がりエッジ及び立ち下がりエッジは同時に周回しない構成である。変化する部分が低減するため消費電力は低減する。
NANDとインバータとの組み合わせによる3.の形態、及びNORとインバータとの組み合わせによる4.の形態のリングディレイラインは、離れたNANDやNORへの配線のために配線長が長くなる。配線長が長いと遅延時間が大きくなり、A/D変換器の分解能の劣化や変換値のばらつきが増大する。
A/D変換回路において、リングディレイラインからラッチに入力される電圧は“0”(Low)又はA/D変換回路の入力電圧Vin(High)である。ラッチに入力される電圧がVinである場合には、ラッチに貫通電流が流れる可能性がある。貫通電流が流れると消費電力が大きくなる。ラッチに入力される電圧が“0”の場合には、ラッチに貫通電流は流れない。このことから、リングディレイラインの各出力の内の“0”の割合によって消費電力を比較することができる。
・NAND5個(=遅延回路用4個+開始信号用1個)とインバータの組み合わせによるRDLは基本型RDLの48%に消費電力を低減できる。
・NANDのみによるRDLは基本型RDLの40%に消費電力を低減できる。
・NORのみによるRDLは基本型RDLの35%に消費電力を低減できる。
・NAND5個(=遅延回路用4個+開始信号用1個)とインバータの組み合わせによるRDLは基本型RDLの65%に消費電力を低減できる。
・NANDのみによるRDLは基本型RDLの56%に消費電力を低減できる。
・NORのみによるRDLは基本型RDLの50%に消費電力を低減できる。
1a〜1d 負論理素子
11,12,13 連結構成
PA 開始信号
Vin 入力電圧
100 TDC型A/D変換器
101 リングディレイライン
102 ラッチ
103 エンコーダ
104 カウンタ
Claims (6)
- 2以上のパルス信号の負論理演算を出力する負論理素子を環状連結して遅延回路を構成するリングディレイラインであって、
環状連結される前記負論理素子の個数は(3n+1)個(n≧1の整数)であり、
前記各負論理素子に入力するパルス信号は、前記環状連結において前段の負論理素子の出力、及び前々段の負論理素子の出力であることを特徴とする、リングディレイライン。 - 前記負論理素子はNAND又はNORであること特徴とする、請求項1に記載のリングディレイライン。
- 前記環状連結において連続する負論理素子の間に偶数個のインバータを備えることを特徴とする、請求項1又は2に記載のリングディレイライン。
- 環状連結される前記負論理素子の内の一つの負論理素子は、
当該負論理素子の前段の負論理素子の出力を入力する第1の入力端子と、
当該負論理素子の前前段の負論理素子の出力を入力する第2の入力端子と
当該負論理素子の反転動作を開始する開始信号を入力する第3の入力端と、
を備える3入力素子であること特徴とする、請求項1から3の何れか一つに記載のリングディレイライン。 - 前記偶数個のインバータの内の一つのインバータを負論理素子に置き換えた構成であり、
当該負論理素子は、
当該負論理素子の前段のインバータの出力を入力する第4の入力端と
当該負論理素子の後段にある、環状連結される負論理素子の反転動作を開始する開始信号を入力する第5の入力端と、
を備える2入力素子であること特徴とする、請求項3に記載のリングディレイライン。 - 前記請求項1から5の何れかに記載のリングディレイラインと、
所定時間の間に前記リングディレイライン内でパルス信号が通過した負論理素子の段数に対応する数値データを生成する符号化回路と、
を備え、
前記リングディレイラインの負論理素子及びインバータは、各負論理素子及びインバータに入力する入力信号の電圧レベルに応じた遅延時間でパルス信号を遅延させ、
前記符号化回路は、生成する数値データを前記入力信号の電圧レベルを表すA/D変換データとして出力することを特徴とするA/D変換回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016133326A JP6778524B2 (ja) | 2016-07-05 | 2016-07-05 | リングディレイライン、及びa/d変換回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016133326A JP6778524B2 (ja) | 2016-07-05 | 2016-07-05 | リングディレイライン、及びa/d変換回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018007099A true JP2018007099A (ja) | 2018-01-11 |
JP6778524B2 JP6778524B2 (ja) | 2020-11-04 |
Family
ID=60950010
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016133326A Active JP6778524B2 (ja) | 2016-07-05 | 2016-07-05 | リングディレイライン、及びa/d変換回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6778524B2 (ja) |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06216721A (ja) * | 1993-01-14 | 1994-08-05 | Nippondenso Co Ltd | リングオシレータ及びパルス位相差符号化回路 |
JPH1051276A (ja) * | 1996-08-02 | 1998-02-20 | Oki Electric Ind Co Ltd | リング発振回路 |
JP2002118467A (ja) * | 2000-10-11 | 2002-04-19 | Denso Corp | A/d変換回路 |
JP2004088496A (ja) * | 2002-08-27 | 2004-03-18 | Sony Corp | 発振器 |
JP2006217455A (ja) * | 2005-02-07 | 2006-08-17 | Kawasaki Microelectronics Kk | リングオシレータ回路 |
US7102449B1 (en) * | 2003-01-21 | 2006-09-05 | Barcelona Design, Inc. | Delay stage for oscillator circuit and corresponding applications |
JP2013017123A (ja) * | 2011-07-06 | 2013-01-24 | Olympus Corp | リングオシュレータ回路、a/d変換回路、および固体撮像装置 |
US20150077279A1 (en) * | 2013-09-17 | 2015-03-19 | Qualcomm Incorporated | Time-to-digital converter |
-
2016
- 2016-07-05 JP JP2016133326A patent/JP6778524B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06216721A (ja) * | 1993-01-14 | 1994-08-05 | Nippondenso Co Ltd | リングオシレータ及びパルス位相差符号化回路 |
JPH1051276A (ja) * | 1996-08-02 | 1998-02-20 | Oki Electric Ind Co Ltd | リング発振回路 |
JP2002118467A (ja) * | 2000-10-11 | 2002-04-19 | Denso Corp | A/d変換回路 |
JP2004088496A (ja) * | 2002-08-27 | 2004-03-18 | Sony Corp | 発振器 |
US7102449B1 (en) * | 2003-01-21 | 2006-09-05 | Barcelona Design, Inc. | Delay stage for oscillator circuit and corresponding applications |
JP2006217455A (ja) * | 2005-02-07 | 2006-08-17 | Kawasaki Microelectronics Kk | リングオシレータ回路 |
JP2013017123A (ja) * | 2011-07-06 | 2013-01-24 | Olympus Corp | リングオシュレータ回路、a/d変換回路、および固体撮像装置 |
US20150077279A1 (en) * | 2013-09-17 | 2015-03-19 | Qualcomm Incorporated | Time-to-digital converter |
Also Published As
Publication number | Publication date |
---|---|
JP6778524B2 (ja) | 2020-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3708168B2 (ja) | 遅延装置 | |
EP2816731A1 (en) | Integral a/d converter and cmos image sensor | |
US10491201B2 (en) | Delay circuit, count value generation circuit, and physical quantity sensor | |
JPH07183800A (ja) | パルス位相差符号化装置,発振装置及びその複合装置 | |
JP2005304017A (ja) | パルス幅変調システムおよびパルス幅変調方法 | |
JP4808197B2 (ja) | 光学式エンコーダおよびそれを備えた電子機器 | |
JP6481533B2 (ja) | デジタル制御発振回路 | |
JP6772998B2 (ja) | A/d変換回路 | |
WO2018190401A1 (ja) | 数値化装置 | |
US9590637B1 (en) | High-speed programmable frequency divider with 50% output duty cycle | |
JP2018007099A (ja) | リングディレイライン、及びa/d変換回路 | |
JP2009272858A (ja) | A/d変換回路 | |
JP2016038212A (ja) | 時間計測回路 | |
JP2010011389A (ja) | 分周器 | |
JP6252303B2 (ja) | A/d変換装置 | |
JP2020178152A (ja) | 時間デジタル変換器、及びa/d変換回路 | |
GB2403082A (en) | Arrangement and method for a digital delay line | |
JP2008520154A (ja) | 奇数整数による周波数分割 | |
JP2017079364A (ja) | Pwm信号生成回路 | |
JP2005233975A (ja) | 遅延測定装置 | |
WO2018181149A1 (ja) | 周波数拡散回路 | |
US10516413B2 (en) | Digital-to-time converter and information processing apparatus | |
JP2020031300A (ja) | デコーダ回路およびデコーダ回路の設計方法 | |
KR101251764B1 (ko) | 그레이 코드 카운터 | |
JP2002111482A (ja) | グレイコードカウンタ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20180119 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20180123 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190705 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190705 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20190705 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20190705 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200324 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200721 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200916 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201006 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201012 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6778524 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |