JP2017501577A - 発光デバイスパッケージ - Google Patents

発光デバイスパッケージ Download PDF

Info

Publication number
JP2017501577A
JP2017501577A JP2016540035A JP2016540035A JP2017501577A JP 2017501577 A JP2017501577 A JP 2017501577A JP 2016540035 A JP2016540035 A JP 2016540035A JP 2016540035 A JP2016540035 A JP 2016540035A JP 2017501577 A JP2017501577 A JP 2017501577A
Authority
JP
Japan
Prior art keywords
solder
light emitting
lead frame
emitting device
solder joint
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016540035A
Other languages
English (en)
Inventor
デイクストラ,パウル
ボーク,アールナウト レイントス
ボーク,アールナウト レイントス
ヨーハネス テオドリュス ランベルテュス オベルンドルフ,パスカル
ヨーハネス テオドリュス ランベルテュス オベルンドルフ,パスカル
フェイ ジャン,ルー
フェイ ジャン,ルー
ヨング,バウデウェイン リューベン デ
ヨング,バウデウェイン リューベン デ
フランシスキュス ドンケル,マルキュス
フランシスキュス ドンケル,マルキュス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV filed Critical Koninklijke Philips NV
Priority claimed from PCT/IB2015/050121 external-priority patent/WO2015092781A1/en
Publication of JP2017501577A publication Critical patent/JP2017501577A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58Optical field-shaping elements
    • H01L33/60Reflective elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Die Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

パッケージングされた発光デバイスダイ(20)は、断面規定されたリードフレーム(10)を反射材料のボディ(12)に埋め込んだパッケージボディを含む。リードフレーム(10)は、マウント面(14)上で、少なくとも1つのはんだ接合領域(16)上でのみ露出される。はんだ(22)は、上記少なくとも1つのはんだ接合領域(16)上のみに存在し、その他の場所には存在しない。上記反射材料がパッケージの反射部を提供し、故に、リードフレーム(10)上に反射層を堆積する必要がない。また、上記反射材料は、ソルダーレジストとして機能して、はんだ(22)を上記少なくとも1つのはんだ接合領域(16)にセルフアラインさせることができる。

Description

本発明は、パッケージングされた発光デバイス、発光デバイス用のパッケージ、及びパッケージングされたデバイスを製造する方法に関する。
ソリッドステート発光デバイスから光を生成するための数多くの異なる手法が知られている。
非常に一般的な一手法は、発光ダイオード(LED)を使用するものであり、これは、光を生成する際のその効率に鑑みて、数多くの用途でますます使用されるようになっている。このようなLEDを使用するため、光が放射されることを可能にしながらダイを保護するように、且つLEDダイへの電気接続を可能にするように、LEDダイがパッケージングされる。LEDは相当の量の熱を発生し得るので、このようなパッケージはまた、熱の除去ひいてはヒートシンクとしての機能を可能にすることを要し得る。
LEDテクノロジーは、ソリッドステートデバイスにおいて光を生成する唯一の手法を表すわけではない。特に、これに代わる手法は、レーザダイオードの使用である。特には、垂直共振器面発光レーザ(VCSEL)、垂直外部共振器面発光レーザ(VECSEL)、ヘテロ構造レーザ、分布帰還型レーザ、及び外部共振器ダイオードレーザを含む多数のタイプのレーザダイオードが知られている。
照明及びバックライトの用途では、VCSEL及びVECSEL発光デバイスの使用が特に関心を持たれている。このようなデバイスは、特定の波長の光を効率的に放つことができる。放射される光は、一部の用途において有利となり得るものである狭帯域となり得る。
例えば白色光といった広いスペクトルの光が必要とされる場合、これは、蛍光体を用いてVCSEL型及びVECSEL型のデバイスから達成され得る。このようなデバイスとともに蛍光体を使用する理由は、複数の波長を持つVCSEL及びVECSELデバイスを製造することには技術的な難しさが存在するためである。1つの選択肢は、青色VCSELダイオードを蛍光体とともに用いて白色光を作り出すことである。しかしながら、このようなデバイスによって放たれる光は寒色であると考えられ、故に、より暖かい光の色を提供することが有利である。これらのデバイスは特に照明用途での使用に適している。
LED又はその他のソリッドステート発光デバイスをパッケージングすることの一従来手法が、特許文献1(US2012/0313131A)によって記載されている。この文献は、パッケージボディを形成するように整形された樹脂部分に組み入れられた、エッチングされたリードフレームを用いて、LEDをパッケージングすることを記載している。LEDが、リードフレーム上にマウントされ、そして、ワイヤボンディング又はバンプ接合の何れかでリードフレームに接続される。リードフレームの上面の上の反射金属層が、光を反射し、ひいては、パッケージングされたLEDの照明効率を高める。
このような反射金属層用の典型的な金属は銀である。これは、反射金属層に色を付けて反射率の低下につながり得る変色の形態で、劣化する傾向にあり得る。更なる問題は、Agに対する成形コンパウンドの弱い密着性が剥離の虞につながることである。
LEDをパッケージングすることの他の一手法が、特許文献2(US2013/0026522A)によって提示されている。この文献は、銀コーティングを備えたリードフレームを樹脂パッケージボディと組み合わせたものを記載している。この樹脂パッケージボディは、反射特性を持つ熱硬化性樹脂で形成される。斯くして、リードフレーム上だけでなく樹脂上に入射する光も反射されることで、照明効率が向上される。
しかしながら、このパッケージは、比較的単純な構造を有する。このことは、パッケージの製造をいっそう容易にするが、パッケージのアセンブリが、追加的なワイヤボンディング工程を必要としている。
LEDパッケージングで同様に使用されるその他の反射性樹脂が、特許文献3(US2011/0241048A)及び特許文献4(US2012/0286220A)によって提示されている。
特許文献5(US2013/0221509A)は、枠体領域と、該枠体領域内に多列及び多段に配置された多数のパッケージ領域とを含んだ、LED素子搭載用リードフレームを開示している。パッケージ領域は各々が、上にLED素子が搭載されるダイパッドと、ダイパッドに隣接するリード部とを含んでおり、パッケージ領域は更に、ダイシング領域を介して互いに接続されるように構成されている。
故に、製造が比較的容易であるとともにパッケージボディ内へのダイのアセンブリを容易にし得るような、改善された、パッケージングされた発光デバイスが依然として望まれる。
米国特許出願公開第2012/0313131号明細書 米国特許出願公開第2013/0026522号明細書 米国特許出願公開第2011/0241048号明細書 米国特許出願公開第2012/0286220号明細書 米国特許出願公開第2013/0221509号明細書
本発明は請求項によって定められる。
本発明の第1の態様によれば、パッケージングされた発光デバイスが提供され、当該パッケージングされた発光デバイスは、
断面規定されたリードフレームを組み込んで連続したマウント面を画成する反射材料を有するパッケージボディであり、上記断面規定されたリードフレームは、変化する厚さの断面を有し、上記断面規定されたリードフレームの少なくとも1つの領域が、上記反射材料によって取り囲まれた少なくとも1つのはんだ接合領域を画成するように、上記マウント面にて露出されている、パッケージボディと、
上記少なくとも1つのはんだ接合領域を覆うが、取り囲む上記反射材料を覆わないはんだと、
上記少なくとも1つのはんだ接合領域にマウントされた発光ダイと、
を有する。
このパッケージングされたデバイスの場合、はんだは、上記少なくとも1つのはんだ接合領域を完全に覆うが、周囲の領域を覆わない。これは、パッケージボディへのダイのアセンブリをいっそう簡単にする。何故なら、上記少なくとも1つのはんだ接合領域を取り囲む反射材料が、はんだ除去又はソルダーレジストとしての機能を果たし、はんだ接合領域を除く領域のはんだ濡れが防止あるいは抑制されるので、セルフアラインを生じさせ得るからである。
反射材料は有機反射材料とすることができ、あるいは好適な反射性シリコーンとし得る。反射性の成形コンパウンドも同様に使用され得る。
パッケージングされた発光デバイスは、良好な熱性能及び電気性能をもたらす低抵抗コンタクトを有し得る。
パッケージボディは、断面規定されたリードフレームのリードがパッケージボディの外まで延在しないリードレスパッケージボディとし得る。
少なくとも1つのはんだ接合領域だけでなく、やはりマウント面にて露出され得る少なくとも1つのワイヤボンド領域も、リードフレームによって提供され得る。このようなワイヤボンド領域は、好適なワイヤボンディング層又は複数層のスタックで覆われてもよい。
上記少なくとも1つのはんだ接合領域及び/又は上記少なくとも1つのワイヤボンド領域を除いて、マウント面の実質的に全体を反射材料のものとし得る。これが意味することは、光を反射する必要があり得る領域の実質的に全てが、反射材料のものであるということである。対照的に、上で引用した文献においては、発光デバイスがリードフレーム上にマウントされるが、パッケージの内部の表面の部分もリードフレームである。上記少なくとも1つのはんだ接合領域及び/又は上記少なくとも1つのワイヤボンド領域を除いて、リードフレーム材料を回避することにより、リードフレームの表面に堆積される材料を含め、金属リードフレームの変色が、パッケージボディの反射率に影響を及ぼすことがない。
パッケージボディは、反射体カップの形態であるとし得る。それに代えて、パッケージボディは平坦であってもよい。
断面規定されたリードフレームは、変化する厚さの断面又は形状を有し、すなわち、リードフレームは、一定の厚さを有さない。ここで、厚さは、はんだ接合領域を有するリードフレームの接合面と該接合面とは反対側の表面との間の距離として定義される。また、実施形態において、接合面は、単一の平坦面にはない。同様に、加えて、接合面とは反対側の表面も、単一の平坦面にはないとし得る。
従って、本発明の第2の態様は、発光デバイスをパッケージングする方法を提供し、当該方法は、
所定の形状及び変化する厚さの所定の断面の、断面規定されたリードフレームを用意することと、
発光デバイスをマウントするための連続したマウント面を定めるパッケージボディを画成するよう、エッチングされた上記リードフレームを反射材料内にモールドすることであり、上記リードフレームの上記所定の形状及び断面が、上記マウント面にて露出された上記断面規定されたリードフレームの少なくとも1つの領域を提供することで、少なくとも1つのはんだ接合領域を画成し、上記マウント面の残部は上記反射材料のものである、モールドすることと、
はんだで、上記少なくとも1つのはんだ接合領域を覆うが、上記マウント面の上記残部は覆わないことと、
上記少なくとも1つのはんだ接合領域に発光デバイスダイをマウントすることと
を有する。
この方法は、簡便な製造方法を提供する。
この方法は、マウント面上にはんだを配設することと、マウント面上に露出された反射材料をソルダーレジストとして使用して、上記少なくとも1つのはんだ接合領域以外のマウント面の領域のはんだ濡れを回避することとを含み得る。斯くして、はんだが、リードフレームの露出領域とセルフアラインされる。反射材料は、はんだによって濡れない材料、換言すれば、その上ではんだの密着がない又は殆どない材料、故に、はんだをはじく材料とし得る。
上記少なくとも1つのはんだ接合領域に発光デバイスダイをマウントすることは、発光デバイスダイ上にはんだバンプを配設すること、又は上記少なくとも1つのはんだ接合領域上にはんだペーストを配設することと、はんだバンプを備えた発光デバイスダイをマウント面の上に配置すること、又は発光デバイスをはんだペーストの上に配置することと、マウント面上の発光デバイスダイを加熱して、はんだバンプをリフローさせることとを有し得る。はんだバンプは、過剰な精度又は高い精度で配置される必要はない。何故なら、反射材料がソルダーレジストとして作用することで、はんだが、リフロー工程後に、上記少なくとも1つのはんだ接合領域の上の正確な位置にあることが確保され、故に、上記少なくとも1つのはんだ接合領域上へのはんだのセルフアラインが提供されるからである。
密着性を高めるため、この方法は、発光デバイスダイを配置する前に、発光デバイスダイ及び/又ははんだ接合領域に接着剤、フラックス、又はペーストを塗布することを含んでいてもよい。
複数の発光デバイスダイが並行してパッケージングされ得る。これをいっそう簡単にするため、パッケージボディを用意する工程は、バーによって連結された複数のパッケージボディを提供することができ、この方法は更に、発光デバイスダイをそれぞれのパッケージボディ各々にマウントした後に、上記複数のパッケージボディを、それぞれのダイを含んだ単体のパッケージボディへと分割することを有し得る。
パッケージボディは、断面規定されたリードフレームを金型内に導入し、反射性の成形コンパウンドを金型内に導入し、そして、反射性成形コンパウンドを硬化させて上記反射材料を形成することによって形成され得る。これは、簡便な製造方法を提供する。
リードフレームを金型内に導入する前に、断面規定されたリードフレーム上に銀の層が堆積されてもよい。この銀はリードフレーム上にのみ存在し、故に、完成した製品でははんだによって覆われる場所である上記少なくとも1つのはんだ接合領域でのみ露出されればよい。この銀は反射体として使用されないので(何故なら、はんだによって完全に追われるため)、銀の変色に由来する問題がない。
他の例では、リードフレーム上に金属コーティング層を設けることは回避されてもよい。銀コーティングの回避は密着性を高めることができる。故に、リードフレームは、当該リードフレームが金型内に導入されるとき、更なる層を有しない銅又は銅合金のものであってもよい。
更なる他の具体例においては、金属コーティング層が、例えばはんだ接触領域内又はワイヤボンディング領域内といった、リードフレームの機能領域のみに設けられる。金属コーティング層は、例えば、片面めっき又はスポットめっきによって設けられ得る。
断面規定されたリードフレームは、反対表面を有する一定厚さのリードフレームを用意し、且つこれら反対表面のうちの少なくとも一方上で該リードフレームをエッチングして、変化する厚さの断面を有する断面規定されたリードフレームを形成することによって形成され得る。
パッケージングされたダイを取り囲んで、且つパッケージングされたボディと接触して、封止材が配設され得る。
本発明の第3の態様によれば、発光デバイスパッケージボディが提供され、当該発光デバイスパッケージボディは、エッチングされたリードフレームを組み入れてLEDをマウントするための連続したマウント面を画成する反射材料を有し、上記エッチングされたリードフレームは、エッチングされたリードフレームの領域が、少なくとも1つのセルフアライン式はんだ接合領域を画成するように上記マウント面に露出されるが、反射材料のものである上記マウント面のその他の場所には存在しないように整形される。
以下、以下の図を含む添付図面を参照して、本発明の例を詳細に説明する。
LEDダイ用のパッケージを示している。 図1のパッケージ内にマウントされたLEDダイを含んだ、パッケージングされたLEDを示している。 図1のパッケージを製造するのに使用されるプロセスフローのフロー図である。 LEDダイが中にマウントされた図2のパッケージのアセンブリのフロー図である。 LEDダイ用の他のパッケージである。 他のパッケージングされたLEDを示している。 更なる他のパッケージングされたLEDを示している。 図面は、模式的であり、縮尺通りではない。特に、薄いフォイル(箔)又はレイヤ(層)は、明瞭さのために、増大された厚さで示されることがある。
本発明は、発光デバイスをパッケージングする方法、及びパッケージングされた発光デバイスを提供する。
図1を参照するに、パッケージの概観図が示されている。図2は、パッケージングされた発光デバイス、すなわち、図1のパッケージ内の発光デバイスを示している。この例において発光デバイスはLEDであるが、その他のソリッドステート発光デバイスにも同様のパッケージング手法が使用され得る。
図1を参照するに、描かれたリードフレーム10は、Cuからなり、特定の断面(プロファイル)又は形状を有するようにエッチングされている。例えば、リードフレーム10は、図1に例示するように、変化する厚さを有し、且つ/或いは、リードフレーム10は、少なくとも二方向に変化する寸法を持つ形状を有する。厚さは、この例において、接合(ボンディング)が行われることになるリードフレーム10の上面と、この接合面とは反対側の表面との間の距離として定められる。図1にて見て取れるように、リードフレーム10は、接合(ボンディング)領域が存在するリードフレーム10の上面が単一の平坦面内に置かれない断面又は形状を有している。同様に、この上面とは反対側の表面も、単一の平坦面内にはない。
リードフレーム10は、パッケージを形成する形状をしたパッケージボディ12を形成する反射材料11内に埋め込まれている。マウント面14が設けられている。リードフレーム10の断面又は形状は、マウント面16の一部の部分16が、露出されたリードフレーム10の上面で形成されることをもたらし、この例において、これらの領域は全て、はんだのために使用され、故に、これらの部分をはんだ接合領域と称することとする。マウント面の残りの部分は、反射材料のものである。
パッケージボディ12は、リードフレーム10のリードがパッケージボディの反射材料の外側まで延在しないリードレスパッケージを形成している。
パッケージボディ12の形態は、反射材料11の側壁を有する反射体カップであり、マウント面は、はんだ接合領域を除いて、反射材料11のものである。
図2は、図1のパッケージボディ12にLEDダイ20がマウントされた、パッケージングされた発光デバイス2を例示している。はんだ接合領域16上にはんだ22が設けられ、LEDマウント面の残りの部分は、はんだがないままにされる。斯くして、はんだは、はんだ接合領域16を完全に覆う。完成したデバイスにおいて、はんだ22は、はんだバンプ22の形態であり、後述するように、はんだは、ペースト又はバンプとして設けられ得る。
LEDダイ20は、マウント面14に面する当該LEDダイの主面上に、複数のメタライゼーション層24(図2には模式的に例示する)を有する。これらのメタライゼーション層24は、特に、ダイと接触するオーミックコンタクト層32と、反射層34と、LEDマウント面14に面する保護ガード層36とを含み得る。
LEDダイ20は、はんだ付け可能な層26を有しており、これは、例えばAg、NiPdAu、又はAuを含む如何なる好適材料で形成されてもよい。
この実施形態においては、後述のように、マウント面14に背を向けたLEDダイ20の面(これは、LEDダイ20によって生成された光の大部分が出て行く面である)の上に、蛍光体層28がディスペンスされる。LEDダイ20を包囲して封入するように、蛍光体を含んでいてもよいシリコーン封止材38が設けられる。
このようなパッケージングされたLEDは、以下にて説明するように、比較的簡単な手法で製造され得る。
図3は、図1のパッケージボディ12を形成するプロセスを例示している。
厚さ20−500μm、好ましくは100−200μmの銅箔が用意される(工程40)。リソグラフィによってマスクが置かれ(工程42)、銅箔がエッチングされる(工程44)。このエッチングプロセスは、銅箔の面内で図1に例示したように銅箔の厚さ方向に整形された断面と、厚さ方向に垂直な方向で見たリードのパターンと、を有するリードフレームをもたらす。比較的複雑なパターン及び断面を持つリードフレームを生成するために必要な場合、複数回のマスキング・エッチング工程が用いられ得る(オプション工程70)。
そして、オプションのめっき工程72が必要に応じて供され得る(以下参照)。
そして、リードフレームが金型内に導入され、熱及び圧力の下で反射材料11が導入され(工程46)、リードフレーム10がパッケージボディ12に埋め込まれたパッケージ2が形成される。
そして、必要に応じて、ばり取り工程(工程48)が、ばり、すなわち、余分なパッケージ材料を除去する。これにより、図1に例示したような連続且つ平坦なLEDマウント面を持つ成形されたリードフレームがもたらされる。
なお、この段階での、成形されたリードフレームは、図1に例示したようなパッケージを多数、後続工程で便利なように反射材料のバーで連結して含み得る。これに代わる構成では、リードフレームからの金属バーが、パッケージ同士を連結するために使用されてもよく、その場合、後述するように、個片化工程でパッケージを分離するために、それらの金属バーが切断される。
次に、図4を参照して、ダイをパッケージングするのに使用されるアセンブリフローを説明する。
はんだ接合領域上にはんだペーストが設けられる(工程52)。なお、後続のリフロー工程のため、この段階でのはんだは、はんだ接合領域のエッジと正確にアライメントされる必要はなく、はんだバンプが正しいそれぞれのはんだ接合領域の上にありさえすればよい。はんだは、例えば、AuSnはんだ、Snはんだ、又は錫銀銅(SAC)はんだとし得る。
他の例では、必要な場合に、接着剤、フラックス、及び/又はペーストが塗布され得る(工程54)。特に、導電性接着剤が使用され得る。
次いで、はんだペースト上に置かれて、ダイ20が供される。
次いで、リフロー工程としても知られるキュア工程(工程58)が実行され、はんだが溶融される。この工程中、はんだを溶融するように、ダイを備えたパッケージが加熱され、そして、はんだははんだ接合領域と容易に濡れるので、はんだが拡がって、はんだ接合領域を完全に覆う。はんだは反射材料の領域と容易に濡れないでの、反射材料がソルダーレジスト材料として作用する。これは、信頼性を向上させる助けとなる。はんだは、ダイ上のはんだ付け可能層26と良好に接触する。
そして、オプション工程(工程60)にて、パッケージ2に背を向けたダイ20の上面(この面にて、LEDダイ20によって生成された光の大部分が出て行くことになる)の上に、蛍光体28がディスペンスされる。
ダイ20を取り囲んでシリコーン封止材38が設けられ、次いで、これが硬化されて(工程62)、ダイが保護される。
そして、隣接し合うパッケージを接続するバーを破断することによって、個々のパッケージが個片化され(工程64)、図2に例示したような個々のパッケージングされたLEDが複数提供される。
そして、パッケージングされたLEDの試験が行われる(工程66)。
上述のようなLED及びパッケージは、数多くの特徴をもたらす。
第1に、記載の構成においては反射層として銀が使用されないので、銀の変色の問題が存在しない。パッケージングされたLEDにおいてはんだで覆われる特定のはんだ接合領域を除いて、パッケージの側壁及びLEDマウント面の全体が反射材料のものである。
この構成においては、ダイ20とパッケージ2との間に銀層が存在せず、このことは、パッケージ2に対するダイ20の密着性の向上につながる。
LED及びパッケージによって提供されるこの柔軟性は、例えばワイヤボンディングなどの他の技術を使用するときに必要なパッケージサイズ増大を招くことなく、LEDをパッケージ内の中央にマウントすることを可能にする。
ソルダーレジストとしての反射材料の使用により、はんだがあまり制御されずに拡がることが防止されるので、パッケージングされたLEDの信頼性が向上される。
このパッケージはまた、ダイ20への銅リードフレームの直接接続により、良好な熱性能を届ける。なお、はんだ接合領域16は、良好なヒートシンク作用を果たすのに十分な大きさに設計されることができる。
この手法は本質的に、熱的ミスマッチに伴う問題の影響を過度に受けやすいものではない。
他の一手法において、工程52において、はんだは、パッケージ上に代えて、ダイ20上に設けられてもよい。特に、ダイのはんだ付け可能領域26の上にはんだバンプが形成されてもよく、その場合、はんだバンプをはんだ接合領域16に面させてダイがマウントされる。
後続のリフロー工程(工程58)が上述のように行われ、そして、上述の実施形態においてのように、はんだ接合領域16が、はんだを周囲の反射材料に対してセルフアラインさせるように作用する。はんだが反射材料の表面によってはじかれて該表面に接着しないという、この表面張力効果はまた、ダイを正確にアライメントすることを支援するように作用し得る。
本発明の実施形態において、工程42でリードフレーム10を形成するように銅箔をエッチングした後に、金属めっきが設けられる(工程72)。一実施形態において、リードフレーム全体の銀めっきが設けられる。他の例では、はんだ接合領域内にのみ、又は接合領域とは反対の側若しくは表面であるリードフレームの下側もしくは下面にのみ、銀めっき又は他のめっき(例えば、Sn若しくはNiPdAuのめっき)が設けられてもよい。
他の形状のパッケージも可能である。特に、側壁を有する反射体カップを形成することの代わりに、側壁を有しない平坦なパッケージを設けてもよい。この場合、図5に例示するように、パッケージは一定の厚さのものとなる。
LEDダイは、広い用途範囲からのものとし得る。このパッケージング手法は、低電力LEDから高電力LEDまで適している。この手法は、同じ製造プロセスを保ちながら、パッケージ形状を選択することにおいてかなりの自由を認める。
また、LEDの代わりのものが発光デバイスとして使用されてもよい。他のソリッドステートデバイス、特には、レーザダイオードが使用され得る。一具体例において、本発明は、VCSEL又はVECSEL発光デバイスダイのパッケージングに関係し得る。
図6は、金バンプ又は例えばCuといったその他の金属のバンプが使用される一代替実施形態を例示している。
この場合、はんだ付け可能領域26の代替として作用する金バンプ60を備えたダイが形成される。換言すれば、この場合、はんだ付け可能領域は有意な厚さのものとなる。そして、はんだ接合領域16上にはんだペーストを設け、金バンプ60を備えたダイをはんだ接合領域と接触させ、そしてはんだペーストをリフローさせるリフロー工程を実行することで、はんだ層62を用いて金バンプ60をはんだ接合領域16にはんだ付けすることによって、金バンプが、上述のようにパッケージにはんだ付けされる。
他の一実施形態において、図7に例示するように、さらにワイヤボンディングが使用されてもよい。そのような場合には、LEDダイ20の片側に接続する単一のはんだ接合領域16がLEDマウント領域14上に設けられ、LEDダイへの第2の接続はワイヤボンディングによって為される。ワイヤ72を用いて、ダイ20がワイヤボンディング領域70に接続される。なお、ワイヤボンディング領域70も、マウント面14にて露出されるリードフレーム10の一部である。ワイヤボンディング応用では、オプションで、ワイヤ72をリードフレーム10にボンディングすることを支援するために、銅リードフレーム上に幾らかの銀めっき74が設けられてもよい。故に、この構成において、はんだ接合領域16及びワイヤボンディング領域70を除いて、マウント面の全体が反射材料11のものである。
ダイを接続するために必要な場合、複数のはんだ接合領域及び/又はワイヤボンディング領域が設けられてもよい。
リードフレーム10には、如何なる好適なCu合金又はその他の材料が用いられてもよい。
工程60で蛍光体28をディスペンスすることに代えて、蛍光体を設ける代替方法はスプレイ塗布又はラミネーションを含む。また、留意されたいことには、シリコーン封止材38内に蛍光体が含まれる場合、蛍光体をディスペンスする別個の工程60は必要とされないことがある。
以上の例においては、断面を規定されたリードフレーム10は、エッチングによって形成されている。しかしながら、断面を有するリードフレームを形成する他の方法も使用され得る。例えば、スタンピングプロセスを用いて、必要な形状のリードフレームを形成することも可能である。
開示した実施形態へのその他の変形が、図面、本開示及び添付の請求項の検討から、請求項に係る発明を実施する当業者によって理解されて実現され得る。請求項において、用語“有する”はその他の要素又はステップを排除するものではなく、不定冠詞“a”又は“an”は複数であることを排除するものではない。複数の特定の手段が互いに異なる従属請求項に記載されているという単なる事実は、それらの手段の組み合わせが有利に使用され得ないということを指し示すものではない。請求項中の如何なる参照符号も、範囲を限定するものとして解されるべきでない。

Claims (15)

  1. パッケージングされた発光デバイスであって、
    協働して連続したマウント面を画成する反射材料と断面規定されたリードフレームとを有するパッケージボディであり、前記断面規定されたリードフレームは、変化する厚さの断面を有し、前記断面規定されたリードフレームの少なくとも1つの領域が、前記反射材料によって取り囲まれた少なくとも1つのはんだ接合領域を画成するように、前記マウント面にて露出されている、パッケージボディと、
    前記少なくとも1つのはんだ接合領域を覆うが、取り囲む前記反射材料を覆わないはんだと、
    前記はんだによって前記少なくとも1つのはんだ接合領域にマウントされた発光デバイスダイと、
    を有するパッケージングされた発光デバイス。
  2. 前記少なくとも1つのはんだ接合領域を除いて、前記マウント面の全体が前記反射材料のものである、請求項1に記載のパッケージングされた発光デバイス。
  3. 前記断面規定されたリードフレームは更に、少なくとも1つのワイヤボンディング領域を画成するように、前記マウント面にて露出され、
    前記少なくとも1つのはんだ接合領域及び前記少なくとも1つのワイヤボンディング領域を除いて、前記マウント面の全体が前記反射材料のものであり、
    当該パッケージングされた発光デバイスは更に、前記ダイを前記少なくとも1つのワイヤボンディング領域に接続する少なくとも1つのボンディングワイヤを有する、
    請求項1に記載のパッケージングされた発光デバイス。
  4. 前記反射材料は、ソルダーレジストとして作用する材料である、請求項1乃至3の何れか一項に記載のパッケージングされた発光デバイス。
  5. 前記パッケージボディは、反射体カップの形態をしている、請求項1乃至4の何れか一項に記載のパッケージングされた発光デバイス。
  6. 前記パッケージボディは平坦である、請求項1乃至4の何れか一項に記載のパッケージングされた発光デバイス。
  7. 発光デバイスをパッケージングする方法であって、
    協働して連続したマウント面を画成するよう反射材料内に断面規定されたリードフレームを含んだパッケージボディを用意することであり、前記リードフレームの所定の形状及び所定の断面が、前記マウント面にて露出された前記リードフレームの少なくとも1つの領域を提供することで、前記反射材料によって取り囲まれた少なくとも1つのはんだ接合領域を画成する、用意することと、
    前記少なくとも1つのはんだ接合領域に発光デバイスダイをマウントすることであり、はんだが、前記少なくとも1つのはんだ接合領域を覆うが、取り囲む前記反射材料には拡がらないように、熱を与えてはんだを溶融して、前記発光デバイスダイを取り付けることを含む、マウントすることと、
    を有する方法。
  8. 熱を与えてはんだを溶融することは、前記マウント面上に露出された前記反射材料をソルダーレジストとして使用して、前記少なくとも1つのはんだ接合領域以外の前記マウント面の領域のはんだ濡れを回避することを有する、請求項7に記載の方法。
  9. 前記少なくとも1つのはんだ接合領域に前記発光デバイスダイをマウントすることは、
    前記少なくとも1つのはんだ接合領域上にはんだを配設することと、
    前記マウント面の上で前記はんだ上に前記発光デバイスダイを配置することと
    を有し、
    熱を与えてはんだを溶融することは、前記少なくとも1つのはんだ接合領域を覆うように前記はんだをリフローさせて、前記発光デバイスダイを前記マウント面に取り付ける、
    請求項7又は8に記載の方法。
  10. 前記少なくとも1つのはんだ接合領域に前記発光デバイスダイをマウントすることは、
    前記発光デバイスダイ上にはんだバンプを配設することと、
    前記マウント面の上のはんだ上で、前記発光デバイスダイ及び前記はんだバンプを前記少なくとも1つのはんだ接合領域上に配置することと
    を有し、
    熱を与えてはんだを溶融することは、前記少なくとも1つのはんだ接合領域を覆うように前記はんだをリフローさせて、前記発光デバイスダイを前記マウント面に取り付ける、
    請求項7又は8に記載の方法。
  11. 前記パッケージボディを用意する工程は、バーによって連結された複数のパッケージボディを用意することを有し、当該方法は更に、発光デバイスダイをそれぞれのパッケージボディ各々にマウントした後に、前記複数のパッケージボディを、それぞれのダイを含んだ単体のパッケージボディへと分割することを有する、請求項7乃至10の何れか一項に記載の方法。
  12. 前記パッケージボディを用意する工程は、
    前記断面規定されたリードフレームを金型内に導入し、
    前記金型内に樹脂を導入し、且つ
    前記樹脂を硬化させて前記反射材料を形成する
    ことを有する、請求項7乃至11の何れか一項に記載の方法。
  13. 前記断面規定されたリードフレームは、当該リードフレームが前記金型内に導入されるとき、更なる層を有しない銅又は銅合金からなる、請求項12に記載の方法。
  14. 前記断面規定されたリードフレームを用意することは、前記断面規定されたリードフレームの1つ以上の表面上に、Agの層、Auの層、又はNiAuの層を堆積することを更に有する、請求項7乃至13の何れか一項に記載の方法。
  15. 前記断面規定されたリードフレームを金型内に導入する工程の前に、
    反対表面を有する一定厚さのリードフレームを用意し、且つ
    前記反対表面のうちの少なくとも一方上で該リードフレームをエッチングして、変化する厚さの断面を有する前記断面規定されたリードフレームを形成する
    ことを更に有する請求項7乃至14の何れか一項に記載の方法。
JP2016540035A 2014-01-07 2015-01-07 発光デバイスパッケージ Pending JP2017501577A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP14150307.8 2014-01-07
EP14150307 2014-01-07
PCT/IB2015/050121 WO2015092781A1 (en) 2013-12-19 2015-01-07 Light emitting device package

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020039546A Division JP2020080440A (ja) 2014-01-07 2020-03-09 発光デバイスパッケージ

Publications (1)

Publication Number Publication Date
JP2017501577A true JP2017501577A (ja) 2017-01-12

Family

ID=49886842

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2016540035A Pending JP2017501577A (ja) 2014-01-07 2015-01-07 発光デバイスパッケージ
JP2020039546A Pending JP2020080440A (ja) 2014-01-07 2020-03-09 発光デバイスパッケージ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2020039546A Pending JP2020080440A (ja) 2014-01-07 2020-03-09 発光デバイスパッケージ

Country Status (3)

Country Link
JP (2) JP2017501577A (ja)
KR (1) KR102409220B1 (ja)
CN (1) CN105830240B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019016794A (ja) * 2017-07-10 2019-01-31 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 支持体に構成素子を実装する方法、支持体に構成素子を実装するための顔料および顔料の製造方法
JP2019102559A (ja) * 2017-11-30 2019-06-24 日亜化学工業株式会社 発光装置
WO2023095429A1 (ja) * 2021-11-24 2023-06-01 スタンレー電気株式会社 半導体発光装置

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019018193A1 (en) * 2017-07-18 2019-01-24 Lumileds Llc LIGHT EMITTING DEVICE COMPRISING A CONNECTION GRID AND INSULATING MATERIAL
KR20190074200A (ko) * 2017-12-19 2019-06-27 서울반도체 주식회사 발광 다이오드 패키지 및 이를 포함하는 발광 모듈
EP3848984A4 (en) * 2018-09-07 2022-06-15 Seoul Semiconductor Co., Ltd. HOUSING FOR LED
US10872848B2 (en) 2018-10-25 2020-12-22 Infineon Technologies Ag Semiconductor package with leadframe interconnection structure
CN109830588A (zh) * 2019-01-24 2019-05-31 安徽盛烨电子有限公司 一种led支架、led支架制造工艺及led支架的引线框架
CN110797269B (zh) * 2019-11-07 2021-02-05 温州胜泰智能科技有限公司 一种集成芯片封装方法
DE102020107409B4 (de) * 2020-03-18 2023-11-02 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Gehäuse für ein optoelektronisches halbleiterbauelement und optoelektronisches halbleiterbauelement

Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10170769A (ja) * 1996-12-10 1998-06-26 Nec Corp 光素子の実装方法
JP2003304003A (ja) * 2002-04-08 2003-10-24 Citizen Electronics Co Ltd 表面実装型発光ダイオード及びその製造方法
US20050151149A1 (en) * 2004-01-08 2005-07-14 Chia Chee W. Light emission device
JP2006210829A (ja) * 2005-01-31 2006-08-10 Shin Etsu Handotai Co Ltd 発光素子及び発光素子の製造方法
JP2007251021A (ja) * 2006-03-17 2007-09-27 Nichia Chem Ind Ltd 発光装置
JP2008288548A (ja) * 2007-04-16 2008-11-27 Toyoda Gosei Co Ltd 半導体発光素子
JP2010047741A (ja) * 2008-07-22 2010-03-04 Hitachi Chem Co Ltd 熱硬化性樹脂組成物、これを用いた光半導体素子搭載用基板及びその製造方法並びに光半導体装置
JP2011066144A (ja) * 2009-09-16 2011-03-31 Dainippon Printing Co Ltd Led用リードフレームまたは基板、半導体装置、およびled用リードフレームまたは基板の製造方法
JP2011119557A (ja) * 2009-12-07 2011-06-16 Sony Corp 発光装置及びその製造方法
JP2012028630A (ja) * 2010-07-26 2012-02-09 Dainippon Printing Co Ltd Led用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法
WO2012036281A1 (ja) * 2010-09-17 2012-03-22 ローム株式会社 半導体発光装置、その製造方法、および表示装置
WO2012060336A1 (ja) * 2010-11-02 2012-05-10 大日本印刷株式会社 Led素子搭載用リードフレーム、樹脂付リードフレーム、半導体装置の製造方法、および半導体素子搭載用リードフレーム
WO2012117974A1 (ja) * 2011-02-28 2012-09-07 日亜化学工業株式会社 発光装置
JP2012199416A (ja) * 2011-03-22 2012-10-18 Stanley Electric Co Ltd 発光装置、その製造方法、導電パターン付き基板、および、電子回路装置
JP2013125776A (ja) * 2011-12-13 2013-06-24 Dainippon Printing Co Ltd リードフレーム、樹脂付リードフレームおよびその製造方法、ならびに半導体装置の製造方法
JP2013153158A (ja) * 2011-12-28 2013-08-08 Nichia Chem Ind Ltd 発光装置用パッケージ成形体
JP2013179271A (ja) * 2012-01-31 2013-09-09 Rohm Co Ltd 発光装置および発光装置の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4305102B2 (ja) * 2003-09-03 2009-07-29 豊田合成株式会社 半導体発光素子用複合基板及びその製造方法、並びに半導体発光素子の製造方法
JP5169185B2 (ja) * 2007-12-05 2013-03-27 日亜化学工業株式会社 発光装置
JP5397195B2 (ja) * 2009-12-02 2014-01-22 日立化成株式会社 光半導体素子搭載用基板の製造方法、及び、光半導体装置の製造方法
KR101867106B1 (ko) * 2010-03-30 2018-06-12 다이니폰 인사츠 가부시키가이샤 Led용 수지 부착 리드 프레임, 반도체 장치, 반도체 장치의 제조 방법 및 led용 수지 부착 리드 프레임의 제조 방법
JP5766976B2 (ja) * 2011-02-28 2015-08-19 日亜化学工業株式会社 発光装置の製造方法
JP2013033910A (ja) * 2011-06-29 2013-02-14 Hitachi Cable Ltd 発光素子搭載用基板、ledパッケージ、及びledパッケージの製造方法
KR20130014887A (ko) * 2011-08-01 2013-02-12 삼성전자주식회사 발광소자 패키지 및 그 제조 방법
JP5818149B2 (ja) * 2011-09-09 2015-11-18 大日本印刷株式会社 樹脂付リードフレーム、半導体装置、照明装置、樹脂付リードフレームの製造方法および半導体装置の製造方法
KR20130051206A (ko) * 2011-11-09 2013-05-20 삼성전자주식회사 발광소자 모듈
JP6032414B2 (ja) * 2012-11-16 2016-11-30 東芝ライテック株式会社 発光モジュール

Patent Citations (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10170769A (ja) * 1996-12-10 1998-06-26 Nec Corp 光素子の実装方法
JP2003304003A (ja) * 2002-04-08 2003-10-24 Citizen Electronics Co Ltd 表面実装型発光ダイオード及びその製造方法
US20050151149A1 (en) * 2004-01-08 2005-07-14 Chia Chee W. Light emission device
JP2006210829A (ja) * 2005-01-31 2006-08-10 Shin Etsu Handotai Co Ltd 発光素子及び発光素子の製造方法
JP2007251021A (ja) * 2006-03-17 2007-09-27 Nichia Chem Ind Ltd 発光装置
JP2008288548A (ja) * 2007-04-16 2008-11-27 Toyoda Gosei Co Ltd 半導体発光素子
JP2010047741A (ja) * 2008-07-22 2010-03-04 Hitachi Chem Co Ltd 熱硬化性樹脂組成物、これを用いた光半導体素子搭載用基板及びその製造方法並びに光半導体装置
JP2011066144A (ja) * 2009-09-16 2011-03-31 Dainippon Printing Co Ltd Led用リードフレームまたは基板、半導体装置、およびled用リードフレームまたは基板の製造方法
JP2011119557A (ja) * 2009-12-07 2011-06-16 Sony Corp 発光装置及びその製造方法
JP2012028630A (ja) * 2010-07-26 2012-02-09 Dainippon Printing Co Ltd Led用リードフレームまたは基板およびその製造方法、ならびに半導体装置およびその製造方法
WO2012036281A1 (ja) * 2010-09-17 2012-03-22 ローム株式会社 半導体発光装置、その製造方法、および表示装置
WO2012060336A1 (ja) * 2010-11-02 2012-05-10 大日本印刷株式会社 Led素子搭載用リードフレーム、樹脂付リードフレーム、半導体装置の製造方法、および半導体素子搭載用リードフレーム
WO2012117974A1 (ja) * 2011-02-28 2012-09-07 日亜化学工業株式会社 発光装置
JP2012199416A (ja) * 2011-03-22 2012-10-18 Stanley Electric Co Ltd 発光装置、その製造方法、導電パターン付き基板、および、電子回路装置
JP2013125776A (ja) * 2011-12-13 2013-06-24 Dainippon Printing Co Ltd リードフレーム、樹脂付リードフレームおよびその製造方法、ならびに半導体装置の製造方法
JP2013153158A (ja) * 2011-12-28 2013-08-08 Nichia Chem Ind Ltd 発光装置用パッケージ成形体
JP2013179271A (ja) * 2012-01-31 2013-09-09 Rohm Co Ltd 発光装置および発光装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019016794A (ja) * 2017-07-10 2019-01-31 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 支持体に構成素子を実装する方法、支持体に構成素子を実装するための顔料および顔料の製造方法
US11127890B2 (en) 2017-07-10 2021-09-21 Osram Oled Gmbh Method for assembling a carrier with components, pigment for assembling a carrier with a component and method for producing a pigment
JP2019102559A (ja) * 2017-11-30 2019-06-24 日亜化学工業株式会社 発光装置
JP7057490B2 (ja) 2017-11-30 2022-04-20 日亜化学工業株式会社 発光装置
WO2023095429A1 (ja) * 2021-11-24 2023-06-01 スタンレー電気株式会社 半導体発光装置

Also Published As

Publication number Publication date
KR102409220B1 (ko) 2022-06-16
CN105830240A (zh) 2016-08-03
KR20160105814A (ko) 2016-09-07
JP2020080440A (ja) 2020-05-28
CN105830240B (zh) 2019-11-01

Similar Documents

Publication Publication Date Title
JP2020080440A (ja) 発光デバイスパッケージ
US10475973B2 (en) Light emitting device package
US7795053B2 (en) Light-emitting device manufacturing method and light-emitting device
US7476913B2 (en) Light emitting device having a mirror portion
US10847686B2 (en) Production of optoelectronic components
EP2487730A2 (en) Flip chip LED package and manufacturing method thereof
US10461227B2 (en) Method for manufacturing light emitting device, and light emitting device
CN104078551A (zh) 发光装置及其制造方法
US8896015B2 (en) LED package and method of making the same
US20130161670A1 (en) Light emitting diode packages and methods of making
WO2010050067A1 (ja) 発光素子パッケージ用基板及び発光素子パッケージ
US20130307014A1 (en) Semiconductor light emitting device
JP2012195430A (ja) 発光ダイオード及びその製造方法
JP2013118210A (ja) 半導体発光装置及びその製造方法
KR102459651B1 (ko) 발광 소자 패키지 및 이의 제조 방법
TW201448286A (zh) 發光二極體封裝結構及其製造方法
US10559723B2 (en) Optical device
JP5995579B2 (ja) 半導体発光装置及びその製造方法
JP2014195127A (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
US11935806B2 (en) Semiconductor device and method for manufacturing semiconductor device
KR101824589B1 (ko) 반도체 발광소자 구조물
JP2022016297A (ja) 半導体装置、及び半導体装置の製造方法
KR20170104695A (ko) 반도체 발광소자
JP2013026371A (ja) 発光ダイオード及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190129

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20190307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190729

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191224